JP3487701B2 - フレームカウンタ - Google Patents
フレームカウンタInfo
- Publication number
- JP3487701B2 JP3487701B2 JP29956395A JP29956395A JP3487701B2 JP 3487701 B2 JP3487701 B2 JP 3487701B2 JP 29956395 A JP29956395 A JP 29956395A JP 29956395 A JP29956395 A JP 29956395A JP 3487701 B2 JP3487701 B2 JP 3487701B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- counter
- reset
- signal
- synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
から構成されるマルチフレーム上の各位置を特定するた
めのフレームカウンタに関する。
Digital Hierarchy )やSONET(Synchronous Opti
cal NETwork )のフレームのように、行列で表されるフ
レーム上の各位置を特定するためのフレームカウンタに
関する。
は、特開平3−18446号公報と特開平5−2521
27号公報に記載されたカウンタが知られている。
(SDH、SONETの場合はフレーム)の構造に合わ
せて、フレームカウンタを複数の同期式カウンタに分割
し、これらをキャリー信号を介してカスケード接続する
ようになっている。フレームカウンタの値をデコードし
て、マルチフレームのデータを高速に処理するには、デ
コーダ回路及びフレーム処理回路を同期式にするのが一
般的である。
と、これに比例して、1つのマルチフレーム(SDH、
SONETの場合はフレーム)で伝送されるデータ量が
増える。これにより、フレームカウンタのビット数が増
えるので、各同期式カウンタのフリップフロップ回路の
数が増える。その結果、キャリー信号が次段の同期式カ
ウンタで使用される同期式カウンタの負荷が大きくな
り、この同期式カウンタの動作速度が遅くなる。
回路の数が増えると、このカウンタをマルチフレーム
(SDH、SONETの場合はフレーム)の位相に同期
させるためのリセット信号を発生する回路の負荷が大き
くなり、このリセット信号発生回路の動作速度が遅くな
る。
に、第1の発明は、マルチフレームの各フレーム上の位
置を特定するためには、クロック信号に同期する必要が
あるのに対し、マルチフレーム上の各フレーム位置を特
定するにはクロック信号に同期する必要がない点に着目
し、フレームカウンタを同期式カウンタと非同期式カウ
ンタに分割するようにしたものである。
ムの位相に同期したリセット信号によりリセットされ、
マルチフレームの位相に同期したクロック信号をカウン
トすることにより、フレーム上の各位置を特定する。非
同期式カウンタは、上記リセット信号によりリセットさ
れ、同期式カウンタのキャリー信号をカウントすること
により、マルチフレーム上の各フレーム位置を特定す
る。
のフレームの各列位置を特定するためには、クロック信
号に同期する必要があるのに対し、フレームの各行位置
を特定するにはクロック信号に同期する必要がない点に
着目し、フレームカウンタを同期式カウンタと非同期式
カウンタに分割するようにしたものである。
相に同期したリセット信号によりリセットされ、フレー
ムの位相に同期したクロック信号をカウントすることに
より、各列位置を特定する。非同期式カウンタは、上記
リセット信号によりリセットされ、同期式カウンタのキ
ャリー信号をカウントすることにより、フレーム上の各
フレーム位置を特定する。
発明の実施の形態を詳細に説明する。
示すブロック図である。なお、図1には、この発明のフ
レームカウンタを備えたオーバーヘッド処理装置を示
す。
ヘッド検出回路100とオーバーヘッド処理回路200
を有する。オーバーヘッド検出回路100は、この発明
のフレームカウンタ110とデコーダ120を有する。
ーヘッド検出回路100は、データ信号入力端子300
に供給されるデータ信号Dから、マルチフレームの先頭
フレームに含まれるオーバーヘッドOHを検出し、この
オーバーヘッド位置を示す位置表示信号S1を出力す
る。
ーバーヘッド検出回路100の検出出力に基づいて、マ
ルチフレーム上の各フレームのオーバーヘッドOHに挿
入されたデータを処理する。
この発明のフレームカウンタ110は、マルチフレーム
上の各位置を特定する。デコーダ120は、フレームカ
ウンタ110のカウント出力S2,S3に基づいて、上
記位置表示信号S1を生成する。
ある。次に、この発明の特徴とするフレームカウンタ1
10の構成を説明する。
レーム上の位置を特定するためには、クロック信号CK
に同期する必要があるのに対し、マルチフレーム上の各
フレーム位置を特定するためにはクロック信号CKに同
期する必要がない点に着目し、フレームカウンタ110
を同期式カウンタ111と非同期式カウンタ112に分
割するようにしたものである。
ト信号入力端子400に供給されるリセット信号Rによ
りリセットされ、クロック信号入力端子500に供給さ
れるクロック信号CKをカウントすることにより、フレ
ーム上のビット位置を特定する機能を有する。
ウンタにより構成されている。nは、1フレームに含ま
れるビットの数を示す。リセット信号Rは、マルチフレ
ームの位相に同期し、マルチフレーム周期と同じ周期を
有する信号である。クロック信号CKは、マルチフレー
ムの位相に同期し、ビット周期と同じ周期を有する信号
である。
ト信号Rによりリセットされ、同期式カウンタ111の
キャリー信号S4をカウントすることにより、マルチフ
レーム上の各フレーム位置を特定する。
ングチャートを参照しながら、動作を説明する。
する。データ信号入力端子300に供給されるデータ信
号Dは、オーバヘッド処理回路200に供給される。こ
のデータ信号Dは、マルチフレーム化されている。図2
には、各マルチフレームに含まれるフレーム数mが9で
ある場合を代表として示す。各フレームは、図2に示す
ように、オーバヘッドOHとペイロードPLを有する。
リセット信号Rは、オーバーヘッド検出回路100に供
給される。クロック信号入力端子500に供給されるク
ロック信号CKは、オーバーヘッド検出回路100と、
オーバーヘッド処理回路200に供給される。
ト信号Rに同期して、マルチフレームの先頭フレームに
含まれるオーバーヘッドOHを検出し、その位置を示す
位置表示信号S1を出力する。この位置表示検出信号S
1は、オーバヘッド処理回路200に供給される。
置表示信号S1に基づいて、マルチフレームの各フレー
ムに含まれるオーバーヘッドOHを検出し、このオーバ
ーヘッドOHのデータに対して所定の処理を施す。この
処理は、クロック信号CKを基準信号として行われる。
る。次に、オーバーヘッド検出回路100の動作を説明
する。
Rによってリセットされた後、クロック信号CKをカウ
ントする。これにより、マルチフレーム上の各ビット位
置が特定される。
120に供給される。デコーダ120は、このカウント
出力S2,S3をデコードし、上記位置表示信号S1を
生成する。この処理は、クロック信号CKを基準信号と
して行われる。
作である。次に、この発明の特徴とするフレームカウン
タ110の動作を説明する。
によってリセットされた後、クロック信号CKをカウン
トする。これにより、カウンタ111のカウント値(カ
ウント出力S2)が、図2に示すように、クロック信号
CKに同期して1から順次1ずつ増加する。この後、カ
ウンタ111は、カウント値がnになると、再び1から
カウントを開始する。以上のカウント動作により、フレ
ーム上の各ビット位置がフレーム周期で繰り返し特定さ
れる。
Rによってリセットされた後、同期式カウンタ111か
ら出力されるキャリー信号S4をカウントする。これに
より、カウンタ112のカウント値がキャリー信号S4
に同期して、1から順次1ずつ増加する。この後、カウ
ンタ112は、カウント値が9になると、リセット信号
Rによりリセットされ、再び1からカウントを開始す
る。以上のカウント動作により、マルチフレーム上の各
フレーム位置がマルチフレーム周期で繰り返し特定され
る。
2,S3は、マルチフレーム上の各ビット位置を示す信
号として、デコーダ120に供給される。
れば、次のような効果が得られる。
レームカウンタ110を、リセット信号Rによりリセッ
トされ、クロック信号CKをカウントすることにより、
フレーム上の各位置を特定する同期式カウンタ111
と、リセット信号Rによりリセットされ、同期式カウン
タ111のキャリー信号S4をカウントすることによ
り、マルチフレーム上の各フレーム位置を特定する非同
期式カウンタ112に分割するようにしたので、同期式
カウンタ111の負荷を軽減することができる。
同期式カウンタ112のリセットは非同期となるので、
このカウンタ112のリセット信号入力部に、バッファ
を挿入することができる。これにより、リセット信号R
を発生するリセット信号発生回路の負荷を軽減すること
ができる。
レームカウンタ110を同期式カウンタ111と非同期
式カウンタ112に分離したので、同期式カウンタ11
1を小形化及び高速化することができる。
ャリー信号S4をカウントする非同期式カウンタ112
の動作速度が遅くてよいので、この回路の配置が容易と
なる。
は、同期式カウンタ111を1つのカウンタで構成をす
る場合を説明した。
ウンタを2つに分割し、キャリー信号を用いて、2つの
カウンタをカスケード接続するようにしたものである。
カウンタの構成を示すブロック図である。
ウンタ1Aと、第2の同期式カウンタ2Aと、ラッチ回
路3Aを有する。
セット信号Rによりリセットされ、クロック信号CKを
カウントすることにより、1フレームをm分割すること
により得られた各分割部のビット位置を特定する。この
カウンタ1Aは、(n/m)進カウンタにより構成され
ている。ここで、mはn/mが整数になるように設定さ
れている。
式カウンタ1Aのキャリー信号S5をカウントすること
により、フレーム上の各分割部を特定する。このカウン
タ2Aは、m進カウンタにより構成されている。
チし、このラッチ出力を第2の同期式カウンタ2Aのリ
セット信号R1として出力する。
ングチャートを参照しながら、動作を説明する。
とき、リセット信号Rが入力されると、前段の第1の同
期式カウンタ1Aは、リセット信号Rの立下がりタイミ
ングT0でリセットされる。これにより、同期式カウン
タ1Aのカウント値は1に設定される。
ック信号CKをカウントする。これにより、この同期式
カウンタ1Aのカウント値が順次1ずつ更新される。こ
のカウント値がn/mになると、同期式カウンタ1A
は、再び1から自動的にカウントを開始する。これによ
り、1フレームをm分割することにより得られた各分割
部のビット位置が分割部の繰り返し周期で繰り返し特定
される。
一時的に保持された後、所定のタイミングで、リセット
信号R1として出力される。このリセット信号R1は、
後段の第2の同期式カウンタ2Aに供給される。これに
より、この同期式カウンタ2Aは、リセット信号R1の
立下がりタイミングT1でリセットされる。その結果、
同期式カウンタ2Aのカウント値は1に設定される。
リー信号S5をカウントする。これにより、この同期式
カウンタ2Aのカウント値が順次1ずつ更新される。こ
のカウント値がmになると、同期式カウンタ2Aは、再
び1から自動的にカウントを開始する。これにより、各
フレームの各分割部位置がフレーム周期で繰り返し特定
される。
式カウンタ1Aがリセットされてから最初のキャリー信
号S5が出力されるまでの間にリセットされればよい。
図4の例では、リセット信号Rの立下がりタイミングT
0から最初のキャリー信号S5の立下がりタイミングT
2が経過するまでの間にリセットされればよい。図4に
は、リセット信号Rの立下がりタイミングT0からクロ
ック信号CKの1周期分が経過したタイミングT1でリ
セットする場合を示す。
のごとく、クロック信号CKをカウントすることによ
り、1からn/mまでカウントし、自走する。後段の第
1の同期式カウンタ2Aは、上記のごとく、キャリー信
号S5をカウントすることにより、1からmまでカウン
トし、自走する。したがって、T0から1フレーム周期
が経過したタイミングT3で、リセット信号Rが入力さ
れなくても、カウンタ1A,2Aのカウント値は変わら
ない。
ば、先の実施の形態と同様の効果を得ることができると
ともに、さらに、次のような効果を得ることができる。
式カウンタを、クロック信号CKをカウントする第1の
同期式カウンタ1Aと、このカウンタ1Aのキャリー信
号S5をカウントする第2の同期式カウンタ2Aに分
け、第1の同期式カウンタ1Aのリセット信号Rをラッ
チ回路3Aを介して第2の同期式カウンタ2Aに供給す
るようにしたので、リセット信号Rを生成する回路の負
荷を軽減することができる。これにより、リセット信号
Rの遅延を少なくすることができるので、フレームカウ
ンタの周辺回路の動作を高速にすることができる。
の実施の形態を説明したが、この発明は、上述したよう
な実施の形態に限定されるものではない。
態では、この発明を、複数のフレームから構成されるマ
ルチフレーム上の各位置を特定するためのフレームカウ
ンタに適用する場合を説明した。しかし、この発明は、
SDHやSONETのフレームのように、行列で表され
るフレーム上の各位置を特定するためのフレームカウン
タにも適用することができる。
に位相が同期したリセット信号によりリセットされ、フ
レームに位相が同期したクロック信号をカウントするこ
とにより、各列位置を特定する同期式カウンタと、リセ
ット信号によりリセットされ、同期式カウンタのキャリ
ー信号をカウントすることにより、各行位置を特定する
非同期式カウンタに分割される。
フレームカウンタの同期式カウンタを2つの同期式カウ
ンタ1A,2Aに分割する場合を説明した。しかし、こ
の発明は、3つ以上の同期式カウンタに分割するように
してもよい。この場合、カスケード接続された2つのカ
ウンタ間にすべてラッチ回路を挿入せず、負荷に応じて
必要な数だけ挿入するようにしてもよい。
1段目がクロック信号CKをカウントし、2段目以降が
前段のキャリー信号をカウントするようにカスケード接
続された複数の同期式カウンタと、前段の同期式カウン
タに供給されるリセット信号をラッチし、このラッチ出
力を後段の同期式カウンタにリセット信号として供給す
るために、隣接する同期式カウンタ間に適宜挿入された
ラッチ回路とを備えたものであってもよい。
を逸脱しない範囲で種々様々変形実施可能なことは勿論
である。
ば、マルチフレームの各フレーム上の位置を特定するた
めには、クロック信号に同期する必要があるのに対し、
マルチフレーム上の各フレーム位置を特定するためには
クロック信号に同期する必要がない点に着目し、フレー
ムカウンタを、マルチフレームの位相に同期したリセッ
ト信号によりリセットされ、マルチフレームの位相に同
期したクロック信号をカウントすることにより、フレー
ム上の各位置を特定する同期式カウンタと、上記リセッ
ト信号によりリセットされ、同期式カウンタのキャリー
信号をカウントすることにより、マルチフレーム上の各
フレーム位置を特定する非同期式カウンタに分割するよ
うにしたので、同期式カウンタの負荷を軽減することが
できる。
カウンタのリセットは非同期となるので、このカウンタ
のリセット信号入力部に、バッファを挿入することがで
きる。これにより、リセット信号を発生する回路の負荷
を軽減することができる。
ONETのフレームのように、行列で表されるフレーム
の各列位置を特定するためには、クロック信号に同期す
る必要があるのに対し、各行位置を特定するためにはク
ロック信号に同期する必要がない点に着目し、フレーム
カウンタを、フレームの位相に同期したリセット信号に
よりリセットされ、フレームの位相に同期したクロック
信号をカウントすることにより、列位置を特定する同期
式カウンタと、上記リセット信号によりリセットされ、
同期式カウンタのキャリー信号をカウントすることによ
り、行位置を特定する非同期式カウンタにより構成する
ようにしたので、同期式カウンタの負荷を軽減すること
ができる。
カウンタのリセットは非同期となるので、このカウンタ
のリセット信号入力部に、バッファを挿入することがで
きる。これにより、リセット信号を発生する回路の負荷
を軽減することができる。
ック図である。
ためのタイミングチャートである。
ック図である。
ためのタイミングチャートである。
Claims (3)
- 【請求項1】 複数のフレームから構成されるマルチフ
レーム上の各位置を特定するためのフレームカウンタに
おいて、 前記マルチフレームの位相に同期したリセット信号によ
りリセットされ、前記マルチフレームの位相に同期した
クロック信号をカウントすることにより、前記フレーム
上の各位置を特定する同期式カウンタと、 前記リセット信号によりリセットされ、前記同期式カウ
ンタのキャリー信号をカウントすることにより、前記マ
ルチフレーム上の各フレーム位置を特定する非同期式カ
ウンタとを備えたことを特徴とするフレームカウンタ。 - 【請求項2】 行列で表されるフレーム上の各位置を特
定するためのフレームカウンタにおいて、 前記フレームの位相に同期したリセット信号によりリセ
ットされ、前記フレームに位相に同期したクロック信号
をカウントすることにより、各列位置を特定する同期式
カウンタと、 前記リセット信号によりリセットされ、前記同期式カウ
ンタのキャリー信号をカウントすることにより、前記フ
レーム上の各フレーム位置を特定する非同期式カウンタ
とを備えたことを特徴とするフレームカウンタ。 - 【請求項3】 前記同期式カウンタは、 1段目は前記クロック信号をカウントし、2段目以降は
前段のキャリー信号をカウントするようにカスケード接
続された複数の同期式カウンタと、 前段の同期式カウンタに供給されるリセット信号をラッ
チし、このラッチ出力を後段の同期式カウンタにリセッ
ト信号として供給するために、隣接する同期式カウンタ
間に適宜挿入されたラッチ回路とを備えたことを特徴と
する請求項1または2記載のフレームカウンタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29956395A JP3487701B2 (ja) | 1995-11-17 | 1995-11-17 | フレームカウンタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29956395A JP3487701B2 (ja) | 1995-11-17 | 1995-11-17 | フレームカウンタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09149020A JPH09149020A (ja) | 1997-06-06 |
JP3487701B2 true JP3487701B2 (ja) | 2004-01-19 |
Family
ID=17874253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29956395A Expired - Fee Related JP3487701B2 (ja) | 1995-11-17 | 1995-11-17 | フレームカウンタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3487701B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030048164A (ko) * | 2001-12-11 | 2003-06-19 | 삼성전자주식회사 | 비동기 방식 부호분할 이동통신 시스템에서 프레임 계수방법 |
CN102571050B (zh) * | 2010-12-31 | 2014-08-20 | 中国航空工业集团公司第六三一研究所 | 一种用于多时钟域的复位电路 |
-
1995
- 1995-11-17 JP JP29956395A patent/JP3487701B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09149020A (ja) | 1997-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4541155B2 (ja) | フレーム同期化デバイス及び方法 | |
EP0545392B1 (en) | Synchronous circuit | |
EP0460604A2 (en) | Pattern sychronizing circuit | |
JP2744690B2 (ja) | フレーム同期回路 | |
JP3487701B2 (ja) | フレームカウンタ | |
US5113417A (en) | Frame detection system | |
JP2000286922A (ja) | 伝送速度検出回路 | |
US6885714B1 (en) | Independently roving range control | |
JP2950784B2 (ja) | 非同期信号同期化回路 | |
JP2897404B2 (ja) | データ伝送装置及び方法 | |
US8380871B1 (en) | Efficient delayed overhead processing techniques | |
JP3072494B2 (ja) | 並列形フレーム同期回路のチャネル選択状態のモニタ回路 | |
JPH0750652A (ja) | エラー検出方式 | |
KR100204062B1 (ko) | 저속 데이타 프레임 위상 정렬기 | |
JP3033543B2 (ja) | フレーム同期回路 | |
JP2702324B2 (ja) | フレーム同期検出回路 | |
KR200240576Y1 (ko) | 동기식 디지털 계위 프레임 카운터 | |
JP2639598B2 (ja) | 非同期処理装置 | |
JPS6310623B2 (ja) | ||
JPH0789656B2 (ja) | 制御信号出力装置 | |
JPH088546B2 (ja) | デジタル伝送回路のフレーム同期検出方式 | |
JP2000092034A (ja) | カウンタインタフェース | |
JPH11127145A (ja) | フレーム同期システムおよびフレーム同期方法 | |
JPH0537361A (ja) | 同期式カウンタ | |
JPH01196931A (ja) | 同期検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |