JP3485504B2 - 半導体装置のドライエッチング方法 - Google Patents
半導体装置のドライエッチング方法Info
- Publication number
- JP3485504B2 JP3485504B2 JP25586799A JP25586799A JP3485504B2 JP 3485504 B2 JP3485504 B2 JP 3485504B2 JP 25586799 A JP25586799 A JP 25586799A JP 25586799 A JP25586799 A JP 25586799A JP 3485504 B2 JP3485504 B2 JP 3485504B2
- Authority
- JP
- Japan
- Prior art keywords
- dry etching
- film
- semiconductor device
- oxide film
- ch2f2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001312 dry etching Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 8
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 15
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 125000000217 alkyl group Chemical group 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Geochemistry & Mineralogy (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
素子の製造において用いられる低誘電率の層間絶縁膜の
エッチング方法に関するものである。
や配線間隔が非常に狭まってきており、配線長も非常に
長くなってきている。その結果、配線抵抗や配線間容量
が増大し、これらによる配線遅延や消費電力の増大が無
視できなくなってきている。このような高集積化に伴う
デバイス性能への影響を低減する方法の一つとして、配
線間の絶縁膜を低誘電率化する方法が研究開発されてい
る。
2)に弗素を含有したFSG膜や有機SOG(スピンオングラ
ス)膜、有機絶縁膜あるいはポーラス膜等が挙げられ
る。従来、下層配線上に層間絶縁膜としてCVD酸化膜、
低誘電率膜である有機SOG膜、さらにキャップ酸化膜を
堆積後、ドライエッチング技術を用いてビアホールを形
成する。また、キャップ酸化膜/有機SOG膜間の膜剥が
れを防止するため、有機SOG膜表面の改質のための酸素
プラズマ処理が行われる。例えば、有機SOG膜としては
酸化膜(SiO2)にアルキル基を添加した低誘電率材料を
有機溶剤に溶かしたものを用いる。
して上層配線と下層配線との接続がおこなわれる。ドラ
イエッチングは、例えば、平行平板マグネトロン反応性
イオンエッチング(RIE:Reactive Ion Etching)装
置により、一般的な酸化膜のエッチング条件であるC4F
8/O2/Arの混合ガスを用いて数Paの圧力下で行われ
る。
G膜などの低誘電率膜をデバイスへ導入するに当たって
は、図1に示すように、ビアホール5のエッチング時に
キャップ酸化膜3/有機SOG膜2界面付近から、容易に
ボーイングと呼ばれる弓状の窪みが形成されてしまうと
いった問題点があった。
素プラズマ処理等により、界面が非常に疎な膜となって
しまうため、ビアホールのドライエッチング時に横方法
に容易にエッチングされてしまうためであり、また、ド
ライエッチング時の斜め入射イオンの存在によるもので
ある。このボーイング形状は、タングステン膜でビアホ
ールを埋め込む際には、タングステンと有機SOGとの反
応による腐食あるいはタングステン膜の剥がれ、あるい
は、ビアホール内に空洞の発生といった問題を引き起こ
していた。
ラン)酸化膜上に有機SOG膜が積層して形成されて成る
絶縁膜を、CHF3、CH2F2及びCOの混合ガスによりビアホ
ールをドライエッチングする方法において、 CH2F2の
流量はCHF3+CH2F2の流量の50%以上となっているも
のである。その結果、キャップ酸化膜/有機SOG膜界面
付近のボーイングの問題が防止でき、形状の安定したビ
アホールが形成できる
の工程図を図2に示す。まず、図2(1)において、シ
リコン基板11に下層配線12となる金属配線を形成
後、金属配線上に層間絶縁膜となるプラズマTEOS酸化膜
13、有機SOG膜14を順次堆積し、次に形成されるキ
ャップ酸化膜15と有機SOG膜14間の膜剥がれを防止
するため、有機SOG膜14表面改質のための酸素プラズ
マ処理が行われる。そして、キャップ酸化膜15である
プラズマTEOS酸化膜を順次堆積させる。
層配線12とを導通させるためのビアホールのレジスト
パターン16を通常のフォトリソグラフィ技術により形
成し、ドライエッチングによりビアホール17が開孔さ
れる。ビアホールのドライエッチングは、平行平板マグ
ネトロン反応性イオンエッチング装置により、CHF3/CH
2F2/COの混合ガスを用いて5.2Paの圧力条件下で行
われる。
によりレジスト16を除去し、タングステンを全面に形
成し、CMP法により平坦化しビアホール部17にタング
ステンプラグ18の埋め込み配線を選択形成する。最後
に、上層の金属配線をパターニング形成し上層配線12
と下層配線19とを導通させる。
合ガスの流量をCHF3+CH2F2=30sccm、CO=170
sccmと一定に保ち、CHF3:CH2F2の混合比を変化させ
た場合の、ビアホール部における有機SOG膜14とキャ
ップ酸化膜であるプラズマTEOS酸化膜15の形状変化を
図3に示す。有機SOG膜14の形状はCH2F2の割合を増加
させるにつれ、逆テーパ形状から次第に垂直形状に近づ
くことがわかる。特に、CH2F2/( CHF3+CH2F2)の
混合比を50%以上にすることによって、ビアホールを
ほぼ垂直化できる。
/CH2F2/COの混合ガスを用いて、かつ、 CH2F2/( CH
F3+CH2F2)の混合比を50%以上にすることによっ
て、ビアホールのドライエッチングをおこなうため、従
来、ビアホール部のプラズマTEOS酸化膜/有機SOG膜境
界部に生じていたボーイングの発生を防止することがで
きる。その結果、ビアホールの形状は安定し、そして、
その後のタングステン膜等の埋め込みを信頼性良く形成
できる。
ル形状の問題点を説明するための図である。
ルのドライエッチング工程図である。
ッチングをおこなった場合におけるビアホール形状を示
す図である。
Claims (4)
- 【請求項1】 TEOS酸化膜上にプラズマ処理により
表面改質された有機SOG膜を積層して形成される絶縁
膜上に、CHF3、CH2F2及びCOの混合ガスによ
りコンタクトホールを形成する半導体装置のドライエッ
チング方法において、 CH2F2の流量はCHF3+CH2F2の流量の50
%以上であることを特徴とする半導体装置のドライエッ
チング方法。 - 【請求項2】 前記TEOS酸化膜はプラズマによって
形成されていることを特徴とする請求項1記載の半導体
装置のドライエッチング方法。 - 【請求項3】 前記有機SOG膜は酸化膜シリコンにア
ルキル基が添加されていることを特徴とする請求項1記
載の半導体装置のドライエッチング方法。 - 【請求項4】 前記ドライエッチングは平行平板マグネ
トロン反応性イオンエッチング装置を用いて行われる請
求項1ないし3いずれか記載の半導体装置のドライエッ
チング方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25586799A JP3485504B2 (ja) | 1999-09-09 | 1999-09-09 | 半導体装置のドライエッチング方法 |
US09/477,817 US6413438B1 (en) | 1999-09-09 | 2000-01-05 | Method of forming via hole by dry etching |
KR1020000010011A KR100622587B1 (ko) | 1999-09-09 | 2000-02-29 | 반도체장치의 드라이 에칭방법 |
TW089104565A TW445530B (en) | 1999-09-09 | 2000-03-14 | Dry etching method for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25586799A JP3485504B2 (ja) | 1999-09-09 | 1999-09-09 | 半導体装置のドライエッチング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001085389A JP2001085389A (ja) | 2001-03-30 |
JP3485504B2 true JP3485504B2 (ja) | 2004-01-13 |
Family
ID=17284690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25586799A Expired - Fee Related JP3485504B2 (ja) | 1999-09-09 | 1999-09-09 | 半導体装置のドライエッチング方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6413438B1 (ja) |
JP (1) | JP3485504B2 (ja) |
KR (1) | KR100622587B1 (ja) |
TW (1) | TW445530B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6123862A (en) * | 1998-04-24 | 2000-09-26 | Micron Technology, Inc. | Method of forming high aspect ratio apertures |
WO2000016281A1 (en) * | 1998-09-11 | 2000-03-23 | Key-Trak, Inc. | Mobile object tracking system |
US20050022839A1 (en) * | 1999-10-20 | 2005-02-03 | Savas Stephen E. | Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing |
TW486733B (en) * | 1999-12-28 | 2002-05-11 | Toshiba Corp | Dry etching method and manufacturing method of semiconductor device for realizing high selective etching |
JP3596616B2 (ja) * | 2002-09-25 | 2004-12-02 | 沖電気工業株式会社 | 半導体装置の製造方法 |
US20070193602A1 (en) * | 2004-07-12 | 2007-08-23 | Savas Stephen E | Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing |
US20060118519A1 (en) * | 2004-12-03 | 2006-06-08 | Applied Materials Inc. | Dielectric etch method with high source and low bombardment plasma providing high etch rates |
JP4912907B2 (ja) * | 2007-02-06 | 2012-04-11 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
US7704849B2 (en) * | 2007-12-03 | 2010-04-27 | Micron Technology, Inc. | Methods of forming trench isolation in silicon of a semiconductor substrate by plasma |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920015542A (ko) | 1991-01-14 | 1992-08-27 | 김광호 | 반도체장치의 다층배선형성법 |
JP2849286B2 (ja) | 1992-07-09 | 1999-01-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
JPH07263415A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体装置の製造方法 |
US5413963A (en) | 1994-08-12 | 1995-05-09 | United Microelectronics Corporation | Method for depositing an insulating interlayer in a semiconductor metallurgy system |
US5861345A (en) * | 1995-05-01 | 1999-01-19 | Chou; Chin-Hao | In-situ pre-PECVD oxide deposition process for treating SOG |
US5849637A (en) | 1996-06-10 | 1998-12-15 | Wang; Chin-Kun | Integration of spin-on gap filling dielectric with W-plug without outgassing |
JP3164026B2 (ja) * | 1996-08-21 | 2001-05-08 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6123862A (en) * | 1998-04-24 | 2000-09-26 | Micron Technology, Inc. | Method of forming high aspect ratio apertures |
US6014979A (en) * | 1998-06-22 | 2000-01-18 | Applied Materials, Inc. | Localizing cleaning plasma for semiconductor processing |
US6211092B1 (en) * | 1998-07-09 | 2001-04-03 | Applied Materials, Inc. | Counterbore dielectric plasma etch process particularly useful for dual damascene |
US6117793A (en) * | 1998-09-03 | 2000-09-12 | Micron Technology, Inc. | Using silicide cap as an etch stop for multilayer metal process and structures so formed |
-
1999
- 1999-09-09 JP JP25586799A patent/JP3485504B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-05 US US09/477,817 patent/US6413438B1/en not_active Expired - Fee Related
- 2000-02-29 KR KR1020000010011A patent/KR100622587B1/ko not_active IP Right Cessation
- 2000-03-14 TW TW089104565A patent/TW445530B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100622587B1 (ko) | 2006-09-11 |
TW445530B (en) | 2001-07-11 |
KR20010029578A (ko) | 2001-04-06 |
JP2001085389A (ja) | 2001-03-30 |
US6413438B1 (en) | 2002-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7192863B2 (en) | Method of eliminating etch ridges in a dual damascene process | |
US6180531B1 (en) | Semiconductor manufacturing method | |
US7828987B2 (en) | Organic BARC etch process capable of use in the formation of low K dual damascene integrated circuits | |
US6410437B1 (en) | Method for etching dual damascene structures in organosilicate glass | |
US6605545B2 (en) | Method for forming hybrid low-K film stack to avoid thermal stress effect | |
US6103619A (en) | Method of forming a dual damascene structure on a semiconductor wafer | |
US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
JP2006013190A (ja) | 半導体装置の製造方法 | |
CN100576499C (zh) | 双镶嵌结构的形成方法 | |
US6355572B1 (en) | Method of dry etching organic SOG film | |
JP2003324102A (ja) | 半導体装置の製造方法 | |
CN100561729C (zh) | 双镶嵌结构的制造方法 | |
JP3485504B2 (ja) | 半導体装置のドライエッチング方法 | |
US6774031B2 (en) | Method of forming dual-damascene structure | |
JP2001308175A (ja) | 半導体装置及びその製造方法 | |
US20030216057A1 (en) | Method integrating polymeric interlayer dielectric in integrated circuits | |
US6114253A (en) | Via patterning for poly(arylene ether) used as an inter-metal dielectric | |
JPH1197414A (ja) | 酸化シリコン系絶縁膜のプラズマエッチング方法 | |
JP2000091308A (ja) | 半導体装置の製造方法 | |
JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
JP2005005697A (ja) | 半導体装置の製造方法 | |
KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
KR100909175B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
KR20010059540A (ko) | 반도체 소자의 금속배선 형성방법 | |
JP3317279B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031007 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |