JP3480462B2 - Switching power supply - Google Patents
Switching power supplyInfo
- Publication number
- JP3480462B2 JP3480462B2 JP2001378440A JP2001378440A JP3480462B2 JP 3480462 B2 JP3480462 B2 JP 3480462B2 JP 2001378440 A JP2001378440 A JP 2001378440A JP 2001378440 A JP2001378440 A JP 2001378440A JP 3480462 B2 JP3480462 B2 JP 3480462B2
- Authority
- JP
- Japan
- Prior art keywords
- ringing
- circuit
- signal
- voltage
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、負荷の重さに応じ
てスイッチング損失を低減することができるスイッチン
グ電源装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device capable of reducing switching loss according to the weight of a load.
【０００２】[0002]
【従来の技術】従来のスイッチング電源装置としては、
負荷の出力容量に拘らず固定された発振周波数により動
作するスイッチング電源装置が知られている。図８は、
従来のスイッチング電源装置の一例となる回路構成であ
る。2. Description of the Related Art As a conventional switching power supply device,
There is known a switching power supply device that operates with a fixed oscillation frequency regardless of the output capacity of a load. Figure 8
It is a circuit configuration as an example of a conventional switching power supply device.
【０００３】整流平滑回路３は、入力された交流電源を
例えばダイオードブリッジにより全波整流してコンデン
サにより平滑した直流電圧を端子４からトランス１１の
１次巻線９の一端に出力する。トランス１１の１次巻線
９の他端には、スイッチング素子６のドレインが接続さ
れ、このスイッチング素子６のソースはＧＮＤ側になる
整流平滑回路３の端子５に接続されている。また、スイ
ッチング素子６のドレイン−ソース間には並列にコンデ
ンサ７が接続されている。The rectifying / smoothing circuit 3 outputs a DC voltage, which is obtained by full-wave rectifying the input AC power source by a diode bridge and smoothing it by a capacitor, from the terminal 4 to one end of the primary winding 9 of the transformer 11. The drain of the switching element 6 is connected to the other end of the primary winding 9 of the transformer 11, and the source of the switching element 6 is connected to the terminal 5 of the rectifying / smoothing circuit 3 on the GND side. A capacitor 7 is connected in parallel between the drain and source of the switching element 6.
【０００４】このスイッチング素子６が後述する制御回
路２８によりオンオフ制御されてスイッチ動作を行うこ
とで、トランス１１の１次巻線９に蓄えられた磁気エネ
ルギーが順次に２次巻線１０に誘起され、さらに、２次
巻線１０の一端に接続されたダイオード１３により半波
整流されてコンデンサ１４により平滑されて負荷１７に
出力されるとともに、この平滑された直流電圧が出力直
流電圧検出回路１８に出力される。出力直流電圧検出回
路１８は、負荷１７に加わる出力直流電圧と基準電圧と
の誤差電圧を帰還信号に変換して制御回路２８に設けら
れたＯＮ期間制御回路３２に出力する。The switching element 6 is switched on and off by a control circuit 28, which will be described later, to perform a switching operation, whereby the magnetic energy stored in the primary winding 9 of the transformer 11 is sequentially induced in the secondary winding 10. Further, half-wave rectification is performed by the diode 13 connected to one end of the secondary winding 10, smoothed by the capacitor 14 and output to the load 17, and the smoothed DC voltage is output to the output DC voltage detection circuit 18. Is output. The output DC voltage detection circuit 18 converts an error voltage between the output DC voltage applied to the load 17 and the reference voltage into a feedback signal and outputs the feedback signal to the ON period control circuit 32 provided in the control circuit 28.
【０００５】出力平滑回路２５では、トランス１１の補
助巻線１９に発生するフライバック電圧がダイオード２
７により半波整流されてコンデンサ２６により平滑され
た電圧Ｖｃｃが制御回路２８に入力されている。制御回
路２８は、起動抵抗８を介して一定電圧を超える起動電
圧がＶｃｃ端子に加わった場合に発振を開始する。In the output smoothing circuit 25, the flyback voltage generated in the auxiliary winding 19 of the transformer 11 is applied to the diode 2
The voltage Vcc that is half-wave rectified by 7 and smoothed by the capacitor 26 is input to the control circuit 28. The control circuit 28 starts oscillation when a starting voltage exceeding a certain voltage is applied to the Vcc terminal via the starting resistor 8.
【０００６】スイッチング素子６がＯＦＦ時には、トラ
ンス１１の１次巻線９にリンギングが発生しており、ト
ランス１１のインダクタンスＬと、コンデンサ７および
トランス１１の巻線間浮遊容量による容量Ｃにより共振
周波数ｆが決定される。ＯＮ期間制御回路３２では、出
力直流電圧検出回路１８からの帰還信号に応じてＯＮ期
間を調整して負荷１７に加わる出力直流電圧を安定化す
るためのＯＮ期間制御信号を生成してパルス制御回路３
５に出力する。When the switching element 6 is turned off, ringing occurs in the primary winding 9 of the transformer 11, and the resonance frequency is generated by the inductance L of the transformer 11 and the capacitance C due to the inter-winding stray capacitance of the capacitor 7 and the transformer 11. f is determined. The ON period control circuit 32 adjusts the ON period according to the feedback signal from the output DC voltage detection circuit 18 to generate an ON period control signal for stabilizing the output DC voltage applied to the load 17 to generate a pulse control circuit. Three
Output to 5.
【０００７】パルス制御回路３５では、ＯＮ期間制御回
路３２からのＯＮ期間制御信号に従って、ＯＮ期間の長
さを制御しながら例えばコンデンサと抵抗による時定数
で規定される固定の発振周波数で発振して駆動信号を駆
動回路３６に出力する。駆動回路３６では、パルス制御
回路３５からの駆動信号を反転してＯＮ期間制御回路３
２とインバータ４０に出力し、インバータ４０で再度反
転してハイレベルの駆動信号をスイッチング素子６に出
力する。The pulse control circuit 35 controls the length of the ON period according to the ON period control signal from the ON period control circuit 32 and oscillates at a fixed oscillation frequency defined by a time constant of a capacitor and a resistor, for example. The drive signal is output to the drive circuit 36. The drive circuit 36 inverts the drive signal from the pulse control circuit 35 to invert the ON period control circuit 3
2 and the inverter 40, and the inverter 40 inverts again to output a high-level drive signal to the switching element 6.
【０００８】次に、図９に示すタイミングチャートを参
照して、従来のスイッチング電源装置の基本的な動作を
説明する。整流平滑回路３に交流電源が投入され、起動
抵抗８を介して一定電圧を超える起動電圧が制御回路２
８のＶｃｃ端子に加わった場合、パルス制御回路３５が
固定の発振周波数で発振を開始して駆動信号をインバー
タ３９に出力する。Next, the basic operation of the conventional switching power supply device will be described with reference to the timing chart shown in FIG. AC power is applied to the rectifying and smoothing circuit 3, and a starting voltage exceeding a certain voltage is generated via the starting resistor 8 in the control circuit 2.
When it is applied to the Vcc terminal of No. 8, the pulse control circuit 35 starts oscillation at a fixed oscillation frequency and outputs a drive signal to the inverter 39.
【０００９】この結果、インバータ４０からハイレベル
の駆動信号がスイッチング素子６のゲートに入力されて
スイッチング素子６がＯＮし、整流平滑回路３の端子４
からの直流電流がトランス１１の１次巻線９を介してス
イッチング素子６のドレイン−ソースからＧＮＤに流れ
る。そして、図９に示すように、スイッチング素子６の
ドレイン電圧Ｖ１がほぼ０Ｖになる。この間、トランス
１１には磁気エネルギーが蓄積される。As a result, a high-level drive signal is input from the inverter 40 to the gate of the switching element 6, the switching element 6 is turned on, and the terminal 4 of the rectifying / smoothing circuit 3 is turned on.
The DC current from the drain flows from the drain-source of the switching element 6 to the GND via the primary winding 9 of the transformer 11. Then, as shown in FIG. 9, the drain voltage V1 of the switching element 6 becomes approximately 0V. During this time, magnetic energy is accumulated in the transformer 11.
【００１０】次に、パルス制御回路３５から出力されて
いたハイレベルの駆動信号がローレベルに切り替わる
と、インバータ４０の出力がローレベルに変化し、スイ
ッチング素子６のゲートに入力されてスイッチング素子
６がＯＦＦされる。そして、スイッチング素子６がＯＦ
Ｆされると同時に、トランス１１に蓄積された磁気エネ
ルギーが２次巻線１０と補助巻線１９に誘起され、図９
に示すように、スイッチング素子６のドレイン電圧Ｖ１
が発生する。この結果、トランス１１の２次巻線１０を
介して放出される電気エネルギーがダイオード１３とコ
ンデンサ１４により整流平滑されて負荷１７に出力電圧
が供給される。Next, when the high level drive signal output from the pulse control circuit 35 is switched to the low level, the output of the inverter 40 changes to the low level and is input to the gate of the switching element 6 to be switched to the switching element 6. Is turned off. Then, the switching element 6 is OF
At the same time, the magnetic energy accumulated in the transformer 11 is induced in the secondary winding 10 and the auxiliary winding 19, and
, The drain voltage V1 of the switching element 6
Occurs. As a result, the electric energy released through the secondary winding 10 of the transformer 11 is rectified and smoothed by the diode 13 and the capacitor 14, and the output voltage is supplied to the load 17.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、従来の
スイッチング電源装置では、発振周期が一定になってい
るため、負荷１７の出力容量によっては、図９に示すよ
うに、ドレイン電圧Ｖ１の波形（Ａ）のように、２回目
のリンギングの谷でスイッチング素子６をＯＮさせる場
合があった。また、ドレイン電圧Ｖ１の波形（Ｂ）のよ
うに、リンギングの山でスイッチング素子６をＯＮさせ
る場合があった。さらに、ドレイン電圧Ｖ１の波形
（Ｃ）のように、１回目のリンギングの谷に入る途中で
スイッチング素子６をＯＮさせる場合があった。However, in the conventional switching power supply device, since the oscillation cycle is constant, the waveform of the drain voltage V1 (A ), The switching element 6 may be turned on at the second ringing valley. Further, as shown in the waveform (B) of the drain voltage V1, the switching element 6 may be turned on at the peak of ringing. Further, as shown in the waveform (C) of the drain voltage V1, the switching element 6 may be turned on while entering the valley of the first ringing.
【００１２】また、スイッチング電源装置に接続されて
いる負荷１７の出力容量が重負荷から軽負荷の間で変動
（負荷変動）しても、スイッチング素子６の発振周波数
（発振周期）が一定のため、スイッチング損失がほぼ一
定となる。このため、軽負荷になる程、電源効率が低下
するといった問題があった。本発明は、上記に鑑みてな
されたもので、その目的としては、負荷が軽くなるほど
スイッチング周波数を下げることができ、スイッチング
損失を低減することができるスイッチング電源装置を提
供することにある。Further, even if the output capacity of the load 17 connected to the switching power supply device varies from heavy load to light load (load variation), the oscillation frequency (oscillation cycle) of the switching element 6 is constant. , The switching loss is almost constant. Therefore, there is a problem that the power efficiency decreases as the load becomes lighter. The present invention has been made in view of the above, and an object thereof is to provide a switching power supply device that can lower the switching frequency as the load becomes lighter and can reduce the switching loss.
【００１３】[0013]
【課題を解決するための手段】請求項１記載の発明は、
上記課題を解決するため、直流電源に接続されたトラン
スの１次巻線に直列に接続したスイッチング素子と、前
記トランスの２次巻線に誘起された交流電圧を整流平滑
する整流平滑回路と、整流平滑した出力電圧を検出して
前記トランスの１次側に電圧検出信号を出力する出力電
圧検出回路と、該出力電圧検出回路からの電圧検出信号
により出力電圧を安定化させるように、連続して発振す
る前記スイッチング素子のオン期間を制御する制御回路
とを備えたスイッチング電源装置において、前記スイッ
チング素子がオフ期間に、前記トランスに発生するリン
ギングを検出するリンギング検出回路を備え、前記制御
回路は、前記リンギング検出回路により検出されたリン
ギングからリンギング回数を計数して計数パルス信号を
生成するリンギング回数計数回路と、前記リンギング回
数計数回路から生成された計数パルス信号に基づいて遅
延信号を生成する遅延回路とを有し、 前記遅延回路か
らの遅延信号に応じて前記スイッチング素子のオン時期
を遅らせ、前記スイッチング素子の発振周期を長くする
ことを要旨とする。The invention according to claim 1 is
To solve the above problems, a switching element connected in series to a primary winding of a transformer connected to a DC power source, a rectifying and smoothing circuit for rectifying and smoothing an AC voltage induced in a secondary winding of the transformer, An output voltage detection circuit that detects a rectified and smoothed output voltage and outputs a voltage detection signal to the primary side of the transformer, and a continuous output voltage detection circuit that stabilizes the output voltage by the voltage detection signal from the output voltage detection circuit. Oscillate
In a switching power supply device including a control circuit that controls the ON period of the switching element, the switching element includes a ringing detection circuit that detects ringing that occurs in the transformer during the OFF period, and the control circuit is the A ringing number counting circuit that counts the number of ringings from the ringing detected by the ringing detection circuit to generate a counting pulse signal; and a delay circuit that generates a delay signal based on the counting pulse signal generated from the ringing number counting circuit. the a, delaying the on-timing of the switching element in response to the delay signal from the delay circuit, and gist long to Rukoto the oscillation period of the switching element.
【００１４】請求項２記載の発明は、上記課題を解決す
るため、前記リンギング検出回路は、前記トランスに設
けられた補助巻線に誘起されるリンギングから所定の極
性のリンギング電圧を発生するリンギング発生回路と、
前記リンギング発生回路からのリンギング電圧が基準電
圧よりも低くなった場合に、リンギングのボトムを表す
パルス信号を出力する比較回路とを有することを要旨と
する。According to a second aspect of the present invention, in order to solve the above problems, the ringing detection circuit generates ringing voltage of a predetermined polarity from ringing induced in an auxiliary winding provided in the transformer. Circuit,
The gist of the present invention is to have a comparison circuit that outputs a pulse signal indicating the bottom of ringing when the ringing voltage from the ringing generation circuit becomes lower than the reference voltage.
【００１５】請求項３記載の発明は、上記課題を解決す
るため、前記制御回路は、固定の発振周波数で発振して
基準時間だけパルス信号を発生するパルス発生回路を有
し、前記リンギング回数計数回路は、前記パルス発生回
路から出力されるパルス信号の基準時間内に、前記リン
ギングのボトムを表すパルス信号が幾つあるかを計数す
るラッチ回路をｎ個直列に接続してなることを要旨とす
る。According to a third aspect of the present invention, in order to solve the above-mentioned problems, the control circuit includes a pulse generation circuit that oscillates at a fixed oscillation frequency and generates a pulse signal for a reference time, and counts the number of ringing times. The circuit is characterized in that n latch circuits are connected in series to count the number of pulse signals representing the bottom of the ringing within the reference time of the pulse signal output from the pulse generation circuit. .
【００１６】請求項４記載の発明は、上記課題を解決す
るため、前記遅延回路は、前記リンギング回数計数回路
から生成された計数パルス信号に基づいて、ｎ回目のリ
ンギングのボトムが現われた直後に遅延信号を生成し、
第ｎ番目の遅延時間の間だけスイッチング素子がオンす
る時期を遅らせることを要旨とする。According to a fourth aspect of the present invention, in order to solve the above problems, the delay circuit immediately after the bottom of the n-th ringing appears based on the counting pulse signal generated from the ringing frequency counting circuit. Generate a delayed signal,
The gist is to delay the time when the switching element is turned on only during the n-th delay time.
【００１７】請求項５記載の発明は、上記課題を解決す
るため、前記第ｎ番目の遅延時間の方が第ｎ−１番目の
遅延時間よりも大きいことを要旨とする。In order to solve the above-mentioned problems, a fifth aspect of the present invention has a gist that the n-th delay time is larger than the (n-1) -th delay time.
【００１８】請求項６記載の発明は、上記課題を解決す
るため、前記リンギング検出回路は、所定の基準電圧よ
りも低い場合に、リンギングのボトムを検出することを
要旨とする。In order to solve the above-mentioned problems, a sixth aspect of the present invention is characterized in that the ringing detection circuit detects the bottom of ringing when the voltage is lower than a predetermined reference voltage.
【００１９】請求項７記載の発明は、上記課題を解決す
るため、前記リンギング回数計数回路は、計数したリン
ギング回数を記憶するリンギング回数記憶回路を有する
ことを要旨とする。In order to solve the above problems, the invention of claim 7 is characterized in that the ringing number counting circuit has a ringing number storage circuit for storing the counted number of ringing numbers.
【００２０】請求項８記載の発明は、上記課題を解決す
るため、前記リンギング回数記憶回路は、前回記憶した
リンギング回数よりも今回のリンギング回数の方が少な
い場合に、前回記憶したリンギング回数をリセットする
ことを要旨とする。In order to solve the above problems, the ringing number storage circuit resets the previously stored ringing number when the current ringing number is smaller than the previously stored ringing number. The point is to do.
【００２１】[0021]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
（第１の実施の形態)図１は、本発明の第１の実施の形
態に係るスイッチング電源装置の構成を示す図である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) FIG. 1 is a diagram showing a configuration of a switching power supply device according to a first embodiment of the present invention.
【００２２】図１に示すように、スイッチング電源装置
は、交流電圧を整流平滑して直流電圧を供給する整流平
滑回路３と、１次巻線９と２次巻線１０および補助巻線
１９を有するトランス１１と、整流平滑回路３と１次巻
線９に直列に接続されるスイッチング素子６と、スイッ
チング素子６と並列に接続されるコンデンサ７と、２次
巻線１０に発生するフライバック電圧を整流平滑して負
荷１７に出力直流電圧を供給するダイオード１３とコン
デンサ１４とで構成する整流平滑回路１２と、負荷１７
に加わる出力直流電圧と予め設定しておいた基準電圧と
の誤差電圧を帰還信号に変換して制御回路２８に設けら
れたＯＮ期間制御回路３２に出力する出力直流電圧検出
回路１８と、出力直流電圧検出回路１８からの帰還信号
によりＯＮ期間の長さを制御するＯＮ期間制御回路３２
と、スイッチング素子６を駆動するドライブ回路３６
と、補助巻線１９に発生するフライバック電圧を整流平
滑して制御回路２８に電源電圧Ｖｃｃを供給するダイオ
ード２７とコンデンサ２６とで構成する出力平滑回路２
５と、スイッチング素子６がＯＦＦ時にスイッチング素
子６のリンキングと同じタイミングでリンキングを発生
させるダイオード２１と抵抗２２とコンデンサ２３と抵
抗２４とで構成するリンギング発生回路２０と、リンギ
ング発生回路２０で発生したリンギング電圧を基準電圧
３０と比較するコンパレータ２９とで構成するコンパレ
ータ回路３１と、コンパレータ回路３１から出力された
リンギングパルス信号をカウントするボトムカウンタ回
路３３と、ボトムカウンタ回路３３によりカウントされ
た結果を表すＶ９，Ｖ１１，Ｖ１３信号に基づいてスイ
ッチング素子６のＯＮ期間を遅らせるためのＶ１４信号
を生成する遅延回路３４と、ドライブ回路３６に入力す
るパルスを制御するパルス制御回路３５とで構成してい
る。As shown in FIG. 1, the switching power supply device includes a rectifying / smoothing circuit 3 for rectifying and smoothing an AC voltage to supply a DC voltage, a primary winding 9, a secondary winding 10 and an auxiliary winding 19. The transformer 11, the switching element 6 connected in series with the rectifying / smoothing circuit 3 and the primary winding 9, the capacitor 7 connected in parallel with the switching element 6, and the flyback voltage generated in the secondary winding 10. A rectifying and smoothing circuit 12 composed of a diode 13 and a capacitor 14 for rectifying and smoothing the load 17 and supplying an output DC voltage to the load 17,
An output DC voltage detection circuit 18 for converting an error voltage between an output DC voltage applied to the DC voltage and a preset reference voltage into a feedback signal and outputting the feedback signal to an ON period control circuit 32 provided in the control circuit 28; An ON period control circuit 32 that controls the length of the ON period by a feedback signal from the voltage detection circuit 18
And a drive circuit 36 for driving the switching element 6
And an output smoothing circuit 2 composed of a diode 27 and a capacitor 26 that rectify and smooth the flyback voltage generated in the auxiliary winding 19 and supply the power supply voltage Vcc to the control circuit 28.
5, a ringing generation circuit 20 composed of a diode 21, a resistor 22, a capacitor 23, and a resistor 24 which generate linking at the same timing as the linking of the switching element 6 when the switching element 6 is OFF, and a ringing generation circuit 20. A comparator circuit 31 including a comparator 29 that compares a ringing voltage with a reference voltage 30, a bottom counter circuit 33 that counts a ringing pulse signal output from the comparator circuit 31, and a result counted by the bottom counter circuit 33 are shown. A delay circuit 34 that generates a V14 signal for delaying the ON period of the switching element 6 based on the V9, V11, and V13 signals, and a pulse control circuit 35 that controls a pulse input to the drive circuit 36.
【００２３】次に、図２に示すタイミングチャートを参
照して、図１に示すスイッチング電源装置の概略的な動
作を説明する。整流平滑回路３に交流電源が投入され、
起動抵抗８を介して一定電圧を超える起動電圧が制御回
路２８のＶｃｃ端子に加わった場合、パルス制御回路３
５が固定の発振周波数で発振を開始してドライブ回路３
６のインバータ４０からハイレベルのＶ５信号がスイッ
チング素子６のゲートに出力される。Next, the schematic operation of the switching power supply device shown in FIG. 1 will be described with reference to the timing chart shown in FIG. AC power is applied to the rectifying and smoothing circuit 3,
When a starting voltage exceeding a certain voltage is applied to the Vcc terminal of the control circuit 28 via the starting resistor 8, the pulse control circuit 3
5 starts oscillating at a fixed oscillation frequency and the drive circuit 3
The high-level V5 signal is output from the inverter 40 of No. 6 to the gate of the switching element 6.
【００２４】この結果、スイッチング素子６がＯＮし、
整流平滑回路３の端子４からの直流電流がトランス１１
の１次巻線９を介してスイッチング素子６のドレイン−
ソースからＧＮＤに流れる。そして、図２（Ａ），
（Ｂ），（Ｃ）に示すように、スイッチング素子６のド
レイン電圧Ｖ１がほぼ０Ｖになる。この間、トランス１
１には磁気エネルギーが蓄積される。As a result, the switching element 6 is turned on,
The DC current from the terminal 4 of the rectifying / smoothing circuit 3 is transferred to the transformer 11
Of the switching element 6 via the primary winding 9 of
Flow from source to GND. Then, as shown in FIG.
As shown in (B) and (C), the drain voltage V1 of the switching element 6 becomes almost 0V. During this time, transformer 1
Magnetic energy is stored in 1.
【００２５】次に、ドライブ回路３６のインバータ４０
からスイッチング素子６のゲートに入力されていたＶ５
信号がローレベルに切り替わると、スイッチング素子６
がＯＦＦされる。そして、スイッチング素子６がＯＦＦ
されると同時に、トランス１１に蓄積された磁気エネル
ギーが２次巻線１０と補助巻線１９に誘起され、図２
（Ａ），（Ｂ），（Ｃ）に示すように、スイッチング素
子６のドレイン電圧Ｖ１が発生する。この結果、トラン
ス１１の２次巻線１０を介して放出される電気エネルギ
ーがダイオード１３とコンデンサ１４により整流平滑さ
れて負荷１７に出力電圧が供給される。Next, the inverter 40 of the drive circuit 36
V5 input to the gate of switching element 6 from
When the signal switches to low level, the switching element 6
Is turned off. Then, the switching element 6 is turned off.
At the same time, the magnetic energy accumulated in the transformer 11 is induced in the secondary winding 10 and the auxiliary winding 19,
As shown in (A), (B), and (C), the drain voltage V1 of the switching element 6 is generated. As a result, the electric energy released through the secondary winding 10 of the transformer 11 is rectified and smoothed by the diode 13 and the capacitor 14, and the output voltage is supplied to the load 17.
【００２６】このとき、パルス制御回路３５により発振
される周期が一定になっているため、出力容量によって
は負荷１７が重負荷となり、図２（Ａ）に示すドレイン
電圧Ｖ１の波形のように、１回目のリンギングのボトム
に入る途中でスイッチング素子６がＯＮされることがあ
る。At this time, since the period oscillated by the pulse control circuit 35 is constant, the load 17 becomes a heavy load depending on the output capacitance, and as shown in the waveform of the drain voltage V1 shown in FIG. The switching element 6 may be turned on while the bottom of the first ringing is being entered.
【００２７】これに対して、出力容量によっては負荷１
７が中負荷となり、図２（Ｂ）に示すドレイン電圧Ｖ１
の波形のように、１回目のリンギングのボトムが現われ
た直後に、遅延回路３４からＶ１４信号がドライブ回路
３６のＯＲ回路３７に出力され、Ｖ１４信号がハイレベ
ルになる遅延時間ｄｅｌａｙ１の間だけスイッチング素
子６がＯＮする時期を遅らせる。On the other hand, depending on the output capacity, the load 1
7 becomes a medium load, and the drain voltage V1 shown in FIG.
As shown in the waveform of, the V14 signal is output from the delay circuit 34 to the OR circuit 37 of the drive circuit 36 immediately after the first ringing bottom appears, and switching is performed only during the delay time delay1 when the V14 signal becomes the high level. Delay the time when the element 6 is turned on.
【００２８】また、出力容量によっては負荷１７が軽負
荷となり、図２（Ｃ）に示すドレイン電圧Ｖ１の波形の
ように、２回目のリンギングのボトムが現われた直後
に、遅延回路３４からＶ１４信号がドライブ回路３６の
ＯＲ回路３７に出力され、Ｖ１４信号がハイレベルにな
る遅延時間ｄｅｌａｙ２の間だけスイッチング素子６が
ＯＮする時期を遅らせる。Further, the load 17 becomes a light load depending on the output capacitance, and immediately after the bottom of the second ringing appears as in the waveform of the drain voltage V1 shown in FIG. 2C, the delay circuit 34 outputs the V14 signal. Is output to the OR circuit 37 of the drive circuit 36, and the timing of turning on the switching element 6 is delayed by the delay time delay2 when the V14 signal becomes high level.
【００２９】次に、遅延回路３４では、Ｖ１４信号をハ
イレベルからローレベルに切り替えてドライブ回路３６
のＯＲ回路３７に出力することで、ドライブ回路３６の
インバータ４０から出力されるＶ５信号をハイレベルに
し、スイッチング素子６はＯＮが開始する。以降、同様
の動作が行われる。Next, in the delay circuit 34, the V14 signal is switched from the high level to the low level to drive the drive circuit 36.
To the OR circuit 37, the V5 signal output from the inverter 40 of the drive circuit 36 becomes high level, and the switching element 6 starts to turn on. After that, the same operation is performed.
【００３０】このように、負荷１７が重負荷から軽負荷
になるに従って、スイッチング素子６がＯＮする時期を
より多く遅らせているので、負荷が軽くなるほどスイッ
チング周波数を下げることができ、スイッチング損失を
低減することができる。As described above, as the load 17 changes from heavy load to light load, the time when the switching element 6 is turned on is delayed more, so that the lighter the load, the lower the switching frequency can be and the switching loss can be reduced. can do.
【００３１】次に、図３は、本発明の第１の実施の形態
に係るスイッチング電源装置の制御回路２８の詳細な回
路構成を示す図である。ＯＮ期間制御回路３２は、出力
直流電圧検出回路１８からの帰還信号によりＯＮ期間の
長さを制御するため、スイッチング素子６がＯＮするの
を禁止状態にするハイエッジにＶ６信号をフリップフロ
ップ４７に出力する。Next, FIG. 3 is a diagram showing a detailed circuit configuration of the control circuit 28 of the switching power supply unit according to the first embodiment of the present invention. Since the ON period control circuit 32 controls the length of the ON period by the feedback signal from the output DC voltage detection circuit 18, it outputs the V6 signal to the flip-flop 47 at the high edge for prohibiting the switching element 6 from turning ON. To do.
【００３２】パルス制御回路３５は、パルス発生回路４
８、インバータ４６、フリップフロップ４７から構成さ
れている。フリップフロップ４７は、ＯＮ期間制御回路
３２からＶ６信号がハイパルスで入力された時にＶ８信
号をハイレベルにセットしてスイッチング素子６がＯＮ
するのを禁止状態にし、パルス発生回路４８からのＶ７
信号がダウンエッジに切り替わったときにＶ８信号をハ
イレベルからローレベルにリセットし、禁止状態を解除
している。フリップフロップ４７のＱ出力端子から出力
されたＶ８信号と、遅延回路３４から出力されたＶ１４
信号はドライブ回路３６のＯＲ回路３７に入力され、Ｖ
８信号またはＶ１４信号がハイレベルのときに、Ｖ５信
号およびＶ１５をローレベルにして、スイッチング素子
６がＯＮするのを禁止状態にしている。The pulse control circuit 35 includes a pulse generation circuit 4
8, an inverter 46, and a flip-flop 47. The flip-flop 47 sets the V8 signal to a high level when the V6 signal is input as a high pulse from the ON period control circuit 32, and the switching element 6 is turned ON.
To the V7 from the pulse generation circuit 48.
When the signal switches to the down edge, the V8 signal is reset from the high level to the low level to release the prohibition state. The V8 signal output from the Q output terminal of the flip-flop 47 and the V14 signal output from the delay circuit 34
The signal is input to the OR circuit 37 of the drive circuit 36, and V
When the 8 signal or the V14 signal is at the high level, the V5 signal and the V15 are set at the low level to prohibit the switching element 6 from turning on.
【００３３】パルス発生回路４８は、固定の発振周波数
で発振し、ドライブ回路３６のインバータ３８から出力
されるＶ１５信号のハイエッジに応じて基準時間だけハ
イレベルを発生した後にローレベルに戻るＶ７信号を、
インバータ４６、ＡＮＤ回路４１，４２、ＬＡＴＣＨ４
３に出力する。コンパレータ回路３１から出力されたＶ
４信号は、ボトムカウンタ回路３３に設けられたＬＡＴ
ＣＨ４３，４４，４５のクロック端子に入力され、パル
ス発生回路４８からのＶ７信号が基準時間を表すハイレ
ベルの間、Ｖ４信号のダウンエッジ数をカウントした結
果としてＶ９，Ｖ１１，Ｖ１３信号を得て遅延回路３４
に出力する。The pulse generation circuit 48 oscillates at a fixed oscillation frequency, generates a high level for a reference time in response to the high edge of the V15 signal output from the inverter 38 of the drive circuit 36, and then returns the V7 signal to a low level. ,
Inverter 46, AND circuits 41, 42, LATCH4
Output to 3. V output from the comparator circuit 31
4 signals are LAT provided in the bottom counter circuit 33.
While the V7 signal from the pulse generating circuit 48 is input to the clock terminals of CH43, 44 and 45 and is at the high level indicating the reference time, the V9, V11 and V13 signals are obtained as the result of counting the number of down edges of the V4 signal Delay circuit 34
Output to.
【００３４】次に、図３に示す制御回路２８の詳細な回
路構成、図４，図５に示す制御回路２８の主要部分のタ
イミングチャートを参照して、スイッチング電源装置の
動作について説明する。なお、図４はリンギングの発生
回数を計数してＶ１４信号として遅延時間ｄｅｌａｙ３
を出力する場合であり、図５はＶ１４信号として遅延時
間ｄｅｌａｙ１を出力する場合であり、Ｖ１４信号とし
て遅延時間ｄｅｌａｙ２を出力する場合については、そ
のタイミングチャートに記載を省略する。Next, the operation of the switching power supply device will be described with reference to the detailed circuit configuration of the control circuit 28 shown in FIG. 3 and the timing charts of the main parts of the control circuit 28 shown in FIGS. In FIG. 4, the number of ringing occurrences is counted to obtain the delay time delay3 as the V14 signal.
5 is a case where the delay time delay1 is output as the V14 signal, and the case where the delay time delay2 is output as the V14 signal is omitted in the timing chart.
【００３５】今、ｔ０時において、ドライブ回路３６の
インバータ４０からスイッチング素子６のゲートにハイ
レベルのＶ５信号が出力されており、スイッチング素子
６がＯＮしていることとする。Now, at time t0, the inverter 40 of the drive circuit 36 outputs the high-level V5 signal to the gate of the switching element 6, and the switching element 6 is turned on.
【００３６】この結果、スイッチング素子６がＯＮして
いる間、整流平滑回路３の端子４からの直流電流がトラ
ンス１１の１次巻線９を介してスイッチング素子６のド
レイン−ソースからＧＮＤに流れる。タイミングｔ０〜
ｔ１までの間、トランス１１には磁気エネルギーが蓄積
される。ｔ１時に、ＯＮ期間制御回路３２から出力され
るＶ６信号がフリップフロップ４７のセット端子Ｓに入
力され、この時、フリップフロップ４７のリセット端子
Ｒはローレベルであるので、フリップフロップ４７のＱ
出力端子からハイレベルのＶ８信号がドライブ回路３６
のＯＲ回路３７に出力され、Ｖ５信号がハイレベルから
ローレベルになるため、スイッチング素子６のＯＮ期間
が終わる。As a result, while the switching element 6 is ON, the DC current from the terminal 4 of the rectifying / smoothing circuit 3 flows from the drain-source of the switching element 6 to the GND through the primary winding 9 of the transformer 11. . Timing t0
Magnetic energy is accumulated in the transformer 11 until t1. At t1, the V6 signal output from the ON period control circuit 32 is input to the set terminal S of the flip-flop 47. At this time, the reset terminal R of the flip-flop 47 is at the low level, so the Q of the flip-flop 47 is Q.
The high level V8 signal is output from the output terminal to the drive circuit 36.
Output to the OR circuit 37 and the V5 signal changes from the high level to the low level, so that the ON period of the switching element 6 ends.
【００３７】この結果、スイッチング素子６のＯＮ期間
が終わり、ｔ１〜ｔ２時では、トランス１１の２次巻線
１０を介して放出される電気エネルギーがダイオード１
３とコンデンサ１４により整流平滑されて負荷１７に出
力電圧が供給される。As a result, the ON period of the switching element 6 ends, and at times t1 to t2, the electric energy emitted through the secondary winding 10 of the transformer 11 is the diode 1
The output voltage is supplied to the load 17 after being rectified and smoothed by the capacitor 3 and the capacitor 14.
【００３８】このとき、リンギング発生回路２０には電
圧（Ｖ２）が発生して、コンパレータ２９の入力レベル
が基準電圧Ｖ３を超えているので、コンパレータ回路３
１の出力はハイレベル状態（Ｖ４）にある。ダイオード
１３に電流が流れている期間（ｔ１〜ｔ２）以降も、フ
リップフロップ４７から出力されるＶ８信号によりスイ
ッチング素子６のＯＮ動作が禁止状態にある。すなわ
ち、ＯＮ期間制御回路３２によりＶ６信号が出力された
時からＶ７信号が基準時間を終了してローレベルに戻る
までのｔ１〜ｔ６の間は、スイッチング素子６がＯＮ動
作するのを禁止している。At this time, a voltage (V2) is generated in the ringing generation circuit 20 and the input level of the comparator 29 exceeds the reference voltage V3, so the comparator circuit 3
The output of 1 is in the high level state (V4). Even after the current flows through the diode 13 (t1 to t2), the ON operation of the switching element 6 is prohibited by the V8 signal output from the flip-flop 47. That is, the switching element 6 is prohibited from performing the ON operation from t1 to t6 from when the V6 signal is output by the ON period control circuit 32 to when the V7 signal ends the reference time and returns to the low level. There is.
【００３９】ここで、リンギング発生回路２０では、ｔ
１〜ｔ６間にスイッチング素子６に印加されているＶ１
電圧と同じタイミングで発生されているリンキングを表
すＶ２信号がコンパレータ２９に出力される。コンパレ
ータ２９では、このＶ２信号と基準電圧Ｖ３とが比較さ
れ、Ｖ２信号の方が小さい場合にローレベルになるＶ４
信号をボトムカウンタ回路３３に出力する。Here, in the ringing generation circuit 20, t
V1 applied to the switching element 6 between 1 and t6
The V2 signal representing the linking generated at the same timing as the voltage is output to the comparator 29. The comparator 29 compares the V2 signal with the reference voltage V3, and when the V2 signal is smaller, it becomes a low level V4.
The signal is output to the bottom counter circuit 33.
【００４０】ボトムカウンタ回路３３では、Ｖ４信号の
ダウンエッジとパルス制御回路３５からのＶ７信号がＡ
ＮＤ回路４１，４２、ＬＡＴＣＨ４３に入力された場
合、Ｖ９〜Ｖ１３信号が得られる。すなわち、ボトムカ
ウンタ回路３３では、ｔ１〜ｔ６間に発生するＶ４信号
のダウンエッジ数をカウントした結果、Ｖ９，Ｖ１１，
Ｖ１３信号が得られ、遅延回路３４に出力される。詳し
くは、ＬＡＴＣＨ４３は、ｔ３時に入力されるＶ７信号
をＶ４信号のダウンエッジでカウントし、このカウント
結果をＱ出力端子からハイレベルのＶ９信号が遅延回路
３４およびＡＮＤ回路４１に出力される。In the bottom counter circuit 33, the down edge of the V4 signal and the V7 signal from the pulse control circuit 35 are A
When input to the ND circuits 41 and 42 and the LATCH 43, V9 to V13 signals are obtained. That is, in the bottom counter circuit 33, as a result of counting the number of down edges of the V4 signal generated between t1 and t6, V9, V11,
The V13 signal is obtained and output to the delay circuit 34. Specifically, the LATCH 43 counts the V7 signal input at time t3 at the down edge of the V4 signal, and outputs the count result of the high level V9 signal from the Q output terminal to the delay circuit 34 and the AND circuit 41.
【００４１】次に、ＬＡＴＣＨ４４は、ｔ４時にＡＮＤ
回路４１から出力されるＶ１０信号をＶ４信号のダウン
エッジでカウントし、このカウント結果をＱ出力端子か
らハイレベルのＶ１１信号が遅延回路３４およびＡＮＤ
回路４２に出力される。Next, the LATCH 44 ANDs at t4.
The V10 signal output from the circuit 41 is counted at the down edge of the V4 signal, and the count result is supplied to the delay circuit 34 and the AND circuit from the high-level V11 signal from the Q output terminal.
It is output to the circuit 42.
【００４２】次に、ＬＡＴＣＨ４５は、ｔ５時にＡＮＤ
回路４２から出力されるＶ１２信号をＶ４信号のダウン
エッジでカウントし、このカウント結果をＱ出力端子か
らハイレベルのＶ１３信号が遅延回路３４に出力され
る。遅延回路３４では、ボトムカウンタ回路３３から入
力されたＶ９，Ｖ１１，Ｖ１３信号をｔ６時から任意の
時間だけＶ１４信号をハイレベルにしてドライブ回路３
６のＯＲ回路３７に出力し、ドライブ回路３６のインバ
ータ４０からスイッチング素子６にローレベルを出力し
て、当該任意時間終了時であるｔ７時までスイッチング
素子６がＯＮするのを遅らせる。Next, the LATCH 45 ANDs at t5.
The V12 signal output from the circuit 42 is counted at the down edge of the V4 signal, and the count result is output from the Q output terminal to the high level V13 signal to the delay circuit 34. In the delay circuit 34, the V9 signal, the V11 signal, and the V13 signal input from the bottom counter circuit 33 are set to the high level for the V14 signal for an arbitrary time from t6, and the drive circuit 3
6 to the OR circuit 37, and the inverter 40 of the drive circuit 36 outputs a low level to the switching element 6 to delay the switching element 6 from turning on until t7, which is the end of the arbitrary time.
【００４３】詳しくは、遅延回路３４では、Ｖ９信号が
ハイレベルになったらｔ６から遅延時間ｄｅｌａｙ１の
間だけスイッチング素子６がＯＮするのを遅らせ、Ｖ１
１信号がハイレベルになったらｔ６時から遅延時間ｄｅ
ｌａｙ２の間だけスイッチング素子６がＯＮするのを遅
らせ、Ｖ１３信号がハイレベルになったらｔ６時から遅
延時間ｄｅｌａｙ３の間だけスイッチング素子６がＯＮ
するのを遅らせる。なお、この時、
ｄｅｌａｙ３＞ｄｅｌａｙ２＞ｄｅｌａｙ１
の関係が成り立つようにする。More specifically, in the delay circuit 34, when the V9 signal becomes high level, the switching element 6 is delayed from turning on for a delay time delay1 from t6, and V1
Delay time de from t6 when 1 signal becomes high level
Switching element 6 is delayed to be turned on only during lay2, and when V13 signal becomes high level, switching element 6 is turned on only for delay time delay3 from t6.
Delay doing. At this time, the relationship of delay3>delay2> delay1 is established.
【００４４】次に、遅延回路３４では、ｔ７時にＶ１４
信号をハイレベルからローレベルに切り替えてドライブ
回路３６のＯＲ回路３７に出力することで、ドライブ回
路３６のインバータ３８から出力されるＶ１５信号，イ
ンバータ４０から出力されるＶ５信号をハイレベルに
し、スイッチング素子６はＯＮが開始する。この時、ド
ライブ回路３６のインバータ３９はＶ１５信号を反転し
てＬＡＴＣＨ４３，４４，４５のクリア端子に出力して
リセットすることで、ＬＡＴＣＨ４３，４４，４５から
出力されるＶ９信号，Ｖ１１信号，Ｖ１３信号を必ずロ
ーレベルにする。以降、ｔ７〜ｔ１４まで同様の動作を
行う。Next, the delay circuit 34 outputs V14 at t7.
By switching the signal from the high level to the low level and outputting it to the OR circuit 37 of the drive circuit 36, the V15 signal output from the inverter 38 of the drive circuit 36 and the V5 signal output from the inverter 40 are set to the high level, and switching is performed. The element 6 starts to turn on. At this time, the inverter 39 of the drive circuit 36 inverts the V15 signal and outputs it to the clear terminals of the LATCHs 43, 44, 45 to reset it, so that the V9 signal, the V11 signal, and the V13 signal output from the LATCHs 43, 44, 45 are reset. Must be low level. After that, the same operation is performed from t7 to t14.
【００４５】 本実施の形態における効果は、スイッチ
ング素子がオフ期間に、トランスに発生するリンギング
を検出しておき、この検出されたリンギングからリンギ
ング回数を計数して計数パルス信号を生成し、生成され
た計数パルス信号に基づいて遅延信号を生成し、この遅
延信号に応じてスイッチング素子のオン時期を遅らせる
ことで、負荷が重負荷から軽負荷になるに従って多くな
るリンギングの発生回数により、スイッチング素子がオ
ンする時期をより多く遅らせ、スイッチング素子の発振
周期を長くしているので、負荷が軽くなるほどスイッチ
ング周波数を下げることができ、スイッチング損失を低
減することができる。The effect of the present embodiment is generated by detecting the ringing generated in the transformer in the OFF period of the switching element, counting the number of ringings from the detected ringing, and generating the count pulse signal. A delay signal is generated based on the counting pulse signal, and the ON time of the switching element is delayed according to this delay signal. Delays turning on more times and oscillates switching element
Since the cycle is made longer, the switching frequency can be lowered as the load becomes lighter, and the switching loss can be reduced.
【００４６】また、リンギング検出回路は、トランスに
設けられた補助巻線に誘起されるリンギングからリンギ
ング発生回路で所定の極性のリンギング電圧を発生し、
リンギング発生回路からのリンギング電圧が基準電圧よ
りも低くなった場合に、コンパレータ回路でリンギング
のボトムを表すパルス信号を出力するので、トランスに
発生するリンギングを検出することができる。In the ringing detection circuit, the ringing generation circuit generates a ringing voltage of a predetermined polarity from the ringing induced in the auxiliary winding provided in the transformer,
When the ringing voltage from the ringing generation circuit becomes lower than the reference voltage, the comparator circuit outputs the pulse signal indicating the bottom of the ringing, so that the ringing generated in the transformer can be detected.
【００４７】さらに、パルス発生回路から出力されるパ
ルス信号の基準時間内に、リンギングのボトムを表すパ
ルス信号が幾つあるかを計数するラッチ回路をｎ個直列
に接続してリンギング回数計数回路を構成することで、
リンギングの発生回数が増えても計数することができ
る。Further, a ringing frequency counting circuit is constructed by connecting n latch circuits in series to count the number of pulse signals indicating the bottom of ringing within the reference time of the pulse signal output from the pulse generating circuit. by doing,
It can be counted even if the number of occurrences of ringing increases.
【００４８】また、遅延回路は、リンギング回数計数回
路から生成された計数パルス信号に基づいて、ｎ回目の
リンギングのボトムが現われた直後に遅延信号を生成
し、第ｎ番目の遅延時間の間だけスイッチング素子がオ
ンする時期を遅らせることで、リンギングの発生回数に
より、スイッチング素子がオンする時期をより多く遅ら
せることができる。また、第ｎ番目の遅延時間の方が第
ｎ−１番目の遅延時間よりも大きいので、リンギングの
発生回数が多い程、スイッチング素子がオンする時期を
より多く遅らせることができる。The delay circuit generates a delay signal immediately after the bottom of the nth ringing appears based on the count pulse signal generated by the ringing frequency counting circuit, and only during the nth delay time. By delaying the time when the switching element is turned on, the time when the switching element is turned on can be delayed more depending on the number of times ringing occurs. In addition, since the n-th delay time is longer than the (n-1) th delay time, the more the number of times ringing occurs, the more the switching element is turned on.
【００４９】（第２の実施の形態)図６は、本発明の第
２の実施の形態に係るスイッチング電源装置の構成を示
す図である。なお、本実施の形態では、スイッチング電
源装置の全体構成は、図３に示す構成に対して、１ショ
ットパルス発生回路４９と、リンギング回数記憶回路６
０を付加している。(Second Embodiment) FIG. 6 is a diagram showing a configuration of a switching power supply device according to a second embodiment of the present invention. In addition, in the present embodiment, the entire configuration of the switching power supply device is different from that shown in FIG. 3 in that the one-shot pulse generation circuit 49 and the ringing frequency storage circuit 6 are provided.
0 is added.
【００５０】１ショットパルス発生回路４９は、パルス
発生回路４８から出力されるハイレベルで基準時間を表
すＶ７信号のダウンエッジから遅延時間ｄｅｌａｙ０後
にハイパルス信号からなるＶ１９信号を発生して、ＡＮ
Ｄ回路５６，５７，５８に出力する。The one-shot pulse generating circuit 49 generates a V19 signal composed of a high pulse signal after delay time delay 0 from the down edge of the V7 signal representing the reference time at the high level output from the pulse generating circuit 48, and AN
Output to D circuits 56, 57 and 58.
【００５１】リンギング回数記憶回路６０は、ＬＡＴＣ
Ｈ４３，４４，４５が計数したリンギング回数をそれぞ
れフリップフロップ５０，５１，５２によりビット毎に
順次に記憶しており、前回記憶したリンギング回数をそ
れぞれ独立してリセットするように構成されている。The ringing frequency storage circuit 60 uses the LATC
The ringing numbers counted by the H43, 44, 45 are sequentially stored bit by bit by the flip-flops 50, 51, 52, respectively, and the previously stored ringing numbers are independently reset.
【００５２】すなわち、リンギング回数記憶回路６０に
は、ＬＡＴＣＨ４３から出力されたＶ９信号のハイエッ
ジでセットされるフリップフロップ５０と、ＬＡＴＣＨ
４４から出力されたＶ１１信号のハイエッジでセットさ
れるフリップフロップ５１と、ＬＡＴＣＨ４５から出力
されたＶ１３信号のハイエッジでセットされるフリップ
フロップ５２が設けられている。That is, in the ringing frequency storage circuit 60, the flip-flop 50 set at the high edge of the V9 signal output from the LATCH 43 and the LATCH.
A flip-flop 51 set by the high edge of the V11 signal output from 44 and a flip-flop 52 set by the high edge of the V13 signal output from the LATCH 45 are provided.
【００５３】フリップフロップ５０は、Ｖ９信号がロー
レベル、かつＶ１９信号がハイパルス信号のときにリセ
ットされる。また、フリップフロップ５１は、Ｖ１１信
号がローレベル、かつＶ１９信号がハイパルス信号のと
きにリセットされる。さらに、フリップフロップ５２
は、Ｖ１３信号がローレベル、かつＶ１９信号がハイパ
ルス信号のときにリセットされる。The flip-flop 50 is reset when the V9 signal is low level and the V19 signal is high pulse signal. The flip-flop 51 is reset when the V11 signal is low level and the V19 signal is high pulse signal. In addition, the flip-flop 52
Are reset when the V13 signal is low level and the V19 signal is a high pulse signal.
【００５４】次に、図６に示す制御回路２８の詳細な回
路構成、図７に示す制御回路２８の主要部分のタイミン
グチャートを参照して、スイッチング電源装置の動作に
ついて説明する。なお、図７はリンギングの発生回数を
計数してＶ１４信号として遅延時間ｄｅｌａｙ３を出力
した後に、Ｖ１４信号として遅延時間ｄｅｌａｙ２を出
力する場合である。Next, the operation of the switching power supply device will be described with reference to the detailed circuit configuration of the control circuit 28 shown in FIG. 6 and the timing chart of the main part of the control circuit 28 shown in FIG. Note that FIG. 7 shows a case where the number of times ringing occurs is counted and the delay time delay3 is output as the V14 signal, and then the delay time delay2 is output as the V14 signal.
【００５５】上述したように、リンギング発生回路２０
では、ｔ１〜ｔ６間にスイッチング素子６に印加されて
いるＶ１電圧と同じタイミングで発生されているリンキ
ングを表すＶ２信号がコンパレータ回路３１に出力され
る。As described above, the ringing generation circuit 20
Then, the V2 signal representing the linking generated at the same timing as the V1 voltage applied to the switching element 6 during the period from t1 to t6 is output to the comparator circuit 31.
【００５６】コンパレータ回路３１では、このＶ２信号
と基準電圧Ｖ３とが比較され、Ｖ２信号の方が小さい場
合にローレベルになるＶ４信号をボトムカウンタ回路３
３に出力する。The comparator circuit 31 compares the V2 signal with the reference voltage V3, and if the V2 signal is smaller, the bottom counter circuit 3 outputs the V4 signal which becomes low level.
Output to 3.
【００５７】ボトムカウンタ回路３３では、Ｖ４信号の
ダウンエッジとパルス制御回路３５からのＶ７信号がＡ
ＮＤ回路４１，４２、ＬＡＴＣＨ４３に入力された場
合、Ｖ９〜Ｖ１３信号が得られる。すなわち、ボトムカ
ウンタ回路３３では、上述したようにｔ１〜ｔ６間に発
生するＶ４信号のダウンエッジ数をカウントした結果、
Ｖ９，Ｖ１１，Ｖ１３信号が得られ、遅延回路３４に出
力される。なお、ＬＡＴＣＨ４３，４４，４５では、ｔ
３時にＶ９信号、ｔ４時にＶ１１信号、ｔ５時にＶ１３
信号をハイレベルにすることによりカウントし、このカ
ウント結果がＬＡＴＣＨ４３，４４，４５にラッチされ
る。In the bottom counter circuit 33, the down edge of the V4 signal and the V7 signal from the pulse control circuit 35 are A
When input to the ND circuits 41 and 42 and the LATCH 43, V9 to V13 signals are obtained. That is, the bottom counter circuit 33 counts the number of down edges of the V4 signal generated between t1 and t6 as described above,
The V9, V11, and V13 signals are obtained and output to the delay circuit 34. In the LATCH 43, 44, 45, t
V9 signal at 3 o'clock, V11 signal at t4, V13 at t5
Counting is performed by setting the signal to a high level, and the count result is latched in the LATCHs 43, 44, 45.
【００５８】さらに、ｔ３時にＬＡＴＣＨ４３から出力
されるＶ９信号のハイエッジでフリップフロップ５０が
セットされ、次に、ｔ４時にＬＡＴＣＨ４４から出力さ
れるＶ１１信号のハイエッジでフリップフロップ５１が
セットされ、さらに、ｔ５時にＬＡＴＣＨ４５から出力
されるＶ１３信号のハイエッジでフリップフロップ５２
がセットされる。Further, at time t3, the flip-flop 50 is set at the high edge of the V9 signal output from the LATCH 43, then at time t4, the flip-flop 51 is set at the high edge of the V11 signal output from the LATCH 44, and further at time t5. The flip-flop 52 is output at the high edge of the V13 signal output from the LATCH 45.
Is set.
【００５９】フリップフロップ５０は、ＬＡＴＣＨ４３
から出力されたＶ９信号がローレベル、かつ、１ショッ
トパルス発生回路４９から発生されたＶ１９信号がハイ
パルス信号のときに、ＡＮＤ回路５８からハイパルス信
号がフリップフロップ５０のリセット端子に入力されて
リセットされる。The flip-flop 50 is the LATCH 43.
When the V9 signal output from the AND circuit 58 is a low level and the V19 signal generated from the one-shot pulse generation circuit 49 is a high pulse signal, the AND circuit 58 inputs the high pulse signal to the reset terminal of the flip-flop 50 to reset it. It
【００６０】また、フリップフロップ５１は、ＬＡＴＣ
Ｈ４４から出力されたＶ１１信号がローレベル、かつ、
１ショットパルス発生回路４９から発生されたＶ１９信
号がハイパルス信号のときに、ＡＮＤ回路５７からハイ
パルス信号がフリップフロップ５１のリセット端子に入
力されてリセットされる。Further, the flip-flop 51 is a LATC
The V11 signal output from H44 is low level, and
When the V19 signal generated from the one-shot pulse generation circuit 49 is a high pulse signal, the high pulse signal is input from the AND circuit 57 to the reset terminal of the flip-flop 51 and reset.
【００６１】さらに、フリップフロップ５２は、図７に
示すように、ｔ２４時にＬＡＴＣＨ４５から出力された
Ｖ１３信号がローレベル、かつ、１ショットパルス発生
回路４９から発生されたＶ１９信号がハイパルス信号の
ときに、ＡＮＤ回路５６からハイパルス信号がフリップ
フロップ５２のリセット端子に入力されてリセットされ
る。この結果、ｔ２４時にフリップフロップ５２のＱ出
力端子から出力されていたハイレベルがローレベルに切
り替わる。Further, as shown in FIG. 7, the flip-flop 52, when the V13 signal output from the LATCH 45 at t24 is low level and the V19 signal generated from the one-shot pulse generating circuit 49 is a high pulse signal, as shown in FIG. A high pulse signal is input from the AND circuit 56 to the reset terminal of the flip-flop 52 and reset. As a result, the high level output from the Q output terminal of the flip-flop 52 is switched to the low level at t24.
【００６２】なお、遅延回路３４では、Ｖ９信号がハイ
レベルになったらｔ６から遅延時間ｄｅｌａｙ１の間だ
けスイッチング素子６がＯＮするのを遅らせ、Ｖ１１信
号がハイレベルになったらｔ６から遅延時間ｄｅｌａｙ
２の間だけスイッチング素子６がＯＮするのを遅らせ、
Ｖ１３信号がハイレベルになったらｔ６から遅延時間ｄ
ｅｌａｙ３の間だけスイッチング素子６がＯＮするのを
遅らせる。なお、この時、
ｄｅｌａｙ３＞ｄｅｌａｙ２＞ｄｅｌａｙ１＞ｄｅｌａ
ｙ０
の関係が成り立つようにする。In the delay circuit 34, when the V9 signal becomes high level, the switching element 6 is delayed from turning on for a delay time delay1 from t6, and when the V11 signal becomes high level, the delay time delay from t6.
Delay switching element 6 ON for only 2
When the V13 signal becomes high level, the delay time d from t6
The switching element 6 is delayed from turning on only during the elay3. At this time, delay3>delay2>delay1> dela
Make the relationship of y0 hold.
【００６３】本実施の形態における効果は、計数したリ
ンギング回数をリンギング回数記憶回路に記憶するの
で、前回のリンギング回数と同じ回数の場合に同一タイ
ミングの遅延信号を生成することができ、この遅延信号
に応じてスイッチング素子のオン時期を前回と同じ時間
だけ遅らせることができる。また、前回記憶したリンギ
ング回数よりも今回のリンギング回数の方が少ない場合
に、前回記憶したリンギング回数をリセットすること
で、最新のリンギング回数に応じて遅延信号を生成する
ことができる。The advantage of this embodiment is that the counted ringing number is stored in the ringing number storage circuit, so that the same delayed signal can be generated when the ringing number is the same as the previous ringing number. Accordingly, the ON timing of the switching element can be delayed by the same time as the previous time. Further, when the number of times of ringing this time is smaller than the number of times of ringing stored last time, by resetting the number of times of ringing previously stored, it is possible to generate a delay signal according to the latest number of times of ringing.
【００６４】（変形例）なお、第１および第２の実施の
形態では、スイッチング素子６としてＭＯＳＦＥＴを使
用したが、本発明はこのような場合に限ることなく、ス
イッチング素子６としてバイポーラトランジスタやＩＧ
ＢＴ等も使用することができる。また、トランス１１の
２次巻線１０から出力され整流平滑された出力電圧の誤
差を帰還信号に用いて制御回路２８に帰還させるように
して定電圧制御を行うように構成しているが、本発明は
このような場合に限ることなく、トランス１１の１次側
巻線９からの電圧を用いて制御回路２８に帰還させるよ
うにして定電圧制御を行うように構成してもよい。(Modification) Although the MOSFET is used as the switching element 6 in the first and second embodiments, the present invention is not limited to such a case, and the switching element 6 may be a bipolar transistor or an IG.
BT etc. can also be used. Further, the error of the rectified and smoothed output voltage output from the secondary winding 10 of the transformer 11 is used as a feedback signal to be fed back to the control circuit 28 to perform constant voltage control. The invention is not limited to such a case, and the constant voltage control may be performed by feeding back to the control circuit 28 using the voltage from the primary winding 9 of the transformer 11.
【００６５】さらに、スイッチング素子６のドレインに
発生するリンギングの回数を等価的に３回までカウント
しているが、本発明はこのような場合に限ることなく、
カウント回数は何回でもよい。また、スイッチング素子
６の制御タイミングがＯＮから始まる基準時間内にスイ
ッチング素子６のドレインに発生するリンギングの回数
を等価的にカウントしているが、本発明はこのような場
合に限ることなく、制御タイミングがＯＦＦから始まる
基準時間内にスイッチング素子６のドレインに発生する
リンギングの回数を等価的にカウントしてもよい。Further, the number of times of ringing occurring at the drain of the switching element 6 is equivalently counted up to three times, but the present invention is not limited to such a case,
Any number of times may be counted. Further, the number of times of ringing occurring in the drain of the switching element 6 is equivalently counted within the reference time when the control timing of the switching element 6 starts from ON. However, the present invention is not limited to such a case, and the control is not limited to such a case. The number of times of ringing that occurs in the drain of the switching element 6 may be equivalently counted within the reference time when the timing starts from OFF.
【００６６】[0066]
【発明の効果】請求項１記載の本発明によれば、スイッ
チング素子がオフ期間に、トランスに発生するリンギン
グを検出しておき、この検出されたリンギングからリン
ギング回数を計数して計数パルス信号を生成し、生成さ
れた計数パルス信号に基づいて遅延信号を生成し、この
遅延信号に応じてスイッチング素子のオン時期を遅らせ
ることで、負荷が重負荷から軽負荷になるに従って多く
なるリンギングの発生回数により、スイッチング素子が
オンする時期をより多く遅らせ、スイッチング素子の発
振周期を長くしているので、負荷が軽くなるほどスイッ
チング周波数を下げることができ、スイッチング損失を
低減することができる。According to the first aspect of the present invention, the ringing generated in the transformer is detected during the OFF period of the switching element, and the number of times of ringing is counted from the detected ringing to generate the count pulse signal. By generating a delay signal based on the generated count pulse signal and delaying the on time of the switching element according to this delay signal, the number of times ringing occurs that increases as the load changes from heavy to light Delays the time when the switching element is turned on , and
Since the oscillation cycle is long, the switching frequency can be lowered as the load becomes lighter, and the switching loss can be reduced.
【図１】本発明の第１の実施の形態に係るスイッチング
電源装置の構成を示す図である。FIG. 1 is a diagram showing a configuration of a switching power supply device according to a first embodiment of the present invention.
【図２】スイッチング電源装置の概略的な動作を説明す
るためのタイミングチャート（Ａ），（Ｂ），（Ｃ）で
ある。FIG. 2 is timing charts (A), (B), and (C) for explaining a schematic operation of the switching power supply device.
【図３】本発明の第１の実施の形態に係るスイッチング
電源装置の制御回路の詳細な回路構成を示す図である。FIG. 3 is a diagram showing a detailed circuit configuration of a control circuit of the switching power supply device according to the first embodiment of the present invention.
【図４】本発明の第１の実施の形態に係るスイッチング
電源装置の制御回路の動作を説明するためのタイミング
チャート（その１）である。FIG. 4 is a timing chart (No. 1) for explaining the operation of the control circuit of the switching power supply device according to the first embodiment of the present invention.
【図５】本発明の第１の実施の形態に係るスイッチング
電源装置の制御回路の動作を説明するためのタイミング
チャート（その２）である。FIG. 5 is a timing chart (No. 2) for explaining the operation of the control circuit of the switching power supply device according to the first embodiment of the present invention.
【図６】本発明の第２の実施の形態に係るスイッチング
電源装置の構成を示す図である。FIG. 6 is a diagram showing a configuration of a switching power supply device according to a second embodiment of the present invention.
【図７】本発明の第２の実施の形態に係るスイッチング
電源装置の制御回路の動作を説明するためのタイミング
チャートである。FIG. 7 is a timing chart for explaining the operation of the control circuit of the switching power supply device according to the second embodiment of the present invention.
【図８】従来のスイッチング電源装置の構成を示す図で
ある。FIG. 8 is a diagram showing a configuration of a conventional switching power supply device.
【図９】従来のスイッチング電源装置の動作を説明する
ためのタイミングチャートである。FIG. 9 is a timing chart for explaining the operation of the conventional switching power supply device.
３ 整流平滑回路 ６ スイッチング素子 １１ トランス １２ 整流平滑回路 １８ 出力直流電圧検出回路 ２０ リンギング発生回路 ２５ 出力平滑回路 ２８ 制御回路 ３１ コンパレータ回路 ３２ ＯＮ期間制御回路 ３３ ボトムカウンタ回路 ３４ 遅延回路 ３５ パルス制御回路 ３６ ドライブ回路 ４９ １ショットパルス発生回路 ６０ リンギング回数記憶回路 3 Rectification smoothing circuit 6 switching elements 11 transformers 12 Rectification smoothing circuit 18 Output DC voltage detection circuit 20 Ringing generation circuit 25 Output smoothing circuit 28 Control circuit 31 Comparator circuit 32 ON period control circuit 33 Bottom counter circuit 34 Delay circuit 35 pulse control circuit 36 Drive circuit 49 1-shot pulse generation circuit 60 Ringing frequency storage circuit
Claims (8)
線に直列に接続したスイッチング素子と、 前記トランスの２次巻線に誘起された交流電圧を整流平
滑する整流平滑回路と、 整流平滑した出力電圧を検出して前記トランスの１次側
に電圧検出信号を出力する出力電圧検出回路と、 該出力電圧検出回路からの電圧検出信号により出力電圧
を安定化させるように、連続して発振する前記スイッチ
ング素子のオン期間を制御する制御回路とを備えたスイ
ッチング電源装置において、 前記スイッチング素子がオフ期間に、前記トランスに発
生するリンギングを検出するリンギング検出回路を備
え、 前記制御回路は、 前記リンギング検出回路により検出されたリンギングか
らリンギング回数を計数して計数パルス信号を生成する
リンギング回数計数回路と、 前記リンギング回数計数回路から生成された計数パルス
信号に基づいて遅延信号を生成する遅延回路とを有し、 前記遅延回路からの遅延信号に応じて前記スイッチング
素子のオン時期を遅らせ、前記スイッチング素子の発振
周期を長くすることを特徴とするスイッチング電源装
置。1. A switching element connected in series to a primary winding of a transformer connected to a DC power source, a rectifying and smoothing circuit for rectifying and smoothing an AC voltage induced in a secondary winding of the transformer, and a rectifying and smoothing circuit. Output voltage detection circuit that detects the output voltage detected and outputs a voltage detection signal to the primary side of the transformer, and continuously oscillates so that the output voltage is stabilized by the voltage detection signal from the output voltage detection circuit. In a switching power supply device including a control circuit that controls the ON period of the switching element, the switching element includes a ringing detection circuit that detects ringing that occurs in the transformer during the OFF period, and the control circuit includes: A ringing counter that counts the number of ringings from the ringing detected by the ringing detection circuit and generates a count pulse signal. A number circuit, and a delay circuit that generates a delay signal based on the count pulse signal generated from the ringing frequency counter circuit, delays the ON timing of the switching element according to the delay signal from the delay circuit , Oscillation of the switching element
Switching power supply device according to claim longer be Rukoto period.
ングから所定の極性のリンギング電圧を発生するリンギ
ング発生回路と、 前記リンギング発生回路からのリンギング電圧が基準電
圧よりも低くなった場合に、リンギングのボトムを表す
パルス信号を出力する比較回路とを有することを特徴と
する請求項１に記載のスイッチング電源装置。2. The ringing detection circuit includes a ringing generation circuit that generates a ringing voltage of a predetermined polarity from ringing induced in an auxiliary winding provided in the transformer, and a ringing voltage from the ringing generation circuit is a reference. The switching power supply device according to claim 1, further comprising a comparison circuit that outputs a pulse signal indicating a bottom of ringing when the voltage becomes lower than the voltage.
発生するパルス発生回路を有し、 前記リンギング回数計数回路は、 前記パルス発生回路から出力されるパルス信号の基準時
間内に、前記リンギングのボトムを表すパルス信号が幾
つあるかを計数するラッチ回路をｎ個直列に接続してな
ることを特徴とする請求項１に記載のスイッチング電源
装置。3. The control circuit includes a pulse generation circuit that oscillates at a fixed oscillation frequency to generate a pulse signal for a reference time, and the ringing frequency counting circuit outputs a pulse signal output from the pulse generation circuit. 2. The switching power supply device according to claim 1, wherein n latch circuits that count the number of pulse signals that represent the bottom of the ringing are connected in series within the reference time of.
信号に基づいて、ｎ回目のリンギングのボトムが現われ
た直後に遅延信号を生成し、第ｎ番目の遅延時間の間だ
けスイッチング素子がオンする時期を遅らせることを特
徴とする請求項１に記載のスイッチング電源装置。4. The delay circuit generates a delay signal based on the count pulse signal generated by the ringing frequency counting circuit immediately after the bottom of the n-th ringing appears, and the delay signal of the n-th delay time 2. The switching power supply device according to claim 1, wherein the time when the switching element is turned on is delayed only during the period.
番目の遅延時間よりも大きいことを特徴とする請求項４
に記載のスイッチング電源装置。5. The nth delay time is the n−1th delay time.
The delay time is larger than the second delay time.
The switching power supply device according to.
を検出することを特徴とする請求項１記載のスイッチン
グ電源装置。6. The switching power supply device according to claim 1, wherein the ringing detection circuit detects a ringing bottom when the voltage is lower than a predetermined reference voltage.
回路を有することを特徴とする請求項１記載のスイッチ
ング電源装置。7. The switching power supply device according to claim 1, wherein the ringing frequency counting circuit includes a ringing frequency storage circuit that stores the counted ringing frequency.
数の方が少ない場合に、前回記憶したリンギング回数を
リセットすることを特徴とする請求項１または７記載の
スイッチング電源装置。8. The ringing frequency storage circuit resets the previously stored ringing frequency when the current ringing frequency is smaller than the previously stored ringing frequency. Switching power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001378440A JP3480462B2 (en) | 2001-12-12 | 2001-12-12 | Switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001378440A JP3480462B2 (en) | 2001-12-12 | 2001-12-12 | Switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003189619A JP2003189619A (en) | 2003-07-04 |
| JP3480462B2 true JP3480462B2 (en) | 2003-12-22 |
Family
ID=27590874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001378440A Expired - Lifetime JP3480462B2 (en) | 2001-12-12 | 2001-12-12 | Switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3480462B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7511929B2 (en) | 2005-11-28 | 2009-03-31 | Panasonic Corporation | Switching power supply and semiconductor device used therefor |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4654814B2 (en) * | 2005-07-25 | 2011-03-23 | トヨタ自動車株式会社 | DC-DC converter circuit |
| JP5541044B2 (en) * | 2010-09-28 | 2014-07-09 | サンケン電気株式会社 | Gate drive circuit and switching power supply device |
| JP5601158B2 (en) * | 2010-11-02 | 2014-10-08 | 富士電機株式会社 | Semiconductor control device for switching power supply device and switching power supply device using the same |
| JP5579594B2 (en) * | 2010-12-28 | 2014-08-27 | 新電元工業株式会社 | Control circuit |
| JP6037207B2 (en) * | 2012-07-13 | 2016-12-07 | 富士電機株式会社 | Control circuit for quasi-resonant switching power supply |
| JP6305151B2 (en) * | 2014-03-27 | 2018-04-04 | キヤノン株式会社 | Power supply device and image forming apparatus |
| CN110994997A (en) * | 2018-10-02 | 2020-04-10 | 富士电机株式会社 | Control device for switching power supply device |
-
2001
- 2001-12-12 JP JP2001378440A patent/JP3480462B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7511929B2 (en) | 2005-11-28 | 2009-03-31 | Panasonic Corporation | Switching power supply and semiconductor device used therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003189619A (en) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8665614B2 (en) | Control method and device for switching power supplies having more than one control mode | |
| KR100593410B1 (en) | Switching power supply | |
| US7426120B2 (en) | Switching control circuit having a valley voltage detector to achieve soft switching for a resonant power converter | |
| TWI499191B (en) | Active clamp circuits | |
| US6784646B2 (en) | Method and apparatus for reducing audio noise in a switching regulator | |
| US7660136B2 (en) | Method and apparatus for synchronous rectifying of soft switching power converters | |
| US9444357B1 (en) | Active reduced voltage switching using secondary switch | |
| JP5641140B2 (en) | Switching power supply control circuit and switching power supply | |
| JP3116338B2 (en) | Switching power supply | |
| KR101274213B1 (en) | Switching mode power supply and the driving method thereof | |
| JP5278224B2 (en) | Switching power supply device and switching power supply control circuit | |
| CN110311567B (en) | Control switch resonant converter | |
| JP2012100451A (en) | Semiconductor controller for switching power supply and switching power supply using the same | |
| US6542387B2 (en) | Switching power supply device | |
| TW201208259A (en) | Regulator and synchronized pulse generator thereof | |
| CN111010035B (en) | Semiconductor device for switching power supply and AC-DC converter | |
| TW201406023A (en) | Digital power control circuit for power converter and control circuit for power converter | |
| JP2006254590A (en) | Artificial resonance system switching power supply and artificial resonance system switching power circuit using the same | |
| JP3480462B2 (en) | Switching power supply | |
| JP2004153948A (en) | Switching power supplying arrangement | |
| CN117277748A (en) | Control device for selecting, switching and locking conduction trough of flyback switching power supply | |
| JP2002136125A (en) | Flyback switching power source | |
| JPH08130871A (en) | Dc-dc converter | |
| JP3412155B2 (en) | Switching power supply | |
| JP2003189607A (en) | Switching power supply unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3480462 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |