JP3474240B2 - アクティブマトリックス型液晶表示パネル - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、三角形配列の画素を有
するアクティブマトリックス型液晶表示パネルに関し、
特に、冗長性マトリックス状の素子を有するカラー液晶
表示パネルに関するものである。

【０００２】

【従来の技術】種々な形態のカラー表示パネルのうち、
薄膜トランジスタがスイッチング素子として用いられる
アクティブマトリックス型カラー表示パネルは最高の画
質を提供する。

【０００３】アクティブマトリックスは、透明絶縁基板
上に、ラインとカラムがマトリックス状に配列された複
数の画素を備えている。

【０００４】ここで、各画素は、少なくとも１つの表示
電極と少なくとも１つのスイッチングトランジスタとを
備える。

【０００５】なお、マトリックスは、画素のライン間に
配置される複数のアドレスバスと、そのアドレスバスと
直交するように交差するカラム間に配置される複数のデ
ータバスとを備える。表示電極は、１つのスイッチング
トランジスタを通じてデータ線とアドレス線とに接続さ
れる。

【０００６】アドレス信号は、アドレスバスを介して薄
膜トランジスタ（ＴＦＴ）からなるスイッチングトラン
ジスタに印加され、ビデオ信号はアドレス信号によりオ
ンになったＴＦＴを通じて選択された表示電極に印加さ
れるように、データバスに供給される。

【０００７】カラー表示において、１つのカラー画素ユ
ニットは主要カラー成分を伝送するための少なくとも３
つの画素を備える。これにより、黒白表示に比べ、セル
の要求される画素数は黒白の３倍になる。カラー画像の
質は、カラー画素の相互配列に大きく左右される。

【０００８】図１は、通常のアクティブマトリックス型
カラー液晶表示パネルの回路図である。図１において、
カラー液晶表示パネルは、アレイ１００がロウ（行）及
びカラム（列）の各方向にマトリックス状に多数配列さ
れて構成されている。各アレイ１００のマトリックス
は、複数のデータバス１と複数のアドレスバス２とを備
える。各画素３１は、データバス１の両側にそれぞれ形
成された２つの表示電極３，４と、この表示電極３，４
にそれぞれ接続された２つのスイッチングトランジスタ
５，６とを有する。ビデオ信号は、データバス１とスイ
ッチングトランジスタ５，６を通じて各表示電極３，４
に供給される。

【０００９】スイッチングトランジスタ５，６のソース
は、対応する１つの表示電極３，４に接続され、ドレイ
ンは、表示電極３，４の間を通る共通のデータバス１に
接続され、ゲートは、対応するアドレスバス２に接続さ
れる。表示電極３，４は、アドレスバス２の両側に配置
される。任意のデータバス１に接続される１対の表示電
極３，４は、アドレスバス２の一方に配置されるが、他
のデータバス１に接続される１対の他の表示電極は、画
素ラインを形成するアドレスバス２の他方に配置され
る。

【００１０】Ｒ，Ｇ，Ｂと名付けられた表示電極３，４
は、それぞれ赤、緑及び青のフィルタにより覆われて画
素３１を形成する。アドレスバス２に平行に配置された
画素ライン３２において、そのフィルタの配列は、赤
（Ｒ），緑（Ｇ），青（Ｂ）の順に繰り返される。その
フィルタの配置は、隣接する２つの画素ラインのうち、
１ラインでは２対の表示電極３，４で形成され、他のラ
インでは１対の表示電極で形成される三角形配列の画素
を形成するために、カラーフィルタの繰り返しサイクル
の１／２のピッチだけ表示電極３，４の２つの隣接する
データバス１の間においてシフトされる。上記のような
画素の配列は、高画質の画像を提供することになる。

【００１１】

【発明が解決しようとする課題】しかし、このようなア
レイ設計は、複数のアドレスバス２又はデータバス１の
一方が欠陥により開路されると、その欠陥のあるバスに
接続されているすべての画素の動作能が低下し、画像品
質を低下させるという重大な欠陥を持っている。

【００１２】アドレスバス２での少数の開路では画像劣
化を起こさない三角形配列の画素を有する高画像のアク
ティブマトリックス型液晶表示パネルが知られている。

【００１３】図２のパネルもカラム及びロウ方向にアレ
イ１００がマトリックス状に配列され、各アレイ１００
は複数のデータバス１、このデータバス１に直交するよ
うに交差する複数のアドレスバス２、及び２つの表示電
極３，４を備えた複数の画素３１を含む。各画素３１の
表示電極３，４は、それぞれ２つのスイッチングトラン
ジスタ５，７ないし６，８を通じて当該画素の表示電極
３，４の間を通る１つのデータバス１と２つの隣接する
アドレスバス２にそれぞれ接続される。

【００１４】このパネルは複数の赤（Ｒ）フィルタ、緑
（Ｇ）フィルタ及び青（Ｂ）フィルタを備え、各カラー
フィルタは、２つの表示電極をカバーし、所定のカラー
成分を伝送する。表示電極３，４と組み合わされたカラ
ーフィルタは、図２にハッチングで示されているよう
に、画素の三角形配列を形成するように配置される。

【００１５】以上により、そのカラー液晶パネルは異な
る画素の三角形配列を持つので、高画質の画像が得られ
る。１つの画素が２つのスイッチングトランジスタ５，
７；６，８を通じて１つのデータバス１からビデオ信号
を得ると共に、その２つのスイッチングトランジスタの
ゲートは隣接する２つの他のアドレス線２に接続され
る。従って、仮に一方のアドレス線が開路されると、そ
のビデオ信号は、他方のアドレスバスに接続されたスイ
ッチングトランジスタを通じて表示電極に供給される。
それ故、その場合、アドレスバスでの少数の開路発生で
は、画面上に大きなライン欠陥を招来することはない。

【００１６】しかし、このようなカラー液晶表示パネル
の設計において、任意のデータバスでの開路は、バスの
欠陥部分に接続されたすべての画素の動作性能の低下を
もたらし、画質を低下させるのみならず、画素カラムの
多くの部分に欠陥が生ずると、パネル全体の損傷、すな
わち生産性の低下を来たすという不都合があった。

【００１７】本発明の目的は、生産性を向上させ、より
高画質の画像が得られる三角形配列の画素を有するアク
ティブマトリックス型カラー液晶表示パネルを提供する
ことにある。

【００１８】

【課題を解決するための手段】上記目的を達成するため
に本発明によれば、透明絶縁基板と、透明絶縁基板上に
互いに平行に形成された複数のアドレスバスと、アドレ
スバスに直交するように交差して透明絶縁基板上に形成
された複数のデータバスと、それぞれ２つのビデオ信号
印加用表示電極及び４つの画素駆動用スイッチングトラ
ンジスタを有し、アドレスバスに平行に配列されて複数
の画素ラインを形成し、透明絶縁基板上に形成された複
数の画素の表示電極の上部にアドレスバスと同一方向に
複数のフィルタ要素が周期的に配列されて三角形配列の
画素を形成するための複数のフィルタと、画素の表示電
極とフィルタとの間に充填された液晶と、４つのスイッ
チングトランジスタのうちの２つのスイッチングトラン
ジスタを介して表示電極に接続されている隣接するデー
タバスに欠陥が生じたとき、表示電極に、他の２つのス
イッチングトランジスタを介して隣接していないデータ
バスからビデオ信号を送るための第１接続線と、４つの
スイッチングトランジスタのうちの２つのスイッチング
トランジスタを介して表示電極に接続されている隣接す
るアドレスバスに欠陥が生じたとき、表示電極に、他の
２つのスイッチングトランジスタを介して隣接していな
いアドレスバスからアドレス信号を送るための第２接続
線と、を備えたアクティブマトリックス液晶表示パネル
が提供される。

【００１９】

【作用】本発明の明らかな特徴は、表示電極に接続され
ている隣接するデータバスに欠陥が生じたとき、表示電
極に、第３及び第４スイッチングトランジスタを介して
隣接していないデータバスから第１接続線を介してビデ
オ信号を送り、また、表示電極に接続されている隣接す
るアドレスバスに欠陥が生じたとき、表示電極に、第３
及び第４スイッチングトランジスタを介して隣接してい
ないアドレスバスからアドレス信号を送ることにある。

【００２０】従って、従来技術の特徴に結合されたこの
明らかな特徴を用いることにより、アドレスバスのみな
らず、データバスが開路欠陥を有する場合でもライン欠
陥を生じないので、三角形配列の画素を持ち、改善され
た画質と製造プロセスにおいて生産性を向上させること
の可能なアクティブマトリックス型カラー液晶パネルを
提供することができる。

【００２１】先に説明したように、従来技術において
は、任意のデータバス内での開路の出現は、欠陥バスに
接続された画素の動作低下と画像品質の低下を招来させ
る。

【００２２】それに対して、本発明のパネル構造では、
各画素が２つの表示電極と４つのスイッチングトランジ
スタとを備え、しかも各画素は２つのアドレスバスのみ
ならず、２つのデータバスにも接続される。

【００２３】その結果、ビデオ信号は第２データバスを
介して画素に印加されるので、１つのデータバス内で開
路が出現しても、そのバスの欠陥部分に接続された画素
の動作性の低下を招来することがない。

【００２４】本発明によれば、各画素の動作失敗は、そ
の画素が接続された２つのバス内で開路が同時に発生さ
れる場合のみに出現し得るが、２つのバス内で開路が同
時に出現する可能性はかなり少ないので、本発明の上記
目的を良好に達成することができる。

【００２５】

【実施例】以下、本発明の実施例を図面によってより詳
細に説明する。

【００２６】図３は、本発明の第１実施例による液晶パ
ネルの一部を示す平面図である。図３に示されているの
は、ガラス材料からなる透明絶縁基板１２（図５参照）
上に形成されたＴＦＴ（薄膜トランジスタ）アクティブ
マトリックスアレイ１００であり、液晶表示パネルは、
このようなアレイがカラム（列）及びロウ（行）方向に
マトリックス状に配列されたものである。

【００２７】このマトリックスアレイ１００は、複数の
データバス１と複数の画素とを備えている。各画素は、
２つの表示電極３，４と、これに組み合わされる４つの
スイッチングトランジスタ５〜８とからなっている。

【００２８】各画素の表示電極３，４は、一対のアドレ
スバス２の間に配置され、スイッチングトランジスタ
５，６を介して一方のアドレスバスに接続され、スイッ
チングトランジスタ７，８を介して他方のアドレスバス
に接続される。同一画素ライン３２上に並ぶ同一画素３
１内の２個の表示電極３，４の一方のアドレスバス側
は、スイッチングトランジスタ５，６を介して直近のア
ドレスバス２に接続されると共に、両表示電極３，４の
間を通るデータバス１に接続される。表示電極３，４の
他方のアドレスバス側は、スイッチングトランジスタ
７，８及び第１接続線９を介して、当該画素ラインの次
の２つの続く画素ラインの間に配置されているアドレス
バス２に接続されるとともに、スイッチングトランジス
タ７，８及び第２接続線１０を介して、当該画素と同一
ラインの次の画素の間に配置されているデータバス１に
接続される。

【００２９】最後の画素ラインにあるすべての画素のス
イッチングトランジスタ７，８のゲートは、第１接続線
９を介して次のアレイ１００の最初のアドレスバス２′
に接続され、画素ラインの最後にある不完全な画素のス
イッチングトランジスタ８のドレインは、その次のアレ
イ１００の最初のデータバス１′に接続される。

【００３０】図３において、表示電極３，４上のカラー
フィルタ要素の配列は、符号Ｒ，Ｇ，Ｂによって示され
ている。

【００３１】図３に示されている液晶パネルの動作は次
の通りである。

【００３２】マトリックス走査の１周期の間に、ビデオ
信号は各画素の任意の１対の表示電極３，４に２回供給
される。２つのビデオ信号のうち、第１ビデオ信号は、
スイッチングトランジスタ５，６を介して印加され、第
２ビデオ信号はトランジスタ７，８を介して印加され
る。第２ビデオ信号は１つの画素ライン３２をアドレシ
ングするのに必要な時間だけ第１ビデオ信号に対して遅
れ方向にシフトされており、またマトリックスの各画素
３１は最後的に第２ビデオ信号により駆動される。

【００３３】１対の表示電極３，４がスイッチングトラ
ンジスタ７，８を介して接続されるデータバス１又はア
ドレスバス２において開路故障が発生した場合には、第
１ビデオ信号のみがスイッチングトランジスタ５，６を
通じて表示電極３，４に供給される。他方、スイッチン
グトランジスタ５，６が接続されるデータバス１又はア
ドレスバス２において開路故障が発生した場合には、第
２ビデオ信号のみがこれらの表示電極３，４に供給され
ることになる。従って、データバス１又はアドレスバス
２における開路の発生は、それらの欠陥バスの接続され
た画素３１の表示に欠陥を招来することはない。

【００３４】本発明による液晶カラーパネルのＴＦＴマ
トリックスの任意の選択部分のレイアウトが図４に示さ
れている。

【００３５】図４には、データバス１、アドレスバス
２、表示電極３，４、スイッチングトランジスタ５，
６、スイッチングトランジスタ７，８、スイッチングト
ランジスタ５，６のゲート１１をアドレスバス２に接続
させるための第１接続線９、及びスイッチングトランジ
スタ７，８のドレインをアドレスバス２に接続させるた
めの接続線１０が示されている。

【００３６】図４のＡ−Ａ線に沿った液晶カラーパネル
の断面が図５に示されている。図５に示す構造は、以下
の方法で製作される。

【００３７】ガラスからなる透明絶縁基板１２上にクロ
ム膜を蒸着した後、このクロム膜をフォトリソグラフィ
法でパターニングし、アドレスバス２（図示されていな
い）及びスイッチングトランジスタ７，８のゲート１１
を形成する。次に、ゲート誘電体として用いられるシリ
コン窒化膜１３を蒸着する。このシリコン窒化膜１３上
にアモルファスシリコン膜を蒸着し、フォトリソグラフ
ィ法でアモルファスシリコン膜をパターニングしてスイ
ッチングトランジスタの半導体領域１４を形成する。次
に、透明なインジウム酸化膜を蒸着した後、フォトリソ
グラフィ法でパターニングして表示電極３，４を形成
し、モリブデンシリサイドフィルム１５及びクロム膜１
６を連続して蒸着し、フォトリソグラフィ法でパターニ
ングしてスイッチングトランジスタのソース及びドレイ
ン電極と接続線（図５に示されていない）を形成する。

【００３８】続いて、保護誘電体として用いられるシリ
コン窒化膜１７を蒸着し、フォトリソグラフィ法でパタ
ーニングしてスイッチングトランジスタ、アドレスバ
ス、スイッチングトランジスタ５，６のドレイン電極及
び接続線１０に対するコンタクトウィンドウを形成す
る。

【００３９】次にアルミニウム膜を蒸着し、フォトリソ
グラフィ法でパターニングしてデータバス１及び第１接
続線９（図５に示されていない）を形成する。次に液晶
のオリエンテーション層としての役割を果たすように全
面にポリイミド層１８が蒸着される。

【００４０】他方、図では上下反転されているが、透明
絶縁基板２０上にフィルタ１９が形成される。このフィ
ルタ１９は液晶セルの共通電極としての役割を果たすイ
ンジウム酸化膜からなる透明導電膜により覆われ、透明
共通電極２１が構成されている。この透明共通電極２１
上にポリイミド層２２が蒸着される。このポリイミド層
２２は液晶のオリエンテーション層としての役割を果た
す。

【００４１】アクティブマトリックス型カラー液晶表示
パネルの最後製造プロセスにおいて、ＴＦＴマトリック
ス側のポリイミド層１８とフィルタ１９側のポリイミド
層２２との間に液晶２３が充填される。

【００４２】本発明の上述した第１実施例において、図
３におけるスイッチングトランジスタ７，８のドレイン
は、当該画素とこの画素と同一画素ラインの次の画素と
の間に配置されたデータバスに接続される。しかし、図
示してはいないが、これらのトランジスタのドレイン
は、上述したデータバスに接続することなく、上記画素
と同一画素ラインの前の画素との間に配置されたデータ
バスに接続することもできる。

【００４３】図６は、本発明の第２実施例によるアクテ
ィブマトリックス型液晶表示パネルの部分平面図であ
る。第１実施例の場合は、同一画素３１内の２つの表示
電極３，４の間をデータバス１が通るものであったが、
第２実施例の場合それとは異なり、２つの表示電極毎に
１本のデータバス１が通る構造を有する。なお第１実施
例においては、フィルタ１９の配列が２画素ライン（I
〜II）毎に繰り返されるが、第２実施例においては、そ
れは４画素ライン（I〜IV）毎に反復的に繰り返され
る。

【００４４】第２実施例においては、第１画素ラインI
では各画素３１の第１及び第３スイッチングトランジス
タ５，６のドレインは、当該画素とこの画素と同一ライ
ンの前の画素との間を通るデータバス１に接続され、第
２及び第４スイッチングトランジスタ７，８のドレイン
は、当該画素とこの画素と同一画素ラインの次の画素と
の間を通るデータバス１に接続される。

【００４５】第２画素ラインIIでは、各画素の第１及び
第３スイッチングトランジスタ５，６のドレインは、接
続線１０を介して、当該画素と同一画素ラインの前の画
素の表示電極３，４の間を通るデータバス１に接続さ
れ、第２及び第４スイッチングトランジスタ７，８のド
レインは、当該画素の表示電極３，４の間を通るデータ
バス１に接続される。

【００４６】第３画素ラインIII では、第１画素ライン
Iとは反対に、第１及び第３スイッチングトランジスタ
５，６のドレインは、当該画素とこの画素と同一画素ラ
インの次の画素との間を通るデータバス１に接続され、
第２及び第４スイッチングトランジスタ７，８のドレイ
ンは、当該画素とこの画素と同一画素ラインの前の画素
との間を通るデータバス１に接続される。

【００４７】第４画素ラインIVでは、第１画素ラインI
とは反対に、第１及び第３スイッチングトランジスタ
５，６のドレインは、当該画素と同一画素ラインの表示
電極３，４の間を通るデータバス１に接続され、第２及
び第４スイッチングトランジスタ７，８のドレインは、
接続線１０を介して、当該画素とこの画素と同一画素ラ
インの前の画素の表示電極３，４の間を通るデータバス
１に接続される。

【００４８】各画素の第１及び第３スイッチングトラン
ジスタ５，６のゲートは、当該画素が配列された画素ラ
インと前の画素ラインとを通るデータバスに接続され、
第２及び第４スイッチングトランジスタ７，８のゲート
は、第１接続線９を介して、当該画素ラインの次の２つ
の続く画素の間を通るアドレスバスに接続され、最後の
画素ラインの第２及び第４スイッチングトランジスタ
７，８のゲートは、第１接続線９を介して、次のアレイ
の最初のアドレスバス２′に接続され、第２画素ライン
II及び第３画素ラインIII において、最初のスイッチン
グトランジスタ７は、前のアレイの最後のデータバス
１′に接続される。

【００４９】図７は、図６に基づいて設計されたアクテ
ィブマトリックス型液晶表示パネルのレイアウトを示す
ものである。図４の実施例においてはデータバス１が各
表示電極毎に通っているが、図７の実施例においてはそ
れとは異なり、２つの隣接する表示電極毎にデータバス
１が通り、データバス１が通らない表示電極３、４の間
は、第１接続線９が通る。

【００５０】図８は、本発明の第３実施例によるアクテ
ィブマトリックス型液晶表示パネルの部分平面図であ
る。第３実施例は、第２実施例とほぼ類似の構造を有す
るが、アレイ１００のフィルタ１９（Ｒ，Ｇ，Ｂ）の配
列のみが異なるものである。

【００５１】図９は、本発明の第４実施例によるアクテ
ィブマトリックス型液晶表示パネルの部分平面図であ
る。第４実施例においては、データバス１が第２実施例
と同様に２つの画素電極毎に通り、カラーフィルタの配
列は第１実施例と同様に配列されている。

【００５２】図９において、第１画素ラインIでは各画
素３１の第１及び第３スイッチングトランジスタ５，６
のドレインは、接続線１０を介して、当該画素とこの画
素と同一ラインの前の画素との間を通るデータバス１に
接続され、第２及び第４スイッチングトランジスタ７，
８のドレインは、接続線１０を介して、当該画素とこの
画素と同一ラインの前の画素との間を通るデータバス１
に接続される。

【００５３】第２ラインIIでは、各画素３１の第１〜第
４スイッチングトランジスタ５〜８のドレインは、当該
画素の表示電極３，４の間を通るデータバス１に接続さ
れ、各画素の第２及び第４スイッチングトランジスタ
７，８のゲートは、接続線９を介して、当該画素ライン
と次の２つの続く画素ラインの間を通るアドレスバス２
に接続され、第２及び第４スイッチングトランジスタ
７，８のゲートは、次のアレイの最初のアドレスバス
２′に接続され、第２画素ラインIIの最後のトランジス
タ８は、当該アレイの最後のデータバスに接続される。

【００５４】このように、第２ないし第４実施例におい
ては、２つの表示電極３，４毎にデータバス１が通る構
造をしており、この構造により開口率を増加させること
ができ、かつ第１実施例と同様にアドレスバス及びデー
タバスの冗長性を得ることができる。

【００５５】図１０は、第４実施例に基づいて設計され
た液晶表示パネルの部分レイアウト図であり、図１１及
び図１２は、図１０のＡ−Ａ′及びＣ−Ｃ線に沿った断
面図をそれぞれ示すものである。

【００５６】なお、本発明の実施例において、第１接続
線９及び第２接続線１０は、アクティブマトリックスの
製作の際、集積化することができるので、付加的な工数
を必要とすることはない。もし、他の技術工程が要求さ
れる場合には、スイッチングトランジスタ７，８は、レ
ーザを用いて接続線９，１０を焼付けることにより、ア
ドレスバス及びデータバスから分離させることができ
る。

【００５７】

【発明の効果】本発明によれば、表示電極を２つのデー
タバスに接続することにより、データバスで開路が発生
した場合でも、画面上の画素ライン欠陥を除去すること
ができ、開口率を向上させ、これにより、画質を向上さ
せ、量産性に優れた液晶カラー表示パネルを製造するこ
とができる。

【図面の簡単な説明】

【図１】従来の三角形配列の画素を有するアクティブマ
トリックス型液晶表示パネルの部分平面図である。

【図２】従来の三角形配列の画素を有し、画素が２つの
アドレスバスに接続されるアクティブマトリックス型液
晶表示パネルの部分平面図である。

【図３】本発明の第１実施例による三角形配列の画素を
有するアクティブマトリックス型液晶表示パネルの部分
平面図である。

【図４】本発明により設計されたＴＦＴカラー液晶表示
パネルの部分レイアウト図である。

【図５】図４のＡ−Ａ′線に沿った断面図である。

【図６】本発明の第２実施例による三角形配列の画素を
有するアクティブマトリックス型液晶表示パネルの部分
平面図である。

【図７】図６により設計されたＴＦＴカラー液晶表示パ
ネルの部分レイアウト図である。

【図８】本発明の第３実施例による三角形配列の画素を
有するアクティブマトリックス型液晶表示パネルの部分
平面図である。

【図９】本発明の第４実施例による三角形配列の画素を
有するアクティブマトリックス型液晶表示パネルの部分
平面図である。

【図１０】図９により設計されたＴＦＴカラー液晶表示
パネルの部分レイアウト図である。

【図１１】図１０のＡ−Ａ′線に沿った断面図である。

【図１２】図１０のＣ−Ｃ線に沿った断面図である。

【符号の説明】

１，１′ データバス ２，２′ アドレスバス ３，４ 表示電極 ５〜８ スイッチングトランジスタ ９，１０ 接続線 １１ ゲート １２，２０ 透明絶縁基板 １３，１７ シリコン窒化膜 １４ 半導体領域 １５ モリブデンシリサイド膜 １６ クロム膜 １８，２２ ポリイミド層 １９ フィルタ ２１ 透明導電膜 ２３ 液晶 ３１ 画素

フロントページの続き (72)発明者 ボリス、ピー、チェルノロトフ ロシア共和国モスクワ、ビルディング、 302エー、アパートメント、105 (56)参考文献 特開 平２−110433（ＪＰ，Ａ) 特開 昭64−37585（ＪＰ，Ａ) 特開 平６−294972（ＪＰ，Ａ) 特開 昭61−267782（ＪＰ，Ａ) 特開 昭61−20091（ＪＰ，Ａ) 特開 平４−110891（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/36 G02F 1/133 G02F 1/136

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】透明絶縁基板（１２）と、 上記透明絶縁基板（１２）上に互いに平行に形成された
   複数のアドレスバス（２）と、 上記アドレスバス（２）に直交するように交差して上記
   透明絶縁基板（１２）上に形成された複数のデータバス
   （１）と、 それぞれ２つのビデオ信号印加用表示電極（３，４）及
   び４つの画素駆動用スイッチングトランジスタ（５〜
   ８）を有し、上記アドレスバス（２）に平行に配列され
   て複数の画素ライン（３２）を形成し、上記透明絶縁基
   板（１２）上に形成された複数の画素（３１）の表示電
   極（３，４）の上部に上記アドレスバス（２）と同一方
   向に複数のフィルタ要素が周期的に配列されて三角形配
   列の画素を形成するための複数のフィルタ（１９）と、 上記画素（３１）の表示電極（３，４）と上記フィルタ
   （１９）との間に充填された液晶（２３）と、 上記４つのスイッチングトランジスタ（５〜８）のうち
   の第１及び第２スイッチングトランジスタ（５，６）を
   介して上記表示電極（３，４）の間を通るデータバスに
   欠陥が生じたとき、上記表示電極（３，４）に、第３及
   び第４スイッチングトランジスタ（７，８）を介して上
   記表示電極（３，４）に隣接するデータバスからビデオ
   信号を送るための第１接続線（９）と、 上記第１及び第２スイッチングトランジスタ（５，６）
   を介して、上記表示電極（３，４）に接続されている隣
   接するアドレスバスに欠陥が生じたとき、上記表示電極
   （３，４）に、上記第３及び第４スイッチングトランジ
   スタ（７，８）を介して、上記表示電極（３，４）に隣
   接していないアドレスバスからアドレス信号を送るため
   の第２接続線（１０）と、 を備えたアクティブマトリックス型液晶表示パネル。
2. 【請求項２】透明絶縁基板（１２）と、 上記透明絶縁基板（１２）上に互いに平行に形成された
   複数のアドレスバス（２）と、 上記アドレスバス（２）に直交するように交差して上記
   透明絶縁基板（１２）上に形成された複数のデータバス
   （１）と、 上記透明絶縁基板（１２）上に形成された複数の画素
   （３１）及び種々のカラー成分を有する複数のフィルタ
   要素を有し、上記複数の画素（３１）のそれぞれは第１
   及び第２表示電極（３，４）及び第１〜第４スイッチン
   グトランジスタ（５〜８）を備え、上記第１及び第２表
   示電極（３，４）は、隣接するアドレスバス（２）間に
   画素ライン（３２）を形成する２つのデータバス（１）
   と２つのアドレスバス（２）との間でそのアドレスバス
   の方向に隣接する領域に設けられ、第１及び第２スイッ
   チングトランジスタ（５，７）のソースは、第１表示電
   極（３）に接続され、第３及び第４スイッチングトラン
   ジスタ（６，８）のソースは、第２表示電極（４）に接
   続され、第１及び第３スイッチングトランジスタ（５，
   ６）のゲートは、当該画素（３１）が配列された画素ラ
   インと前の画素ラインとの間に配置されたアドレスバス
   （２）に接続され、第１及び第３スイッチングトランジ
   スタ（５，６）のドレインは、当該画素の第１及び第２
   表示電極（３，４）の間を通るデータバス（１）に接続
   され、上記画素ライン（３２）に配列された画素（３
   １）は、隣接する画素ラインの画素に対して画素の繰り
   返しサイクルの１／２のピッチでシフトされ、上記複数
   のフィルタ要素は、赤、緑及び青のフィルタ要素のライ
   ンを形成するために、アドレスバス（２）と同一方向に
   周期的に上記表示電極（３，４）上に配列され、２つの
   第１フィルタ要素、２つの第２フィルタ要素、及び２つ
   の第３フィルタ要素を含む２つの隣接する画素ライン中
   の第１ラインでは、それぞれ２つの第１、第２及び第３
   フィルタ要素の繰り返しサイクルが赤、緑及び青の順に
   配列され、第２ラインでは、第１、第２及び第３フィル
   タ要素の繰り返しサイクルが１つの第２フィルタ要素、
   ２つの第３フィルタ要素、２つの第１フィルタ要素、及
   び１つの第２フィルタ要素の順に配列されているフィル
   タ（１９）と、 上記第１及び第２表示電極（３，４）と上記フィルタ
   （１９）との間に充填される液晶（２３）とを備えたア
   クティブマトリックス型液晶表示パネルにおいて、 各画素の第２及び第４スイッチングトランジスタ（７，
   ８）のゲートは、第１接続線（９）を介して当該画素ラ
   インの次の２つの続く画素ライン間を通るアドレスバス
   （２）に接続され、最後の画素ラインの画素の第２及び
   第４スイッチングトランジスタ（７，８）のゲートは、
   第１接続線（９）を介して次のアレイ（１００）の最初
   のアドレスバス（２′）に接続され、上記第２及び第４
   スイッチングトランジスタ（７，８）のドレインは、第
   ２接続線（１０）を介して当該画素（３１）とこの画素
   と同一画素ラインの次の画素ラインとの間に配置された
   データバス（１）に接続され、２つの隣接するフィルタ
   要素ラインのうちの第２ラインの最後のスイッチングト
   ランジスタ（８）は、第２接続線（１０）を介して次の
   アレイの最初のデータバス（１′）に接続されているこ
   とを特徴とするアクティブマトリックス型液晶表示パネ
   ル。
3. 【請求項３】透明絶縁基板（１２）と、 上記透明絶縁基板（１２）上に互いに平行に形成された
   複数のアドレスバス（２）と、 上記アドレスバス（２）に直交するように交差して上記
   透明絶縁基板（１２）上に形成された複数のデータバス
   （１）と、 上記透明絶縁基板（１２）上に形成された複数の画素
   （３１）及び種々のカラー成分を有する複数のフィルタ
   要素とを有し、各画素（３１）は、第１及び第２表示電
   極（３，４）と第１〜第４スイッチングトランジスタ
   （５〜８）とを備え、第１及び第２スイッチングトラン
   ジスタ（５，７）のソースは第１表示電極（３）に接続
   され、第３及び第４スイッチングトランジスタ（６，
   ８）のソースは、第２表示電極（４）に接続され、第１
   及び第３スイッチングトランジスタ（５，６）のゲート
   は、当該画素（３１）が配列された画素ライン（３２）
   と前の画素ラインとの間に配置されたアドレスバス
   （２）に接続され、各画素ライン（３２）に配列された
   画素（３１）は、隣接する画素ラインの画素に対して画
   素の繰り返しサイクルの１／２のピッチでシフトされ、
   上記複数のフィルタ要素は、赤、緑及び青のフィルタ要
   素のラインを形成するために、アドレスバス（２）と同
   一方向に周期的に上記表示電極（３，４）上に配列さ
   れ、２つの第１フィルタ要素、２つの第２フィルタ要
   素、及び２つの第３フィルタ要素を含む２つの隣接する
   フィルタ要素ライン中の第１ラインでは、第１、第２及
   び第３フィルタ要素の繰り返しサイクルがそれぞれ２つ
   の第１、第２及び第３フィルタ要素の順に配列され、第
   ２ラインでは第１、第２及び第３フィルタ要素の繰り返
   しサイクルが、１つの第２フィルタ要素、２つの第３フ
   ィルタ要素、２つの第１フィルタ要素、及び１つの第２
   フィルタ要素の順に配列される、フィルタ（１９）と、 上記第１及び第２表示電極（３，４）とフィルタとの間
   に充填される液晶（２３）と を備えたアクティブマトリックス型液晶表示パネルにお
   いて、 隣接する画素ライン（３２）中の１ラインにおいて、各
   画素の第１及び第２表示電極（３，４）は、２つのデー
   タバス（１）と２つのアドレスバス（２）との間の１つ
   の領域にアドレスバス（１）と同一の方向に配列され、
   他のラインにおいて、上記表示電極（３，４）は、２つ
   のデータバス（１）と２つのアドレスバス（２）との間
   の領域にアドレスバス（１）と同一の方向に隣接する画
   素の表示電極（３，４）のいずれかと配列され、上記ラ
   インの各画素の第１及び第３スイッチングトランジスタ
   （５，６）のドレインは、当該画素とこの画素と同一ラ
   インの画素との間を通るデータバス（１）に接続され、
   第２及び第４スイッチングトランジスタ（７，８）のド
   レインは、当該画素とこの画素と同一ラインの次の画素
   との間を通るデータバス（１）に接続され、上記画素ラ
   インの前のラインにおいて各画素の第１及び第３スイッ
   チングトランジスタ（５，６）のドレインは、当該画素
   の表示電極（３，４）の間を通るデータバスに接続さ
   れ、第２及び第４スイッチングトランジスタ（７，８）
   のドレインは、第２接続線（１０）を介して当該画素と
   同一のラインの前の画素の表示電極（３，４）との間を
   通るデータバス（１）に接続され、上記他の画素ライン
   において各画素の第１及び第３スイッチングトランジス
   タ（５，６）のドレインは、第２接続線（１０）を介し
   て当該画素と同一ラインの前の画素の表示電極（３，
   ４）の間を通るデータバス（１）に接続され、第２及び
   第４スイッチングトランジスタ（７，８）のドレイン
   は、当該画素の表示電極（３，４）の間を通るデータバ
   スに接続され、上記他の画素ラインの次のラインにおい
   て各画素の第１及び第３スイッチングトランジスタ
   （５，６）のドレインは、当該画素とこの画素と同一ラ
   インの次の画素との間を通るデータバス（１）に接続さ
   れ、第２及び第４スイッチングトランジスタ（７，８）
   のドレインは、当該画素とこの画素と同一ラインの前の
   画素との間を通るデータバスに接続され、各画素の第２
   及び第４スイッチングトランジスタ（７，８）のゲート
   は、第１接続線（９）を介して当該画素ラインの次の２
   つの続く画素ラインの間を通るアドレスバス（２）に接
   続され、最後の画素ラインの画素の第２及び第４スイッ
   チングトランジスタ（７，８）のゲートは、第１接続線
   （９）を介して次のアレイ（１００）の最初のアドレス
   バス（２´）に接続され、２つの隣接するフィルタ要素
   ラインのうちの第２ラインの最初のスイッチングトラン
   ジスタ（７）は、前のアレイの最後のデータバス（１
   ´）に接続されていることを特徴とするアクティブマト
   リックス型液晶表示パネル。
4. 【請求項４】透明絶縁基板（１２）と、 上記透明絶縁基板（１２）上に互いに平行に形成された
   複数のアドレスバス（２）と、 上記アドレスバス（２）に直交するように交差して上記
   透明絶縁基板（１２）上に形成された複数のデータバス
   （１）と、 上記透明絶縁基板（１２）上に形成された複数の画素
   （３１）及び種々のカラー成分を有する複数のフィルタ
   要素とを有し、各画素（３１）は、第１及び第２表示電
   極（３，４）と第１〜第４スイッチングトランジスタ
   （５〜８）とを備え、第１及び第２スイッチングトラン
   ジスタ（５，７）のソースは、第１表示電極（３）に接
   続され、第３及び第４スイッチングトランジスタ（６，
   ８）のソースは第２表示電極（４）に接続され、第１及
   び第３スイッチングトランジスタ（５，６）のゲート
   は、当該画素（３１）が配列された画素ライン（３２）
   と前の画素ラインとの間に配置されたアドレスバス
   （２）に接続され、各画素ライン（３２）に配列された
   画素（３１）は、隣接する画素ラインの画素に対して画
   素の繰り返しサイクルの１／２のピッチでシフトされ、
   上記複数のフィルタ要素は、赤、緑及び青のフィルタ要
   素のラインを形成するために、アドレスバス（２）と同
   一方向に周期的に配列される、フィルタ（１９）と、 上記第１及び第２表示電極（３，４）とフィルタ（１
   ９）との間に充填される液晶（２３）と を備えたアクティブマトリックス型液晶表示パネルにお
   いて、 ２つの第１フィルタ要素、２つの第２フィルタ要素、及
   び２つの第３フィルタ要素を含む２つの隣接するフィル
   タ要素ラインのうちの第１ラインでは、第１、第２及び
   第３フィルタ要素の繰り返しサイクルが１つの第２フィ
   ルタ要素と、２つの第３フィルタ要素、２つの第１フィ
   ルタ要素、及び１つの第２フィルタ要素の順に配列さ
   れ、第２ラインでは、第１、第２及び第３フィルタ要素
   の繰り返しサイクルが、それぞれ２つの第１フィルタ要
   素、２つの第２フィルタ要素、及び２つの第３フィルタ
   要素の順に配列され、１ラインにおいて上記表示電極
   （３，４）は、２つのデータバス（１）と２つのアドレ
   スバス（２）との間の領域にアドレスバス（２）と同一
   の方向に隣接する画素の表示電極（３，４）のうちの１
   つと配列され、隣接する画素ラインのうちの他のライン
   において各画素の表示電極（３，４）は両方が２つのデ
   ータバス（１）と２つのアドレスバス（２）との間の１
   つの領域にアドレスバス（２）と同一の方向に配列さ
   れ、 上記１つのラインの各画素の第１及び第３スイッチング
   トランジスタ（５，６）のドレインは、当該画素の第１
   及び第２表示電極（３，４）の間を通るデータバス
   （１）に接続され、第２及び第４スイッチングトランジ
   スタ（７，８）のドレインは、第２接続線（１０）を介
   して当該画素と同一ラインの前の画素の第１及び第２表
   示電極（３，４）の間を通るデータバス（１）に接続さ
   れ、上記画素ラインの前のラインにおいて各画素の第１
   及び第３スイッチングトランジスタ（５，６）のドレイ
   ンは、第２接続線（１０）を介して当該画素とこの画素
   と同一ラインの次の画素との間を通るデータバス（１）
   に接続され、第２及び第４スイッチングトランジスタ
   （７，８）のドレインは、第２接続線（１０）を介して
   当該画素とこの画素と同一ラインの前の画素との間を通
   るデータバス（１）に接続され、上記他の画素ラインに
   おいて各画素の第１及び第３スイッチングトランジスタ
   （５，６）のドレインは、第２接続線（１０）を介して
   当該画素とこの画素と同一ラインの前の画素との間を通
   るデータバス（１）に接続され、第２及び第４スイッチ
   ングトランジスタ（７，８）のドレインは、第２接続線
   （１０）を介して当該画素とこの画素と同一ラインの次
   の画素との間を通るデータバス（１）に接続され、上記
   他の画素ラインの次のラインにおいて画素の第１及び第
   ３スイッチングトランジスタ（５，６）のドレインは、
   第２接続線（１０）を介して、当該画素と同一ラインの
   前の画素の第１及び第２表示電極（３，４）間を通るデ
   ータバス（１）に接続され、第２及び第４スイッチング
   トランジスタ（７，８）のドレインは、当該画素の第１
   及び第２表示電極（３，４）の間を通るデータバスに接
   続され、各画素の第２及び第４スイッチングトランジス
   タ（７，８）のゲートは、第１接続線（９）を介して、
   当該画素ラインの次の２つの続く画素ライン間を通るア
   ドレスバス（２，２′）に接続され、最後の画素ライン
   の第２及び第４スイッチングトランジスタ（７，８）の
   ゲートは、第１接続線（９）を介して、次のアレイ（１
   ００）の最初のアドレスバス（２′）に接続され、２つ
   の隣接する画素ラインのうちの第１ラインの最初のスイ
   ッチングトランジスタ（７）は、前のアレイの最後のデ
   ータバス（１′）に接続されていることを特徴とするア
   クティブマトリックス型液晶表示パネル。
5. 【請求項５】透明絶縁基板（１２）と、 上記透明絶縁基板（１２）上に互いに平行に形成された
   複数のアドレスバス（２）と、 上記アドレスバス（２）に直交するように交差して上記
   透明絶縁基板（１２）上に形成された複数のデータバス
   （１）と、 上記透明絶縁基板（１２）上に形成された複数の画素
   （３１）及び種々のカラー成分を有する複数のフィルタ
   要素とを有し、各画素（３１）は、第１及び第２表示電
   極（３，４）と第１〜第４スイッチングトランジスタ
   （５〜８）とを備え、第１及び第２スイッチングトラン
   ジスタ（５，７）のソースは第１表示電極（３）に接続
   され、第３及び第４スイッチングトランジスタ（６，
   ８）のソースは第２表示電極（４）に接続され、第１及
   び第３スイッチングトランジスタ（５，６）のゲート
   は、当該画素（３１）が配列された画素ライン（３２）
   と前の画素ラインとの間に配置されたアドレスバス
   （２）に接続され、各画素ライン（３２）に配列された
   画素（３１）は、隣接する画素ラインの画素に対して画
   素の繰り返しサイクルの１／２のピッチでシフトされ、
   上記複数のフィルタ要素は、赤、緑及び青のフィルタ要
   素のラインを形成するために、アドレスバス（２）と同
   一方向に周期的に上記第１及び第２表示電極（３，４）
   上に配列され、２つの第１フィルタ要素と２つの第２フ
   ィルタ要素及び２つの第３フィルタ要素を含む２つの隣
   接するフィルタ要素ラインのうちの第１ラインでは、第
   １フィルタ要素、第２フィルタ要素及び第３フィルタ要
   素の繰り返しサイクルが赤、緑及び青の順に配列され、
   第２ラインでは、第１フィルタ要素、第２フィルタ要素
   及び第３フィルタ要素の繰り返しサイクルが１つの第２
   フィルタ要素、２つの第３フィルタ要素、２つの第１フ
   ィルタ要素、及び１つの第２要素の順に配列されてい
   る、フィルタ（１９）と、 上記第１及び第２表示電極（３，４）と上記フィルタ
   （１９）との間に充填される液晶（２３）と を備えたアクティブマトリックス型液晶表示パネルにお
   いて、 隣接する画素ライン（３２）のうちの１ラインにおい
   て、各画素の第１及び第２表示電極（３，４）は、２つ
   のデータバス（１）と２つのアドレスバス（２）との間
   の１つの領域にアドレスバス（１）と同一の方向に配列
   され、他のラインにおいて、第１及び第２表示電極
   （３，４）は、２つのデータバス（１）と２つのアドレ
   スバス（２）との間の１つの領域にアドレスバス（１）
   と同一の方向に隣接する画素の電極（３，４）のうちの
   １つと配列され、上記１つのラインの各画素の第１及び
   第３スイッチングトランジスタ（５，６）のドレイン
   は、第２接続線（１０）を介して、当該画素とこの当該
   画素と同一ラインの前の画素との間を通るデータバス
   （１）に接続され、第２及び第４スイッチングトランジ
   スタ（７，８）のドレインは、第２接続線（１０）を介
   して、当該画素とこの当該画素と同一ラインの前の画素
   との間を通るデータバス（１）に接続され、上記画素ラ
   インの次のラインにおいて各画素の第１ないし第４スイ
   ッチングトランジスタ（５〜８）のドレインは、当該画
   素の第１及び第２表示電極（３，４）の間を通るデータ
   バス（１）に接続され、各画素の第２及び第４スイッチ
   ングトランジスタ（７，８）のゲートは、第１接続線
   （９）を介して、当該画素ラインの次の２つの続く画素
   ラインの間を通るアドレスバス（２）に接続され、最後
   の画素ラインの第２及び第４スイッチングトランジスタ
   （７，８）のゲートは、第１接続線（９）を介して、次
   のアレイの最初のアドレスバス（２′）に接続され、２
   つの隣接する画素ラインのうちの第２ラインの最後のス
   イッチングトランジスタ（７）のドレインは、当該アレ
   イの最後のデータバス（１′）に接続されていることを
   特徴とするアクティブマトリックス型液晶表示パネル。