JP3474084B2 - Output waveform information display method - Google Patents
Output waveform information display methodInfo
- Publication number
- JP3474084B2 JP3474084B2 JP19928097A JP19928097A JP3474084B2 JP 3474084 B2 JP3474084 B2 JP 3474084B2 JP 19928097 A JP19928097 A JP 19928097A JP 19928097 A JP19928097 A JP 19928097A JP 3474084 B2 JP3474084 B2 JP 3474084B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- output
- current
- display
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、出力信号の立ち上
がり時間、立ち下がり時間を調整可能な信号発生器に好
適な出力波形情報表示方法に関する。
【０００２】
【従来の技術】図４は、従来のパルス発生器の構成の一
例を示すブロック図である。この装置は、マイクロ・プ
ロセッサ(μＰ）１０によりメイン・バス１２を介して
制御され、ＲＯＭ及びＲＡＭを含んだシステム・メモリ
１４に種々の論理パターン及び制御ソフトウェア等が記
憶されている。操作者は、操作パネル１６を介して種々
の操作を実行する。論理パターン・メモリ１８は、操作
者により作成された任意の論理パターンを記憶する。表
示回路２０は当業者には周知のものであり、ＣＲＴ(陰
極線管）又は液晶表示装置の如き表示器２２を駆動して
論理パターン・メモリ１８の内容及び操作者により設定
された種々の条件、動作モード等の状態を表示する。出
力回路２４は、論理パターン・メモリ１８から読み出さ
れた論理パターンの出力パルス信号を出力端子２６を介
して出力するための緩衝増幅器を含んだ周知の回路であ
る。なお、複数ビットの任意の論理パターンの出力信号
を発生する場合、複数の出力端子を有するのが一般的で
あるが、本願明細書では説明の便宜上１つの出力端子の
みを図示していることに留意されたい。
【０００３】
【発明が解決しようとする課題】かかる従来のパルス発
生器は、出力端子に任意の論理パターンの出力パルス信
号を発生することが可能であるが、出力パルス信号波形
の立ち上がり時間、立ち下がり時間、出力振幅、遅延時
間等の属性を任意に調整することは困難であった。ま
た、これらの出力パルス信号の特定の属性を調整可能に
したものもあるが、出力パルス信号の調整可能な属性情
報を数値で表示するだけで、出力パルス信号波形との関
係を視覚的に一目で認識できるような表示をしたものは
存在しなかった。そのため、出力パルス波形の特定の属
性の設定可能範囲と現在の設定の波形との関係を直観的
又は視覚的に認識することが困難であった。更に、従来
のような単なる数値入力による設定では、設定範囲を超
えた値を入力するような操作ミスを犯すことが多いとい
う問題があった。
【０００４】従って、本発明の目的は、出力信号波形の
特定の属性、特に立ち上がり時間、立ち下がり時間を直
観的にかつ視覚的に認識することが可能で、その設定の
入力ミスを犯すおそれを低減でき、信号発生器の操作性
を格段に向上できる出力パルス波形情報表示方法を提供
することである。
【０００５】
【課題を解決する為の手段】本発明は、出力信号の立ち
上がり時間又は立ち下がり時間を調整可能な信号発生器
の表示手段に出力波形情報を表示する方法であって、出
力信号の現在の設定に対応した波形を表示し、この表示
波形と共に出力信号の立ち上がり時間又は立ち下がり時
間の設定可能範囲の上限値又は下限値を表す波形を表示
することを特徴とする。
【０００６】例えば、現在の設定に対応した波形と共
に、上限立ち上がり時間又は下限立ち上がり時間を表す
波形を識別可能に表示しても良い。また、現在の設定に
対応した波形と共に、上限立ち下がり時間又は下限立ち
下がり時間を表す波形を識別可能に表示しても良い。
【０００７】更に、出力信号の現在の設定と上記設定可
能範囲とを比較し、上記現在の設定が上記設定可能範囲
から外れている場合には、設定値の波形表示の表示属性
（輝度、色、太さ等）を識別可能に変調させても良い。
【０００８】
【０００９】
【発明の実施の形態】図２は、本発明の出力波形情報表
示方法を適用するのに好適なパルス信号発生器の構成を
示すブロック図である。図４のブロックに対応する要素
には同一の参照符号を付している。図４の場合と同様
に、マイクロ・プロセッサ(μＰ）１０によりメイン・
バス１２を介して制御され、ＲＯＭ及びＲＡＭを含んだ
システム・メモリ１４に種々の論理パターン及び制御ソ
フトウェア等が記憶されている。操作者は、操作パネル
１６を介して種々の操作を実行する。論理パターン・メ
モリ１８は、操作者により作成された任意の論理パター
ンを記憶する。表示回路２０は当業者には周知のもので
あり、ＣＲＴ(陰極線管）又は液晶表示装置の如き表示
器２２を駆動して論理パターン・メモリ１８の内容及び
操作者により設定された種々の条件、動作モード、出力
信号波形その他の情報を表示する。
【００１０】論理パターンメモリ１８の出力信号は、可
変遅延回路２８に供給され、ここで、操作者により設定
された任意の遅延時間が付与される。この遅延時間は、
例えば、−５ｎｓ〜＋１８ｎｓ（ナノ秒）の間の任意の
遅延時間に設定可能である。ただし、設定分解能は遅延
回路の精度により決定し、例えば、２０ｐｓ（ピコ秒）
である。なお、かかる可変遅延回路は当業者には周知の
半導体遅延回路を用いても良い。
【００１１】可変遅延回路２８の出力信号は、波形調整
回路３０に供給される。この波形調整回路３０は、可変
遅延回路２８からの信号の振幅を調整すると共に、信号
の立ち上がり時間及び立ち下がり時間を任意に調整す
る。信号の振幅は、高レベルと低レベルを夫々独立に設
定することにより調整される。例えば、高分解能のデジ
タル・アナログ変換器により、高レベル及び低レベルを
夫々発生させても良い。これらの設定された高レベル及
び低レベルの電圧間で状態遷移の速度を調整することに
より、出力信号の立ち上がり時間及び立ち下がり時間が
任意に設定される。
【００１２】図３は、図２の波形調整回路３０の要部の
構成の一例を示す回路図である。操作者が設定した出力
信号の高電圧レベルＶＨと低電圧レベルＶＬが緩衝増幅
器３２及び３４に夫々供給される。これら緩衝増幅器３
２及び３４の出力端は、スイッチ３６に接続されてい
る。スイッチ３６は、論理パターン信号の論理値に応じ
て切り替えられる。緩衝増幅器３２の出力端には、定電
流源３８の電流出力端と可変電流源４０の電流入力端が
接続されている。定電流源３８の電流入力端及び可変電
流源４０の電流出力端は共に正電圧源＋Ｖに接続されて
いる。同様に、緩衝増幅器３４の出力端には、定電流源
４２の電流入力端及び可変電流源４４の電流出力端が接
続されている。定電流源４２の電流出力端及び可変電流
源４４の電流入力端は共に負電圧源−Ｖに接続されてい
る。スイッチ３６の出力端と基準電位源との間には、キ
ャパシタ４６が接続されている。このキャパシタ４６に
充電又は放電することにより、出力信号の波形が生成さ
れる。この出力信号は、出力緩衝増幅器４８を介して出
力端子５０から出力信号が出力される。
【００１３】図３において、スイッチ３６が緩衝増幅器
３２の出力端に接続されている時、定電流源３８の出力
電流はスイッチ３６を介してキャパシタ４６を充電し、
キャパシタ４６の両端間電圧値は、緩衝増幅器３２の出
力電圧値ＶＨと等しくなる。可変電流源４０は、キャパ
シタ４６を充電する電流の大きさを調整するためのもの
である。したがって、可変電流源４０の電流値がゼロで
あれば、定電流源３８の出力電流が全てキャパシタ４６
の充電に作用するので、最も急速にキャパシタ４６が充
電される。可変電流源４０の電流値を増加させるにつれ
て、キャパシタ４６を充電する電流値が小さくなるの
で、充電速度は低下していく。このように、可変電流源
４０の電流値を調整することにより、出力信号の立ち上
がり時間を任意に設定することができる。もちろん、可
変電流源４０の電流可変範囲が有限なので、出力信号の
立ち上がり時間の設定可能範囲も制限される。
【００１４】スイッチ３６が緩衝増幅器３４の出力端に
接続されると、定電流源４２への入力電流（吸い込み電
流）はスイッチ３６を介してキャパシタ４６を放電し、
キャパシタ４６の両端間電圧値は、緩衝増幅器３４の出
力電圧値ＶＬと等しくなる。可変電流源４４は、キャパ
シタ４６を放電する電流の大きさを調整するためのもの
である。したがって、可変電流源４４の電流値がゼロで
あれば、定電流源４２の電流が全てキャパシタ４６の放
電に作用するので、最も急速にキャパシタ４６が放電さ
れる。可変電流源４４の電流値を増加させるにつれて、
キャパシタ４６を放電する電流値が小さくなるので、放
電速度は低下していく。このように、可変電流源４４の
電流値を調整することにより、出力信号の立ち下がり時
間を任意に設定することができる。もちろん、可変電流
源４４の電流可変範囲が有限なので、出力信号の立ち下
がり時間の設定可能範囲も制限される。
【００１５】図１は、本発明の出力波形情報表示方法に
よる、出力波形情報の表示例を示している。水平の指示
カーソル５２は、出力信号の振幅設定可能範囲における
上限電圧レベル（例えば、５Ｖ）を示している。一方、
水平の指示カーソル５４は、出力信号の振幅設定可能範
囲における下限電圧レベル（例えば、−１．５Ｖ）を示
している。また、垂直の基準点指示カーソル５６は、出
力信号の立ち上がり部分の波形の立ち上がり開示点Ｐに
関する遅延時間のゼロの時間的位置を示している。もう
１つの垂直の基準点指示カーソル５７は、出力信号の立
ち下がり部分の波形の立ち下がり開始点Ｑに関する遅延
時間ゼロの時間的位置を示している。
【００１６】表示波形５８は、太い実線で表示されてお
り、現在の設定に基づいて出力される出力波形（矩形パ
ルス波形）の立ち上がり部分の波形を示している。この
波形上の点Ｐは、立ち上がりの開始点を表しており、こ
の点Ｐと垂直の基準点指示カーソル５６との間の間隔が
現在の遅延時間に対応している。一方、表示スクリーン
の右側部分には、出力波形の立ち下がり部分の波形６０
が太い実線で表示されている。この波形上の点Ｑは、立
ち下がりの開始点を表しており、この点Ｑと垂直の基準
点指示カーソル５７との間の間隔が現在の遅延時間に対
応している。これらの現在の遅延時間は、「Delay:１
５．２３ｎｓ」のようにデジタル表示されている（図１
では２行に分けて表示している）。この現在の出力波形
の立ち上がり時間は、表示波形の下方に「Ｒｉｓｅ：
２．１２ｎｓ」と表示されている。表示波形５８と共
に、設定可能範囲の下限立ち上がり時間の波形６２と上
限立ち上がり時間の波形６４が識別可能な細い線で表示
されている。同様に、出力波形の立ち下がり部分の波形
６０と共に、設定可能範囲の上限立ち下がり時間の波形
６６と下限立ち下がり時間の波形６８が識別可能な細い
線で表示されている。なお、現在の立ち下がり時間の設
定値は、「Ｆａｌｌ：２．５６ｎｓ」とデジタル表示さ
れている。また、上述の表示波形は、図１のように表示
線の太さで波形の識別を可能にする外、表示色、表示輝
度、その他の表示態様（例えば点線、破線等）により波
形の識別を可能にしても良い。
【００１７】現在の設定に基づく出力信号の表示波形５
８及び６０の上限電圧レベル及び下限電圧レベルが、ス
クリーンの右端部分にデジタル表示されている。すなわ
ち、上限電圧レベルは、「Ｈｉｇｈ：３．０００Ｖ」と
表示され、下限電圧レベルは、「Ｌｏｗ：−０．５００
Ｖ」と表示されている。
【００１８】以上のような波形表示をすることにより、
操作者は、現在の設定に基づく出力波形と、実際の設定
可能範囲の上限値及び下限値との関係を一目瞭然に把握
することができる。すなわち、現在の設定の出力信号の
波形５８及び６０に対して、設定可能範囲の上限及び下
限の電圧レベル５２及び５４が明瞭に表示されているの
で、出力信号の最大電圧レベル及び最小電圧レベルをど
の程度調整できるかが、一目で直観的に把握できる。ま
た、現在の設定の出力信号の波形の立ち上がり及び立ち
下がり部分の波形に対して、立ち上がり時間及び立ち下
がり時間の設定可能範囲の上限波形６４及び６６並びに
下限波形６２及び６８が識別可能に表示されているの
で、現在の設定の立ち上がり時間及び立ち下がり時間を
どの程度調整可能かも一目で直観的に認識できる。更
に、立ち上がり波形部分及び立ち下がり波形部分に夫々
遅延時間ゼロの基準点を示す基準点指示カーソル５６及
び５７が表示されているので、立ち上がり波形及び立ち
下がり波形の遅延時間がどの程度であるかを一目で直観
的に認識することができる。
【００１９】本発明は、出力信号の波形の振幅、立ち上
がり時間、立ち下がり時間、遅延時間等を任意に設定可
能な信号発生器に適用するので、操作者が間違って設定
可能範囲以外の値を直接入力することも起こり得る。こ
の場合、実際には設定不能であることを操作者に明瞭に
認知させることが望ましい。このために、操作者が入力
した現在の設定値と設定可能範囲とを比較し、この現在
の設定値が設定可能範囲外にある場合には、その設定値
のデジタル表示又は波形表示の何れか又は両方の表示属
性を変調させることにしている。この変調させる表示属
性とは、表示輝度、表示色、線の太さ等である。これら
の表示属性の何れか又は全てを変調させることにより、
操作者は一目瞭然に自分が入力した現在の設定値が設定
可能範囲外であることを認識できる。もちろん、表示属
性を変調するだけでなく、警告音を発生するようにして
も良い。
【００２０】以上、本発明の好適実施例を説明したが、
本発明は、上述の実施例のみに限定されるものではな
く、本発明の要旨から逸脱することなく、種々の変形及
び修正を加え得ることは当業者には明らかであろう。例
えば、実施の形態の説明では、出力信号波形は、矩形パ
ルス波形を例示したが、三角波形や鋸歯状波形でも良
い。更に、立ち上がり時間及び立ち下がり時間の属性に
ついては無関係になるが、その他の属性については、正
弦波形に適用することもできる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output waveform information display method suitable for a signal generator capable of adjusting the rise time and fall time of an output signal. 2. Description of the Related Art FIG. 4 is a block diagram showing an example of the configuration of a conventional pulse generator. This apparatus is controlled by a microprocessor (μP) 10 via a main bus 12, and various logic patterns and control software are stored in a system memory 14 including a ROM and a RAM. The operator performs various operations via the operation panel 16. The logical pattern memory 18 stores an arbitrary logical pattern created by the operator. The display circuit 20 is well known to those skilled in the art. The display circuit 20 drives a display 22 such as a CRT (cathode ray tube) or a liquid crystal display to display the contents of the logic pattern memory 18 and various conditions set by the operator. Displays the status such as the operation mode. The output circuit 24 is a known circuit including a buffer amplifier for outputting, via an output terminal 26, an output pulse signal of a logic pattern read from the logic pattern memory 18. When generating an output signal of an arbitrary logic pattern of a plurality of bits, it is common to have a plurality of output terminals, but in the present specification, only one output terminal is shown for convenience of explanation. Please note. Such a conventional pulse generator can generate an output pulse signal of an arbitrary logic pattern at an output terminal. It has been difficult to arbitrarily adjust attributes such as fall time, output amplitude, and delay time. In some cases, the specific attributes of these output pulse signals can be adjusted. However, by simply displaying the attribute information of the output pulse signals that can be adjusted by numerical values, the relationship with the output pulse signal waveform can be visually recognized at a glance. There was no display that was recognizable by the. For this reason, it has been difficult to intuitively or visually recognize the relationship between the settable range of a specific attribute of the output pulse waveform and the currently set waveform. Furthermore, there is a problem that, in the conventional setting by simply inputting a numerical value, an operation error such as inputting a value exceeding the setting range is often made. Accordingly, it is an object of the present invention to be able to intuitively and visually recognize a specific attribute of an output signal waveform , in particular, a rise time and a fall time , and to input the setting. An object of the present invention is to provide an output pulse waveform information display method capable of reducing the possibility of making a mistake and significantly improving the operability of a signal generator. SUMMARY OF THE INVENTION The present invention is a method for displaying output waveform information on a display means of a signal generator capable of adjusting a rise time or a fall time of an output signal. A waveform corresponding to the current setting is displayed, and a waveform representing an upper limit value or a lower limit value of a settable range of a rise time or a fall time of an output signal is displayed together with the display waveform. For example, a waveform representing the upper limit rise time or the lower limit rise time may be identifiably displayed together with the waveform corresponding to the current setting. In addition, a waveform representing the upper limit fall time or the lower limit fall time may be displayed in a distinguishable manner together with the waveform corresponding to the current setting. Further, the current setting of the output signal is compared with the settable range. If the current setting is out of the settable range, the display attributes (luminance, color, etc.) of the set value waveform display are displayed. , Thickness, etc.) may be identifiably modulated. FIG. 2 is a block diagram showing a configuration of a pulse signal generator suitable for applying the output waveform information display method of the present invention. Elements corresponding to the blocks in FIG. 4 are denoted by the same reference numerals. As in the case shown in FIG.
Various logic patterns, control software, and the like are stored in a system memory 14 controlled via the bus 12 and including a ROM and a RAM. The operator performs various operations via the operation panel 16. The logical pattern memory 18 stores an arbitrary logical pattern created by the operator. The display circuit 20 is well known to those skilled in the art. The display circuit 20 drives a display 22 such as a CRT (cathode ray tube) or a liquid crystal display to display the contents of the logic pattern memory 18 and various conditions set by the operator. Displays the operation mode, output signal waveform, and other information. The output signal of the logic pattern memory 18 is supplied to a variable delay circuit 28, where an arbitrary delay time set by an operator is given. This delay time is
For example, any delay time between -5 ns and +18 ns (nanosecond) can be set. However, the setting resolution is determined by the accuracy of the delay circuit, for example, 20 ps (picosecond)
It is. Note that a semiconductor delay circuit known to those skilled in the art may be used as the variable delay circuit. The output signal of the variable delay circuit 28 is supplied to a waveform adjustment circuit 30. The waveform adjustment circuit 30 adjusts the amplitude of the signal from the variable delay circuit 28 and arbitrarily adjusts the rise time and fall time of the signal. The amplitude of the signal is adjusted by setting the high level and the low level independently. For example, the high level and the low level may be respectively generated by a high resolution digital-to-analog converter. By adjusting the speed of the state transition between these set high-level and low-level voltages, the rise time and fall time of the output signal can be set arbitrarily. FIG. 3 is a circuit diagram showing an example of a configuration of a main part of the waveform adjustment circuit 30 of FIG. The high voltage level VH and the low voltage level VL of the output signal set by the operator are supplied to the buffer amplifiers 32 and 34, respectively. These buffer amplifiers 3
Output terminals of 2 and 34 are connected to a switch 36. The switch 36 is switched according to the logical value of the logical pattern signal. The output terminal of the buffer amplifier 32 is connected to the current output terminal of the constant current source 38 and the current input terminal of the variable current source 40. The current input terminal of the constant current source 38 and the current output terminal of the variable current source 40 are both connected to the positive voltage source + V. Similarly, the output terminal of the buffer amplifier 34 is connected to the current input terminal of the constant current source 42 and the current output terminal of the variable current source 44. The current output terminal of the constant current source 42 and the current input terminal of the variable current source 44 are both connected to the negative voltage source -V. A capacitor 46 is connected between the output terminal of the switch 36 and the reference potential source. By charging or discharging the capacitor 46, a waveform of an output signal is generated. This output signal is output from an output terminal 50 via an output buffer amplifier 48. In FIG. 3, when the switch 36 is connected to the output terminal of the buffer amplifier 32, the output current of the constant current source 38 charges the capacitor 46 through the switch 36,
The voltage value between both ends of the capacitor 46 becomes equal to the output voltage value VH of the buffer amplifier 32. The variable current source 40 is for adjusting the magnitude of the current for charging the capacitor 46. Therefore, if the current value of the variable current source 40 is zero, the output current of the constant current
, The capacitor 46 is charged most rapidly. As the current value of the variable current source 40 increases, the current value for charging the capacitor 46 decreases, so that the charging speed decreases. Thus, by adjusting the current value of the variable current source 40, the rise time of the output signal can be set arbitrarily. Of course, since the current variable range of the variable current source 40 is finite, the settable range of the rise time of the output signal is also limited. When the switch 36 is connected to the output terminal of the buffer amplifier 34, the input current (sink current) to the constant current source 42 discharges the capacitor 46 through the switch 36,
The voltage value between both ends of the capacitor 46 becomes equal to the output voltage value VL of the buffer amplifier 34. The variable current source 44 is for adjusting the magnitude of the current for discharging the capacitor 46. Therefore, if the current value of the variable current source 44 is zero, all the current of the constant current source 42 acts on the discharge of the capacitor 46, so that the capacitor 46 is discharged most rapidly. As the current value of the variable current source 44 increases,
Since the current value for discharging the capacitor 46 decreases, the discharge speed decreases. Thus, by adjusting the current value of the variable current source 44, the fall time of the output signal can be set arbitrarily. Of course, since the current variable range of the variable current source 44 is finite, the settable range of the fall time of the output signal is also limited. FIG. 1 shows a display example of output waveform information according to the output waveform information display method of the present invention. The horizontal instruction cursor 52 indicates the upper limit voltage level (for example, 5 V) in the output signal amplitude settable range. on the other hand,
The horizontal instruction cursor 54 indicates the lower limit voltage level (for example, -1.5 V) in the amplitude settable range of the output signal. The vertical reference point indicating cursor 56 indicates the time position of zero of the delay time with respect to the rising start point P of the waveform of the rising portion of the output signal. Another vertical reference point indicating cursor 57 indicates the time position of zero delay time with respect to the falling start point Q of the waveform of the falling portion of the output signal. The display waveform 58 is indicated by a bold solid line, and indicates the rising waveform of an output waveform (rectangular pulse waveform) output based on the current setting. The point P on this waveform represents the start point of the rise, and the interval between this point P and the vertical reference point indicating cursor 56 corresponds to the current delay time. On the other hand, on the right side of the display screen, the waveform 60 of the falling portion of the output waveform is shown.
Is indicated by a thick solid line. The point Q on this waveform represents the start point of the fall, and the interval between this point Q and the vertical reference point indicating cursor 57 corresponds to the current delay time. These current delay times are "Delay: 1
5.23 ns "(see FIG. 1).
Then, it is displayed in two lines.) The rise time of the current output waveform is indicated by “Rise:
2.12 ns. " Along with the display waveform 58, a waveform 62 of the lower limit rising time and a waveform 64 of the upper limit rising time of the settable range are displayed by thin lines that can be identified. Similarly, together with the waveform 60 of the falling portion of the output waveform, the waveform 66 of the upper limit fall time and the waveform 68 of the lower limit fall time of the settable range are displayed as thin lines that can be identified. The current set value of the fall time is digitally displayed as “Fall: 2.56 ns”. In addition to the above-described display waveform, the waveform can be identified by the thickness of the display line as shown in FIG. 1, and the waveform can be identified by display color, display luminance, and other display modes (for example, a dotted line, a broken line, and the like). May be enabled. Display waveform 5 of output signal based on current setting
The upper and lower voltage levels of 8 and 60 are digitally displayed on the right edge of the screen. That is, the upper limit voltage level is displayed as “High: 3.000 V”, and the lower limit voltage level is “Low: −0.500”.
V "is displayed. By displaying the waveform as described above,
The operator can grasp at a glance the relationship between the output waveform based on the current settings and the upper and lower limits of the actual settable range. That is, since the upper and lower limit voltage levels 52 and 54 of the settable range are clearly displayed with respect to the output signal waveforms 58 and 60 of the current setting, the maximum voltage level and the minimum voltage level of the output signal are changed. The degree of adjustment can be intuitively grasped at a glance. Also, the upper and lower waveforms 64 and 66 and the lower and lower waveforms 62 and 68 of the settable range of the rise time and the fall time are displayed in a distinguishable manner with respect to the waveform of the rise and fall portions of the waveform of the output signal of the current setting. Thus, it is possible to intuitively recognize at a glance how much the rise time and fall time of the current setting can be adjusted. Furthermore, since reference point indicating cursors 56 and 57 indicating the reference point of zero delay time are displayed on the rising waveform portion and the falling waveform portion, respectively, it is possible to determine the delay time of the rising waveform and the falling waveform. It can be intuitively recognized at a glance. Since the present invention is applied to a signal generator capable of arbitrarily setting the amplitude, rise time, fall time, delay time, and the like of the waveform of an output signal, an operator may erroneously set a value outside the settable range. Direct entry can also occur. In this case, it is desirable to make the operator clearly recognize that the setting is not actually possible. For this purpose, the current set value input by the operator is compared with the settable range. If the current set value is out of the settable range, either the digital display or the waveform display of the set value is performed. Alternatively, both display attributes are modulated. The display attributes to be modulated include display brightness, display color, line thickness, and the like. By modulating any or all of these display attributes,
The operator can recognize at a glance that the current set value inputted by the user is out of the settable range. Of course, a warning sound may be generated in addition to modulating the display attribute. The preferred embodiment of the present invention has been described above.
It will be apparent to those skilled in the art that the present invention is not limited to only the above-described embodiments, and that various changes and modifications can be made without departing from the spirit of the present invention. For example, in the description of the embodiment, the output signal waveform is exemplified by a rectangular pulse waveform, but may be a triangular waveform or a sawtooth waveform. Furthermore, the attributes of rise time and fall time are irrelevant, but the other attributes can be applied to sine waveforms.
【図面の簡単な説明】
【図１】本発明の出力波形情報表示方法の表示例を示す
図である。
【図２】本発明を適用するのに好適な信号発生器の構成
の一例を示すブロック図である。
【図３】図２の波形調整回路の要部の構成の一例を示す
回路図である。
【図４】従来の信号発生器の構成の一例を示すブロック
図である。
【符号の説明】
５２ 指示カーソル（設定可能レベルの上限を指示）
５４ 指示カーソル（設定可能レベルの下限を指示）
５６ 基準点指示カーソル（立ち上がり波形部分）
５７ 基準点指示カーソル（立ち下がり波形部分）
５８ 現在設定値基づく出力信号波形（立ち上がり部
分）
６０ 現在設定値基づく出力信号波形（立ち下がり部
分）
６２ 下限立ち上がり時間の波形
６４ 上限立ち上がり時間の波形
６６ 上限立ち下がり時間の波形
６８ 下限立ち下がり時間の波形BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram showing a display example of an output waveform information display method according to the present invention. FIG. 2 is a block diagram showing an example of a configuration of a signal generator suitable for applying the present invention. FIG. 3 is a circuit diagram showing an example of a configuration of a main part of the waveform adjustment circuit of FIG. 2; FIG. 4 is a block diagram showing an example of a configuration of a conventional signal generator. [Description of Signs] 52 Instruction Cursor (Indicates the upper limit of the settable level) 54 Instruction Cursor (Indicates the lower limit of the settable level) 56 Reference Point Instruction Cursor (rising waveform part) 57 Reference Point Instruction Cursor (falling waveform part) 58 Output signal waveform based on current set value (rising portion) 60 Output signal waveform based on current set value (falling portion) 62 Waveform of lower limit rise time 64 Waveform of upper limit rise time 66 Waveform of upper limit fall time 68 Lower limit fall time Waveform
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−64117（ＪＰ，Ａ) 特開 昭61−246679（ＪＰ，Ａ) 特開 昭60−252278（ＪＰ，Ａ) 特開 昭63−271541（ＪＰ，Ａ) 特開 昭63−284992（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/3183 G01R 1/28 G06F 1/02 H03B 28/00 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-64117 (JP, A) JP-A-61-246679 (JP, A) JP-A-60-252278 (JP, A) JP-A 63-64278 271541 (JP, A) JP-A-63-284992 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G01R 31/3183 G01R 1/28 G06F 1/02 H03B 28/00
Claims (1)
り時間を調整可能な信号発生器の表示手段に出力波形情
報を表示する方法であって、 上記出力信号の現在の設定に対応した波形を表示すると
共に、上記出力信号の上記立ち上がり時間又は上記立ち
下がり時間の設定可能範囲の上限値又は下限値を表す波
形を表示することを特徴とする出力波形情報表示方法。(57) [Claim 1] A method of displaying output waveform information on a display means of a signal generator capable of adjusting a rise time or a fall time of an output signal, the method comprising: And displaying a waveform representing an upper limit value or a lower limit value of a settable range of the rise time or the fall time of the output signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19928097A JP3474084B2 (en) | 1997-07-09 | 1997-07-09 | Output waveform information display method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19928097A JP3474084B2 (en) | 1997-07-09 | 1997-07-09 | Output waveform information display method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1130654A JPH1130654A (en) | 1999-02-02 |
| JP3474084B2 true JP3474084B2 (en) | 2003-12-08 |
Family
ID=16405174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19928097A Expired - Fee Related JP3474084B2 (en) | 1997-07-09 | 1997-07-09 | Output waveform information display method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3474084B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105510651A (en) * | 2015-11-25 | 2016-04-20 | 惠州市德赛西威汽车电子股份有限公司 | Pulse generator and reversal test system |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6483201B2 (en) * | 2017-06-22 | 2019-03-13 | アンリツ株式会社 | Emphasis generator and emphasis generation method |
| CN109188035B (en) * | 2018-11-07 | 2021-01-26 | 华自科技股份有限公司 | Input signal generation method, switching value test system, storage medium, and device |
-
1997
- 1997-07-09 JP JP19928097A patent/JP3474084B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105510651A (en) * | 2015-11-25 | 2016-04-20 | 惠州市德赛西威汽车电子股份有限公司 | Pulse generator and reversal test system |
| CN105510651B (en) * | 2015-11-25 | 2019-02-01 | 惠州市德赛西威汽车电子股份有限公司 | Impulse generator and reversing test macro |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1130654A (en) | 1999-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0314084B1 (en) | Driving apparatus | |
| EP0319661A2 (en) | Source electrode driving circuit for matrix type liquid crystal display apparatus | |
| JP2001147420A (en) | Active matrix type liquid crystal display device, data signal line driving circuit, and method for driving liquid crystal display device | |
| KR20030015033A (en) | Power of sequence for apparatus and driving for method thereof | |
| KR100209643B1 (en) | Driving circuit for liquid crystal display element | |
| US5329288A (en) | Flat-panel display device | |
| US20030184533A1 (en) | Apparatus and method for automatically adjusting reset ramp waveform of plasma display panel | |
| JP3474084B2 (en) | Output waveform information display method | |
| JP4224663B2 (en) | Liquid crystal display device having a multi-timing controller (Liquid Crystal Display Device Multi-timing Controller) | |
| KR100333986B1 (en) | A diriving circuit of a tft lcd for a compensation of kick back voltage | |
| JPS6155676B2 (en) | ||
| KR0142468B1 (en) | The central display driving system and methd of liquid crystal display system on the practical screen | |
| JP3561111B2 (en) | Digital cursor generation circuit and method for serial digital television waveform monitor | |
| KR20000003152A (en) | Tft(thin film transistor) lcd(liquid crystal display) capable of controlling a gate on voltage waveform | |
| JPS5995472A (en) | Waveform display device | |
| JP2890980B2 (en) | Gradation power supply circuit | |
| JPH07295726A (en) | Coordinate detector | |
| JP2629480B2 (en) | Driving method of liquid crystal display and driving device thereof | |
| JPS63296023A (en) | Liquid crystal display device | |
| JPH04289819A (en) | Liquid crystal display device | |
| SU968846A1 (en) | Device for address control of cathode-ray tube for information display system | |
| KR920004991Y1 (en) | Control circuit of parallel synchronizing signal for flat display | |
| KR920004395B1 (en) | Mode selecting circuit for monitor | |
| JP3448495B2 (en) | LCD drive integrated circuit | |
| KR0173266B1 (en) | Automatic gain control device of monitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |