JP3464967B2 - Image display device - Google Patents
Image display deviceInfo
- Publication number
- JP3464967B2 JP3464967B2 JP2000218425A JP2000218425A JP3464967B2 JP 3464967 B2 JP3464967 B2 JP 3464967B2 JP 2000218425 A JP2000218425 A JP 2000218425A JP 2000218425 A JP2000218425 A JP 2000218425A JP 3464967 B2 JP3464967 B2 JP 3464967B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- display
- buffer memory
- area
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、画像データをバッ
ファメモリに記憶する描画処理を行い、バッファメモリ
に記憶されている画像データを周期的に読出して表示す
る画像表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display device for performing drawing processing for storing image data in a buffer memory and periodically reading and displaying the image data stored in the buffer memory.
【０００２】[0002]
【従来の技術】従来から、テレビジョン放送を受信した
り、記録媒体から記録されている画像データを連続的に
再生する場合には、連続的に供給される画像データをそ
のまま表示して画像表示が可能であるけれども、装置内
部で画像データを生成する場合には、一旦ビデオＲＡＭ
などと呼ばれるバッファメモリに描画処理を行い、バッ
ファメモリから画像データを周期的に読出して表示して
いる。表示する画像データに変更がある場合には、変更
部分のみ画像データを再描画すればよいので、画像デー
タの表示にかかる負担が軽減される。バッファメモリを
用いて画像表示を行う構成は、コンピュータなどの情報
処理装置では、一般的に行われている。2. Description of the Related Art Conventionally, when receiving a television broadcast or continuously reproducing image data recorded from a recording medium, the image data continuously supplied is displayed as it is. Although it is possible, if you want to generate image data inside the device, once you have a video RAM.
A drawing process is performed in a buffer memory called "etc.", and image data is periodically read from the buffer memory and displayed. When there is a change in the image data to be displayed, it is sufficient to redraw the image data only in the changed portion, so that the burden of displaying the image data is reduced. A configuration for displaying an image using a buffer memory is generally performed in an information processing device such as a computer.
【０００３】近年車両に搭載されるオーディオ装置は、
テレビジョン受信機能やナビゲーション機能、あるいは
ＤＶＤ（Digital Versatile Disc）などのビデオディス
ク再生機能などが統合されるようになってきている。こ
のような統合形の車載装置は、画像の受信や再生を行わ
ないオーディオ装置として使用する際にも、表示画面を
利用して、オーディオ再生に関連する表示や、車両の状
態表示などを行うようにしている。Recently, audio devices mounted on vehicles are
A television receiving function, a navigation function, a video disc reproducing function such as a DVD (Digital Versatile Disc), and the like have been integrated. When such an integrated vehicle-mounted device is used as an audio device that does not receive or play back images, the display screen is used to display audio playback-related displays or vehicle status displays. I have to.
【０００４】図１０は、テレビジョン受信機能とオーデ
ィオ装置としての機能とを一体化したＴＶ一体機１の外
観構成を示す。ＴＶ一体機１は、車室内の運転席付近の
コンソールに装着され、液晶表示素子（ＬＣＤ）などを
用いる表示パネル２で画像表示を行う。表示パネル２の
周辺には、入力操作を行う操作部３が設けられる。ＴＶ
一体機１には、車両が備える発電機とバッテリとを含む
電源から動作用の電力が供給される。FIG. 10 shows an external configuration of a TV integrated machine 1 in which a television receiving function and a function as an audio device are integrated. The TV-integrated machine 1 is mounted on a console near a driver's seat in a passenger compartment and displays an image on a display panel 2 using a liquid crystal display element (LCD) or the like. An operation unit 3 for performing an input operation is provided around the display panel 2. TV
Electric power for operation is supplied to the integrated machine 1 from a power source including a generator and a battery included in the vehicle.
【０００５】ＴＶ一体機１は、電源スイッチが投入され
ない間は何も表示パネル２で画像表示は行わない。電源
スイッチが投入されると、予め内部のマイクロコンピュ
ータに設定されている初期動作が行われ、操作部３への
利用者の操作でオーディオ機能が選択されると、オーデ
ィオ機能に関連する画像表示が表示パネル２で行われ
る。オーディオ機能に関連する画像表示は、描画処理の
負担を軽減し、かつ表示のちらつきなどを避けるため、
各周期毎に消去して書直すのではなく、変更があった部
分のみを再描画し、変更がない部分はそのままバッファ
メモリに記憶させたままにしておく。このようにしてＴ
Ｖ一体機１の表示パネル２でオーディオ装置としての動
作時に表示される画面としては、ボリウムやイコライザ
のレベル表示や、テレビジョンやラジオとして受信可能
な放送局名、あるいはスペクトルアナライザ表示などが
行われる。図１０では、ＦＭ放送受信に関連する表示が
行われている。The TV integrated machine 1 does not display any image on the display panel 2 until the power switch is turned on. When the power switch is turned on, the initial operation preset in the internal microcomputer is performed, and when the audio function is selected by the user's operation on the operation unit 3, the image display related to the audio function is displayed. This is performed on the display panel 2. The image display related to the audio function reduces the burden of drawing processing and avoids flicker in the display.
Instead of erasing and rewriting every cycle, only the changed portion is redrawn, and the unchanged portion is stored in the buffer memory as it is. In this way T
As a screen displayed on the display panel 2 of the V-integrated machine 1 when operating as an audio device, a level display of a volume or equalizer, a broadcasting station name receivable as a television or radio, or a spectrum analyzer display is displayed. . In FIG. 10, a display related to FM broadcast reception is performed.
【０００６】画像表示に関連して、電圧低下などの異常
を検出し、表示異常を防ぐことに関連する先行技術が、
たとえば特開平９−６２２２３号公報、特開平７−９２
９２７号公報、特開平７−１９９８５０号公報などに開
示されている。特開平９−６２２２３号公報には、電源
ラインのオン／オフおよび瞬断を検出して、ディスプレ
イオフ信号を非表示レベルとして表示画面の乱れを低減
させる液晶表示装置の電源回路についての先行技術が開
示されている。特開平７−９２９２７号公報には、陰極
線管ディスプレイ装置で、高圧の異常放電が生じてフォ
ーカス電圧が低下すると、自動的に検出して復帰させる
ことができる陰極線管ディスプレイ装置についての先行
技術が開示されている。特開平７−１９９８５０号公報
には、複数の表示素子を配列して映像や情報表示等に用
いる大画面カラーディスプレイ装置で、各表示素子やそ
の駆動回路の異常を検出し、不点灯などによる画質低下
を防止し、故障状況を把握する先行技術が開示されてい
る。Prior art relating to detecting abnormalities such as voltage drop and preventing abnormal display in relation to image display is
For example, JP-A-9-62223 and JP-A-7-92.
No. 927, Japanese Patent Laid-Open No. 7-199850, and the like. Japanese Unexamined Patent Application Publication No. 9-62223 discloses a prior art of a power supply circuit of a liquid crystal display device that detects on / off and instantaneous interruption of a power supply line and sets a display off signal as a non-display level to reduce disturbance of a display screen. It is disclosed. Japanese Patent Laid-Open No. 7-92927 discloses a prior art of a cathode ray tube display device capable of automatically detecting and recovering when a high voltage abnormal discharge occurs and the focus voltage is lowered in the cathode ray tube display device. Has been done. Japanese Unexamined Patent Publication No. 7-199850 discloses a large-screen color display device in which a plurality of display elements are arranged and used for displaying images and information. Prior arts for preventing the deterioration and grasping the failure situation are disclosed.
【０００７】[0007]
【発明が解決しようとする課題】図１０に示すようなＴ
Ｖ一体機１は、いわゆるマイカーなど個人用の乗用車に
多く搭載される。マイカーでは、稼働率が低いことがあ
り、暗電流が流れてバッテリの充電状態が劣化し、いわ
ゆる弱っている状態になる可能性がある。バッテリが弱
っている状態で、エアコンなどの大電力消費装置がＯＮ
／ＯＦＦすると、ＴＶ一体機１の電源電圧も降下し、瞬
断状態になる可能性がある。この場合、ＴＶ一体機１内
で瞬断を検知することができず、表示バッファに記憶さ
れているデータのみ異常が発生していても、ＴＶ一体機
１では、表示パネル２の表示が次に動作モードを切換え
て全面的に切換えられるまでは、異常が生じたまま継続
する可能性がある。表示パネル２の表示に異常が生じる
と、表示パネル２の表示が見にくくなり、またＴＶ一体
機１に故障が生じているような印象を利用者に与えてし
まう。[Problems to be Solved by the Invention] As shown in FIG.
The V-integrated machine 1 is often mounted on a personal passenger car such as a so-called personal car. In a car, the operating rate may be low, and dark current may flow to deteriorate the state of charge of the battery, resulting in a so-called weak state. High power consumption devices such as air conditioners are turned on when the battery is weak
When it is turned off, the power supply voltage of the TV integrated machine 1 is also lowered, and there is a possibility of a momentary interruption. In this case, even if the instantaneous interruption cannot be detected in the TV integrated machine 1 and only the data stored in the display buffer is abnormal, the display on the display panel 2 of the TV integrated machine 1 is There is a possibility that an abnormality may continue until the operation mode is completely switched to another. If the display on the display panel 2 is abnormal, the display on the display panel 2 becomes difficult to see, and the user is given the impression that the TV-integrated machine 1 is out of order.
【０００８】前述の特開平９−６２２２３号公報、特開
平７−９２９２７号公報、特開平７−１９９８５０号公
報などに開示されている先行技術と同様な考え方を車載
用のＴＶ一体機１に適用すると、バッファメモリの電源
電圧を監視し、瞬断状態などが検出されるときに、再描
画処理を行うようにすればよいことになる。しかしなが
ら、バッファメモリの記憶内容に異常が生じる電源の瞬
断の程度は、必ずしも一定していない。少しでも異常が
生じる可能性がある段階で再描画を行うようにすると、
再描画の頻度が大きくなり、かえって見にくくなる可能
性がある。異常と判断する基準を厳しく設定すれば、異
常と判断されないのに画像表示が乱れる可能性が生じ
る。[0008] The same idea as the prior art disclosed in the above-mentioned JP-A-9-62223, JP-A-7-92927, JP-A-7-199850 and the like is applied to the vehicle-mounted TV integrated unit 1. Then, it suffices to monitor the power supply voltage of the buffer memory and perform the redrawing process when a momentary interruption or the like is detected. However, the degree of instantaneous power interruption that causes an abnormality in the stored contents of the buffer memory is not always constant. If you try to redraw when there is a possibility that something is wrong,
The frequency of redrawing increases, which may make it difficult to see. If the criterion for determining an abnormality is set strictly, there is a possibility that the image display will be disturbed even though it is not determined to be an abnormality.
【０００９】本発明の目的は、表示に異常が生じている
か否かを自動的に判断し、異常が生じている場合には表
示を自動復帰させて、使用者に不都合を与えない画像表
示装置を提供することである。An object of the present invention is to automatically judge whether or not an abnormality has occurred in the display, and to automatically restore the display when the abnormality has occurred, so that the image display device does not cause any inconvenience to the user. Is to provide.
【００１０】[0010]
【課題を解決するための手段】本発明は、予め定める画
素数を有する表示器で画像表示を行うための画像データ
を、各画素に対応する記憶領域を有するバッファメモリ
使用の描画処理によって形成し、該バッファメモリに記
憶される画像データを周期的に読出して表示する画像表
示装置において、該バッファメモリの記憶内容に異常が
生じているか否かを判断する異常判断手段と、該異常判
断手段によって、バッファメモリの記憶内容に異常が生
じていると判断されるとき、該バッファメモリに対して
画像データの再描画を実行する再描画手段とを含み、該
表示器は、予め定める方向に、予め定めるドット数の画
素が配列される主走査線が形成され、該方向と交差する
方向に予め定めるライン数の主走査線が配列されて２次
元画素マトリクスを構成し、該バッファメモリは、該２
次元画素マトリクスを構成する全画素の画像データを記
憶するために必要な記憶容量よりも大きい記憶容量を有
して、各画素の画像データの記憶には使用されない空き
エリアが設けられ、該異常判断手段は、該空きエリアに
予め定めるデータを記憶させておいて、該データに変化
が生じるときに、前記バッファメモリの記憶内容に異常
が生じていると判断することを特徴とする画像表示装置
である。According to the present invention, image data for displaying an image on a display having a predetermined number of pixels is formed by a drawing process using a buffer memory having a storage area corresponding to each pixel. In an image display device for periodically reading and displaying the image data stored in the buffer memory, an abnormality determining means for determining whether or not an abnormality has occurred in the stored content of the buffer memory, and the abnormality determining means. And a redrawing means for executing redrawing of the image data to the buffer memory when it is determined that the stored content of the buffer memory is abnormal, and the display is preliminarily arranged in a predetermined direction. A two-dimensional pixel matrix is formed in which main scanning lines in which pixels of a predetermined number of dots are arranged are formed, and main scanning lines of a predetermined number of lines are arranged in a direction intersecting the direction. Configured, the buffer memory, the 2
A vacant area having a storage capacity larger than that required to store the image data of all the pixels forming the three-dimensional pixel matrix and not used for storing the image data of each pixel is provided. An image display device is characterized in that the means stores predetermined data in the empty area, and judges that an abnormality occurs in the stored content of the buffer memory when the data changes. is there.
【００１１】本発明に従えば、画像表示装置は、予め定
める画素数を有する表示器で画像表示を行う。画像デー
タは、各画素に対応する記憶領域を有するバッファメモ
リを使用して描画処理によって形成する。バッファメモ
リに記憶される画像データは、周期的に読出して表示器
によって画像表示が行われる。画像表示装置には、異常
判断手段と再描画手段とが含まれる。異常判断手段は、
バッファメモリの記憶内容に異常が生じているか否かを
判断する。再描画手段は、異常判断手段によってバッフ
ァメモリの記憶内容に異常が生じていると判断されると
き、バッファメモリに対して画像データの再描画を実行
する。電源の瞬断などによって、バッファメモリの記憶
内容に異常が生じれば、異常判断手段によって異常と判
断され、再描画手段によって画像データの再描画が実行
されるので、表示器の表示内容に生じる異常が瞬時に自
動復旧され、利用者に不都合を与えない画像表示を行う
ことができる。According to the present invention, the image display device displays an image on a display having a predetermined number of pixels. The image data is formed by a drawing process using a buffer memory having a storage area corresponding to each pixel. The image data stored in the buffer memory is periodically read and the image is displayed on the display. The image display device includes an abnormality determining unit and a redrawing unit. The abnormality determination means is
It is determined whether or not the stored contents of the buffer memory are abnormal. The redrawing means executes redrawing of the image data to the buffer memory when the abnormality determining means determines that the stored content of the buffer memory is abnormal. If an abnormality occurs in the stored contents of the buffer memory due to a power interruption or the like, the abnormality determination unit determines that the abnormality and the redrawing unit redraws the image data. The abnormality is instantly and automatically restored, and an image can be displayed without causing any inconvenience to the user.
【００１２】[0012]
【００１３】また、表示器では、予め定める方向に、予
め定めるドット数の画素が配列される主走査線が形成さ
れ、主走査線の方向と交差する方向に予め定めるライン
数の主走査線が配列されて、２次元画素マトリクスが構
成される。バッファメモリは、表示器の２次元画素マト
リクスを構成する全画素の画像データを記憶するために
必要な記憶容量よりも大きい記憶容量を有し、バッファ
メモリには各画素の画像データの記憶には使用されない
空きエリアが設けられる。異常判断手段は、空きエリア
に予め定めるデータを記憶させておいて、空きエリアに
記憶されるデータに変化が生じるときにバッファメモリ
の記憶内容に異常が生じていると判断する。電源の異常
などによってバッファメモリの記憶内容に異常が生じれ
ば、空きエリアの記憶内容にも異常が生じ、異常判断手
段によって画像データに異常が生じていることを容易に
判断することができる。Further, in the display, main scanning lines in which pixels of a predetermined number of dots are arranged are formed in a predetermined direction, and a predetermined number of main scanning lines are formed in a direction intersecting the direction of the main scanning lines. Arranged to form a two-dimensional pixel matrix. The buffer memory has a storage capacity larger than the storage capacity required to store the image data of all the pixels forming the two-dimensional pixel matrix of the display, and the buffer memory has a storage capacity of the image data of each pixel. There is an unused area that is not used. The abnormality determining means stores predetermined data in the empty area and determines that the stored content of the buffer memory is abnormal when the data stored in the empty area changes. If an abnormality occurs in the storage content of the buffer memory due to an abnormality in the power supply or the like, an abnormality will occur in the storage content of the empty area, and the abnormality determining means can easily determine that the image data has an abnormality.
【００１４】また本発明で、前記バッファメモリは、連
続したアドレスの記憶領域に、前記ドット数分の前記主
走査線を構成する画素に対応する画像データの記憶エリ
アと、予め定める容量の前記空きエリアとが、交互に設
けられることを特徴とする。Further, in the present invention, the buffer memory has a storage area of continuous addresses, a storage area of image data corresponding to the pixels forming the main scanning line corresponding to the number of dots, and an empty space of a predetermined capacity. The areas are alternately provided.
【００１５】本発明に従えば、バッファメモリには、連
続したアドレスの記憶領域に、ドット数分の主走査線を
構成する画素に対応する画像データの記憶エリアと、予
め定める容量の空きエリアとが交互に設けられるので、
主走査線方向の画像データをライン毎に読取ったあと、
空きエリアのデータを読取ってライン毎に画像データに
異常が生じているか否かの判断を行うことができる。According to the present invention, in the buffer memory, the storage area of consecutive addresses, the storage area of the image data corresponding to the pixels forming the main scanning line for the number of dots, and the empty area of the predetermined capacity are provided. Are alternately provided,
After reading the image data in the main scanning line direction line by line,
It is possible to read the data in the vacant area and determine for each line whether or not there is an abnormality in the image data.
【００１６】また本発明で、前記バッファメモリは、行
アドレスと列アドレスとの多重指定でアクセスし、行ア
ドレス数が前記主走査線のライン数以上で、列アドレス
数が前記主走査線のドット数よりも大きいＤＲＡＭであ
り、前記主走査線を構成する画素に対応する画像データ
の記憶エリアは、各行アドレス毎に１または複数設けら
れ、前記空きエリアは、各行アドレス毎に、該画像デー
タの記憶に使用しない部分に設けられ、前記異常判断手
段は、各行アドレス毎に１回の割合で、該空きエリアに
記憶させておいたデータに変化が生じているか否かの判
断を前記異常の判断として行うことを特徴とする。Further, in the present invention, the buffer memory is accessed by multiple designation of a row address and a column address, the number of row addresses is equal to or more than the number of lines of the main scanning line, and the number of column addresses is a dot of the main scanning line. 1 or a plurality of storage areas of image data corresponding to the pixels forming the main scanning line are provided for each row address, and the empty area is provided for each row address of the image data. The abnormality determining means, which is provided in a portion not used for storage, determines whether or not the data stored in the empty area has changed at a rate of once for each row address. It is characterized by performing as.
【００１７】本発明に従えば、バッファメモリとして、
行アドレスと列アドレスとの多重指定でアクセスし、行
アドレスが主走査線のライン数以上で、列アドレス数が
主走査線のドット数よりも大きいＤＲＡＭを使用する。
このようなＤＲＡＭは、今日の半導体メモリとしては最
も一般的なものであり、大容量のバッファメモリを容易
に実現することができる。ＤＲＡＭを使用するバッファ
メモリには、主走査線を構成する画素に対応する画像デ
ータの記憶エリアが、各行アドレス毎に１または複数設
けられ、空きエリアは、各行アドレス毎に、画像データ
の記憶に使用しない部分に設けられる。異常判断手段
は、各行アドレス毎に１回の割合で、空きエリアに記憶
させておいたデータに変化が生じているか否かの判断を
異常判断として行うので、ＤＲＡＭから行アドレスを指
定して表示のために画像データを読取る毎に異常が生じ
ているか否かの判断を行うことができる。According to the present invention, as the buffer memory,
A DRAM is used which is accessed by multiple designation of a row address and a column address, and the row address is equal to or larger than the number of main scanning lines and the number of column addresses is larger than the number of dots of the main scanning line.
Such a DRAM is the most common semiconductor memory today, and a large-capacity buffer memory can be easily realized. In a buffer memory using a DRAM, one or a plurality of image data storage areas corresponding to pixels forming a main scanning line are provided for each row address, and an empty area is provided for storing image data for each row address. It is provided in the unused part. The abnormality determining means determines whether or not there is a change in the data stored in the empty area, once for each row address, as an abnormality determination. Therefore, the row address is designated and displayed from the DRAM. Therefore, every time the image data is read, it can be determined whether or not an abnormality has occurred.
【００１８】また本発明で、前記バッファメモリは、前
記主走査線方向の画像データの記憶とに必要な記憶容量
を前記ライン数分有する表示バッファエリアと、表示バ
ッファエリア外に設けられる非表示エリアとを有し、前
記異常判断手段は、該表示バッファエリア内で予め代表
として選択されるラインに記憶される画像データに対
し、該非表示エリアの少なくとも一部に、予め定める対
応関係を有するデータを記憶しておき、前記表示器での
表示周期毎に、該ラインの画像データと該対応関係を有
するデータとの比較を行って、該対応関係の有無に基づ
いて異常の判断を行うことを特徴とする。Further, in the present invention, the buffer memory has a display buffer area having a storage capacity necessary for storing image data in the main scanning line direction by the number of lines, and a non-display area provided outside the display buffer area. And the abnormality determination means stores data having a predetermined correspondence relationship with at least a part of the non-display area with respect to image data stored in a line selected as a representative in the display buffer area in advance. It is stored, and the image data of the line is compared with the data having the correspondence for each display cycle of the display, and the abnormality is judged based on the presence or absence of the correspondence. And
【００１９】本発明に従えば、バッファメモリには、主
走査線方向の画像データの記憶に必要な記憶容量をライ
ン数分有する表示バッファエリアと、表示バッファエリ
ア外に設けられる非表示エリアとを有する。異常判断手
段は、表示バッファエリア内で予め代表として選択され
るラインと、非表示エリアとに、予め定める対応関係を
有するデータを記憶しておいて、表示器での表示周期毎
に、対応関係を有するデータの比較を行って、対応関係
の有無に基づいて異常の判断を行う。バッファメモリに
供給する電源電圧の異常などによって、バッファメモリ
の記憶内容に異常が生じれば、代表として選択されたラ
インの記憶内容と非表示エリアの記憶内容との対応関係
が損なわれるので、画像データに異常が生じているか否
かを対応関係の有無に基づいて判断することができる。According to the present invention, the buffer memory has a display buffer area having a storage capacity required for storing image data in the main scanning line direction by the number of lines, and a non-display area provided outside the display buffer area. Have. The abnormality determining means stores data having a predetermined correspondence relationship between the line previously selected as a representative in the display buffer area and the non-display area, and the correspondence relationship is stored for each display cycle of the display. Are compared and the abnormality is determined based on the presence / absence of a correspondence relationship. If an abnormality occurs in the storage content of the buffer memory due to an abnormality in the power supply voltage supplied to the buffer memory, the correspondence between the storage content of the line selected as a representative and the storage content of the non-display area will be lost. It is possible to determine whether or not there is an abnormality in the data based on the presence or absence of the correspondence relationship.
【００２０】[0020]
【００２１】[0021]
【００２２】[0022]
【００２３】[0023]
【００２４】また本発明で、前記バッファメモリの空き
エリアには、前記画像データに誤りが生じているとき、
その誤りを訂正可能な訂正コードが記憶され、前記再描
画手段は、該訂正コードに基づいて、対応する画像デー
タが訂正可能であるか否かを判断し、訂正可能であれば
画像データの訂正を行い、訂正不可能であれば、前記画
像データの再描画処理を実行することを特徴とする。In the present invention, when an error occurs in the image data in the empty area of the buffer memory,
A correction code capable of correcting the error is stored, and the redrawing means determines whether or not the corresponding image data can be corrected based on the correction code, and corrects the image data if correctable. If it is not correctable, a redrawing process of the image data is executed.
【００２５】本発明に従えば、バッファメモリの空きエ
リアには、画像データに誤りが生じているときに誤りを
訂正可能な訂正コードが記憶され、再描画手段は、訂正
コードに基づいて、対応する画像データが訂正可能であ
るか否かを判断し、訂正可能であれば画像データの訂正
を行うので、画像データの再描画に要する時間を短縮す
ることができる。訂正不可能なときには、画像データの
再描画処理を実行するので、画像データを確実に再現す
ることができる。According to the present invention, a correction code capable of correcting an error when an error occurs in the image data is stored in the empty area of the buffer memory, and the redrawing means responds based on the correction code. It is determined whether or not the image data to be corrected is correctable, and if it is correctable, the image data is corrected. Therefore, the time required for redrawing the image data can be shortened. When the image data cannot be corrected, the image data redrawing process is executed, so that the image data can be reliably reproduced.
【００２６】[0026]
【００２７】[0027]
【００２８】[0028]
【発明の実施の形態】図１は、本発明の実施の一形態と
しての画像表示装置１０の概略的な機能構成を示す。画
像表示装置１０では、陰極線管（ＣＲＴ）や液晶表示装
置（ＬＣＤ）などの表示器１１で、バッファメモリ１２
に記憶されている画像データに基づくラスタスキャン方
式の画像表示を行う。バッファメモリ１２の記憶容量
は、表示器１１で表示する画像データの記憶に必要な容
量よりは大きく、画像データを記憶する表示バッファエ
リア１３と、画像データの記憶には使用しない非表示エ
リア１４とを含む。また、表示バッファエリア１３内に
も、実際に表示器１１で表示される画像データの記憶に
は使用されない空きエリア１５が設けられる。1 shows a schematic functional configuration of an image display device 10 as an embodiment of the present invention. The image display device 10 includes a display 11 such as a cathode ray tube (CRT) or a liquid crystal display (LCD), and a buffer memory 12
The image is displayed by the raster scan method based on the image data stored in the. The storage capacity of the buffer memory 12 is larger than the capacity required for storing the image data displayed on the display unit 11, and includes a display buffer area 13 for storing the image data and a non-display area 14 not used for storing the image data. including. Further, in the display buffer area 13, an empty area 15 which is not used for storing the image data actually displayed on the display 11 is also provided.
【００２９】表示器１１の表示画面は、たとえば横方向
の主走査線１６方向に４００ドットの画素１７が配列さ
れ、さらに主走査線１６と垂直な縦方向に２４０ライン
分の主走査線１６が配列される。すなわち、表示器１１
では４００ドット×２４０ドットの２次元マトリクス状
に配列される画素１７による画像表示が行われる。On the display screen of the display device 11, for example, 400 dots of pixels 17 are arranged in the horizontal main scanning line 16 direction, and further 240 main scanning lines 16 in the vertical direction perpendicular to the main scanning line 16. Arranged. That is, the display 11
In, the image display is performed by the pixels 17 arranged in a two-dimensional matrix of 400 dots × 240 dots.
【００３０】バッファメモリ１２は、ダイナミックＲＡ
Ｍ（以下、「ＤＲＡＭ」と略称する）を用いて構成され
る。ＤＲＡＭは、端子数を削減するために、アドレス信
号を行（ＲＯＷ）と列（ＣＯＬＵＭＮ）とに多重化して
指定する。同一の行アドレスにはたとえば５１２の列ア
ドレスを指定して１つの記憶素子１８にアクセスするこ
とができる。同期形ＤＲＡＭ（以下、「ＳＤＲＡＭ」と
略称する）と呼ばれるＤＲＡＭには、１つの行アドレス
を与えたあとで、連続した５１２の列アドレスに相当す
る記憶素子１８に高速でアクセスする機能が備えられて
いる。また、行アドレスや列アドレスは、２の累乗の値
とする方が効率的であるので、バッファメモリ１２は、
２５６ライン分の主走査線１６方向の画素１７に対し、
５１２の列アドレスを対応させている。主走査線方向の
画素１７の配列数は４００ドットであるので、表示バッ
ファエリア１３には、各主走査線１６に対応するライン
毎に５１２−４００＝１１２ドット分の空きエリア１５
が生じる。また、２４０ライン分の主走査線１６を有す
る表示器１１に対して、２５６ライン分の記憶素子１８
を有するので、２５６−２４０＝１６ライン分が非表示
エリア１４として確保される。The buffer memory 12 is a dynamic RA.
It is configured by using M (hereinafter, abbreviated as “DRAM”). In order to reduce the number of terminals, the DRAM multiplexes and specifies address signals in rows (ROW) and columns (COLUMN). For example, 512 column addresses can be designated for the same row address to access one storage element 18. A DRAM called a synchronous DRAM (hereinafter, abbreviated as "SDRAM") has a function of, after giving one row address, accessing a storage element 18 corresponding to 512 continuous column addresses at high speed. ing. Since it is more efficient to set the row address and the column address to powers of 2, the buffer memory 12
For the pixels 17 in the main scanning line 16 direction for 256 lines,
The column address of 512 is made to correspond. Since the number of pixels 17 arranged in the main scanning line direction is 400 dots, the display buffer area 13 has a vacant area 15 of 512-400 = 112 dots for each line corresponding to each main scanning line 16.
Occurs. Further, with respect to the display device 11 having the main scanning lines 16 for 240 lines, the storage elements 18 for 256 lines are provided.
Therefore, 256-240 = 16 lines are secured as the non-display area 14.
【００３１】本実施形態では、バッファメモリ１２の記
憶素子１８を、表示器１１の１画素１７あたり４ビット
使用する。すなわち、４ビット／ピクセルの構成を有す
る。４ビットのデータは、カラールックアップテーブル
１９で、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色に、６
ビットずつ割当てる組合わせの指定に用いる。カラール
ックアップテーブル１９では、ＲＧＢの３色を各６ビッ
トずつ、全体で２18種類の色の組合わせをパレットとし
て１６種類設定しておき、各画素毎に４ビットの画像デ
ータでいずれか１つのパレットを選択することができ
る。カラールックアップテーブル１９で選択されたＲＧ
Ｂの画像データは、デシタル／アナログ（以下、「Ｄ／
Ａ」と略称する）変換器２０でアナログの画像信号に変
換され、表示器１１によるカラー表示が行われる。In this embodiment, the storage element 18 of the buffer memory 12 uses 4 bits for each pixel 17 of the display 11. That is, it has a configuration of 4 bits / pixel. The 4-bit data is stored in the color look-up table 19 for 6 primary colors of red (R), green (G), and blue (B).
It is used to specify the combination of bit allocation. In the color look-up table 19, 16 colors are set for each of the three colors of RGB, 6 bits each, and a total of 2 18 kinds of color combinations are set as a palette, and any one of 4 bits of image data is set for each pixel. You can select one palette. RG selected in the color lookup table 19
The image data of B is digital / analog (hereinafter, “D /
The image is converted into an analog image signal by the converter 20 and is color-displayed by the display 11.
【００３２】バッファメモリ１２の記憶容量を表示器１
１で必要となる画素１７に対応して必要な記憶容量より
も大きくしておき、さらに表示バッファエリア１３内に
も空きエリア１５を設ける方法は従来からも行われてい
る。空きエリア１５を設けないで、表示バッファエリア
１３内には表示器１１の主走査線１６を構成する画素１
７を連続的に割当てることもできる。しかしながら、バ
ッファメモリ１２のアクセスは２進数で表すと都合がよ
いのに対し、一般に、表示器１１で主走査線１６を構成
する画素１７のドット数は、２進数表示ではきりのよい
数値とはならない。したがって、空きエリア１５を設け
ても、各主走査線１６方向の画素１７に対し、行アドレ
スを変えてアクセスする方が各画素１７と記憶素子１８
との対応関係を解りやすくすることができる。The storage capacity of the buffer memory 12 is displayed on the display unit 1.
A method has been conventionally used in which the storage capacity is made larger than the required storage capacity corresponding to the pixel 17 required for 1, and the empty area 15 is also provided in the display buffer area 13. Without providing the vacant area 15, the pixels 1 forming the main scanning line 16 of the display 11 are provided in the display buffer area 13.
It is also possible to assign 7 consecutively. However, it is convenient to access the buffer memory 12 by a binary number. In general, however, the number of dots of the pixels 17 forming the main scanning line 16 in the display unit 11 is not a clear number in the binary number display. I won't. Therefore, even if the vacant area 15 is provided, it is better to access the pixels 17 in the direction of each main scanning line 16 by changing the row address.
It is possible to make it easy to understand the correspondence relationship with.
【００３３】本実施形態では、バッファメモリ１２に生
じる各行アドレス毎の空きエリア１５を利用して、バッ
ファメモリ１２に供給する電源電圧の瞬断などによる画
像データの異常の有無の判断を行う。表示バッファエリ
ア１３は、表示器１１の画素１７のドット数である４０
０×２４０に対し、５１２×２５６の記憶素子１８を対
応させることができる。表示器１１の画素１７で構成す
る２次元マトリクスを画像表示のための実エリアとする
と、これに対応するバッファメモリ１２の記憶領域は仮
想エリアと考えることができ、この場合実エリアよりも
仮想エリアの方が大きくなる。前述のように、表示器１
１の各主走査線１６を、異なる行アドレスの仮想エリア
に割当てると、仮想エリアは表示器１１で２４０ライン
分の主走査線１６に対応する表示バッファエリア１３
と、主走査線１６に対応しない非表示エリア１４とに分
けることができる。さらに表示バッファエリア１３で
も、各行アドレス毎に画像データを記憶する４００ドッ
ト分の領域と、画像データの記憶には使用しない１２ド
ット分の空きエリア１５が設けられることになる。本実
施形態では、図１に示す異常判断手段２１が、空きエリ
ア１５に任意の値をライン毎に書込み、各ラインの画像
データを順次読取って表示器１１で表示する際に、空き
エリアに書込んだ値を読取り、元の値と比較する。任意
の値は、プログラムで指定し元の値は、プログラムＲＯ
Ｍ２７内などに保存しておく。空きエリア１５に書込ん
だ値と元の値とが異なるときは、バッファメモリ１２の
電源瞬断等が起こっていることになり、割込みなどによ
ってマイクロコンピュータに知らせ、再描画手段２２に
よる表示画面の再描画が実行される。In the present embodiment, the empty area 15 for each row address generated in the buffer memory 12 is used to determine whether or not there is an abnormality in the image data due to a momentary interruption of the power supply voltage supplied to the buffer memory 12. The display buffer area 13 is 40, which is the number of dots of the pixels 17 of the display 11.
512 × 256 storage elements 18 can be associated with 0 × 240. When the two-dimensional matrix formed by the pixels 17 of the display device 11 is used as a real area for image display, the storage area of the buffer memory 12 corresponding to this can be considered as a virtual area. In this case, the virtual area is larger than the real area. Is bigger. As described above, the display 1
When each main scanning line 16 of No. 1 is assigned to a virtual area of a different row address, the virtual area is displayed on the display 11 by the display buffer area 13 corresponding to 240 main scanning lines 16.
And the non-display area 14 that does not correspond to the main scanning line 16. Further, in the display buffer area 13 as well, an area of 400 dots for storing image data for each row address and an empty area 15 of 12 dots not used for storing image data are provided. In the present embodiment, when the abnormality determining means 21 shown in FIG. 1 writes an arbitrary value in the empty area 15 for each line and sequentially reads the image data of each line and displays it on the display device 11, the empty area is written. Read the embedded value and compare with the original value. Arbitrary values are specified by the program, and the original value is the program RO
Save it in M27. When the value written in the vacant area 15 is different from the original value, it means that the power supply of the buffer memory 12 is momentarily cut off, and the microcomputer is notified by an interrupt or the like, and the display screen of the redrawing means 22 is displayed. Redrawing is executed.
【００３４】図２は、図１に示す画像表示装置１０の電
気的構成を示す。表示器１１は、カラー表示が可能で、
５．８インチや７インチの画面サイズを有するＬＣＤで
あり、図１の異常判断手段２１や再描画手段２２は、Ｃ
ＰＵ２５のプログラム動作によって実現される。ＣＰＵ
２５は、外部のＲＡＭ２６や内部のＲＡＭを使用しなが
ら、プログラムＲＯＭ２７に基づくプログラム動作を行
い、バッファメモリ１２に対する描画処理なども行う。
描画処理では、フォントＲＯＭ２８に予め格納されてい
る漢字フォントなども利用する。また、画像表示装置１
０は、表示器１１を、ナビゲーション装置、テレビジョ
ン受像機やビデオテープ再生装置、あるいは車両の車体
後部に備えるバックアイカメラなどと切換えて利用する
ための切換回路２９を備えている。FIG. 2 shows an electrical configuration of the image display device 10 shown in FIG. The display 11 is capable of color display,
It is an LCD having a screen size of 5.8 inches or 7 inches, and the abnormality determination means 21 and the redrawing means 22 of FIG.
It is realized by the program operation of the PU 25. CPU
25 uses external RAM 26 and internal RAM to perform program operations based on the program ROM 27, and also performs drawing processing for the buffer memory 12.
In the drawing process, a kanji font stored in the font ROM 28 in advance is also used. In addition, the image display device 1
Reference numeral 0 has a switching circuit 29 for switching the display 11 to a navigation device, a television receiver, a video tape reproducing device, or a back-eye camera provided at the rear of the vehicle body.
【００３５】ＣＰＵ２５とバッファメモリ１２やフォン
トＲＯＭ２８との間には、画像処理回路３０が設けら
れ、画像処理回路３０の中心的機能を果すデジタル回路
３１によって、バッファメモリ１２への描画処理と、バ
ッファメモリ１２から画像データを読出しての表示器１
１による画像表示とを制御する。デジタル回路３１を含
む画像処理回路３０は、ＣＰＵ２５のクロック信号を４
逓倍するクロック逓倍回路３２、画像表示のためのクロ
ック信号を発生する発振回路３３、発振回路３３からの
クロック信号や表示器１１からの垂直同期信号ＶＳＹに
基づいて、画像表示のための同期制御を行う同期制御回
路３４、表示器１１からの水平同期信号ＨＳＹを遅延さ
せて同期制御回路３４に与えるディレイ制御回路３５、
切換回路２９で映像切換や同期切換を行うタイミングを
生成する切換タイミング生成回路３６、各種動作のため
に使用するワークＲＡＭ３７、およびパラレルポート３
８なども含む。An image processing circuit 30 is provided between the CPU 25 and the buffer memory 12 or the font ROM 28, and a digital circuit 31 which plays a central function of the image processing circuit 30 performs drawing processing on the buffer memory 12 and buffering. Display 1 by reading out image data from the memory 12
1 to control the image display. The image processing circuit 30 including the digital circuit 31 outputs the clock signal of the CPU 25 to 4
A clock multiplication circuit 32 for multiplying, an oscillation circuit 33 for generating a clock signal for image display, a synchronization signal for image display based on a clock signal from the oscillation circuit 33 and a vertical synchronization signal VSY from the display unit 11. A synchronization control circuit 34 for performing, a delay control circuit 35 for delaying the horizontal synchronization signal HSY from the display 11 and giving it to the synchronization control circuit 34,
A switching timing generation circuit 36 that generates timing for performing video switching and synchronous switching in the switching circuit 29, a work RAM 37 used for various operations, and a parallel port 3.
Including 8, etc.
【００３６】図３は、図２に示す画像処理回路３０の電
気的構成を示す。画像処理回路３０内のデジタル回路３
１には、図２のＣＰＵ２５から直接の制御を受けるＣＳ
制御部４１が含まれ、さらにＣＳ制御部４１からの制御
で動作する描画制御部４２、ディスプレイ制御部４３、
オンスクリーン制御部４４、表示ＦＩＦＯＲＡＭ４５、
ＦＬＡＳＨ１制御部４６、ＦＬＡＳＨ２制御部４７、Ｓ
ＲＡＭ制御部４８、ＳＤＲＡＭ１制御部４９、ＳＤＲＡ
Ｍ２制御部５０、選択回路５１および分周回路５２が含
まれる。図２のプログラムＲＯＭ２７は、電気的に書換
え可能なＦＬＡＳＨＲＯＭで構成することができ、ＦＬ
ＡＳＨ１制御部３６で記憶内容を書換えることができ
る。フォントＲＯＭ２８も、ＦＬＡＳＨＲＯＭを用いて
構成することができ、ＦＬＡＳＨ２制御部３７で記憶内
容を変更することができる。ＲＡＭ２６は、スタチック
ＲＡＭ（以下、「ＳＲＡＭ」と略称する）で構成され、
ＳＲＡＭ制御部３８で書込みや読出しの制御が行われ
る。FIG. 3 shows an electrical configuration of the image processing circuit 30 shown in FIG. Digital circuit 3 in the image processing circuit 30
1 is a CS that is directly controlled by the CPU 25 of FIG.
The drawing control unit 42, the display control unit 43, which includes the control unit 41 and operates under the control of the CS control unit 41.
An on-screen control unit 44, a display FIFO RAM 45,
FLASH1 control unit 46, FLASH2 control unit 47, S
RAM control unit 48, SDRAM1 control unit 49, SDRA
An M2 control unit 50, a selection circuit 51, and a frequency dividing circuit 52 are included. The program ROM 27 shown in FIG. 2 can be composed of an electrically rewritable FLASHROM.
The ASH1 control unit 36 can rewrite the stored contents. The font ROM 28 can also be configured by using a FLASHROM, and the stored content can be changed by the FLASH2 control unit 37. The RAM 26 is composed of a static RAM (hereinafter, abbreviated as “SRAM”),
The SRAM control unit 38 controls writing and reading.
【００３７】本実施形態ではバッファメモリ１２やワー
クＲＡＭ３７として、ＳＤＲＡＭを使用することができ
る。このため、デジタル回路３１内にはＳＤＲＡＭ１制
御部３９とＳＤＲＡＭ２制御部４０とが設けられ、アク
セスに必要な制御信号やアドレス信号の制御をそれぞれ
行う。クロック信号の選択のために選択回路４１が設け
られ、分周して外部に出力するために分周回路４２も設
けられる。In this embodiment, SDRAM can be used as the buffer memory 12 and the work RAM 37. Therefore, the SDRAM 1 control unit 39 and the SDRAM 2 control unit 40 are provided in the digital circuit 31 to control the control signals and address signals necessary for access. A selection circuit 41 is provided for selecting the clock signal, and a frequency dividing circuit 42 is also provided for dividing and outputting to the outside.
【００３８】図４および図５は、バッファメモリ１２内
での画面のピクセル構成を示す。図４に示すように、１
画面分は横方向であるＸ＝５１２ドットと、縦方向であ
るＹ＝２５６ドットとに、記憶素子１８が２次元マトリ
クス状に配列されて仮想エリアが構成される。バッファ
メモリ１２は、たとえば８Ｍビット分の記憶素子１８を
有するＳＤＲＡＭであり、図４に示すような１画面分の
仮想エリアを、図５に示すように８画面分取ることがで
きる。図３のＳＤＲＡＭ２制御部４０は、図５に示す各
画面の１つに対し、描画処理を可能にするとともに、任
意の１画面を表示対象として選択することができる。FIGS. 4 and 5 show the pixel configuration of the screen in the buffer memory 12. As shown in FIG.
For the screen portion, the storage elements 18 are arranged in a two-dimensional matrix with X = 512 dots in the horizontal direction and Y = 256 dots in the vertical direction to form a virtual area. The buffer memory 12 is, for example, an SDRAM having a storage element 18 for 8 Mbits, and a virtual area for one screen as shown in FIG. 4 can be taken for 8 screens as shown in FIG. The SDRAM 2 control unit 40 in FIG. 3 enables drawing processing for one of the screens shown in FIG. 5 and can select any one screen as a display target.
【００３９】図６は、本発明の実施の他の形態としての
バッファメモリ１２の仮想エリアの利用形態を示す。本
形態では、表示バッファエリア１３内で代表するライン
を予め選択し、そのラインの表示内容を非表示エリア１
４にも格納しておき、代表となっているラインの表示デ
ータのアクセス時に、非表示エリアに格納していたデー
タと比較して、不一致が生じていれば電源瞬断があると
して、再描画処理を行う。FIG. 6 shows a use form of the virtual area of the buffer memory 12 as another embodiment of the present invention. In the present embodiment, a representative line in the display buffer area 13 is selected in advance, and the display contents of the line are displayed in the non-display area 1.
It is also stored in No. 4, and when the display data of the representative line is accessed, the data is stored again in the non-display area. Perform processing.
【００４０】なお、各実施形態で、一致の不一致とで異
常を判断するばかりではなく、一定の対応関係を持たせ
て、その対応関係の有無で異常の判断を行わせることも
できる。In each of the embodiments, not only can the abnormality be judged based on the coincidence or non-coincidence, but it is also possible to give a certain correspondence relation and judge the abnormality based on the presence or absence of the correspondence relation.
【００４１】図７は、本発明の実施のさらに他の形態と
しての、バッファメモリ１２の仮想エリアを利用した画
像データの異常判断の考え方を示す。本実施形態では、
表示バッファエリア１３内の各ライン毎の空きエリア１
５に、横訂正コード５５を書込み、非表示エリア１４に
は縦訂正コード５６を書込む。横訂正コード５５や縦訂
正コード５６は、ハミング符号やＢＣＨ符号など各種誤
り訂正符号のデータであり、横訂正コード５５は、各ラ
イン毎のデータに異常が存在するか否かの判断のために
計算される値であり、縦訂正コード５６は、各列毎に異
常が生じているか否かを判断するために計算されるデー
タである。異常となっているデータの数が少ないときに
は、横訂正コード５５および縦訂正コード５６を用い
て、異常となっているデータを正しいデータに訂正する
ことができる。データが異常になっている数が多いとき
には、縦訂正コード５６および横訂正コード５５を用い
ても、データの訂正を行うことはできなくなるけれど
も、異常が生じていることは容易に判断することができ
る。異常が生じていて訂正は不可能であると判断される
ときには、表示データを再描画すればよい。FIG. 7 shows the concept of abnormality determination of image data using a virtual area of the buffer memory 12 as still another embodiment of the present invention. In this embodiment,
Free area 1 for each line in the display buffer area 13
The horizontal correction code 55 is written in 5, and the vertical correction code 56 is written in the non-display area 14. The horizontal correction code 55 and the vertical correction code 56 are data of various error correction codes such as a Hamming code and a BCH code, and the horizontal correction code 55 is for determining whether or not there is an abnormality in the data of each line. The vertical correction code 56 is a calculated value and is data calculated to determine whether or not an abnormality has occurred in each column. When the number of abnormal data is small, the horizontal correction code 55 and the vertical correction code 56 can be used to correct the abnormal data to correct data. When the number of abnormal data is large, even if the vertical correction code 56 and the horizontal correction code 55 are used, it becomes impossible to correct the data, but it is easy to determine that the abnormality has occurred. it can. When it is determined that an abnormality has occurred and correction is impossible, the display data may be redrawn.
【００４２】図８は、本発明に関連する形態として、バ
ッファメモリ１２の表示データをバックアップメモリ６
０にも記憶し、バッファメモリ１２を読出して表示器１
１で表示する際に、バックアップメモリ６０と常に比較
する。バッファメモリ１２とバックアップメモリ６０と
は、電源系統を異ならせ、バッファメモリ１２の電源が
瞬時遮断されるような条件でも、バックアップメモリ６
０の電源は影響を受けないようにしておくことが望まし
い。FIG. 8 shows the display data in the buffer memory 12 as a backup memory 6 as a mode related to the present invention.
0 is also stored, and the buffer memory 12 is read to display 1
When displaying with 1, it is always compared with the backup memory 60. Even if the buffer memory 12 and the backup memory 60 have different power supply systems and the power of the buffer memory 12 is momentarily shut off, the backup memory 6 is
It is desirable to keep the 0 power supply unaffected.
【００４３】図９は、本発明に関連する他の形態とし
て、バックアップメモリ６０には、バッファメモリ１２
の内容をそのままコピーするのではなく、圧縮・伸長処
理回路６１で圧縮処理を施して記憶させる構成を示す。
圧縮処理を施したデータの記憶であれば、バックアップ
メモリ６０の記憶容量をバッファメモリ１２の記憶容量
よりも小さくすることができ、電源の別系統化で、たと
えば電池による電源供給なども容易に行うことができ
る。FIG. 9 shows another embodiment related to the present invention, in which the backup memory 60 has a buffer memory 12
The configuration is shown in which the content of is not copied as it is, but is compressed and stored in the compression / expansion processing circuit 61.
If the compressed data is stored, the storage capacity of the backup memory 60 can be made smaller than the storage capacity of the buffer memory 12, and the power supply can be separated by a separate system, for example, to easily supply power by a battery. be able to.
【００４４】なお、本発明の実施の各形態で再描画を行
うとき、図３のディスプレイ制御部４３で、図２のフォ
ントＲＯＭに予め用意しておいたデータを、読出し、初
期化を行わないで自動復帰させることができる。また、
図８のバックアップメモリ１２に、図７の訂正コードを
記憶させることもできる。When redrawing is performed in each of the embodiments of the present invention, the display control unit 43 in FIG. 3 does not read the data prepared in the font ROM in FIG. 2 and do not initialize it. Can be automatically reset with. Also,
The correction code of FIG. 7 can be stored in the backup memory 12 of FIG.
【００４５】[0045]
【発明の効果】以上のように本発明によれば、バッファ
メモリに描画処理によって形成した画像データを周期的
に読出して表示器で画像表示を行う画像表示装置で、バ
ッファメモリの記憶内容に異常が生じているか否かを判
断し、異常が生じているときには画像データの再描画を
実行するので、バッファメモリの電源電圧異常などで画
像データに異常が生じても、確実に異常と判断して再描
画を行い、正常な画像表示に直ちに復旧させることがで
きる。As described above, according to the present invention, in the image display device in which the image data formed by the drawing process in the buffer memory is periodically read and the image is displayed on the display device, the contents stored in the buffer memory are abnormal. If there is an abnormality, the image data is redrawn when an abnormality occurs, so even if an abnormality occurs in the image data due to an abnormality in the power supply voltage of the buffer memory, etc. Redrawing can be performed and the normal image display can be immediately restored.
【００４６】また、バッファメモリの記憶容量を、表示
器で画像表示を行うため、画像データを記憶するために
必要な記憶容量よりも大きくしておき、画像データを記
憶するためには使用しない空きエリアを設けて、空きエ
リアにデータを記憶させ、空きエリアに記憶させたデー
タに基づいて異常が生じているか否かを判断するので、
画像表示に影響を与えずに、バッファメモリの電源電圧
異常などによるデータの異常を容易に検出することがで
きる。Further, the storage capacity of the buffer memory is set larger than the storage capacity necessary for storing the image data in order to display the image on the display, and is not used for storing the image data. An area is provided, data is stored in the empty area, and it is determined whether or not an abnormality has occurred based on the data stored in the empty area.
It is possible to easily detect a data abnormality due to a power supply voltage abnormality of the buffer memory without affecting the image display.
【００４７】また本発明によれば、バッファメモリに
は、連続したアドレスに主走査線を構成する画素に対応
する画像データ記憶エリアと、予め定める容量の空きエ
リアとが交互に設けられるので、各主走査線のライン毎
に空きエリアを利用して電源の異常などによるデータの
異常の判断のために利用することができる。Further, according to the present invention, since the buffer memory is provided with the image data storage areas corresponding to the pixels forming the main scanning line at consecutive addresses and the vacant areas having a predetermined capacity alternately, An empty area can be used for each line of the main scanning line and can be used for determining data abnormality due to power source abnormality or the like.
【００４８】また本発明によれば、バッファメモリとし
てＤＲＡＭを用い、各行アドレス毎に１回の割合で、デ
ータの異常の有無を判断することができる。Further, according to the present invention, the DRAM is used as the buffer memory, and it is possible to judge the presence / absence of data abnormality once for each row address.
【００４９】また本発明によれば、バッファメモリに表
示バッファエリアと非表示エリアとを設け、表示バッフ
ァエリアでは代表となる主走査線方向の画像データを選
択し、非表示エリアに予め代表として選択される画像デ
ータに対応するデータを記憶して、バッファメモリに記
憶されるデータに異常が生じているか否かの判断を行う
ことができる。Further, according to the present invention, a display buffer area and a non-display area are provided in the buffer memory, image data in the main scanning line direction which is a representative in the display buffer area is selected, and the non-display area is selected as a representative in advance. It is possible to store data corresponding to the image data to be stored and determine whether or not the data stored in the buffer memory is abnormal.
【００５０】[0050]
【００５１】[0051]
【００５２】また本発明によれば、画像データを訂正可
能な訂正コードを空きエリアまたはバックアップメモリ
に記憶し、画像データが訂正コードに基づいて訂正可能
であれば、再描画では訂正コードに基づく画像データの
訂正を行うので、迅速に表示異常を解消させることがで
きる。Further, according to the present invention, a correction code capable of correcting image data is stored in an empty area or a backup memory, and if the image data can be corrected based on the correction code, an image based on the correction code is used for redrawing. Since the data is corrected, the display abnormality can be quickly resolved.
【００５３】[0053]
【図１】本発明の実施の一形態としての画像表示装置１
０の概略的な機能構成を示すブロック図である。FIG. 1 is an image display device 1 according to an embodiment of the present invention.
2 is a block diagram showing a schematic functional configuration of 0. FIG.
【図２】図１の画像表示装置１０の概略的な電気的構成
を示すブロック図である。2 is a block diagram showing a schematic electrical configuration of the image display device 10 of FIG.
【図３】図２の画像処理回路３０についての等価的な電
気的構成を示すブロック図である。FIG. 3 is a block diagram showing an equivalent electrical configuration of the image processing circuit 30 of FIG.
【図４】図１のバッファメモリ１２の仮想エリアの構成
を示す図である。4 is a diagram showing a configuration of a virtual area of a buffer memory 12 of FIG.
【図５】図１のバッファメモリ１２の記憶領域を、８つ
の画面データに分割している状態を示す図である。5 is a diagram showing a state in which the storage area of the buffer memory 12 of FIG. 1 is divided into eight screen data.
【図６】本発明の実施の他の形態で、バッファメモリ１
２の仮想エリアを使用する状態を示す図である。FIG. 6 shows a buffer memory 1 according to another embodiment of the present invention.
It is a figure which shows the state which uses 2 virtual areas.
【図７】本発明の実施のさらに他の形態で、バッファメ
モリ１２の仮想エリアを使用する状態を示す図である。FIG. 7 is a diagram showing a state in which a virtual area of the buffer memory 12 is used in still another embodiment of the present invention.
【図８】本発明に関連する形態で、バッファメモリ１２
のデータをバックアップメモリ５０にもバックアップす
る構成を示すブロック図である。FIG. 8 shows a buffer memory 12 in a form related to the present invention.
3 is a block diagram showing a configuration for backing up the data of FIG.
【図９】本発明に関連する他の形態で、バッファメモリ
１２のデータを圧縮してバックアップメモリ５０にバッ
クアップする構成を示す図である。FIG. 9 is a diagram showing a configuration in which data in the buffer memory 12 is compressed and backed up in the backup memory 50 in another form related to the present invention.
【図１０】従来からの車載用ＴＶ一体機１の外観構成を
示す簡略化した斜視図である。FIG. 10 is a simplified perspective view showing an external configuration of a conventional vehicle-mounted TV integrated machine 1.
１０ 画像表示装置 １１ 表示器 １２ バッファメモリ １３ 表示バッファエリア １４ 非表示エリア １５ 空きエリア １６ 主走査線 １７ 画素 １８ 記憶素子 ２１ 異常判断手段 ２２ 再描画手段 ２５ ＣＰＵ ２７ プログラムＲＯＭ ３０ 画像処理回路 ３１ デジタル回路 ４１ ＣＳ制御部 ４２ 描画制御部 ４３ ディスプレイ制御部 ４６ ＦＬＡＳＨ１制御部 ４７ ＦＬＡＳＨ２制御部 ４８ ＳＲＡＭ制御部 ４９ ＳＤＲＡＭ１制御部 ５０ ＳＤＲＡＭ２制御部 ５５ 横訂正コード ５６ 縦訂正コード 10 Image display device 11 Display 12 buffer memory 13 Display buffer area 14 Non-display area 15 vacant area 16 main scanning lines 17 pixels 18 Memory element 21 Abnormality judgment means 22 Redrawing means 25 CPU 27 Program ROM 30 image processing circuit 31 Digital Circuit 41 CS control unit 42 Drawing control unit 43 Display control unit 46 FLASH1 controller 47 FLASH2 controller 48 SRAM controller 49 SDRAM1 control unit 50 SDRAM2 control unit 55 Horizontal correction code 56 Vertical correction code
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/00 G09G 5/36 H04N 5/66 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) G09G 5/00 G09G 5/36 H04N 5/66
Claims (5)
表示を行うための画像データを、各画素に対応する記憶
領域を有するバッファメモリ使用の描画処理によって形
成し、該バッファメモリに記憶される画像データを周期
的に読出して表示する画像表示装置において、 該バッファメモリの記憶内容に異常が生じているか否か
を判断する異常判断手段と、 該異常判断手段によって、バッファメモリの記憶内容に
異常が生じていると判断されるとき、該バッファメモリ
に対して画像データの再描画を実行する再描画手段とを
含み、 該表示器は、予め定める方向に、予め定めるドット数の
画素が配列される主走査線が形成され、該方向と交差す
る方向に予め定めるライン数の主走査線が配列されて２
次元画素マトリクスを構成し、 該バッファメモリは、該２次元画素マトリクスを構成す
る全画素の画像データを記憶するために必要な記憶容量
よりも大きい記憶容量を有して、各画素の画像データの
記憶には使用されない空きエリアが設けられ、 該異常判断手段は、該空きエリアに予め定めるデータを
記憶させておいて、該データに変化が生じるときに、前
記バッファメモリの記憶内容に異常が生じていると判断
することを特徴とする画像表示装置。1. Image data for displaying an image on a display having a predetermined number of pixels is formed by a drawing process using a buffer memory having a storage area corresponding to each pixel, and is stored in the buffer memory. In an image display device for periodically reading and displaying image data, an abnormality determining means for determining whether or not an abnormality occurs in the storage content of the buffer memory, and an abnormality determining means for determining an abnormality in the storage content of the buffer memory. And a redrawing means for executing redrawing of the image data to the buffer memory when it is determined that the predetermined number of pixels are arranged in a predetermined direction. Main scanning lines are formed, and a predetermined number of main scanning lines are arranged in a direction intersecting with the main scanning line.
A two-dimensional pixel matrix, and the buffer memory has a storage capacity larger than a storage capacity required to store image data of all pixels forming the two-dimensional pixel matrix, and stores the image data of each pixel. An empty area that is not used for storage is provided, and the abnormality determination means stores predetermined data in the empty area, and when a change occurs in the data, an abnormality occurs in the storage content of the buffer memory. An image display device characterized in that it is determined that
スの記憶領域に、前記ドット数分の前記主走査線を構成
する画素に対応する画像データの記憶エリアと、予め定
める容量の前記空きエリアとが、交互に設けられること
を特徴とする請求項１記載の画像表示装置。2. The buffer memory has, in a storage area of continuous addresses, a storage area of image data corresponding to pixels forming the main scanning line corresponding to the number of dots, and an empty area of a predetermined capacity. The image display device according to claim 1, wherein the image display devices are provided alternately.
アドレス数が前記主走査線のライン数以上で、列アドレ
ス数が前記主走査線のドット数よりも大きいＤＲＡＭで
あり、 前記主走査線を構成する画素に対応する画像データの記
憶エリアは、各行アドレス毎に１または複数設けられ、 前記空きエリアは、各行アドレス毎に、該画像データの
記憶に使用しない部分に設けられ、 前記異常判断手段は、各行アドレス毎に１回の割合で、
該空きエリアに記憶させておいたデータに変化が生じて
いるか否かの判断を前記異常の判断として行うことを特
徴とする請求項１または２記載の画像表示装置。3. The buffer memory is accessed by multiplex designation of a row address and a column address, the number of row addresses is greater than or equal to the number of lines of the main scanning line, and the number of column addresses is greater than the number of dots of the main scanning line. A large DRAM, wherein one or a plurality of image data storage areas corresponding to pixels forming the main scanning line are provided for each row address, and the empty area is used for storing the image data for each row address. The abnormality determining means, which is provided in a non-existing portion, is provided once for each row address.
3. The image display device according to claim 1, wherein the determination as to whether or not the data stored in the empty area has changed is made as the abnormality determination.
向の画像データの記憶に必要な記憶容量を前記ライン数
分有する表示バッファエリアと、表示バッファエリア外
に設けられる非表示エリアとを有し、 前記異常判断手段は、該表示バッファエリア内で予め代
表として選択されるラインに記憶される画像データに対
し、該非表示エリアの少なくとも一部に、予め定める対
応関係を有するデータを記憶しておき、前記表示器での
表示周期毎に、該ラインの画像データと該対応関係を有
するデータとの比較を行って、該対応関係の有無に基づ
いて異常の判断を行うことを特徴とする請求項１〜３の
いずれかに記載の画像表示装置。4. The buffer memory has a display buffer area having a storage capacity required for storing image data in the main scanning line direction corresponding to the number of lines, and a non-display area provided outside the display buffer area. The abnormality determination means stores data having a predetermined correspondence relationship in at least a part of the non-display area with respect to image data stored in a line selected as a representative in the display buffer area in advance. The image data of the line is compared with the data having the correspondence for each display cycle of the display, and the abnormality is determined based on the presence or absence of the correspondence. The image display device according to any one of 1 to 3.
前記画像データに誤りが生じているとき、その誤りを訂
正可能な訂正コードが記憶され、 前記再描画手段は、該訂正コードに基づいて、対応する
画像データが訂正可能であるか否かを判断し、訂正可能
であれば画像データの訂正を行い、訂正不可能であれ
ば、前記画像データの再描画処理を実行することを特徴
とする請求項１〜４のいずれかに記載の画像表示装置。5. The empty area of the buffer memory comprises:
When an error occurs in the image data, a correction code capable of correcting the error is stored, and the redrawing unit determines whether or not the corresponding image data can be corrected based on the correction code. If the image data is correctable, the image data is corrected, and if the image data is not correctable, the image data redrawing process is executed. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000218425A JP3464967B2 (en) | 2000-07-19 | 2000-07-19 | Image display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000218425A JP3464967B2 (en) | 2000-07-19 | 2000-07-19 | Image display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002032071A JP2002032071A (en) | 2002-01-31 |
| JP3464967B2 true JP3464967B2 (en) | 2003-11-10 |
Family
ID=18713375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000218425A Expired - Lifetime JP3464967B2 (en) | 2000-07-19 | 2000-07-19 | Image display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3464967B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007029475A1 (en) * | 2005-09-09 | 2007-03-15 | Sharp Kabushiki Kaisha | Information display system for driven object, module for driver’s seat incorporating the system, and driven object |
| JP6706371B2 (en) * | 2018-08-08 | 2020-06-03 | シャープ株式会社 | Display device and control method thereof |
| JP7120143B2 (en) * | 2019-04-22 | 2022-08-17 | 株式会社デンソー | VEHICLE DEVICE, VEHICLE DEVICE CONTROL METHOD |
| CN114005395A (en) * | 2021-10-11 | 2022-02-01 | 珠海亿智电子科技有限公司 | Image real-time display fault-tolerant system, method and chip |
-
2000
- 2000-07-19 JP JP2000218425A patent/JP3464967B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002032071A (en) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4885461B2 (en) | Display control device for display panel and display device having the same | |
| KR100668085B1 (en) | Host device, display system and method for generating dpvl packet | |
| US8363164B2 (en) | Apparatus and method for outputting image using a plurality of chroma-key colors | |
| US20090109125A1 (en) | Image processing method and system | |
| US7589745B2 (en) | Image signal processing circuit and image display apparatus | |
| JPH10243347A (en) | Image recording and reproducing device | |
| JP3230498B2 (en) | Apparatus and method for correcting brightness of plasma display panel | |
| EP1784810A2 (en) | Method, device and system of response time compensation | |
| JPH0876713A (en) | Display controller | |
| JP3203650B2 (en) | Television signal receiver | |
| JP3464967B2 (en) | Image display device | |
| US5745097A (en) | Apparatus and method for automatic image display alignment | |
| JP2002189458A (en) | Display control device and picture display device | |
| US6281876B1 (en) | Method and apparatus for text image stretching | |
| US20040263496A1 (en) | Display controller, image display and method for transferring control data | |
| US5995167A (en) | Apparatus for controlling display memory for storing decoded picture data to be displayed and method thereof | |
| US5495267A (en) | Display control system | |
| US6236392B1 (en) | Display control circuit | |
| US7630577B2 (en) | Image processing apparatus using alpha plane and method thereof | |
| JPH09219830A (en) | Video processor | |
| US8531350B2 (en) | Display control apparatus, and setting method and program for display control apparatus | |
| JP2001136412A (en) | Gamma correction circuit for a plurality of video display devices | |
| JPH07322181A (en) | Gamma correction circuit | |
| JP4826030B2 (en) | Video signal generating apparatus and navigation apparatus | |
| JP2880964B2 (en) | Display area switching system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030812 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3464967 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140822 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |