JP3456954B2 - Method for growing gallium-nitrogen epitaxial semiconductor layer - Google Patents

Method for growing gallium-nitrogen epitaxial semiconductor layer

Info

Publication number
JP3456954B2
JP3456954B2 JP2000206498A JP2000206498A JP3456954B2 JP 3456954 B2 JP3456954 B2 JP 3456954B2 JP 2000206498 A JP2000206498 A JP 2000206498A JP 2000206498 A JP2000206498 A JP 2000206498A JP 3456954 B2 JP3456954 B2 JP 3456954B2
Authority
JP
Japan
Prior art keywords
epitaxial semiconductor
layer
semiconductor layer
protective layer
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000206498A
Other languages
Japanese (ja)
Other versions
JP2001068414A (en
Inventor
ナン ワン ワン
ゲオルギヴィッチ シェレター ユリイ
トーマソヴィッチ レバン ユリイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arima Optoelectronics Corp
Original Assignee
Arima Optoelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arima Optoelectronics Corp filed Critical Arima Optoelectronics Corp
Publication of JP2001068414A publication Critical patent/JP2001068414A/en
Application granted granted Critical
Publication of JP3456954B2 publication Critical patent/JP3456954B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、エピタキシャル半
導体層の成長方法に関し、詳しくは、格子が高度に不整
合である基板上に、ガリウム−窒素（ＧａＮ）からなる
エピタキシャル半導体層を成長させる方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for growing an epitaxial semiconductor layer , and more particularly, to forming an epitaxial semiconductor layer made of gallium-nitrogen (GaN) on a substrate whose lattice is highly mismatched. It relates to a method of Ru grown.

【０００２】[0002]

【背景技術および発明が解決しようとする課題】格子が
高度に不整合である基板上で半導体をエピタキシャル成
長させると、極めて大きな歪みを有する半導体層が形成
される。この歪みは、転位、結晶粒界、積層欠陥、反転
領域などの多くの拡張欠陥の形成を引き起こし、一般的
に、成長した半導体層の品質を低下させる原因となる。
この歪みを減少させ、成長した半導体層の品質を向上さ
せるために、バッファ層が数十年にわたって用いられて
きた。通常、バッファ層は、固体の多結晶またはアモル
ファス半導体で形成される。このようなバッファ層を用
いることにより、歪みを最大で９０％除去することがで
きる。BACKGROUND OF THE INVENTION Epitaxial growth of semiconductors on substrates with highly mismatched lattices results in the formation of semiconductor layers with extremely large strains. This strain causes the formation of many extended defects such as dislocations, grain boundaries, stacking faults, and inversion regions, and generally causes deterioration of the quality of the grown semiconductor layer.
Buffer layers have been used for decades to reduce this strain and improve the quality of the grown semiconductor layers. Usually, the buffer layer is formed of a solid polycrystalline or amorphous semiconductor. By using such a buffer layer, the strain can be removed up to 90%.

【０００３】本発明の目的は、基板とこの基板上に成長
させる半導体との間の格子パラメータの不整合に起因す
る歪みを十分に排除することができる、ガリウム−窒素
からなるエピタキシャル半導体層の成長方法を提供する
ことにある。It is an object of the present invention that the strain due to the lattice parameter mismatch between the substrate and the semiconductor grown on this substrate can be largely eliminated , gallium-nitrogen.
Another object of the present invention is to provide a method for growing an epitaxial semiconductor layer made of.

【０００４】[0004]

【課題を解決するための手段】本発明は、固−液相転移
を有するバッファ層を用いて、格子が高度に不整合であ
る基板上で、ガリウム−窒素からなるエピタキシャル半
導体層を成長させる方法であって、前記バッファ層の融
解温度より低い温度にて、前記基板上でエピタキシャル
成長を行なって前記バッファ層を形成する工程と、前記
バッファ層の融解温度より低い温度にて、前記バッファ
層上でエピタキシャル成長を行なって保護層を形成する
工程と、前記バッファ層の融解温度より高い温度にて前
記保護層上でエピタキシャル成長を行なって、ガリウム
−窒素からなる前記エピタキシャル半導体層を形成する
工程と、を含み、前記保護層は、前記エピタキシャル半
導体層の成長温度(growth temperature)より高い融解温
度を有し、前記エピタキシャル半導体層は、前記保護層
の膜厚より大きな膜厚を有する、ガリウム−窒素からな
るエピタキシャル半導体層の成長方法である。Means for Solving the Problems The present invention is a solid - using a buffer layer having a liquid phase transition, on the substrate lattice is highly inconsistent, gallium - Ru is grown epitaxial semiconductor layer made of nitrogen A method for forming the buffer layer by performing epitaxial growth on the substrate at a temperature lower than the melting temperature of the buffer layer, and a step of forming a buffer layer on the buffer layer at a temperature lower than the melting temperature of the buffer layer. in it is performed a step of forming a protective layer by performing epitaxial growth, the epitaxial growth on the protective layer at a temperature higher than the melting temperature of the buffer layer, gallium
-Forming a step of forming the epitaxial semiconductor layer made of nitrogen , the protective layer has a melting temperature higher than the growth temperature (growth temperature) of the epitaxial semiconductor layer, the epitaxial semiconductor layer, the protective layer Of gallium-nitrogen with a thickness greater than that of
That is a method of growing the epitaxial semiconductor layer.

【０００５】前記エピタキシャル半導体層の成長は前記
保護層上で行なわれる。前記保護層は液状の前記バッフ
ァ層の平坦さを維持し、前記基板表面上に液滴が形成さ
れるのを防ぐ役割を有する。The growth of the epitaxial semiconductor layer is performed on the protective layer. The protective layer maintains the flatness of the liquid buffer layer and prevents droplets from being formed on the substrate surface.

【０００６】また、前記保護層は薄く形成され、かつ薄
くかつ液状の前記バッファ層を介して物理的に弱い力で
前記基板と結合しているので、前記エピタキシャル半導
体層に適合した基板として機能する。Further, since the protective layer is formed thin and is bonded to the substrate with a physically weak force through the thin and liquid buffer layer, it functions as a substrate suitable for the epitaxial semiconductor layer. .

【０００７】以上のことから、固−液相転移を有する前
記バッファ層を用いることにより、格子が高度に不整合
である基板上で、高品質であり、かつ歪みが少ないエピ
タキシャル半導体層を成長させることができる。From the above, by using the buffer layer having a solid-liquid phase transition, an epitaxial semiconductor layer of high quality and low strain is grown on a substrate having a highly mismatched lattice. be able to.

【０００８】本発明のガリウム−窒素からなるエピタキ
シャル半導体層の成長方法は、（１）〜（５）までの態
様を取り得る。The method for growing an epitaxial semiconductor layer made of gallium-nitrogen according to the present invention can take the forms (1) to ( 5 ).

【０００９】（１）前記バッファ層は、金属、合金、半
導体合金、金属−半導体合金、およびI−VII族またはII
−VI族のイオン結晶のうちの１つから形成することがで
きる。(1) The buffer layer comprises a metal, an alloy, a semiconductor alloy, a metal-semiconductor alloy, and a group I-VII or II.
It can be formed from one of the Group VI ionic crystals.

【００１０】（２）前記バッファ層は、アルミニウム、
銅、マグネシウム、鉛、金、銀、およびこれらのうち少
なくとも２種の材料からなる合金のうちの１つからな
り、前記基板は、サファイアおよび炭化珪素（ＳｉＣ）
のうちの１つからなることが望ましい。(2) The buffer layer is made of aluminum,
The substrate is made of one of copper, magnesium, lead, gold, silver, and an alloy of at least two of these materials, and the substrate is sapphire and silicon carbide (SiC).
It is preferred that it consists of one of

【００１１】（３）前記保護層は、酸化マグネシウム
（ＭｇＯ）、アルミナ（Ａｌ2Ｏ3）、アルミニウム−窒
素、ガリウム−窒素、インジウム−窒素、およびこれら
のうち少なくとも２種の材料からなる合金のうちの１つ
からなり、前記基板は、サファイアおよび炭化珪素のう
ちの１つからなり、前記バッファ層は、エピタキシャル
成長により形成されたアルミニウム−窒素、ガリウム−
窒素、インジウム−窒素、およびこれらのうち少なくと
も２種の材料からなる合金のうちの１つからなるのが望
ましい。(3) The protective layer is made of magnesium oxide (MgO), alumina (Al 2 O 3 ), aluminum-nitrogen, gallium-nitrogen, indium-nitrogen, or an alloy of at least two of these materials. One of sapphire and silicon carbide, and the buffer layer is formed by epitaxial growth of aluminum-nitrogen, gallium-
Desirably, it comprises one of nitrogen, indium-nitrogen, and alloys of at least two of these materials.

【００１２】[0012]

【００１３】[0013]

【００１４】（４）前記バッファ層は、その膜厚が０．
５〜５０ｎｍであることが望ましい。( 4 ) The buffer layer has a thickness of 0.
It is preferably 5 to 50 nm.

【００１５】（５）前記保護層は、その膜厚が０．５〜
５０ｎｍであることが望ましい。( 5 ) The protective layer has a thickness of 0.5 to
It is preferably 50 nm.

【００１６】[0016]

【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら説明する。BEST MODE FOR CARRYING OUT THE INVENTION Preferred embodiments of the present invention will be described below with reference to the drawings.

【００１７】図１（ａ）〜図１（ｄ）は、本実施の形態
において、固−液相転移を有するバッファ層を用いてエ
ピタキシャル半導体層４を成長させる方法の主要工程を
示す断面図である。なお、図１（ａ）〜図１（ｄ）は、
後述する各実験例においても同様に主要な工程である。1 (a) to 1 (d) are cross-sectional views showing the main steps of a method of growing an epitaxial semiconductor layer 4 using a buffer layer having a solid-liquid phase transition in the present embodiment. is there. Note that FIG. 1A to FIG.
This is also a main step in each experimental example described later.

【００１８】第１の工程は、図１（ａ）に示すように、
バッファ層２の融解温度より低い温度にて基板１上でエ
ピタキシャル成長を行わせることにより、バッファ層２
を基板１上に形成する工程である。この工程において形
成されたバッファ層２は、０．５〜５０ｎｍの膜厚を有
する。The first step is, as shown in FIG.
By performing epitaxial growth on the substrate 1 at a temperature lower than the melting temperature of the buffer layer 2,
Is a step of forming on the substrate 1. The buffer layer 2 formed in this step has a film thickness of 0.5 to 50 nm.

【００１９】第２の工程は、図１（ｂ）に示すように、
バッファ層２の融解温度より低い温度にてバッファ層２
上でエピタキシャル成長を行わせることにより、保護層
３をバッファ層２上に形成する工程である。この工程に
おいて形成された保護層３は、０．５〜５０ｎｍの膜厚
を有し、かつエピタキシャル半導体層４（後の工程にお
いて形成する）の成長温度より高い融解温度を有する。The second step is, as shown in FIG.
Buffer layer 2 at a temperature lower than the melting temperature of buffer layer 2
This is a step of forming the protective layer 3 on the buffer layer 2 by performing epitaxial growth on the buffer layer 2. The protective layer 3 formed in this step has a film thickness of 0.5 to 50 nm and has a melting temperature higher than the growth temperature of the epitaxial semiconductor layer 4 (formed in a later step).

【００２０】第３の工程では、まず、温度をエピタキシ
ャル半導体層４の成長温度まで上昇させる。この温度上
昇によって、バッファ層２が融解し、保護層３が歪みを
解放して、図１（ｃ）に示す構造が得られる。In the third step, first, the temperature is raised to the growth temperature of the epitaxial semiconductor layer 4. By this temperature rise, the buffer layer 2 is melted, the protective layer 3 releases the strain, and the structure shown in FIG. 1C is obtained.

【００２１】次に、保護層３よりも膜厚が大きいエピタ
キシャル半導体層４を保護層３上に成長させる。その
際、エピタキシャル半導体層４の膜厚が保護層３の膜厚
より大きくなるように、エピタキシャル半導体層４を形
成する（図１（ｄ）参照）。Next, the epitaxial semiconductor layer 4 having a larger film thickness than the protective layer 3 is grown on the protective layer 3. At that time, the epitaxial semiconductor layer 4 is formed such that the film thickness of the epitaxial semiconductor layer 4 is larger than that of the protective layer 3 (see FIG. 1D).

【００２２】保護層３は液状のバッファ層２の平坦さを
維持し、基板１の表面上に液滴が形成されるのを防ぐ役
割を有する。保護層３は、膜厚が薄くかつ液状のバッフ
ァ層２を介して物理的に弱い力で基板１と結合してお
り、かつバッファ層２の格子パラメータを、膜厚が大き
いエピタキシャル半導体層４の格子パラメータに適合さ
せる機能を有する。すなわち、保護層３は、エピタキシ
ャル半導体層４に適合した基板として機能する。The protective layer 3 maintains the flatness of the liquid buffer layer 2 and prevents the formation of droplets on the surface of the substrate 1. The protective layer 3 is bonded to the substrate 1 through the buffer layer 2 which is thin and liquid and is physically weak, and the lattice parameter of the buffer layer 2 is set to that of the epitaxial semiconductor layer 4 which has a large thickness. It has the function of adapting to the lattice parameters. That is, the protective layer 3 functions as a substrate suitable for the epitaxial semiconductor layer 4.

【００２３】このように、固−液相転移を有するバッフ
ァ層２を用いることにより、格子が高度に不整合である
基板上に、高品質であり、かつ歪みが少ないエピタキシ
ャル半導体層を形成することができる。As described above, by using the buffer layer 2 having a solid-liquid phase transition, it is possible to form an epitaxial semiconductor layer of high quality and less strain on a substrate having a highly mismatched lattice. You can

【００２４】以下、上記の実施形態にかかるエピタキシ
ャル半導体層の成長方法の実験例を示す。An experimental example of the epitaxial semiconductor layer growth method according to the above embodiment will be described below.

【００２５】［実験例］ （実験例１）第１の工程では、６００℃にて基板１上で
エピタキシャル成長を行わせることにより、１０ｎｍの
膜厚を有し、かつＭｇからなるバッファ層２をサファイ
ア基板１上に形成する（図１（ａ）参照）。[Experimental Example] (Experimental Example 1) In the first step, the buffer layer 2 having a film thickness of 10 nm and made of Mg was sapphire by performing epitaxial growth on the substrate 1 at 600 ° C. It is formed on the substrate 1 (see FIG. 1A).

【００２６】第２の工程では、６００℃にてバッファ層
２上でエピタキシャル成長を行わせることにより、５ｎ
ｍの膜厚を有し、かつＭｇＯからなる保護層３をバッフ
ァ層２上に形成する（図１（ｂ）参照）。In the second step, epitaxial growth is performed on the buffer layer 2 at 600 ° C.
A protective layer 3 having a thickness of m and made of MgO is formed on the buffer layer 2 (see FIG. 1B).

【００２７】第３の工程では、まず、ＧａＮからなるエ
ピタキシャル半導体層４（後の工程で形成する）の成長
温度である１１００℃まで温度を上昇させる。この温度
上昇によって、バッファ層２が融解し、保護層３が歪み
を解放して、図１（ｃ）に示す構造が得られる。In the third step, first, the temperature is raised to 1100 ° C. which is the growth temperature of the epitaxial semiconductor layer 4 made of GaN (formed in a later step). By this temperature rise, the buffer layer 2 is melted, the protective layer 3 releases the strain, and the structure shown in FIG. 1C is obtained.

【００２８】次に、保護層３よりも膜厚が大きく、かつ
ＧａＮからなるエピタキシャル半導体層４を保護層３上
に成長させる。その際、エピタキシャル半導体層４の膜
厚が保護層３の膜厚より大きくなるように、エピタキシ
ャル半導体層４を形成する（図１（ｄ）参照）。保護層
３は、膜厚が薄くかつ液状のバッファ層２を介して基板
１と弱い力で結合しており、かつバッファ層２の格子パ
ラメータを、膜厚が大きいエピタキシャル半導体層４の
格子パラメータに適合させる機能を有する。すなわち、
保護層３は、エピタキシャル半導体層４に適合した基板
として機能する。Next, the epitaxial semiconductor layer 4 which is thicker than the protective layer 3 and is made of GaN is grown on the protective layer 3. At that time, the epitaxial semiconductor layer 4 is formed such that the film thickness of the epitaxial semiconductor layer 4 is larger than that of the protective layer 3 (see FIG. 1D). The protective layer 3 is bonded to the substrate 1 via the buffer layer 2 which is thin and liquid and has a weak force, and the lattice parameter of the buffer layer 2 is set to the lattice parameter of the epitaxial semiconductor layer 4 having a large thickness. It has the function of adapting. That is,
The protective layer 3 functions as a substrate suitable for the epitaxial semiconductor layer 4.

【００２９】（実験例２）第１の工程では、６００℃に
て基板１上でエピタキシャル成長を行わせることによ
り、１０ｎｍの膜厚を有し、かつＡｌからなるバッファ
層２をサファイア基板１上に形成する（図１（ａ）参
照）。(Experimental Example 2) In the first step, the buffer layer 2 having a film thickness of 10 nm and made of Al is formed on the sapphire substrate 1 by performing epitaxial growth on the substrate 1 at 600 ° C. Formed (see FIG. 1A).

【００３０】第２の工程では、６００℃にてバッファ層
２上でエピタキシャル成長を行わせることにより、１０
ｎｍの膜厚を有し、かつＡｌ2Ｏ3からなる保護層３をバ
ッファ層２上に形成する（図１（ｂ）参照）。In the second step, epitaxial growth is performed on the buffer layer 2 at 600 ° C.
A protective layer 3 having a film thickness of nm and made of Al 2 O 3 is formed on the buffer layer 2 (see FIG. 1B).

【００３１】第３の工程では、まず、ＧａＮからなるエ
ピタキシャル半導体層４（後の工程で形成する）の成長
温度である１１５０℃まで温度を上昇させる。この温度
上昇によって、バッファ層２が融解し、保護層３が歪み
を解放して、図１（ｃ）に示す構造が得られる。In the third step, first, the temperature is raised to 1150 ° C. which is the growth temperature of the epitaxial semiconductor layer 4 made of GaN (formed in a later step). By this temperature rise, the buffer layer 2 is melted, the protective layer 3 releases the strain, and the structure shown in FIG. 1C is obtained.

【００３２】次に、保護層３よりも膜厚が大きく、かつ
ＧａＮからなるエピタキシャル半導体層４を保護層３上
に成長させる。その際、エピタキシャル半導体層４の膜
厚が保護層３の膜厚より大きくなるように、エピタキシ
ャル半導体層４を形成する（図１（ｄ）参照）。保護層
３は、膜厚が薄くかつ液状のバッファ層２を介して基板
１と弱い力で結合しており、かつバッファ層２の格子パ
ラメータを、膜厚が大きいエピタキシャル半導体層４の
格子パラメータに適合させる機能を有する。すなわち、
保護層３は、エピタキシャル半導体層４に適合した基板
として機能する。Next, an epitaxial semiconductor layer 4 made of GaN and having a larger film thickness than the protective layer 3 is grown on the protective layer 3. At that time, the epitaxial semiconductor layer 4 is formed such that the film thickness of the epitaxial semiconductor layer 4 is larger than that of the protective layer 3 (see FIG. 1D). The protective layer 3 is bonded to the substrate 1 via the buffer layer 2 which is thin and liquid and has a weak force, and the lattice parameter of the buffer layer 2 is set to the lattice parameter of the epitaxial semiconductor layer 4 having a large thickness. It has the function of adapting. That is,
The protective layer 3 functions as a substrate suitable for the epitaxial semiconductor layer 4.

【００３３】（実験例３）第１の工程では、６００℃に
て基板１上でエピタキシャル成長を行わせることによ
り、１０ｎｍの膜厚を有し、かつＡｌからなるバッファ
層２をサファイア基板１上に形成する（図１（ａ）参
照）。(Experimental Example 3) In the first step, the buffer layer 2 having a film thickness of 10 nm and made of Al is formed on the sapphire substrate 1 by performing epitaxial growth on the substrate 1 at 600 ° C. Formed (see FIG. 1A).

【００３４】第２の工程では、６００℃にてバッファ層
２上でエピタキシャル成長を行わせることにより、１０
ｎｍの膜厚を有し、かつＡｌＮからなる保護層３をバッ
ファ層２上に形成する（図１（ｂ）参照）。In the second step, epitaxial growth is performed on the buffer layer 2 at 600 ° C.
A protective layer 3 having a thickness of nm and made of AlN is formed on the buffer layer 2 (see FIG. 1B).

【００３５】第３の工程では、まず、ＧａＮからなるエ
ピタキシャル半導体層４（後の工程で形成する）の成長
温度である１１５０℃まで温度を上昇させる。この温度
上昇によって、バッファ層２が融解し、保護層３が歪み
を解放して、図１（ｃ）に示す構造が得られる。In the third step, first, the temperature is raised to 1150 ° C. which is the growth temperature of the epitaxial semiconductor layer 4 made of GaN (formed in a later step). By this temperature rise, the buffer layer 2 is melted, the protective layer 3 releases the strain, and the structure shown in FIG. 1C is obtained.

【００３６】次に、保護層３よりも膜厚が大きく、かつ
ＧａＮからなるエピタキシャル半導体層４を保護層３上
に成長させる。その際、エピタキシャル半導体層４の膜
厚が保護層３の膜厚より大きくなるように、エピタキシ
ャル半導体層４を形成する（図１（ｄ）参照）。保護層
３は、膜厚が薄くかつ液状のバッファ層２を介して基板
１と弱い力で結合しており、かつバッファ層２の格子パ
ラメータを、膜厚が大きいエピタキシャル半導体層４の
格子パラメータに適合させる機能を有する。すなわち、
保護層３は、エピタキシャル半導体層４に適合した基板
として機能する。Next, an epitaxial semiconductor layer 4 made of GaN and having a film thickness larger than that of the protective layer 3 is grown on the protective layer 3. At that time, the epitaxial semiconductor layer 4 is formed such that the film thickness of the epitaxial semiconductor layer 4 is larger than that of the protective layer 3 (see FIG. 1D). The protective layer 3 is bonded to the substrate 1 via the buffer layer 2 which is thin and liquid and has a weak force, and the lattice parameter of the buffer layer 2 is set to the lattice parameter of the epitaxial semiconductor layer 4 having a large thickness. It has the function of adapting. That is,
The protective layer 3 functions as a substrate suitable for the epitaxial semiconductor layer 4.

【００３７】（実験例４）第１の工程では、８００℃に
て基板１上でエピタキシャル成長を行わせることによ
り、２０ｎｍの膜厚を有し、かつＮａＦからなるバッフ
ァ層２をサファイア基板１上に形成する（図１（ａ）参
照）。(Experimental Example 4) In the first step, the buffer layer 2 having a film thickness of 20 nm and made of NaF is formed on the sapphire substrate 1 by performing epitaxial growth on the substrate 1 at 800 ° C. Formed (see FIG. 1A).

【００３８】第２の工程では、６００℃にてバッファ層
２上でエピタキシャル成長を行わせることにより、２０
ｎｍの膜厚を有し、かつＧａＮからなる保護層３をバッ
ファ層２上に形成する（図１（ｂ）参照）。In the second step, the epitaxial growth is performed on the buffer layer 2 at 600 ° C.
A protective layer 3 made of GaN and having a film thickness of nm is formed on the buffer layer 2 (see FIG. 1B).

【００３９】第３の工程では、まず、ＧａＮからなるエ
ピタキシャル半導体層４（後の工程で形成する）の成長
温度である１１００℃まで温度を上昇させる。この温度
上昇によって、バッファ層２が融解し、保護層３が歪み
を解放して、図１（ｃ）に示す構造が得られる。In the third step, first, the temperature is raised to 1100 ° C. which is the growth temperature of the epitaxial semiconductor layer 4 made of GaN (formed in a later step). By this temperature rise, the buffer layer 2 is melted, the protective layer 3 releases the strain, and the structure shown in FIG. 1C is obtained.

【００４０】次に、保護層３よりも膜厚が大きく、かつ
ＧａＮからなるエピタキシャル半導体層４を保護層３上
に成長させる。その際、エピタキシャル半導体層４の膜
厚が保護層３の膜厚より大きくなるように、エピタキシ
ャル半導体層４を形成する（図１（ｄ）参照）。保護層
３は、膜厚が薄くかつ液状のバッファ層２を介して基板
１と弱い力で結合しており、かつバッファ層２の格子パ
ラメータを、膜厚が大きいエピタキシャル半導体層４の
格子パラメータに適合させる機能を有する。すなわち、
保護層３は、エピタキシャル半導体層４に適合した基板
として機能する。Next, an epitaxial semiconductor layer 4 made of GaN and having a larger film thickness than the protective layer 3 is grown on the protective layer 3. At that time, the epitaxial semiconductor layer 4 is formed such that the film thickness of the epitaxial semiconductor layer 4 is larger than that of the protective layer 3 (see FIG. 1D). The protective layer 3 is bonded to the substrate 1 via the buffer layer 2 which is thin and liquid and has a weak force, and the lattice parameter of the buffer layer 2 is set to the lattice parameter of the epitaxial semiconductor layer 4 having a large thickness. It has the function of adapting. That is,
The protective layer 3 functions as a substrate suitable for the epitaxial semiconductor layer 4.

【００４１】（実験例５）第１の工程では、６００℃に
て基板１上でエピタキシャル成長を行わせることによ
り、２０ｎｍの膜厚を有し、かつＡｇ0.5Ｐｂ0.5合金
（５０％の銀および５０％の鉛）からなるバッファ層２
をサファイア基板１上に形成する（図１（ａ）参照）。(Experimental Example 5) In the first step, epitaxial growth was performed on the substrate 1 at 600 ° C. to have a film thickness of 20 nm, and an Ag 0.5 Pb 0.5 alloy (50% silver and 50%) was used. % Of lead) buffer layer 2
Are formed on the sapphire substrate 1 (see FIG. 1A).

【００４２】第２の工程では、６００℃にてバッファ層
２上でエピタキシャル成長を行わせることにより、２０
ｎｍの膜厚を有し、かつＡｌＮからなる保護層３をバッ
ファ層２上に形成する（図１（ｂ）参照）。In the second step, the epitaxial growth is performed on the buffer layer 2 at 600 ° C.
A protective layer 3 having a thickness of nm and made of AlN is formed on the buffer layer 2 (see FIG. 1B).

【００４３】第３の工程では、まず、ＧａＮからなるエ
ピタキシャル半導体層４（後の工程で形成する）の成長
温度である１１５０℃まで温度を上昇させる。この温度
上昇によって、バッファ層２が融解し、保護層３が歪み
を解放して、図１（ｃ）に示す構造が得られる。In the third step, first, the temperature is raised to 1150 ° C. which is the growth temperature of the epitaxial semiconductor layer 4 made of GaN (formed in a later step). By this temperature rise, the buffer layer 2 is melted, the protective layer 3 releases the strain, and the structure shown in FIG. 1C is obtained.

【００４４】次に、保護層３よりも膜厚が大きく、かつ
ＧａＮからなるエピタキシャル半導体層４を保護層３上
に成長させる。その際、エピタキシャル半導体層４の膜
厚が保護層３の膜厚より大きくなるように、エピタキシ
ャル半導体層４を形成する（図１（ｄ）参照）。保護層
３は、膜厚が薄くかつ液状のバッファ層２を介して基板
１と弱い力で結合しており、かつバッファ層２の格子パ
ラメータを、膜厚が大きいエピタキシャル半導体層４の
格子パラメータに適合させる機能を有する。すなわち、
保護層３は、エピタキシャル半導体層４に適合した基板
として機能する。Next, the epitaxial semiconductor layer 4 made of GaN and having a larger film thickness than the protective layer 3 is grown on the protective layer 3. At that time, the epitaxial semiconductor layer 4 is formed such that the film thickness of the epitaxial semiconductor layer 4 is larger than that of the protective layer 3 (see FIG. 1D). The protective layer 3 is bonded to the substrate 1 via the buffer layer 2 which is thin and liquid and has a weak force, and the lattice parameter of the buffer layer 2 is set to the lattice parameter of the epitaxial semiconductor layer 4 having a large thickness. It has the function of adapting. That is,
The protective layer 3 functions as a substrate suitable for the epitaxial semiconductor layer 4.

【００４５】（実験例６）第１の工程では、８００℃に
て基板１上でエピタキシャル成長を行わせることによ
り、２０ｎｍの膜厚を有し、かつＣｕ0.3Ｐｂ0.7合金
（３０％の銅および７０％の鉛）からなるバッファ層２
をサファイア基板１上に形成する（図１（ａ）参照）。(Experimental Example 6) In the first step, epitaxial growth was performed on the substrate 1 at 800 ° C. to have a film thickness of 20 nm and a Cu 0.3 Pb 0.7 alloy (30% copper and 70%). % Of lead) buffer layer 2
Are formed on the sapphire substrate 1 (see FIG. 1A).

【００４６】第２の工程では、８００℃にてバッファ層
２上でエピタキシャル成長を行わせることにより、２０
ｎｍの膜厚を有し、かつＡｌＮからなる保護層３をバッ
ファ層２上に形成する（図１（ｂ）参照）。In the second step, epitaxial growth is performed on the buffer layer 2 at 800 ° C.
A protective layer 3 having a thickness of nm and made of AlN is formed on the buffer layer 2 (see FIG. 1B).

【００４７】第３の工程では、まず、ＧａＮからなるエ
ピタキシャル半導体層４（後の工程で形成する）の成長
温度である１１５０℃まで温度を上昇させる。この温度
上昇によって、バッファ層２が融解し、保護層３が歪み
を解放して、図１（ｃ）に示す構造が得られる。In the third step, first, the temperature is raised to 1150 ° C. which is the growth temperature of the epitaxial semiconductor layer 4 made of GaN (formed in a later step). By this temperature rise, the buffer layer 2 is melted, the protective layer 3 releases the strain, and the structure shown in FIG. 1C is obtained.

【００４８】次に、保護層３よりも膜厚が大きく、かつ
ＧａＮからなるエピタキシャル半導体層４を保護層３上
に成長させる。その際、エピタキシャル半導体層４の膜
厚が保護層３の膜厚より大きくなるように、エピタキシ
ャル半導体層４を形成する（図１（ｄ）参照）。保護層
３は、膜厚が薄くかつ液状のバッファ層２を介して基板
１と弱い力で結合しており、かつバッファ層２の格子パ
ラメータを、膜厚が大きいエピタキシャル半導体層４の
格子パラメータに適合させる機能を有する。すなわち、
保護層３は、エピタキシャル半導体層４に適合した基板
として機能する。Next, the epitaxial semiconductor layer 4 which is thicker than the protective layer 3 and is made of GaN is grown on the protective layer 3. At that time, the epitaxial semiconductor layer 4 is formed such that the film thickness of the epitaxial semiconductor layer 4 is larger than that of the protective layer 3 (see FIG. 1D). The protective layer 3 is bonded to the substrate 1 via the buffer layer 2 which is thin and liquid and has a weak force, and the lattice parameter of the buffer layer 2 is set to the lattice parameter of the epitaxial semiconductor layer 4 having a large thickness. It has the function of adapting. That is,
The protective layer 3 functions as a substrate suitable for the epitaxial semiconductor layer 4.

【００４９】[0049]

【００５０】[0050]

【００５１】[0051]

【００５２】[0052]

【図面の簡単な説明】[Brief description of drawings]

【図１】図１（ａ）〜図１（ｄ）はともに、本発明の一
実施の形態にかかるエピタキシャル半導体層の成長方法
の一実施工程を経時的に示す図である。FIG. 1A to FIG. 1D are diagrams showing, over time, one implementation step of a method for growing an epitaxial semiconductor layer according to one embodiment of the present invention.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ユリイ ゲオルギヴィッチ シェレター ロシア国 194223 セイントピータース バーグ ａｐｐ．13 ８／１ ジェイデ ュクロスストリート (72)発明者 ユリイ トーマソヴィッチ レバン ロシア国 194214 セイントピータース バーグ ａｐｐ．22 56 コストロムス コイ プロスペクト (56)参考文献 特開2000−36620（ＪＰ，Ａ) 欧州特許出願公開848414（ＥＰ，Ａ １) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20 - 21/208 C30B 29/04 C30B 29/38 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yuri Georgovich Sheleter Russia 194223 Saint Petersburg app. 13 8/1 J.D. Cross Street (72) Inventor Yuri Tomasovich Levan Russia 194214 Saint Petersburg app. 22 56 Kostromus Coy Prospect (56) Reference JP 2000-36620 (JP, A) European Patent Application Publication 848414 (EP, A 1) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21 / 20-21/208 C30B 29/04 C30B 29/38

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 固−液相転移を有するバッファ層を用い
て、格子が高度に不整合である基板上で、ガリウム−窒
素からなるエピタキシャル半導体層を成長させる方法で
あって、 前記バッファ層の融解温度より低い温度にて、前記基板
上でエピタキシャル成長を行なって前記バッファ層を形
成する工程と、 前記バッファ層の融解温度より低い温度にて、前記バッ
ファ層上でエピタキシャル成長を行なって保護層を形成
する工程と、 前記バッファ層の融解温度より高い温度にて前記保護層
上でエピタキシャル成長を行なって、ガリウム−窒素か
らなる前記エピタキシャル半導体層を形成する工程と、
を含み、 前記保護層は、前記エピタキシャル半導体層の成長温度
より高い融解温度を有し、 前記エピタキシャル半導体層は、前記保護層の膜厚より
大きな膜厚を有し、前記バッファ層は、マグネシウム、アルミニウム、フッ
化ナトリウム、金−鉛合金、および銅−鉛合金のうちの
１つからなる、 ガリウム−窒素からなるエピタキシャル
半導体層の成長方法。1. A method for growing an epitaxial semiconductor layer of gallium-nitrogen on a substrate having a highly mismatched lattice using a buffer layer having a solid-liquid phase transition, the method comprising: Forming a buffer layer by performing epitaxial growth on the substrate at a temperature lower than a melting temperature; and forming a protective layer by epitaxial growth on the buffer layer at a temperature lower than a melting temperature of the buffer layer. And a step of performing epitaxial growth on the protective layer at a temperature higher than the melting temperature of the buffer layer to form the epitaxial semiconductor layer made of gallium-nitrogen,
Wherein the said protective layer has a higher melting temperature than the growth temperature of the epitaxial semiconductor layer, the epitaxial semiconductor layer may have a greater thickness than the thickness of the protective layer, the buffer layer is magnesium, Aluminum, foot
Of sodium chloride, gold-lead alloys, and copper-lead alloys
A method for growing an epitaxial semiconductor layer composed of one gallium-nitrogen. 【請求項２】 請求項１において、 前記基板は、サファイアおよび炭化珪素のうちの１つか
らなる、ガリウム−窒素からなるエピタキシャル半導体
層の成長方法。2. The method for growing an epitaxial semiconductor layer made of gallium-nitrogen, wherein the substrate is made of one of sapphire and silicon carbide. 【請求項３】 請求項１において、 前記保護層は、酸化マグネシウム、アルミナ、アルミニ
ウム−窒素、ガリウム−窒素、インジウム−窒素、およ
びこれらのうち少なくとも２種の材料からなる合金のう
ちの１つからなり、 前記基板は、サファイアおよび炭化珪素のうちの１つか
らなる、ガリウム−窒素からなるエピタキシャル半導体
層の成長方法。3. The protective layer according to claim 1, wherein the protective layer is made of one of magnesium oxide, alumina, aluminum-nitrogen, gallium-nitrogen, indium-nitrogen, and an alloy composed of at least two of these materials. The method for growing an epitaxial semiconductor layer made of gallium-nitrogen, wherein the substrate is made of one of sapphire and silicon carbide. 【請求項４】 請求項１において、 前記バッファ層は、その膜厚が０．５〜５０ｎｍであ
る、ガリウム−窒素からなるエピタキシャル半導体層の
成長方法。4. The method for growing an epitaxial semiconductor layer made of gallium-nitrogen according to claim 1, wherein the buffer layer has a film thickness of 0.5 to 50 nm. 【請求項５】 請求項１において、 前記保護層は、その膜厚が０．５〜５０ｎｍである、ガ
リウム−窒素からなるエピタキシャル半導体層の成長方
法。5. The method for growing an epitaxial semiconductor layer made of gallium-nitrogen according to claim 1, wherein the protective layer has a film thickness of 0.5 to 50 nm.
JP2000206498A 1999-07-14 2000-07-07 Method for growing gallium-nitrogen epitaxial semiconductor layer Expired - Fee Related JP3456954B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB9916549.0A GB9916549D0 (en) 1999-07-14 1999-07-14 Epitaxial growth method of semiconductors on highly lattice mismatched substrates using the buffer layer with solid-liquid phase transition
GB9916549.0 1999-07-14

Publications (2)

Publication Number Publication Date
JP2001068414A JP2001068414A (en) 2001-03-16
JP3456954B2 true JP3456954B2 (en) 2003-10-14

Family

ID=10857250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000206498A Expired - Fee Related JP3456954B2 (en) 1999-07-14 2000-07-07 Method for growing gallium-nitrogen epitaxial semiconductor layer

Country Status (4)

Country Link
US (1) US6380050B1 (en)
JP (1) JP3456954B2 (en)
CN (1) CN1156893C (en)
GB (2) GB9916549D0 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002284600A (en) * 2001-03-26 2002-10-03 Hitachi Cable Ltd Method for manufacturing gallium nitride crystal substrate and the same
FR2860101B1 (en) * 2003-09-22 2005-10-21 Commissariat Energie Atomique PROTECTION OF THE SURFACE OF THE SIC BY A LAYER OF GAN
JP5311765B2 (en) * 2006-09-15 2013-10-09 住友化学株式会社 Semiconductor epitaxial crystal substrate and manufacturing method thereof
KR20110063773A (en) 2008-09-24 2011-06-14 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
JP5907730B2 (en) 2008-10-30 2016-04-26 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ Semiconductor material with reduced lattice strain, as well as containing semiconductor structures, devices, and methods of manufacturing processed substrates
WO2012085219A1 (en) * 2010-12-23 2012-06-28 Soitec Strain relaxation using metal materials and related structures
FR2970374B1 (en) * 2011-01-11 2014-02-07 Soitec Silicon On Insulator STRESS RELIEF USING METALLIC MATERIALS AND RELATED STRUCTURES
JP6090899B2 (en) * 2012-09-06 2017-03-08 パナソニック株式会社 Epitaxial wafer manufacturing method
CN103996607B (en) * 2014-05-30 2016-10-19 广州市众拓光电科技有限公司 Growth metal Al monocrystal thin films on a sapphire substrate and its preparation method and application
CN103996612B (en) * 2014-05-30 2017-05-10 广州市众拓光电科技有限公司 AlN thin film growing on metal Al substrate and preparing method and application thereof
CN106601854A (en) * 2016-11-28 2017-04-26 中国电子科技集团公司第四十八研究所 Heterojunction solar cell and manufacturing method thereof
CN108281525A (en) * 2017-12-07 2018-07-13 上海芯元基半导体科技有限公司 A kind of compound substrate, semiconductor device structure and preparation method thereof
CN112064021B (en) * 2020-09-22 2021-10-19 南京航空航天大学 Method for regulating and controlling cutter coating stress by adopting thermotropic phase change film

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2756972B1 (en) * 1996-12-10 1999-03-05 France Telecom STRAINED FILM RELAXATION PROCESS BY INTERFACIAL LAYER FUSION

Also Published As

Publication number Publication date
US6380050B1 (en) 2002-04-30
CN1156893C (en) 2004-07-07
GB2354370B (en) 2001-09-05
CN1281247A (en) 2001-01-24
GB9916549D0 (en) 1999-09-15
JP2001068414A (en) 2001-03-16
GB2354370A (en) 2001-03-21
GB0016039D0 (en) 2000-08-23

Similar Documents

Publication Publication Date Title
JP3456954B2 (en) Method for growing gallium-nitrogen epitaxial semiconductor layer
CN100479206C (en) Nitride semiconductor light emitting device and fabrication method thereof
JP4783288B2 (en) Realization of III-nitride free-standing substrate by heteroepitaxy on sacrificial layer
JP5498163B2 (en) Multilayer semiconductor wafer, method of manufacturing the same, and element
KR101321654B1 (en) Substrate for growing group-iii nitride semiconductors, epitaxial substrate for group-iii nitride semiconductors, group-iii nitride semiconductor element, stand-alone substrate for group-iii nitride semiconductors, and methods for manufacturing the preceding
JP3761418B2 (en) Compound crystal and process for producing the same
EP1930957B1 (en) Method for manufacturing indium gallium aluminium nitride thin film on silicon substrate
TW200849337A (en) Process for fabricating a structure for epitaxy without an exclusion zone
US6821875B2 (en) Low area metal contacts for photovoltaic devices
JP4984407B2 (en) Semiconductor wafer and manufacturing method thereof
JP2007519591A5 (en)
US7135716B2 (en) Gallium nitride-based semiconductor light-emitting device
JP2001185495A (en) Method of manufacturing semiconductor substrate
JP2008074671A (en) Manufacturing method of free-standing nitride substrate
JPH02143532A (en) Method of removing impurity in semiconductor wafer
TW201234491A (en) A method for fabricating a semiconductor device
JP4559586B2 (en) Single crystal thin film material
CN102326228A (en) III-nitride semiconductor growth substrate, III-nitride semiconductor epitaxial substrate, III-nitride semiconductor element, III-nitride semiconductor freestanding substrate, and method for fabricating these
WO2021245724A1 (en) Composite substrate, method for producing composite substrate, semiconductor device, and method for producing semiconductor device
JP2569426B2 (en) Superlattice multilayer film manufacturing method
JPH04206932A (en) Semiconductor device and manufacture thereof
KR102556712B1 (en) Method of manufacturing AlxGa1-xN (0.5≤x≤1) piezoelectric thin films with high purity and their apparatus using the thin film
KR102315908B1 (en) Method of manufacturing AlxGa1-xN (0.5≤x≤1) piezoelectric thin films with high purity and their apparatus using the thin film
TW516088B (en) Structure and method for fabricating semiconductor structures and devices utilizing a stable template
US20220149802A1 (en) High purity piezoelectric thin film and method of manufacturing element using same thin film

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030218

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030701

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees