JP3446799B2

JP3446799B2 - 加入者系伝送装置

Info

Publication number: JP3446799B2
Application number: JP34286296A
Authority: JP
Inventors: 和夫田中; 栄司下瀬
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-12-24
Filing date: 1996-12-24
Publication date: 2003-09-16
Anticipated expiration: 2016-12-24
Also published as: JPH10191483A; US6160816A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、網側装置と加入者
側装置との間に設置される加入者系伝送装置に関する。

【０００２】

【従来の技術】加入者系伝送装置は、通信距離の延長等
を目的として、交換機等の網側装置と加入者側装置との
間に設置される。

【０００３】近年、交換機がディジタル統合終端装置
（ＩＤＴ：Integrated Digital Teminal）を備えるよう
になり、このＩＤＴと加入者系伝送装置である遠隔ディ
ジタル終端装置（ＲＤＴ：Remote Digital Teminal）と
が、ＤＳ１回線等のディジタル回線によって直接接続さ
れるようになった。

【０００４】そして、従来は、図１０に示されるよう
に、交換機内のＩＤＴとＤＳ１回線を介して接続される
ＲＤＴが、アナログメタリック線を介して、加入者電話
を収容していた。このような加入者系伝送システムにお
いては、図１０に示されるように、ＲＤＴは、交換機内
のタイミングソースから交換機内に設置されるＩＤＴ及
びＤＳ１回線を介してマスタークロックを供給され、こ
のマスタークロックに同期して動作する。

【０００５】更に、加入者系伝送装置の高機能化等を目
的として、本発明の出願人は、ＤＳ１エクステンション
システムと呼ばれる加入者系伝送システムを開発した。
ＤＳ１エクステンションシステムでは、図１１に示され
るように、ＲＤＴは、交換機内のＩＤＴとＤＳ１回線を
介して接続されるのみならず、交換機以外のネットワー
ク側装置であるディジタル網エレメント（ＤＮＥ：Digi
tal Network Element ）と呼ばれる装置とＤＳ１回線を
介して接続される。更に、ＲＤＴは、アナログメタリッ
ク線を介して加入者電話を収容するのみならず、加入者
電話以外の加入者側装置（ＣＰＥ：Customer Prizes Eq
uipment ）とＤＳ１回線を介して接続される。ＤＮＥと
しては、図１１に示されるように、ディジタルクロスコ
ネクトシステム（ＤＣＳ：Digital Cross-connect Syst
em）又はＤ４チャネルバンク（Ｄ４ＣＨＢＫ：D4 Cha
nnel Bank ）、或いは、特には図示しない市外交換機等
がある。一方、ＣＰＥは、小規模の交換局に相当する機
能を備える。

【０００６】そして、図１１に示されるようなＤＳ１エ
クステンションシステムでは、ＩＤＴに接続されるＤＳ
１回線とＣＰＥに接続されるＤＳ１回線、或いは、ＤＮ
Ｅに接続されるＤＳ１回線とＣＰＥに接続されるＤＳ１
回線とを、それぞれ透過的（トランスペアレント）に接
続する機能の実装が要求される。このような機能は、Un
-channelized DS1機能と呼ばれる。

【０００７】また、図１１に示されるようなＤＳ１エク
ステンションシステムでは、ＩＤＴに接続されるＤＳ１
回線に収容される各ＤＳ０コネクションと、ＣＰＥに接
続されるＤＳ１回線に収容される各ＤＳ０コネクション
との間で、或いは、ＤＮＥに接続されるＤＳ１回線に収
容される各ＤＳ０コネクションと、ＣＰＥに接続される
ＤＳ１回線に収容される各ＤＳ０コネクションとの間
で、チャネル（タイムスロット）を固定的に交換する機
能、即ちクロスコネクト機能の実装も、要求される。こ
のような機能は、Channelized DS1 機能と呼ばれる。

【０００８】

【発明が解決しようとする課題】ここで、図１１に示さ
れるようなＤＳ１エクステンションシステムでは、ＩＤ
Ｔを収容する交換機とＤＮＥと、それぞれ独立したタイ
ミングソースＡ及びＢに同期して動作している。従っ
て、ＤＳ１エクステンションシステムを構成するＲＤＴ
において、ＩＤＴを収容する交換機と、ＤＮＥ、及びＣ
ＰＥの各動作タイミングの同期を確立させる技術が、非
常に重要となってくる。

【０００９】ＤＳ１エクステンションシステムを構成す
るＲＤＴは、図１１に示されるような種々の装置が接続
される複数のＤＳ１回線に収容される複数のＤＳ０コネ
クションに対してクロスコネクト処理を実行する必要が
ある。このため、ＲＤＴは、共通のタイミング、特にそ
れが接続されるＩＤＴを収容する交換機の動作タイミン
グに同期して動作する必要がある。従って、ＲＤＴは、
一般に、交換機内のＩＤＴに接続されるＤＳ１回線から
抽出される、上記交換機内のタイミングソースＡに同期
したクロック（図１１に示される、ＲＤＴクロック＃
１）をマスタークロックとして、クロスコネクト処理等
を実行する。

【００１０】更に、ＲＤＴは、このＲＤＴクロック＃１
に同期して、ＣＰＥに向かうＤＳ１回線に、クロスコネ
クトされた通信データを送出する。ここで、１つの装置
が終端する上りＤＳ１回線上の通信データと下りＤＳ１
回線上の通信データは、同じクロックに同期することが
要請されている。このような条件が満たされるとき、一
般にループタイミングが保証されているといわれる。従
って、ＲＤＴに接続されるＣＰＥは、それが終端する上
りＤＳ１回線と下りＤＳ１回線とに関して、ループタイ
ミングを保証するために、ＲＤＴからのＤＳ１回線から
抽出されるクロックに同期して、ＲＤＴに向かうＤＳ１
回線に通信データを送出する。ＣＰＥにおいてループタ
イミングが完全に保証されていれば、ＲＤＴは、ＲＤＴ
クロック＃１に同期して、ＣＰＥからのＤＳ１回線上を
転送されてくる通信データを受信し、それに対しクロス
コネクト処理を実行することができる。しかし、ＣＰＥ
においてループタイミングが必ずしも完全に保証されて
いるとは限らず、ＲＤＴクロック＃１と、ＣＰＥからの
ＤＳ１回線上のクロック（図１１に示される、ＣＰＥか
らのクロック＃３）は、常に同期しているとは限らな
い。そのような場合には、ＲＤＴは、ＣＰＥからのＤＳ
１回線上を転送されてくる通信データに対し、その受信
処理及びクロスコネクト処理を実行する場合に、どのよ
うに同期を確立するかが問題となる。

【００１１】しかし、このような同期確立技術は、従来
知られていなかった。一方、ＲＤＴに接続されるＤＮＥ
は、それが内蔵するタイミングソースＢから生成される
クロック（図１１に示される、ＤＮＥからのクロック＃
２）に同期して、ＲＤＴに向かうＤＳ１回線に通信デー
タを送出する。これに対して、ＲＤＴは、ＤＮＥに対す
る上りＤＳ１回線と下りＤＳ１回線とに関して、ループ
タイミングを保証するために、ＤＮＥからのＤＳ１回線
から抽出されるクロックに同期して、ＤＮＥに向かうＤ
Ｓ１回線に通信データを送出する必要がある。しかし、
前述したように、ＲＤＴは、ＲＤＴクロック＃１に同期
して動作するため、ＤＮＥに向かうＤＳ１回線上を転送
されてゆく通信データに対して、クロスコネクト処理及
びループタイミングが保証された送信処理を実行する場
合に、どのように同期を確立するかが問題となる。

【００１２】しかし、このような同期確立技術は、従来
知られていなかった。以上示した問題点は、ＤＳ１エク
ステンションシステムに限られるものではなく、複数の
タイミングソースに同期する複数の回線を終端し、かつ
それらの回線間でクロスコネクト処理を実行するような
加入者系伝送装置に関して、一般的に存在する。

【００１３】本発明の課題は、複数のタイミングソース
に同期する複数の回線のそれぞれに対してループタイミ
ングを保証し、かつそれらの回線間でクロスコネクト処
理を実現することにある。

【００１４】

【課題を解決するための手段】本発明は、交換機等の網
側装置と加入者側装置との間に設置される加入者系伝送
装置（ＲＤＴ１０１）を前提とする。

【００１５】まず、回線終端手段（クロック再生部１０
９、１１７、フレーム同期／シグナリング抽出部１１
０、１１８、フレーム生成／シグナリング挿入部１１
６、１１３）は、複数のタイミングソースに同期する複
数の回線を終端する。この回線終端手段は、例えば、独
立したタイミングソースに同期して動作する網側装置
（ＤＮＥ１０３）が接続される回線（ＤＳ１回線）を終
端するものと、加入者系伝送装置（ＲＤＴ１０１）に依
存したタイミングで動作する加入者側装置（ＣＰＥ１０
４）が接続される回線（ＤＳ１回線）を終端するものと
を含む。

【００１６】クロスコネクト手段（クロスコネクト部１
０７）は、回線終端手段が終端する複数の回線間でクロ
スコネクト処理を実行する。非同期クロック変換手段
（非同期クロック変換部１１１ｄ、１１１ｓ、１１２
ｄ、１１２ｓ、１１９ｄ、１１９ｓ）は、互いに非同期
のクロックに基づいて動作する回線終端手段とクロスコ
ネクト手段の間で通信される通信データにつき、その通
信データが同期するクロックの変換を行う。この非同期
クロック変換手段は、例えば、網側装置（ＤＮＥ１０
３）が接続される回線を終端する回線終端手段とクロス
コネクト手段の間で相方向で通信される通信データのそ
れぞれにつき、その通信データが同期するクロックの変
換を行うもの（非同期クロック変換部１１１ｄ、１１１
ｓ、１１２ｄ、１１２ｓ）と、加入者側装置（ＣＰＥ１
０４）が接続される回線を終端する回線終端手段からク
ロスコネクト手段の方向へ通信される通信データにつ
き、その通信データが同期するクロックの変換を行うも
の（非同期クロック変換部１１９ｄ、１１９ｓ）とを含
む。この非同期クロック変換手段は、その具体的な構成
として、所定の複数のチャネルデータからなるデータ群
を１つのフレームとして、複数のフレーム分の通信デー
タを記憶する記憶手段（ＤＰＲＡＭ２０２）と、入力側
のクロック（ＷＣＬＫ）に同期して記憶手段にフレーム
を単位として通信データを順次書き込む書込み制御手段
（ＷＰＧ２０３）と、出力側のクロック（ＲＣＬＫ）に
同期して記憶手段からフレームを単位として通信データ
を順次読み出す読出し制御手段（ＲＰＧ２０３）と、入
力側のクロックと出力側のクロックの位相関係を比較す
ることにより、書込み制御手段又は読出し制御手段に対
してフレームを単位として通信データの廃棄又は重複出
力を指示する、スタッフ制御を実行する位相制御手段
（位相制御部２０５）とを含む。

【００１７】以上の発明の構成により、クロスコネクト
手段は統一された１つのマスタークロックに同期して複
数の回線間でクロスコネクト処理を実現できると同時
に、複数のタイミングソースに同期する複数の回線のそ
れぞれに対してループタイミングを保証することができ
る。

【００１８】上述の発明の構成において、通信データ
（ＤＳ１信号）は、ユーザデータ（ＤＳ０データ）と制
御データ（シグナリングデータ）とを含み、その場合
に、非同期クロック変換手段は、ユーザデータ及び制御
データのそれぞれに対し独立に、その各データが同期す
るクロックの変換を行うように構成することができる
（非同期クロック変換部１１１ｄと１１１ｓの関係、１
１２ｄと１１２ｓの関係、及び１１９ｄと１１９ｓの関
係）。

【００１９】このようにユーザデータと制御データとに
対して独立して非同期クロック変換処理が実行されるこ
とにより、ユーザデータと制御データの間の伝送レート
の相違を吸収することができる。

【００２０】また、上述の発明の構成において、複数の
回線終端手段の間で、クロスコネクト処理及び非同期ク
ロック変換処理を実行せずに透過的に通信データを通信
させる選択手段（セレクタ１１４、１１５、１２０、１
２１を更に含むように構成することができる。

【００２１】このように、選択的に通信データを透過さ
せることが可能となることにより、加入者系伝送装置の
機能を高めることができる。

【００２２】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態について詳細に説明する。＜本実施の形態の全体構成の説明＞図１は、本発明によ
るＲＤＴ１０１の実施の形態の構成図であり、ＤＳ１エ
クステンションシステムを実現するものである。

【００２３】まず、ＲＤＴ１０１において、交換機内の
ＩＤＴ１０２に接続されるＤＳ１回線から抽出タイミン
グクロックが抽出され、そのクロックに基づいて、ＰＬ
Ｌ（Phased Lock Loop）回路１２２がＲＤＴ１０１のマ
スタークロックであるＲＤＴクロックを抽出する。

【００２４】一方、ＲＤＴ１０１と単数又は複数のＤＮ
Ｅ１０３とを接続する＃１〜＃ｎのＤＳ１回線ペアは、
ＲＤＴ１０１内の＃１〜＃ｎのＤＮＥ側ユニット１０５
によって終端される。

【００２５】更に、ＲＤＴ１０１と単数又は複数のＣＰ
Ｅ１０４とを接続する＃１〜＃ｎのＤＳ１回線ペアは、
ＲＤＴ１０１内の＃１〜＃ｎのＣＰＥ側ユニット１０６
によって終端される。なお、ＤＮＥ１０３側のＤＳ１回
線ペアの組数ｎとＣＰＥ１０４側のＤＳ１回線ペアの組
数ｎは、同一である必要はない。

【００２６】ＤＮＥ１０３からＲＤＴ１０１に向かう１
本のＤＳ１回線上を伝送されてきたＤＮＥ側受信ＤＳ１
信号は、そのＤＳ１回線を終端しているＤＮＥ側ユニッ
ト１０５に入力する。

【００２７】このＤＮＥ側ユニット１０５において、Ｄ
ＮＥ側受信ＤＳ１信号は、まず、セレクタ１１４（後述
する）を介して、クロック再生部１０９に入力する。ク
ロック再生部１０９は、ＤＮＥ側受信ＤＳ１信号から、
クロック（ＤＮＥクロック：図１の、ＤＮＥからのクロ
ック＃２に対応する）を再生する。

【００２８】次に、フレーム同期／シグナリング抽出部
１１０は、クロック再生部１０９が再生したＤＮＥクロ
ックに基づいて、ＤＮＥ側受信ＤＳ１信号に対してフレ
ーム同期を確立することにより、ＤＮＥ側受信ＤＳ１信
号の各フレーム（＝１２５μｓｅｃ）を構成する２４チ
ャネルからなるＤＳ０データ群とシグナリングデータと
を分離する。

【００２９】次に、非同期クロック変換部（ＤＳ０）１
１１ｄ及び非同期クロック変換部（シグナリング）１１
１ｓは、それぞれ、上述の分離されたＤＳ０データ群及
びシグナリングデータに対して、現（カレント）ＤＮＥ
側ユニット１０５が終端するＤＳ１回線より抽出された
ＤＮＥクロックからＲＤＴクロックへの乗せ換え処理を
実行する。この結果、現ＤＮＥ側ユニット１０５が終端
するＤＳ１回線より抽出されたＤＮＥクロックに同期し
ていたＤＳ０データ群及びシグナリングデータは、ＲＤ
Ｔ１０１のマスタークロックであるＲＤＴクロックに同
期するようになる。

【００３０】非同期クロック変換部（ＤＳ０）１１１ｄ
から出力されたＤＳ０データ群と、非同期クロック変換
部（シグナリング）１１１ｓから出力されたシグナリン
グデータは、クロスコネクト部１０７（受信側）に入力
する。このクロスコネクト部１０７（受信側）には、＃
１〜＃ｎの各ＤＮＥ側ユニット１０５から、ＤＳ０デー
タ群とシグナリングデータのペアが入力される。

【００３１】このようにして、クロスコネクト部１０７
（受信側）は、各ＤＮＥ側ユニット１０５が終端するＤ
Ｓ１回線上のＤＳ０データ及びシグナリングデータに対
し、共通のＲＤＴクロックに基づいてクロスコネクト処
理を実行することが可能となる。

【００３２】一方、クロスコネクト部１０７（送信側）
から出力される１組のＤＳ０データ群とシグナリングデ
ータは、その組に対応するＤＮＥ側ユニット１０５に入
力する。

【００３３】そして、このＤＮＥ側ユニット１０５にお
いて、上記１組のＤＳ０データ群とシグナリングデータ
は、それぞれ、非同期クロック変換部（ＤＳ０）１１２
ｄ及び非同期クロック変換部（シグナリング）１１２ｓ
に入力する。

【００３４】非同期クロック変換部（ＤＳ０）１１２ｄ
及び非同期クロック変換部（シグナリング）１１２ｓ
は、それぞれ、クロスコネクト部１０７（送信側）から
出力されるＤＳ０データ群及びシグナリングデータに対
して、ＲＤＴクロックから現ＤＮＥ側ユニット１０５が
終端するＤＳ１回線から抽出されたＤＮＥクロックへの
乗せ換え処理を実行する。この結果、ＲＤＴクロックに
同期していたＤＳ０データ群及びシグナリングデータ
は、現ＤＮＥ側ユニット１０５が終端するＤＳ１回線か
ら抽出されたＤＮＥクロックに同期するようになる。こ
のようにして、各ＤＮＥ側ユニット１０５が終端するＤ
Ｓ１回線に関して、ループタイミングが保証される。

【００３５】次に、フレーム生成／シグナリング挿入部
１１３は、非同期クロック変換部（ＤＳ０）１１２ｄか
ら出力された２４チャネルからなるＤＳ０データ群と、
非同期クロック変換部（シグナリング）１１２ｓから出
力されたシグナリングデータとから、ＤＮＥ側送信ＤＳ
１信号を構成する各フレームを生成する。

【００３６】フレーム生成／シグナリング挿入部１１３
から出力されるＤＮＥ側送信ＤＳ１信号は、セレクタ１
１５（後述する）を介して、現ＤＮＥ側ユニット１０５
に対応するＤＳ１回線に出力される。

【００３７】続いて、ＣＰＥ側ユニット１０６について
説明する。前述したように、ＣＰＥ側ユニット１０６
は、ＲＤＴ１０１と単数又は複数のＣＰＥ１０４とを接
続する＃１〜＃ｎのＤＳ１回線ペアに対応して、＃１〜
＃ｎのｎ個が存在する。そして、クロスコネクト部１０
７（受信側）から出力される１組のＤＳ０データ群とシ
グナリングデータは、その組に対応するＣＰＥ側ユニッ
ト１０６に入力する。

【００３８】そして、このＣＰＥ側ユニット１０６にお
いて、フレーム生成／シグナリング挿入部１１６は、ク
ロスコネクト部１０７（受信側）から出力された２４チ
ャネルからなるＤＳ０データ群及びシグナリングデータ
から、ＣＰＥ側送信ＤＳ１信号を構成する各フレームを
生成する。

【００３９】フレーム生成／シグナリング挿入部１１６
から出力されるＣＰＥ側送信ＤＳ１信号は、セレクタ１
２０（後述する）を介して、現ＣＰＥ側ユニット１０６
に対応するＤＳ１回線に出力される。

【００４０】このようにして、ＣＰＥ１０４に向かうＤ
Ｓ１回線に出力されるＣＰＥ側送信ＤＳ１信号は、ＲＤ
Ｔ１０１のマスタークロックであるＲＤＴクロックに同
期させられる。

【００４１】一方、ＣＰＥ１０４からＲＤＴ１０１に向
かう１本のＤＳ１回線上を伝送されてきたＣＰＥ側受信
ＤＳ１信号は、そのＤＳ１回線を終端しているＣＰＥ側
ユニット１０６に入力する。

【００４２】このＣＰＥ側ユニット１０６において、Ｃ
ＰＥ側受信ＤＳ１信号は、まず、セレクタ１２１（後述
する）を介して、クロック再生部１１７に入力する。ク
ロック再生部１１７は、ＣＰＥ側受信ＤＳ１信号から、
クロック（ＣＰＥクロック：図１の、ＣＰＥからのクロ
ック＃３に対応する）を再生する。

【００４３】次に、フレーム同期／シグナリング抽出部
１１８は、クロック再生部１１７が再生したＣＰＥクロ
ックに基づいて、ＣＰＥ側受信ＤＳ１信号に対してフレ
ーム同期を確立することにより、ＣＰＥ側受信ＤＳ１信
号の各フレームを構成する２４チャネルからなるＤＳ０
データ群とシグナリングデータとを分離する。

【００４４】次に、非同期クロック変換部（ＤＳ０）１
１９ｄ及び非同期クロック変換部（シグナリング）１１
９ｓは、それぞれ、上述の分離されたＤＳ０データ群及
びシグナリングデータに対して、現ＣＰＥ側ユニット１
０６が終端するＤＳ１回線より抽出されたＣＰＥクロッ
クからＲＤＴクロックへの乗せ換え処理を実行する。こ
の結果、現ＣＰＥ側ユニット１０６が終端するＤＳ１回
線より抽出されたＣＰＥクロックに同期していたＤＳ０
データ群及びシグナリングデータは、ＲＤＴ１０１のマ
スタークロックであるＲＤＴクロックに同期するように
なる。

【００４５】非同期クロック変換部（ＤＳ０）１１９ｄ
から出力されたＤＳ０データ群と、非同期クロック変換
部（シグナリング）１１９ｓから出力されたシグナリン
グデータは、クロスコネクト部１０７（送信側）に入力
する。このクロスコネクト部１０７（送信側）には、＃
１〜＃ｎの各ＣＰＥ側ユニット１０６から、ＤＳ０デー
タ群とシグナリングデータのペアが入力される。

【００４６】このようにして、クロスコネクト部１０７
（送信側）は、各ＣＰＥ側ユニット１０６が終端するＤ
Ｓ１回線上のＤＳ０データ及びシグナリングデータに対
し、共通のＲＤＴクロックに基づいてクロスコネクト処
理を実行することが可能となる。

【００４７】続いて、クロスコネクト部１０７（受信
側）は、＃１〜＃ｎのＤＮＥ側ユニット１０５から出力
されるｎ組のＤＳ０データ群のそれぞれを構成する２４
チャネルのＤＳ０データのそれぞれを、＃１〜＃ｎのＣ
ＰＥ側ユニット１０６に接続されるｎ本のリンク上の各
２４個のチャネルの何れかに割り付ける。

【００４８】また、クロスコネクト部１０７（受信側）
は、＃１〜＃ｎのＤＮＥ側ユニット１０５から出力され
るｎ組のシグナリングデータのそれぞれに対して、所定
の変換処理を実行した後、その結果得られる新たなｎ組
のシグナリングデータを、＃１〜＃ｎのＣＰＥ側ユニッ
ト１０６に転送する。

【００４９】一方、クロスコネクト部１０７（送信側）
は、＃１〜＃ｎのＣＰＥ側ユニット１０６から出力され
るｎ組のＤＳ０データ群のそれぞれを構成する２４チャ
ネルのＤＳ０データのそれぞれを、＃１〜＃ｎのＤＮＥ
側ユニット１０５に接続されるｎ本のリンク上の各２４
個のチャネルの何れかに割り付ける。

【００５０】また、クロスコネクト部１０７（送信側）
は、＃１〜＃ｎのＣＰＥ側ユニット１０６から出力され
るｎ組のシグナリングデータのそれぞれに対して、所定
の変換処理を実行した後、その結果得られる新たなｎ組
のシグナリングデータを、＃１〜＃ｎのＤＮＥ側ユニッ
ト１０５に転送する。

【００５１】クロスコネクト部１０７（受信側）及びク
ロスコネクト部１０７（送信側）に対する各種設定動作
は、制御部１０８が実行する。一方、ＤＮＥ１０３から
ＲＤＴ１０１に向かう１本のＤＳ１回線上を伝送されて
きたUn-channelized DS1信号は、そのＤＳ１回線を終端
しているＤＮＥ側ユニット１０５に入力した後、そのユ
ニット内のセレクタ１１４でスイッチされ、ＲＤＴ１０
１からＣＰＥ１０４に向かう所定のＤＳ１回線を終端し
ているＣＰＥ側ユニット１０６に直接送られ、そのユニ
ット内のセレクタ１２０からそのユニットが終端してい
るＤＳ１回線に送出される。

【００５２】逆に、ＣＰＥ１０４からＲＤＴ１０１に向
かう１本のＤＳ１回線上を伝送されてきたUn-channeliz
ed DS1信号は、そのＤＳ１回線を終端しているＣＰＥ側
ユニット１０６に入力した後、そのユニット内のセレク
タ１２１でスイッチされ、ＲＤＴ１０１からＤＮＥ１０
３に向かう所定のＤＳ１回線を終端しているＤＮＥ側ユ
ニット１０５に直接送られ、そのユニット内のセレクタ
１１５からそのユニットが終端しているＤＳ１回線に送
出される。＜非同期クロック変換部の説明＞次に、図２は、図１の
非同期クロック変換部（ＤＳ０）１１１ｄ、１１２ｄ、
又は１１９ｄの構成図である。

【００５３】図２の構成が図１の非同期クロック変換部
（ＤＳ０）１１１ｄのものである場合は、入力側シリア
ルＤＳ０データはフレーム同期／シグナリング抽出部１
１０から出力されるＤＳ０データ群に対応し、出力側パ
ラレルＤＳ０データはクロスコネクト部１０７（受信
側）に出力され、書込みクロックＷＣＬＫはＤＮＥクロ
ックに対応し、読出しクロックＲＣＬＫはＲＤＴクロッ
クに対応する。

【００５４】また、図２の構成が図１の非同期クロック
変換部（ＤＳ０）１１９ｄのものである場合は、入力側
シリアルＤＳ０データはフレーム同期／シグナリング抽
出部１１８から出力されるＤＳ０データ群に対応し、出
力側パラレルＤＳ０データはクロスコネクト部１０７
（送信側）に出力され、書込みクロックＷＣＬＫはＣＰ
Ｅクロックに対応し、読出しクロックＲＣＬＫはＲＤＴ
クロックに対応する。

【００５５】更に、図２の構成が図１の非同期クロック
変換部（ＤＳ０）１１２ｄのものである場合は、図２の
シリアル／パラレル変換回路２０１は実装されず、クロ
スコネクト部１０７（送信側）のパラレルＤＳ０データ
がそのままＤＰＲＡＭ２０２に入力され、出力側パラレ
ルＤＳ０データはフレーム生成／シグナリング挿入部に
出力され、書込みクロックＷＣＬＫはＲＤＴクロックに
対応し、読出しクロックＲＣＬＫはＤＮＥクロックに対
応する。

【００５６】なお、以下の説明では、シリアル／パラレ
ル変換回路２０１の有無と入力側シリアルＤＳ０データ
に対する読替えが、暗黙のうちに行われるものとする。
図２の構成において、入力側シリアルＤＳ０データはシ
リアル／パラレル変換回路２０１によって、８ビットパ
ラレルのＤＳ０データ（以下、書込みデータという）に
変換された後、デュアルポートＲＡＭ（ＤＰＲＡＭ）２
０２の入力端子Ｄ０〜Ｄ７に入力する。

【００５７】ＤＰＲＡＭ２０２は、２４チャネル×３フ
レーム分のＤＳ０データ群を記憶することができる。Ｄ
ＰＲＡＭ２０２への書込みデータの書込みは、クロック
端子ＷＣＫに入力する書込みクロックＷＣＬＫに同期し
て、その書込みクロックＷＣＬＫに同期して書込みパル
ス発生回路（ＷＰＧ）２０３から書込みアドレス端子Ｗ
ＡＤ０〜ＷＡＤ６に入力される書込みアドレスに対して
実行される。

【００５８】この場合に、ＷＰＧ２０３は、３フレーム
のそれぞれに対応する上位アドレスブロックを決定する
３進カウンタと、各アドレスブロック内の２４チャネル
分の各下位アドレスを決定する２４進カウンタとを有し
ている。ＷＰＧ２０３内の３進カウンタは、ＷＰＧ２０
３内の２４進カウンタが１フレーム分＝２４チャネル分
のカウント動作を終了する毎に出力するキャリー信号に
よってカウントアップされ、書込みタイミングパルスＷ
ＴＰによってリセットされる。この書込みタイミングパ
ルスＷＴＰは、書込みクロックＷＣＬＫに同期したフレ
ームクロックの周期の３倍の周期を有するパルスであ
り、例えば、図１のフレーム同期／シグナリング抽出部
１１０又は１１８等において生成される（図３(a) 参
照）。

【００５９】ＤＰＲＡＭ２０２からのＤＳ０データ（以
下、読出しデータという）の読出しは、クロック端子Ｒ
ＣＫに入力する読出しクロックＲＣＬＫに同期して、そ
の読出しクロックＲＣＬＫに同期して読出しパルス発生
回路（ＲＰＧ）２０４から読出しアドレス端子ＲＡＤ０
〜ＲＡＤ６に入力される読出しアドレスに対して実行さ
れる。

【００６０】この場合に、ＲＰＧ２０４は、ＷＰＧ２０
３と同様に、３フレームのそれぞれに対応する上位アド
レスブロックを決定する３進カウンタと、各アドレスブ
ロック内の２４チャネル分の各下位アドレスを決定する
２４進カウンタとを有している。ＲＰＧ２０４内の３進
カウンタは、ＲＰＧ２０４内の２４進カウンタが１フレ
ーム分＝２４チャネル分のカウント動作を終了する毎に
出力するキャリー信号によって０〜２までサイクリック
にカウントアップされる。カウント値が２である場合に
キャリー信号が入力すると、カウント値は０に戻る。ま
た、カウント値が０に戻るタイミングで、ＲＰＧ２０３
は、後述する位相制御部２０５に、読出しタイミングパ
ルスＲＴＰを出力する（図３(e) 参照）。

【００６１】上述の構成によって、図３(b) に示される
ように、順次入力する各フレームの書込みデータＡ１、
Ｂ１、Ｃ１、Ａ２、Ｂ２、・・・がＤＰＲＡＭ２０２に
順次書き込まれ、図３(f) に示されるように、上記書込
み動作に対して非同期に、各フレームの読出しデータＡ
１、Ｂ１、Ｃ１、Ａ２、Ｂ２、・・・がＤＰＲＡＭ２０
２から順次読み出される。

【００６２】上述のようにＤＰＲＡＭ２０２に対する書
込み動作と読出し動作は互いに非同期であるため、以下
に説明するＳｔｕｆｆ制御処理を実行する。まず、位相
制御部２０５は、図３(a) に示される書込みタイミング
パルスＷＴＰの立上がりに同期してハイレベルに立ち上
がり所定時間後にローレベルに戻る、図３(c) に示され
るＩＮＣ（インクリメント）タイミング信号を生成す
る。

【００６３】また、位相制御部２０５は、書込みタイミ
ングパルスＷＴＰに先行してハイレベルに立ち上がり、
書込みタイミングパルスＷＴＰの立上がりに同期してロ
ーレベルに戻る、図３(d) に示されるＤＥＣ（ディクリ
メント）タイミング信号を生成する。

【００６４】そして、位相制御部２０５は、図３(g) に
示される比較タイミング期間において、以下のＳｔｕｆ
ｆ制御処理を実行する。即ち、図４(d) 及び(e) に示さ
れるように（図４(a) 〜(f) は図３(a) 〜(f)に対応す
る）、位相制御部２０５内の第１比較部２０６が、ＲＰ
Ｇ２０３から読出しタイミングパルスＲＴＰが出力され
るタイミングにおいて、ＤＥＣタイミング信号がハイレ
ベルとなっていることを検出すると、位相制御部２０５
内の出力制御部２０８は、ＲＰＧ２０３に対して、ＤＥ
Ｃ信号を出力する。ＲＰＧ２０３は、ＤＥＣ信号を受信
すると、その内部の３進カウンタに対して、カウント値
１を強制的に設定する。

【００６５】この結果、ＲＰＧ２０３内の３進カウンタ
においてカウント値０の出力が抑制されることによっ
て、ＤＰＲＡＭ２０２から次に読み出されるべき３フレ
ーム分の読出しデータのうち、先頭フレーム（図４(f)
のＡ３フレーム）が読み出されずに廃棄される。

【００６６】このようにして、書込みクロックＷＣＬＫ
に対して読出しクロックＲＣＬＫが徐々に遅れるような
場合には、非同期クロック変換部（ＤＳ０）によってフ
レーム単位での廃棄処理（ＤＥＣ（ディクリメント）処
理）が実行される。

【００６７】また、図５(d) 及び(e) に示されるように
（図５(a) 〜(f) は図３(a) 〜(f)に対応する）、位相
制御部２０５内の第２比較部２０７が、ＲＰＧ２０３か
ら読出しタイミングパルスＲＴＰが出力されるタイミン
グにおいて、ＩＮＣタイミング信号がハイレベルとなっ
ていることを検出すると、位相制御部２０５内の出力制
御部２０８は、ＲＰＧ２０３に対して、ＩＮＣ信号を出
力する。ＲＰＧ２０３は、ＩＮＣ信号を受信すると、そ
の内部の３進カウンタに対して、カウント値２を強制的
に設定する。

【００６８】この結果、ＲＰＧ２０３内の３進カウンタ
においてカウント値２の出力が２回続くことによって、
前回ＤＰＲＡＭ２０２から読み出された３フレーム分の
読出しデータのうち、最終フレーム（図５(f) のＣ５フ
レーム）が重複して読み出される。

【００６９】このようにして、書込みクロックＷＣＬＫ
に対して読出しクロックＲＣＬＫが徐々に進むような場
合には、非同期クロック変換部（ＤＳ０）によってフレ
ーム単位での重複処理（ＩＮＣ（インクリメンント）処
理）が実行される。

【００７０】以上のようにして、非同期クロック変換部
（ＤＳ０）によって、書込みクロックＷＣＬＫから読出
しクロックＲＣＬＫへのＤＳ０データの乗せ換え処理が
実現される。

【００７１】次に、図１の非同期クロック変換部（シグ
ナリング）１１１ｓ、１１２ｓ、１１９ｓの機能構成
は、基本的には、上述の非同期クロック変換部（ＤＳ
０）１１１ｄ、１１２ｄ、又は１１９ｄの機能構成と同
じである。

【００７２】但し、非同期クロック変換部（シグナリン
グ）１１１ｓ、１１２ｓ、１１９ｓには、１フレームあ
たり、４ビットのシグナリングビットと４ビットの他の
制御用ビットの８ビットからなる１つのパラレルデータ
が入力される。このため、図２に示されるシリアル／パ
ラレル変換回路２０１は必要なく、図２のＤＰＲＡＭ２
０２は、３フレーム分＝３アドレス分の記憶容量があれ
ばよい。従って、ＷＰＧ２０３及びＲＰＧ２０３からＤ
ＰＲＡＭ２０２へは、それぞれが内蔵する３進カウンタ
のカウント値のみが、書込みアドレス又は読出しアドレ
スとして供給されればよい。＜クロスコネクト部の説明＞図６は、図１のクロスコネ
クト部１０７（受信側）又はクロスコネクト部１０７
（送信側）におけるＤＳ０データの処理部分の構成図で
ある。

【００７３】前述のように、クロスコネクト部１０７
は、入力側の各ＤＳ１回線の各チャネルのデータ（入力
ＤＳ０データ）を、出力側の指定されたＤＳ１回線の指
定されたチャネルのデータ（出力ＤＳ０データ）として
割り付けるクロスコネクト処理を実行する。

【００７４】図６において、＃Ａと＃Ｂの２つのデュア
ルポートＲＡＭ（ＤＰＲＡＭ）６０２は、それぞれ、１フレーム分×ｎ本のＤＳ１回線分＝２４×ｎバイトのＤＳ０データを記憶することができる。

【００７５】そして、＃ＡのＤＰＲＡＭ６０２に１フレ
ーム分の入力ＤＳ０データが書き込まれているフレーム
期間においては、＃ＢのＤＰＲＡＭ６０２から１フレー
ム分の出力ＤＳ０データが読み出されると共に、その読
出しが完了したアドレスに無効データ「−」が書き込ま
れることによりそのアドレスの内容がクリアされる。逆
に、＃ＢのＤＰＲＡＭ６０２に１フレーム分の入力ＤＳ
０データが書き込まれているフレーム期間においては、
＃ＡのＤＰＲＡＭ６０２から１フレーム分の出力ＤＳ０
データが読み出されると共に、その読出しが完了したア
ドレスに無効データ「−」が書き込まれることによりそ
のアドレスの内容がクリアされる。

【００７６】なお、このクリア動作は、設定の変更によ
り今まで使用されていた出力チャネルが使用されなくな
った場合に、その出力チャネルに対応するＤＰＲＡＭ６
０２のアドレスから、設定変更前に書き込まれた不要な
データが送出されてしまうことを防止するために実行さ
れる。

【００７７】各ＤＰＲＡＭ６０２では、図７に示される
ように、アドレス０〜ｎ−１は、出力側の＃１〜＃ｎの
ＤＳ１回線の各第１チャネル（各第１タイムスロット）
のＤＳ０データ＃１−１、＃２−１、＃３−１、・・
・、＃ｎ−１に対応し、アドレスｎ〜２ｎ−１は、出力
側の＃１〜＃ｎのＤＳ１回線の各第２チャネル（各第２
タイムスロット）のＤＳ０データ＃１−２、＃２−２、
＃３−２、・・・、＃ｎ−２に対応し、以下、同様にし
て、最後のアドレス２３ｎ〜２４ｎ−１は、出力側の＃
１〜＃ｎのＤＳ１回線の各第２４チャネル（各第２４タ
イムスロット）のＤＳ０データ＃１−２４、＃２−２
４、＃３−２４、・・・、＃ｎ−２４に対応している。

【００７８】今、ＲＤＴクロック（図１参照）に同期し
て書込みカウンタ（ＷＣ）６０７の出力カウント値ＷＣ
−Ｑが０〜２４ｎ−１までカウントアップする間に、入
力ＤＳ０データとして、図７の配置関係と同様の関係
で、＃１〜＃ｎのＤＳ１回線の各第１チャネルのＤＳ０
データ＃１−１、＃２−１、＃３−１、・・・、＃ｎ−
１、＃１〜＃ｎのＤＳ１回線の各第２チャネルのＤＳ０
データ＃１−２、＃２−２、＃３−２、・・・、＃ｎ−
２、・・・・・、＃１〜＃ｎのＤＳ１回線の各第２４チ
ャネルのＤＳ０データ＃１−２４、＃２−２４、＃３−
２４、・・・、＃ｎ−２４が、順次入力する。

【００７９】そして、アクセルコントロールメモリ（Ａ
ＣＭ）６０８には、図８に示されるように、ＷＣ６０７
の各出力カウント値ＷＣ−Ｑ毎に、書込み動作を行って
いるＤＰＲＡＭ６０２に対して指定される書込みアドレ
スＲＷＡ（ランダムライトアドレス）を示すテーブル
が、図１の制御部１０８によって、図６に示される接続
更新データとして設定されている。

【００８０】このようにして、入力側の各ＤＳ１回線の
１フレーム分の各チャネルの入力ＤＳ０データが、出力
側の各ＤＳ１回線の各チャネルに対応するＤＰＲＡＭ６
０２内のアドレスの記憶領域に書き込まれる。

【００８１】このＤＰＲＡＭ６０２の内容（図７）が、
次のフレーム期間において、ＲＤＴクロックに同期して
カウントアップするシリアルリードカウンタ（ＳＲＣ）
６０９が出力するシリアルリードアドレスＳＲＡによっ
て、アドレス０から順に読み出されることにより、入力
側の各ＤＳ１回線の各チャネルのデータを出力側の指定
されたＤＳ１回線の指定されたチャネルのデータとして
割り付けるクロスコネクト処理が実現される。

【００８２】図６の更に詳細な構成及び動作について説
明する。まず、フレーム切替回路６０６は、ＲＤＴクロ
ックに同期して、ＲＤＴクロックの２４チャネル分をカ
ウントする毎、即ち各フレーム期間毎に、図９(a) に示
されるように、ローレベルとハイレベルが切り替わるフ
レーム切替信号を出力する。

【００８３】このフレーム切替信号がハイレベルの期間
では、＃Ａのバッファ（ＢＦ）６０１がオンとなり、ま
た、＃Ａのセレクタ（ＳＥＬ）６０３がａ端子を介して
ＡＣＭ６０８から入力するランダムライトアドレスＲＷ
Ａを選択しそれを＃ＡのＤＰＲＡＭ６０２の書込み側の
アドレス入力端子ＡＤ及びストローブ端子ＳＴＢに供給
する。

【００８４】この結果、図９(a) に示されるフレーム期
間ｔにおいて、図９(d) に示されるように、ＲＤＴクロ
ックに同期してＷＣ６０７の出力カウント値ＷＣ−Ｑが
０〜２４ｎ−１までカウントアップする間に、図９(b)
に示されるように順次入力される入力ＤＳ０データ（入
力ＤＳ０番号（＃ＤＳ１回線番号−チャネル番号）は図
９(c) を参照）ａ，ｂ，ｃ，・・・，ｄ，ｅ，・・・，
ｆが、図９(e) に示されるようにＡＣＭ６０８から順次
供給される各ランダムライトアドレスＲＷＡに対応する
＃ＡのＤＰＲＡＭ６０２の各記憶領域（出力ＤＳ０番号
（＃ＤＳ１回線番号−チャネル番号）は図９(f) を参
照）に書き込まれる（図９(g) ）。

【００８５】フレーム切替信号がハイレベルの期間で
は、＃Ａのバッファ６０５はオフとなるため、無効デー
タ「−」は＃ＡのＤＰＲＡＭ６０２には書き込まれな
い。また、フレーム切替信号がハイレベルの期間では、
＃ＡのＤＰＲＡＭ６０２のリードイネーブル端子ＲＥの
入力状態はローレベルとなり、かつ＃Ａのバッファ６０
４がオフとなるため、＃ＡのＤＰＲＡＭ６０２からはデ
ータは読み出されない。

【００８６】なお、各ＤＰＲＡＭ６０２のライトイネー
ブル端子Ｗの入力状態は、常にハイレベルとなってい
る。また、フレーム切替信号がハイレベルの期間では、
＃ＢのＤＰＲＡＭ６０２のリードイネーブル端子ＲＥの
入力状態はハイレベルとなり、＃Ｂのバッファ６０４が
オンとなり、かつ、ＳＲＣ６０９が出力するシリアルリ
ードアドレスＳＲＡが、＃ＢのＤＰＲＡＭ６０２の読出
し側のアドレス入力端子ＡＤ及びストローブ端子ＳＴＢ
に供給される。

【００８７】この結果、図９(a) に示されるフレーム期
間ｔにおいて、図９(i) に示されるように、ＲＤＴクロ
ックに同期してＳＲＣ６０９が出力するシリアルリード
アドレスＳＲＡが０〜２４ｎ−１まで変化する間に、そ
のアドレスに対応する＃ＢのＤＰＲＡＭ６０２の各記憶
領域（出力ＤＳ０番号（＃ＤＳ１回線番号−チャネル番
号）は図９(j) を参照）のデータが、図９(k) に示され
るように、出力ＤＳ０データとして順次読み出される
（図９(h) ）。

【００８８】また、フレーム切替信号がハイレベルの期
間では、＃Ｂのバッファ６０１はオフ、＃Ｂのバッファ
６０５はオンとなり、無効データ「−」が＃ＢのＤＰＲ
ＡＭ６０２に入力する。更に、この場合に、＃Ｂのセレ
クタ６０３がａ端子を介してシリアルライトカウンタ
（ＳＷＣ）６１１から入力するシリアルライトアドレス
ＳＷＡを選択しそれを＃ＢのＤＰＲＡＭ６０２の書込み
側のアドレス入力端子ＡＤ及びストローブ端子ＳＴＢに
供給する。

【００８９】ＳＷＣ６１１は、ＲＤＴクロックが遅延回
路（ＤＬ）６１０で１クロック分遅延させられて得られ
るクロックに従って、カウントアップする。従って、シ
リアルライトアドレスＳＷＡのカウント値は、図９(m)
に示されるように、図９(i)に示されるシリアルライト
アドレスＳＷＡのカウント値に対して１クロック分遅れ
たカウント値となっている。

【００９０】このため、フレーム切替信号がハイレベル
のフレーム期間ｔでは、＃ＢのＤＰＲＡＭ６０２におい
て、１クロック前に読出しが完了している記憶領域（出
力ＤＳ０番号（＃ＤＳ１回線番号−チャネル番号）は図
９(n) を参照）に、図９(o)に示されるように、無効デ
ータ「−」が順次書き込まれる。これにより、読出しが
完了した＃ＢのＤＰＲＡＭ６０２の内容をクリアするこ
とができる。

【００９１】続いて、フレーム切替信号がローレベルと
なる図９(a) のフレーム期間ｔ−１では、上述の＃Ａと
＃Ｂの各部分の動作関係が全く逆になる。この結果、＃
ＡのＤＰＲＡＭ６０２から１つ前のフレーム期間ｔで各
記憶領域に書き込まれた１フレーム分の出力ＤＳ０デー
タが読み出されるようになり、その読出しが完了したア
ドレスに無効データ「−」が書き込まれることによりそ
のアドレスの内容がクリアされ、また、＃ＢのＤＰＲＡ
Ｍ６０２には新たな１フレーム分の入力ＤＳ０データが
書き込まれるようになる。

【００９２】以上のようにしてクロスコネクト処理が実
現される。

【００９３】

【発明の効果】本発明によれば、複数の回線間のクロス
コネクト処理を統一された１つのマスタークロックに同
期して実現することができると同時に、複数のタイミン
グソースに同期する複数の回線のそれぞれに対してルー
プタイミングを保証することが可能となる。

【００９４】また、本発明によれば、ユーザデータと制
御データとに対して独立して非同期クロック変換処理が
実行されることにより、ユーザデータと制御データの間
の伝送レートの相違を吸収することが可能となる。

【００９５】更に、本発明によれば、選択的に通信デー
タを透過させることが可能となることにより、加入者系
伝送装置の機能を高めることが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の構成図である。

【図２】非同期クロック変換部の構成図である。

【図３】非同期クロック変換部の動作タイミングチャー
ト（その１）である。

【図４】非同期クロック変換部の動作タイミングチャー
ト（その２）である。

【図５】非同期クロック変換部の動作タイミングチャー
ト（その３）である。

【図６】クロスコネクト部の構成図である。

【図７】クロスコネクト部内ＤＰＲＡＭのデータ構成図
である。

【図８】ＡＣＭのデータ構成図である。

【図９】クロスコネクト部の動作タイミングチャートで
ある。

【図１０】従来の加入者系伝送システムの構成図であ
る。

【図１１】ＤＳ１エクステンションシステムの構成図で
ある。

【図１２】ＤＳ１エクステンションシステムに要求され
るクロック同期機構の説明図である。

【符号の説明】

１０１ＲＤＴ１０２ＩＤＴ１０３ＤＮＥ１０４ＣＰＥ１０５ＤＮＥ側ユニット１０６ＣＰＥ側ユニット１０７クロスコネクト部１０８制御部１０９、１１７クロック再生部１１０、１１８フレーム同期／シグナリング抽出
部１１１ｄ、１１２ｄ、１１９ｄ非同期クロック変換
部（ＤＳ０）１１１ｓ、１１２ｓ、１１９ｓ非同期クロック変換
部（シグナリング）１１３、１１６フレーム生成／シグナリング挿入
部１１４、１１５、１２０、１２１セレクタ２０１シリアル／パラレル変換回路２０２ＤＰＲＡＭ２０３ＷＰＧ２０４ＲＰＧ２０５位相制御部２０６第１比較部２０７第２比較部２０８出力制御部６０１、６０４、６０５バッファ（ＢＦ）６０２ＤＰＲＡＭ６０３セレクタ（ＳＥＬ）６０６フレーム切替回路６０７ＷＣ６０８ＡＣＭ６０９ＳＲＣ６１０遅延回路（ＤＬ）６１１ＳＷＣ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04Q 11/04

Claims

(57)【特許請求の範囲】

【請求項１】網側装置と加入者側装置との間に設置さ
れる加入者系伝送装置において、複数のタイミングソースに同期する複数の回線を終端す
る回線終端手段と、前記回線終端手段が終端する前記複数の回線間でクロス
コネクト処理を実行するクロスコネクト手段と、互いに非同期のクロックに基づいて動作する前記回線終
端手段と前記クロスコネクト手段の間で通信される通信
データにつき、該通信データが同期するクロックの変換
を行う非同期クロック変換手段と、を含むことを特徴とする加入者系伝送装置。
【請求項２】前記回線終端手段は、独立したタイミン
グソースに同期して動作する網側装置が接続される回線
を終端するものと、前記加入者系伝送装置に依存したタ
イミングで動作する加入者側装置が接続される回線を終
端するものとを含み、前記非同期クロック変換手段は、前記網側装置が接続さ
れる回線を終端する回線終端手段と前記クロスコネクト
手段の間で相方向で通信される通信データのそれぞれに
つき、該通信データが同期するクロックの変換を行うも
のと、前記加入者側装置が接続される回線を終端する回
線終端手段から前記クロスコネクト手段の方向へ通信さ
れる通信データにつき、該通信データが同期するクロッ
クの変換を行うものとを含む、ことを特徴とする請求項１に記載の加入者系伝送装置。
【請求項３】前記通信データは、ユーザデータと制御
データとを含み、前記非同期クロック変換手段は、前記ユーザデータ及び
前記制御データのそれぞれに対して独立に、該各データ
が同期するクロックの変換を行う、ことを特徴とする請求項１又は２の何れか１項に記載の
加入者系伝送装置。
【請求項４】前記非同期クロック変換手段は、所定の複数のチャネルデータからなるデータ群を１つの
フレームとして、複数の前記フレーム分の前記通信デー
タを記憶する記憶手段と、入力側のクロックに同期して前記記憶手段に前記フレー
ムを単位として前記通信データを順次書き込む書込み制
御手段と、出力側のクロックに同期して前記記憶手段から前記フレ
ームを単位として前記通信データを順次読み出す読出し
制御手段と、前記入力側のクロックと前記出力側のクロックの位相関
係を比較することにより、前記書込み制御手段又は前記
読出し制御手段に対して前記フレームを単位として前記
通信データの廃棄又は重複出力を指示する、スタッフ制
御を実行する位相制御手段と、を含むことを特徴とする請求項１乃至３の何れか１項に
記載の加入者系伝送装置。
【請求項５】前記複数の回線終端手段の間で、前記ク
ロスコネクト処理及び前記非同期クロック変換処理を実
行せずに透過的に前記通信データを通信させる選択手段
を更に含む、ことを特徴とする請求項１乃至４の何れか１項に記載の
加入者系伝送装置。