JP3443229B2 - Write control circuit of character display device - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、ＴＶ等に文字表示
を行うＯＳＤ（ON SCREEN DISPLAY）機能に係わり、特
に、文字データ及び制御データをビデオメモリに書き込
むための書き込み制御回路に関する。 【０００２】 【従来の技術】一般に、ＴＶ等に文字表示を行うＯＳＤ
（ON SCREEN DISPLAY）機能を実現するためには、マイ
コンからＯＳＤ用のＬＳＩに、文字データと共に文字の
反転，点滅，色等の表示属性を指定する制御データを、
各文字毎に転送するようにしている。通常、文字データ
は８ビット、制御データは、文字色３ビット，文字背景
色３ビット，反転・点滅等２ビットの合計８ビットで構
成され、複数文字を連続して転送するときは、８ビット
の文字データと８ビットの制御データが交互に繰り返し
転送される。 【０００３】 【発明が解決しようとする課題】上述したように、従来
の文字表示装置においては、各文字毎に表示属性を変更
できるよう構成されているが、実際にＴＶ等にＯＳＤと
して文字を重畳して表示する際は、表示属性は同一で文
字のみが変化することが多く、また、その反対に、表示
文字は同一でその表示属性のみがが変化する場合があ
る。 【０００４】しかしながら、従来では、このような場合
であっても常に各文字毎に文字データと制御データとを
対にして転送していたので、マイコンの負担が大きくな
ると共に転送時間が長くなるという問題があった。ま
た、表示すべき文字のデータをマイコンのＲＯＭ等に記
憶しておく場合は、そのＲＯＭ容量が増大してしまう。 【０００５】 【課題を解決するための手段】本発明は、文字データ及
び文字の表示属性を指定する制御データをビデオメモリ
に書き込み、該ビデオメモリからデータを読み出して表
示を行う文字表示装置において、入力される制御データ
及び文字データが各々書き込まれる第１及び第２のレジ
スタと、転送モードを指定するコマンドに応じて状態が
設定される転送モードレジスタと、入力される制御デー
タを前記第１のレジスタに書き込むための第１の書き込
み信号と、入力される文字データを前記第２のレジスタ
に書き込むための第２の書き込み信号と、前記第１及び
第２のレジスタの内容を前記ビデオメモリに書き込むた
めの第３の書き込み信号を発生し、前記転送モードレジ
スタの状態が第１転送モード状態のとき前記第１乃至第
３の書き込み信号を順次繰り返し出力し、第２転送モー
ドのとき前記第１及び第３の書き込み信号を順次繰り返
し出力し、第３転送モードのとき前記第２及び第３の書
き込み信号を順次繰り返し出力する書き込み信号発生回
路とを備えることにより、上記課題を解決するものであ
る。 【０００６】本発明では、表示形態に合わせて３つの転
送モードのいずれか１つを選択できるようになり、転送
時間は必要最小限で済むようになる。 【０００７】 【発明の実施の形態】図１は、本発明の実施の形態を示
すブロック図であり、１は、マイコン（図示せず）から
転送されるシリアルデータをパラレルデータに変換する
シリアルパラレル変換器、２はパラレル変換されたデー
タをラッチすると共にラッチしたデータがコマンドであ
るときそれをデコードするラッチ＆コマンドデコーダ、
３はラッチ＆コマンドデコーダ２でデコードされたコマ
ンドが転送モードコマンドであるとき、コマンド内容に
応じて第１から第３までの転送モードのいずれか１つに
対応する転送モード状態が設定される転送モードレジス
タ、４は文字属性を指定する制御データを一旦記憶する
ための制御データレジスタ、５は文字データを一旦記憶
するための文字データレジスタ、６は制御データレジス
タ４及び文字データレジスタ５に一旦記憶されたデータ
を所定文字数分記憶するＶＲＡＭ、７は転送された制御
データを制御データレジスタ４に書き込むための第１書
き込み信号Ｗ１と、転送された文字データを文字データ
レジスタ５に書き込むための第２書き込み信号Ｗ２と、
制御データレジスタ４及び文字データレジスタ５に一旦
記憶されたデータをＶＲＡＭ６に書き込むための第３書
き込み信号Ｗ３を、転送モードレジスタ３の状態に応じ
て、異なる順序で出力する書き込み信号発生回路であ
る。 【０００８】また、８は書き込み信号Ｗ３に基づき書き
込みアドレスをインクリメントする書き込みアドレスカ
ウンタ、９は水平同期信号Ｈ及び垂直同期信号Ｖに基づ
き読み出しアドレスをインクリメントする読み出しアド
レスカウンタ、１０は書き込みアドレスカウンタ８及び
読み出しアドレスカウンタ９からのアドレスを、リード
／ライト制御信号Ｒ／Ｗに応じて選択的にＶＲＡＭ６に
供給するアドレス制御回路、１１はＶＲＡＭから読み出
されたデータを一旦記憶し、文字データをキャラクタジ
ェネレータとしてのＲＯＭ１２に送出する読み出しレジ
スタ、１３はＲＯＭ１２からの文字フォントデータと読
み出しレジスタ１１からの制御データから指定された表
示属性の文字フォントデータを生成して出力する出力制
御回路である。 【０００９】以下、図２のタイミングチャート及び図３
を参照しながら、実施形態の動作の説明をする。この例
では、３つの異なる転送モードが可能であって、第１転
送モードでは、図３Ａに示すように、従来と同様各文字
毎に、８ビットの制御データと８ビットの文字データが
交互に転送され、第２転送モードでは、図３Ｂに示すよ
うに、１文字目だけは８ビットの制御データと８ビット
の文字データが転送され、２文字目以降は８ビットの制
御データのみが転送される。また、第３転送モードで
は、図３Ｃに示すように、１文字目だけは８ビットの制
御データと８ビットの文字データが転送され、２文字目
以降は８ビットの文字データのみが転送される。 【００１０】そして、このような転送モードを実現でき
るよう図１に示す回路は構成されている。まず、マイコ
ンから第１の転送モードでデータを転送する場合は、最
初に、第１転送モードを指定する転送モードコマンド
を、シリアルパラレル変換器１に転送する。このコマン
ドは次段のラッチ＆コマンドデコーダ２に入力され、こ
こでデコードされることによって、転送モードレジスタ
３には第１転送モード状態が設定される。 【００１１】設定後、マイコンは、図３Ａに示すように
各文字毎に制御データと文字データを交互に転送し、こ
れらデータは順次シリアルパラレル変換器１でシリアル
データに変換され、ラッチ＆コマンドデコーダ２にラッ
チされる。この場合、転送モードレジスタ３は第１転送
モード状態に設定されているので、書き込み信号発生回
路７は、その状態に応じて図２Ａに示すように、第１乃
至第３の書き込み信号Ｗ１，Ｗ２，Ｗ３を順次繰り返し
出力する。このため、８ビットの制御データがまず、制
御データレジスタ４に書き込まれ、次に、８ビットの文
字データが文字データレジスタ５に書き込まれ、最後
に、制御データレジスタ４及び文字データレジスタ５に
書き込まれた合計１６ビットのデータが一度にＶＲＡＭ
６に書き込まれ、以上の動作が繰り返し行われる。 【００１２】よって、マイコンから交互に転送された制
御データと文字データは、確実に各々のレジスタ４，５
に書き込まれ、その後、ＶＲＡＭ６にも書き込まれるこ
ととなる。尚、書き込みアドレスカウンタ８は、第３書
き込み信号Ｗ３によりインクリメントされるので、転送
されたデータは転送された順序でＶＲＡＭ６に書き込ま
れることとなる。 【００１３】次に、第２転送モードの場合は、上述と同
様、マイコンが転送モードコマンドを送出することによ
り、転送モードレジスタ３が第２転送モード状態に設定
され、マイコンからは図３Ｂに示すように、１文字目だ
けは８ビットの制御データと８ビットの文字データが転
送され、２文字目以降は８ビットの制御データのみが転
送される。 【００１４】この場合、転送モードレジスタ３は第２転
送モード状態に設定されているので、書き込み信号発生
回路７は、図２Ｂに示すように、１回だけ第１乃至第３
の書き込み信号Ｗ１，Ｗ２，Ｗ３を順次出力し、２回目
以降は第１及び第３の書き込み信号Ｗ１，Ｗ３を順次繰
り返し出力する。このため、最初に転送された８ビット
の制御データ及び文字データは、第１転送モードと同
様、各々制御データレジスタ４及び文字データレジスタ
５に書き込まれ、これらの合計１６ビットのデータはＶ
ＲＡＭ６に書き込まれる。 【００１５】しかしながら、書き込み信号発生回路７
は、次回から第１及び第３の書き込み信号Ｗ１，Ｗ２し
か出力しないので、転送されてきた制御データのみが制
御データレジスタ４に順次書き込まれ、文字データレジ
スタ５の内容は変化しない。よって、第３書き込み信号
Ｗ３が発生すると、更新された８ビットの制御データと
保持されている８ビットの文字データがＶＲＡＭ６に書
き込まれることとなり、以降同様の動作を行う。 【００１６】従って、ＶＲＡＭ６には、第１転送モード
と同様、合計１６ビットの制御データ及び文字データの
対が各文字毎に書き込まれるが、文字データは全て同一
のデータとなり、制御データのみが順次転送により更新
されたデータとなる。また、第３転送モードの場合、マ
イコンが転送モードコマンドを送出することにより、転
送モードレジスタ３が第３転送モード状態に設定され、
マイコンからは図３Ｃに示すように、１文字目だけは８
ビットの制御データと８ビットの文字データが転送さ
れ、２文字目以降は８ビットの文字データのみが転送さ
れる。 【００１７】この場合、転送モードレジスタ３は第３転
送モード状態に設定されているので、書き込み信号発生
回路７は、図２Ｃに示すように、１回だけ第１乃至第３
の書き込み信号Ｗ１，Ｗ２，Ｗ３を順次出力し、２回目
以降は第２及び第３の書き込み信号Ｗ２，Ｗ３を順次繰
り返し出力する。このため、最初に転送された８ビット
の制御データ及び文字データは、第１転送モードと同
様、各々制御データレジスタ４及び文字データレジスタ
５に書き込まれるが、次回からは転送されてきた文字デ
ータのみが文字データレジスタ５に順次書き込まれ、制
御データレジスタ４の内容は変化しない。よって、第３
書き込み信号Ｗ３が発生すると、保持されている８ビッ
トの制御データと更新された８ビットの文字データがＶ
ＲＡＭ６に書き込まれることとなり、以降同様の動作を
行う。 【００１８】従って、ＶＲＡＭ６には、第１転送モード
と同様、合計１６ビットの制御データ及び文字データの
対が各文字毎に書き込まれるが、制御データは全て同一
のデータとなり、文字データのみが順次転送により更新
されたデータとなる。このように、マイコンから指定さ
れた転送モードに対応するように、データのレジスタ
４，５及びＶＲＡＭ６への書き込みが実行される。そし
て、第２又は第３転送モードのときは、転送データ量が
ほぼ半減するので転送時間が大幅に短縮される。また、
表示しようとする文字のデータをマイコンのＲＯＭ等に
記憶しておく場合には、転送データ量の減少によりＲＯ
Ｍの容量も少なくて済むようになる。 【００１９】次に、以上のようにして書き込まれデータ
の読み出しについて説明する。読み出しアドレスは、読
み出しアドレスカウンタ９によって所定の周期で供給さ
れ、アドレス制御回路１０ではリード／ライト信号に応
じて、供給された読み出しアドレスをＶＲＡＭ６に送出
する。このため、ＶＲＡＭ６からは所定の周期で各文字
毎に１６ビットの制御データ及び文字データが一度に読
み出しレジスタ１１に読み出される。 【００２０】読み出された１６ビットのデータのうち文
字データはＲＯＭ１２にアドレスとして送出され、対応
する文字フォントデータが出力制御回路１３に出力され
る。この出力制御回路１３には、読み出しレジスタ１１
から制御データも供給され、ここで、制御データに応じ
た表示属性の文字フォントデータが生成されて出力され
る。そして、この表示出力が図示しない後段において、
ＴＶ等の映像出力に重畳されてＴＶ画面上に表示され
る。 【００２１】よって、転送モードが第２転送モードであ
るときは、同一文字が異なる表示属性で表示され、ま
た、第３転送モードのときは、転送された文字が全て同
一の表示属性で表示されることとなる。尚、上述の実施
形態においては、最初に制御データを転送し、続いて文
字データを転送するようにしたため、書き込み信号発生
回路７から第１書き込み信号Ｗ１を最初に出力し、次に
第２書き込み信号Ｗ２を出力するようにした。しかしな
がら、その逆に、最初に文字データを転送し、続いて制
御データを転送するようにしてもよく、この場合、書き
込み信号発生回路７からは第２書き込み信号Ｗ２を最初
に出力し、次に第１書き込み信号Ｗ１を出力するように
すればよい。 【００２２】 【発明の効果】本発明によれば、表示形態に応じたデー
タ転送モードを選択することが可能となり、転送時間を
必要最小限に短縮することができるようになる。また、
表示データを送り側であるマイコンのメモリに記憶する
場合には、そのメモリ容量を削減することが可能とな
る。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an OSD (ON SCREEN DISPLAY) function for displaying characters on a TV or the like, and particularly, writes character data and control data to a video memory. And a write control circuit. 2. Description of the Related Art Generally, an OSD for displaying a character on a TV or the like.
In order to realize the (ON SCREEN DISPLAY) function, control data for designating display attributes such as inversion, blinking, and color of characters, along with character data, is sent from the microcomputer to the OSD LSI.
Each character is transferred. Normally, the character data is composed of 8 bits, and the control data is composed of a total of 8 bits of 3 bits for the character color, 3 bits for the character background color, and 2 bits such as inversion and blinking. Is alternately and repeatedly transferred. [0003] As described above, the conventional character display device is configured so that the display attribute can be changed for each character, but the character is actually displayed as an OSD on a TV or the like. When superimposed and displayed, the display attributes are often the same and only the characters change. Conversely, the display characters may be the same and only the display attributes change. However, conventionally, even in such a case, since character data and control data are always transferred in pairs for each character, the load on the microcomputer increases and the transfer time increases. There was a problem. Further, when data of characters to be displayed is stored in a ROM or the like of a microcomputer, the capacity of the ROM increases. According to the present invention, there is provided a character display device for writing character data and control data for designating a display attribute of a character to a video memory, reading the data from the video memory, and displaying the data. First and second registers to which input control data and character data are respectively written, a transfer mode register in which a state is set according to a command designating a transfer mode, and input control data to the first and second registers. A first write signal for writing to a register, a second write signal for writing input character data to the second register, and writing the contents of the first and second registers to the video memory A third write signal for generating the first to third transfer signals when the state of the transfer mode register is the first transfer mode state. A write signal for repeatedly outputting a write signal in sequence, sequentially and repeatedly outputting the first and third write signals in the second transfer mode, and sequentially and repeatedly outputting the second and third write signals in the third transfer mode The above problem is solved by providing a signal generation circuit. According to the present invention, one of the three transfer modes can be selected according to the display mode, and the transfer time can be minimized. FIG. 1 is a block diagram showing an embodiment of the present invention. Reference numeral 1 denotes a serial-parallel converter for converting serial data transferred from a microcomputer (not shown) into parallel data. The converter 2 latches the parallel-converted data, and decodes the latched data when the latched data is a command.
When the command decoded by the latch & command decoder 2 is a transfer mode command, a transfer mode 3 is set to a transfer mode state corresponding to any one of the first to third transfer modes according to the command content. A mode register, 4 is a control data register for temporarily storing control data for specifying a character attribute, 5 is a character data register for temporarily storing character data, and 6 is a temporarily stored in the control data register 4 and the character data register 5. A VRAM 7 for storing the transferred data for a predetermined number of characters includes a first write signal W1 for writing the transferred control data to the control data register 4 and a second write signal W1 for writing the transferred character data to the character data register 5. A write signal W2;
This is a write signal generation circuit that outputs a third write signal W3 for writing data once stored in the control data register 4 and the character data register 5 to the VRAM 6 in a different order according to the state of the transfer mode register 3. Reference numeral 8 denotes a write address counter for incrementing the write address based on the write signal W3, 9 a read address counter for incrementing the read address based on the horizontal synchronizing signal H and the vertical synchronizing signal V, and 10 a write address counter 8 and An address control circuit for selectively supplying an address from the read address counter 9 to the VRAM 6 in accordance with a read / write control signal R / W. An address control circuit 11 temporarily stores data read from the VRAM and converts character data into a character generator. A read register 13 for sending to the ROM 12 as an output control circuit 13 generates and outputs character font data of a designated display attribute from the character font data from the ROM 12 and the control data from the read register 11. The timing chart of FIG. 2 and FIG.
The operation of the embodiment will be described with reference to FIG. In this example, three different transfer modes are possible, and in the first transfer mode, as shown in FIG. 3A, 8-bit control data and 8-bit character data are alternately provided for each character as in the conventional case. In the second transfer mode, as shown in FIG. 3B, only the first character is transferred with 8-bit control data and 8-bit character data, and after the second character, only 8-bit control data is transferred. You. In the third transfer mode, as shown in FIG. 3C, only the first character is transferred with 8-bit control data and 8-bit character data, and after the second character, only 8-bit character data is transferred. . The circuit shown in FIG. 1 is configured to realize such a transfer mode. First, when data is transferred from the microcomputer in the first transfer mode, first, a transfer mode command designating the first transfer mode is transferred to the serial / parallel converter 1. This command is input to the latch & command decoder 2 in the next stage, where it is decoded, whereby the transfer mode register 3 is set to the first transfer mode state. After the setting, the microcomputer transfers control data and character data alternately for each character as shown in FIG. 3A, and these data are sequentially converted into serial data by the serial / parallel converter 1, and the latch & command decoder 2 latched. In this case, since the transfer mode register 3 is set to the first transfer mode state, the write signal generation circuit 7 performs the first to third write signals W1 and W2 according to the state as shown in FIG. 2A. , W3 are sequentially and repeatedly output. Therefore, 8-bit control data is first written into the control data register 4, then 8-bit character data is written into the character data register 5, and finally, into the control data register 4 and the character data register 5. 16-bit data is stored in VRAM
6 and the above operation is repeated. Therefore, the control data and the character data alternately transferred from the microcomputer are surely stored in each of the registers 4 and 5.
, And then also to the VRAM 6. Since the write address counter 8 is incremented by the third write signal W3, the transferred data is written to the VRAM 6 in the order of transfer. Next, in the case of the second transfer mode, the transfer mode register 3 is set to the second transfer mode state by the transfer of the transfer mode command by the microcomputer as described above, and the microcomputer shows the state shown in FIG. 3B. As described above, only the first character is transferred with 8-bit control data and 8-bit character data, and after the second character, only 8-bit control data is transferred. In this case, since the transfer mode register 3 is set to the second transfer mode state, the write signal generating circuit 7 performs the first to third operations only once as shown in FIG. 2B.
Are sequentially output, and after the second time, the first and third write signals W1 and W3 are sequentially and repeatedly output. Therefore, the 8-bit control data and character data transferred first are written to the control data register 4 and the character data register 5, respectively, as in the first transfer mode.
The data is written to the RAM 6. However, the write signal generation circuit 7
Outputs only the first and third write signals W1 and W2 from the next time, so that only the transferred control data is sequentially written into the control data register 4, and the contents of the character data register 5 do not change. Therefore, when the third write signal W3 is generated, the updated 8-bit control data and the held 8-bit character data are written to the VRAM 6, and the same operation is performed thereafter. Accordingly, as in the first transfer mode, a pair of control data and character data of a total of 16 bits is written for each character in the VRAM 6, but all the character data are the same data, and only the control data is sequentially stored. The data is updated by the transfer. Further, in the case of the third transfer mode, the transfer mode register 3 is set to the third transfer mode state by the microcomputer sending out the transfer mode command,
From the microcomputer, as shown in FIG.
Bit control data and 8-bit character data are transferred, and after the second character, only 8-bit character data is transferred. In this case, since the transfer mode register 3 is set to the third transfer mode state, the write signal generation circuit 7 performs the first to third operations only once as shown in FIG. 2C.
Are sequentially output, and after the second time, the second and third write signals W2 and W3 are sequentially and repeatedly output. Therefore, the first transferred 8-bit control data and character data are written in the control data register 4 and the character data register 5, respectively, as in the first transfer mode. Are sequentially written to the character data register 5, and the contents of the control data register 4 do not change. Therefore, the third
When the write signal W3 is generated, the held 8-bit control data and the updated 8-bit character data
The data is written to the RAM 6, and the same operation is performed thereafter. Therefore, as in the first transfer mode, a pair of control data and character data of a total of 16 bits is written in the VRAM 6 for each character. However, all the control data is the same data, and only the character data is sequentially written. The data is updated by the transfer. In this manner, data is written into the registers 4 and 5 and the VRAM 6 so as to correspond to the transfer mode specified by the microcomputer. Then, in the second or third transfer mode, the transfer data amount is almost halved, so that the transfer time is greatly reduced. Also,
When the data of the character to be displayed is stored in the ROM or the like of the microcomputer, the RO
The capacity of M can be reduced. Next, reading of data written as described above will be described. The read address is supplied by the read address counter 9 at a predetermined cycle, and the address control circuit 10 sends out the supplied read address to the VRAM 6 according to the read / write signal. For this reason, 16-bit control data and character data for each character are read from the VRAM 6 to the read register 11 at a time at a predetermined cycle. Character data of the read 16-bit data is sent to the ROM 12 as an address, and the corresponding character font data is output to the output control circuit 13. The output control circuit 13 includes a read register 11
Also supplies control data. Here, character font data having a display attribute corresponding to the control data is generated and output. Then, in a later stage (not shown),
The information is superimposed on a video output of a TV or the like and displayed on a TV screen. Therefore, when the transfer mode is the second transfer mode, the same characters are displayed with different display attributes, and when the transfer mode is the third transfer mode, all the transferred characters are the same.
It will be displayed with one display attribute . In the above-described embodiment, since the control data is transferred first, and then the character data is transferred, the first write signal W1 is first output from the write signal generation circuit 7, and then the second write signal is output. The signal W2 is output. However, conversely, the character data may be transferred first, and then the control data may be transferred. In this case, the write signal generation circuit 7 outputs the second write signal W2 first, and then What is necessary is just to output the 1st write signal W1. According to the present invention, it is possible to select a data transfer mode according to a display mode, and it is possible to reduce a transfer time to a necessary minimum. Also,
When the display data is stored in the memory of the microcomputer on the sending side, the memory capacity can be reduced.

【図面の簡単な説明】 【図１】本発明の実施形態を示すブロック図である。 【図２】本発明の実施形態の動作を説明するためのタイ
ミングチャートである。 【図３】本発明の実施形態の転送モードを説明するため
の説明図である。 【符号の説明】 １ シリアルパラレル変換器 ２ ラッチ＆コマンドデコーダ ３ 転送モードレジスタ ４ 制御データレジスタ ５ 文字データレジスタ ６ ＶＲＡＭ ７ 書き込み信号発生回路 ８ 書き込みアドレスカウンタ ９ 読み出しアドレスカウンタ １０ アドレス制御回路 １１ 読み出しレジスタ １２ ＲＯＭ １３ 出力制御回路BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention. FIG. 2 is a timing chart for explaining the operation of the embodiment of the present invention. FIG. 3 is an explanatory diagram for explaining a transfer mode according to the embodiment of the present invention. [Description of Signs] 1 Serial / parallel converter 2 Latch & command decoder 3 Transfer mode register 4 Control data register 5 Character data register 6 VRAM 7 Write signal generation circuit 8 Write address counter 9 Read address counter 10 Address control circuit 11 Read register 12 ROM 13 output control circuit

Claims (1)

(57)【特許請求の範囲】 【請求項１】 文字データ及び文字の表示属性を指定す
る制御データをビデオメモリに書き込み、該ビデオメモ
リからデータを読み出して表示を行う文字表示装置にお
いて、入力される制御データ及び文字データが各々書き
込まれる第１及び第２のレジスタと、転送モードを指定
するコマンドに応じて状態が設定される転送モードレジ
スタと、入力される制御データを前記第１のレジスタに
書き込むための第１の書き込み信号と、入力される文字
データを前記第２のレジスタに書き込むための第２の書
き込み信号と、前記第１及び第２のレジスタの内容を前
記ビデオメモリに書き込むための第３の書き込み信号を
発生し、前記転送モードレジスタの状態が第１転送モー
ド状態のとき前記第１乃至第３の書き込み信号を順次繰
り返し出力し、第２転送モードのとき前記第１乃至第３
の書き込み信号を出力した後前記第１及び第３の書き込
み信号を順次繰り返し出力し、第３転送モードのとき前
記第１乃至第３の書き込み信号を出力した後前記第２及
び第３の書き込み信号を順次繰り返し出力する書き込み
信号発生回路とを備えたことを特徴とする文字表示装置
の書き込み制御回路。(57) [Claim 1] In a character display device for writing character data and control data for designating a display attribute of a character to a video memory and reading out the data from the video memory to perform display, First and second registers into which control data and character data are written, a transfer mode register in which a state is set according to a command designating a transfer mode, and input control data into the first register. A first write signal for writing, a second write signal for writing input character data to the second register, and a second write signal for writing the contents of the first and second registers to the video memory. A third write signal is generated, and when the state of the transfer mode register is the first transfer mode state, the first to third write signals are sequentially transmitted. Repeatedly outputs, the first to third when the second transfer mode
Sequentially repeatedly outputs the first and third write signals after outputting the write signal before the time of the third transfer mode
And a write signal generating circuit for sequentially outputting the second and third write signals repeatedly after outputting the first to third write signals.