JP3442237B2 - 間隙結合式バスシステム - Google Patents

間隙結合式バスシステム

Info

Publication number
JP3442237B2
JP3442237B2 JP28836696A JP28836696A JP3442237B2 JP 3442237 B2 JP3442237 B2 JP 3442237B2 JP 28836696 A JP28836696 A JP 28836696A JP 28836696 A JP28836696 A JP 28836696A JP 3442237 B2 JP3442237 B2 JP 3442237B2
Authority
JP
Japan
Prior art keywords
signal
wiring
lsi
gap
bus system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28836696A
Other languages
English (en)
Other versions
JPH10133794A (ja
Inventor
雅也 梅村
英樹 大坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28836696A priority Critical patent/JP3442237B2/ja
Priority to PCT/JP1997/003922 priority patent/WO1998019225A1/ja
Priority to EP97909668A priority patent/EP1011039B1/en
Priority to US09/297,359 priority patent/US6600790B1/en
Priority to DE69735350T priority patent/DE69735350T2/de
Publication of JPH10133794A publication Critical patent/JPH10133794A/ja
Application granted granted Critical
Publication of JP3442237B2 publication Critical patent/JP3442237B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09263Meander
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10022Non-printed resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は情報処理装置の機能
部品間で高速データ転送を行う間隙結合式バスシステム
に関する。
【0002】
【従来の技術】従来の間隙結合式バスシステムには、特
開平7−141079号公報に記載の非接触バス配線に
示される間隙結合式バスシステムがある。
【0003】この特開平7−141079号公報に記載
の非接触バス配線では、バスシステムには唯一のバスマ
スタと多数のバススレーブが存在する。この公開公報に
示されたバスシステムのそれぞれの伝送線路は、直接に
接続されることなく、一定の間隙を置いて誘導性と容量
性の結合をもって、一方の伝送線路を通過する信号に起
因する、いわゆるクロストークノイズの発生メカニズム
による信号を他方の伝送線路に起電し、その信号(この
実体はクロストークノイズである)を復調する事でデー
タの転送を実現している。よって、唯一のバスマスタか
ら延びた伝送線路は遠端の終端抵抗により終端され、多
数のバススレーブに接続された伝送線路が先の伝送線路
に一定距離併走する布線となっている。
【0004】バスマスタから出力された信号は、いずれ
のバススレーブに接続された伝送線路にもいわゆるクロ
ストークノイズの発生メカニズムにより起電された信号
を生じ、バススレーブに同一のデータを供給する。
【0005】一方、バススレーブがバススレーブに接続
された伝送線路に出力された信号は、同様にバスマスタ
に接続された伝送線路にクロストークノイズの発生メカ
ニズムにより起電された信号を生じ、バスマスタはこの
信号を復調しデータ転送が完結する。
【0006】以上示したとおり、特開平7−14107
9号公報に記載の非接触バス配線では、バスマスタと多
数あるバススレーブとの間でのデータ転送が可能であ
る。
【0007】
【発明が解決しようとする課題】ところで、現在バス上
の全てのモジュール間での相互のデータ転送が一般的と
なり、先の特開平7−141079号公報に記載の非接
触バス配線になぞらえるなら、1つのバススレーブから
他のバススレーブへのデータ転送が情報処理装置搭載の
要件である。
【0008】しかし、複数のバススレーブの伝送線路同
士はバスマスタの伝送線路を介して間接的に結合する構
成となっているので、バススレーブ同士の間での直接の
データ転送は困難であった。すなわち、バススレーブか
ら出力された信号により、バスマスタに接続された伝送
線路に起電されたいわゆるクロストークノイズである信
号は振幅が小さく、この信号から、改めて、別のバスス
レーブが接続された伝送線路上に、クロストークノイズ
の発生メカニズムにより信号を生じさせても、信号振幅
は極小となる。この信号は、これを復調するには、電源
電位の揺れや不要輻射ノイズよりも信号振幅が小さす
ぎ、また、バススレーブやバスマスタに搭載する復調回
路で所要の感度の実現が困難である。よって、バススレ
ーブ間のデータ転送、言い換えれば今日のバスシステム
に接続された全てのモジュール間でのデータ転送の実現
には不向きである。
【0009】また、従来の、例えばTTLを用いたバス
トポロジーでのクロック分配は十数MHzが限界であっ
た。
【0010】したがって、本発明の目的は、バスに接続
された全てのモジュール間での相互のデータ転送を可能
とする間隙結合式バスシステムを提供することにある。
【0011】本発明の他の目的は、バストポロジーでの
クロック分配を高速化することができる間隙結合式バス
システムを提供することにある。
【0012】
【課題を解決するための手段】本発明による間隙結合式
バスシステムは、おのおの、信号を送受信する少なくと
も1つの送受信回路を具備した少なくとも3個のモジュ
ールに対して、それぞれ接続される少なくとも3つの信
号配線と、各信号配線の他端に接続された、前記信号配
線の特性インピーダンスとほぼ同値の終端抵抗とを備
え、前記少なくとも3つの信号配線は、前記少なくとも
3個のモジュールのうち異なる2つのモジュールの組み
合わせ毎に、それらの信号配線同士が所定の間隙をもっ
て並行に布線される部位を有することを特徴とする。
【0013】この構成によれば、少なくとも3個のモジ
ュールのうち異なる2つのモジュールの組み合わせ毎に
間隙結合する部位を有するため、いずれがマスターとい
うことなく、任意のモジュール間で相互にデータ転送を
行うことが可能になる。
【0014】この構成において、前記少なくとも3つの
信号配線は、例えば、互いに立体交差することにより、
ほぼ網目状に布線される。その際、前記信号配線は立体
交差する部位で並行に布線されることが好ましい。これ
により、その部位において良好な間隙結合が実現され
る。
【0015】例えば、前記少なくとも3個のモジュール
は一列に配置されると共に、これらに対応する前記終端
抵抗は当該モジュールから離間した位置において前記モ
ジュールの列に並列に配置され、各信号配線は対応する
モジュールと終端抵抗との間で蛇行して布線される。
【0016】このような構成により、個々のモジュール
は、データ到着時間の違いにより、データを出力したモ
ジュールを特定することができる。
【0017】一つの実施の形態では、全てのバスモジュ
ールを一列(仮に縦方向とする)に並べ、各モジュール
に接続された信号配線を横方向に引き出す。この引き出
された信号配線は、たとえばバスモジュールが4つあれ
ば、引き出してすぐ1番目と2番目,3番目と4番目を
まず間隙結合させる。次に横方向に引き出す前に縦方向
において、その序列を2番目,1番目,4番目,3番目
に入れ換え、引き出した後、1番目と4番目を間隙結合
させる。引き続き横方向に引き出す前に縦方向におい
て、その序列を4番目,2番目,3番目,1番目に入れ
換え、引き出した後、2番目と3番目を間隙結合させ
る。以上の間隙結合の後、各信号配線は終端抵抗に接続
され、信号配線は網目状になる。
【0018】この様に信号配線を網目状にすることで、
いずれの信号配線も残りの全ての信号配線に間隙結合す
ることが出来、各バスモジュール間でのデータ転送が実
現される。
【0019】前述のように、信号配線は立体交差する部
位で並行に布線されるが、前記信号配線は立体交差する
部位の一部において、信号配線同士が直角に交差して布
線されるようにしてもよい。これにより、信号配線間の
間隙結合に係る布線長は最小となり、クロストークノイ
ズの発生メカニズムにより起電される信号は微小とな
る。このような間隙結合を伴わない立体交差が可能とな
ることにより、配線の柔軟性が得られる。
【0020】本発明による他の間隙結合式バスシステム
は、各信号配線の両端に位置する各モジュールとこれに
対応する各終端抵抗とは隣接配置され、前記少なくとも
3つの信号配線の各々は、当該モジュールから対応する
終端抵抗まで環状ないし折り返し構造で布線されること
を特徴とする。
【0021】例えば、前記少なくとも3個のモジュール
はほぼ一列に配置され、各モジュールの信号配線は、自
己の送受信回路から対応する終端抵抗まで環状ないし折
り返し構造で布線される途上において、順次、他の信号
配線と並行に近接して布線される部位を有する。
【0022】このような構成において、好ましくは、前
記環状ないし折り返し構造をとる各信号配線の総延長
は、いずれの前記モジュールにおいてもほぼ等長であ
り、かつ、1つのモジュールの送受信回路から前記並行
に近接して布線される部位を経由して他のモジュールの
送受信回路へ到達するまでの総延長は、いずれもほぼ等
長である。
【0023】これにより、どのモジュールから出力され
てもデータは等時間で相手のモジュールへ同時に到着
(同着)する。これにより、データ転送サイクルは、信
号の出力開始時点から到着までの遅延時間と、データの
繰り返しサイクル数から規定できる。よって、従来のバ
ス同様に簡略なバスプロトコルの実現が容易となる。
【0024】本発明による更に他の間隙結合式バスシス
テムは、おのおの、信号を送受信する少なくとも1つの
送受信回路を具備した少なくとも3個のモジュールに対
して、それぞれ接続される少なくとも3つの信号配線
と、各信号配線の他端に接続された、前記信号配線の特
性インピーダンスとほぼ同値の終端抵抗とを備え、前記
少なくとも3つの信号配線の1つを基幹の信号配線と
し、該基幹の信号配線には順次別のモジュールの信号配
線が所定の間隙をもって並行に布線されスタブを構成
し、前記基幹の信号配線を有するモジュールから、前記
並行に布線される部位を経て、前記スタブを構成する別
の信号配線をたどり前記別のモジュールに至る総延長
が、いずれの前記別のモジュールにおいても、ほぼ等長
であることを特徴とする。
【0025】本発明のこの構成により、真性のバストポ
ロジーでかつ高速、信号の伝搬遅延時間一定の布線が可
能となる。特に、バストポロジーでのクロック分配を高
速化することができる。
【0026】本発明による別の間隙バスシステムでは、
上記のバスシステムにおいて、前記送受信回路が接続さ
れる信号配線は2本の配線導体を有し、前記送受信回路
の送信回路は、その入力の論理値に応じて、前記2本の
配線導体の一方には同値、他方には反転した値を出力
し、前記送受信回路の受信回路は、前記2本の配線導体
の一方の前記同値と、他方の前記反転した値を入力と
し、前記論理値を復調し出力する差動回路の構成をとる
ことを特徴とする。
【0027】このように、信号配線として配線導体を2
本で一組として用い、一方の極性を反転させ差動回路を
構成することで、受信側のモジュールの差動回路の入力
振幅は、元の2倍にまで拡大され、差動回路の設計感度
の緩和が図れる。また、差動回路に入力される信号につ
いて、振幅の中心即ち、グランド電位が何らかの要因で
揺れた場合であっても、差動回路はグランド電位に依存
せずに信号を復調でき、対ノイズ性に優れる。
【0028】
【発明の実施の形態】本発明の間隙結合式バスシステム
の第1の実施の形態を図1〜7を用いて説明する。図
中、11〜16は本発明の間隙結合式バスシステムに接
続されるLSI、21〜26は前記LSIが個々に接続
される印刷回路基板の配線導体、31〜36は21〜2
6の印刷回路基板の配線導体の他端に接続される終端抵
抗、41p,n,43はバスマスタのLSIが出力した
信号、410p,n,412,413,414,41
5,416,431,432,434,435,436
はシンクのLSIで受信される信号、200a,bは印
刷回路基板の信号層、200g1,g2は印刷回路基板
のグランド層、200vは印刷回路基板の電源層、23
a,25a,25b,26bは印刷回路基板の信号層中
の配線導体,200ag,200bgは印刷回路基板の
信号層中の電位をグランド電位にした配線導体である。
【0029】図1に間隙結合式バスシステムの布線を示
す。間隙結合式バスシステムに接続されるLSI11に
信号配線で印刷回路基板の配線導体21は接続され図右
下の終端抵抗31に接続される。LSI12〜16には
同様に印刷回路基板の配線導体22〜26が接続され、
それぞれ右端の終端抵抗32〜36に接続される。LS
I11を出発した信号は印刷回路基板の配線導体21を
伝搬し、1−2で示す間隙を介して、いわゆるクロスト
ークノイズの発生メカニズムにより、印刷回路基板の配
線導体22に信号を起電する。同様に1−4において印
刷回路基板の配線導体24、1−6において印刷回路基
板の配線導体26、5−1において印刷回路基板の配線
導体25、1−3において印刷回路基板の配線導体23
にそれぞれ信号を起電し、最後に終端抵抗31に達し消
滅する。起電された信号の内、いわゆる後方クロストー
クに相当する信号はそれぞれ、印刷回路基板の配線導体
22〜26をLSI12〜16の方向に伝搬し、LSI
12〜16で復調されデータ転送が完結する。
【0030】図1に示した布線においては、LSI11
と同様に、LSI12〜16のいずれから出力された信
号も、残りのLSIに後方クロストークとして到着し、
復調されデータ転送が完結する。すなわち、この網目状
の布線により、全てのLSI間でのデータ転送を可能と
している。
【0031】図2にLSIから出力される信号と、受信
され復調される後方クロストークノイズを示す。本発明
の第1の実施の形態において、出力される信号は”H”
がほぼ5V、”L”がほぼ4Vで、いわゆるP−ECL
に互換の出力レベルである。この信号41pが印刷回路
基板の配線導体間の間隙結合を介してクロストークとし
てGNDレベルを中心として60〜70mVの振幅41
0pを起電する。図に示すとおり41pからは410p
が、41nからは410nの様な信号波形が生じる。
【0032】図2のメカニズムに従い生じた波形の伝搬
を図3に示す。図3において、横軸は時系列、縦方向は
上から順にLSI11〜16の順である。
【0033】まずLSI11が出力した信号41は、1
−2を介して起電され412としてLSI12に到着
し、次に1−4を介して起電され414としてLSI1
4に到着し、次に1−6を介して起電され416として
LSI16に到着し、次に5−1を介して起電され41
5としてLSI15に到着し、次に1−3を介して起電
され413としてLSI13に到着することを示してい
る。
【0034】LSI13が出力した信号43は3−4を
介して起電され434としてLSI14に到着し、次に
3−6を介して起電され436としてLSI16に到着
し、次に3−5を介して起電され435としてLSI1
5に到着し、次に1−3を介して起電され431として
LSI11に到着し、次に2−3を介して起電され43
2としてLSI12に到着することを示している。
【0035】図4は連続パケットを出力したときの伝搬
を示している。LSI11,13のそれぞれの出力4
1,43は連続パケットから構成されるが、412〜4
16,431,432,434〜436として、41,
43の連続パケットと等しい周期(連続パケットのかた
まり単位の周期、および連続パケットの個々のパケット
の周期ともに)で到着している。
【0036】図5に図3,4で示したデータの到着時間
について、データを受信するLSI毎に整理して示して
いる。LSI11では、データ転送サイクルが開始され
て、δT1後にはLSI12の、δT2後にはLSI1
4の、δT3後にはLSI16の、δT4後にはLSI
15の、δT5後にはLSI13のデータが到着する特
徴を持つ。この特徴により、データ到着時間がδT1〜
δT5のいずれの時間であるかによって、LSI11は
データを出力したLSIを特定する。LSI12〜16
においても同様に、データ転送サイクルが開始されてか
ら、δT1〜δT6の間にデータが到着する特徴を持
つ。この特徴により、個々のLSIは、データ到着時間
がδT1〜δT6のいずれの時間であるかによって、デ
ータを出力したLSIを特定する。このように、送信元
のID(アドレス)の識別に遅延時間差を用いることに
より、送信元のIDの送付が不要となる。
【0037】図6,7を用いて本発明の第1の実施形態
に用いられる印刷回路基板の構造を示す。本発明間隙結
合式バスシステムの第1の実施の形態に於いて、配線導
体21〜26は印刷回路基板の配線導体である。印刷回
路基板を用いると配線導体間のインピーダンスや結合係
数の管理が容易で、また所要の信号線を配線する上で高
密度の実装が可能となる。本発明の間隙結合式バスシス
テムを実現する配線導体として、印刷回路基板の他にフ
ラットケーブルやフレキシブル基板と云った構造上、曲
げることが容易なものもある。
【0038】図6に、本発明間隙結合式バスシステムの
印刷回路基板の基本断面構造を示す。印刷回路基板は図
のような多層構造となっており、ガラスエポキシ等を材
料とするフィルム上に配線導体はエッチング等で印刷さ
れ、このフィルムを積層・固着することで実現されてい
る。本発明の積層以外に、ビルドアップ手法で構成され
た基板でも、本発明の間隙結合式バスシステムは実現で
きる。
【0039】積層された印刷回路基板の導体は、上層か
ら電源のグランドに接地されたグランド層200g1、
信号層200a,200b、電源層200v、電源のグ
ランドに接地されたグランド層200g2の順である。
信号層200a,200bはグランド層200g1、電
源層200vにいわゆるサンドイッチ上に覆われてい
る。こうすることで、信号層200a,200bのイン
ピーダンスはグランド層200g1、電源層200vと
の間隙と、信号層200a,200bの寸法により決定
する。
【0040】電源層200vの下層に電源のグランドに
接地されたグランド層200g2が配されることで、電
源層200vのいわゆる給電系インピーダンスを下げて
いる。こうすることで、信号層200a,200bを伝
搬する高速な信号、言い換えれば電流変化に起因する不
要電磁界放射ないし輻射を抑制している。また、グラン
ド層200g1も、信号層200a,200bを伝搬す
る高速な信号、言い換えれば電流変化に起因する不要電
磁界放射ないし輻射を抑制している。これら電源層20
0v、グランド層200g1,200g2は、不要電磁
界放射ないし輻射の抑制の他に、印刷回路基板の外環境
からの電磁界の飛び込みを抑制、即ちシールドしてい
る。
【0041】本発明の間隙結合式バスシステムは、間隙
に於いて起電された電位が微弱であるため、電源層20
0v、グランド層200g1,200g2によりシール
ドされ、伝搬する信号の破壊、この破壊に起因するシス
テム全体の誤動作を防いでいる。
【0042】図7に本発明の間隙結合式バスシステムの
印刷回路基板の配線導体の配線パターンの一部を示す。
【0043】印刷回路基板の配線導体23aは図の左上
に於いて配線導体26bと間隙を置いて結合している。
この間隙は図1における3−6であり、配線導体23a
を伝搬してきた信号が配線導体26bに、もしくは配線
導体26bを伝搬してきた信号が配線導体23aに起電
し、信号の伝達を図る。
【0044】配線導体26bはこれより右上に向かって
斜行し、配線導体23aは右下に向かって斜行する。
【0045】印刷回路基板の配線導体25aは図の左下
に於いてビアホールを介して配線導体25bに接続され
る。配線導体25aは、実際は図7の外の左側から布線
されており、左上から斜行して図のビアホールに至る。
さて、配線導体25bはビアホールより右上に向かって
斜行し、先に右下に向かって斜行してきた配線導体23
aと間隙において結合する。この間隙は図1における3
−5である。23a,25a,26b,25bはそれぞ
れ信号層200a,200bに布線されるが、23a,
25aを取り巻く様に200agが、26b,25bを
取り巻く様に200bgが並行して布線される。この、
200ag,200bgが立体交差する箇所にはビアホ
ールが配され、ビアホールにより200g1,200g
2,200ag,200bgが接続され、その電位はグ
ランド電位に接地されている。この接地はいわゆるガー
ドパターンと呼ばれ、ガードパターンにより、例えば2
3aと25aの間が電磁界の遮蔽がなされ、同一信号層
内での結合を排除している。
【0046】本発明の間隙結合式バスシステムの第2の
形態を図8,9を用いて説明する。図中、101〜10
4は本発明の間隙結合式バスシステムに接続されるLS
I,201〜204は前記LSIが個々に接続される印
刷回路基板の配線導体、301〜304は201〜20
4の印刷回路基板の配線導体の他端に接続される終端抵
抗である。
【0047】図8に本発明の第2の実施の形態の間隙結
合式バスシステムの布線を示す。図中、間隙結合式バス
システムに接続されるLSI101は、信号配線で印刷
回路基板の配線導体201に接続され、配線導体201
は図右下に向かい斜行する。途中、配線導体202,2
03,204との間隙を経て、LSI101の近傍まで
返ってくる。そしてその端部は終端抵抗301に接続さ
れる。
【0048】同様に、LSI102は印刷回路基板の配
線導体202に接続され、配線導体202は図右下に向
かい斜行する。途中、配線導体203,204との間隙
を経て、環状に折り返し、図右上に向かい斜行し、配線
導体204との間隙を経てLSI102の近傍まで返っ
てくる。そして端部は終端抵抗302に接続される。
【0049】LSI103は、印刷回路基板の配線導体
203に接続され、図右下に向かい斜行する。途中、配
線導体204との間隙を経て、環状に折り返し、図右上
に向かい斜行し、配線導体201,202との間隙を経
てLSI103の近傍まで返ってくる。そして端部は終
端抵抗303に接続される。配線導体202と203の
布線は、線対称の関係にある。
【0050】LSI104は、信号配線で印刷回路基板
の配線導体204に接続され、配線導体204は環状に
大周りした後、図右上に向かい斜行する。途中、配線導
体201,202,203との間隙を経て、LSI10
4の近傍まで返ってくる。そして端部は終端抵抗304
に接続される。配線導体201と204の布線は、線対
称の関係にある。
【0051】このような布線により、線対称の関係にあ
る配線導体202と203、配線導体201と204の
布線長はそれぞれ等しくなる。また、本発明の第2の実
施の形態では配線導体201と202の布線長も相等し
くなるよう布線している。即ち、配線導体201〜20
4の布線長は相等しい。
【0052】LSI101が信号を送信すると、先ず1
−2に示す間隙で導体配線202に信号を起電する。起
電された信号のバックワードクロストークに相当する信
号はLSI102に向かって伝搬を始める。配線導体2
02上を伝搬する信号の振幅は小さいので、途中の2−
4及び2−3の間隙で配線導体204,203に信号を
起電することなくLSI102に到着し受信される。
【0053】本発明の第2の実施の形態(図8)に於い
て、この配線導体201から配線導体202を経由し、
LSI102に至る経路の長さは、LSI101から1
−2の間隙迄の距離と終端抵抗302から1−2の間隙
のまでの距離が等しいことから、配線導体201の総延
長と等しい。
【0054】LSI101が送信した信号は、次に1−
3の間隙で導体配線203に信号を起電する。起電され
た信号のバックワードクロストークに相当する信号はL
SI103に向かって伝搬を始める。配線導体203上
を伝搬する信号の振幅は小さいので、途中の3−4の間
隙で配線導体204に信号を起電することなくLSI1
03に到着し受信される。
【0055】配線導体201から配線導体203を経由
し、LSI103に至る経路の長さは、LSI101か
ら1ー3の間隙迄の距離と終端抵抗303から1−3の
間隙のまでの距離が等しいことから、配線導体201の
総延長と等しい。
【0056】LSI101が送信した信号は、次に1−
4の間隙で導体配線204に信号を起電する。起電され
た信号のバックワードクロストークに相当する信号はL
SI104に向かって伝搬を始める。配線導体203上
を伝搬する信号はLSI103に到着し受信される。
【0057】配線導体201から配線導体204を経由
し、LSI104に至る経路の長さは、LSI101か
ら1ー4の間隙迄の距離と終端抵抗304から1−4の
間隙のまでの距離が等しいことから、配線導体201の
総延長と等しい。
【0058】以上、各配線導体202〜204に起電さ
れた信号はLSI101を起点に配線導体201の総延
長と等距離を伝搬し各LSI102〜104に到着す
る。即ち、LSI101から出力された信号は、LSI
102〜104に同着することとなる。
【0059】以上の説明は線対称の関係にある配線導体
204の経路にも当てはまる。よって、LSI104が
送信した信号は、LSI101〜103に同着する。
【0060】LSI102が信号を送信すると、先ず2
−3に示す間隙で導体配線203に信号が起電され、起
電された信号のバックワードクロストークに相当する信
号はLSI103に到着し受信される。
【0061】配線導体202から配線導体203を経由
し、LSI103に至る経路の長さは、LSI102か
ら2ー3の間隙迄の距離と終端抵抗303から2−3の
間隙のまでの距離が等しいことから、配線導体202の
総延長と等しい。
【0062】LSI102が送信した信号は、次に2−
4に示す間隙で導体配線204に信号が起電され、起電
された信号のバックワードクロストークに相当する信号
はLSI104に到着し受信される。
【0063】配線導体202から配線導体204を経由
し、LSI104に至る経路の長さは、LSI102か
ら2ー4の間隙迄の距離と終端抵抗304から2−4の
間隙のまでの距離が等しいことから、配線導体202の
総延長と等しい。
【0064】LSI102が送信した信号は、最後に1
−2に示す間隙で導体配線201に信号が起電され、起
電された信号のバックワードクロストークに相当する信
号はLSI101に到着し受信される。
【0065】配線導体202から配線導体201を経由
し、LSI101に至る経路の長さは、LSI102か
ら1−2の間隙迄の距離と終端抵抗301から1−2の
間隙のまでの距離が等しいことから、配線導体202の
総延長と等しい。
【0066】以上、各配線導体201,203,204
に起電された信号はLSI102を起点に配線導体20
2の総延長と等距離を伝搬し各LSI101,103,
104に到着する。即ち、LSI101から出力された
信号は、LSI10,103,104に同着することと
なる。
【0067】以上の説明は線対称の関係にある配線導体
203の経路にも当てはまる。よって、LSI103が
送信した信号は、LSI101,102,104に同着
する。
【0068】配線導体201の総延長は配線導体202
の総延長と等しいので、どのLSIが出力しようと、信
号を受信する信号は全LSIで同着する。
【0069】図9に同着の様子を示す。LSI101の
出力した41は412〜414を起電するが、LSI1
02〜104では同着する。LSI102〜104にお
いても同様である。
【0070】本発明の第2の実施の形態に示したように
どのLSIから出力してもデータは等時隔で同着する。
これにより、データ転送サイクルは信号の出力開始時点
から到着までの遅延時間と、データの繰り返しサイクル
数から規定できる。よって、従来のバス同様に簡略なバ
スプロトコルの実現が容易である。
【0071】なお、第2の実施の形態において、送信元
のIDの識別は、一般的なバス方式と同様、バス権調停
の際に要求データに付加する形で行われる。
【0072】本発明の間隙結合式バスシステムの第3の
実施の形態を図10,11を用いて説明する。図中、1
10はクリスタルオシレータ、111はバスマスタのL
SI、112〜116はバススレーブのLSI、211
はバスマスタの接続された印刷回路基板の配線導体、2
12〜216は前記LSIが個々に接続される印刷回路
基板の配線導体、51はスレーブのLSIで受信される
信号である。
【0073】導体配線211は、配線導体216,21
5,214,213,212と間隙を持って結合し、端
部で終端抵抗311に接続される。配線導体211には
クリスタルオシレータ110ないしバスマスタのLSI
111が接続される。
【0074】配線導体212は端部に終端抵抗312を
接続しもう一端にスレーブLSI112が接続される。
【0075】配線導体213は端部に終端抵抗313を
接続しもう一端にスレーブLSI113が接続される。
配線導体213には途中、マスタLSI111の位置を
起点とした、スレーブLSI112と113の経路差を
補うだけの折り返しを設けている。
【0076】配線導体214〜216にも同様にマスタ
LSI111の位置を起点とした、スレーブLSI11
2との経路差を補うだけの折り返しを設けている。
【0077】これにより、クリスタルオシレータ110
を接続した系では、同一位相のクロックがスレーブLS
I112から116に到着する。これにより、スレーブ
LSI間におけるクロックスキューが低減される。
【0078】また、マスタLSI111が接続された系
では、マスタLSI111から送信された信号は、スレ
ーブLSI112〜116に同着し、データ転送サイク
ルは信号の出力開始時点から到着までの遅延時間と、デ
ータの繰り返しサイクル数から規定できる。よって、従
来のバス同様に簡略なバスプロトコルの実現が容易であ
る。
【0079】また、どのスレーブLSIから送信された
信号も、マスタLSI111には同一遅延時間で到着す
る。マスタLSIでは着信する信号の有効時間即ちバリ
ッド・ウィンドウから、ラッチクロックの設定が容易と
なり、クロック同期転送が簡単に実現される。これによ
り、交換機やネットワークラウタ等で一般的なフレーム
同期がバストポロジーで容易に実現できる。
【0080】本発明の間隙結合式バスシステムでは、バ
スマスタに接続された配線導体211をメインラインと
し、複数のスタブである配線導体212から216が接
続される、真のバストポロジーを実現している。
【0081】従来の交換機やネットワークラウタでは、
各々のインタフェース間では1対1接続としたディージ
ーチェインで、プロトコルによりバスシステムとして振
る舞わせている。よって、プロトコルオーバヘッドが大
きく、転送される情報の速報性を犠牲にしている。
【0082】バスシステム接続できなかった理由は、接
続点での波形歪みにより信号電位の確定時間が長く、信
号の繰り返し周波数の短縮を阻んでいたからである。
【0083】本発明の間隙結合式バスシステムを用いれ
ば、スレーブLSIからメインラインに相当する211
までの距離に関わらず、配線導体212〜216を伝搬
する信号波形に歪みはなく、一様な立ち上がりと降下、
台地と窪地を保存したままの伝搬が実現される。メイン
ラインに相当する配線導体211にはこの波形から信号
が起電されるので、歪み無く良質な信号がマスタLSI
111に到着する。
【0084】なお、図10の構成はクロックの伝搬につ
いて説明したが、図10と同じ構成のバス配線をデータ
用に用いることもできる。
【0085】本発明の第3の実施の形態により、真性の
バストポロジーでかつ高速、信号の伝搬遅延時間一定の
布線が可能となった。第2の実施の形態では、スレーブ
間の転送と、データの到着時間が同じであるということ
を実現したが、第3の実施の形態は、このデータの到着
時間が同じであるということを、従来のバス形態で実現
したものである。
【0086】図11にクロックオシレータを用いた場合
の信号で特にクロックの伝搬を示す。クロックオシレー
タの出力41は一定の遅延時間を持ってスレーブLSI
112〜116に到着し、クロックとして復調され、各
スレーブLSIのクロックとして用いられる。従来の例
えばTTLを用いた、バストポロジーでのクロック分配
は十数MHzが限界であった。しかし、本発明の間隙結
合式バスシステムによりクロックオシレータの上限発振
周波数ないし、スレーブLSIのインバータ等内部回路
の最大動作周波数までクロックの分配が可能となる。こ
れにより、従来、スレーブLSIの中で逓倍したクロッ
クを得るために多用されたPLL(Phase Lock Loop)
の高逓倍の出力が不要、もしくはPLL自身の搭載が不
要となる。特に高周波動作や高帯域・高精度・安定発振
や高逓倍出力を実現するPLLの設計は困難で、また実
装制限が厳しく、設計工数、デバッグ工数がかかるた
め、PLLの機能単純化や排除は製品開発の短縮化、コ
スト低減に寄与する。
【0087】本発明の間隙結合式バスシステムの第4の
実施の形態を図12〜15を用いて説明する。図中12
1〜124は本発明の間隙結合式バスシステムに接続さ
れるLSI、221p,n〜224p,nは前記LSI
が個々に接続される印刷回路基板の配線導体、321
p,n〜324p,nは221p,n〜224p,nの
印刷回路基板の配線導体の他端に接続される終端抵抗、
410p,410n,41p,41nはバスマスタのL
SIが出力した信号、51はシンクのLSIで受信され
る信号、223pa,223pb,223na,223
nb,224na,224pb,221na,221p
aは印刷回路基板の信号層中の配線導体である。
【0088】図12に間隙結合式バスシステムの布線を
示す。間隙結合式バスシステムに接続されるLSI12
1に信号配線で印刷回路基板の配線導体221n,22
1pは接続されそれぞれ図右下の終端抵抗321n,3
21pに接続される。
【0089】配線導体221n,221pには同一のデ
ータで互いのデータの極性が反転している、いわゆる差
動の信号が出力される。
【0090】LSI122〜124には同様に印刷回路
基板の配線導体222n,224p〜224n,224
pが接続され、それぞれ右端の終端抵抗322n,32
2p〜324n,324pに接続される。LSI121
を出発した信号は印刷回路基板の配線導体221n,2
21pを伝搬し、1−2で示す間隙を介して、いわゆる
クロストークノイズの発生メカニズムにより、印刷回路
基板の配線導体222n,222pに信号を起電する。
同様に1−4において印刷回路基板の配線導体224
n,224p、1−3において印刷回路基板の配線導体
223n,223pにそれぞれ信号を起電し、最後に終
端抵抗321n,321pに達し消滅する。起電された
信号の内、いわゆる後方クロストークに相当する信号は
それぞれ、印刷回路基板の配線導体222n,222p
〜224n,224pをLSI122〜124の方向に
伝搬し、LSI122〜124で復調されデータ転送が
完結する。
【0091】配線導体222n,222p〜224n,
224pには差動の信号から起電された差動の信号が伝
搬し、LSI122〜124では、差動コンパレータに
より復調されいてる。
【0092】図12に示した布線においては、LSI1
21と同様に、LSI122〜124のいずれから出力
された信号も、残りのLSIに後方クロストークとして
到着し、復調されデータ転送が完結する。すなわち、こ
の網目状の布線により、全てのLSI間でのデータ転送
を可能としている。
【0093】図13にLSIから出力される信号と、受
信され復調される後方クロストークノイズを示す。本発
明の第4の実施の形態において、出力される信号は”
H”がほぼ5V、”L”がほぼ4Vで、いわゆるP−E
CLに互換の出力レベルである。LSIから出力される
信号は例えばLSI121であれば、221p,221
nの順に”H””L”ないし”L””H”の組み合わせ
となる。この信号が印刷回路基板の配線導体間の間隙結
合を介してクロストークとしてGNDレベルを中心とし
て60〜70mVの振幅の信号を起電する。例えば、2
21p,221nの順に”H””L”であれば、410
p,410nを起電する。
【0094】図13に示すコンパレータ5は入力側に5
1p,51nを、その出力として52を有する。LSI
122を例にすれば、51pは222pに、51nは2
22nに接続され、222p,222nに410p,4
10nの組み合わせの信号が伝搬し、LSI122の差
動コンパレータ5に受信されて、復調されて”H”の信
号51を得る。
【0095】本発明の第4の実施の形態において配線導
体に起電される振幅は、本発明の第1〜3の実施形態で
起電される振幅と変わりない。しかし、配線導体を2本
で一組とし、一方の極性を反転させ差動回路を構成する
ことで、受信するLSIの差動コンパレータの入力振幅
は、元の2倍の120〜140mVまで拡大され、差動
コンパレータの設計感度の緩和が図れる。
【0096】また、差動コンパレータに入力される信号
について、振幅の中心即ち、グランド電位が何らかの要
因で揺れた場合には、差動コンパレータはグランド電位
に依存せずに信号を復調でき、対ノイズ性に優れる。特
に、本発明の間隙結合式バスシステムが搭載される情報
処理装置では、印刷回路基板や電源回路は給電系インピ
ーダンスを持つが、装置内で急峻な負荷変動が生じる
と、印刷回路基板や電源回路が供給する電流に急峻な変
化が生じ、結果としてグラウンドバウンスというグラン
ド電位の”浮き上がり”のノイズが生じる。この負荷変
動の要因として、CPUのアイドル状態やスリープ状態
から動作状態への移行時、メモリ素子のパワーダウンモ
ードから動作状態への移行時があげられる。この時の電
流変化はCPUやメモリ素子の動作周波数を反映した急
峻なもので、CPUやメモリ素子の動作周波数と、本発
明の間隙結合式バスシステムの動作周波数が帯域的に近
いため、ノイズの影響は大きい。
【0097】図13のメカニズムに従い生じた波形の伝
搬を図14に示す。図14において、横軸は時系列、縦
方向は上から順にLSI121〜124の順である。
【0098】まずLSI121が出力した信号41n,
41pは1−2を介して起電され412n,412pと
してLSI122に到着し、次に1−4を介して起電さ
れ414n,414pとしてLSI124に到着し、次
に次に1−3を介して起電され413n,413pとし
てLSI123に到着することを示している。
【0099】LSI123が出力した信号43n,43
pは3−4を介して起電され434n,434pとして
LSI124に到着し、次に1−3を介して起電され4
31n,431pとしてLSI121に到着し、次に2
−3を介して起電され432n,432pとしてLSI
122に到着することを示している。
【0100】図15(a)に本発明の間隙結合式バスシ
ステムの印刷回路基板の配線導体の配線パターンの一部
を示す。
【0101】印刷回路基板の配線導体221paは図の
左上に於いて配線導体224pbと間隙を保って結合し
ている。この間隙は図12におけるp極性側の1−4で
あり、配線導体223paを伝搬してきた信号が配線導
体224pbに、もしくは配線導体224pbを伝搬し
てきた信号が配線導体221paに起電し、信号の伝達
を図る。
【0102】配線導体224pbはこれより右上に向か
って斜行する。配線導体221paは右下に向かって斜
行し、右上に向かう配線導体224nbと立体交差の
後、続いて右下に向かって斜行し配線導体223pbと
間隙において結合する。
【0103】印刷回路基板の配線導体223paは図の
左下に於いてビアホールを介して配線導体223pbに
接続される。配線導体223paは実際は図15の外の
左側から布線されており、左上から斜行して図のビアホ
ールに至る。これより、配線導体223pbはビアホー
ルより右上に向かって斜行し、右上より斜行して降りて
くる221naと立体交差し、続いて、右下に向かって
斜行してきた配線導体221paと間隙において結合す
る。この間隙は図12におけるp極性側の1−3であ
る。
【0104】左中程では、配線導体221naと配線導
体223naが間隙において結合している。この間隙は
図12におけるn極性側の1−4である。配線導体22
4nbは図15の外の左側から布線されており、左下か
ら斜行して間隙に至る。配線導体224nbは引き続き
右上に向かって斜行し配線導体221paと立体交差し
た後、引き続き右上に向かって斜行し222naと間隙
において結合する。
【0105】221pa,221na,222na,2
23paは信号層200a,224pb,224nb,
223nb,223pbは200b層に布線される。2
21pa,221na,223na,223pa等の信
号線を取り巻く様にグランド層ビアホールを介して接地
されたパターンが設けられている。
【0106】この接地はいわゆるガードパターンと呼ば
れ、ガードパターンにより、例えば221paと223
paの間が電磁界の遮蔽がなされ、同一信号層内での結
合を排除している。
【0107】このガードパターンを図15(b)のよう
に構成してもよい。すなわち、同一信号である信号線2
21paと221na間にはガードパターンは設けず、
隣接信号間である221naと223paあるいは、2
22naと221pa間にはガードパターンを設ける。
このように同一信号のpチャンネルとnチャンネルの配
線間にはガードパターンを設けず、同一層にある隣接信
号間にはガードパターンを設けるように構成する。この
ように構成することで、同一信号のpチャンネルとnチ
ャンネルの配線間は電磁結合が強く、印ピーダンスの乱
れが少ない。かつ、クロストークを生成するための間隙
に於いて、図15(a)に対し4信号線間で電磁結合し
ているが、それぞれの間でクロストークを生じるので所
望の信号を起電できる。
【0108】また、本発明の間隙結合式バスシステムを
実現する図15の基板において、導体配線の交差する箇
所ではクロストークノイズの発生メカニズムにより信号
が起電される。先に示した間隙において、起電される信
号のパルス幅は、配線導体の並行布線長に従っている。
本発明の実施の形態においてこの並行布線長は2cm〜
5cm程度である。この並行布線長はLSIの入力回路
である差動コンパレータのパルス幅に対する感度に基づ
き決定されている。LSIのプロセス即ち0.35μm
と言った加工精度が今後より微細化されることで、差動
コンパレータのパルス幅に対する感度も向上し、並行布
線長は短くできる。
【0109】図15中、信号層間で配線導体が立体交差
する部位、例えば221paと224nb、あるいは2
21naと223pbにおいて、導体配線の交差角度は
いずれも直角である。このように直角に立体交差させる
ことで導体配線間の間隙結合に係る布線長は最小とな
り、クロストークノイズの発生メカニズムにより起電さ
れる信号は微小となり、差動コンパレータの感度よりも
短いパルス幅となり、差動コンパレータでは無視され
る。
【0110】よって、図15に示した本発明の間隙結合
式バスシステムの印刷回路基板の配線導体の配線パター
ンにより、図12で意図したとおり、結合すべき配線導
体の立体交差と、結合してはいけない配線導体の立体交
差の布線を可能とした。
【0111】本発明の第4の実施の形態に示した1ビッ
トの信号を差動出力し2本1対の配線導体を介し差動コ
ンパレータで復調させることでデータ転送を行う、いわ
ゆる差動回路方式は、本発明の第2,第3の実施の形態
においても適用が可能である。また、その印刷回路基板
のパターンも図15に示した通り、間隙を直角、並行に
立体交差させることで容易に実現できる。
【0112】本発明の間隙結合式バスシステムを搭載し
た情報処理装置を、図16〜18を用いて説明する。図
中、1は本発明の間隙結合式バスシステムシステムに接
続されるLSI,2はバスシステムを構成するケーブ
ル、20はバスシステムを構成する印刷回路基板の導体
及びその印刷回路基板、3は終端抵抗(群)、60はネ
ットワークラウタないし電子交換機の着信側処理LSI
ないし回路群、61はネットワークラウタないし電子交
換機の送信側処理LSIないし回路群、7はネットワー
クラウタないし電子交換機のネットワーク側インターフ
ェースLSIないしインターフェース回路群、8はマル
チプロセッサを構成するCPU、90はキャッシュメモ
リないしローカルメモリおよびそのコントローラ、91
は主記憶を構成するメモリモジュール、92はLANイ
ンタフェースのLSIないし回路群、93はディスクコ
ントローラLSIないし回路群、94はHDDである。
【0113】図16,17はネットワークラウタないし
電子交換機の内部構成を示している。
【0114】図16を用いて、間隙結合式バスシステム
を実装したケーブルをバックプレーンとしたネットワー
クラウタないし電子交換機の内部構成を説明する。図1
6において、LSI1とバスシステムを構成するケーブ
ル2と終端抵抗(群)3により本発明の間隙結合式バス
システムは構成される。LSI1はスシステムを構成す
るケーブル2に複数個(図16においては4個)接続さ
れているが、1個ずつ別々の印刷回路基板に登載されて
いる。この印刷回路基板にはLSI1の他に、ネットワ
ークラウタないし電子交換機の着信側処理LSIないし
回路群60と、ネットワークラウタないし電子交換機の
送信側処理LSIないし回路群61と、ネットワークラ
ウタないし電子交換機のネットワーク側インターフェー
スLSIないしインターフェース回路群7が登載され
る。
【0115】ネットワークラウタないし電子交換機のネ
ットワーク側インターフェースLSIないしインターフ
ェース回路群7の左側には外、即ちネットワークラウタ
でにおけるLANやWANや、ISDN等の一般の公衆
電話回線や、専用線、フレームリレー等のディジタル回
線の光ファイバーケーブルや同軸、より対線等の金属ケ
ーブルが接続され、各ネットワーク、回線間のパケット
処理を行う。電子交換機なら、加入者回線や電話局内の
他の電子交換機との回線、交換局間の基幹回線の光ファ
イバーケーブルや同軸、より対線等の金属ケーブルが接
続され、回線間のパケット処理を行うことで、加入者回
線、基幹回線と言った複数のレイヤー間での交換を行っ
ている。
【0116】具体的な動作を説明する。ネットワークラ
ウタないし電子交換機のネットワーク側インターフェー
スLSIないしインターフェース回路群7で受信された
パケットは、ネットワークラウタないし電子交換機の着
信側処理LSIないし回路群60で、パケットのヘッダ
とデータに分離され、ヘッダに示されたアドレスが解析
された後、パケットの転送先が決定される。
【0117】転送先が同一基板上の、ネットワークラウ
タないし電子交換機のネットワーク側インターフェース
LSIないしインターフェース回路群7に接続された回
線やネットワークならば、パケットはネットワークラウ
タないし電子交換機の着信側処理LSIないし回路群6
0から、ネットワークラウタないし電子交換機の送信側
処理LSIないし回路群61に受け渡されヘッダを新た
なヘッダに交換された後、該当する回線ないしネットワ
ークが接続されたネットワークラウタないし電子交換機
のネットワーク側インターフェースLSIないしインタ
ーフェース回路群7には受け渡され、送信される。
【0118】転送先が別の基板上の、ネットワークラウ
タないし電子交換機のネットワーク側インターフェース
LSIないしインターフェース回路群7に接続された回
線やネットワークならば、LSI1にパケットは受け渡
され、LSI1より、バスシステムを構成するケーブル
2を介して他の基板上のLSI1に転送される。LSI
1より、バスシステムを構成するケーブル2に出力され
るパケットには新たなヘッダに相当するアドレスが付さ
れており、このアドレスが割り当てられている別の印刷
回路基板上のLSI1は、受信したパケットを同一印刷
回路基板上の、ネットワークラウタないし電子交換機の
送信側処理LSIないし回路群61に受け渡し、ヘッダ
を新たなヘッダに交換された後、該当する回線ないしネ
ットワークが接続されたネットワークラウタないし電子
交換機のネットワーク側インターフェースLSIないし
インターフェース回路群7には受け渡し、送信する。
【0119】図16において、バスシステムを構成する
ケーブル2は、本発明の第3の実施の形態に示した間隙
結合式バスシステムにより、クロックスキューの微小な
クロックの給電を実現している。また、本発明の第1も
しくは4の実施の形態に示した間隙結合式バスシステム
により、LSI1間でのLSI1を指し示すアドレス
と、交換されるパケットをケーブル2により伝搬する。
ケーブル2は、クロック、データパケットおよびアドレ
スの伝送線路を含む。
【0120】図16において、バスシステムを構成する
ケーブル2はいわゆるバックプレーンを実現している。
ここで、「バックプレーン」とは、双方向にデータ伝送
を行うことのできるバックプレーンバスを可撓性のある
ケーブルで構成したものである。ケーブル2は例えばF
PC(Flexible Printed Circuit)で構成することができ
る。
【0121】図17を用いて、間隙結合式バスシステム
を実装した印刷回路基板をバックプレーンとしたネット
ワークラウタないし電子交換機の内部構成を説明する。
簡単のため図16に重複する説明は省略する。
【0122】図17において、LSI1は、バスシステ
ムを構成する印刷回路基板の導体及びその印刷回路基板
20に機械的・電気的に接続され、LSI1に接続され
た導体配線がLSI1の近傍の終端抵抗(群)3で終端
されて、間隙結合式バスシステムを実現している。バス
システムを構成する印刷回路基板の導体及びその印刷回
路基板20の配線は、本発明の第3の実施の形態に示し
た間隙結合式バスシステムにより、クロックスキューの
微小なクロックの給電を実現している。また、本発明の
第2の実施の形態に示した間隙結合式バスシステムによ
り、LSI1間でのLSI1を指し示すアドレスと、交
換されるパケットを伝搬する。
【0123】本発明の第2の実施の形態の間隙結合式バ
スシステムを適用したことで、1つのLSI1から残り
のLSI1に転送されたパケットは、残りのLSI1に
おいて同着する。この同着により、次にパケットを出力
する権利いわゆるバス権を持つLSIは容易に、先のL
SI1の転送サイクルの終了を認知できる。これによ
り、パケットを出力するLSI1の切換時間は短縮さ
れ、よりデータ転送効率が向上する。
【0124】図18を用いて、間隙結合式バスシステム
を実装したコンピュータの内部構成を示す。
【0125】図18において、LSI1は、バスシステ
ムを構成する印刷回路基板の導体及びその印刷回路基板
20に機械的・電気的に接続され、LSI1に接続され
た導体配線がLSI1の近傍の終端抵抗(群)3で終端
されて、間隙結合式バスシステムを実現している。バス
システムを構成する印刷回路基板の導体及びその印刷回
路基板20の配線は、本発明の第3の実施の形態に示し
た間隙結合式バスシステムにより、クロックスキューの
微小なクロックの給電を実現している。また、本発明の
第2の実施の形態に示した間隙結合式バスシステムによ
り、LSI1間でのLSI1を指し示すアドレスと、デ
ータを伝搬する。
【0126】LSI1が登載されている基板は、図中上
から順に、上2枚がマルチプロセッサを実現するプロセ
ッサエレメント、その下が、メモリモジュールを登載す
るメモリライザカード、一番したがLAN等のネットワ
ークインタフェース、SCSIやファイバーチャネル等
を介してHDDを接続するディスクコントローラを登載
したI/Oカードである。
【0127】プロセッサエレメントには8のCPUとL
SI1とキャッシュメモリ90が登載され、CPUバス
により接続されている。LSI1はプロセッサエレメン
ト上では、キャッシュコントローラとして、キャッシュ
メモリ90を制御している。
【0128】メモリライザカードには、LSI1と主記
憶を構成するメモリモジュール91が登載され、LSI
1はメモリコントローラとして主記憶を構成するメモリ
モジュール91の読み出し、書き込みを制御している。
【0129】I/Oカードには、LSI1とLANイン
タフェースのLSI92とディスクコントローラLSI
ないし回路群93が登載され、LSI1とLANインタ
フェースのLSI92、ディスクコントローラLSIな
いし回路群93はI/Oバスにより接続されている。ま
た、ディスクコントローラLSIないし回路群93はS
CSIやファイバーチャネル等を介してHDD94を接
続する。
【0130】バスシステムを構成する印刷回路基板の導
体及びその印刷回路基板20のバスは、プロセッサエレ
メントと主記憶を登載したメモリライザカードとI/O
カードに対して、クロックスキューの微小なクロックの
給電を実現している。また、本発明の第2の実施の形態
に示した間隙結合式バスシステムにより、LSI1間で
のLSI1を指し示すアドレスと、交換されるパケット
を伝搬する。
【0131】また、キャッシュのコヒーレンシ情報等、
プロセッサエレメント、メモリライザカード、I/Oカ
ード間で同着する必要のある信号線が、本発明の第2の
実施の形態に示した間隙結合式バスシステムにより実現
されている。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態の間隙結合式バス
システムを示す図である。
【図2】 本発明の第1の実施の形態の間隙結合式バス
システムの信号起電メカニズムを示す図である。
【図3】 本発明の第1の実施の形態の間隙結合式バス
システムにおける信号の伝搬を示す図である。
【図4】 本発明の第1の実施の形態の同間隙結合式バ
スシステムにおける連続した信号の伝搬を示す図であ
る。
【図5】 本発明の第1の実施の形態の間隙結合式バス
システムを構成するLSIでのデータの着信時点を示す
図である。
【図6】 本発明の第1の実施の形態の間隙結合式バス
システムを構成する印刷回路基板の層構成を示す図であ
る。
【図7】 本発明の第1の実施の形態の間隙結合式バス
システムを構成する印刷回路基板の配線を示す図であ
る。
【図8】 本発明の第2の実施の形態の間隙結合式バス
システムを示す図である。
【図9】 本発明の第2の実施の形態の間隙結合式バス
システムにおける信号の伝搬を示す図である。
【図10】 本発明の第3の実施の形態の間隙結合式バ
スシステムを示す図である。
【図11】 本発明の第3の実施の形態の間隙結合式バ
スシステムにおける信号の伝搬を示す図である。
【図12】 本発明の第4の実施の形態の間隙結合式バ
スシステムを示す図である。
【図13】 本発明の第4の実施の形態の間隙結合式バ
スシステムの信号を復調する差動コンパレータの入力と
出力の関係を示す図である。
【図14】 本発明の第4の実施の形態の間隙結合式バ
スシステムにおける信号の伝搬を示す図である。
【図15】 本発明の第4の実施の形態の間隙結合式バ
スシステムを構成する印刷回路基板の配線を示す図であ
る。
【図16】 本発明の実施の形態の間隙結合式バスシス
テムを登載したケーブルをバックプレーンとしたネット
ワークラウタないし電子交換機の内部構成を示す図であ
る。
【図17】 本発明の実施の形態の間隙結合式バスシス
テムを登載した印刷回路基板をバックプレーンとしたネ
ットワークラウタないし電子交換機の内部構成を示す図
である。
【図18】 本発明の実施の形態の間隙結合式バスシス
テムを登載したコンピュータの内部構成を示す図であ
る。
【符号の説明】
11〜16…本発明の間隙結合式バスシステムに接続さ
れるLSI 21〜26…前記LSIが個々に接続される印刷回路基
板の配線導体 31〜36…21〜26の印刷回路基板の配線導体の他
端に接続される終端抵抗 41p,n,43…バスマスタのLSIが出力した信号 410p,n,412,413,414,415,41
6,431,432,434,435,436…シンク
のLSIで受信される信号 200a,b…印刷回路基板の信号層 200g1,g2…印刷回路基板のグランド層 200v…印刷回路基板の電源層 23a,25a,25b,26b…印刷回路基板の信号
層中の配線導体 200ag,200bg…印刷回路基板の信号層中の電
位をグランド電位にした配線導体 101〜104…本発明の間隙結合式バスシステムに接
続されるLSI 201〜204…前記LSIが個々に接続される印刷回
路基板の配線導体 301〜304…201〜204の印刷回路基板の配線
導体の他端に接続される終端抵抗 110…クリスタルオシレータ 111…バスマスタのLSI 112〜116…バススレーブのLSI 211…バスマスタの接続された印刷回路基板の配線導
体 212〜216…前記LSIが個々に接続される印刷回
路基板の配線導体 51…スレーブのLSIで受信される信号 121〜124…本発明の間隙結合式バスシステムに接
続されるLSI 221p,n〜224p,n…前記LSIが個々に接続
される印刷回路基板の配線導体 321p,n〜324p,n…221p,n〜224
p,nの印刷回路基板の配線導体の他端に接続される終
端抵抗 410p,410n,41p,41n…バスマスタのL
SIが出力した信号 223pa,223pb,223na,223nb,2
24na,224pb,221na,221pa…印刷
回路基板の信号層中の配線導体 1…本発明の間隙結合式バスシステムシステムに接続さ
れるLSI 2…バスシステムを構成するケーブル 20…バスシステムを構成する印刷回路基板の導体及び
その印刷回路基板 3…終端抵抗(群) 60…ネットワークラウタないし電子交換機の着信側処
理LSIないし回路群 61…ネットワークラウタないし電子交換機の送信側処
理LSIないし回路群 7…ネットワークラウタないし電子交換機のネットワー
ク側インターフェースL SIないしインターフェース回路群 90…キャッシュメモリないしローカルメモリおよびそ
のコントローラ 8…マルチプロセッサを構成するCPU 91…主記憶を構成するメモリモジュール 92…LANインタフェースのLSIないし回路群 93…ディスクコントローラLSIないし回路群 94…HDD
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−141079(JP,A) 特開 平7−66292(JP,A) 特開 平4−181416(JP,A) 特開 平4−156608(JP,A) 特開 平2−19003(JP,A) 特開 平6−250766(JP,A) 特開 平6−161972(JP,A) 特公 昭48−35845(JP,B1) 欧州特許出願公開727747(EP,A 1) (58)調査した分野(Int.Cl.7,DB名) G06F 3/00

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】おのおの、信号を送受信する少なくとも1
    つの送受信回路を具備した少なくとも3個のモジュール
    に対して、それぞれ接続される少なくとも3つの信号配
    線と、 各信号配線の他端に接続された、前記信号配線の特性イ
    ンピーダンスとほぼ同値の終端抵抗とを備え、 前記少なくとも3つの信号配線は、前記少なくとも3個
    のモジュールのうち異なる2つのモジュールの組み合わ
    せ毎に、それらの信号配線同士が所定の間隙をもって並
    行に布線される部位を有し、前記少なくとも3個のモジ
    ュールのうちの1つの信号配線が他のモジュールの信号
    配線との前記部位を介して前記他のモジュールに信号を
    伝達することを特徴とする間隙結合式バスシステム。
  2. 【請求項2】請求項1において、前記少なくとも3つの
    信号配線は、互いに立体交差することにより、ほぼ網目
    状に布線されることを特徴とする間隙結合式バスシステ
    ム。
  3. 【請求項3】請求項2において、前記信号配線は立体交
    差する部位で並行に布線されることを特徴とした間隙結
    合式バスシステム。
  4. 【請求項4】請求項1、2または3において、前記少な
    くとも3個のモジュールは一列に配置されると共に、こ
    れらに対応する前記終端抵抗は当該モジュールから離間
    した位置において前記モジュールの列に並列に配置さ
    れ、各信号配線は対応するモジュールと終端抵抗との間
    で蛇行して布線されることを特徴とする間隙結合式バス
    システム。
  5. 【請求項5】請求項2または3において、前記信号配線
    は立体交差する部位の一部において、信号配線同士が直
    角に交差して布線されることを特徴とする間隙結合式バ
    スシステム。
  6. 【請求項6】請求項1において、各信号配線の両端に位
    置する各モジュールとこれに対応する各終端抵抗とは隣
    接配置され、前記少なくとも3つの信号配線の各々は、
    当該モジュールから対応する終端抵抗まで環状ないし折
    り返し構造で布線されることを特徴とする間隙結合式バ
    スシステム。
  7. 【請求項7】請求項6において、前記少なくとも3個の
    モジュールはほぼ一列に配置され、各モジュールの信号
    配線は、自己の送受信回路から対応する終端抵抗まで環
    状ないし折り返し構造で布線される途上において、順
    次、他の信号配線と並行に近接して布線される部位を有
    することを特徴とする間隙結合式バスシステム。
  8. 【請求項8】請求項6または7において、前記環状ない
    し折り返し構造をとる各信号配線の総延長は、いずれの
    前記モジュールにおいてもほぼ等長であり、かつ、1つ
    のモジュールの送受信回路から前記並行に近接して布線
    される部位を経由して他のモジュールの送受信回路へ到
    達するまでの総延長は、いずれもほぼ等長であることを
    特徴とする間隙結合式バスシステム。
  9. 【請求項9】請求項1または6において、 前記送受信回路が接続される信号配線は2本の配線導体
    を有し、 前記送受信回路の送信回路は、その入力の論理値に応じ
    て、前記2本の配線導体の一方には同値、他方には反転
    した値を出力し、 前記送受信回路の受信回路は、前記2本の配線導体の一
    方の前記同値と、他方の前記反転した値を入力とし、前
    記論理値を復調し出力する差動回路の構成をとることを
    特徴とする間隙結合式バスシステム。
JP28836696A 1996-10-30 1996-10-30 間隙結合式バスシステム Expired - Fee Related JP3442237B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP28836696A JP3442237B2 (ja) 1996-10-30 1996-10-30 間隙結合式バスシステム
PCT/JP1997/003922 WO1998019225A1 (fr) 1996-10-30 1997-10-29 Systeme a bus de couplage a discontinuite
EP97909668A EP1011039B1 (en) 1996-10-30 1997-10-29 Gap-coupling bus system
US09/297,359 US6600790B1 (en) 1996-10-30 1997-10-29 Gap-coupling bus system
DE69735350T DE69735350T2 (de) 1996-10-30 1997-10-29 Lückenüberbrückungs-bussystem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28836696A JP3442237B2 (ja) 1996-10-30 1996-10-30 間隙結合式バスシステム

Publications (2)

Publication Number Publication Date
JPH10133794A JPH10133794A (ja) 1998-05-22
JP3442237B2 true JP3442237B2 (ja) 2003-09-02

Family

ID=17729281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28836696A Expired - Fee Related JP3442237B2 (ja) 1996-10-30 1996-10-30 間隙結合式バスシステム

Country Status (5)

Country Link
US (1) US6600790B1 (ja)
EP (1) EP1011039B1 (ja)
JP (1) JP3442237B2 (ja)
DE (1) DE69735350T2 (ja)
WO (1) WO1998019225A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3757757B2 (ja) 2000-05-18 2006-03-22 株式会社日立製作所 リード優先メモリシステム
JP3859943B2 (ja) 2000-07-25 2006-12-20 エルピーダメモリ株式会社 データ送信装置、データ転送システムおよび方法
TW530248B (en) * 2000-08-09 2003-05-01 Hitachi Ltd Data transmission system of directional coupling type using forward wave and reflective wave
JP4136495B2 (ja) 2001-08-08 2008-08-20 株式会社日立製作所 方向性結合器を含む回路の設計支援装置、その設計支援プログラム、及び回路の設計方法
JP2003050256A (ja) 2001-08-08 2003-02-21 Hitachi Ltd プリント基板検査装置
US20030117183A1 (en) * 2001-12-20 2003-06-26 Claude Thibeault Methods, apparatus, and systems for reducing interference on nearby conductors
US6909052B1 (en) 2002-08-23 2005-06-21 Emc Corporation Techniques for making a circuit board with improved impedance characteristics
JP4741226B2 (ja) 2003-12-25 2011-08-03 株式会社日立製作所 半導体メモリモジュール、およびメモリシステム
ITUD20040181A1 (it) * 2004-09-21 2004-12-21 Eurotech Spa Scheda elettronica modulare per una rete di comunicazione
US7450396B2 (en) * 2006-09-28 2008-11-11 Intel Corporation Skew compensation by changing ground parasitic for traces
US8131903B2 (en) * 2007-04-30 2012-03-06 Hewlett-Packard Development Company, L.P. Multi-channel memory connection system and method
JP4630885B2 (ja) * 2007-05-01 2011-02-09 富士通株式会社 情報処理装置
DE102011113656A1 (de) * 2011-09-19 2013-03-21 Erni Electronics Gmbh Mehrlagige elektrische Leiterplatte
US8970237B2 (en) * 2012-05-07 2015-03-03 Tesla Motors, Inc. Wire break detection in redundant communications
FR3002639A1 (fr) * 2013-02-25 2014-08-29 Bigot Jerome Le Detecteur de gaz avec cheminements de longueur cumulee constante
WO2015200171A1 (en) * 2014-06-23 2015-12-30 Blue Danube Systems, Inc. Coupling of signals on multi-layer substrates
CN106535472B (zh) * 2017-01-12 2019-08-02 郑州云海信息技术有限公司 一种pcb及信号传输***

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1548848A (ja) 1967-01-13 1968-12-06
FR2631169B1 (fr) 1988-05-04 1990-07-13 Cit Alcatel Dispositif de distribution de signaux numeriques a tres hauts debits
JPH0371798A (ja) 1989-08-11 1991-03-27 Hitachi Ltd 車載用再生装置
JP3071798B2 (ja) * 1990-01-30 2000-07-31 日産自動車株式会社 自動車用燃料タンク
JPH0619692B2 (ja) 1990-10-19 1994-03-16 株式会社グラフィコ ラジアル・バス
JPH0619693B2 (ja) 1990-11-16 1994-03-16 株式会社グラフィコ ラジアル・バス
JPH05299908A (ja) 1992-04-17 1993-11-12 Fujitsu Ltd バックワイヤリングボードの高周波クロック分岐バス
JPH06161972A (ja) 1992-11-25 1994-06-10 Mitsubishi Precision Co Ltd マルチプロセッサシステム
JP3060269B2 (ja) 1993-02-22 2000-07-10 沖電気工業株式会社 可変配線バックボード
JP2912131B2 (ja) 1993-08-23 1999-06-28 日本電気株式会社 Lsi配線構造
JP3399630B2 (ja) * 1993-09-27 2003-04-21 株式会社日立製作所 バスシステム
US5555540A (en) 1995-02-17 1996-09-10 Sun Microsystems, Inc. ASIC bus structure
US6125419A (en) * 1996-06-13 2000-09-26 Hitachi, Ltd. Bus system, printed circuit board, signal transmission line, series circuit and memory module
US6160423A (en) * 1998-03-16 2000-12-12 Jazio, Inc. High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines
JP2000122761A (ja) * 1998-10-14 2000-04-28 Hitachi Ltd バスシステム及びそれを用いたメモリシステム

Also Published As

Publication number Publication date
EP1011039A4 (en) 2001-08-22
DE69735350T2 (de) 2006-08-03
EP1011039B1 (en) 2006-03-01
DE69735350D1 (de) 2006-04-27
JPH10133794A (ja) 1998-05-22
US6600790B1 (en) 2003-07-29
WO1998019225A1 (fr) 1998-05-07
EP1011039A1 (en) 2000-06-21

Similar Documents

Publication Publication Date Title
JP3442237B2 (ja) 間隙結合式バスシステム
CN100531511C (zh) 具有改良差分过孔的印刷电路板
US7523246B2 (en) Memory system having memory devices on two sides
JP2002261420A (ja) 相互接続装置
US6940362B2 (en) Printed wiring board for controlling signal transmission using paired inductance and capacitance
US5548734A (en) Equal length symmetric computer bus topology
US20020047092A1 (en) Transmission line parasitic element discontinuity cancellation
CN107112040A (zh) 用于更好信号质量的新颖高速信号路由拓扑
TWI231160B (en) A mechanism to cross high-speed differential pairs
JPH10303521A (ja) 伝送線路基板
JP4451776B2 (ja) 等振幅方向性結合式バスシステム
JP3442273B2 (ja) バスシステムおよび回路基板
US5757249A (en) Communication system having a closed loop bus structure
JP4048023B2 (ja) 非接触差動バスのコモンノイズ減少
JP2004281960A (ja) 符号間干渉抑制抵抗を用いた超高速インタフェース
US6417688B1 (en) Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment
JPH1154869A (ja) 実装基板とそれを用いた電子装置
JP2003218960A (ja) データインタフェース回路
JP2004318451A (ja) 方向性結合素子を使用したメモリバスシステム
JP2004030641A (ja) 個別に整合されたライン・インピーダンスを有するデータ・バス及びライン・インピーダンスの整合方法
JP4522056B2 (ja) 整合のとれた応答を生じる4ドロップ・バス
JPH10302899A (ja) コネクタ及びマザーボード
WO2010082093A1 (en) Transmission device using a plurality of elementary return conductors
JPH11163531A (ja) 多層配線板
JP2002312087A (ja) バスシステム、プリント配線基板および電子装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees