JP3437688B2 - バス形シリアル通信制御方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、小規模のネットワ
ークを構築するために、各ＯＡ（オフィスオートメーシ
ョン）やＦＡ（ファクトリオートメーション）機器に組
み込むシリアル通信回路や、これらに外付けするシリア
ル通信装置、あるいは自動車や自動販売機等の各種産業
機器内部の配線を簡素化するためにメカトロ制御をする
部分に実装されるような、シリアル通信回路等に有効
な、バス形シリアル通信制御方式に関するものである。

【０００２】

【従来の技術】ローカルエリアネットワーク（ＬＡＮ）
のアクセス制御方式として、ＣＳＭＡ／ＣＤ(Carrier S
ense Multiple Acess with Collision Detection) 方式
が知られている。ＣＳＭＡ／ＣＤ方式は、電文の送信に
先だって電文の流れる伝送路上に信号が乗っているかど
うかを調べ、信号が乗っていない場合に電文送出を開始
し、もし送出中に他ノードとの衝突を検出した場合に
は、送信を中断し再び伝送路が空くまで送信を保留する
方式である。しかし、この方式特有の欠点は、衝突検出
回路が必要となりコスト高となることである。

【０００３】衝突検出回路の不要な方式として、ＣＳＭ
Ａ／ＡＣＫ方式がある。この方式は、送信ノードでは直
接衝突を検出しない。送信ノードが、受信ノードからの
ＡＣＫ（Acknowledge)を待ち、ＡＣＫが来ないとき再送
を試みる方式である。しかし、この方式特有の欠点は、
衝突が発生したときにも、電文全体の送信時間とＡＣＫ
待ち時間を費やしてしまうことである。また、両方式に
共通した欠点は、競合した全てのノードがアクセス権を
獲得できずに送信が延期される場合があることである。
従って従来のアクセス制御方式では、アクセス権獲得の
再試行を何回行なえばあるいは何ｍＳ後には確実に送信
権を獲得できるかという最大送信遅延保証をすることは
極めて困難であった。

【０００４】さて、機器内部に構成されるＬＡＮでは、
即時性が要求される通信がある。そこで、転送レートを
例えば１Ｍbit ／ｓ以上に高速に設計することを想定し
てみる。ところが、低価格なワンチップＣＰＵで直接シ
リアルデータを１バイトずつ送受信する方法は、シリア
ル送受信割り込み処理間隔が約１０uS以下と極めて短く
なり、高速化は実現困難となる。つまり転送レートを上
げて即時性を確保しようとすると、送受信バッファ回路
を含む通信専用ＬＳＩの追加や、通信以外の処理を分業
するためのＣＰＵ追加や、高速伝送可能なケーブルへの
変更などが必要となり、コストアップしてしまう。伝送
路の利用効率を良くすれば、転送レートが低くて済むた
め安価に構成できる。伝送路の利用効率を高めるには、
衝突頻度を減らすこと、電文送信開始遅延時間を減らす
ことを実現する必要がある。

【０００５】衝突頻度は、伝送路の空きを検知してから
送信が開始され、他ノードが送信できないことを検知す
るまでの遅延時間に依存する。この遅延時間は、伝送路
の空きを検知してから送信を開始するまでの時間と、伝
送線路の伝達遅延時間とを合計した時間である。小規模
なＬＡＮでは、伝送線路の伝達遅延はほとんど無視し得
る。従って、伝送路の空きを検知してから送信を開始す
るまでの時間を短縮できれば、衝突頻度も大幅に減らせ
るわけだが、実際には、ＣＰＵの実行速度の限界から、
例えば０.５〜４ｕＳほどの遅れがあり、それだけで衝
突頻度を低くすることは困難である。

【０００６】電文送信開始遅延時間とは、あるノード内
で電文送信イベントが発生してから衝突なく電文送信が
開始されるまでの時間である。伝送路の利用効率が高く
なると、他ノードが伝送路を使用中に電文送信イベント
が発生し、伝送路の開放待ちになる場合が増える。そし
て伝送路の開放直後に多数のノードの電文が伝送路に殺
到することが多くなる。たとえ０．５〜４ｕＳという短
い許容時間であっても競合が高い確率で起こってしまう
ことになる。そこで、伝送路の空きチェックをして、伝
送路が使用中だったとき、次に空きチェックを行なうま
での待ち時間（延期時間）や、衝突検出後、次に再試行
するまでの待ち時間（バックオフ時間）を、乱数や試行
回数に応じて変化させたり、あるいは予め各ノードに固
有の待ち時間を割りつけておく方法が用いられていた。
しかし、このような待ち時間差により衝突頻度を減らす
方法は、電文送信開始遅延時間を長くすることになり、
伝送路の利用率を下げていることにほかならない。つま
り、従来のシリアル通信のアクセス制御方式では、衝突
頻度低減と電文開始遅延時間短縮を同時に実現すること
が難しく、伝送路の利用効率をあまり高くすることはで
きなかった。そのため、転送速度を向上せざるを得ず、
高転送レートに対応したハードウェアが必要となり、コ
スト高であった。

【０００７】

【発明が解決しようとする課題】ところで、ＯＡ（オフ
ィスオートメーション）やＦＡ（ファクトリオートメー
ション）機器に組み込むシリアル通信回路や、これらに
外付けするシリアル通信装置、あるいは自動車や自動販
売機等の各種産業機器内部の配線を簡素化するためにメ
カトロ制御をする部分に実装されるような、シリアル通
信回路等には、リアルタイム処理が要求されるから、何
ｍＳ後に確実に送信権を獲得できるという最大送信遅延
保証がなければ、正常な制御は不可能になる。さらに、
この種の通信回路は、低価格に小規模のＬＡＮを構成す
ることが要求されることから、複雑なハードウエアの追
加は現実的でない。

【０００８】

【課題を解決するための手段】本発明は以上の点を解決
するため以下の構成を採用する。 〈構成１〉本発明は、複数のノード間で共通の伝送路を介して電文
が送受信され、伝送路にワイヤード論理として所定の信
号レベルが形成されるバス形シリアル通信制御方式であ
って、伝送路のワイヤード論理に対しそれぞれ所定の論
理値をとるべくビット列パターンのそれぞれ相違する複
数の識別ビット列が、各ノードに自己の識別ビット列と
して割り当てられ、かついずれかのノードに、自己の識
別ビット列と少なくとも一以上の他のノードに割り当て
た識別ビット列とのワイヤード論理で得られる論理値を
示す優先ビット列パターンを保持させ、各ノードは、電
文を伝送路に対し送受信する送受信回路と、伝送路の空
きが検出されると、伝送路を非ワイヤード論理の信号レ
ベルからワイヤード論理の信号レベルに設定して伝送路
に自己の識別ビット列を送信する送信回路と、設定信号
レベルを有する伝送路上からビット列を取り込む受信回
路と、取り込んだビット列のビット列パターンが自己の
識別ビット列のビット列パターン及び優先ビット列パタ
ーンを保持する場合にはパターンのいずれかと一致する
か否かを比較し、一致すると送信権の獲得と判定して電
文を送受信回路から送信させ、不一致で電文の送信を停
止させるビット列パターン比較判定部と、を含むことを
特徴とする。

【０００９】〈説明〉 複数のノードは、共通の伝送路を介して接続され、電文
はその共通の伝送路上にシリアルに出力される。従っ
て、共通の伝送路は、２以上のノードから出力される電
文が競合しないように使用される。電文の送信をしよう
としているときには、伝送路に信号が乗っていないこと
を確認し、その確認後に自己の識別ビット列が送出され
る。自己の識別ビット列の送出が開始されれば、即座に
伝送路に信号が乗ったことになる。従って、あるノード
が自己の識別ビット列の送出を開始した後、別のノード
が、それよりも大幅に時間的にずれたタイミングで識別
ビット列を重なるように送出してしまうことは起こらな
い。

【００１０】複数のノードからほぼ同時に自己の識別ビ
ット列が送出されると、伝送路上でこれらの識別ビット
列がワイヤード論理に基づいて各ビット毎に重ね合わさ
れる。即ち、ノードの送信回路の制御により信号レベル
がワイヤード論理により設定されるので、識別ビット列
の各ビットの信号レベルは、中途半端な信号レベルにな
るようなことはなく、各論理値を示す明確な信号レベル
になる。即ち、ワイヤード論理を形成するというのは、
送信回路の出力が、このように論理的に合成されるよう
な回路により相互に接続されていることをいう。従っ
て、受信されるビット列は、不確定なビット列ではな
く、同時に送出された複数の自己の識別ビット列が重ね
合わされた明瞭なビット列パターンになる。

【００１１】いずれかのノードは自己の識別ビット列が
割り当てられる外に優先ビット列パターンを保持してい
る。このノードは自己の識別ビット列を送信回路から送
出した後に受信したビット列のパターンが、自己の識別
ビット列に対応させたビット列パターン又は優先ビット
列パターンに適合したときのいずれかで電文の送信が許
可される。こうして電文送信の競合は回避される。しか
も、優先ビット列パターンを用いることで、同時に電文
を送信をしようとしたノードのうちいずれのノードが送
信権を得るのかを自由に設定することができる。

【００１２】〈構成２〉伝送路はインピーダンス素子により所定信号レベルに設
定される電線から成り、送信回路は、インピーダンス素
子の作用に討ち勝って電線をワイヤード論理の信号レベ
ルに切り替えるためのスイッチ素子と、そのスイッチ素
子を、出力すべき論理値に対応させてオンオフする出力
回路とを有することを特徴とする。 〈説明〉 送信回路の出力が、電気信号を伝送する電線から構成さ
れる共通の伝送路上で、論理的に合成されるような回路
を実現するために、この例では、スイッチ素子を使用し
た。インピーダンス素子は、電線をある信号レベルに至
らしめるが、スイッチ素子がＯＮしたときは、ワイヤー
ド論理の信号レベル（優性な信号レベル）に切り換わ
る。従って、電線に複数の送信回路が接続されていたと
しても、電線の信号レベルは、すべての送信回路のスイ
ッチ素子がＯＦＦ状態のときにインピーダンス素子で生
成される信号レベルと、スイッチ素子が一つ以上ＯＮ状
態のときに得られる信号レベルとの、２つの信号レベル
しかない。

【００１３】〈構成３〉送信回路は、共通の伝送路とし
ての光路に光を放射させる発光素子と、発光素子をオン
オフさせる回路とからなり、受信回路は、各ノードの発
光素子から放射された光を受光し電気信号に変換する受
光回路である。 〈説明〉送信回路の出力が、光信号を伝送する光路から
構成される共通の伝送路上で、論理的に合成されるよう
な回路を実現するために、この例では、送信回路に発光
素子を使用し、受信回路に受光素子を使用した。発光素
子をＯＮすると伝送路に光が放射される。全ての発光素
子がＯＦＦのとき、伝送路は、暗い状態となる。複数の
送信回路の一つ以上の発光素子をＯＮした場合には伝送
路が明るい状態となる。つまり、伝送路上で、明るい状
態と暗い状態の２つの状態のみを生成可能であり、２つ
の状態を２つの論理値に対応させることによりワイヤー
ド論理が形成される。

【００１４】〈構成４〉伝送路は抵抗により所定信号レベルに設定される電線か
ら成り、送信回路は、スリーステートドライブ素子を含
み、スリーステートドライブ素子は、自己の識別ビット
列の送信時に駆動され、抵抗により生成される信号レベ
ルとは反対の信号レベルをワイヤード論理として電線に
設定し、電文の送信時に電線の信号レベルをローレベル
とハイレベルのいずれかに設定することを特徴とする。

【００１５】〈説明〉 スリーステートドライブ素子を電線のワイヤード論理の
電圧レベルの設定に用いれば、識別ビット列の送出時に
は、スリーステートドライブ素子がＯＦＦのときにハイ
インピーダンスにして、スイッチ素子として動作させ、
ワイヤード論理を実現できる。一方、電文の送信時に
は、スリーステートドライブ素子をハイインピーダンス
にせずに電文を出力するため、ハードウエアがコンパク
トで且つノイズに強い回路になる。

【００１６】

【００１７】

【００１８】

【００１９】〈構成５〉 送信回路は自己の識別ビット列を分割して間欠的に送信
し、ビット列パターン比較判定部は、受信したビット列
のパターンが分割ビットのパターンと一致する毎に送信
回路に次の分割ビットを送信させることを特徴とする。 〈説明〉自己の 識別ビット列の送出およびパターン判定が、多段
階に行われる。もし、途中の判定で、ＮＧとなれば、そ
の後の分割ビット列は送出されない。従って、同時に自
己の識別ビット列の送出を開始したノード同士の淘汰が
早期に行われることにより、識別ビット列の全ビット数
を増やすことなくノード数の拡張が行なえる。

【００２０】 〈構成６〉 伝送路はノード間で電文をシリアル伝送する第１の電線
及び通信を制御する信号を伝送する第２の電線を有し、
各ノードは、第２の電線の信号レベルをその空きを検出
すべく検知する検知回路と、第２の電線をワイヤード論
理に対応する電圧レベルに設定し、第１の電線に自己の
識別ビット列を送信する送信回路と、第１の電線からビ
ット列を取り込む受信回路と、電文の送信完了後に送信
回路の動作を停止させる送信完了通達手段とを更に含む
ことを特徴とする。

【００２１】〈説明〉 まず第２の電線が、非ワイヤード論理の電圧レベルにあ
るときは、第１の電線が使用中の状態であることを意味
している。各ノードは、電文の送信に先だって、第２の
電線の信号レベルをチェックする。この第２の電線の信
号レベルが優性でない場合に限り、自ノードが第２の電
線を優性な信号レベルに至らしめることにより、他ノー
ドに第１の電線を使用開始することを知らしめる。第２
の電線を優性な信号レベルにした後、自ノードの識別ビ
ット列を第１の電線に送出する。ここで、複数のノード
が、識別ビット列を送出する場合も有り得るが、識別ビ
ット列の送出する段階に到達できるノードは、ごく短い
時間に、第２の電線が優性でない状態を検知できたノー
ド同士であるから、大幅にずれたタイミングで識別ビッ
ト列が送出されることはない。

【００２２】ほぼ同時に識別ビット列を送出した複数の
ノードがあったとしても、受信したビット列が、自ノー
ド固有のビット列パターンに適合したときにのみ、電文
の送信が許可されるため、電文送信の競合は回避され
る。電文の送信が終了すると、スイッチ素子をオフにす
ることにより第２の電線が優性な信号レベルでなくな
る。よって、第１の電線が未使用状態になったことが第
２の電線の信号レベルによりわかる。

【００２３】〈構成７〉 検知回路は、第２の電線が非ワイヤード論理の電圧レベ
ルになったときにスタートするタイマと、タイマに設定
した時間の経過で第２の電線の電圧レベルを調べ、もし
優性な信号レベルでなければ自己の識別ビット列を送出
させるために割り込みを発生させる割り込み回路とを有
することを特徴とする。 〈説明〉 例えば今、ノードＡが、電文を送信中であるとする。こ
の時点で、別のノードＢ内部で送信要求イベントが発生
したとする。送信しようとしたノードＢが第２の電線を
調べたとき、第２の電線がワイヤード論理の優性な信号
レベルだったとする。ノードＢは、ノードＡが送信完了
し第２の電線が優性な信号レベルでなくなるのを待つ。
第２の電線が優性でない信号レベルになったときタイマ
がスタートし所定時間後に割り込みが発生する。割り込
みが発生すると第２の電線の信号レベルを調べ、もし優
性な信号レベルでなければ識別ビット列の送出をする。
一方、ノードＢと同様にノードＣも、電文を送信しよう
としており、やはり第２の電線が優性でない信号レベル
になったときタイマがスタートし所定時間後に割り込み
が発生する。しかし、ノードＣは、タイマの設定時間を
ノードＢに比べて長めにしてあるとする。割り込みが発
生し第２の電線の信号レベルを調べたときにはもう既に
ノードＡが第２の電線を優性な信号レベルにしており、
その結果、ノードＣは、送信権を獲得できない。以上の
ようにタイマの設定時間を短くすれば、通信路が開放さ
れた直後の送信権の優先レベルを高くできる。タイマの
設定時間により、送信権の優先順位付けが実現できる。

【００２４】〈構成８〉 検知回路は、第２の電線がワイヤード論理の電圧レベル
に設定されてから、ノードグループ毎に予め定めた時間
の経過後に、他のノードが識別ビット列を送出していな
いことを検知し、送出されていないときに限りグループ
内の各ノード固有に定めた識別ビット列を第１の電線に
送出することを特徴とする。 〈説明〉 送信したいノードが第２の電線を優性な信号レベルにし
てから、他のノードから識別ビット列が送出されていな
いことを確認するまでの時間は、ノードのグループ毎に
変えてある。もし識別ビット列が既に送出されていたら
自ノードは、識別ビット列を送出しない。従って、第２
の電線を優性な信号レベルにした複数のノードに異なる
グループが混在していても、そのノードグループのうち
最も早く識別ビットを送出するように設定された優先度
の高いノードグループのみが識別ビット列を送出するこ
とになる。従ってグループが異なれば、識別ビット列が
重複していてもよいので、識別ビット列のビット数を増
やすことなく多数のノードの送信権の調停が可能であ
る。

【００２５】〈構成９〉 受信回路は、第２の電線が非ワイヤード論理の電圧レベ
ルのとき、第１の電線から入力されるビット列を遮断す
ることにより受信動作を阻止することを特徴とする。 〈説明〉受信 回路は、第２の電線が優性な信号レベルにあるとき
のみ第１の電線の信号を有効とみなす。従って、どこも
送信を行っていないとき、ドライブされていない状態に
ある第１の電線にノイズが乗ったとしても、誤ってシリ
アル信号として受信してしまうことを阻止できる。

【００２６】

【００２７】

【００２８】

【００２９】

【００３０】

【００３１】

【発明の実施の形態】以下、本発明の実施の形態を具体
例を用いて説明する。 （Ａ）具体例１ 図１は、具体例１の方式の一例を示す機能ブロック図で
ある。図に示したノード１は、制御部２によって共通の
伝送路３に対し所定の電文を送信しあるいは共通の伝送
路３から電文を受信して一定の動作を行うものである。
これらは、例えば各種産業機器の内部に組み込まれ、シ
リアル通信によって各種の機構を動作させるために設け
られているものとする。

【００３２】ノード１は、この目的のために、共通の伝
送路３と接続される電文の送受信回路４、送信回路５及
び受信回路６を備えている。また、制御部２には識別ビ
ット列送受信回路７、電文送信の競合回避部８及び電文
送信部９が設けられている。電文の送受信回路４は、共
通の伝送路３に対し実際に装置各部の制御用のコマンド
等を含む電文を送受信するための回路である。制御部２
の電文送信部９は、このノード１から送信すべき電文を
生成し、電文の送受信回路４に供給するための回路であ
る。送信回路５は、本発明により共通の伝送路３を使用
する場合の競合調整を図るために識別ビット列を送出す
る回路である。受信回路６は、共通の伝送路３からその
共通の伝送路３上に伝送される識別ビット列を取り込む
回路である。このような識別ビット列の送受信制御は、
図２における識別ビット列送受信回路７が行う。また、
識別ビット列を送信し、更にその識別ビット列を受信す
ることによって電文送信の競合を回避するために、電文
送信の競合回避部８が設けられている。ここにはビット
列パターン比較判定部１０が設けられ、後で説明するよ
うな要領で受信した識別ビット列と所定の識別ビット列
を比較し、共通の伝送路３を使用する送信権があるかど
うかの判定を行う。送信権を獲得すれば、電文送信部９
が電文送信処理を開始する。これらの具体的な動作等は
後で説明するが、まず始めに共通の伝送路３の具体的な
例を説明する。本発明を実施するには、この共通の伝送
路３には電気信号を伝送する電線や光信号を伝送する光
ファイバ等各種のものが採用される。

【００３３】（Ａ１）共通の伝送路に搬送波の流れる電
線を用いた例 図２は、共通の伝送路に電線を用いた例を示す結線図で
ある。図のように、伝送路３は、搬送波を発生させるオ
シレータ１１と、オシレータ１１の出力インピーダンス
を定めるインピーダンス素子１２と、電線１３を２本か
ら成る。ノードを接続するときは、結合度の強い絶縁ト
ランス１５を介して、ノード側の伝送線を結合する。ノ
ード側の伝送線２本は、スイッチ素子１６をオンすると
短絡するようになっている。ノード内には図１に示した
シリアル信号から成る電文の送受信回路を内蔵してい
る。図１に示した送信回路５は、スイッチ素子１６をド
ライバ素子１７を介してオン／オフする。この伝送路３
の信号論理レベルをレシーバ１８が検波し、図１に示し
た受信回路６が取り込む。接続された全てのノードのス
イッチ素子１６がオフのときは、伝送路３の負荷インピ
ーダンスは高いので、搬送波はほとんど減衰せずに伝送
路３に現れる。各ノードのレシーバ１８は減衰しない搬
送波に対応する論理値を内部回路１−１へ出力する。一
方、スイッチ素子１６がひとつでもオンすると、伝送路
３の負荷インピーダンスが小さくなり、搬送波の減衰が
激しくなり、各ノードのレシーバ１８は、先ほどとは別
の論理値を内部へ出力する。後者の論理値を、優性な信
号レベルと定義する。

【００３４】（Ａ２）共通の伝送路に光路を用いた例 図３は、共通の伝送路に光路を用いた例を示すブロック
図である。この図では、光の通る空間が伝送路にあた
る。各ノード１は、発光素子２１と、受光素子２２と、
送信回路５と、受信回路６、そして図１に示した制御部
等から成る。送信回路５には、発光素子２１を点灯／消
灯するためのスイッチ素子が含まれる。各ノードの発光
素子２１の放射する光は、各ノードの受光素子２２に到
達する。自ノードの発光素子２１の発した光も自ノード
の受光素子２２に入る。全てのスイッチ素子がオフであ
れば、発光素子２１全てが消灯し、暗い状態になり、各
ノードの受信回路６の出力する論理値は、暗い状態に対
応した論理値となる。どこかのノードのスイッチ素子が
ひとつでもオンしていれば、各ノードの受光素子２２に
光が達し、各ノードの受信回路６の出力する論理値は明
るい状態の論理値になる。後者の論理値を、優性な信号
レベルと定義する。

【００３５】（Ａ３）送信回路にスリーステートドライ
ブ素子を用いた例 図４は、別の共通の伝送路の例を示し、送信回路にスリ
ーステートドライブ素子を用いた場合の結線図である。
図の伝送路３は、抵抗２５でプルアップされた電線であ
る。信号用の電線２６の他に電源ライン２７，２８も一
緒に配線される。各ノードの主要部品は、シリアル信号
の送受信回路を内蔵した内部回路１−１と、レシーバ素
子３１と、スリーステートドライブ素子３２である。ス
リーステートドライブ素子３２のスリーステートコント
ロール入力端子は、２入力ＮＡＮＤゲート３３の出力に
接続している。２入力ＮＡＮＤゲート３３の入力の１つ
は、内部回路１−１の送信出力ＴＸＤに接続し、もう１
つの入力は、内部回路１−１のＩ／Ｏポート出力“OPEN
COLLECTOR MODE （オープンコレクタモード）”端子に
接続している。“OPEN COLLECTOR MODE ”端子がＬ（ロ
ー）レベルの場合には、スリーステートドライブ素子３
２は、スリーステート状態が禁止される（ドライブモー
ドとなる）。スリーステートドライブ素子３２は、“OP
EN COLLECTOR MODE ”端子がＨ（ハイ）レベルの場合に
は、ＴＸＤがＨならスリーステートモードとなり、ＴＸ
ＤがＬならドライブモードとなる。そしてＴＸＤがＬの
とき、スリーステートドライブ素子３２の出力は、Ｌで
ある。つまり、“OPEN COLLECTOR MODE ”端子がＨレベ
ルのとき、スリーステートドライブ素子３２は、オープ
ンコレクタ素子と同等の動作をする。また“OPEN COLLE
CTOR MODE ”端子がＬレベルのとき、スリーステートド
ライブ素子は、ドライブモードとなり、Ｈ/L両レベルと
もドライブしてＴＸＤの信号を出力する。

【００３６】この回路は、次のように使う。オープンコ
レクタモードは識別ビット列の送出時に設定し、ドライ
ブモードは電文の送信時に設定する。識別ビット列の送
出時には、オープンコレクタモードでＴＸＤの信号が伝
送路に出力されるので、伝送路上でワイヤード論理が形
成される。全てのノードのスリーステートドライブ素子
３２の出力がオープン状態の時、伝送路は、抵抗２５に
より電源にプルアップされているので、伝送路３の電線
２６は、Ｈレベルとなる。いくつかのノードのスリース
テートドライブ素子がＬレベルにドライブし、それ以外
のスリーステートドライブ素子３２がオープン状態のと
きは、伝送路３の電線２６は、Ｌレベルとなるのであ
る。伝送路３の電線２６のＬレベルを優性な信号レベル
と定義する。電文送信時には、ドライブモードとするの
で、ノイズに強く、送信データの誤り率を低減すること
ができる。

【００３７】（Ａ）具体例１の動作 さて、以上述べた３つの例では、伝送媒体が、電線や光
であり異なるが、伝送路上で、複数のノードの送信回路
の出力が、ワイヤード論理を形成している点は共通す
る。つまりどちらの例でも、優性な信号レベルを論理値
１に対応させるならば、伝送路を介してワイヤードＯＲ
が実現されている。具体例１のノードの動作を、図５の
フローチャートに沿って説明する。

【００３８】まず、電文の送信に先だって、電文の送信
権を獲得する必要がある。電文の送信権を得るため、最
初に伝送路が空いているかを確認する（ステップＳ
１）。伝送路が空いているかどうかは、例えば、シリア
ル信号として調歩同期式のシリアル信号を用いる場合で
あれば、受信回路がキャラクタを受信しない状態が一定
時間以上続いたことを検知すればよい。伝送路が空いて
いない場合には、ステップＳ７の送信権獲得リトライ処
理に進み、伝送路が空くまで待つ。伝送路が空いていた
場合には、後述する識別ビット列を送信回路から伝送路
に送出する（ステップＳ２）。そして、伝送路上を経由
した識別ビット列を受信回路で受信する（ステップＳ
３）。次に、受信した識別ビット列が自ノード固有のビ
ット列パターンに適合するか比較する（ステップＳ
４）。適合しない場合には、ステップＳ７の送信権獲得
リトライ処理に進み、再度、伝送路が空くのを待つ。適
合する場合には、送信権を獲得したと判断し、電文の送
信処理へ進む（ステップＳ８）。

【００３９】伝送路の空きが確認されてから識別ビット
列の送出開始までの時間Ｔd は極力短くなるように設計
する。この短時間に、他のノードが伝送路の空きを検知
することがある。そのため、識別ビット列の送出が複数
のノードで発生しうる。しかし、複数のノード間の識別
ビット列の送出タイミングは、大幅にずれることはな
い。ビット単位時間に対し、そのタイミングずれを１／
５〜１／１０以下になるようにＴd とボーレートとを設
計しておけば、複数の識別ビット列の各ビット毎のワイ
ヤード論理結果を受信することができる。

【００４０】図６は、ノードＡとノードＢとが送信権を
獲得しようとして同時に識別ビット列を送出した様子を
示したタイムチャートである。識別ビット列は、８ビッ
トで構成されている。ノードＡの識別ビット列は例えば
０７Ｈ、ノードＢの識別ビット列は１ＦＨである。ワイ
ヤード論理形成時の優性な信号レベルは、Ｌレベル（論
理値０）とする。

【００４１】ノードＡは、伝送路が空いていることを確
認し識別ビット列０７Ｈを送出する。ＴＸＤは送信信号
である。また、ＲＴＳは１ワードの区切りを示すタイミ
ング信号である。一方、ノードＢも、ほぼ同じタイミン
グで伝送路が空いていることを確認し識別ビット列１Ｆ
Ｈを送出する。すると、論理値０が優性な信号レベルで
あるから、伝送路上で０７Ｈと１ＦＨとがワイヤードＡ
ＮＤされることになる。その結果、ノードＡとノードＢ
は、０７Ｈと１ＦＨとのビット論理積値０７Ｈを識別ビ
ット列として受信する。ＲＸＤは受信信号である。ノー
ドＡは、０７Ｈを受信すれば送信権を獲得したと判断す
る。ノードＢは、１ＦＨを受信すれば送信権を獲得した
と判断する。今の場合、両ノードとも０７Ｈを受信した
ので、ノードＡは、送信権を獲得し、電文の送信を開始
するが、ノードＢは、送信権の獲得を失敗したと判断
し、電文の送信は開始しない。

【００４２】（Ａ４）識別ビット列と受信ビット列 図７は、送出する識別ビット列と、適合すべきビット列
パターンの例を示す。図の例では、ノードは、５つあ
る。各ノードの送出する識別ビット列は、４ビットで構
成し、ワイヤード論理形成時の優性な信号レベルを論理
値１で示している。各ノードには、送出する識別ビット
列が定めてある。また、送信権を獲得できる受信ビット
列は、各ノードに１〜２個の固有のビット列が割り付け
てある。図７の識別ビット列の組は、次の性質を持つ。
各ノードの識別ビット列の送出が様々な組み合わせで重
なることにより、受信し得る識別ビット列ｒ(1) 、ｒ
(2) 、…全てについて、識別ビット列ｒ(k) を受信する
事象から少なくともひとつの識別ビット列ｔ(k) が送出
されたことが判明可能である。つまり、ｒ(k) を生成す
るのに不可欠なｔ(k) が、出現しうる全てのｒ(k) につ
いて存在するようにｔ(k) を選定する。この性質によ
り、同時に識別ビット列を送出したノードのうちいずれ
かのノードが必ず送信権を獲得できることになる。ｒ
(k) が受信される場合、ｔ(k) を送出したノードが送信
権を得ることにすればよいからである。

【００４３】図７に示した５つの送出する識別ビット列
について、更に具体的な説明をする。識別ビット列の集
合Ｓ＝｛0000,0001,0011,1010,1110｝のべき集合Ｐをま
ず考える。Ｐの要素p(n) (n=0,1,…31) は、例えば次の
ようになる。 p(0)={} p(1)={0000}, p(2)={0001},…, p(5)={1110}, p(6)={0000,0001}, p(7)={0000,0011},…, p(16)={0000,0001,0011},… … p(31)={0000,0001,0011,1010,1110}

【００４４】次に、p(n)の要素全ての論理和を各p(n)毎
に求め、同じ論理和値になるp(n)同士を集めてグループ
を作る。すると、７つのグループができる。この様子を
示した図が、図８である。各グループの論理和値がｒ
(k) (k=1,2,…7)である。どのグループも、グループ内
のp(n)は、必ず共通のビット列を含んでいる。この共通
のビット列のひとつをｔ(k) とする。これで、ｒ(k) か
らｔ(k) への対応づけができたから、逆に、ｔ(k) から
ｒ(k) への対応表を作ることができる。同じｔ(k) のビ
ット列同士でグループを作り、各グループにノード番号
を割り振る。同じグループに属するｒ(k) が、そのノー
ドが送信権を獲得できる受信ビット列である。すると図
７のようになるのである。

【００４５】（Ａ５）識別 図９に、更に優れた識別ビット列の例を示す。また図１
０は、図８と同様に各ノードの識別ビット列の送出の組
み合わせを全て列挙し、受信される識別ビット列毎に分
類した表である。前例の識別ビット列の組みでは、図７
のようにノード４番と５番において、送信権を獲得でき
る受信ビット列を複数指定されていた。しかし、図９に
示す識別ビット列の組みでは、どのノードについてもひ
とつの受信ビット列が指定されており、しかも受信ビッ
ト列は、自ノードの送出した識別ビット列に等しくなっ
ている。従って、受信ビット列の判定が簡単である。識
別ビット列をこのように組み合わせると取扱いが非常に
容易になる。

【００４６】（Ａ６）識別ビット列を部分的に送出し判
定する方法 以上述べた性質を持つ識別ビット列は、そのビット列が
Ｎビットで構成されているとき、最大Ｎ＋１個の（送出
用）識別ビット列を選出可能である。つまり、Ｎビット
の識別ビット列で、最大Ｎ＋１個のノードまで扱って
も、必ずいずれかのノードが送信権を獲得するようにで
きる。もちろん、どこのノードも送信権が獲得できない
ケースを許すならば、Ｎ＋１個より多くの（送出用）識
別ビット列を設けても良い。

【００４７】ノード数が多く、しかも必ずいずれかのノ
ードが送信権を得るようにしたい場合、良い方法があ
る。識別ビット列を部分的に送出し判定する方法であ
る。この方法を用いると、Ｎビットの識別ビット列で、
Ｎ＋１個の何倍ものノードまで扱ったとしても、必ずい
ずれかのノードが送信権を獲得するようにできるのであ
る。図１１は、その１例を示したフローチャートであ
る。

【００４８】電文の送信権を得るために先ず伝送路が空
いているかを確認し（ステップＳ１）、空いていた場
合、識別ビット列の１ビット目だけ送出する（ステップ
Ｓ２）。そして、識別ビット列の１ビット目を受信する
（ステップＳ３）。受信した識別ビット列が自ノード固
有のビット列の１ビット目に適合するか比較する（ステ
ップＳ４）。適合しない場合には、送信権獲得リトライ
処理へいく（ステップＳ１）。適合した場合には、識別
ビット列の２〜４ビット目を送出する（ステップＳ
６）。そして識別ビット列の２〜４ビット目を受信する
（ステップＳ７）。受信したビットが自ノード固有のビ
ット列２〜４ビット目に適合するか比較する（ステップ
Ｓ８）。適合しない場合には、ステップＳ１１の送信権
獲得リトライ処理へいく。適合した場合、送信権を獲得
できたものと判断し、電文の送信を開始する（ステップ
Ｓ１０）。

【００４９】通常ワンチップマイコンに内臓されたシリ
アル通信回路は、１ビットのみの送信および受信ができ
るようには設計されていない。そこで、Ｉ／Ｏポートの
出力端子をプログラムにより、直接操作する方法で送信
すれば良い。受信に関してもＩ／Ｏポートの入力端子か
らビット中央のタイミングでその入力端子の論理レベル
を読み取ればよい。

【００５０】以上述べた方法の特徴は、識別ビット列を
部分的に送出後、受信ビットが適合しない場合、識別ビ
ット列の残りのビットが送出されない点である。図１１
の例では、識別ビット列４ビットのうち最初の１ビット
が適合したノード同士が残り３ビットの識別ビット列を
送出し判定する。３ビットで３＋１＝４つのノードま
で、送信権の獲得で全滅しないようにできる。こうし
て、識別ビット列の最初の１ビット目が論理値１のノー
ドを４つ、論理値０のノードを４つ設けることができ
る。つまり、この例では、識別ビット列が４ビットであ
っても、送信権の獲得で全滅しない条件を満たしながら
８つのノードを扱える。この例では、４ビットの識別ビ
ット列の１ビット目の送出と残り３ビットの送出の間に
判定を行なっているが、先頭２ビットの送出と後半２ビ
ットの送出の間に判定を行なえば、前半で３通り、後半
で３通り、トータル３×３＝９つのノードを、送信権の
獲得で全滅しない条件を満たしながら扱える。また、送
出を２段階よりももっと多段階にしてもよい。例えば、
１ビットずつ送出する都度、判定を行なうならば、４ビ
ットの識別ビット列で、２×２×２×２＝１６個のノー
ドを、送信権の獲得で全滅しない条件を満たしながら扱
えることになる。

【００５１】（Ｂ）具体例２ 図１２は、具体例２の方式の回路ブロック図である。ま
ず、電線が、各ノードに共通に引かれ、且つ２種類の信
号を並列に伝送できるようになっている。第１の電線
は、データラインＤＮと称し、シリアル通信データの伝
送線である。第２の電線は、コントロールラインＣＮと
称し、主に、バス制御のための信号線である。平衡形の
伝送形式の場合、図１２のように、データラインのＤＴ
−ＰとＤＴ−Ｎ、コントロールラインのＣＮ−ＰとＣＮ
−Ｎ、計４本の電線を用いる。もちろん、不平衡形の伝
送形式を用いても差し支えない。

【００５２】各ノード１には、図のようにワンチップＣ
ＰＵ４０を用いる。ワンチップＣＰＵ４０には、調歩同
期式のシリアル通信回路（ＵＡＲＴ）４１と、ワンショ
ットタイマ４２と、割り込みコントローラ４３と、図示
しないＲＯＭ、ＲＡＭ、Ｉ／Ｏポートが内蔵されてい
る。各ラインの信号は、ラインドライバ／レシーバ４４
により、インターフェィスされる。各ラインに接続され
た各ノードのドライバ４４−１，４４−２の全てが出力
オープンの状態のときに、電線を信号のＯＦＦレベルに
確定させるためのプルアップ抵抗又はプルダウン抵抗４
５，４６が、各電線に接続してある。コントロールライ
ンＣＮに接続されたドライバ４４−２のスリーステート
コントロール端子は、ワンチップＣＰＵのＩ／Ｏポート
出力端子CN_OUTに接続される。このドライバ４４−２の
データ入力端子は、ハイレベルに固定されている。つま
り、ドライバ４４−２は、片方にのみドライブする、オ
ープンコレクタタイプの出力をするドライバである。こ
うしてコントロールラインＣＮにワイヤード論理を形成
している。コントロールラインＣＮのレシーバ４４−４
の出力は、ワンチップＣＰＵ４０のＩ／Ｏポート入力端
子ＣＮ＿ＩＮに接続される。データラインのドライバ４
４−１は、図４と同様に、通信回路の送信出力ＴＸＤの
信号を、ドライブして出力するモードと、オープンコレ
クタで出力するモード（片方のみドライブするモード）
との２つが、出力端子 *DT＿OUT とＮＡＮＤゲート４８
により選択可能である。データラインＤＮのレシーバ４
４−３は、ＮＡＮＤゲート４７を介して通信回路のＲＸ
Ｄ端子に接続される。

【００５３】図１３は、具体例２の送信処理を説明する
フローチャートである。送信処理を行なっていない状態
では、コントロールラインＣＮのドライバ４４−２とデ
ータラインＤＮのドライバ４４−１は、どちらもＯＦＦ
状態である。まず、ノード内で送信要求が発生すると、
ＣＰＵ４０は、コントロールラインがＯＦＦ状態かどう
か確認する（ステップＳ１）。もし、オン状態なら他ノ
ードが送信中か送信権獲得中であるから、自ノードは、
送信権獲得失敗となり、送信権獲得リトライ処理に進む
（ステップＳ１１）。コントロールラインＣＮがＯＦＦ
状態ならば、自ノードがコントロールラインＣＮをＯＮ
する（ステップＳ２）。そして、データラインＤＮのド
ライバ４４−１をオープンコレクタモードにして、自ノ
ード固有の識別ビット列をデータラインＤＮに送出する
（ステップＳ３）。そして、データラインＤＮから識別
ビット列を受信する（ステップＳ４）。次に、受信した
識別ビット列が、自ノード固有のビット列パターンに適
合するか比較する（ステップＳ５、Ｓ６）。識別ビット
列については、具体例１と同様に決定しておく。もし、
受信した識別ビット列が、自ノード固有のビット列パタ
ーンに適合しない場合は、コントロールラインＣＮのド
ライバ４４−１の出力をＯＦＦし（ステップＳ１０）、
ステップＳ１１の送信権獲得リトライ処理へ進む。適合
する場合は、送信権を獲得できたと判断し、電文の送信
を開始する（ステップＳ７）。ステップＳ８で送信が完
了したら、コントロールラインＣＮをＯＦＦする（ステ
ップＳ９）。以上が送信の一連処理である。

【００５４】図１４は、ノードＡが送信を完了後に、ノ
ードＢが送信権を得て電文送信した動作例を示すタイム
チャートである。各信号に付けた記号は図１２に示した
通りである。ノードＢとノードＣの両者が送信権を獲得
しようとしているとする。まず、ノードＡが送信を完了
すると、コントロールラインがＯＦＦすることにより、
送信権が開放される。ノードＢは、コントロールライン
ＯＦＦを検知すると、すかさずコントロールラインをＯ
Ｎする。ノードＣも、ほぼ同時にコントロールラインＯ
ＦＦを検知し即座にコントロールラインをＯＮする。次
に、ノードＢは識別ビット列（送信ＩＤ）０３Ｈをデー
タラインに送出し、ノードＣは識別ビット列（送信Ｉ
Ｄ）３ＦＨを送出する。ここで、両者の識別ビット列の
送出タイミングがほぼそろうように、コントロールライ
ンをＯＮした時点から識別ビット列を送出開始する時点
までの時間を、全ノードを通じて等しく設計する。

【００５５】従って、両者の識別ビット列は、ビット毎
に対応がとれた状態でデータライン上でワイヤード論理
（この例では論理積）がとられ、０３Ｈ＆３ＦＨ＝０３
Ｈが結果として両ノードに受信される。ノードＢは、ビ
ット列０３Ｈを受信したことで送信権を獲得できたと判
断し、電文の送信を開始する。一方ノードＣは、ビット
列０３Ｈを受信したことで送信権の獲得を失敗したと判
断しＣＮ＿ＯＵＴをＯＦＦしている。ノードＢは、電文
の送信を完了すると、送信権を開放するため、ＣＮ＿Ｏ
ＵＴをＯＦＦしている。以上のように、コントロールラ
インは、送信権要求と、送信権保持を連絡するためのラ
インとして機能する。

【００５６】（Ｂ１）送信権のプライオリティ 送信権獲得リトライをする場合、コントロールラインが
ＯＦＦするのを待つ必要がある。定期的にコントロール
ラインをセンスする方法はＣＰＵ負担が大きいので割り
込みを使うと良い。さて、電文送信のためにコントロー
ルラインＯＦＦを待っているノードが複数あるとする。
これらノードが送信する電文のうちどのノードの電文送
信を次に行なうようにするかを設定しておくことができ
る。つまりバス開放直後の送信権にプライオリティを設
定することができる。そのために、図１２に示したワン
ショットタイマと割り込みコントローラを使う。ワンシ
ョットタイマの入力は、ＣＮ＿ＩＮ端子の信号である。

【００５７】図１５は、プライオリティに基づく送信権
調停動作例を示したタイムチャートである。ノードＢと
ノードＣが送信権を獲得したいが、ノードＡが送信中だ
ったとする。この場合、ノードＢとノードＣは、コント
ロールラインＯＦＦを待つために、ワンショットタイマ
の割り込みを許可しておく。図１５において、まずノー
ドＡが送信完了しコントロールラインがＯＦＦする。す
ると、ＣＮ＿ＩＮ信号もＯＦＦし、ＣＮ＿ＩＮ信号ＯＦ
Ｆをトリガとしてワンショットタイマが動作開始する。
ワンショットタイマの時間は、ノードＢがｔｂ、ノード
Ｃがｔｃであり、ｔｂ＜ｔｃに設定してある。ノードＢ
は、コントロールラインＯＦＦからｔｂ後に割り込みが
発生する。割り込み処理として図１３の送信処理のうち
の送信権獲得までの部分（ステップＳ１〜ステップＳ
６）を行なう。

【００５８】割り込みが発生するとまずコントロールラ
インＯＦＦを確認後コントロールラインをＯＮするので
ある。その後、図１３のフローチャートのステップＳ７
に従って送信権を獲得し、電文の送信を行なっている。
一方、ノードＣは、コントロールラインＯＦＦからｔｃ
後に割り込みが発生する以前に、コントロールラインが
ＯＮしたため、ワンショットタイマにリセットが入り、
結局この部分では割り込みが発生していない。つまり、
ノードＢがコントロールラインをノードＣよりも先行し
てＯＮしたことにより、ノードＣの送信権獲得処理が延
期されたのである。

【００５９】ワンショットタイマは、送信要求の有無に
関らずに、コントロールラインがＯＦＦに変化したとき
はいつも動作する。さて、ワンショットタイマが動作中
は、図１３の送信処理フローの実行は、延期すべきであ
る。なぜならプライオリティの高いノードがコントロー
ルラインＯＦＦ待ちの状態なのに、プライオリティの低
いノードが、送信権を得てしまうことが起こりうるから
である。つまり図１３でコントロールラインがＯＦＦに
なってからノードＢが送信権獲得リトライでコントロー
ルラインをＯＮするまでの間に、別のノードが、送信権
獲得リトライではなく初回でコントロールラインＯＦＦ
を確認し送信権を得てしまうことがあるのである。これ
を避けるため、ワンショットタイマが動作中でないこと
を確認後、図１３の送信処理を実行するようにすればよ
い。もし、ワンショットタイマが動作中ならば、タイマ
が停止するまで待つようにする（割り込みを使って送信
権獲得リトライと同じ扱いにするとよい。）。

【００６０】なお、複数のノードに同じプライオリティ
（つまり同じタイマ時間）を設定しても問題はない。送
信権の排他性は送信権獲得処理で保たれているからであ
る。またプライオリティ（つまりタイマ時間）は、ノー
ドに対し定めるものであってもよいし、電文の種類に対
して決めたものであっても良い。また、場合によって
は、送信権獲得リトライ回数がアップする毎に、プライ
オリティを高くするようにしてもよい。また、ワンショ
ットタイマは、コントロールラインＯＮでリセットする
ことにより、獲得し得ぬ送信権獲得処理の実行を省くこ
とができる。しかし、コントロールラインＯＮでワンシ
ョットタイマにリセットをしない方法を採用しても支障
はない。

【００６１】プライオリティ制御をする場合、選考間隔
（どれだけの時間的な範囲内に発生した送信要求から選
考するのかということ）が重要である。選考間隔が短時
間であると、プライオリティの意味がない。逆に選考間
隔を長くすることは、一般のプライオリティ制御方法で
は、伝送路の利用効率を落とすことになる。しかし、本
方式の選考間隔は、その時点でバスを使用しているノー
ドのバス占有時間であるため、１電文の長さとして十分
な時間であり、かつ選考間隔のための時間経過中、伝送
路は使用状態であるので、伝送路の利用効率をほとんど
落とさない。最高で唯一のプライオリティを割り当てれ
ば、必ず１電文の時間以内に送信権が獲得できる。

【００６２】送信権獲得のリトライでなく初回にコント
ロールラインがＯＦＦしていれば、プライオリティに関
係なく（つまりワンショットタイマの時間に関係なく）
即座にコントロールラインをＯＮして、送信権の獲得動
作に移れる。送信権獲得リトライで失敗する場合、事前
に送信権獲得処理を実行開始させる割り込みが発生しな
いようにできるので、ＣＰＵ時間を浪費しない。更に、
プライオリティが高くなるほど、タイマ時間が短くでき
るという効果がある。

【００６３】（Ｂ２）識別ビット列の縮小 ノード数が多い場合、識別ビットのビット数も増える。
しかし、次の方法によれば、識別ビットのビット数を増
やさずに、多くのノードを扱うことができる。まず、ノ
ード全体をいくつかのグループに分ける。たとえば、全
ノード数が１５のとき、５個ずつの３グループに分け
る。そして、グループ内では、図７や図９に示したよう
な、各ノード固有の識別ビット列組みを割りつける。た
だし、グループ間では、重複しても良い。たとえば、３
つのグループ全て共通に、図９の識別ビット列を、グル
ープ内の５つのノードに割り当てて良い。

【００６４】図１６は、その方法を示すフローチャート
である。図１３との相違点は、ステップＳ２でコントロ
ールラインをＯＮした後、ノードグループ固有の時間
（グループ内は同一の時間）だけ待つステップＳ３と、
待った後、データラインに識別ビット列が送出されてい
ないことを確認するステップＳ４が追加されている点で
ある。データラインに識別ビット列が送出されているか
どうかは、図１２に示した通信回路のＲＴＳ(Request T
o Send )信号を用いる。ＲＴＳ信号は、受信回路がシリ
アル信号のスタートビットの前端を検知するとＯＦＦ
し、ストップビットまでサンプリングし終わるとＯＮす
る信号である。つまりＲＴＳ信号がＯＦＦなら識別ビッ
ト列が送出されたと判断する。ただし、ＲＴＳ信号をみ
る時点が識別ビット列のストップビットよりも前である
必要がある。これはＲＴＳ信号がＯＮ状態に戻ってしま
うからである。

【００６５】図１７は、本方法の動作を示したタイムチ
ャートである。ノードＢとノードＣが、送信権獲得のた
めにほぼ同時にコントロールラインをＯＮしたとする。
ノードＢとノードＣとは、属するグループが異なると
し、コントロールラインをＯＮしてから識別ビット列を
送出開始するまでの時間をそれぞれ、Ｔｂ、Ｔｃ（Ｔｂ
＜Ｔｃ）とする。ノードＢがＴｂ経過した時点でＲＴＳ
信号ＯＮを確認後識別ビット列を送信開始すると、ＲＴ
Ｓ信号がＯＦＦに変化する。ノードＣは、コントロール
ラインをＯＮしてからＴｃ経過した時点でＲＴＳ信号を
調べる。既にノードＢが識別ビット列の送出を開始して
いるからＲＴＳ信号はＯＦＦしている。よってノードＣ
は、識別ビット列の送出を行なわず、ＣＮ＿ＯＵＴをＯ
ＦＦして送信権獲得リトライ処理へ進む。

【００６６】以上のように、短い時間を割り当てたグル
ープのノードと長い時間を割り当てたグループのノード
とが重なった場合には、短い時間を割り当てたグループ
のノードのみが識別ビット列を送出するのだから、グル
ープ間で識別ビット列が重複しても問題ないわけであ
る。従って、全ノード数が多くても、グループ分けして
識別ビット列を割りつけることにより、識別ビット列の
ビット数の増加を抑えることができることになる。識別
ビット列を送出するときは、ワイヤード論理形成で処理
できるように、データラインドライバをオープンコレク
タモードにする。電文を送信するときは、データライン
ドライバを、ドライブモードにし、データ伝送の信頼性
を高める。もちろんオープンコレクタモード固定として
も方式上は何ら問題ない。

【００６７】（Ｂ３）ノイズ防止 図１８には、アイドル時のノイズが除去される状況を示
す。どのノードも送信を行なっていないアイドル状態で
は、データラインはプルアップ抵抗やプルダウン抵抗が
付いてはいるものの、ドライブされている時に比べイン
ピーダンスが高くなっており、誘導ノイズ等が乗り易
い。そこで、図１２のように通信回路の受信入力ＲＸＤ
は、データラインレシーバ出力に直接接続せずに、ＣＮ
＿ＩＮ信号がＯＮしている時のみデータラインレシーバ
出力が入力されるようにゲートしたほうがよい。

【００６８】（Ｃ）具体例３ 具体例３の回路構成は、具体例２と同様に図１２の回路
ブロック図で表される。図１９は、送信側の送達確認処
理フローである。まず、ステップＳ１で送信権を獲得す
る。この段階でＣＮ＿ＯＵＴはＯＮされる。次に電文を
送信する（ステップＳ２）。受信側は、流れ始めた電文
が自分宛だと判ると受信側もＣＮ＿ＯＵＴをＯＮする。
送信側は、電文を送信し終わるとＣＮ＿ＯＵＴをＯＦＦ
する（ステップＳ３）。その後、コントロールラインを
調べる（ステップＳ４）。もしコントロールラインがＯ
ＦＦなら受信応答がないと判断し、ステップＳ７の再送
処理へ移る。コントロールラインがＯＮなら現時点から
コントロールラインがＯＦＦするまでの時間を計測す
る。つまり、時間計測しながらコントロールラインがＯ
ＦＦするのを待つ（ステップＳ５）。受信側は、電文を
正常に受信できると即座にＣＮ＿ＯＵＴをＯＦＦする
が、正常に受信できなかった場合には、所定時間置いた
のちにＣＮ＿ＯＵＴをＯＦＦする。送信側は、コントロ
ールラインがＯＦＦすると、計測した時間を判定する
（ステップＳ６）。もし、時間内にコントロールライン
がＯＦＦしていなかったら、受信側で正常に受信できな
かったのだと判断し、ステップＳ８の再送処理へ進む。
時間内にコントロールラインがＯＦＦしていた場合は、
正常に受信側で受信できたと判断し、送信処理を終了す
る。

【００６９】図２０は、電文の受信処理を示すフローチ
ャートである。まず電文先頭のリンクコードを受信する
（ステップＳ１）。リンクコードは、送信ノードＮｏと
受信ノードＮｏを指定するコードである。受信側のノー
ドは、リンクコードを識別して自分宛かどうか判断す
る。自分宛でない場合には次の電文のリンクコードまで
読み飛ばす（ステップＳ３）。自分宛と判断した場合に
は、ＣＮ＿ＯＵＴをＯＮする（ステップＳ４）。その
後、１キャラクタずつ受信し（ステップＳ５，Ｓ６）、
パリティエラー等が検出された場合には、ステップＳ７
からステップＳ８に移り、所定時間Ｔnack経過するのを
待ってＣＮ＿ＯＵＴをＯＦＦし、受信異常として受信中
の１電文全てを無効とする（ステップＳ９）。全電文を
受信完了したら、ステップＳ５からステップＳ１０に移
り、電文のチェックコードを確認する。もしチェック正
常ならＣＮ＿ＯＵＴを即座にＯＦＦする（ステップＳ１
１）。もしチェック異常ならステップＳ８に移り、所定
時間Ｔnack経過するのを待ってＣＮ＿ＯＵＴをＯＦＦ
し、受信異常として受信した１電文全てを無効とする
（ステップＳ９）。なお、Ｔnack時間経過待ちの最中に
キャラクタを受信した場合には、その時点から更にＴna
ck時間経過するのを待つ。これは、送り手と受け手で電
文の区切りが食い違っているような場合に問題のないよ
うにするためである。

【００７０】なお、ステップＳ１１では送信側で、ＣＮ
＿ＯＵＴを電文送信完了後にＯＦＦすると述べたが、Ｃ
Ｎ＿ＯＵＴをＯＦＦするタイミングは、電文の宛て先情
報を送出し、宛て先のノードが受信応答としてコントロ
ールラインをＯＮしたことをキャッチできるタイミング
であればよい。従って送信電文の途中でＣＮ＿ＯＵＴを
ＯＦＦし、受信応答を確認しても良い。ただし、受信応
答がなかった場合、電文の残りを送出はしてはいけな
い。なぜなら受信応答がなかった場合には、送信ノード
がＣＮ＿ＯＵＴをＯＦＦした時点でコントロールライン
がＯＦＦしており、送信権を放棄した状態になっている
からである。

【００７１】図２１〜図２３は、以上述べた送達確認方
法の動作を示すタイムチャートである。これらのタイム
チャートでは、電文送信完了後にＣＮ＿ＯＵＴをＯＦＦ
にするのではなく、最後のチェックコード送出前にＣＮ
＿ＯＵＴをＯＦＦしている。もし、その後コントロール
ラインがＯＦＦしているならば、受信応答がないと判断
し電文最後のチェックコードは送出しない。図２１は、
受信側で正常に電文を受信できた場合を示したタイムチ
ャートである。チェックコード送出前にＣＮ＿ＯＵＴを
ＯＦＦし、コントロールラインがＯＮしていることを確
認後、チェックコードを送出している。そのＴ１時間経
過後にコントロールラインがＯＦＦしたことを検知し、
Ｔ１が所定値以下の時間であったので、正常に電文を通
信できたと判断する。図２２は、受信応答のない場合の
タイムチャートである。送信ノードがＣＮ＿ＯＵＴをＯ
ＦＦした後、コントロールラインがＯＦＦしたことを検
知したので受信応答がないと判断し、チェックコードの
送出は取りやめている。

【００７２】図２３は、受信データに異常を検出した場
合のタイムチャートである。受信ノードは、受信データ
の異常を検知し、キャラクタの受信が途切れた後、Ｔna
ck時間待ってからＣＮ＿ＯＵＴをＯＦＦしている。一
方、送信側は、送信ノードのＣＮ＿ＯＵＴをＯＦＦして
からＴ２時間後にコントロールラインＯＦＦを検知して
いるが、所定時間をオーバしているので、受信側でデー
タの異常を検知したのだと判断する。この送達確認方法
の特徴は、シリアル信号としてＡＣＫを返すのではない
ので、受信側でＡＣＫを出力してから送信側で受け取る
までの時間が短縮できる点にある。同報通信（複数の宛
て先にひとつの電文で送信すること）の場合にもその複
数のＡＣＫ、複数のＮＡＣＫがバス調停なしに返信でき
る。（ただし、受信すべきノードすべてが応答したかを
確認できないという制約はある。）

【００７３】（Ｄ）具体例４ 具体例４の回路構成は、具体例２と同様に図１２の回路
ブロック図で表される。送信権の調停には、コントロー
ルラインを用いる。電文送信中は、コントロールライン
をＯＮさせる。故に、コントロールラインを調べること
でデータラインが空いているか否かを確認できる。図２
４は、この具体例の送信処理を示すフローチャートであ
る。まず、送信したいノードはコントロールラインがＯ
ＦＦ状態であることを確認する（ステップＳ１）。も
し、ＯＮ状態のときは、送信権獲得リトライ処理に進む
（ステップＳ１０）。ＯＦＦ状態の時は、ＯＦＦ確認直
後にコントロールラインをＯＮする（ステップＳ２）。
そして、自ノード固有の時間だけ待った後（ステップＳ
３）、ＣＮ＿ＯＵＴをＯＦＦする（ステップＳ４）。Ｃ
Ｎ＿ＯＵＴをＯＦＦした後、ＣＮ＿ＩＮを調べる（ステ
ップＳ５）。ＣＮ＿ＩＮがＯＮなら、同時に送信権を獲
得しようとしている他ノードに送信権があると判断し、
自ノードは送信権獲得リトライ処理へ進む（ステップＳ
１１）。ＣＮ＿ＩＮがＯＦＦなら、自ノードが送信権を
獲得できたと判断し、すかさずＣＮ＿ＯＵＴをＯＮする
（ステップＳ６）。そして、電文の送信を開始する（ス
テップＳ７）。電文の送信を完了すると（ステップＳ
８）、ＣＮ＿ＯＵＴをＯＦＦし送信処理を終了する（ス
テップＳ９）。

【００７４】図２５は、この具体例の送信処理を示すタ
イムチャートである。ノードＡが送信完了後、ノードＢ
とノードＣがほぼ同時に送信権を得ようとしている場合
の例である。まず、ノードＡが送信完了すると自ノード
のＣＮ＿ＯＵＴをＯＦＦするので、コントロールライン
はＯＦＦ状態になる。この状態が、送信権が開放されて
いる状態である。少し後に、ノードＢは、送信権を獲得
するために、まずコントロールライン（ＣＮ＿ＩＮ）Ｏ
ＦＦを確認後、すかさずＣＮ＿ＯＵＴをＯＮしＴα後に
ＣＮ＿ＯＵＴをＯＦＦしている。そしてＣＮ＿ＯＵＴを
ＯＦＦに変化させたことが、コントロールラインを経由
してＣＮ＿ＩＮに反映されるまでの安定時間Ｔｆを確保
した後、コントロールライン（ＣＮ＿ＩＮ）ＯＦＦを確
認できたので、送信権獲得成功と判断し、再びＣＮ＿Ｏ
ＵＴをＯＮして、電文の送信を開始している。

【００７５】一方、ノードＣも送信権を獲得するため
に、ノードＢとほぼ同じタイミングでコントロールライ
ン（ＣＮ＿ＩＮ）ＯＦＦを確認後、すかさずＣＮ＿ＯＵ
ＴをＯＮし、Ｔβ後にＣＮ＿ＯＵＴをＯＦＦしている。
さて、コントロールラインは、ワイヤード論理が形成で
きるように構成されている。ワイヤード論理における優
性な信号レベルは、コントロールラインＯＮに対応す
る。つまり、コントロールラインＯＮを論理値１とする
なら、ワイヤード論理は、論理和となる。今ＴαがＴβ
＋Ｔｆより短いとする。ノードＡのＴα幅の論理値１の
パルスとノードＢのＴβ幅の論理値１のパルスの論理和
がとられた結果、各ノードのＣＮ＿ＩＮ端子には、Ｔα
幅のパルスが現れる。Ｔα＞Ｔβ＋Ｔｆだから、ノード
ＣがＣＮ＿ＯＵＴをＯＮしてからＴβ後にＯＦＦし、さ
らにＴｆ後にＣＮ＿ＩＮを調べた時点では、ＣＮ＿ＩＮ
はＯＮしていることになる。その結果ノードＣは、送信
権獲得失敗であると判断する。

【００７６】ＣＮ＿ＯＵＴをＯＮしてからＯＦＦするま
でのパルス幅Ｔは、各ノード固有に設定されるが、それ
らのパルス幅の差は、Ｔｆの時間以上でないといけない
ことは、明らかである。また、最初にコントロールライ
ンＯＦＦを確認してから、コントロールラインをＯＮす
るまでの時間や伝送路の伝播遅延時間が無視できるほど
小さくない時は、これらの時間も加味して、パルス幅の
差を拡大して設定する。

【００７７】（Ｄ１）ＣＮ＿ＩＮのＯＦＦ検知 さて、図２５において、ノードＢは、送信権獲得に成功
している。だが、もし、ＣＮ＿ＯＵＴをＯＦＦしてから
ＣＮ＿ＩＮをチェックするまでの時間Ｔγに他のノード
がコントロールラインＯＦＦを検知してコントロールラ
インをＯＮしてくると、ノードＢは、送信権獲得に失敗
してしまう。そして、後から割り込んできたノードに送
信権が移ってしまうことが起こり得る。これを避けるに
は、最初のコントロールラインＯＦＦを検知する際、Ｔ
ｆ以上の時間、継続してコントロールラインがＯＦＦし
ていることを検知すれば良い。更に、ノードＢがＣＮ＿
ＯＵＴをＯＦＦしてから再びＯＮするまでの時間Ｔγ
に、他のノードが、コントロールラインのＯＦＦを検知
して成功し得ない送信権獲得処理を続行してしまうこと
もある。

【００７８】これを避けるには、Ｔγ以上の時間、継続
してＯＦＦしていることを検知すれば良い。Ｔγ＞Ｔｆ
なので、後者の対策をすればよい。具体的手段として例
えば、Ｔγ以上の時間間隔をおいて２回、コントロール
ラインをチェックし、２回ともコントロールラインがＯ
ＦＦだったとき、その時に限りコントロールラインをＯ
Ｎできることにし、１回でもコントロールラインがＯＮ
だったときは、送信権獲得失敗とすればよい。あるい
は、コントロールラインを２回チェックする代わりに、
コントロールラインがＯＮからＯＦＦに変化したときに
トリガがかかりＴγ以上の時間だけ動作後に停止するワ
ンショットタイマを用いても良い。コントロールライン
がＯＦＦで、且つワンショットタイマが動作中でない時
に限り、コントロールラインをＯＮできることにし、そ
れ以外の場合は、送信権獲得失敗とすればよい。

【００７９】図２６は、ＣＮ＿ＯＦＦ検知回路の例を示
す。また、図２７は、その入出力信号を示す。図のよう
にＣＮ＿ＩＮ信号の先にダイオード５１とＣＲ積分回路
を用いてもよい。ダイオード５１は、ＣＮ＿ＩＮ信号が
ＯＮしたとき、ＣＲ積分回路の出力が追従しＯＮするよ
うに、抵抗５２に並列に付加する。つまり、積分回路の
出力端子に、ダイオード５１のカソードがつながる。積
分回路の出力は、コンデンサ５３により接地すると共に
ＣＰＵのＩ／Ｏポート入力端子につながる。図２７のよ
うに、ＣＮ＿ＩＮ信号のＴγ幅のＯＦＦパルスが積分回
路に入力したとき、積分回路を経由しＩ／Ｏポートに入
力され２値化された結果がＯＦＦレベルにならないよう
にＣＲの時定数を決定する。送信処理においてＣＰＵ
は、ＣＮ＿ＩＮ信号をみる代わりに、このＩ／Ｏポート
をみればよい。

【００８０】

【発明の効果】以上説明した本発明のバス形シリアル通
信制御方式には、それぞれ次のような効果がある。Ａ、
Ａ１、Ａ２、Ａ３、Ａ４、Ａ５、Ａ６、Ｂに示した具体
例では、同時に複数のノードが送信権を獲得しようとし
た時、各ノードに割りつける識別ビット列により、予め
どのノードに送信権があるのかを決めておけるので、ど
のノードも送信権を獲得できないという事態を回避でき
る。従って、必ずどこかのノードの送信処理が進むこと
になるから、送信遅延保証が可能である。

【００８１】また、Ｂ、Ｂ１、Ｂ２、Ｂ３に示した具体
例では、第２の電線により、送信権の開放や保持の連
絡、送信権の優先順位付けを実現できる。また、第２の
電線を優性な信号レベルにしてから識別ビット列を送出
するまでの時間差を用いて、識別ビット列のビット数を
増やすことなく多数のノードの送信権の調停が可能にな
る。また第２の電線が優性な信号レベルの場合のみ第１
の電線の信号を有効とみなすことにより、どこも送信を
行なっていないときに第１の電線に乗ったノイズの影響
を除去できる。

【００８２】更に、Ｃの具体例では、第２の電線を用い
た送達確認方法で、ＡＣＫをシリアル信号として返すの
ではないので、受信側でＡＣＫを出力してから送信側で
受け取るまでの時間が短縮できる。また同報通信の場合
にもその複数のＡＣＫ，ＮＡＣＫがバス調停なしに返信
できる。また、Ｄ、Ｄ１の具体例では、第２の電線に出
力するパルス幅を用いた送信権調停方法で、同時に複数
のノードが送信権を獲得しようとした時、各ノードに割
りつけるパルス幅により、予めどのノードに送信権があ
るのかを決めておけるため、どのノードも送信権を獲得
できないという事態を回避できる。従って、必ずどこか
のノードの送信処理が進むことになるから、送信遅延保
証が可能である。

【００８３】また、Ａ，Ｂ，Ｃ，Ｄのいずれの発明も、
伝送路の利用効率を高めるので、低い転送レートで目的
の通信系を設計でき、ハードウェアを低価格に構成でき
る。

【図面の簡単な説明】

【図１】具体例１のバス形シリアル通信制御方式機能ブ
ロック図である。

【図２】共通の伝送路の例説明図である。

【図３】共通の伝送路の例説明図である。

【図４】共通の伝送路の例説明図である。

【図５】具体例１の動作フローチャートである。

【図６】送信権獲得動作タイムチャートである。

【図７】識別ビット列と受信ビット列の説明図である。

【図８】ｒ(K) からｔ(K) への対応付け説明図である。

【図９】判定容易な識別ビット列説明図である。

【図１０】ｒ(K) からｔ(K) への対応付け説明図であ
る。

【図１１】識別ビット列を部分的に送出する方法のフロ
ーチャートである。

【図１２】具体例２の方式の回路ブロック図である。

【図１３】具体例２による送信処理フローチャートであ
る。

【図１４】送信権獲得動作タイムチャートである。

【図１５】送信権獲得動作タイムチャートである。

【図１６】識別ビット列縮小時の動作フローチャートで
ある。

【図１７】送信権獲得動作タイムチャートである。

【図１８】ノイズ防止法説明図である。

【図１９】具体例３の送達確認処理フローチャートであ
る。

【図２０】具体例３の電文受信処理フローチャートであ
る。

【図２１】送信確認動作タイムチャートである。

【図２２】送信確認動作タイムチャートである。

【図２３】送信確認動作タイムチャートである。

【図２４】具体例４の動作フローチャートである。

【図２５】具体例４の送信処理タイムチャートである。

【図２６】ＣＮ＿ＩＮのＯＦＦ検知回路である。

【図２７】検知回路の入力信号波形図である。

【符号の説明】

１ ノード ２ 制御部 ３ 共通の伝送路 ４ 電文の送受信回路 ５ 送信回路 ６ 受信回路 ７ 識別ビット列送受信回路 ８ 電文送信の競合回避部 ９ 電文送信部 １０ ビット列パターン比較判定部

フロントページの続き (56)参考文献 特開 昭59−86940（ＪＰ，Ａ) 特開 昭61−195036（ＪＰ，Ａ) 特開 昭61−222345（ＪＰ，Ａ) 特開 平１−188053（ＪＰ，Ａ) 特開 平３−273730（ＪＰ，Ａ) 特開 昭64−7746（ＪＰ，Ａ) 特開 平２−104147（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/40

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 複数のノード間で共通の伝送路を介して
   電文が送受信され、前記伝送路にワイヤード論理として
   所定の信号レベルが形成されるバス形シリアル通信制御
   方式であって、 前記伝送路のワイヤード論理に対しそれぞれ所定の論理
   値をとるべくビット列パターンのそれぞれ相違する複数
   の識別ビット列が、前記各ノードに自己の識別ビット列
   として割り当てられ、かついずれかのノードに、前記自
   己の識別ビット列と少なくとも一以上の他のノードに割
   り当てた識別ビット列との前記ワイヤード論理で得られ
   る論理値を示す優先ビット列パターンを保持させ、 前記各ノードは、 前記電文を前記伝送路に対し送受信する送受信回路と、 前記伝送路の空きが検出されると、該伝送路を非ワイヤ
   ード論理の信号レベルからワイヤード論理の前記信号レ
   ベルに設定して該伝送路に前記自己の識別ビット列を送
   信する送信回路と、 前記設定信号レベルを有する伝送路上からビット列を取
   り込む受信回路と、 該取り込んだビット列のビット列パターンが前記自己の
   識別ビット列のビット列パターン及び前記優先ビット列
   パターンを保持する場合には該パターンのいずれかと一
   致するか否かを比較し、一致すると送信権の獲得と判定
   して前記電文を前記送受信回路から送信させ、不一致で
   前記電文の送信を停止させるビット列パターン比較判定
   部と、 を含むことを特徴とするバス形シリアル通信制御方式。
2. 【請求項２】 前記伝送路はインピーダンス素子により
   所定信号レベルに設定される電線から成り、前記送信回
   路は、前記インピーダンス素子の作用に討ち勝って前記
   電線をワイヤード論理の信号レベルに切り替えるための
   スイッチ素子と、そのスイッチ素子を、出力すべき論理
   値に対応させてオンオフする出力回路とを有することを
   特徴とする請求項１記載のバス形シリアル通信制御方
   式。
3. 【請求項３】 前記送信回路は、 共通の伝送路としての光路に光を放射させる発光素子
   と、発光素子をオンオフさせる回路とからなり、前記 受信回路は、 各ノードの発光素子から放射された光を受光し電気信号
   に変換する受光回路であることを特徴とする請求項１記
   載のバス形シリアル通信制御方式。
4. 【請求項４】 前記伝送路は抵抗により所定信号レベル
   に設定される電線から成り、 前記送信回路は、 スリーステートドライブ素子を含み、 該 スリーステートドライブ素子は、前記自己の識別ビッ
   ト列の送信時に駆動され、前記抵抗により生成される信
   号レベルとは反対の信号レベルを前記ワイヤード論理と
   して前記電線に設定し、前記電文の送信時に前記電線の
   信号レベルをローレベルとハイレベルのいずれかに設定
   することを特徴とする請求項１記載のバス形シリアル通
   信制御方式。
5. 【請求項５】 前記送信回路は自己の識別ビット列を分
   割して間欠的に送信し、 前記ビット列パターン比較判定部は、受信したビット列
   のパターンが前記分割ビットのパターンと一致する毎に
   前記送信回路に次の分割ビットを送信させることを特徴
   とする請求項１記載のバス形シリアル通信制御方式。
6. 【請求項６】 前記伝送路は前記ノード間で前記電文を
   シリアル伝送する第１の電線及び通信を制御する信号を
   伝送する第２の電線を有し、 前記各ノードは、前記第２の電線の信号レベルをその空
   きを検出すべく検知する検知回路と、 前記第２の電線を前記ワイヤード論理に対応する電圧レ
   ベルに設定し、前記第１の電線に前記自己の識別ビット
   列を送信する送信回路と、 前記第１の電線からビット列を取り込む受信回路と、 電文の送信完了後に前記送信回路の動作を停止させる送
   信完了通達手段とを更に含むことを特徴とする請求項１
   記載のバス形シリアル通信制御方式。
7. 【請求項７】 前記検知回路は、 前記第２の電線が非ワイヤード論理の電圧レベルになっ
   たときにスタートするタイマと、該タイマに設定した時
   間の経過で前記第２の電線の電圧レベルを調べ、もし優
   性な信号レベルでなければ前記自己の識別ビット列を送
   出させるために割り込みを発生させる割り込み回路とを
   有することを特徴とする請求項６記載のバス形シリアル
   通信制御方式。
8. 【請求項８】 前記検知回路は、 前記第２の電線がワイヤード論理の電圧レベルに設定さ
   れてから、ノードグループ毎に予め定めた時間の経過後
   に、他のノードが識別ビット列を送出していないことを
   検知し、送出されていないときに限りグループ内の各ノ
   ード固有に定めた識別ビット列を前記第１の電線に送出
   することを特徴とする請求項６記載のバス形シリアル通
   信制御方式。
9. 【請求項９】 前記受信回路は、 第２の電線が非ワイヤード論理の電圧レベルのとき、第
   １の電線から入力されるビット列を遮断することにより
   受信動作を阻止することを特徴とする請求項６記載のバ
   ス形シリアル通信制御方式。