JP3432216B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3432216B2 JP3432216B2 JP2001234351A JP2001234351A JP3432216B2 JP 3432216 B2 JP3432216 B2 JP 3432216B2 JP 2001234351 A JP2001234351 A JP 2001234351A JP 2001234351 A JP2001234351 A JP 2001234351A JP 3432216 B2 JP3432216 B2 JP 3432216B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- wiring
- film
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に絶縁膜における配線間容量を低減したい
領域に局部的に低誘電率膜を形成する方法に関する。
法に関し、特に絶縁膜における配線間容量を低減したい
領域に局部的に低誘電率膜を形成する方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置の高集積化、
高機能化及び高速化に伴って、金属配線は微細化及び多
層化の方向に進んでおり、これらの要求を実現するため
の手段の一つとして、層間絶縁膜に、比誘電率の低い絶
縁膜（以下、低誘電率絶縁膜と称する。）を用いる技術
が提案されている。
高機能化及び高速化に伴って、金属配線は微細化及び多
層化の方向に進んでおり、これらの要求を実現するため
の手段の一つとして、層間絶縁膜に、比誘電率の低い絶
縁膜（以下、低誘電率絶縁膜と称する。）を用いる技術
が提案されている。
【０００３】層間絶縁膜に低誘電率絶縁膜を用いると、
配線間容量が低減するので、信号遅延の問題は回避でき
る。
配線間容量が低減するので、信号遅延の問題は回避でき
る。
【０００４】しかしながら、現在検討されている低誘電
率絶縁膜の多くは、機械的強度が小さいため衝撃に弱い
こと、及び熱伝導率が低いため放熱性が良くないという
短所を有している。
率絶縁膜の多くは、機械的強度が小さいため衝撃に弱い
こと、及び熱伝導率が低いため放熱性が良くないという
短所を有している。
【０００５】そこで、層間絶縁膜における信号遅延が特
に問題になる領域には低誘電率絶縁膜を用いる一方、信
号遅延が特に問題にならない領域においては、比誘電率
は高くなるが、機械的強度が大きく且つ熱伝導率が高い
絶縁膜例えばシリコン酸化膜を用いる技術が提案されて
いる。
に問題になる領域には低誘電率絶縁膜を用いる一方、信
号遅延が特に問題にならない領域においては、比誘電率
は高くなるが、機械的強度が大きく且つ熱伝導率が高い
絶縁膜例えばシリコン酸化膜を用いる技術が提案されて
いる。
【０００６】以下、図８（ａ）〜（ｄ）を参照しなが
ら、特開平１１−１３５６２０号公報に示されており、
配線間に局部的に低誘電率絶縁膜を形成する方法につい
て説明する。
ら、特開平１１−１３５６２０号公報に示されており、
配線間に局部的に低誘電率絶縁膜を形成する方法につい
て説明する。
【０００７】まず、図８（ａ）に示すように、半導体基
板１０の上に金属配線１１を形成した後、半導体基板１
０の上における配線間容量を特に低減したい領域にレジ
ストパターン１２を形成する。
板１０の上に金属配線１１を形成した後、半導体基板１
０の上における配線間容量を特に低減したい領域にレジ
ストパターン１２を形成する。
【０００８】次に、液相成長法により、図８（ｂ）に示
すように、半導体基板１０の上におけるレジストパター
ン１２が形成されていない領域にシリコン酸化膜１３を
形成する。
すように、半導体基板１０の上におけるレジストパター
ン１２が形成されていない領域にシリコン酸化膜１３を
形成する。
【０００９】次に、図８（ｃ）に示すように、レジスト
パターン１２を除去した後、半導体基板１０の上に全面
的に低誘電率絶縁膜１４を形成する。
パターン１２を除去した後、半導体基板１０の上に全面
的に低誘電率絶縁膜１４を形成する。
【００１０】次に、図８（ｄ）に示すように、ＣＭＰに
より、低誘電率絶縁膜１４におけるシリコン酸化膜１３
の上に存在する部分を除去して、シリコン酸化膜１３と
低誘電率絶縁膜１４とをほぼ面一にする。
より、低誘電率絶縁膜１４におけるシリコン酸化膜１３
の上に存在する部分を除去して、シリコン酸化膜１３と
低誘電率絶縁膜１４とをほぼ面一にする。
【００１１】以上のような工程を繰り返し行なうことに
より、配線間容量を特に低減したい領域にのみ選択的に
低誘電率絶縁膜１４を形成することができる。
より、配線間容量を特に低減したい領域にのみ選択的に
低誘電率絶縁膜１４を形成することができる。
【００１２】
【発明が解決しようとする課題】しかしながら、半導体
集積回路装置の微細化が進んで配線ピッチが小さくなる
と、配線同士の間に低誘電率絶縁膜を充填することが困
難になり、低誘電率絶縁膜の材料が制限されるという問
題が起きる。
集積回路装置の微細化が進んで配線ピッチが小さくなる
と、配線同士の間に低誘電率絶縁膜を充填することが困
難になり、低誘電率絶縁膜の材料が制限されるという問
題が起きる。
【００１３】また、通常、低誘電率絶縁膜は機械的強度
に劣るため、ＣＭＰにより低誘電率絶縁膜を平坦化する
工程において、低誘電率絶縁膜に膜剥がれ又はスクラッ
チ等の欠陥が発生するという問題がある。
に劣るため、ＣＭＰにより低誘電率絶縁膜を平坦化する
工程において、低誘電率絶縁膜に膜剥がれ又はスクラッ
チ等の欠陥が発生するという問題がある。
【００１４】前記に鑑み、本発明は、配線ピッチが小さ
い配線同士の間に低誘電率絶縁膜を確実に介在させるこ
とができるようにし、また低誘電率絶縁膜に膜剥がれ又
はスクラッチ等の欠陥が発生しないようにすることを目
的とする。
い配線同士の間に低誘電率絶縁膜を確実に介在させるこ
とができるようにし、また低誘電率絶縁膜に膜剥がれ又
はスクラッチ等の欠陥が発生しないようにすることを目
的とする。
【００１５】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体装置の製造方法は、基板上に、
相対的に比誘電率が低く且つ機械的強度が小さい第１の
絶縁膜を形成する工程と、第１の絶縁膜の第１の領域の
上に第１のマスクパターンを形成した後、第１のマスク
パターンを用いて選択的エッチングを行なって第１の絶
縁膜をパターニングする工程と、基板上に、相対的に比
誘電率が高く且つ機械的強度が大きい第２の絶縁膜を形
成する工程と、第２の絶縁膜を研磨により平坦化して、
パターン化された第１の絶縁膜の上に薄膜化された第２
の絶縁膜を形成する工程と、薄膜化された第２の絶縁膜
の上に第２のマスクパターンを形成した後、第２のマス
クパターンを用いて選択的エッチングを行なって、薄膜
化された第２の絶縁膜及びパターン化された第１の絶縁
膜に第１の配線溝を形成する工程と、第１の配線溝に埋
め込み配線を形成する工程とを備えている。
め、本発明に係る半導体装置の製造方法は、基板上に、
相対的に比誘電率が低く且つ機械的強度が小さい第１の
絶縁膜を形成する工程と、第１の絶縁膜の第１の領域の
上に第１のマスクパターンを形成した後、第１のマスク
パターンを用いて選択的エッチングを行なって第１の絶
縁膜をパターニングする工程と、基板上に、相対的に比
誘電率が高く且つ機械的強度が大きい第２の絶縁膜を形
成する工程と、第２の絶縁膜を研磨により平坦化して、
パターン化された第１の絶縁膜の上に薄膜化された第２
の絶縁膜を形成する工程と、薄膜化された第２の絶縁膜
の上に第２のマスクパターンを形成した後、第２のマス
クパターンを用いて選択的エッチングを行なって、薄膜
化された第２の絶縁膜及びパターン化された第１の絶縁
膜に第１の配線溝を形成する工程と、第１の配線溝に埋
め込み配線を形成する工程とを備えている。
【００１６】本発明に係る半導体装置の製造方法による
と、比誘電率は低いが機械的強度に劣る第１の絶縁膜を
パターニングして、第１の領域にパターン化された第１
の絶縁膜を形成した後に、比誘電率は高いが機械的強度
に優れる第２の絶縁膜を形成するため、比誘電率の低い
第１の絶縁膜を第１の領域にのみ存在させることができ
る。また、機械的強度に優れる第２の絶縁膜を研磨によ
り平坦化する際に、機械的強度に劣る第１の絶縁膜は露
出しないので、該第１の絶縁膜に膜剥がれ又はスクラッ
チ等の欠陥が発生する事態を防止できる。また、比誘電
率が低い第１の絶縁膜に形成された第１の配線溝に金属
膜を埋め込んで埋め込み配線を形成するため、配線間隔
が小さくても配線同士の間に第１の絶縁膜を確実に介在
させることができる。
と、比誘電率は低いが機械的強度に劣る第１の絶縁膜を
パターニングして、第１の領域にパターン化された第１
の絶縁膜を形成した後に、比誘電率は高いが機械的強度
に優れる第２の絶縁膜を形成するため、比誘電率の低い
第１の絶縁膜を第１の領域にのみ存在させることができ
る。また、機械的強度に優れる第２の絶縁膜を研磨によ
り平坦化する際に、機械的強度に劣る第１の絶縁膜は露
出しないので、該第１の絶縁膜に膜剥がれ又はスクラッ
チ等の欠陥が発生する事態を防止できる。また、比誘電
率が低い第１の絶縁膜に形成された第１の配線溝に金属
膜を埋め込んで埋め込み配線を形成するため、配線間隔
が小さくても配線同士の間に第１の絶縁膜を確実に介在
させることができる。
【００１７】本発明に係る半導体装置の製造方法は、埋
め込み配線の上に、埋め込み配線を構成する金属の拡散
を防止する第３の絶縁膜を形成する工程をさらに備えて
いることが好ましい。
め込み配線の上に、埋め込み配線を構成する金属の拡散
を防止する第３の絶縁膜を形成する工程をさらに備えて
いることが好ましい。
【００１８】このようにすると、埋め込み配線を構成す
る金属がその上に形成される絶縁膜に拡散する事態を防
止できる。
る金属がその上に形成される絶縁膜に拡散する事態を防
止できる。
【００１９】本発明に係る半導体装置の製造方法におい
て、第１の絶縁膜及び第２の絶縁膜は、いずれも無機材
料を主成分とし、第１の配線溝を形成する工程は、第２
のマスクパターンを用いて選択的エッチングを行なっ
て、第２の絶縁膜の第２の領域に第２の配線溝を形成す
る工程を含むことが好ましい。
て、第１の絶縁膜及び第２の絶縁膜は、いずれも無機材
料を主成分とし、第１の配線溝を形成する工程は、第２
のマスクパターンを用いて選択的エッチングを行なっ
て、第２の絶縁膜の第２の領域に第２の配線溝を形成す
る工程を含むことが好ましい。
【００２０】このようにすると、１回の選択的エッチン
グによって、第１の絶縁膜に第１の配線溝を形成すると
共に第２の絶縁膜に第２の配線溝を形成することができ
る。
グによって、第１の絶縁膜に第１の配線溝を形成すると
共に第２の絶縁膜に第２の配線溝を形成することができ
る。
【００２１】本発明に係る半導体装置の製造方法におい
て、第１の絶縁膜は有機材料を主成分とする一方、第２
の絶縁膜は無機材料を主成分とし、第１の配線溝を形成
する工程は、第２のマスクパターンを用いて選択的エッ
チングを行なって薄膜化された第２の絶縁膜に第１の配
線溝の上部を形成する際に、第２のマスクパターンを用
いて選択的エッチングを行なって、第２の絶縁膜の第２
の領域に第２の配線溝を形成する工程を含むことが好ま
しい。
て、第１の絶縁膜は有機材料を主成分とする一方、第２
の絶縁膜は無機材料を主成分とし、第１の配線溝を形成
する工程は、第２のマスクパターンを用いて選択的エッ
チングを行なって薄膜化された第２の絶縁膜に第１の配
線溝の上部を形成する際に、第２のマスクパターンを用
いて選択的エッチングを行なって、第２の絶縁膜の第２
の領域に第２の配線溝を形成する工程を含むことが好ま
しい。
【００２２】このようにすると、第１の絶縁膜として比
誘電率の低い材料を用いることができる。また、第１の
絶縁膜と第２の絶縁膜とが異なる材料であっても、第１
の絶縁膜に第１の配線溝を形成すると共に第２の絶縁膜
に第２の配線溝を形成することができる。
誘電率の低い材料を用いることができる。また、第１の
絶縁膜と第２の絶縁膜とが異なる材料であっても、第１
の絶縁膜に第１の配線溝を形成すると共に第２の絶縁膜
に第２の配線溝を形成することができる。
【００２３】この場合、第１の配線溝を形成する工程
は、第２のマスクパターンを用いて選択的エッチングを
行なって第１の絶縁膜に第１の配線溝の下部を形成する
際に、第２のマスクパターンを除去する工程を含むこと
が好ましい。
は、第２のマスクパターンを用いて選択的エッチングを
行なって第１の絶縁膜に第１の配線溝の下部を形成する
際に、第２のマスクパターンを除去する工程を含むこと
が好ましい。
【００２４】このようにすると、第２のマスクパターン
の除去と、第１の絶縁膜に第１の配線溝の下部を形成す
る工程とを同時に行なうことができるので、工程数を低
減することができる。
の除去と、第１の絶縁膜に第１の配線溝の下部を形成す
る工程とを同時に行なうことができるので、工程数を低
減することができる。
【００２５】本発明に係る半導体装置の製造方法におい
て、薄膜化された第２の絶縁膜の膜厚は１０ｎｍ〜５０
ｎｍであることが好ましい。
て、薄膜化された第２の絶縁膜の膜厚は１０ｎｍ〜５０
ｎｍであることが好ましい。
【００２６】このようにすると、機械的強度に劣る第１
の絶縁膜にＣＭＰが施される事態を確実に回避できると
共に、金属配線と上層の金属配線との間に介在する絶縁
膜の比誘電率が高くなる事態を防止することができる。
の絶縁膜にＣＭＰが施される事態を確実に回避できると
共に、金属配線と上層の金属配線との間に介在する絶縁
膜の比誘電率が高くなる事態を防止することができる。
【００２７】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置の製造方法につい
て、図面を参照しながら説明する。
の第１の実施形態に係る半導体装置の製造方法につい
て、図面を参照しながら説明する。
【００２８】まず、図１（ａ）に示すように、図示しな
い下層配線が形成されているシリコン基板１００の上
に、回転塗布法により、無機材料を主成分とする低誘電
率膜例えばハイドロジェン・シルセスキオサン（ＨＳ
Ｑ）膜からなり５００ｎｍの厚さを有する第１の絶縁膜
１０１を全面に亘って形成した後、該第１の絶縁膜１０
１の上における配線間容量を特に低減したい領域に、周
知のリソグラフィ技術を用いて、２．０μｍの厚さを有
する第１のレジストパターン１０２を形成する。
い下層配線が形成されているシリコン基板１００の上
に、回転塗布法により、無機材料を主成分とする低誘電
率膜例えばハイドロジェン・シルセスキオサン（ＨＳ
Ｑ）膜からなり５００ｎｍの厚さを有する第１の絶縁膜
１０１を全面に亘って形成した後、該第１の絶縁膜１０
１の上における配線間容量を特に低減したい領域に、周
知のリソグラフィ技術を用いて、２．０μｍの厚さを有
する第１のレジストパターン１０２を形成する。
【００２９】次に、第１の絶縁膜１０１に対して第１の
レジストパターン１０２をマスクにエッチングを行なっ
て、図１（ｂ）に示すように、第１の絶縁膜１０１をパ
ターニングした後、第１のレジストパターン１０２を除
去する。これにより、第１の絶縁膜１０１は配線間容量
を特に低減したい領域にのみ残存する。
レジストパターン１０２をマスクにエッチングを行なっ
て、図１（ｂ）に示すように、第１の絶縁膜１０１をパ
ターニングした後、第１のレジストパターン１０２を除
去する。これにより、第１の絶縁膜１０１は配線間容量
を特に低減したい領域にのみ残存する。
【００３０】次に、図１（ｃ）に示すように、シリコン
基板１００の上に全面に亘って、気相成長法により、７
００ｎｍの厚さを有するプラズマＴＥＯＳ膜（シリコン
酸化膜）からなる第２の絶縁膜１０３を形成する。
基板１００の上に全面に亘って、気相成長法により、７
００ｎｍの厚さを有するプラズマＴＥＯＳ膜（シリコン
酸化膜）からなる第２の絶縁膜１０３を形成する。
【００３１】次に、図２（ａ）に示すように、第２の絶
縁膜１０３をＣＭＰにより平坦化すると共に薄膜化し
て、第２の絶縁膜１０３における第１の絶縁膜１０１の
上に存在する部分の膜厚を１０ｎｍ〜５０ｎｍ程度にす
る。この際、第１の絶縁膜１０１にはＣＭＰが施されな
いので、低誘電率膜である第１の絶縁膜１０１の表面に
スクラッチ等の欠陥が入ることはない。
縁膜１０３をＣＭＰにより平坦化すると共に薄膜化し
て、第２の絶縁膜１０３における第１の絶縁膜１０１の
上に存在する部分の膜厚を１０ｎｍ〜５０ｎｍ程度にす
る。この際、第１の絶縁膜１０１にはＣＭＰが施されな
いので、低誘電率膜である第１の絶縁膜１０１の表面に
スクラッチ等の欠陥が入ることはない。
【００３２】次に、図２（ｂ）に示すように、第２の絶
縁膜１０３の上に、配線溝形成領域に開口部１０４ａを
有する第２のレジストパターン１０４を形成する。その
後、第１の絶縁膜１０１及び第２の絶縁膜１０３に対し
て第２のレジストパターン１０４をマスクにして、例え
ばＣＨＦ3 ガスとＣＦ4 ガスとの混合ガスからなるエッ
チングガスを用いてエッチングを行なって、図２（ｃ）
に示すように、第１の絶縁膜１０１及び第２の絶縁膜１
０３に２５０ｎｍ程度の深さを有する配線溝１０５を同
時に形成する。
縁膜１０３の上に、配線溝形成領域に開口部１０４ａを
有する第２のレジストパターン１０４を形成する。その
後、第１の絶縁膜１０１及び第２の絶縁膜１０３に対し
て第２のレジストパターン１０４をマスクにして、例え
ばＣＨＦ3 ガスとＣＦ4 ガスとの混合ガスからなるエッ
チングガスを用いてエッチングを行なって、図２（ｃ）
に示すように、第１の絶縁膜１０１及び第２の絶縁膜１
０３に２５０ｎｍ程度の深さを有する配線溝１０５を同
時に形成する。
【００３３】次に、図３（ａ）に示すように、配線溝１
０５の内部を含む第２の絶縁膜１０３の上に全面に亘っ
て、窒化タンタルからなるバリアメタル層及び銅からな
るシード層を順次堆積した後、電解メッキによりシード
層の上に銅膜を成長させることにより、バリアメタル
層、シード層及び銅膜からなる金属膜１０６を配線溝１
０５が充填されるように堆積する。
０５の内部を含む第２の絶縁膜１０３の上に全面に亘っ
て、窒化タンタルからなるバリアメタル層及び銅からな
るシード層を順次堆積した後、電解メッキによりシード
層の上に銅膜を成長させることにより、バリアメタル
層、シード層及び銅膜からなる金属膜１０６を配線溝１
０５が充填されるように堆積する。
【００３４】次に、図３（ｂ）に示すように、ＣＭＰ法
により、金属膜１０６における第２の絶縁膜１０３の上
に存在する部分を除去して、埋め込み配線となる金属配
線１０７を形成した後、図３（ｃ）に示すように、プラ
ズマＣＶＤ法により、金属配線１０７及び第２の絶縁膜
１０３の上に、５０ｎｍの厚さを有し金属配線１０７を
構成する銅の拡散を防止する炭化シリコン膜からなる第
３の絶縁膜１０８を形成する。
により、金属膜１０６における第２の絶縁膜１０３の上
に存在する部分を除去して、埋め込み配線となる金属配
線１０７を形成した後、図３（ｃ）に示すように、プラ
ズマＣＶＤ法により、金属配線１０７及び第２の絶縁膜
１０３の上に、５０ｎｍの厚さを有し金属配線１０７を
構成する銅の拡散を防止する炭化シリコン膜からなる第
３の絶縁膜１０８を形成する。
【００３５】第１の実施形態によると、配線ピッチが小
さい金属配線同士の間に、低誘電率膜を埋め込む必要が
ないため、配線ピッチが小さい金属配線同士の間に低誘
電率材料を確実に介在させることができる。また、金属
配線同士の間の狭い間隔に低誘電率材料を埋め込む工程
がないため、低誘電率膜の材料の選択の範囲が広がる。
さい金属配線同士の間に、低誘電率膜を埋め込む必要が
ないため、配線ピッチが小さい金属配線同士の間に低誘
電率材料を確実に介在させることができる。また、金属
配線同士の間の狭い間隔に低誘電率材料を埋め込む工程
がないため、低誘電率膜の材料の選択の範囲が広がる。
【００３６】また、第２の絶縁膜１０３を平坦化及び薄
膜化するためのＣＭＰは、研磨に比較的強いシリコン酸
化膜からなる第２の絶縁膜１０３に対してのみ行なわ
れ、研磨に比較的弱いＨＳＱ膜からなる第１の絶縁膜１
０１に対しては行なわれないので、第１の絶縁膜１０１
に膜剥がれ及びスクラッチ等の欠陥が発生しない。
膜化するためのＣＭＰは、研磨に比較的強いシリコン酸
化膜からなる第２の絶縁膜１０３に対してのみ行なわ
れ、研磨に比較的弱いＨＳＱ膜からなる第１の絶縁膜１
０１に対しては行なわれないので、第１の絶縁膜１０１
に膜剥がれ及びスクラッチ等の欠陥が発生しない。
【００３７】ここで、ＣＭＰ工程において、第２の絶縁
膜１０３における第１の絶縁膜１０１の上に存在する部
分の膜厚を１０ｎｍ〜５０ｎｍ程度にする理由について
説明する。第２の絶縁膜１０３における第１の絶縁膜１
０１の上に存在する部分の膜厚を１０ｎｍよりも小さい
値に設定すると、薄膜化された第２の絶縁膜１０３の膜
厚のばらつきにより、第１の絶縁膜１０１が部分的に露
出してしまうことがある。つまり、第１の絶縁膜１０１
にＣＭＰが施されてしまうことがあり、第１の絶縁膜１
０１に膜剥がれ又はスクラッチ等の欠陥が発生してしま
う恐れがある。一方、第２の絶縁膜１０３における第１
の絶縁膜１０１の上に存在する部分の膜厚を５０ｎｍよ
りも大きい値に設定すると、金属配線１０７と、第３の
絶縁膜１０８の上に形成される上層の金属配線との間に
存在する絶縁膜の比誘電率が高くなってしまう。
膜１０３における第１の絶縁膜１０１の上に存在する部
分の膜厚を１０ｎｍ〜５０ｎｍ程度にする理由について
説明する。第２の絶縁膜１０３における第１の絶縁膜１
０１の上に存在する部分の膜厚を１０ｎｍよりも小さい
値に設定すると、薄膜化された第２の絶縁膜１０３の膜
厚のばらつきにより、第１の絶縁膜１０１が部分的に露
出してしまうことがある。つまり、第１の絶縁膜１０１
にＣＭＰが施されてしまうことがあり、第１の絶縁膜１
０１に膜剥がれ又はスクラッチ等の欠陥が発生してしま
う恐れがある。一方、第２の絶縁膜１０３における第１
の絶縁膜１０１の上に存在する部分の膜厚を５０ｎｍよ
りも大きい値に設定すると、金属配線１０７と、第３の
絶縁膜１０８の上に形成される上層の金属配線との間に
存在する絶縁膜の比誘電率が高くなってしまう。
【００３８】（第２の実施形態）まず、図４（ａ）に示
すように、図示しない下層配線が形成されているシリコ
ン基板２００の上に、回転塗布法により、有機材料を主
成分とする低誘電率膜例えばアモルファスカーボン膜か
らなり５００ｎｍの厚さを有する第１の絶縁膜２０１を
全面に亘って形成した後、第１の絶縁膜２０１の上にお
ける配線間容量を特に低減したい領域に、周知のリソグ
ラフィ技術を用いて、２．０μｍの厚さを有する第１の
レジストパターン２０２を形成する。
すように、図示しない下層配線が形成されているシリコ
ン基板２００の上に、回転塗布法により、有機材料を主
成分とする低誘電率膜例えばアモルファスカーボン膜か
らなり５００ｎｍの厚さを有する第１の絶縁膜２０１を
全面に亘って形成した後、第１の絶縁膜２０１の上にお
ける配線間容量を特に低減したい領域に、周知のリソグ
ラフィ技術を用いて、２．０μｍの厚さを有する第１の
レジストパターン２０２を形成する。
【００３９】次に、第１の絶縁膜２０１に対して第１の
レジストパターン２０２をマスクにして例えばＨ2 ガス
とＮ2 ガスとの混合ガスからなるエッチングガスを用い
てエッチングを行なって、図２（ｂ）に示すように、第
１の絶縁膜２０１をパターニングした後、第１のレジス
トパターン２０２を除去する、これにより、第１の絶縁
膜２０１は配線間容量を特に低減したい領域にのみ残存
する。
レジストパターン２０２をマスクにして例えばＨ2 ガス
とＮ2 ガスとの混合ガスからなるエッチングガスを用い
てエッチングを行なって、図２（ｂ）に示すように、第
１の絶縁膜２０１をパターニングした後、第１のレジス
トパターン２０２を除去する、これにより、第１の絶縁
膜２０１は配線間容量を特に低減したい領域にのみ残存
する。
【００４０】次に、図４（ｃ）に示すように、シリコン
基板２００の上に全面に亘って、気相成長法により、７
００ｎｍの厚さを有するプラズマＴＥＯＳ膜（シリコン
酸化膜）からなる第２の絶縁膜２０３を形成する。
基板２００の上に全面に亘って、気相成長法により、７
００ｎｍの厚さを有するプラズマＴＥＯＳ膜（シリコン
酸化膜）からなる第２の絶縁膜２０３を形成する。
【００４１】次に、図５（ａ）に示すように、第２の絶
縁膜２０３をＣＭＰにより平坦化すると共に薄膜化し
て、第２の絶縁膜２０３における第１の絶縁膜２０１の
上に存在する部分の膜厚を１０ｎｍ〜５０ｎｍ程度にす
る。この際、第１の絶縁膜２０１にはＣＭＰが施されな
いので、低誘電率膜である第１の絶縁膜２０１の表面に
スクラッチ等の欠陥が入ることはない。
縁膜２０３をＣＭＰにより平坦化すると共に薄膜化し
て、第２の絶縁膜２０３における第１の絶縁膜２０１の
上に存在する部分の膜厚を１０ｎｍ〜５０ｎｍ程度にす
る。この際、第１の絶縁膜２０１にはＣＭＰが施されな
いので、低誘電率膜である第１の絶縁膜２０１の表面に
スクラッチ等の欠陥が入ることはない。
【００４２】次に、図５（ｂ）に示すように、第２の絶
縁膜２０３の上に、配線溝形成領域に開口部２０４ａを
有する第２のレジストパターン２０４を形成する。
縁膜２０３の上に、配線溝形成領域に開口部２０４ａを
有する第２のレジストパターン２０４を形成する。
【００４３】次に、第２の絶縁膜２０３に対して第２の
レジストパターン２０４をマスクにして、例えばＣＨＦ
3 ガスとＣＦ4 ガスとの混合ガスからなるエッチングガ
スを用いてエッチングを行なって、図５（ｃ）に示すよ
うに、第２の絶縁膜２０３の第１の領域に第１の配線溝
２０５Ａの上部を形成すると共に、第２の絶縁膜２０３
の第２の領域に第２の配線溝２０５Ｂを形成する。
レジストパターン２０４をマスクにして、例えばＣＨＦ
3 ガスとＣＦ4 ガスとの混合ガスからなるエッチングガ
スを用いてエッチングを行なって、図５（ｃ）に示すよ
うに、第２の絶縁膜２０３の第１の領域に第１の配線溝
２０５Ａの上部を形成すると共に、第２の絶縁膜２０３
の第２の領域に第２の配線溝２０５Ｂを形成する。
【００４４】次に、第１の絶縁膜２０１に対して第２の
レジストパターン２０４をマスクにして、例えばＨ2 ガ
スとＮ2 ガスとの混合ガスからなるエッチングガスを用
いてエッチングを行なって、図５（ｄ）に示すように、
第１の絶縁膜２０１に第１の配線溝２０５Ａの下部を形
成すると共に第２のレジストパターン２０４を除去す
る。
レジストパターン２０４をマスクにして、例えばＨ2 ガ
スとＮ2 ガスとの混合ガスからなるエッチングガスを用
いてエッチングを行なって、図５（ｄ）に示すように、
第１の絶縁膜２０１に第１の配線溝２０５Ａの下部を形
成すると共に第２のレジストパターン２０４を除去す
る。
【００４５】次に、図６（ａ）に示すように、第１の配
線溝２０５Ａ及び第２の配線溝２０５Ｂの内部を含む第
２の絶縁膜２０３の上に全面に亘って、窒化タンタルか
らなるバリアメタル層及び銅からなるシード層を順次堆
積した後、電解メッキによりシード層の上に銅膜を成長
させることにより、バリアメタル層、シード層及び銅膜
からなる金属膜２０６を堆積する。
線溝２０５Ａ及び第２の配線溝２０５Ｂの内部を含む第
２の絶縁膜２０３の上に全面に亘って、窒化タンタルか
らなるバリアメタル層及び銅からなるシード層を順次堆
積した後、電解メッキによりシード層の上に銅膜を成長
させることにより、バリアメタル層、シード層及び銅膜
からなる金属膜２０６を堆積する。
【００４６】次に、図６（ｂ）に示すように、ＣＭＰ法
により、金属膜２０６における第２の絶縁膜２０３の上
に存在する部分を除去して、金属配線２０７を形成した
後、図６（ｃ）に示すように、プラズマＣＶＤ法によ
り、金属配線２０７及び第２の絶縁膜２０３の上に、５
０ｎｍの厚さを有し金属配線２０７を構成する銅の拡散
を防止する炭化シリコン膜からなる第３の絶縁膜２０８
を形成する。
により、金属膜２０６における第２の絶縁膜２０３の上
に存在する部分を除去して、金属配線２０７を形成した
後、図６（ｃ）に示すように、プラズマＣＶＤ法によ
り、金属配線２０７及び第２の絶縁膜２０３の上に、５
０ｎｍの厚さを有し金属配線２０７を構成する銅の拡散
を防止する炭化シリコン膜からなる第３の絶縁膜２０８
を形成する。
【００４７】第２の実施形態によると、配線ピッチが小
さい金属配線同士の間に、低誘電率膜を埋め込む必要が
ないため、配線ピッチが小さい金属配線同士の間に低誘
電率材料を確実に介在させることができる。また、金属
配線同士の間の狭い間隔に低誘電率材料を埋め込む工程
がないため、低誘電率膜の材料の選択の範囲が広がる。
さい金属配線同士の間に、低誘電率膜を埋め込む必要が
ないため、配線ピッチが小さい金属配線同士の間に低誘
電率材料を確実に介在させることができる。また、金属
配線同士の間の狭い間隔に低誘電率材料を埋め込む工程
がないため、低誘電率膜の材料の選択の範囲が広がる。
【００４８】また、第２の絶縁膜２０３を平坦化及び薄
膜化するためのＣＭＰは、研磨に比較的強いシリコン酸
化膜からなる第２の絶縁膜２０３に対してのみ行なわ
れ、研磨に比較的弱いアモルファスカーボン膜からなる
第１の絶縁膜２０１に対しては行なわれないので、第１
の絶縁膜２０１に膜剥がれ及びスクラッチ等の欠陥が発
生しない。
膜化するためのＣＭＰは、研磨に比較的強いシリコン酸
化膜からなる第２の絶縁膜２０３に対してのみ行なわ
れ、研磨に比較的弱いアモルファスカーボン膜からなる
第１の絶縁膜２０１に対しては行なわれないので、第１
の絶縁膜２０１に膜剥がれ及びスクラッチ等の欠陥が発
生しない。
【００４９】また、第２のレジストパターン２０４を用
いて、第２の絶縁膜２０３の第１の領域に第１の配線溝
２０５Ａの上部を形成すると共に、第２の絶縁膜２０３
の第２の領域に第２の配線溝２０５Ｂを形成することが
できる。
いて、第２の絶縁膜２０３の第１の領域に第１の配線溝
２０５Ａの上部を形成すると共に、第２の絶縁膜２０３
の第２の領域に第２の配線溝２０５Ｂを形成することが
できる。
【００５０】また、第１の絶縁膜２０１に第１の配線溝
２０５Ａの下部を形成すると共に第２のレジストパター
ン２０４を除去できるので、工程数の低減を図ることが
できる。
２０５Ａの下部を形成すると共に第２のレジストパター
ン２０４を除去できるので、工程数の低減を図ることが
できる。
【００５１】図７は、半導体集積回路装置（システムＬ
ＳＩチップ）のレイアウトの一例を示しており、シリコ
ン基板上には、ＣＰＵコアブロックＡ、ロジック回路ブ
ロックＢ１、ロジック回路ブロックＢ２、ＤＲＡＭアレ
イブロックＣ１、ＤＲＡＭアレイブロックＣ２及びＳＲ
ＡＭアレイブロックＤが設けられている。これらの機能
ブロックを囲むように、シリコン基板の周縁部にはボン
ディングパッド領域Ｅが設けられている。このような半
導体集積回路装置においては、機能ブロック同士を連結
する配線（ブロック間配線）が形成されている。
ＳＩチップ）のレイアウトの一例を示しており、シリコ
ン基板上には、ＣＰＵコアブロックＡ、ロジック回路ブ
ロックＢ１、ロジック回路ブロックＢ２、ＤＲＡＭアレ
イブロックＣ１、ＤＲＡＭアレイブロックＣ２及びＳＲ
ＡＭアレイブロックＤが設けられている。これらの機能
ブロックを囲むように、シリコン基板の周縁部にはボン
ディングパッド領域Ｅが設けられている。このような半
導体集積回路装置においては、機能ブロック同士を連結
する配線（ブロック間配線）が形成されている。
【００５２】各実施形態においては、機能ブロック間を
接続するブロック間配線を低誘電率膜領域に形成してい
る。これにより、配線遅延が問題となる機能ブロック間
で、配線スピードを確保している。
接続するブロック間配線を低誘電率膜領域に形成してい
る。これにより、配線遅延が問題となる機能ブロック間
で、配線スピードを確保している。
【００５３】以上のように、各実施形態では、ブロック
間配線を低誘電率膜領域に形成し、それによって、配線
間容量を低減し、配線遅延を防止する。
間配線を低誘電率膜領域に形成し、それによって、配線
間容量を低減し、配線遅延を防止する。
【００５４】また、各実施形態では、ボンディングパッ
ド形成領域には、ボンディング時に大きな応力がかかる
ため、低誘電率膜はなく、機械的強度の大きいシリコン
酸化膜で構成されている。
ド形成領域には、ボンディング時に大きな応力がかかる
ため、低誘電率膜はなく、機械的強度の大きいシリコン
酸化膜で構成されている。
【００５５】
【発明の効果】本発明に係る半導体装置の製造方法によ
ると、比誘電率の低い第１の絶縁膜を配線間容量を小さ
くしたい領域に存在させることができる。
ると、比誘電率の低い第１の絶縁膜を配線間容量を小さ
くしたい領域に存在させることができる。
【００５６】また、機械的強度に優れた第２の絶縁膜に
対して研磨を行なう際に、比誘電率は低いが機械的強度
の劣る第１の絶縁膜は露出しないので、該第１の絶縁膜
に膜剥がれ又はスクラッチ等の欠陥が発生する事態を防
止できる。
対して研磨を行なう際に、比誘電率は低いが機械的強度
の劣る第１の絶縁膜は露出しないので、該第１の絶縁膜
に膜剥がれ又はスクラッチ等の欠陥が発生する事態を防
止できる。
【００５７】また、配線同士の間に比誘電率の低い絶縁
膜を埋め込まないので、配線間隔が小さくても配線同士
の間に比誘電率の低い絶縁膜を確実に介在させることが
できる。
膜を埋め込まないので、配線間隔が小さくても配線同士
の間に比誘電率の低い絶縁膜を確実に介在させることが
できる。
【図１】（ａ）〜（ｃ）は、第１の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
【図２】（ａ）〜（ｃ）は、第１の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は、第１の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は、第２の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｄ）は、第２の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
【図６】（ａ）〜（ｃ）は、第２の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
【図７】半導体集積回路装置において配線間容量を特に
低くしたい領域を説明する平面図である。
低くしたい領域を説明する平面図である。
【図８】（ａ）〜（ｄ）は、従来の半導体装置の製造方
法の各工程を示す断面図である。
法の各工程を示す断面図である。
１００ シリコン基板
１０１ 第１の絶縁膜
１０２ 第１のレジストパターン
１０３ 第２の絶縁膜
１０４ 第２のレジストパターン
１０４ａ 開口部
１０５ 配線溝
１０６ 金属膜
１０７ 金属配線
１０８ 第３の絶縁膜
２００ シリコン基板
２０１ 第１の絶縁膜
２０２ 第１のレジストパターン
２０３ 第２の絶縁膜
２０４ 第２のレジストパターン
２０４ａ 開口部
２０５Ａ 第１の配線溝
２０５Ｂ 第２の配線溝
２０６ 金属膜
２０７ 金属配線
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205
H01L 21/3213
H01L 21/768
Claims (6)
- 【請求項１】 基板上に、相対的に比誘電率が低く且つ
機械的強度が小さい第１の絶縁膜を形成する工程と、 前記第１の絶縁膜の第１の領域の上に第１のマスクパタ
ーンを形成した後、前記第１のマスクパターンを用いて
選択的エッチングを行なって前記第１の絶縁膜をパター
ニングする工程と、 前記基板上に、相対的に比誘電率が高く且つ機械的強度
が大きい第２の絶縁膜を形成する工程と、 前記第２の絶縁膜を研磨により平坦化して、パターン化
された前記第１の絶縁膜の上に薄膜化された第２の絶縁
膜を形成する工程と、 薄膜化された前記第２の絶縁膜の上に第２のマスクパタ
ーンを形成した後、前記第２のマスクパターンを用いて
選択的エッチングを行なって、薄膜化された前記第２の
絶縁膜及びパターン化された前記第１の絶縁膜に第１の
配線溝を形成する工程と、 前記第１の配線溝に埋め込み配線を形成する工程とを備
えていることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記埋め込み配線の上に、前記埋め込み
配線を構成する金属の拡散を防止する第３の絶縁膜を形
成する工程をさらに備えていることを特徴とする請求項
１に記載の半導体装置の製造方法。 - 【請求項３】 前記第１の絶縁膜及び第２の絶縁膜は、
いずれも無機材料を主成分とし、 前記第１の配線溝を形成する工程は、前記第２のマスク
パターンを用いて選択的エッチングを行なって、前記第
２の絶縁膜の第２の領域に第２の配線溝を形成する工程
を含むことを特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項４】 前記第１の絶縁膜は有機材料を主成分と
する一方、前記第２の絶縁膜は無機材料を主成分とし、 前記第１の配線溝を形成する工程は、前記第２のマスク
パターンを用いて選択的エッチングを行なって薄膜化さ
れた前記第２の絶縁膜に前記第１の配線溝の上部を形成
する際に、前記第２のマスクパターンを用いて選択的エ
ッチングを行なって、前記第２の絶縁膜の第２の領域に
第２の配線溝を形成する工程を含むことを特徴とする請
求項１に記載の半導体装置の製造方法。 - 【請求項５】 前記第１の配線溝を形成する工程は、前
記第２のマスクパターンを用いて選択的エッチングを行
なって前記第１の絶縁膜に前記第１の配線溝の下部を形
成する際に、前記第２のマスクパターンを除去する工程
を含むことを特徴とする請求項４に記載の半導体装置の
製造方法。 - 【請求項６】 薄膜化された前記第２の絶縁膜の膜厚は
１０ｎｍ〜５０ｎｍであることを特徴とする請求項１に
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001234351A JP3432216B2 (ja) | 2000-11-29 | 2001-08-02 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362300 | 2000-11-29 | ||
| JP2000-362300 | 2000-11-29 | ||
| JP2001234351A JP3432216B2 (ja) | 2000-11-29 | 2001-08-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002231809A JP2002231809A (ja) | 2002-08-16 |
| JP3432216B2 true JP3432216B2 (ja) | 2003-08-04 |
Family
ID=26604777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001234351A Expired - Fee Related JP3432216B2 (ja) | 2000-11-29 | 2001-08-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3432216B2 (ja) |
-
2001
- 2001-08-02 JP JP2001234351A patent/JP3432216B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002231809A (ja) | 2002-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5494853A (en) | Method to solve holes in passivation by metal layout | |
| EP0890984B1 (en) | Method of making a dual damascene structure | |
| KR100265256B1 (ko) | 반도체 장치와 그의 제조방법 | |
| US6323118B1 (en) | Borderless dual damascene contact | |
| US5990015A (en) | Dual damascence process | |
| US6767826B2 (en) | Method of manufacturing semiconductor device | |
| JP3346475B2 (ja) | 半導体集積回路の製造方法、半導体集積回路 | |
| JP3448025B2 (ja) | 半導体装置の製造方法 | |
| US6774031B2 (en) | Method of forming dual-damascene structure | |
| KR100460771B1 (ko) | 듀얼다마신 공정에 의한 다층 배선의 형성 방법 | |
| JP3920590B2 (ja) | 半導体装置の製造方法 | |
| JP3183238B2 (ja) | 半導体装置の製造方法 | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| US6835645B2 (en) | Method for fabricating semiconductor device | |
| JP2003124309A (ja) | 銅デュアルダマシンプロセスにおけるビア及びトレンチの製造方法 | |
| US6245683B1 (en) | Stress relieve pattern for damascene process | |
| JP3432216B2 (ja) | 半導体装置の製造方法 | |
| US6511904B1 (en) | Reverse mask and nitride layer deposition for reduction of vertical capacitance variation in multi-layer metallization systems | |
| KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
| US6096653A (en) | Method for fabricating conducting lines with a high topography height | |
| JPH0758104A (ja) | 半導体装置の製造方法 | |
| JPH11186274A (ja) | デュアル・ダマスク技術 | |
| KR100328449B1 (ko) | 반도체 소자의 다마신 패턴을 이용한 금속배선 형성방법 | |
| KR100393966B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| US6541368B2 (en) | Metal lines of semiconductor devices and methods for forming |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |