JP3432216B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3432216B2 JP3432216B2 JP2001234351A JP2001234351A JP3432216B2 JP 3432216 B2 JP3432216 B2 JP 3432216B2 JP 2001234351 A JP2001234351 A JP 2001234351A JP 2001234351 A JP2001234351 A JP 2001234351A JP 3432216 B2 JP3432216 B2 JP 3432216B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- wiring
- film
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
法に関し、特に絶縁膜における配線間容量を低減したい
領域に局部的に低誘電率膜を形成する方法に関する。
高機能化及び高速化に伴って、金属配線は微細化及び多
層化の方向に進んでおり、これらの要求を実現するため
の手段の一つとして、層間絶縁膜に、比誘電率の低い絶
縁膜(以下、低誘電率絶縁膜と称する。)を用いる技術
が提案されている。
配線間容量が低減するので、信号遅延の問題は回避でき
る。
率絶縁膜の多くは、機械的強度が小さいため衝撃に弱い
こと、及び熱伝導率が低いため放熱性が良くないという
短所を有している。
に問題になる領域には低誘電率絶縁膜を用いる一方、信
号遅延が特に問題にならない領域においては、比誘電率
は高くなるが、機械的強度が大きく且つ熱伝導率が高い
絶縁膜例えばシリコン酸化膜を用いる技術が提案されて
いる。
ら、特開平11−135620号公報に示されており、
配線間に局部的に低誘電率絶縁膜を形成する方法につい
て説明する。
板10の上に金属配線11を形成した後、半導体基板1
0の上における配線間容量を特に低減したい領域にレジ
ストパターン12を形成する。
すように、半導体基板10の上におけるレジストパター
ン12が形成されていない領域にシリコン酸化膜13を
形成する。
パターン12を除去した後、半導体基板10の上に全面
的に低誘電率絶縁膜14を形成する。
より、低誘電率絶縁膜14におけるシリコン酸化膜13
の上に存在する部分を除去して、シリコン酸化膜13と
低誘電率絶縁膜14とをほぼ面一にする。
より、配線間容量を特に低減したい領域にのみ選択的に
低誘電率絶縁膜14を形成することができる。
集積回路装置の微細化が進んで配線ピッチが小さくなる
と、配線同士の間に低誘電率絶縁膜を充填することが困
難になり、低誘電率絶縁膜の材料が制限されるという問
題が起きる。
に劣るため、CMPにより低誘電率絶縁膜を平坦化する
工程において、低誘電率絶縁膜に膜剥がれ又はスクラッ
チ等の欠陥が発生するという問題がある。
い配線同士の間に低誘電率絶縁膜を確実に介在させるこ
とができるようにし、また低誘電率絶縁膜に膜剥がれ又
はスクラッチ等の欠陥が発生しないようにすることを目
的とする。
め、本発明に係る半導体装置の製造方法は、基板上に、
相対的に比誘電率が低く且つ機械的強度が小さい第1の
絶縁膜を形成する工程と、第1の絶縁膜の第1の領域の
上に第1のマスクパターンを形成した後、第1のマスク
パターンを用いて選択的エッチングを行なって第1の絶
縁膜をパターニングする工程と、基板上に、相対的に比
誘電率が高く且つ機械的強度が大きい第2の絶縁膜を形
成する工程と、第2の絶縁膜を研磨により平坦化して、
パターン化された第1の絶縁膜の上に薄膜化された第2
の絶縁膜を形成する工程と、薄膜化された第2の絶縁膜
の上に第2のマスクパターンを形成した後、第2のマス
クパターンを用いて選択的エッチングを行なって、薄膜
化された第2の絶縁膜及びパターン化された第1の絶縁
膜に第1の配線溝を形成する工程と、第1の配線溝に埋
め込み配線を形成する工程とを備えている。
と、比誘電率は低いが機械的強度に劣る第1の絶縁膜を
パターニングして、第1の領域にパターン化された第1
の絶縁膜を形成した後に、比誘電率は高いが機械的強度
に優れる第2の絶縁膜を形成するため、比誘電率の低い
第1の絶縁膜を第1の領域にのみ存在させることができ
る。また、機械的強度に優れる第2の絶縁膜を研磨によ
り平坦化する際に、機械的強度に劣る第1の絶縁膜は露
出しないので、該第1の絶縁膜に膜剥がれ又はスクラッ
チ等の欠陥が発生する事態を防止できる。また、比誘電
率が低い第1の絶縁膜に形成された第1の配線溝に金属
膜を埋め込んで埋め込み配線を形成するため、配線間隔
が小さくても配線同士の間に第1の絶縁膜を確実に介在
させることができる。
め込み配線の上に、埋め込み配線を構成する金属の拡散
を防止する第3の絶縁膜を形成する工程をさらに備えて
いることが好ましい。
る金属がその上に形成される絶縁膜に拡散する事態を防
止できる。
て、第1の絶縁膜及び第2の絶縁膜は、いずれも無機材
料を主成分とし、第1の配線溝を形成する工程は、第2
のマスクパターンを用いて選択的エッチングを行なっ
て、第2の絶縁膜の第2の領域に第2の配線溝を形成す
る工程を含むことが好ましい。
グによって、第1の絶縁膜に第1の配線溝を形成すると
共に第2の絶縁膜に第2の配線溝を形成することができ
る。
て、第1の絶縁膜は有機材料を主成分とする一方、第2
の絶縁膜は無機材料を主成分とし、第1の配線溝を形成
する工程は、第2のマスクパターンを用いて選択的エッ
チングを行なって薄膜化された第2の絶縁膜に第1の配
線溝の上部を形成する際に、第2のマスクパターンを用
いて選択的エッチングを行なって、第2の絶縁膜の第2
の領域に第2の配線溝を形成する工程を含むことが好ま
しい。
誘電率の低い材料を用いることができる。また、第1の
絶縁膜と第2の絶縁膜とが異なる材料であっても、第1
の絶縁膜に第1の配線溝を形成すると共に第2の絶縁膜
に第2の配線溝を形成することができる。
は、第2のマスクパターンを用いて選択的エッチングを
行なって第1の絶縁膜に第1の配線溝の下部を形成する
際に、第2のマスクパターンを除去する工程を含むこと
が好ましい。
の除去と、第1の絶縁膜に第1の配線溝の下部を形成す
る工程とを同時に行なうことができるので、工程数を低
減することができる。
て、薄膜化された第2の絶縁膜の膜厚は10nm〜50
nmであることが好ましい。
の絶縁膜にCMPが施される事態を確実に回避できると
共に、金属配線と上層の金属配線との間に介在する絶縁
膜の比誘電率が高くなる事態を防止することができる。
の第1の実施形態に係る半導体装置の製造方法につい
て、図面を参照しながら説明する。
い下層配線が形成されているシリコン基板100の上
に、回転塗布法により、無機材料を主成分とする低誘電
率膜例えばハイドロジェン・シルセスキオサン(HS
Q)膜からなり500nmの厚さを有する第1の絶縁膜
101を全面に亘って形成した後、該第1の絶縁膜10
1の上における配線間容量を特に低減したい領域に、周
知のリソグラフィ技術を用いて、2.0μmの厚さを有
する第1のレジストパターン102を形成する。
レジストパターン102をマスクにエッチングを行なっ
て、図1(b)に示すように、第1の絶縁膜101をパ
ターニングした後、第1のレジストパターン102を除
去する。これにより、第1の絶縁膜101は配線間容量
を特に低減したい領域にのみ残存する。
基板100の上に全面に亘って、気相成長法により、7
00nmの厚さを有するプラズマTEOS膜(シリコン
酸化膜)からなる第2の絶縁膜103を形成する。
縁膜103をCMPにより平坦化すると共に薄膜化し
て、第2の絶縁膜103における第1の絶縁膜101の
上に存在する部分の膜厚を10nm〜50nm程度にす
る。この際、第1の絶縁膜101にはCMPが施されな
いので、低誘電率膜である第1の絶縁膜101の表面に
スクラッチ等の欠陥が入ることはない。
縁膜103の上に、配線溝形成領域に開口部104aを
有する第2のレジストパターン104を形成する。その
後、第1の絶縁膜101及び第2の絶縁膜103に対し
て第2のレジストパターン104をマスクにして、例え
ばCHF3 ガスとCF4 ガスとの混合ガスからなるエッ
チングガスを用いてエッチングを行なって、図2(c)
に示すように、第1の絶縁膜101及び第2の絶縁膜1
03に250nm程度の深さを有する配線溝105を同
時に形成する。
05の内部を含む第2の絶縁膜103の上に全面に亘っ
て、窒化タンタルからなるバリアメタル層及び銅からな
るシード層を順次堆積した後、電解メッキによりシード
層の上に銅膜を成長させることにより、バリアメタル
層、シード層及び銅膜からなる金属膜106を配線溝1
05が充填されるように堆積する。
により、金属膜106における第2の絶縁膜103の上
に存在する部分を除去して、埋め込み配線となる金属配
線107を形成した後、図3(c)に示すように、プラ
ズマCVD法により、金属配線107及び第2の絶縁膜
103の上に、50nmの厚さを有し金属配線107を
構成する銅の拡散を防止する炭化シリコン膜からなる第
3の絶縁膜108を形成する。
さい金属配線同士の間に、低誘電率膜を埋め込む必要が
ないため、配線ピッチが小さい金属配線同士の間に低誘
電率材料を確実に介在させることができる。また、金属
配線同士の間の狭い間隔に低誘電率材料を埋め込む工程
がないため、低誘電率膜の材料の選択の範囲が広がる。
膜化するためのCMPは、研磨に比較的強いシリコン酸
化膜からなる第2の絶縁膜103に対してのみ行なわ
れ、研磨に比較的弱いHSQ膜からなる第1の絶縁膜1
01に対しては行なわれないので、第1の絶縁膜101
に膜剥がれ及びスクラッチ等の欠陥が発生しない。
膜103における第1の絶縁膜101の上に存在する部
分の膜厚を10nm〜50nm程度にする理由について
説明する。第2の絶縁膜103における第1の絶縁膜1
01の上に存在する部分の膜厚を10nmよりも小さい
値に設定すると、薄膜化された第2の絶縁膜103の膜
厚のばらつきにより、第1の絶縁膜101が部分的に露
出してしまうことがある。つまり、第1の絶縁膜101
にCMPが施されてしまうことがあり、第1の絶縁膜1
01に膜剥がれ又はスクラッチ等の欠陥が発生してしま
う恐れがある。一方、第2の絶縁膜103における第1
の絶縁膜101の上に存在する部分の膜厚を50nmよ
りも大きい値に設定すると、金属配線107と、第3の
絶縁膜108の上に形成される上層の金属配線との間に
存在する絶縁膜の比誘電率が高くなってしまう。
すように、図示しない下層配線が形成されているシリコ
ン基板200の上に、回転塗布法により、有機材料を主
成分とする低誘電率膜例えばアモルファスカーボン膜か
らなり500nmの厚さを有する第1の絶縁膜201を
全面に亘って形成した後、第1の絶縁膜201の上にお
ける配線間容量を特に低減したい領域に、周知のリソグ
ラフィ技術を用いて、2.0μmの厚さを有する第1の
レジストパターン202を形成する。
レジストパターン202をマスクにして例えばH2 ガス
とN2 ガスとの混合ガスからなるエッチングガスを用い
てエッチングを行なって、図2(b)に示すように、第
1の絶縁膜201をパターニングした後、第1のレジス
トパターン202を除去する、これにより、第1の絶縁
膜201は配線間容量を特に低減したい領域にのみ残存
する。
基板200の上に全面に亘って、気相成長法により、7
00nmの厚さを有するプラズマTEOS膜(シリコン
酸化膜)からなる第2の絶縁膜203を形成する。
縁膜203をCMPにより平坦化すると共に薄膜化し
て、第2の絶縁膜203における第1の絶縁膜201の
上に存在する部分の膜厚を10nm〜50nm程度にす
る。この際、第1の絶縁膜201にはCMPが施されな
いので、低誘電率膜である第1の絶縁膜201の表面に
スクラッチ等の欠陥が入ることはない。
縁膜203の上に、配線溝形成領域に開口部204aを
有する第2のレジストパターン204を形成する。
レジストパターン204をマスクにして、例えばCHF
3 ガスとCF4 ガスとの混合ガスからなるエッチングガ
スを用いてエッチングを行なって、図5(c)に示すよ
うに、第2の絶縁膜203の第1の領域に第1の配線溝
205Aの上部を形成すると共に、第2の絶縁膜203
の第2の領域に第2の配線溝205Bを形成する。
レジストパターン204をマスクにして、例えばH2 ガ
スとN2 ガスとの混合ガスからなるエッチングガスを用
いてエッチングを行なって、図5(d)に示すように、
第1の絶縁膜201に第1の配線溝205Aの下部を形
成すると共に第2のレジストパターン204を除去す
る。
線溝205A及び第2の配線溝205Bの内部を含む第
2の絶縁膜203の上に全面に亘って、窒化タンタルか
らなるバリアメタル層及び銅からなるシード層を順次堆
積した後、電解メッキによりシード層の上に銅膜を成長
させることにより、バリアメタル層、シード層及び銅膜
からなる金属膜206を堆積する。
により、金属膜206における第2の絶縁膜203の上
に存在する部分を除去して、金属配線207を形成した
後、図6(c)に示すように、プラズマCVD法によ
り、金属配線207及び第2の絶縁膜203の上に、5
0nmの厚さを有し金属配線207を構成する銅の拡散
を防止する炭化シリコン膜からなる第3の絶縁膜208
を形成する。
さい金属配線同士の間に、低誘電率膜を埋め込む必要が
ないため、配線ピッチが小さい金属配線同士の間に低誘
電率材料を確実に介在させることができる。また、金属
配線同士の間の狭い間隔に低誘電率材料を埋め込む工程
がないため、低誘電率膜の材料の選択の範囲が広がる。
膜化するためのCMPは、研磨に比較的強いシリコン酸
化膜からなる第2の絶縁膜203に対してのみ行なわ
れ、研磨に比較的弱いアモルファスカーボン膜からなる
第1の絶縁膜201に対しては行なわれないので、第1
の絶縁膜201に膜剥がれ及びスクラッチ等の欠陥が発
生しない。
いて、第2の絶縁膜203の第1の領域に第1の配線溝
205Aの上部を形成すると共に、第2の絶縁膜203
の第2の領域に第2の配線溝205Bを形成することが
できる。
205Aの下部を形成すると共に第2のレジストパター
ン204を除去できるので、工程数の低減を図ることが
できる。
SIチップ)のレイアウトの一例を示しており、シリコ
ン基板上には、CPUコアブロックA、ロジック回路ブ
ロックB1、ロジック回路ブロックB2、DRAMアレ
イブロックC1、DRAMアレイブロックC2及びSR
AMアレイブロックDが設けられている。これらの機能
ブロックを囲むように、シリコン基板の周縁部にはボン
ディングパッド領域Eが設けられている。このような半
導体集積回路装置においては、機能ブロック同士を連結
する配線(ブロック間配線)が形成されている。
接続するブロック間配線を低誘電率膜領域に形成してい
る。これにより、配線遅延が問題となる機能ブロック間
で、配線スピードを確保している。
間配線を低誘電率膜領域に形成し、それによって、配線
間容量を低減し、配線遅延を防止する。
ド形成領域には、ボンディング時に大きな応力がかかる
ため、低誘電率膜はなく、機械的強度の大きいシリコン
酸化膜で構成されている。
ると、比誘電率の低い第1の絶縁膜を配線間容量を小さ
くしたい領域に存在させることができる。
対して研磨を行なう際に、比誘電率は低いが機械的強度
の劣る第1の絶縁膜は露出しないので、該第1の絶縁膜
に膜剥がれ又はスクラッチ等の欠陥が発生する事態を防
止できる。
膜を埋め込まないので、配線間隔が小さくても配線同士
の間に比誘電率の低い絶縁膜を確実に介在させることが
できる。
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
低くしたい領域を説明する平面図である。
法の各工程を示す断面図である。
Claims (6)
- 【請求項1】 基板上に、相対的に比誘電率が低く且つ
機械的強度が小さい第1の絶縁膜を形成する工程と、 前記第1の絶縁膜の第1の領域の上に第1のマスクパタ
ーンを形成した後、前記第1のマスクパターンを用いて
選択的エッチングを行なって前記第1の絶縁膜をパター
ニングする工程と、 前記基板上に、相対的に比誘電率が高く且つ機械的強度
が大きい第2の絶縁膜を形成する工程と、 前記第2の絶縁膜を研磨により平坦化して、パターン化
された前記第1の絶縁膜の上に薄膜化された第2の絶縁
膜を形成する工程と、 薄膜化された前記第2の絶縁膜の上に第2のマスクパタ
ーンを形成した後、前記第2のマスクパターンを用いて
選択的エッチングを行なって、薄膜化された前記第2の
絶縁膜及びパターン化された前記第1の絶縁膜に第1の
配線溝を形成する工程と、 前記第1の配線溝に埋め込み配線を形成する工程とを備
えていることを特徴とする半導体装置の製造方法。 - 【請求項2】 前記埋め込み配線の上に、前記埋め込み
配線を構成する金属の拡散を防止する第3の絶縁膜を形
成する工程をさらに備えていることを特徴とする請求項
1に記載の半導体装置の製造方法。 - 【請求項3】 前記第1の絶縁膜及び第2の絶縁膜は、
いずれも無機材料を主成分とし、 前記第1の配線溝を形成する工程は、前記第2のマスク
パターンを用いて選択的エッチングを行なって、前記第
2の絶縁膜の第2の領域に第2の配線溝を形成する工程
を含むことを特徴とする請求項1に記載の半導体装置の
製造方法。 - 【請求項4】 前記第1の絶縁膜は有機材料を主成分と
する一方、前記第2の絶縁膜は無機材料を主成分とし、 前記第1の配線溝を形成する工程は、前記第2のマスク
パターンを用いて選択的エッチングを行なって薄膜化さ
れた前記第2の絶縁膜に前記第1の配線溝の上部を形成
する際に、前記第2のマスクパターンを用いて選択的エ
ッチングを行なって、前記第2の絶縁膜の第2の領域に
第2の配線溝を形成する工程を含むことを特徴とする請
求項1に記載の半導体装置の製造方法。 - 【請求項5】 前記第1の配線溝を形成する工程は、前
記第2のマスクパターンを用いて選択的エッチングを行
なって前記第1の絶縁膜に前記第1の配線溝の下部を形
成する際に、前記第2のマスクパターンを除去する工程
を含むことを特徴とする請求項4に記載の半導体装置の
製造方法。 - 【請求項6】 薄膜化された前記第2の絶縁膜の膜厚は
10nm〜50nmであることを特徴とする請求項1に
記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001234351A JP3432216B2 (ja) | 2000-11-29 | 2001-08-02 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000362300 | 2000-11-29 | ||
JP2000-362300 | 2000-11-29 | ||
JP2001234351A JP3432216B2 (ja) | 2000-11-29 | 2001-08-02 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002231809A JP2002231809A (ja) | 2002-08-16 |
JP3432216B2 true JP3432216B2 (ja) | 2003-08-04 |
Family
ID=26604777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001234351A Expired - Fee Related JP3432216B2 (ja) | 2000-11-29 | 2001-08-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3432216B2 (ja) |
-
2001
- 2001-08-02 JP JP2001234351A patent/JP3432216B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002231809A (ja) | 2002-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5494853A (en) | Method to solve holes in passivation by metal layout | |
EP0890984B1 (en) | Method of making a dual damascene structure | |
KR100265256B1 (ko) | 반도체 장치와 그의 제조방법 | |
US6323118B1 (en) | Borderless dual damascene contact | |
US5990015A (en) | Dual damascence process | |
US6767826B2 (en) | Method of manufacturing semiconductor device | |
JP3346475B2 (ja) | 半導体集積回路の製造方法、半導体集積回路 | |
JP3448025B2 (ja) | 半導体装置の製造方法 | |
US6774031B2 (en) | Method of forming dual-damascene structure | |
KR100460771B1 (ko) | 듀얼다마신 공정에 의한 다층 배선의 형성 방법 | |
JP3920590B2 (ja) | 半導体装置の製造方法 | |
JP3183238B2 (ja) | 半導体装置の製造方法 | |
JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
US6835645B2 (en) | Method for fabricating semiconductor device | |
JP2003124309A (ja) | 銅デュアルダマシンプロセスにおけるビア及びトレンチの製造方法 | |
US6245683B1 (en) | Stress relieve pattern for damascene process | |
JP3432216B2 (ja) | 半導体装置の製造方法 | |
US6511904B1 (en) | Reverse mask and nitride layer deposition for reduction of vertical capacitance variation in multi-layer metallization systems | |
KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
US6096653A (en) | Method for fabricating conducting lines with a high topography height | |
JPH0758104A (ja) | 半導体装置の製造方法 | |
JPH11186274A (ja) | デュアル・ダマスク技術 | |
KR100328449B1 (ko) | 반도체 소자의 다마신 패턴을 이용한 금속배선 형성방법 | |
KR100393966B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
US6541368B2 (en) | Metal lines of semiconductor devices and methods for forming |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |