JP3427807B2 - Semiconductor device and electronic equipment using the same - Google Patents

Semiconductor device and electronic equipment using the same

Info

Publication number
JP3427807B2
JP3427807B2 JP2000039737A JP2000039737A JP3427807B2 JP 3427807 B2 JP3427807 B2 JP 3427807B2 JP 2000039737 A JP2000039737 A JP 2000039737A JP 2000039737 A JP2000039737 A JP 2000039737A JP 3427807 B2 JP3427807 B2 JP 3427807B2
Authority
JP
Japan
Prior art keywords
layer
wiring
semiconductor device
solder
free solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000039737A
Other languages
Japanese (ja)
Other versions
JP2000311967A (en
Inventor
康則 成塚
光子 伊藤
欣秀 山口
浩之 天明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000039737A priority Critical patent/JP3427807B2/en
Publication of JP2000311967A publication Critical patent/JP2000311967A/en
Application granted granted Critical
Publication of JP3427807B2 publication Critical patent/JP3427807B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、ＬＳＩを基板上に
搭載して機能させる電子機器全般に関する配線基板（回
路基板）の構造およびその製造方法、半導体装置および
その製造方法並びに電子機器に関し、特に、信頼性と低
コストとの両立を要求される電子機器に適切な配線基板
の構造およびその製造方法、半導体装置およびその製造
方法並びに電子機器および半導体装置実装構造体に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a wiring board (circuit board) and a method for manufacturing the same, a semiconductor device and a method for manufacturing the same, and an electronic device, which relate to an electronic device in which an LSI is mounted on a substrate and functions. The present invention relates to a structure of a wiring board suitable for an electronic device that requires both reliability and low cost, a manufacturing method thereof, a semiconductor device and a manufacturing method thereof, and an electronic device and a semiconductor device mounting structure.

【０００２】[0002]

【従来の技術】上記配線基板の従来技術としては、特開
昭６２−２６３６６１号公報がある。2. Description of the Related Art As a conventional technique for the above wiring board, there is JP-A-62-263661.

【０００３】この従来技術には、基板上で相互接続を行
うための多層金属構造体において、上記基板上に付着さ
れたＴｉ、Ｂａ、ＣｒおよびＴａの群から選ばれた接着
層と、上記接着層上に付着されたＣｕ、Ｆｅ、Ａｌ、Ａ
ｇ、ＮｉおよびＡｕの群から選ばれた応力緩和層と、Ｔ
ｉまたはジルコニウムからなるバリア層と、ぬれ可能な
表面層とを有することが記載されている。According to this prior art, in a multilayer metal structure for making interconnections on a substrate, an adhesive layer selected from the group of Ti, Ba, Cr and Ta deposited on the substrate and the adhesive Cu, Fe, Al, A deposited on the layer
a stress relaxation layer selected from the group consisting of g, Ni and Au, and T
It is described to have a barrier layer made of i or zirconium and a wettable surface layer.

【０００４】ところで、配線基板を外部回路と接続する
ために配線層とはんだとを直接接続すると、はんだ接続
時、あるいはその後の経時的変化によりはんだの成分元
素原子と配線層成分元素原子とが相互に拡散して配線構
成材料が消失していく現象（はんだ食われ）が起こる。
このような現象に伴って、はんだと配線の構成材から成
る合金層が生成されるため、接続部分が脆く、高抵抗に
なるといった弊害が起こる。更に、はんだ食われが進行
すると配線材の下面まではんだが到達し、配線材と下地
との接着性が失われるため、接続部分が下地から剥離す
るという不良を発生する。When the wiring layer and the solder are directly connected to connect the wiring board to an external circuit, the constituent element atoms of the solder and the constituent element atoms of the wiring layer are mutually interacted with each other due to a change with time during the solder connection or thereafter. Phenomenon (solder erosion) occurs in which the wiring constituent materials are diffused and disappear.
Due to such a phenomenon, an alloy layer composed of solder and wiring constituent materials is generated, so that the connection portion becomes brittle and the resistance becomes high. Further, when the solder erosion progresses, the solder reaches the lower surface of the wiring material, and the adhesiveness between the wiring material and the base is lost, so that a defect that the connecting portion is separated from the base occurs.

【０００５】このため、通常、はんだ接続する部分で上
記の不良が発生するのを防ぐために、２通りの対策を行
っている。For this reason, in order to prevent the above-mentioned defects from occurring in the solder connection portion, two measures are usually taken.

【０００６】一つの方法は、配線材の厚さを厚くするこ
とにより、製造工程中及び機器使用中にはんだが配線の
下面まで到達しないようにすることである。[0006] One method is to increase the thickness of the wiring material so that the solder does not reach the lower surface of the wiring during the manufacturing process and during the use of the device.

【０００７】もう一つの方法は、配線の上にはんだ食わ
れに対して耐性が高い材料を被覆し、この材料の中では
んだの浸食を止めることで配線をはんだから保護するこ
とである。Another method is to protect the wiring from the solder by coating a material having a high resistance to solder erosion on the wiring and stopping the erosion of the solder in the material.

【０００８】前者の配線材の厚さを厚くする方法は、上
記の接続部に生成する合金層による強度低下の問題に関
しては改善されず、更に配線材の厚さが厚くなるために
その後の絶縁層の形成及び加工等他の工程に技術的困難
引き起こすことになる。The former method of increasing the thickness of the wiring material is not improved with respect to the problem of the strength reduction due to the alloy layer formed in the above-mentioned connection portion, and the subsequent insulation due to the increased thickness of the wiring material. This will cause technical difficulties in other steps such as layer formation and processing.

【０００９】また、後者のはんだに対する耐性の高い層
すなわちＵＢＭ（Ｕｎｄｅｒ ｂｕｍｐ ｍｅｔａｌ）
あるいはＢＬＭ（Ｂａｌｌ Ｌｉｍｉｔｉｎｇ Ｍｅｔ
ａｌｌｕｒｇｙ）と呼ばれるはんだ拡散バリア層を形成
する方法は、一般に配線材としては使わない金属、例え
ば、Ｎｉ、Ｎｉ−Ｃｒ、Ｎｉ−Ｃｕ、Ｐｔ等の層を新た
に形成加工する必要が有り、工程が長くなる上に加工に
関して高度な技術が必要になる。The latter layer having a high resistance to solder, that is, UBM (Under bump metal)
Alternatively, BLM (Ball Limiting Met)
The method of forming a solder diffusion barrier layer called “alurgy” requires that a metal that is not generally used as a wiring material, for example, a layer of Ni, Ni—Cr, Ni—Cu, Pt, or the like is newly formed and processed. In addition to increasing the length, it requires advanced technology for processing.

【００１０】他方、電子機器の高性能化及び多機能化に
伴い、これに用いられる配線基板はその中に収納する配
線の総配線長が急激に増大しつつあり、このため配線が
微細になると共に多層化が強く求められるようになって
きた。更に、配線基板中の信号の伝送品質の点から、配
線の形状及び位置精度等の点の要求が厳しくなって来て
おり、上記のように外部との接続部の機能を確保するた
めに配線の仕様を変更することが困難になってきた。こ
のため、先進的な電子機器においては配線は電気的な特
性から決まる仕様で形成し、接続部分は上記のはんだ耐
性の高い材料で接続電極を別の層に形成する構造が主流
になりつつある。On the other hand, with the higher performance and multi-functionality of electronic equipment, the total wiring length of the wiring accommodated in the wiring board used therein is rapidly increasing, which makes the wiring fine. Along with this, there has been a strong demand for multiple layers. Furthermore, from the viewpoint of the signal transmission quality in the wiring board, the requirements for the shape and position accuracy of the wiring are becoming stricter, and as described above, the wiring is required to ensure the function of the connection part with the outside. It has become difficult to change the specifications. For this reason, in the advanced electronic equipment, the wiring is being formed according to the specifications determined by the electrical characteristics, and the connecting portion is formed of the above-mentioned material having high solder resistance and the connecting electrode is formed in another layer. .

【００１１】しかしながら、このような構造は上述のよ
うに、配線製造工程が長大化、高度化してその製造コス
トが顕著に増大するという課題を有していた。However, such a structure, as described above, has a problem in that the wiring manufacturing process becomes long and sophisticated, and the manufacturing cost thereof remarkably increases.

【００１２】更に今後の配線基板の微細配線化において
は、はんだの接合電極の面積が小さな配線基板を接続す
る、いわゆるマイクロソルダリングが必要になり、ＵＢ
Ｍの金属組成や膜厚及びこれの加工に関しては一層高度
な技術が必要になってくるという課題を有している。Further, in the future miniaturization of wiring boards, so-called micro soldering for connecting wiring boards having a small area of solder bonding electrodes is required, and UB
There is a problem that more advanced technology is required for the metal composition and film thickness of M and the processing thereof.

【００１３】本発明の目的は、上記課題を解決すべく、
高い接続信頼性を備えた安価な高密度な配線基板および
半導体装置を提供することにある。An object of the present invention is to solve the above problems.
An object of the present invention is to provide an inexpensive high-density wiring board and a semiconductor device having high connection reliability.

【００１４】また、本発明の他の目的は、高い接続信頼
性を備えた高密度な配線基板および半導体装置を低コス
トで製造することができるようにした配線基板の製造方
法および半導体装置の製造方法を提供することにある。Another object of the present invention is to manufacture a wiring board and a semiconductor device having a high connection reliability and a high density at a low cost, and a method of manufacturing a wiring board and a semiconductor device. To provide a method.

【００１５】また、本発明の更に他の目的は、高い接続
信頼性を備えた安価な高密度な配線基板および半導体装
置を備えた電子機器および半導体装置実装構造体を提供
することにある。Still another object of the present invention is to provide an electronic equipment and a semiconductor device mounting structure provided with an inexpensive and high-density wiring board having a high connection reliability and a semiconductor device.

【００１６】[0016]

【課題を解決するための手段】本発明は、上記目的を達
成するために、基板上に設けられた絶縁層と、Ｃｕの層
と、該Ｃｕの層とその下部に存在する前記絶縁層との間
に、前記Ｃｕの層と前記絶縁層とを密着させる層として
配されたＣｒまたはＴｉの層とを積層して形成した配線
とを有し、更に、外部接続用のはんだを、前記配線にお
けるＣｕの層について拡散合金化させて前記Ｃｒまたは
Ｔｉの層に到達せしめて接続させて構成したことを特徴
とする配線基板である。In order to achieve the above object, the present invention provides an insulating layer provided on a substrate, a Cu layer, the Cu layer and the insulating layer existing thereunder. And a wiring formed by laminating a layer of Cr or Ti arranged as a layer for adhering the Cu layer and the insulating layer, and further, a solder for external connection is used for the wiring. The wiring board is characterized in that the Cu layer in (1) is diffusion alloyed to reach the Cr or Ti layer and are connected to the layer.

【００１７】また、本発明は、電極を有し、該電極を露
出するように穴を形成した絶縁層を被覆した基板と、前
記電極に接続され、前記絶縁層に密着されるＣｒまたは
Ｔｉの層と該ＣｒまたはＴｉの層の上に密着するＣｕの
層とで積層して形成された配線と、該配線を覆ってはん
だ接合用の穴を開けた保護膜と、該保護膜に開けられた
はんだ接合用の穴に搭載され、前記配線におけるＣｕの
層を拡散合金化させて前記ＣｒまたはＴｉの層に到達せ
しめて接続させて構成した外部接続用のはんだとを有す
ることを特徴とする配線基板である。Further, according to the present invention, a substrate having an electrode and covered with an insulating layer in which a hole is formed so as to expose the electrode, and Cr or Ti connected to the electrode and adhered to the insulating layer are used. Wiring formed by laminating a layer and a Cu layer that adheres on the Cr or Ti layer, a protective film that covers the wiring and has holes for soldering, and a protective film formed on the protective film. And a solder for external connection, which is mounted in a hole for solder joining and is formed by diffusion alloying a Cu layer in the wiring to reach the Cr or Ti layer for connection. It is a wiring board.

【００１８】また、本発明は、前記配線基板の外部接続
用のはんだを、Ｓｎを含有するはんだで形成することを
特徴とする。また、本発明は、前記配線基板の配線にお
いて、Ｃｕの層の厚さが０．１μｍ程度〜１０μｍ程度
であることを特徴とする。また、本発明は、前記配線基
板の配線において、Ｃｕの層と保護膜との間にＣｒの層
を設けたことを特徴とする。また、本発明は、前記配線
基板の絶縁層が有機樹脂層を含むことを特徴とする。ま
た、本発明は、前記配線基板の外部接続用のはんだが、
基板上の電極に接続された配線層に直接接続して構成す
ることを特徴とする。また、本発明は、前記配線基板の
Ｃｕの層と外部接続用のはんだとの間に、はんだの濡れ
性を改善するために、Ａｕ層またはＮｉ／Ａｕ層または
プリフラックスのような防錆層を設けたことを特徴とす
る。Further, the present invention is characterized in that the solder for external connection of the wiring board is formed of a solder containing Sn. Further, the present invention is characterized in that in the wiring of the wiring board, the thickness of the Cu layer is about 0.1 μm to 10 μm. Further, the present invention is characterized in that a Cr layer is provided between the Cu layer and the protective film in the wiring of the wiring board. Further, the present invention is characterized in that the insulating layer of the wiring board includes an organic resin layer. Further, the present invention is a solder for external connection of the wiring board,
It is characterized by being directly connected to the wiring layer connected to the electrode on the substrate. In addition, the present invention provides a rust preventive layer such as an Au layer, a Ni / Au layer, or a preflux between the Cu layer of the wiring board and the solder for external connection in order to improve the wettability of the solder. Is provided.

【００１９】また、本発明は、前記配線基板における外
部接続用のはんだを、電子部品に接続して構成したこと
を特徴とする電子機器である。Further, the present invention is an electronic apparatus characterized in that the external connection solder on the wiring board is connected to an electronic component.

【００２０】また、本発明は、基板上に絶縁層を形成す
る絶縁層形成工程と、該絶縁層形成工程で形成された絶
縁層上にＣｒまたはＴｉの層とＣｕの層とを積層して成
膜し、配線を形成する配線形成工程と、外部接続用のは
んだを前記配線形成工程で形成された配線におけるＣｕ
の層を拡散進行（拡散合金化）させて前記ＣｒまたはＴ
ｉの層に到達せしめて接続させるリフロー工程とを有す
ることを特徴とする配線基板の製造方法である。Further, according to the present invention, an insulating layer forming step of forming an insulating layer on a substrate, and a Cr or Ti layer and a Cu layer are laminated on the insulating layer formed in the insulating layer forming step. A wiring forming step of forming a film and forming a wiring, and a solder for external connection Cu in the wiring formed in the wiring forming step
Of the above Cr or T by diffusing the layer of
and a reflow step of reaching and connecting the layer i.

【００２１】また、本発明は、電極を有する基板上に絶
縁膜を被覆し、前記電極を露出するように穴を形成する
絶縁膜形成工程と、前記電極に接続され、前記絶縁層に
密着されるＣｒまたはＴｉの層と該ＣｒまたはＴｉの層
の上に密着するＣｕの層とを積層して成膜し、配線を形
成する配線形成工程と、該配線形成工程で形成された配
線を覆うように保護膜を形成し、はんだ接合用の穴を開
ける保護膜形成工程と、外部接続用のはんだを前記保護
膜形成工程で開けられたはんだ接合用の穴に搭載し、前
記配線におけるＣｕの層を拡散進行（拡散合金化）させ
て前記ＣｒまたはＴｉの層に到達せしめて接続させるリ
フロー工程とを有することを特徴とする配線基板の製造
方法である。Further, according to the present invention, a step of forming an insulating film on a substrate having an electrode and forming a hole so as to expose the electrode, and a step of connecting to the electrode and adhering to the insulating layer. A wiring forming step of forming a wiring by stacking a Cr or Ti layer and a Cu layer that adheres on the Cr or Ti layer to form a wiring, and covering the wiring formed in the wiring forming step. Forming a protective film, and forming a hole for solder bonding, forming a protective film, and mounting solder for external connection in the solder bonding hole opened in the protective film forming process, And a reflow step in which the layers are diffused (diffused into an alloy) to reach the Cr or Ti layer and are connected to each other.

【００２２】また、本発明は、電極を有し、該電極を露
出するように穴を形成した絶縁層を被覆した半導体基板
と、前記電極に接続され、前記絶縁層に密着されるＣｒ
またはＴｉの層と該ＣｒまたはＴｉの層の上に密着する
Ｃｕの層とで積層して形成された配線と、該配線を覆っ
てはんだ接合用の穴を開けた保護膜と、該保護膜に開け
られたはんだ接合用の穴に搭載され、前記配線における
Ｃｕの層を拡散進行（拡散合金化）させて前記Ｃｒまた
はＴｉの層に到達せしめて接続させて構成された外部接
続用のはんだとで構成したことを特徴とする半導体装置
である。Further, according to the present invention, a semiconductor substrate having an electrode and covering an insulating layer in which a hole is formed so as to expose the electrode, and a Cr connected to the electrode and adhered to the insulating layer
Alternatively, a wiring formed by laminating a Ti layer and a Cu layer that adheres on the Cr or Ti layer, a protective film that covers the wiring and has a hole for solder bonding, and the protective film Solder for external connection, which is mounted in a hole for solder joining opened in the wiring, and is formed by diffusing (diffusing alloying) the Cu layer in the wiring to reach the Cr or Ti layer for connection. It is a semiconductor device characterized by being constituted by

【００２３】また、本発明は、前記半導体装置の配線に
おいて、Ｃｕの層と保護膜との間にＣｒの層を設けたこ
とを特徴とする。また、本発明は、前記半導体装置の絶
縁層が有機樹脂層を含むことを特徴とする。Further, the present invention is characterized in that a Cr layer is provided between a Cu layer and a protective film in the wiring of the semiconductor device. Further, the present invention is characterized in that the insulating layer of the semiconductor device includes an organic resin layer.

【００２４】また、本発明は、前記半導体装置における
外部接続用のはんだを、実装基板等の電子部品に接続実
装して構成したことを特徴とする半導体装置実装構造体
である。Further, the present invention is a semiconductor device mounting structure characterized in that the external connection solder of the semiconductor device is connected and mounted on an electronic component such as a mounting substrate.

【００２５】以上説明したように、本発明によれば、Ｕ
ＢＭを成膜する必要が無いため、上記のようなＵＢＭ形
成プロセス増加と技術的な困難さから開放される。ま
た、配線は接続部分とは無関係に電気的に求められる厚
さで形成することが可能となり、電気特性の改善が可能
となる。更に全体プロセスが短くなって製造コストの点
でも有利となる。As explained above, according to the present invention, U
Since it is not necessary to form a BM film, the above-mentioned increase in the UBM formation process and technical difficulty are released. Further, the wiring can be formed with a thickness that is electrically required regardless of the connection portion, and the electrical characteristics can be improved. Further, the whole process is shortened, which is advantageous in terms of manufacturing cost.

【００２６】[0026]

【発明の実施の形態】本発明に係る配線基板および半導
体装置並びに半導体装置実装構造体および電子機器の実
施の形態について図面を用いて説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a wiring board, a semiconductor device, a semiconductor device mounting structure and electronic equipment according to the present invention will be described with reference to the drawings.

【００２７】本発明は、配線層下部に設けた配線と下地
との密着力確保のために形成していた接着属金属とはん
だ材料とに特定の組合わせのものを使用することによ
り、接着層金属に接着機能とはんだ溶食耐性機能とを兼
備させることができることを見出したことにある。According to the present invention, the adhesive layer is formed by using a specific combination of the adhesive metal and the solder material formed to secure the adhesion between the wiring provided under the wiring layer and the base. It has been found that a metal can have both an adhesive function and a solder corrosion resistance function.

【００２８】ところで、はんだ材料としては、最近では
環境対応の観点から、ＰｂフリーであるＳｎ−Ａｇ系の
はんだが主流になろうとしている。何れにしても、Ｓｎ
−Ｐｂ系のはんだも含むＳｎを含有するはんだにおいて
は、基本的には、Ｓｎと電極金属との合金化により接続
が達成されるため、電極金属とＳｎとの合金形成の反応
がはんだ食われに対する耐性を左右することになる。By the way, as a solder material, recently, from the viewpoint of environmental friendliness, Sn—Ag type solder, which is Pb-free, is about to become the mainstream. In any case, Sn
In a Sn-containing solder that also includes a Pb-based solder, basically, a connection is achieved by alloying Sn and an electrode metal, so that the reaction of alloy formation between the electrode metal and Sn is eroded by solder. Resistance will be affected.

【００２９】本発明者等は、Ｃｒ及びＴｉがＳｎとの合
金形成においてに対して非常に耐性が高いことが判った
ため、これをはんだ接続用の電極とすることを検討した
が、これらの金属は何れも化学的に非常に活性なため、
大気中では瞬間的に酸化膜が形成されてしまい、融けた
はんだをはじいてしまうために接続できないこと、及び
通常の方法ではこの酸化膜を完全には除去できないこと
を確認した。The inventors of the present invention have found that Cr and Ti have extremely high resistance to the formation of an alloy with Sn. Therefore, they have studied using them as electrodes for solder connection. Are chemically very active,
It was confirmed that an oxide film was instantaneously formed in the atmosphere and the molten solder was repelled, so that the connection could not be made, and that the oxide film could not be completely removed by the usual method.

【００３０】そこで、はんだと接合しやすい金属でこれ
らの金属の表面を被覆することを試み、被覆層としては
酸化防止及びコスト等の点からＣｕが最も適当であるこ
とを見出した。Therefore, an attempt was made to coat the surfaces of these metals with a metal that is easy to bond with solder, and it was found that Cu is most suitable as a coating layer from the viewpoints of preventing oxidation and cost.

【００３１】また、ＣｒまたはＴｉ層に対しては、上記
の被覆層をはんだ付けの段階ではんだが突き抜けて、Ｃ
ｒまたはＴｉ層にはんだが到達していないと、接合の信
頼性が不安定であることも見出した。これは、長期の使
用中に被覆層中をはんだが拡散してＣｒまたはＴｉ層に
到達しても、時間をかけて被覆層を透過してくる酸素に
よりＣｒまたはＴｉ層と被覆層との界面に極薄い酸化層
が形成されてしまうことがあり、はんだが金属のＣｒま
たはＴｉ層に到達できないためであると推測される。こ
のため、被覆層であるＣｕ層の膜厚は、工程中で酸素を
遮断する必要性から０．１μｍ以上、はんだ付けの際に
はんだが突き抜ける必要があることから、厚くても１０
μｍ以下であることが必要である。Further, with respect to the Cr or Ti layer, the solder penetrates through the above coating layer at the stage of soldering, and C
It has also been found that the reliability of bonding is unstable when the solder does not reach the r or Ti layer. This is because even if the solder diffuses in the coating layer and reaches the Cr or Ti layer during long-term use, the oxygen that permeates the coating layer over time causes the interface between the Cr or Ti layer and the coating layer. It is presumed that this is because an extremely thin oxide layer may be formed on the surface, and the solder cannot reach the metallic Cr or Ti layer. Therefore, the film thickness of the Cu layer, which is the coating layer, is 0.1 μm or more because it is necessary to block oxygen during the process, and the solder needs to penetrate through at the time of soldering.
It must be less than or equal to μm.

【００３２】本発明は、これらの検討結果を勘案して考
案されたものであり、ＣｒまたはＴｉ層を接着層及びは
んだ拡散防止層として用いると共に、酸化防止のための
被覆層として実用的には最も低抵抗の材料であるＣｕを
適用したものである。そして、配線材料として、Ｃｒ／
Ｃｕ／ＣｒまたはＴｉ／Ｃｕ／Ｃｒの積層で構成し、こ
れらの積層配線の一部のＣｕ層を露出させ、この部分を
そのままはんだ付け電極として用いるようにした。但
し、そのためには上述のように、はんだ付け工程の段階
でＳｎを含むはんだがＣｕ層を突き抜けて接着層である
下層のＣｒまたはＴｉ層に確実に到達することが必要で
ある。The present invention was devised in consideration of the results of these studies, and uses a Cr or Ti layer as an adhesive layer and a solder diffusion preventing layer, and practically as a coating layer for preventing oxidation. This is the one to which Cu, which is the lowest resistance material, is applied. Then, as the wiring material, Cr /
It was constructed by stacking Cu / Cr or Ti / Cu / Cr, exposing a part of the Cu layer of these stacked wirings, and using this part as it was as a soldering electrode. However, for that purpose, as described above, it is necessary that the solder containing Sn surely penetrates the Cu layer and reaches the lower Cr or Ti layer as the adhesive layer at the stage of the soldering step.

【００３３】本発明に係る配線基板および半導体装置
は、図１に示すようにＬＳＩ（半導体チップ）やＭＣＭ
用等の基板１１と、該基板１１上に形成されたＡｌ、Ａ
ｕ、Ａｇ等の電極（バンプ）１２と、該電極１２に接続
された配線１３と、該配線１３と基板１１との間に設け
られたポリイミドやＳｉＯ2、ＳｉＮ等からなる絶縁膜
（応力緩和層の役目もする）１５と、上記配線１３の表
面を保護し、しかもはんだ１７を接続（接合）する部分
を穴あけした保護膜１６と、該保護膜１６にあけられた
部分に設けられ、実装基板等の外部回路の電極と接続実
装されるはんだ１７とによって構成される。As shown in FIG. 1, a wiring board and a semiconductor device according to the present invention include an LSI (semiconductor chip) and an MCM.
Substrate 11, etc., and Al, A formed on the substrate 11
An electrode (bump) 12 made of u, Ag, etc., a wiring 13 connected to the electrode 12, and an insulating film (stress relaxation layer) made of polyimide, SiO2, SiN or the like provided between the wiring 13 and the substrate 11. 15), and a protective film 16 that protects the surface of the wiring 13 and has holes for connecting (joining) the solder 17, and a mounting board provided on the protective film 16. Etc. and the solder 17 connected and mounted to the electrodes of the external circuit.

【００３４】絶縁層１５は、基板１１と外部回路である
実装基板との間の熱膨張の差などによってはんだ１７の
部分に加わる応力を緩和させるものである。The insulating layer 15 relieves stress applied to the solder 17 due to a difference in thermal expansion between the substrate 11 and a mounting substrate which is an external circuit.

【００３５】本発明に係る配線１３は、外部回路と接続
する部分に実用的には最も低抵抗の材料である０．１〜
１０μｍ程度の厚さのＣｕ層１３ａと、下地層１５側に
０．０５〜１．０μｍ程度の厚さのＣｕまたはＴｉの薄
膜層１３ｂと、保護膜１６側に０．０１〜０．３μｍ程
度の厚さのＣｒの薄膜層１３ｃとを積層成膜して構成さ
れる。薄膜層１３ｂ、１３ｃは、絶縁層１５、保護膜１
６とＣｕ層１３ａとに接着性の優れた接着性金属であ
る。なお、保護膜１６側の薄膜層１３ｃをＴｉにした場
合、選択除去が難しくなる。The wiring 13 according to the present invention is practically the lowest resistance material for the portion connected to the external circuit.
A Cu layer 13a having a thickness of about 10 μm, a Cu or Ti thin film layer 13b having a thickness of about 0.05 to 1.0 μm on the underlayer 15 side, and about 0.01 to 0.3 μm on the protective film 16 side. And a thin film layer 13c of Cr having a thickness of 3 mm. The thin film layers 13b and 13c are the insulating layer 15 and the protective film 1.
6 is an adhesive metal having excellent adhesiveness to the Cu layer 13a. Note that if the thin film layer 13c on the protective film 16 side is made of Ti, selective removal becomes difficult.

【００３６】特に、本発明に係る薄膜層１３ｂとして、
下地層（絶縁膜）１５との接着性に優れ、しかもＳｎを
含むはんだとの合金形成に対して非常に高い耐性を有す
るＣｒまたはＴｉの金属で形成した。しかし、これらＣ
ｒまたはＴｉの金属は、何れも化学的に非常に活性のた
め、大気中では瞬間時に酸化膜が形成されてしまい、融
けたはんだをはじいてしまい接続できないこと、および
通常の方法ではこの酸化膜を完全に除去することができ
ないことを確認した。そこで、はんだと接合しやすい金
属でこれらのＣｒまたはＴｉの金属の表面を被覆するこ
とを試み、被覆層１３ａとして酸化防止およびコスト等
の点からＣｕが最も適当であることを見出した。Particularly, as the thin film layer 13b according to the present invention,
It was formed of a metal of Cr or Ti which has excellent adhesiveness to the underlayer (insulating film) 15 and has very high resistance to alloy formation with a solder containing Sn. But these C
Since the metals r and Ti are both chemically very active, an oxide film is formed at a moment in the atmosphere, and the molten solder is repelled so that the connection cannot be established. It was confirmed that could not be completely removed. Therefore, an attempt was made to coat the surface of these Cr or Ti metals with a metal that is easily joined to solder, and it was found that Cu is most suitable as the coating layer 13a from the viewpoints of oxidation prevention and cost.

【００３７】次に、はんだ１７を接続するまでの、配線
基板および半導体装置の製造方法について図２を用いて
鋭明する。Next, the method of manufacturing the wiring board and the semiconductor device until the solder 17 is connected will be clarified with reference to FIG.

【００３８】まず、図２（ａ）に示すように、基板１１
がＬＳＩの場合には、Ａｌ等の電極１２上で外部接続を
行うために無機パッシベーション膜１５をドライエッチ
ングで電極（パッド）１２を少なくとも部分的に露出さ
せる開口１８が形成されている。First, as shown in FIG. 2A, the substrate 11
In the case of LSI, an opening 18 is formed to at least partially expose the electrode (pad) 12 by dry etching the inorganic passivation film 15 in order to make an external connection on the electrode 12 such as Al.

【００３９】また、図２（ａ）に示すように、基板１１
がＭＣＭ（マルチチップモジュール：ｍｕｌｔｉ−ｃｈ
ｉｐ ｍｏｄｕｌｅ）用の配線基板の場合には、絶縁層
１５の材質にあった加工法で電極（パッド）１２を少な
くとも部分的に露出させる開口１８が形成される。絶縁
層１５がポリイミド等のように有機材料であれば、フォ
トエッチング法で開口１８を形成するかまたは絶縁層を
印刷法で形成することで開口部１８を形成する。無機絶
縁層の場合もフォトエッチング法が適用できる。エッチ
ングは、ウェットエッチングまたはドライエッチングの
何れも適用可能である。なお、エッチングとして等方性
エッチングにすれば、開口１８は外側に向かって拡開し
た形状になる。また、エッチングとして異方性エッチン
グを用いても良い。Further, as shown in FIG. 2A, the substrate 11
MCM (multi-chip module: multi-ch
In the case of a wiring board for an ip module), an opening 18 for exposing the electrode (pad) 12 at least partially is formed by a processing method suitable for the material of the insulating layer 15. If the insulating layer 15 is an organic material such as polyimide, the opening 18 is formed by forming the opening 18 by a photo etching method or by forming the insulating layer by a printing method. The photoetching method can also be applied to the inorganic insulating layer. As the etching, either wet etching or dry etching can be applied. If the etching is isotropic etching, the opening 18 has a shape expanding outward. Alternatively, anisotropic etching may be used as the etching.

【００４０】次に、Ａｌ等の電極１２の表面にＣｒまた
はＴｉの薄膜１３ｂを成膜する際には、成膜直前にスパ
ッタエツチ処理を行い、Ａｌ等の電極表面の酸化膜を除
去してＡｌ等の金属を露出させ、大気に晒すことなく、
直ちに成膜を行う。酸化膜を除去しないと、この部分に
数〜数百Ωの高い抵抗を抱いてしまうことになる。Next, when the thin film 13b of Cr or Ti is formed on the surface of the electrode 12 of Al or the like, sputter etching is performed immediately before the film formation to remove the oxide film on the surface of the electrode of Al or the like. Without exposing the metal to the atmosphere,
The film is formed immediately. If the oxide film is not removed, this portion will have a high resistance of several to several hundred Ω.

【００４１】このように電極１２の表面の酸化膜を除去
した基板１１を大気に晒すことなく、直ちに、図２
（ｂ）〜図２（ｅ）に示すように配線パターン１３を形
成する。Immediately without exposing the substrate 11 from which the oxide film on the surface of the electrode 12 is removed to the atmosphere, as shown in FIG.
The wiring pattern 13 is formed as shown in FIGS.

【００４２】配線パターン１３を形成する方法として
は、２種類考えられる。第１の方法としては、図２
（ｂ）〜図２（ｄ）に示すように、最初からＣｒまたは
Ｔｉの薄膜層２０ｂ／Ｃｕ層２０ａ／Ｃｒの薄膜層２０
ｃと３層連続でスパッタ成膜し、次に、図２（ｅ）に示
すようにレジストマスク２１を用いたフォトエッチング
で不要部分を上層から順次除去する方法がある。第２の
方法としては、ＣｒまたはＴｉの薄膜層２０ｂ／Ｃｕ薄
膜層（薄く形成：０．１〜０．５μｍ程度）を連続スパ
ッタ成膜し、次にセミアディテブ法のパターンＣｕめっ
き１３ａを行い、その後不要な薄膜層部分を除去する方
法である。後者は、配線を酸化等から保護し、保護膜と
の接着力を向上させるために最後に薄くＮｉめっきを被
覆する場合もある。There are two possible methods for forming the wiring pattern 13. The first method is shown in FIG.
As shown in FIGS. 2B to 2D, from the beginning, a thin film layer 20b of Cr or Ti / a Cu layer 20a / a thin film layer 20 of Cr.
There is a method in which three layers of c and c are continuously sputter-deposited, and then unnecessary portions are sequentially removed from the upper layer by photoetching using a resist mask 21, as shown in FIG. As a second method, a Cr or Ti thin film layer 20b / Cu thin film layer (thin formation: about 0.1 to 0.5 μm) is continuously sputtered, and then pattern Cu plating 13a of a semi-additive method is performed. After that, the unnecessary thin film layer portion is removed. In the latter case, there is a case where the Ni plating is finally thinly coated in order to protect the wiring from oxidation or the like and to improve the adhesive force with the protective film.

【００４３】次に、配線パターン１３が完成した後、図
３（ａ）に示すように配線パターンの保護と電気的絶縁
を兼ねてポリイミド等の有機またはＳｉＯ2等の無機の
絶縁膜２２を被覆し、図３（ｂ）に示すようにはんだを
接続する位置にレジストマスク２３を用いたフォトエッ
チングプロセスで開口都（はんだ接合用の穴）１９を形
成し、配線１３の表面を露出させる。この状態で、Ｃｒ
のエッチング液に漬けると保護膜（絶縁膜）１６がマス
クとなり、図３（ｃ）に示す如く、上層のＣｒ膜１３ｃ
が保護膜１６の開口部１９の部分だけ除去され、Ｃｕ層
１３ａが露出することになる。Next, after the wiring pattern 13 is completed, as shown in FIG. 3 (a), an organic or inorganic insulating film 22 such as SiO2 or the like such as polyimide is coated for both protection of the wiring pattern and electrical insulation. As shown in FIG. 3B, openings (holes for solder joining) 19 are formed in a position where solder is to be connected by a photoetching process using a resist mask 23 to expose the surface of the wiring 13. In this state, Cr
When the protective film (insulating film) 16 is used as a mask when immersed in the etching solution of, the upper Cr film 13c is formed as shown in FIG.
Is removed only in the opening 19 of the protective film 16 to expose the Cu layer 13a.

【００４４】次に、本発明の最も特徴とするはんだ１７
と配線のＣｕ層との接合について説明する。はんだ材料
としては、Ｓｎを含む材料も一般的で、Ｓｎ−Ｐｂ系の
はんだははんだ材料としては最も広く用いられている
が、環境対応の観点から、ＰｂフリーであるＳｎ−Ａｇ
系のはんだを用いることにした。Next, the most characteristic solder 17 of the present invention
The connection between the wiring and the Cu layer of the wiring will be described. As a solder material, a material containing Sn is also common, and Sn-Pb-based solder is most widely used as a solder material, but Sn-Ag that is Pb-free is environmentally friendly.
I decided to use a system solder.

【００４５】これらＳｎを含むはんだにおいては、基本
的には、ＳｎとＣｕとの合金化により接続が達成される
ため、ＣｕとＳｎとの合金形成の反応がはんだ食われに
対する耐性を左右する。本発明者等は、Ｃｒ及びＴｉが
Ｓｎとの合金形成において非常に耐性が高いことが判っ
たため、これをはんだ接続用の電極とすることを検討し
たが、これらの金属は何れも化学的に非常に活性なた
め、大気中では瞬間的に酸化膜が形成されてしまい、融
けたはんだをはじいてしまうために接続できないこと、
及び通常の方法ではこの酸化膜を完全には除去できない
ことを確認した。In the solder containing Sn, basically, since the connection is achieved by alloying Sn and Cu, the reaction of the alloy formation of Cu and Sn affects the resistance to solder erosion. The inventors of the present invention have found that Cr and Ti have extremely high resistance in forming an alloy with Sn, and therefore examined using them as electrodes for solder connection. However, all of these metals are chemically Since it is very active, an oxide film is instantaneously formed in the atmosphere, and it is impossible to connect because it repels molten solder,
It was confirmed that the oxide film could not be completely removed by the usual method.

【００４６】そこで、はんだと接合しやすい金属でこれ
らの金属の表面を被覆することを試み、被覆層としては
酸化防止及びコスト等の点からＣｕが最も適当であるこ
とを見出した。Therefore, an attempt was made to coat the surfaces of these metals with a metal that is easy to join with solder, and it was found that Cu is most suitable as the coating layer from the viewpoints of preventing oxidation and cost.

【００４７】そこで、図３（ｄ）に示すように、Ｐｂフ
リーであるＳｎ−Ａｇ系はんだを保護膜１６に形成され
た開口部（はんだ接合用の穴）１９に供給し、図３
（ｅ）に示すように、はんだリフロー条件ではんだ接続
を行なう。Therefore, as shown in FIG. 3D, Pb-free Sn—Ag based solder is supplied to the openings (holes for solder joining) 19 formed in the protective film 16, and FIG.
As shown in (e), solder connection is performed under solder reflow conditions.

【００４８】即ち、ＰｂフリーはんだであるＳｎ−Ａｇ
系はんだの場合は融点が約２３０℃であり、基板１１上
の温度ばらつきを考慮してリフローは２５０℃程度で行
われる。That is, Sn-Ag which is Pb-free solder
In the case of the system solder, the melting point is about 230 ° C., and the reflow is performed at about 250 ° C. in consideration of the temperature variation on the substrate 11.

【００４９】そして、リフロー時間を、Ｃｕ層１３ａの
厚さが３μｍ程度であれば、３０秒程度、Ｃｕ層１３ａ
の厚さが５μｍ程度であれば、１分程度、Ｃｕ層１３ａ
の厚さが１０μｍ程度であれば１分３０秒から２分程度
とすることによって、Ｓｎを含むはんだにおいては、基
本的には、ＳｎとＣｕとの合金化（Ｓｎ−Ｃｕ金属間化
合物）１７ａにより接続が達成されてＣｒまたはＴｉの
下層１３ｂへ到達することができ、はんだがＣｒまたは
Ｔｉの下層１３ｂと接合されて接続強度および信頼性を
確保することができる。The reflow time is about 30 seconds if the thickness of the Cu layer 13a is about 3 μm, and the reflow time is about 30 seconds.
If the thickness of the Cu layer is about 5 μm, the Cu layer 13a
If the thickness is about 10 μm, the time is set to about 1 minute 30 seconds to about 2 minutes, so that in the solder containing Sn, basically, an alloy of Sn and Cu (Sn—Cu intermetallic compound) 17a is formed. Thus, the connection can be achieved to reach the Cr or Ti lower layer 13b, and the solder can be bonded to the Cr or Ti lower layer 13b to secure the connection strength and reliability.

【００５０】実際に、図１に拡大図で示すように、リフ
ローによってはんだの主成分Ｓｎが、Ｃｕと合金化して
拡散進行し、Ｃｒ（Ｔｉ）層１３ｂとはんだ接続され、
それ以上は進行せず、耐性を有することになる。Actually, as shown in an enlarged view in FIG. 1, the main component Sn of the solder is alloyed with Cu by diffusion and progresses in diffusion, and is soldered to the Cr (Ti) layer 13b.
It will not progress any further and will have resistance.

【００５１】次に、図４に示す如く、本発明に係る半導
体装置の一実施例である配線とはんだとの接続構造体に
ついて説明する。基板１１をＳｉウエハ、絶縁層１５を
ポリイミド層、配線１３をＣｒ（０．１μｍ程度）薄膜
層１３ｂ／Ｃｕ層１３ａ／Ｃｒ（０．０５μｍ程度）薄
膜層１３ｃの３層、保護膜１６をポリイミド膜、はんだ
としてＰｂフリーであるＳｎ−３Ａｇ系とする。はんだ
ボール径は、約２７０μｍ程度、ＵＢＭ（Ｕｎｄｅｒ
ｂｕｍｐ ｍｅｔａｌ）の径を、約２５０μｍ程度とす
る。Next, as shown in FIG. 4, a wiring and solder connection structure, which is an embodiment of the semiconductor device according to the present invention, will be described. The substrate 11 is a Si wafer, the insulating layer 15 is a polyimide layer, the wiring 13 is three layers of a Cr (about 0.1 μm) thin film layer 13b / Cu layer 13a / Cr (about 0.05 μm) thin film layer 13c, and a protective film 16 is a polyimide film. The film and the solder are made of Pb-free Sn-3Ag system. Solder ball diameter is about 270 μm, UBM (Under
The diameter of the bump metal) is about 250 μm.

【００５２】図５には、リフロー後の断面のＳＥＭ観察
を示す。リフロー温度が約２５０℃で、リフロー時間が
１分の場合では、ＵＢＭ（Ｕｎｄｅｒ ｂｕｍｐ ｍｅ
ｔａｌ）端部断面組織に示す如く、はんだがＣｕ層中を
拡散進行してＣｒ（Ｔｉ）層１３ｂに到達しているが、
まだＣｕ層が残っているため、ＥＤＸ（エネルギー分散
形Ｘ線分析法：ｅｎｅｒｇｙ ｄｉｓｐｅｒｓｉｖｅ
Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）線分析によれ
ば、Ｃｒのピークを示す位置近傍まではんだの主成分で
あるＳｎが進入してきて多く見られ、反面ＣｕはＣｕ層
１３ａが僅かに残っている状態であることが分かる。リ
フロー温度が約２５０℃で、リフロー時間が２０分程度
になると、ＵＢＭ端部断面組織に示す如く、はんだが合
金化して拡散進行してＣｒ（Ｔｉ）層１３ｂに十分に到
達し、Ｃｒ（Ｔｉ）層１３ｂとはんだ接続され、それ以
上は拡散が進行せず、はんだに対する耐性を有すること
になる。その結果、ＥＤＸ線分析によれば、Ｃｒのピー
クを示す位置近傍ではんだの主成分であるＳｎが急激に
減少してはんだの拡散がＣｒ（Ｔｉ）層１３ｂまで完全
に進行しているが、それ以上は進行せず、耐性を有して
接続信頼性を確保できたことが分かる。また、近傍に検
出されるＣｕはＳｎとの金属間化合物である。FIG. 5 shows an SEM observation of the cross section after the reflow. When the reflow temperature is about 250 ° C. and the reflow time is 1 minute, UBM (Under bump me
tal) As shown in the cross-sectional structure of the end portion, the solder diffuses in the Cu layer and reaches the Cr (Ti) layer 13b.
Since the Cu layer still remains, EDX (energy dispersive X-ray analysis: energy dispersive)
According to X-ray spectroscopy) line analysis, Sn, which is the main component of the solder, is often seen to enter near the position showing the peak of Cr, while Cu is in a state where the Cu layer 13a is slightly left. I understand. When the reflow temperature is about 250 ° C. and the reflow time is about 20 minutes, as shown in the UBM end cross-sectional structure, the solder alloys and diffuses to reach the Cr (Ti) layer 13b sufficiently to reach the Cr (Ti) layer 13b. ) Soldered to the layer 13b, diffusion does not proceed any further, and the layer has solder resistance. As a result, according to the EDX-ray analysis, Sn, which is the main component of the solder, sharply decreases in the vicinity of the position where the peak of Cr is present, and the diffusion of the solder completely progresses to the Cr (Ti) layer 13b. It can be seen that no further progress was made and the connection reliability was ensured and the connection reliability was secured. Cu detected in the vicinity is an intermetallic compound with Sn.

【００５３】図６には、初期接続強度のリフロー時間依
存性を示す。図６からも分かるように、リフロー時間が
１〜２分程度の場合、せん断強度が３２０（ｇ／バン
プ）程度を中心にばらつきが大きいことから、はんだが
合金化して拡散進行してＣｒ（Ｔｉ）層１３ｂに十分に
到達していないことが分かる。更に、リフロー時間が経
過すると、せん断強度が２９０（ｇ／バンプ）程度を中
心にばらつきが減少し、はんだが合金化して拡散進行し
てＣｒ（Ｔｉ）層１３ｂに十分に到達し、Ｃｒ（Ｔｉ）
層１３ｂとはんだ接続されたことが分かる。FIG. 6 shows the reflow time dependency of the initial connection strength. As can be seen from FIG. 6, when the reflow time is about 1 to 2 minutes, there is a large variation in the shear strength around 320 (g / bump), so that the solder alloys and diffuses to progress Cr (Ti ) It can be seen that the layer 13b is not fully reached. Further, when the reflow time elapses, the variation in shear strength is reduced around 290 (g / bump), the solder alloys and diffuses, and reaches the Cr (Ti) layer 13b sufficiently to reach the Cr (Ti) layer 13b. )
It can be seen that it has been soldered to the layer 13b.

【００５４】図７には、接続強度の信頼性（高温放置）
を示す。図７からも分かるように、１２５℃高温放置、
１５０℃高温放置、２００℃高温放置においても、せん
断強度が初期において３２０（ｇ／バンプ）程度である
状態から放置時間が約５００時間以上経過しても、せん
断強度２４０〜２５０（ｇ／バンプ）程度に低下するが
安定した状態となり、接続強度の信頼性が低下すること
がなく、確保することができることが分かる。FIG. 7 shows the reliability of the connection strength (high temperature storage).
Indicates. As you can see from Fig.7, leave at 125 ℃ high temperature,
Shear strength of 240 to 250 (g / bump) even after being left for about 500 hours or more after the shear strength was about 320 (g / bump) at the initial stage even when left at 150 ° C high temperature or 200 ° C high temperature. It can be seen that it is possible to secure the connection strength without decreasing the reliability of the connection strength.

【００５５】特に、Ｓｎ−Ａｇ系のはんだ１７がリフロ
ーの段階（はんだ付けの段階）で上記Ｃｕの被覆層１３
ａを突き抜けて、Ｃｒ（Ｔｉ）層１３ｂに到達していな
いと、接合の信頼性が不安定であることを見出した。こ
れは、長期の使用中にＣｕの被覆層１３ａ中をはんだが
拡散してＣｒ（Ｔｉ）層１３ｂに到達しても、時間をか
けてＣｕの被覆層１３ａを透過してくる酸素によりＣｒ
（Ｔｉ）層１３ｂとＣｕの被覆層１３ａとの界面に極薄
い酸化層が形成されてしまい、はんだ１７が金属のＣｒ
（Ｔｉ）層１３ｂに到達できないためであると推測され
る。このため、被覆層であるＣｕ層１３ａの膜厚は、リ
フロー工程中で酸素を遮断する必要性から０．１μｍ程
度以上、はんだ付けの際にはんだが突き抜ける必要があ
ることから、厚くても１０μｍ程度以下であることが必
要である。In particular, the Sn--Ag solder 17 is used for the Cu coating layer 13 at the reflow stage (soldering stage).
It has been found that the reliability of the bonding is unstable unless it penetrates through a and reaches the Cr (Ti) layer 13b. This is because even if the solder diffuses through the Cu coating layer 13a and reaches the Cr (Ti) layer 13b during long-term use, the oxygen is transmitted through the Cu coating layer 13a over time, so that Cr
An extremely thin oxide layer is formed at the interface between the (Ti) layer 13b and the Cu coating layer 13a, and the solder 17 is made of metallic Cr.
It is presumed that this is because the (Ti) layer 13b cannot be reached. Therefore, the film thickness of the Cu layer 13a, which is the coating layer, is about 0.1 μm or more because it is necessary to block oxygen during the reflow process, and the solder needs to penetrate through at the time of soldering. It must be below the level.

【００５６】本発明は、これらの検討結果を勘案して創
生されたものであり、配線におけるＣｒまたはＴｉ層１
３ｂを接着層及びはんだ拡散防止層として用いると共
に、酸化防止のための被覆層１３ａとしてＣｕを適用し
たものである。The present invention was made in consideration of these examination results, and the Cr or Ti layer 1 in the wiring is formed.
3b is used as an adhesive layer and a solder diffusion preventing layer, and Cu is applied as a coating layer 13a for preventing oxidation.

【００５７】この構成は、Ｃｒ／Ｃｕ／ＣｒまたはＴｉ
／Ｃｕ／Ｃｒの積層配線層であることから、本発明によ
り、これらの積層配線１３の一部のＣｕ層１３ａを露出
させ、この部分をそのままはんだ付け電極として用いる
ことができるようになる。但し、そのためには上述のよ
うに、はんだ付け工程の段階でＳｎを含むはんだ１７が
Ｃｕ層１３ａを突き抜けて接着層である下層のＣｒまた
はＴｉ層１３ｂに確実に到達することが必要である。This structure is based on Cr / Cu / Cr or Ti.
Since it is a laminated wiring layer of / Cu / Cr, according to the present invention, a part of the Cu layer 13a of the laminated wiring 13 can be exposed and this portion can be used as it is as a soldering electrode. However, for that purpose, as described above, it is necessary that the solder 17 containing Sn penetrates through the Cu layer 13a and surely reaches the lower Cr or Ti layer 13b as the adhesive layer in the step of the soldering process.

【００５８】なお、蕗出させたＣｕ層１３ｂの表面に、
Ａｕ層またはＮｉ／Ａｕ層またはプリフラックスのよう
な防錆層を設けることによって、はんだの濡れ性を改善
することができる。In addition, on the surface of the Cu layer 13b which is bled out,
The wettability of the solder can be improved by providing an anticorrosion layer such as an Au layer or a Ni / Au layer or a preflux.

【００５９】また、上記実施の形態の場合、電極１２に
接続される配線１３にはんだ１７を直接接続する場合に
ついて説明したが、電極１２と配線１３との間を接続す
る別の配線層を設けてもよい。この場合、配線１３は、
電極状に形成することになる。しかし、別の配線層を設
けるとその分プロセスが増大することになる。In the above embodiment, the case where the solder 17 is directly connected to the wiring 13 connected to the electrode 12 has been described, but another wiring layer for connecting the electrode 12 and the wiring 13 is provided. May be. In this case, the wiring 13 is
It will be formed in the shape of an electrode. However, if another wiring layer is provided, the number of processes will increase accordingly.

【００６０】他の実施の形態を図８に示す。Another embodiment is shown in FIG.

【００６１】図８に示す如く、基板上の電極１２が予め
接続に適した配置で形成されている場合は、配線１３を
形成する必要がないため、外力及び雰囲気から基板を保
護するための保護膜１６の開口部１９を電極１２の直上
に形成し、この開口部１９及び開口部の縁の部分を利用
して接続用の電極形成のため本特許の積層金属層である
Ｃｒ層又はＴｉ層１３ｂを０．１μｍの厚さで形成し、
その上にＣｕ層１３ａを０．５〜３μｍの厚さで形成
し、更に最上層にＣｒ１３ｃを０．０５〜０．１μｍの
厚さで形成する。その後、形成したこれらの金属層をフ
ォトリソグラフ技術によるレジスト形成を行った後、Ｃ
ｒ層１３ｃ，１３ｂを塩酸又はフェリシアン化カリウム
系の液、Ｃｕ層１３ａを硝酸又は塩化第二鉄系の液によ
り、不要部分を順次エッチングにより除去する。この場
合、Ｃｒのエッチング液としてフェリシアン化カリウム
系の液を用いると、サイドエッチングが殆ど起こらない
ため、１回のレジストパターン形成で電極パターンを形
成することが可能である。実際のはんだ接続にあたって
は、最上層のＣｒ膜１３ａをエッチング液で除去して乾
燥させた後、直ちにフラックス２０を塗布することで、
Ａｕのような高価な酸化防止膜を形成することなく、は
んだ接続時の濡れ不足不良を防止することが可能であ
る。As shown in FIG. 8, when the electrodes 12 on the substrate are formed in advance in an arrangement suitable for connection, it is not necessary to form the wiring 13, and therefore the protection for protecting the substrate from external force and atmosphere is required. An opening 19 of the film 16 is formed immediately above the electrode 12, and a Cr layer or a Ti layer which is a laminated metal layer of the present patent for forming an electrode for connection by utilizing the opening 19 and the edge portion of the opening. 13b is formed with a thickness of 0.1 μm,
A Cu layer 13a is formed thereon with a thickness of 0.5 to 3 μm, and a Cr 13c is further formed on the uppermost layer with a thickness of 0.05 to 0.1 μm. After that, a resist is formed on these formed metal layers by a photolithographic technique, and then C
Unnecessary portions are sequentially removed by etching using r-layers 13c and 13b with hydrochloric acid or potassium ferricyanide-based solution and Cu layer 13a with nitric acid or ferric chloride-based solution. In this case, when a potassium ferricyanide-based solution is used as the Cr etching solution, side etching hardly occurs, so that the electrode pattern can be formed by forming the resist pattern once. In actual solder connection, the uppermost Cr film 13a is removed with an etching solution and dried, and then the flux 20 is immediately applied,
It is possible to prevent insufficient wetting defects during solder connection without forming an expensive antioxidant film such as Au.

【００６２】上記工程により形成した接続パッドに対し
てはんだ接続を行うと、前述の実施例の場合と異なり図
９に示す如く接続パッドの側面にまで溶けたはんだが回
り込む。従って、溶融はんだ耐性に劣る金属を構成材料
として用いていると、横からもはんだによる電極の浸食
が起こるために実質の接続パッド面積が小さくなってし
まうことがあり、接続強度が低下する。しかし、本特許
による上記の材料で構成された接続パッドは、溶融はん
だ耐性がさほど優れているわけではないＣｕ層１３ａが
無くなっても、はんだ１７はＣｒ層又はＴｉ層１３ｂと
接続し、更にＣｒ層又はＴｉ層１３ｂは下の基板と接着
しているため、接続強度の低下は殆ど起こらない。これ
は、Ｃｒが溶融はんだに対する耐性が非常に優れるため
である。When solder connection is made to the connection pad formed by the above process, unlike the case of the above-mentioned embodiment, the melted solder wraps around to the side surface of the connection pad as shown in FIG. Therefore, if a metal having poor resistance to molten solder is used as a constituent material, the electrode may be corroded laterally from the side and the actual connection pad area may be reduced, resulting in a decrease in connection strength. However, in the connection pad made of the above-mentioned material according to the present patent, the solder 17 is connected to the Cr layer or the Ti layer 13b even if the Cu layer 13a, which is not so excellent in molten solder resistance, disappears, Since the layer or the Ti layer 13b is adhered to the underlying substrate, the connection strength is hardly reduced. This is because Cr has extremely excellent resistance to molten solder.

【００６３】今後の実装の高密度化の有力な方法として
３次元実装が提案され、試作を行った例も報告されてい
る。この実装に於いては、ＬＳＩチップの裏面から研磨
を行いチップを非常に薄くした後、Ｓｉ部分に電気的接
続用の貫通穴を開けてこの穴をを通して他のＬＳＩと接
続することになる。このため、接続の方法としていくつ
かの方法が試みられているが、最も実用的な方法は、は
んだを用いる方法である。この方法では、図９に示す如
くＳｉ２１を薄く研磨した後に穴加工を行い、素子・配
線層２２側に設けてある接続用電極１２とはんだで接続
することになるため、従来と異なり電極１２の裏面には
んだ１７が接続することになる。この場合、ＬＳＩの製
造プロセスで、電極１２の膜厚を厚くすることは技術的
に困難が伴う上、コストの点でも実用的でない。Three-dimensional mounting has been proposed as an effective method for increasing the packing density in the future, and an example of trial manufacture has been reported. In this mounting, after polishing the back surface of the LSI chip to make the chip very thin, a through hole for electrical connection is made in the Si portion and another LSI is connected through this hole. For this reason, some methods have been tried as connection methods, but the most practical method is to use solder. According to this method, as shown in FIG. 9, Si 21 is thinly polished and then holes are formed, and the connection electrode 12 provided on the element / wiring layer 22 side is connected by soldering. The solder 17 will be connected to the back surface. In this case, it is technically difficult to increase the film thickness of the electrode 12 in the LSI manufacturing process, and it is not practical in terms of cost.

【００６４】そこで、本発明による材料構成のはんだ接
続用の電極を用いると、配線として前記実施例に示した
ようなＣｕ１３ａをＣｒ層又はＴｉ層１３ｂで挟み込ん
だ積層配線１３の構造とすることで、裏面からはんだ接
合する場合でも、はんだ１７側から見ると前記実施例で
のはんだ接続部分と全く同じ構成になる。従って、本発
明による電極材料と構成を用いることで、図１０に示す
如く、Ｓｉ２１側及び素子・配線層２２側のどちらから
のはんだ接合にも対応できる構成を１層で実現すること
が可能である。Therefore, when the electrode for solder connection having the material constitution according to the present invention is used, the structure of the laminated wiring 13 in which the Cu 13a is sandwiched by the Cr layer or the Ti layer 13b as shown in the above-mentioned embodiment can be obtained. Even when the solder bonding is performed from the back surface, the structure is exactly the same as that of the solder connection portion in the above embodiment when viewed from the solder 17 side. Therefore, by using the electrode material and the constitution according to the present invention, as shown in FIG. 10, it is possible to realize a constitution capable of coping with solder bonding from either the Si 21 side or the element / wiring layer 22 side. is there.

【００６５】以上説明した本発明に係る配線基板または
半導体装置のはんだを基板の電極等に接続実装すること
によって、電子機器または半導体装置実装構造体を構成
することができる。この電子機器や半導体装置実装構造
体が高性能化及び多機能化に伴って、配線が微細になる
と共に多層化が強く求められるようになってきたとして
も、外部との接続部の機能を確保することができる。An electronic device or a semiconductor device mounting structure can be constructed by connecting and mounting the solder of the wiring substrate or the semiconductor device according to the present invention described above to the electrodes or the like of the substrate. Even if the wiring becomes finer and the number of layers increases, as the electronic equipment and semiconductor device mounting structure become more sophisticated and multifunctional, the function of the external connection is secured. can do.

【００６６】[0066]

【発明の効果】本発明によれば、高い接続信頼性を有
し、しかも電気的特性を考慮した高密度な配線基板また
は半導体装置を容易に実現することができる効果を奏す
る。According to the present invention, it is possible to easily realize a high-density wiring board or a semiconductor device having high connection reliability and considering electric characteristics.

【００６７】また、本発明によれば、高い接続信頼性を
有し、しかも電気的特性を考慮した高密度な配線基板ま
たは半導体装置をプロセスを短くして低コストで製造す
ることができる効果を奏する。Further, according to the present invention, it is possible to manufacture a high-density wiring board or a semiconductor device having a high connection reliability and in consideration of electrical characteristics at a low cost by shortening the process. Play.

【００６８】また、本発明によれば、高い接続信頼性を
有し、しかも電気的特性を考慮した安価な高密度な配線
基板および半導体装置を備えた電子機器や半導体装置実
装構造体を実現することができる効果を奏する。Further, according to the present invention, an electronic device or a semiconductor device mounting structure having a high-density wiring board and a semiconductor device, which has a high connection reliability and is inexpensive and which takes electrical characteristics into consideration, can be realized. There is an effect that can be.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明に係る配線基板および半導体装置の一実
施例を示す断面図である。FIG. 1 is a sectional view showing an embodiment of a wiring board and a semiconductor device according to the present invention.

【図２】本発明に係る配線基板および半導体装置の製造
プロセスの一実施例の前半を説明するための図である。FIG. 2 is a diagram for explaining the first half of one embodiment of the manufacturing process of the wiring board and the semiconductor device according to the present invention.

【図３】本発明に係る配線基板および半導体装置の製造
プロセスの一実施例の後半を説明するための図である。FIG. 3 is a diagram for explaining the latter half of one embodiment of the manufacturing process of the wiring board and the semiconductor device according to the present invention.

【図４】本発明に係る配線基板および半導体装置の他の
実施例を示す断面図である。FIG. 4 is a sectional view showing another embodiment of the wiring board and the semiconductor device according to the present invention.

【図５】図４に示す実施例におけるリフロー後の断面の
ＳＥＭ観察を示す図である。5 is a view showing SEM observation of a cross section after reflow in the example shown in FIG.

【図６】図４に示す実施例における初期接続強度のリフ
ロー時間依存性について示す図である。6 is a diagram showing the reflow time dependency of the initial connection strength in the embodiment shown in FIG.

【図７】図４に示す実施例における高温放置の接続強度
の信頼性を示す図である。7 is a diagram showing the reliability of connection strength when left at high temperature in the embodiment shown in FIG.

【図８】本発明に係る配線基板および半導体装置の一実
施例を示す断面図である。FIG. 8 is a sectional view showing an embodiment of a wiring board and a semiconductor device according to the present invention.

【図９】本発明に係る配線基板および半導体装置の一実
施例を示す断面図である。FIG. 9 is a sectional view showing an embodiment of a wiring board and a semiconductor device according to the present invention.

【図１０】本発明に係る配線基板および半導体装置の一
実施例を示す断面図である。FIG. 10 is a sectional view showing an embodiment of a wiring board and a semiconductor device according to the present invention.

【符号の説明】[Explanation of symbols]

１１…基板、１２…電極（パッド）、１３…配線（積層
配線）、１３ａ…Ｃｕの層、１３ｂ…ＣｒまたはＴｉの
層、１３ｃ…Ｃｒの層、１５…絶縁層（応力緩和層）、
１６…保線膜（保護層）、１７…はんだ、１７ａ…合金
化（Ｓｎ−Ｃｕ金属間化合物）、１８…開口、１９…開
口部（はんだ接合用の穴）11 ... Substrate, 12 ... Electrode (pad), 13 ... Wiring (laminated wiring), 13a ... Cu layer, 13b ... Cr or Ti layer, 13c ... Cr layer, 15 ... Insulating layer (stress relaxation layer),
16 ... Wire-maintaining film (protective layer), 17 ... Solder, 17a ... Alloying (Sn-Cu intermetallic compound), 18 ... Opening, 19 ... Opening (hole for solder joining)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 天明 浩之 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (56)参考文献 特開 平７−297321（ＪＰ，Ａ) 特開 昭57−30356（ＪＰ，Ａ) 特開 平10−284846（ＪＰ，Ａ) 特開 平６−53648（ＪＰ，Ａ) 特開 平８−45990（ＪＰ，Ａ) 実用新案登録3027269（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 - 23/15 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiroyuki Tenmei, 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa, Hitachi, Ltd., Institute of Industrial Science (56) Reference JP-A-7-297321 (JP, A) 57-30356 (JP, A) JP 10-284846 (JP, A) JP 6-53648 (JP, A) JP 8-45990 (JP, A) Utility model registration 3027269 (JP, U) ) (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 23/12-23/15

Claims (13)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】半導体チップと、該半導体チップの上に形
成された電極と、該半導体チップの上に形成され、かつ
該電極が露出するように穴を形成した絶縁膜と、該絶縁
膜の上に形成され、かつ該電極に電気的に接続された配
線と、該配線と電気的に接続される外部接続用のＰｂフ
リーはんだを有する半導体装置であって、該配線は、Ｃ
ｒ層又はＴｉ層からなる第一の層と、該第一の層の上に
形成されたＣｕ層からなる第二の層を少なくとも有し、 該配線と該外部接続用のＰｂフリーはんだとは、該外部
接続用のＰｂフリーはんだを、該配線におけるＣｕ層に
対して拡散合金化させて該Ｃｒ層又はＴｉ層に到達せし
めて接続されていることを特徴とする半導体装置。1. A semiconductor chip, an electrode formed on the semiconductor chip, an insulating film formed on the semiconductor chip and having a hole so that the electrode is exposed, and an insulating film of the insulating film. What is claimed is: 1. A semiconductor device, comprising: a wiring formed above and electrically connected to the electrode; and a Pb-free solder for external connection electrically connected to the wiring, wherein the wiring is C
At least a first layer composed of an r layer or a Ti layer and a second layer composed of a Cu layer formed on the first layer, and the wiring and the Pb-free solder for external connection are , Pb-free solder for the external connection to the Cu layer in the wiring
On the other hand , the semiconductor device is characterized in that it is diffusion alloyed and reaches the Cr layer or Ti layer to be connected. 【請求項２】半導体チップと、該半導体チップの上に形
成された電極と、該半導体チップの上に形成され、かつ
該電極が露出するように穴を形成した絶縁膜と、該絶縁
膜の上に形成され、かつ該電極に電気的に接続された配
線と、該配線を覆ってはんだ接合用の穴をあけた保護膜
と、該保護膜に開けられた穴に搭載され、かつ該配線と
電気的に接続される外部接続用のＰｂフリーはんだを有
する半導体装置であって、 該配線は、Ｃｒ層又はＴｉ層からなる第一の層と、該第
一の層の上に形成されたＣｕ層からなる第二の層を少な
くとも有し、 該配線と該外部接続用のＰｂフリーはんだとは、該外部
接続用のＰｂフリーはんだを、該配線におけるＣｕ層に
対して拡散合金化させて該Ｃｒ層又はＴｉ層に到達せし
めて接続されていることを特徴とする半導体装置。2. A semiconductor chip, an electrode formed on the semiconductor chip, an insulating film formed on the semiconductor chip and having a hole so that the electrode is exposed, and an insulating film of the insulating film. A wiring formed on the electrode and electrically connected to the electrode, a protective film covering the wiring and having a hole for solder bonding, and the wiring mounted on the hole formed in the protective film A semiconductor device having a Pb-free solder for external connection electrically connected to the wiring, wherein the wiring is formed on a first layer made of a Cr layer or a Ti layer, and on the first layer. The wiring and the Pb-free solder for external connection have at least a second layer made of a Cu layer, and the Pb-free solder for external connection is provided on the Cu layer in the wiring.
On the other hand , the semiconductor device is characterized in that it is diffusion alloyed and reaches the Cr layer or Ti layer to be connected. 【請求項３】請求項２記載の半導体装置であって、 該外部接続用のＰｂフリーはんだと該配線との構成材か
らなる金属間化合物が該Ｃｒ層又はＴｉ層と接触してい
る領域は、 該保護膜に開けられた穴のうち、該配線側の開口部より
も広いことを特徴とする半導体装置。3. The semiconductor device according to claim 2, wherein the region where the intermetallic compound made of the constituent material of the Pb-free solder for external connection and the wiring is in contact with the Cr layer or the Ti layer. A semiconductor device characterized in that the hole formed in the protective film is wider than the opening on the wiring side. 【請求項４】請求項１から３のいずれかに記載の半導体
装置であって、 該配線におけるＣｕ層の厚さが０．１μｍ〜１０μｍで
あることを特徴とする半導体装置。4. The semiconductor device according to claim 1, wherein the Cu layer in the wiring has a thickness of 0.1 μm to 10 μm. 【請求項５】請求項１から４のいずれかに記載の半導体
装置であって、 該配線におけるＣｕ層の上にＣｒ層を有することを特徴
とする半導体装置。5. The semiconductor device according to claim 1, wherein a Cr layer is provided on the Cu layer in the wiring. 【請求項６】請求項１から５のいずれかに記載の半導体
装置であって、 該絶縁膜は、該半導体装置と該半導体装置が実装される
ものとの間に生じる応力を緩和することを特徴とする半
導体装置。6. The semiconductor device according to claim 1, wherein the insulating film relieves stress generated between the semiconductor device and a semiconductor device on which the semiconductor device is mounted. Characteristic semiconductor device. 【請求項７】請求項１から６のいずれかに記載の半導体
装置であって、 該Ｐｂフリーはんだは、Ｓｎ−Ａｇ系はんだであること
を特徴とする半導体装置。7. The semiconductor device according to claim 1, wherein the Pb-free solder is a Sn—Ag based solder. 【請求項８】請求項１から６のいずれかに記載の半導体
装置であって、 該Ｐｂフリーはんだは、Ｓｎ−３Ａｇ系はんだであるこ
とを特徴とする半導体装置。8. The semiconductor device according to claim 1, wherein the Pb-free solder is a Sn-3Ag-based solder. 【請求項９】請求項７又は８記載の半導体装置であっ
て、 該Ｐｂフリーはんだは、さらにＣｕを含むことを特徴と
する半導体装置。9. The semiconductor device according to claim 7 or 8, wherein the Pb-free solder further contains Cu. 【請求項１０】電子機器であって、 請求項１から９のいずれかに記載の半導体装置と、該半
導体装置における該外部接続用のＰｂフリーはんだを介
して電気的に接続される電子部品とを有することを特徴
とする電子機器。10. An electronic device, comprising: the semiconductor device according to claim 1; and an electronic component electrically connected to the semiconductor device via the Pb-free solder for external connection. An electronic device comprising: 【請求項１１】外部接続用のＰｂフリーはんだを有する
半導体装置と、該半導体装置におけるＰｂフリーはんだ
を介して電気的に接続される配線基板とを有する電子機
器であって、 該半導体装置は、半導体チップと、該半導体チップの上
に形成された電極と、該半導体チップの上に形成され、
かつ該電極が露出するように穴を形成した絶縁膜と、該
絶縁膜の上に形成され、かつ該電極に電気的に接続され
ており、Ｃｒ層又はＴｉ層からなる第一の層と、該第一
の層の上に形成されたＣｕ層からなる第二の層を少なく
とも有する配線とを有し、 該配線と該外部接続用のＰｂフリーはんだとは、該外部
接続用のＰｂフリーはんだを、該配線におけるＣｕ層に
対して拡散合金化させて該Ｃｒ層又はＴｉ層に到達せし
めて接続されていることを特徴とする電子機器。11. An electronic device comprising a semiconductor device having a Pb-free solder for external connection and a wiring board electrically connected via the Pb-free solder in the semiconductor device, the semiconductor device comprising: A semiconductor chip, an electrode formed on the semiconductor chip, and formed on the semiconductor chip,
And an insulating film having a hole formed so that the electrode is exposed, a first layer formed on the insulating film and electrically connected to the electrode, the first layer being a Cr layer or a Ti layer, A wiring having at least a second layer made of a Cu layer formed on the first layer, wherein the wiring and the Pb-free solder for external connection are Pb-free solder for external connection. To the Cu layer in the wiring
On the other hand , an electronic device is characterized in that it is diffusion alloyed to reach the Cr layer or the Ti layer for connection. 【請求項１２】請求項１１記載の電子機器であって、 該外部接続用のＰｂフリーはんだと該配線との構成材か
らなる金属間化合物が該Ｃｒ層又はＴｉ層と接触してい
る領域は、 該保護膜に開けられた穴のうち、該配線側の開口部より
も広いことを特徴とする電子機器。12. The electronic device according to claim 11, wherein an area in which an intermetallic compound made of a constituent material of the Pb-free solder for external connection and the wiring is in contact with the Cr layer or the Ti layer. An electronic device characterized in that the hole formed in the protective film is wider than the opening on the wiring side. 【請求項１３】外部接続用のＰｂフリーはんだを有する
半導体装置と、該半導体装置におけるＰｂフリーはんだ
を介して電気的に接続される配線基板とを有する電子機
器であって、 該半導体装置は、半導体チップと、該半導体チップの上
に形成された電極と、該半導体チップの上に形成され、
かつ該電極が露出するように穴を形成した絶縁膜と、該
電極の上に形成されており、Ｃｒ層又はＴｉ層からなる
第一の層と、該第一の層の上に形成されたＣｕ層からな
る第二の層を少なくとも有する積層金属層とを有し、 該積層金属層と該外部接続用のＰｂフリーはんだとは、
該外部接続用のＰｂフリーはんだを、該積層金属層にお
けるＣｕ層に対して拡散合金化させて該Ｃｒ層又はＴｉ
層に到達せしめて接続されていることを特徴とする電子
機器。13. An electronic device comprising a semiconductor device having Pb-free solder for external connection, and a wiring board electrically connected via Pb-free solder in the semiconductor device, the semiconductor device comprising: A semiconductor chip, an electrode formed on the semiconductor chip, and formed on the semiconductor chip,
In addition, an insulating film having a hole formed so that the electrode is exposed, a first layer formed on the electrode and formed of a Cr layer or a Ti layer, and an insulating film formed on the first layer A laminated metal layer having at least a second layer made of a Cu layer, wherein the laminated metal layer and the Pb-free solder for external connection are
The Pb-free solder for external connection, the Cr layer or a Ti is diffused alloyed against Cu layer in the laminated metal layer
An electronic device characterized in that it is connected to reach a layer.
JP2000039737A 1999-02-26 2000-02-14 Semiconductor device and electronic equipment using the same Expired - Lifetime JP3427807B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000039737A JP3427807B2 (en) 1999-02-26 2000-02-14 Semiconductor device and electronic equipment using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4945099 1999-02-26
JP11-49450 1999-02-26
JP2000039737A JP3427807B2 (en) 1999-02-26 2000-02-14 Semiconductor device and electronic equipment using the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002371301A Division JP2003243786A (en) 1999-02-26 2002-12-24 Wiring board, manufacturing method of the same, semiconductor device, manufacturing method of the same, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2000311967A JP2000311967A (en) 2000-11-07
JP3427807B2 true JP3427807B2 (en) 2003-07-22

Family

ID=26389842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000039737A Expired - Lifetime JP3427807B2 (en) 1999-02-26 2000-02-14 Semiconductor device and electronic equipment using the same

Country Status (1)

Country Link
JP (1) JP3427807B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3027269U (en) 1994-09-08 1996-08-09 日本ミクロン株式会社 Package for electronic parts

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3027269U (en) 1994-09-08 1996-08-09 日本ミクロン株式会社 Package for electronic parts

Also Published As

Publication number Publication date
JP2000311967A (en) 2000-11-07

Similar Documents

Publication Publication Date Title
KR100482721B1 (en) Wiring board and its production method, semiconductor device and its production method, and electronic apparatus
JP3210547B2 (en) Electroplating solder terminal and method of manufacturing the same
KR100454381B1 (en) Semiconductor device and manufacturing method thereof
JP3300839B2 (en) Semiconductor device and method of manufacturing and using same
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
US6251501B1 (en) Surface mount circuit device and solder bumping method therefor
US20030006062A1 (en) Interconnect system and method of fabrication
KR20030081172A (en) Semiconductor device and method for fabricating the same
US8742558B2 (en) Component protection for advanced packaging applications
TWM397597U (en) Package structure of integrated circuit
US5800726A (en) Selective chemical etching in microelectronics fabrication
WO2002005609A1 (en) Structure for interconnecting conductors and connecting method
JP2001060760A (en) Circuit electrode and formation process thereof
JP4322189B2 (en) Semiconductor device
JP3427807B2 (en) Semiconductor device and electronic equipment using the same
JP3808365B2 (en) Semiconductor device and manufacturing method thereof
JPH11145174A (en) Semiconductor and manufacture of the same
JPH09205096A (en) Semiconductor element and fabrication method thereof, semiconductor device and fabrication method thereof
JPS6112047A (en) Manufacture of semiconductor device
JP4520665B2 (en) Printed wiring board, manufacturing method thereof, and component mounting structure
JP2003243786A (en) Wiring board, manufacturing method of the same, semiconductor device, manufacturing method of the same, and electronic apparatus
JPH03218644A (en) Connection structure of circuit board
JPH11135533A (en) Electrode structure, silicon semiconductor element provided with the electrode, its manufacture, circuit board mounting the element and its manufacture
CN1103119C (en) Process for single mask C4 solder bump fabrication
JP2006120803A (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R151 Written notification of patent or utility model registration

Ref document number: 3427807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

EXPY Cancellation because of completion of term