JP3426570B2 - スイッチング電源装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
装置に関し、特に、軽負荷時の消費電力を削減できる降
圧型チョッパ方式のスイッチング電源装置に関する。

【０００２】

【従来の技術】（第１の従来例）第１の従来例に係るス
イッチング電源装置について図面を参照しながら説明す
る。

【０００３】図７は入力側と出力側とが電気的に絶縁さ
れた従来のスイッチング電源装置の回路構成を示してい
る。図７に示すスイッチング電源装置において、例え
ば、主入力端子に入力される商用電源からの交流電流
は、ダイオードブリッジ等からなる整流器１０１により
整流される。続いて、入力コンデンサ１０２により平滑
化されて直流電圧Ｖinとなり、電力変換用のトランス１
０３に入力される。トランス１０３は、１次巻線１０３
ａ、補助巻線１０３ｂ及び２次巻線１０３ｃを有してお
り、生成された直流電圧Ｖinが１次巻線１０３ａに入力
される。

【０００４】トランス１０３の１次巻線１０３ａに入力
された直流電圧Ｖinは、パワーＭＯＳＦＥＴ等からなる
スイッチング素子１０４により制御される。このときの
スイッチング素子１０４のスイッチング動作によって、
トランス１０３の２次巻線１０３ｃに電磁誘導による起
電力が発生する。

【０００５】２次巻線１０３ｃに発生した起電力による
電流は、２次巻線１０３ｃと接続されたダイオード１１
０及び出力コンデンサ１１１により整流され且つ平滑化
されて、出力電圧Ｖｏの直流電力として負荷１１２に供
給される。

【０００６】トランス１０３の補助巻線１０３ｂにも起
電力が発生し、補助巻線１０３ｂから出力される交流電
流は、ダイオード１２１及びコンデンサ１２２からなる
補助電源部１２０により整流され平滑化されて補助電源
電圧Ｖccが生成される。

【０００７】補助電源電圧Ｖccにより駆動される制御回
路１３０は、スイッチング素子１０４のゲートに制御信
号を出力する。ここで、補助電源電圧Ｖccは、トランス
１０３の２次巻線１０３ｃから負荷１１２に供給される
出力電圧Ｖｏと比例しており、該出力電圧Ｖｏを安定さ
せる帰還信号としても用いられる。

【０００８】制御回路１３０は、スイッチング素子１０
４に印加するスイッチング信号を出力する発振器１３１
と、補助電源電圧Ｖccと基準電圧との差からなる誤差電
圧信号ＶＥＡＯを出力する誤差増幅器１３２と、スイッ
チング素子１０４を流れるドレイン電流ＩＤを検出して
素子電流検出信号ＶＣＬを出力するドレイン電流検出回
路１３３と、誤差電圧信号ＶＥＡＯと素子電流検出信号
ＶＣＬとを比較し、比較結果を出力する比較器１３４
と、比較信号に基づいてスイッチング信号の出力を制御
するスイッチング信号制御回路１３５とを有している。

【０００９】スイッチング信号制御回路１３５は、セッ
ト端子に発振器１３１からのクロック信号ＣＬＫを受
け、リセット端子に比較器１３４の出力信号を受けるＲ
Ｓフリップフロップ回路１３６と、入力端子に発振器１
３１からの最大デューティサイクル信号ＭＤＣを受け、
他の入力端子にＲＳフリップフロップ回路１３６からの
出力信号を受けるＮＡＮＤ回路１３７と、ＮＡＮＤ回路
１３７の出力信号を受け、これを反転増幅して制御信号
を出力するゲートドライバ１３８とから構成されてい
る。

【００１０】以下、前記のように構成されたスイッチン
グ電源装置の動作を説明する。

【００１１】図７において、まず、装置が起動された直
後には、商用電源からの交流電流が整流器１０１に入力
されると、入力された交流電流が整流器１０１と入力コ
ンデンサ１０２とにより、整流及び平滑化されて直流電
圧Ｖinに変換され、変換された直流電圧Ｖinはトランス
１０３の１次巻線１０３ａに印加される。このとき、直
流電圧Ｖinは、制御回路１３０に含まれる内部回路電流
供給回路１３９によっても補助巻線１０３ｂに印加さ
れ、補助電源部１２０のコンデンサ１２２が充電され
る。

【００１２】その後、補助電源部１２０において、補助
電源電圧Ｖccが制御回路１３０の起動電圧にまで達する
と、制御回路１３０が動作を開始する。これにより、ス
イッチング素子１０４へのスイッチング動作の制御が開
始されると共に、起動・停止回路１４０が、内部回路電
流供給回路１３９を停止する。

【００１３】制御回路１３０は、負荷１１２に対する出
力電圧Ｖｏが所定の電圧値で安定するように、補助電源
電圧Ｖccに基づいてスイッチング素子１０４によるスイ
ッチング動作を制御する。具体的には、負荷１１２に対
する出力電圧Ｖｏと補助電源電圧Ｖccとをトランス１０
３の補助巻線１０３ｂと２次巻線１０３ｃの巻線比に比
例した電圧とすると共に、比較器１３４に、誤差増幅器
１３２からの誤差電圧信号ＶＥＡＯと、ドレイン電流検
出回路１３３からの素子電流検出信号ＶＣＬとを比較
し、両信号ＶＥＡＯ、ＶＣＬが互いに等しくなったとき
に、ＲＳフリップフロップ回路１３６のリセット端子に
ハイレベルの出力信号を出力するようにしている。

【００１４】次に、図８のタイミングチャートに示すよ
うに、負荷変動時において、負荷１１２に対する電流供
給量が減り、負荷供給電流Ｉｏが低下すると、出力電圧
Ｖｏが若干上昇する。これ受けて、帰還側の補助電源部
１２０の補助電源電圧Ｖccも上昇し、誤差増幅器１３２
からの誤差電圧信号ＶＥＡＯが低下する。

【００１５】負荷変動時や待機時等の無負荷時及び軽負
荷時のように、誤差電圧信号ＶＥＡＯが低下した状態
で、誤差電圧信号ＶＥＡＯと素子電流検出信号ＶＣＬと
が等しくなると、比較器１３４からＲＳフリップフロッ
プ回路１３６のリセット端子にリセット信号が出力され
るため、ＮＡＮＤ回路１３７からは、定常負荷時よりも
早いタイミングでスイッチング素子１０４をオフ状態と
する信号が出力される。その結果、スイッチング素子１
０４は、スイッチング動作時におけるオン状態となる時
間が短くなるため、スイッチング素子１０４を流れるド
レイン電流ＩＤが減少する。

【００１６】このように、従来のスイッチング電源装置
の制御回路１３０は、負荷１１２に供給される負荷供給
電流Ｉｏに応じて、スイッチング素子１０４に流れるド
レイン電流ＩＤの大きさを制御することにより、軽負荷
時の消費電力を低減することができる電流モード制御方
式を採っている。

【００１７】（第２の従来例） 第２の従来例である特開平１０−３０４６５８号公報に
は、出力電圧の安定化を図り、電力損失が少ないスイッ
チング電源装置が開示されている。この従来例に係るス
イッチング電源装置は、出力電圧の値が上限電圧よりも
上昇したときにはスイッチング素子のオンオフ動作を一
時的に抑止し、出力電圧が下限電圧よりも降下したとき
にはスイッチング素子のオンオフ動作を再開する軽負荷
時開閉制御部が出力側コンデンサと並列に接続された構
成を有している。

【００１８】

【発明が解決しようとする課題】しかしながら、前記第
１の従来例に係るスイッチング電源装置は、待機時等の
軽負荷時にはスイッチング素子１０４に流れるドレイン
電流ＩＤが低減されるものの、ドレイン電流ＩＤを完全
に０にすることができないため、無負荷時でも、ある程
度の電流が流れる。従って、無負荷時においても、スイ
ッチング素子１０４のスイッチング動作によって電流が
損失するため、負荷が小さくなる程スイッチング素子１
０４における電流損失の割合が大きくなる。その結果、
電源の効率が低下して、電源の待機時の省電力化を達成
できないという問題がある。

【００１９】また、特開平１０−３０４６５８号公報に
示されているように、出力側にスイッチング素子のオン
オフ動作を制御する軽負荷時開閉制御部を設ける構成を
採ると、入力側の制御回路と出力側の軽負荷時開閉制御
部とを電気的に完全に絶縁しなければならず、１つの半
導体チップに集積化することができないという問題があ
る。

【００２０】本発明は、前記従来の問題を解決し、その
目的は、簡単な構成で軽負荷時のスイッチング損失を減
らすことにより、消費電力を削減してスイッチング電源
装置における電源効率を向上することにある。

【００２１】

【課題を解決するための手段】本発明に係る第１のスイ
ッチング電源装置は、変圧器と、第１の直流電圧を発生
する電圧源に接続された変圧器の１次巻線をスイッチン
グ駆動するスイッチング素子と、変圧器の２次巻線と接
続され、変圧器の２次側出力電圧を整流し且つ平滑化す
ることにより第２の直流電圧を生成して出力する出力電
圧生成回路と、スイッチング素子の動作を制御する制御
回路と、２次側出力電圧と比例する出力電圧を発生する
変圧器の補助巻線と接続され、その出力電圧を整流し且
つ平滑化することにより、制御回路の電源電圧を生成す
る電源電圧生成回路とを備え、制御回路は、スイッチン
グ信号を生成して出力する発振器と、スイッチング素子
を流れる電流を検出し、素子電流検出信号として出力す
る電流検出回路と、電源電圧と基準電圧とを比較して誤
差電圧信号を出力する誤差増幅器と、素子電流検出信号
と誤差電圧信号とを比較し、比較した比較信号を出力す
る比較器と、入力されるスイッチング信号に応じてセッ
ト状態となり、入力される比較信号に応じてリセット状
態となるフリップフロップ回路を含み、該フリップフロ
ップ回路の出力信号に応じてスイッチング信号を制御す
るための制御信号を出力するスイッチング信号制御回路
と、誤差電圧信号のレベルを検出して下限電圧値と上限
電圧値とを切り換えて出力する軽負荷検出用比較器と、
該軽負荷検出用比較器の出力信号に応じて動作し、誤差
電圧信号が下限電圧値よりも小さい場合には、スイッチ
ング信号がフリップフロップ回路に入力されることを停
止し、誤差電圧信号が上限電圧値よりも大きい場合に
は、スイッチング信号がフリップフロップ回路に入力さ
れることを再開するゲート手段とを含む軽負荷検出回路
とを具備している。

【００２２】第１のスイッチング電源用半導体装置によ
ると、軽負荷時には消費される電流が減少して装置の出
力電圧である第２の直流電圧が上昇すると、２次側出力
電圧、すなわち第２の直流電圧と比例した直流出力電圧
を発生する電源電圧生成回路の直流出力電圧（電源電
圧）の値が大きくなる。これにより、制御回路用の電源
電圧と基準電圧との差からなる誤差電圧信号を生成する
誤差増幅器からの誤差電圧信号の電圧値は低下する。こ
のとき、軽負荷検出回路は、誤差電圧信号が下限電圧値
よりも小さい場合にはスイッチング信号制御回路に対し
てスイッチング素子へのスイッチング信号の出力を停止
するため、スイッチング素子における損失が減り、軽負
荷時の消費電力を削減できるので、スイッチング電源装
置の電源効率を向上することができる。

【００２３】本発明に係る第２のスイッチング電源装置
は、変圧器と、第１の直流電圧を発生する電圧源に接続
された変圧器の１次巻線をスイッチング駆動するスイッ
チング素子と、変圧器の２次巻線と接続され、変圧器の
２次側出力電圧を整流し且つ平滑化することにより第２
の直流電圧を生成して出力する出力電圧生成回路と、ス
イッチング素子の動作を制御する制御回路と、第２の直
流電圧の電圧値を検出し、検出した信号を制御回路に帰
還信号として絶縁状態で帰還する出力電圧検出回路と、
２次側出力電圧と比例する出力電圧を発生する変圧器の
補助巻線と接続され、その出力電圧を整流し且つ平滑化
することにより、制御回路の電源電圧を生成する電源電
圧生成回路とを備え、制御回路は、スイッチング素子に
入力するためのスイッチング信号を生成して出力する発
振器と、スイッチング素子に流れる電流を検出し、素子
電流検出信号として出力する電流検出回路と、電源電圧
に含まれる帰還信号を検出し、検出した帰還信号をその
増減と反対向きに変化する帰還電圧信号に変換して出力
する帰還電圧変換回路と、素子電流検出信号と帰還電圧
信号とを比較し、比較した比較信号を出力する比較器
と、比較信号に基づいてスイッチング信号を制御するス
イッチング信号制御回路と、帰還電圧信号が下限電圧値
よりも小さい場合にはスイッチング信号制御回路に対し
てスイッチング素子へのスイッチング信号の出力を停止
し、帰還電圧信号が上限電圧値よりも大きい場合にはス
イッチング信号制御回路に対してスイッチング信号の出
力を開始する軽負荷検出回路とを有している。

【００２４】第２のスイッチング電源装置によると、軽
負荷時には消費される電流が減少して装置の出力電圧で
ある第２の直流電圧が上昇すると、第２の直流電圧と比
例した直流出力電圧を発生する電源電圧生成回路の直流
出力電圧（電源電圧）の値が大きくなる。さらに、第２
の直流電圧の電圧値を検出する出力電圧検出回路から制
御回路に絶縁状態で帰還する帰還信号の電流量も増え
る。これにより、制御回路の電源電圧が上昇するため、
帰還電圧変圧回路から出力され、且つ帰還信号が変換さ
れてなる帰還電圧信号は、検出した帰還信号がその増減
と反対の向きに変化するので、その電圧値は低下する。
このとき、軽負荷検出回路は、帰還電圧信号が下限電圧
値よりも小さい場合には、スイッチング信号制御回路に
対してスイッチング素子への出力を停止するため、スイ
ッチング素子における損失が減り、軽負荷時の消費電力
を削減できるので、スイッチング電源装置の電源効率を
向上することができる。

【００２５】第１又は第２のスイッチング電源装置にお
いて、上限電圧の値が下限電圧の値よりも大きくなるよ
うに設定されていることが好ましい。このようにする
と、例えば、スイッチング素子へのスイッチング信号の
出力を停止すると、第２の直流電圧の値が低下して、第
１のスイッチング電源装置の場合には誤差増幅器からの
誤差電圧信号の電圧値が上昇し、また、第２のスイッチ
ング電源装置の場合には、帰還電圧変換回路からの帰還
電圧信号の電圧値が上昇する。ここで、誤差電圧信号又
は帰還電圧信号が上限電圧値を超えて大きくなると、軽
負荷検出回路は、直ちにスイッチング信号制御回路に対
してスイッチング信号の出力を開始してしまうため、ス
イッチング信号の出力停止期間をほとんど設定できなく
なるが、上限電圧値を下限電圧値よりも大きくしておく
と、誤差電圧信号又は帰還電圧信号が上限電圧値を超え
るまでに時間的余裕（ヒステリシス特性）が生じること
により、スイッチング信号の出力停止期間を確実に設定
することができる。

【００２６】この場合に、上限電圧の値が素子電流検出
信号における振幅の最大値の約２０％であり、下限電圧
の値が素子電流検出信号における振幅の最大値の約１５
％であることが好ましい。

【００２７】第１又は第２のスイッチング電源装置にお
いて、軽負荷検出回路が、下限電圧又は上限電圧の値を
可変に設定できる検出電圧可変手段を有していることが
好ましい。このようにすると、待機時の負荷電流値を最
適化できるため、本装置を組み込むシステムの選択肢を
増やすことができる。

【００２８】

【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態について図面を参照しながら説明する。

【００２９】図１は本発明の第１の実施形態に係るスイ
ッチング電源装置の概略的な回路構成を示している。図
１に示すように、第１の実施形態に係るスイッチング電
源装置は、主入力端子１０に印加された、例えば商用電
源からの交流電流を整流し平滑された第１の直流電圧を
トランス（変圧器）１３の１時側に印加しながら、スイ
ッチング素子１４によるスイッチング動作によって、ト
ランス１３の２次側に設けられた出力電圧生成回路１６
により第２の直流電圧である出力電圧Ｖｏにまで降下さ
せて主出力端子１７に出力するスイッチング電源装置で
ある。

【００３０】以下、スイッチング電源装置を詳細に説明
する。

【００３１】トランス１３は、１次巻線１３ａ、補助巻
線１３ｂ及び２次巻線１３ｃを有している。

【００３２】主入力端子１０には、交流電流を整流する
ダイオードブリッジ等からなる整流器１１と、整流され
た信号を平滑して直流電圧Ｖinを生成する入力コンデン
サ１２とがそれぞれ並列に接続されている。生成された
直流電圧Ｖinは、トランス１３の１次巻線１３ａに入力
された後、例えばＮ型パワーＭＯＳＦＥＴからなるスイ
ッチング素子１４のドレイン端子ＴDに入力される。こ
こで、スイッチング素子１４のソース端子Ｔｓは主入力
端子１０のローレベル側の端子と接続され、そのゲート
には、該スイッチング素子１４の動作を制御する制御回
路１５から出力される制御信号が入力される。

【００３３】トランス１３の２次巻線１３ｃには、出力
電圧生成回路１６が接続されている。出力電圧生成回路
１６は、直流電圧Ｖinが印加された１次巻線１３ａをス
イッチングする時の電磁誘導による電流を整流する第１
のダイオード１６１と、整流された信号を平滑化する出
力コンデンサ１６２とから構成されている。

【００３４】出力電圧生成回路１６と接続されている主
出力端子１７は、そのハイレベル側の端子とローレベル
側の端子との間に負荷１８が接続され、該負荷１８には
負荷供給電流Ｉｏが流れる。

【００３５】トランス１３の補助巻線１３ｂには、制御
回路１５の補助電源電圧Ｖccを生成する電源電圧生成回
路としての電源回路１９が接続されている。電源回路１
９は、直流電圧Ｖinが印加された１次巻線１３ａをスイ
ッチングする時の電磁誘導による電流を整流する第２の
ダイオード１９１と、整流された信号を平滑化する電源
コンデンサ１９２とから構成されている。ここでは、補
助巻線１３ｂは、補助電源電圧Ｖccと出力電圧Ｖｏとが
比例するように設けられている。また、電源回路１９に
より、生成される補助電源電圧Ｖccは、制御回路１５の
制御端子Ｔｃに印加される。

【００３６】なお、本実施形態においては、破線２０で
囲まれる領域、すなわちスイッチング素子１４と制御回
路１５とを含み、少なくともドレイン端子ＴD 、ソース
端子Ｔｓ及び制御端子Ｔｃの３端子で外部との入出力が
可能な領域を基板上形成領域２０と呼び、この基板上形
成領域２０が１つの半導体チップに形成可能であること
を表わしている。

【００３７】制御回路１５は、スイッチング素子１４に
印加する、発振周波数が１００ＫＨｚ程度のスイッチン
グ信号を生成して出力する発振器２１と、抵抗を介して
降下させた補助電源電圧Ｖccを逆相端子に受け、正相端
子に受ける基準電圧との差からなる誤差電圧信号ＶＥＡ
Ｏを生成して出力する誤差増幅器２２と、スイッチング
素子を流れるドレイン電流ＩＤを検出し、検出したドレ
イン電流ＩＤを電圧に変換し、素子電流検出信号ＶＣＬ
として出力するドレイン電流検出回路２３と、誤差電圧
信号ＶＥＡＯと素子電流検出信号ＶＣＬとを比較し、比
較した比較信号を出力するドレイン電流検出用比較器２
４と、比較信号に基づいてスイッチング信号の出力を制
御するスイッチング信号制御回路２５と、誤差電圧信号
ＶＥＡＯが下限電圧値よりも小さい場合にはスイッチン
グ信号制御回路２５に対してスイッチング素子１４への
スイッチング信号の出力を停止し、誤差電圧信号ＶＥＡ
Ｏが上限電圧値よりも大きい場合にはスイッチング信号
制御回路２５に対してスイッチング信号の出力を開始す
る軽負荷検出回路４０とを有している。ここで、誤差増
幅器２２の逆相入力端子は、スイッチング素子１４のソ
ース端子Ｔｓとも抵抗を介して接続されている。

【００３８】さらに、制御回路１５は、スイッチング素
子１４のドレイン端子ＴD と制御回路１５の制御端子Ｔ
ｃとの間に接続され且つ制御回路１５に対して起動用の
電流を供給する内部回路電流供給回路２９と、該内部回
路電流供給回路２９の出力側とスイッチを介して接続さ
れ、制御回路１５の起動又は停止時にスイッチング信号
制御回路２５の動作を制御する起動・停止回路３０とを
有している。

【００３９】スイッチング信号制御回路２５は、セット
端子Ｓに軽負荷検出回路４０の出力信号を受け、リセッ
ト端子Ｒにドレイン電流検出用比較器２４の出力信号を
受けるＲＳフリップフロップ回路２６と、第１の入力端
子に起動・停止回路３０の出力信号を受け、第２の入力
端子に発振器２１からの最大デューティサイクル信号Ｍ
ＤＣを受け、第３の入力端子にＲＳフリップフロップ回
路２６からの出力信号を受けるＮＡＮＤ回路２７と、Ｎ
ＡＮＤ回路２７の出力信号を受け、受けた出力信号を反
転増幅した制御信号をスイッチング素子１４のゲートに
出力するインバータからなるゲートドライバ２８とから
構成されている。

【００４０】軽負荷検出回路４０は、基準電圧源４１
と、正相入力端子に誤差増幅器２２からの誤差電圧信号
ＶＥＡＯを受け、逆相入力端子に基準電圧源４１からの
基準電圧ＶＲを受ける軽負荷検出用比較器４２と、一つ
の入力端子に軽負荷検出用比較器４２の出力信号を受
け、他の入力端子に発振器からのクロック信号ＣＬＫを
受けるＡＮＤ回路４３とから構成されている。基準電圧
源４１は、軽負荷検出用比較器４２の出力を受けて、基
準電圧ＶＲの値が変更可能となるように構成されてい
る。

【００４１】軽負荷検出用比較器４２は、入力される誤
差電圧信号ＶＥＡＯと基準電圧ＶＲとを比較して、誤差
電圧信号ＶＥＡＯが基準電圧ＶＲよりも大きい場合に、
ＡＮＤ回路４３に対してハイレベルの信号を出力する。
逆に、誤差電圧信号ＶＥＡＯが基準電圧ＶＲよりも小さ
い場合には、ＡＮＤ回路４３に対してローレベルの信号
を出力するため、ＲＳフリップフロップ回路２６の出力
信号がローレベルとなるので、ゲートドライバ２８から
の制御信号の出力を停止させることができる。

【００４２】また、誤差増幅器２２の出力側には、誤差
電圧信号ＶＥＡＯの最大値をクランプするＰＮＰ型バイ
ポーラトランジスタからなる過電流保護回路３１が設け
られており、誤差電圧信号ＶＥＡＯがクランプ値を超え
る場合には、スイッチング素子１４のソース端子Ｔｓへ
過電流を短絡させることにより、該スイッチング素子１
４を保護することができる。

【００４３】また、本実施形態に係るスイッチング電源
装置は、直流電圧Ｖin及び出力電圧Ｖｏの電圧値に制限
はないが、一例として、直流電圧Ｖinの値が１００Ｖ〜
２００Ｖで、出力電圧Ｖｏの値が２５Ｖとすれば、この
１チップ化により、スイッチング電源装置の部品点数が
削減されるため、スイッチング電源装置のサイズをも小
さくでき、より小型化及び低価格化を実現できる。

【００４４】また、スイッチング素子１４にＮ型ＭＯＳ
ＦＥＴを用いたが、代わりにＮＰＮ型バイポーラトラン
ジスタを用いてもよい。

【００４５】以下、前記のように構成されたスイッチン
グ電源装置の動作について図面を参照しながら説明す
る。

【００４６】図２は本実施形態に係るスイッチング電源
装置の動作タイミングを表わしている。まず、制御回路
１５が起動するまでの間は、起動・停止回路３０は内部
回路電流供給回路２９と電源回路１９内の電源コンデン
サ１９２の陽極とを接続するように閉じている。

【００４７】次に、装置が起動され、主入力端子１０に
交流電流が入力され始めると、内部回路電流供給回路２
９から電源コンデンサ１９２の陽極に電流が流れ、制御
回路１５の補助電源電圧Ｖccの値が上昇する。この補助
電源電圧Ｖccの値が制御回路１５の起動電圧に達する
と、制御回路１５が動作を行えるようになるので、起動
・停止回路３０は、内部回路電流供給回路２９と電源コ
ンデンサ１９２との接続を切断する。これにより、内部
電流供給回路２９は、起動時にのみ動作するため、通常
動作時における制御回路１５の消費電力を抑えることが
できる。

【００４８】次に、図２に示すように、定常負荷時にお
いては、基準電圧源４１の基準電圧ＶＲの値は下限電圧
値ＶＲ１に設定されている。

【００４９】その後、例えば、負荷供給電流Ｉｏが減少
するような軽負荷となる負荷変動が生じると、負荷１８
に対する電力供給が過剰となって、出力電圧Ｖｏの電圧
値は若干上昇する。この出力電圧Ｖｏの値が上昇するこ
とにより、帰還側の電源回路１９の補助電源電圧Ｖccも
上昇する。

【００５０】補助電源電圧Ｖccが上昇すると、制御回路
１５において、誤差増幅器２２の逆相端子に印加される
電圧が上昇するため、誤差増幅器２２から出力される誤
差電圧信号ＶＥＡＯの電圧値が低下する。このとき、ド
レイン電流検出回路２３から出力される素子電流検出信
号ＶＣＬの電圧値も低下する。

【００５１】このように、本実施形態に係るスイッチン
グ電源装置は、スイッチング信号のパルス幅が負荷供給
電流Ｉｏにより変更される、いわゆる電流モードのＰＷ
Ｍ制御方式である。

【００５２】誤差電圧信号ＶＥＡＯを正相端子に受ける
軽負荷検出用比較器４２は、受けた誤差電圧信号ＶＥＡ
Ｏの値が下限電圧値ＶＲ１よりも小さくなると、ＡＮＤ
回路４３に対してローレベルの信号を出力するため、ス
イッチング信号制御回路２５のゲートドライバ２８がロ
ーレベルの制御信号のみを出力して、スイッチング素子
１４のスイッチング動作が停止する。これとほぼ同時
に、軽負荷検出用比較器４２のローレベルの出力信号を
受けて基準電圧源４１の出力電圧ＶＲは、下限電圧値Ｖ
Ｒ１から上限電圧値ＶＲ２に変更される。

【００５３】待機時のような軽負荷又は無負荷状態とな
ると、出力電圧生成回路１６に対して電力の供給が行な
われなくなるため、負荷１８への電力供給が出力コンデ
ンサ１６２からのみ行なわれるようになるので、出力電
圧Ｖｏは徐々に低下する。これにより、誤差増幅器２２
からの誤差電圧信号ＶＥＡＯが徐々に上昇するが、基準
電圧源４１の出力電圧ＶＲは、下限電圧ＶＲ１よりも高
い上限電圧ＶＲ２に設定されているため、図３に示すよ
うに、スイッチング素子１４によるスイッチング動作が
直ちに再開されることがない。

【００５４】さらに、出力電圧Ｖｏが低下して、逆に誤
差電圧信号ＶＥＡＯが上限電圧値ＶＲ２を越えると、軽
負荷検出用比較器４２からの出力信号が再びハイレベル
となるため、これを受けるＡＮＤ回路４３はハイレベル
の出力信号を出力できるようになるので、スイッチング
素子１４のスイッチング動作が再開される。これとほぼ
同時に、軽負荷検出用比較器４２のハイレベルの出力信
号を受けて基準電圧源４１の出力電圧ＶＲは、上限電圧
値ＶＲ２から下限電圧値ＶＲ１に再設定される。

【００５５】次に、待機時において、スイッチング素子
１４によるスイッチング動作が再開されると、スイッチ
ング素子１４に流れるドレイン電流ＩＤは、軽負荷検出
時の電流値よりも大きくなっているため、負荷１８への
電力供給が過剰となって、再び出力電圧Ｖｏが上昇し、
誤差増幅器２２からの誤差電圧信号ＶＥＡＯが低下す
る。従って、前述したように、誤差電圧信号ＶＥＡＯが
下限電圧値ＶＲ１よりも小さくなると、スイッチング素
子１４に対するスイッチング信号の出力を再度停止す
る。

【００５６】第１の実施形態においては、基準電圧源４
１から出力される基準電圧ＶＲが軽負荷状態を検出する
ことによりスイッチング動作を停止し、さらに、基準電
圧ＶＲを下限電圧値ＶＲ１から上限電圧値ＶＲ２へと変
更することにより、誤差電圧信号ＶＥＡＯが上昇して
も、直ちにスイッチング動作が開始されることがないよ
うに基準電圧ＶＲにヒステリシス特性を与えている。こ
れにより、軽負荷又は無負荷を検出している間は、スイ
ッチング素子１４に対するスイッチング制御は、スイッ
チング動作の停止と再開とが繰り返される間欠発振状態
となる。

【００５７】なお、出力電圧Ｖｏは、間欠発振状態のス
イッチング停止期間中に低下するが、この低下の度合い
は負荷供給電流Ｉｏに依存する。すなわち、負荷供給電
流Ｉｏが小さくなる程、出力電圧Ｖｏの低下が緩やかに
なる。

【００５８】また、間欠発振状態におけるスイッチング
停止期間は、負荷供給電流Ｉｏが小さくなる程長くな
る。すなわち、軽負荷になる程スイッチング素子１４の
スイッチング動作が減少することになる。

【００５９】なお、スイッチング素子１４の動作を停止
又は再開させる軽負荷検出電圧値を高く設定し過ぎると
トランス１３に音なりが発生する。一方、軽負荷検出電
圧値を低く設定し過ぎると間欠動作状態（間欠モード）
に遷移しにくくなる。このため、最適な軽負荷検出電圧
値はこれらのトレードオフによって決まることになる。
従って、一の軽負荷検出電圧値である下限電圧値ＶＲ１
を、スイッチング素子１４に流れるドレイン電流ＩＤを
規制する過電流保護電圧値の約１５％とし、他の軽負荷
検出電圧値である上限電圧値ＶＲ２を過電流保護電圧値
の約２０％とすることが好ましい。

【００６０】また、例えば出力が０．３Ｗのスイッチン
グ電源装置の場合には、従来の電源装置では消費電力が
１Ｗで電源効率が３０％程度であったが、本実施形態に
係る電源装置では消費電力が０．４５Ｗで電源効率が６
７％となり、低消費電力で且つ高効率が達成されること
を確認している。

【００６１】その上、本実施形態に係るスイッチング電
源装置は、基板上形成領域２０に、１次側、すなわち入
力側の制御回路１５及びスイッチング素子１４のみを含
むため、半導体集積回路として１チップ化することも容
易に行なえる上に、部品数を削減できるため、コストの
低減も容易となる。

【００６２】（第１の実施形態の一変形例）以下、本発
明の第１の実施形態の一変形例について図面を参照しな
がら説明する。

【００６３】図４は本発明の第１の実施形態の一変形例
に係るスイッチング電源装置の概略的な回路構成を示し
ている。図４において、図１に示す構成要素と同一の構
成要素には同一の符号を付すことにより説明を省略す
る。

【００６４】図４に示すように、本変形例に係るスイッ
チング電源装置は、一端が基板上形成領域２０の端部に
設けられた軽負荷検出電圧調整用端子ＴR を介して、軽
負荷検出用比較器４２の逆相入力端子と接続され、他端
が主入力端子１０のローレベル側と接続された検出電圧
可変手段としての軽負荷検出電圧調整用抵抗器５１を有
している。

【００６５】このように、軽負荷検出電圧調整用抵抗器
５１を設けて、軽負荷検出電圧であるＶＲ１、ＶＲ２を
適当に調整することができるようになるため、待機時に
おける必要な負荷と併せて、スイッチング素子１４のス
イッチング動作が停止又は再開する際の負荷供給電流Ｉ
ｏを最適化することができる。従って、スイッチング素
子１４及び制御回路１５が１チップ化されている場合で
あっても、軽負荷検出回路４０の下限電圧値ＶＲ１又は
上限電圧値ＶＲ２を電源装置の用途に応じて変更できる
ようになる。

【００６６】なお、本変形例においては、軽負荷検出電
圧調整用抵抗器５１を基板上形成領域２０の領域外に設
けているが、必ずしもこれに限られず、所望の抵抗値を
決定した後に、基板上形成領域２０に組み込むようにし
ても良い。

【００６７】（第２の実施形態）以下、本発明の第２の
実施形態について図面を参照しながら説明する。

【００６８】図５は本発明の第２の実施形態に係るスイ
ッチング電源装置の概略的な回路構成を示している。図
５において、図１に示すスイッチング電源装置の構成要
素と同一の構成要素には同一の符号を付すことにより説
明を省略する。

【００６９】図５に示すように、第２の実施形態に係る
スイッチング電源装置は、トランス１３の２次巻線１３
ｃと並列に接続され、第２の直流電圧である出力電圧Ｖ
ｏを検出する出力電圧検出回路６１と、検出した信号を
１次側の制御回路１５に帰還信号Ｉccとして絶縁状態で
帰還可能なフォトカプラとを備えている。なお、本実施
形態においては、フォトカプラが出力電圧検出回路６１
の一部に含まれているとする。

【００７０】フォトカップラは、２次側の出力電圧検出
回路６１と接続された発光ダイオード部６２ａと、電源
回路１９及び制御端子Ｔｃの間に接続された受光トラン
ジスタ部６２ｂとから構成されている。

【００７１】制御端子Ｔｃと、ドレイン電流検出用比較
器２４及び軽負荷検出回路４０との間には、抵抗器及び
第１のシャントレギュレータ６３を介すると共に、出力
電圧検出回路６１から帰還される帰還信号Ｉccをその増
減と反対の向きに変化する帰還電圧信号ＶＣＯに変換し
て出力する帰還電圧変換回路６４が接続されている。

【００７２】出力電圧検出回路６１は、主出力端子１７
に並列に接続され、出力電圧Ｖｏを分圧する第１の抵抗
器６１１及び第２の抵抗器６１２と、制御端子に第１の
抵抗器６１１及び第２の抵抗器６１２との接続部６１３
の分圧を受け、陽極が第２の抵抗器６１２の接続部６１
３の反対側の端子と接続され、陰極が発光ダイオード部
６２ａの陰極と接続されたサイリスタからなる第２のシ
ャントレギュレータ６１４とを含んでいる。発光ダイオ
ード部６２ａの陽極は抵抗器を介して出力電圧生成回路
１６の第１のダイオード１６１の陰極（出力端子）と接
続されている。

【００７３】帰還電圧変換回路６４の入力端子とスイッ
チング素子１４のソース端子Ｔｓとの間には、帰還電圧
変換回路６４のためのゲイン調整用抵抗器６５が接続さ
れている。

【００７４】第１のシャントレギュレータ６３は、ソー
スに帰還信号Ｉccが降圧された電圧を受け、ドレインが
ゲイン調整用抵抗器６５と接続されたＰ型ＭＯＳＦＥＴ
と、逆相端子にＰ型ＭＯＳＦＥＴのソース電位を受け、
正相端子に基準電圧を受け、比較結果をＰ型ＭＯＳＦＥ
Ｔのゲートに出力する比較器とから構成されている。こ
れにより、補助電源電圧Ｖccが所定の電圧に達するまで
は、帰還電圧変換回路６４は起動しない。

【００７５】帰還電圧変換回路６４は、逆相端子に帰還
信号Ｉccによりゲイン調整用抵抗器６５に生じる電圧を
受け、正相端子に基準電圧を受ける比較器６４１と、ゲ
ートに比較器６４１の出力信号を受けるＰ型ＭＯＳＦＥ
Ｔ６４２と、ゲート及びドレインにＰ型ＭＯＳＦＥＴ６
４２の出力電圧を受ける第１のＮ型ＭＯＳＦＥＴ６４３
と、該第１のＮ型ＭＯＳＦＥＴ６４３とゲートを共有す
る第２のＮ型ＭＯＳＦＥＴ６４４とを含んでいる。抵抗
器６４５を介して電源電圧を受ける第２のＮ型ＭＯＳＦ
ＥＴ６４４のドレインは、帰還電圧信号ＶＣＯの出力端
子であり、第１のＮ型ＭＯＳＦＥＴ６４３及び第２のＮ
型ＭＯＳＦＥＴ６４４のソースはソース端子Ｔｓとそれ
ぞれ接続されている。

【００７６】なお、第２の実施形態に係るドレイン電流
検出用比較器２４は、その逆相端子に素子電流検出信号
ＶＣＬが直接入力されず、代わりに、逆相端子は電流源
６６とＰＮＰバイポーラトランジスタ６７のエミッタと
の間に接続されている。一方、素子電流検出信号ＶＣＬ
はＰＮＰバイポーラトランジスタ６７のベースに入力さ
れる。

【００７７】以下、第２の実施形態に係るスイッチング
電源装置の構成の特徴を説明する。第１の実施形態にお
いては、２次側の負荷状態をトランス１３の１次側への
巻線帰還のみによって検出するため、制御端子Ｔｃから
流入する帰還電流は５０μＡ程度に過ぎない。このた
め、誤差増幅器２２のゲインを高くする必要がある。

【００７８】一方、第２の実施形態においては、２次側
に出力電圧検出回路６１を設けて、２次側の負荷状態を
検出し、検出した結果をフォトカプラにより、１次側に
帰還させている。これにより、制御端子Ｔｃから制御回
路１５に流入する帰還電流である帰還信号Ｉccの電流量
は１０ｍＡ程度にも達するため、誤差増幅器２２が不要
となる。代わりに、ゲイン調整用抵抗器６５に生じる電
圧Ｖ６５を帰還電圧変換回路６４を通して２次側の負荷
状態を検出する構成とする。

【００７９】以下、前記のように構成されたスイッチン
グ電源装置の動作について図面を参照しながら説明す
る。

【００８０】図６は本実施形態に係るスイッチング電源
装置の動作タイミングを表わしている。まず、制御回路
１５が起動するまでの間は、起動・停止回路３０は内部
回路電流供給回路２９と電源回路１９内の電源コンデン
サ１９２の陽極とを接続するように閉じている。

【００８１】次に、装置が起動されて、主入力端子１０
に交流電流が入力されると、内部回路電流供給回路２９
から電源コンデンサ１９２の陽極に電流が流れ、制御回
路１５の補助電源電圧Ｖccが上昇する。この補助電源電
圧Ｖccが制御回路１５の起動電圧に達すると、制御回路
１５が動作を行なえるようになるので、起動・停止回路
３０は、内部回路電流供給回路２９と電源コンデンサ１
９２との接続を切断する。これにより、内部回路電流供
給回路２９は起動時にのみ動作するため、通常動作時に
おける制御回路１５の消費電力を抑えることができる。

【００８２】次に、図６に示すように、定常負荷時にお
いては、基準電圧源４１の基準電圧ＶＲの値は下限電圧
値ＶＲ１に設定されている。

【００８３】その後、例えば、負荷供給電流Ｉｏが現象
するような軽負荷となる負荷変動が生じると、負荷１８
に対する電力供給が過剰となって、出力電圧Ｖｏの電圧
値は若干上昇する。この出力電圧Ｖｏの値が上昇するこ
とにより、電源回路１９の補助電源電圧Ｖccが上昇する
と共に、帰還信号Ｉccの電流量が増大する。具体的に
は、図５において、出力電圧Ｖｏの値が上昇すると、２
次側の出力電圧回路６１における抵抗分圧生成用の接続
部６１３の電位が上昇して、第２のシャントレギュレー
タ６１４が導通状態となる。これにより、フォトカップ
ラの発光ダイオード部６２ａに順方向電流が流れ、１次
側の受光トランジスタ部６２ｂから制御端子Ｔｃに、２
次側の発光ダイオード部６２ａの発光量に比例した帰還
信号Ｉccが注入される。

【００８４】制御端子Ｔｃに注入される帰還信号Ｉccの
電流量が増大すると、制御回路１５における帰還電圧変
換回路６４において、電流量が増大した帰還信号Ｉccを
逆相端子に受ける比較器６４１からのＰ型ＭＯＳＦＥＴ
６４２のゲートに対する出力値が低下する。その結果、
Ｐ型ＭＯＳＦＥＴ６４２は低インピーダンスとなり、該
Ｐ型ＭＯＳＦＥＴ６４２のドレイン電位が上昇するた
め、該ドレイン電位をゲートに受ける第２のＮ型ＭＯＳ
ＦＥＴ６４４も低インピーダンスとなって、該第２のＮ
型ＭＯＳＦＥＴ６４４のドレインから出力される帰還電
圧信号ＶＣＯの電圧値が低下する。このとき、ドレイン
電流検出回路２３から出力される素子電流検出信号ＶＣ
Ｌの電圧値も低下する。

【００８５】この帰還電圧信号ＶＣＯを正相端子に受け
る軽負荷検出用比較器４２は、受けた帰還電圧信号ＶＣ
Ｏの値が下限電圧値ＶＲ１よりも小さくなると、ＡＮＤ
回路４３に対してローレベルの信号を出力するため、ス
イッチング信号制御回路２５のゲートドライバ２８がロ
ーレベルの制御信号のみを出力して、スイッチング素子
１４のスイッチング動作が停止する。これとほぼ同時
に、軽負荷検出用比較器４２のローレベルの出力信号を
受けて基準電圧源４１の出力電圧ＶＲは、下限電圧値Ｖ
Ｒ１から上限電圧値ＶＲ２に変更される。

【００８６】待機時のような軽負荷又は無負荷状態とな
ると、出力電圧生成回路１６に対して電力の供給が行な
われなくなるため、負荷１８への電力供給が出力コンデ
ンサ１６２からのみ行なわれるようになるので、出力電
圧Ｖｏは徐々に低下する。これにより、帰還電圧変換回
路６４からの帰還電圧信号ＶＣＯが徐々に上昇するが、
基準電圧源４１の出力電圧ＶＲは、下限電圧ＶＲ１より
も高い上限電圧ＶＲ２に設定されているため、スイッチ
ング素子１４によるスイッチング動作が直ちに再開され
ることがない。

【００８７】さらに、出力電圧Ｖｏが低下して、逆に帰
還電圧信号ＶＣＯが上限電圧値ＶＲ２を越えると、軽負
荷検出用比較器４２からの出力信号が再びハイレベルと
なるため、これを受けるＡＮＤ回路４３はハイレベルの
出力信号を出力できるようになるので、スイッチング素
子１４のスイッチング動作が再開される。これとほぼ同
時に、軽負荷検出用比較器４２のハイレベルの出力信号
を受けて基準電圧源４１の出力電圧ＶＲは、上限電圧値
ＶＲ２から下限電圧値ＶＲ１に再設定される。

【００８８】次に、待機時において、スイッチング素子
１４によるスイッチング動作が再開されると、スイッチ
ング素子１４に流れるドレイン電流ＩＤは、軽負荷検出
時の電流値よりも大きくなっているため、負荷１８への
電力供給が過剰となって、再び出力電圧Ｖｏが上昇し、
帰還電圧変換回路６４からの帰還電圧信号ＶＣＯが低下
する。従って、前述したように、帰還電圧信号ＶＣＯが
下限電圧値ＶＲ１よりも小さくなると、スイッチング素
子１４に対するスイッチング信号の出力を再度停止す
る。

【００８９】第２の実施形態においても、基準電圧源４
１から出力される基準電圧ＶＲが軽負荷状態を検出する
ことによりスイッチング動作を停止し、さらに、基準電
圧ＶＲを下限電圧値ＶＲ１から上限電圧値ＶＲ２へと変
更することにより、帰還電圧信号ＶＣＯが上昇しても、
直ちにスイッチング動作が開始されることがないように
基準電圧ＶＲにヒステリシス特性を与えている。これに
より、軽負荷又は無負荷を検出している間は、スイッチ
ング素子１４に対するスイッチング制御は、スイッチン
グ動作の停止と再開とが繰り返される間欠発振状態とな
る。

【００９０】なお、出力電圧Ｖｏは、間欠発振状態のス
イッチング停止期間中に低下するが、この低下の度合い
は負荷供給電流Ｉｏに依存する。すなわち、負荷供給電
流Ｉｏが小さくなる程、出力電圧Ｖｏの低下が緩やかに
なる。

【００９１】また、間欠発振状態におけるスイッチング
停止期間は、負荷供給電流Ｉｏが小さくなる程長くな
る。すなわち、軽負荷になる程スイッチング素子１４の
スイッチング動作が減少することになる。

【００９２】また、第２の実施形態においても、スイッ
チング素子１４の動作を停止又は再開させる軽負荷検出
電圧値を高く設定し過ぎるとトランス１３に音なりが発
生する。一方、軽負荷検出電圧値を低く設定し過ぎると
間欠動作状態（間欠モード）に遷移しにくくなる。この
ため、最適な軽負荷検出電圧値はこれらのトレードオフ
によって決まることになる。従って、一の軽負荷検出電
圧である下限電圧値ＶＲ１を、スイッチング素子１４に
流れるドレイン電流ＩＤを規制する過電流保護電圧の約
１５％とし、他の軽負荷検出電圧値である上限電圧値Ｖ
Ｒ２を過電流保護電圧の約２０％とすることが好まし
い。

【００９３】また、図５に示した出力電圧検出回路６１
及び帰還電圧変換回路６４の回路構成は、これらに限定
されるものではなく、同等の機能を有する回路構成であ
れば良い。

【００９４】

【発明の効果】本発明に係る第１のスイッチング電源装
置によると、電源電圧と基準電圧との差からなる誤差電
圧信号を出力する誤差増幅器と、誤差電圧信号が下限電
圧値よりも小さい場合にスイッチング信号制御回路に対
してスイッチング素子へのスイッチング信号の出力を停
止させる軽負荷検出回路とを有しているため、スイッチ
ング素子における損失が減り、軽負荷時の消費電力を削
減して、スイッチング電源装置の電源効率を向上するこ
とができる。

【００９５】本発明に係る第２のスイッチング電源装置
によると、第１のスイッチング電源装置の効果を得られ
る上に、第２の直流電圧の電圧値を検出する出力電圧検
出回路を設けているため、この出力電圧検出回路から絶
縁状態で制御回路に帰還される帰還信号の電流量を増や
すことができるので、誤差増幅器を設ける必要がなくな
る。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るスイッチング電
源装置を示す概略的な回路図である。

【図２】本発明の第１の実施形態に係るスイッチング電
源装置の動作を示すタイミングチャートである。

【図３】本発明の第１の実施形態に係るスイッチング電
源装置における軽負荷検出用比較器に用いる基準電圧を
示すタイミングチャートである。

【図４】本発明の第１の実施形態の一変形例に係るスイ
ッチング電源装置を示す概略的な回路図である。

【図５】本発明の第２の実施形態に係るスイッチング電
源装置を示す概略的な回路図である。

【図６】本発明の第２の実施形態に係るスイッチング電
源装置の動作を示すタイミングチャートである。

【図７】従来のスイッチング電源装置を示す概略的な回
路図である。

【図８】従来のスイッチング電源装置の動作を示すタイ
ミングチャートである。

【符号の説明】

１０ 主入力端子 １１ 整流器 １２ 入力コンデンサ １３ トランス（変圧器） １３ａ １次巻線 １３ｂ 補助巻線 １３ｃ ２次巻線 １４ スイッチング素子 １５ 制御回路 １６ 出力電圧生成回路 １６１ 第１のダイオード １６２ 出力コンデンサ １７ 主出力端子 １８ 負荷 １９ 電源回路（電源電圧生成回路） １９１ 第２のダイオード １９２ 電源コンデンサ ２０ 基板上形成領域 ２１ 発振器 ２２ 誤差増幅器 ２３ 電流検出回路 ２４ ドレイン電流検出用比較器 ２５ スイッチング信号制御回路 ２６ ＲＳフリップフロップ ２７ ＮＡＮＤ回路 ２８ ゲートドライバ ２９ 内部回路電流供給回路 ３０ 起動・停止回路 ３１ 過電流検出回路 ４０ 軽負荷検出回路 ４１ 基準電圧源 ４２ 軽負荷検出用比較器 ４３ ＡＮＤ回路 ５１ 軽負荷検出電圧調整用抵抗器（検出電圧可変手
段） ６１ 出力電圧検出回路 ６１１ 第１の抵抗器 ６１２ 第２の抵抗器 ６１３ 接続部 ６１４ 第２のシャントレギュレータ ６２ａ 発光ダイオード部 ６２ｂ 受光トランジスタ部 ６３ 第１のシャントレギュレータ ６４ 帰還電圧変換回路 ６４１ 比較器 ６４２ Ｐ型ＭＯＳＦＥＴ ６４３ 第１のＮ型ＭＯＳＦＥＴ ６４４ 第２のＮ型ＭＯＳＦＥＴ ６４５ 抵抗器 ６５ ゲイン調整用抵抗器 ６６ 電流源 ６７ ＰＮＰバイポーロトランジスタ Ｔs ソース端子 ＴD ドレイン端子 Ｔc 制御端子 ＴR 軽負荷検出電圧調整用端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 諸田 尚彦 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 塩見 陽 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 山西 雄司 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平10−304658（ＪＰ，Ａ) 特開 昭62−178167（ＪＰ，Ａ) 実開 平４−10589（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 3/28

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 変圧器と、 第１の直流電圧を発生する電圧源に接続された前記変圧
   器の１次巻線をスイッチング駆動するスイッチング素子
   と、 前記変圧器の２次巻線と接続され、前記変圧器の２次側
   出力電圧を整流し且つ平滑化することにより第２の直流
   電圧を生成して出力する出力電圧生成回路と、 前記スイッチング素子の動作を制御する制御回路と、 前記２次側出力電圧と比例する出力電圧を発生する前記
   変圧器の補助巻線と接続され、その出力電圧を整流し且
   つ平滑化することにより、前記制御回路の電源電圧を生
   成する電源電圧生成回路とを備え、 前記制御回路は、ス イッチング信号を生成して出力する発振器と、 前記スイッチング素子を流れる電流を検出し、素子電流
   検出信号として出力する電流検出回路と、 前記電源電圧と基準電圧とを比較して誤差電圧信号を出
   力する誤差増幅器と、 前記素子電流検出信号と前記誤差電圧信号とを比較し、
   比較した比較信号を出力する比較器と、入力される前記スイッチング信号に応じてセット状態と
   なり、入力される前記比較信号に応じてリセット状態と
   なるフリップフロップ回路を含み、該フリップフロップ
   回路の出力信号に応じ て前記スイッチング信号を制御す
   るための制御信号を出力するスイッチング信号制御回路
   と、 前記誤差電圧信号のレベルを検出して下限電圧値と上限
   電圧値とを切り換えて出力する軽負荷検出用比較器と、
   該軽負荷検出用比較器の出力信号に応じて動作し、前記
   誤差電圧信号が前記下限電圧値よりも小さい場合には、
   前記スイッチング信号が前記フリップフロップ回路に入
   力されることを停止し、前記誤差電圧信号が前記上限電
   圧値よりも大きい場合には、前記スイッチング信号がフ
   リップフロップ回路に入力されることを再開するゲート
   手段とを含む軽負荷検出回路とを具備しているスイッチ
   ング電源装置。
2. 【請求項２】 変圧器と、第１の直流電圧を発生する電圧源に接続された前記変圧
   器の１次巻線をスイッチング駆動する スイッチング素子
   と、 前記変圧器の２次巻線と接続され、前記変圧器の２次側
   出力電圧を整流し且つ平滑化することにより第２の直流
   電圧を生成して出力する出力電圧生成回路と、 前記スイッチング素子の動作を制御する制御回路と、 前記第２の直流電圧の電圧値を検出し、検出した信号を
   前記制御回路に帰還信号として絶縁状態で帰還する出力
   電圧検出回路と、前記２次側出力電圧と比例する出力電圧を発生する 前記
   変圧器の補助巻線と接続され、その出力電圧を整流し且
   つ平滑化することにより、前記制御回路の電源電圧を生
   成する電源電圧生成回路とを備え、 前記制御回路は、 前記スイッチング素子に入力するためのスイッチング信
   号を生成して出力する発振器と、 前記スイッチング素子に流れる電流を検出し、素子電流
   検出信号として出力する電流検出回路と、 前記電源電圧に含まれる前記帰還信号を検出し、検出し
   た帰還信号をその増減と反対向きに変化する帰還電圧信
   号に変換して出力する帰還電圧変換回路と、 前記素子電流検出信号と前記帰還電圧信号とを比較し、
   比較した比較信号を出力する比較器と、 前記比較信号に基づいて前記スイッチング信号を制御す
   るスイッチング信号制御回路と、 前記帰還電圧信号が下限電圧値よりも小さい場合には前
   記スイッチング信号制御回路に対して前記スイッチング
   素子への前記スイッチング信号の出力を停止し、前記帰
   還電圧信号が上限電圧値よりも大きい場合には前記スイ
   ッチング信号制御回路に対して前記スイッチング信号の
   出力を開始する軽負荷検出回路とを有していることを特
   徴とするスイッチング電源装置。
3. 【請求項３】 前記上限電圧の値は前記下限電圧の値よ
   りも大きくなるように設定されていることを特徴とする
   請求項１又は２に記載のスイッチング電源装置。
4. 【請求項４】 前記上限電圧の値は、前記素子電流検出
   信号における振幅の最大値の約２０％であり、前記下限
   電圧の値は、前記素子電流検出信号における振幅の最大
   値の約１５％であることを特徴とする請求項３に記載の
   スイッチング電源装置。