JP3425884B2 - Wiring mask pattern data creation method and apparatus, and recording medium recording the pattern data creation program - Google Patents
Wiring mask pattern data creation method and apparatus, and recording medium recording the pattern data creation programInfo
- Publication number
- JP3425884B2 JP3425884B2 JP06569599A JP6569599A JP3425884B2 JP 3425884 B2 JP3425884 B2 JP 3425884B2 JP 06569599 A JP06569599 A JP 06569599A JP 6569599 A JP6569599 A JP 6569599A JP 3425884 B2 JP3425884 B2 JP 3425884B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- correction
- mask pattern
- pattern data
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、配線マスクパタ
ーンデータ作成方法及び装置、並びに配線マスクパター
ンデータ作成プログラムを記録した記録媒体に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring mask pattern data creating method and apparatus, and a recording medium recording a wiring mask pattern data creating program.
【０００２】[0002]
【従来の技術】半導体技術において、半導体基板に半導
体素子を形成し、その上に形成される１つ又は複数の配
線層の配線をリソグラフィ技術によって形成するに際し
て、配線マスクパターンを使用している。その配線マス
クパターンは、ＣＡＤシステムで作成された配線マスク
パターンデータを用いて製造される。そして、配線マス
クパターンは、半導体素子又は上層若しくは下層の配線
層の配線と接続するためのその端部又は途中にコンタク
トの切欠部を、必ず、有する。配線マスクパターンデー
タは、ＣＡＤシステム上では、配線マスクパターンを複
数の長方形の配線図形の連鎖とし、かつ、各配線図形を
外形認識データ形式（輪郭認識データ形式）、例えば、
長方形の配線図形の対角線上の各角の座標で表現されて
設計される。したがって、配線マスクパターンデータと
配線マスクパターンとは、設計上１対１の対応関係で認
識し得る対象である。そして、配線が配線マスクパター
ンの光学的に縮小投影されて半導体基板上の配線層に形
成されるものであるから、配線マスクパターンと上述の
１つ又は複数の配線とは、設計上では、相似した関係に
立つ。このような関係にある配線マスクパターンデータ
は、従来からＣＡＤシステムにプログラム化された配線
マスクパターンデータ作成方法によって作成されてい
る。2. Description of the Related Art In semiconductor technology, a wiring mask pattern is used when a semiconductor element is formed on a semiconductor substrate and wirings of one or a plurality of wiring layers formed thereon are formed by a lithography technology. The wiring mask pattern is manufactured using the wiring mask pattern data created by the CAD system. The wiring mask pattern always has a contact notch at its end or in the middle for connecting to the wiring of the semiconductor element or the upper or lower wiring layer. In the CAD system, the wiring mask pattern data is a wiring mask pattern which is a chain of a plurality of rectangular wiring figures, and each wiring figure is in an outer shape recognition data format (contour recognition data format), for example,
It is designed by being represented by the coordinates of each corner on the diagonal of a rectangular wiring figure. Therefore, the wiring mask pattern data and the wiring mask pattern are objects that can be recognized in a one-to-one correspondence relationship in terms of design. Since the wiring is formed on the wiring layer on the semiconductor substrate by optically reducing and projecting the wiring mask pattern, the wiring mask pattern and the above-mentioned one or more wirings are similar in design. Stand in a relationship. The wiring mask pattern data having such a relationship has been created by a wiring mask pattern data creating method conventionally programmed in a CAD system.
【０００３】この配線マスクパターンデータ作成方法に
より作成される配線マスクパターンデータを用いて製造
される配線マスクパターンは、その設計通りに製造され
る。しかし、配線マスクパターンを使用して製造される
配線は、半導体素子の微細化に伴って、ますすま微細な
線幅で形成しなければならなくなっている。そうする
と、上述した従来の配線マスクパターンデータ作成方法
のままでは、配線マスクパターンは、上述のように、設
計通りに製造されるが、その配線マスクパターンを使用
して半導体基板上方の配線層に実際に製造される配線に
は次のような技術的課題が生ずる。A wiring mask pattern manufactured by using the wiring mask pattern data created by this wiring mask pattern data creating method is manufactured as designed. However, the wiring manufactured by using the wiring mask pattern has to be formed with an increasingly fine line width as the semiconductor element is miniaturized. Then, if the conventional wiring mask pattern data creating method is used, the wiring mask pattern is manufactured as designed as described above, but the wiring mask pattern is actually used for the wiring layer above the semiconductor substrate. The following technical problems occur in the wiring manufactured in.
【０００４】すなわち、半導体基板の半導体素子の電極
に接続する配線層の配線、又は該配線層上方のいずれか
の配線層の配線を微細化して形成しようとすると、その
配線の端部に形状丸めが生ずるという問題である。この
形状丸めの問題は、上述のように、単に、実際に半導体
基板上方の１つ又は複数の配線層に形成しようとする配
線と相似形の配線マスクパターンを表す配線マスクパタ
ーンデータをＣＡＤシステム上に外形認識データ形式で
表現しただけでは、その配線マスクパターンデータを配
線マスクパターン製造装置で用いて配線マスクパターン
を製造し、製造した配線マスクパターンを露光装置で用
いて実際の配線を半導体基板上の配線層に形成しようと
したときに配線に生じてしまう問題である。具体的に
は、図１１の露光前に示す配線マスクパターンを構成す
る配線図形３０の端部３０Ｅで電子ビーム、Ｘ線等の放
射線の回折等が生じ、そのため、配線層に実際に形成さ
れた配線３０の端部３０Ｅに、図１１の露光後に示すよ
うな形状丸め３０Ｒが生じ、実際に配線層に形成される
配線が設計の形状よりも先細り形状になってしまうとい
う問題である。この形状丸めの発生は、光学的近接効果
（Optical ProximityEffect）現象として知られてい
る。上記形状丸めが生ずると、端部３３Ｅにおいて上層
の配線層の成膜時にコンタクトホール（ビアホール）に
充填されて為されるべき上層の配線との接続に欠陥が発
生し易くなったり、また、半導体集積回路の使用時に、
配線の狭幅化で電流密度が非常に高くなりエレクトロマ
イグレーション（Electro Migration ）現象が発生して
配線の断線、短絡を引き起こしたりするため、半導体集
積回路としての機能を全く果たせなくなるか、接続能力
の著しい低下を来すという好ましからざる結果を招来す
る。That is, when the wiring of the wiring layer connected to the electrode of the semiconductor element of the semiconductor substrate or the wiring of any wiring layer above the wiring layer is to be miniaturized and formed, the shape is rounded at the end of the wiring. Is a problem. As described above, the problem of rounding the shape is that wiring mask pattern data representing a wiring mask pattern similar to the wiring to be actually formed in one or a plurality of wiring layers above the semiconductor substrate is simply displayed on the CAD system. The wiring mask pattern data is used in the wiring mask pattern manufacturing device to manufacture the wiring mask pattern, and the manufactured wiring mask pattern is used in the exposure device to display the actual wiring on the semiconductor substrate. This is a problem that occurs in the wiring when it is formed in the wiring layer. Specifically, radiation such as electron beams and X-rays is diffracted at the end portion 30E of the wiring figure 30 which constitutes the wiring mask pattern shown in FIG. 11 before exposure, and therefore, the wiring pattern is actually formed on the wiring layer. The problem is that the rounded shape 30R as shown in FIG. 11 after exposure occurs at the end portion 30E of the wiring 30, and the wiring actually formed in the wiring layer has a taper shape than the designed shape. The occurrence of the rounding of the shape is known as an optical proximity effect (Optical Proximity Effect) phenomenon. When the above-described shape rounding occurs, a defect is likely to occur in the connection with the upper wiring to be filled in the contact hole (via hole) at the time of film formation of the upper wiring layer in the end portion 33E, When using integrated circuits,
The current density becomes extremely high due to the narrowing of the wiring, and the electromigration phenomenon occurs, which may cause disconnection or short circuit of the wiring, so that the function as a semiconductor integrated circuit cannot be fulfilled at all, or the connection capability is deteriorated. This has the unfavorable consequence of a significant decline.
【０００５】そして、上記問題を解決する配線マスクパ
ターンデータ作成方法も、従来から知られている。この
方法は、上述の形状丸めを略除き得る大きさの領域を予
め配線マスクパターンデータに見込むものである。図１
１乃至図１９を参照して、上述の配線マスクパターンデ
ータ作成方法について説明する。なお、図１２及び図１
３では、図１１に示す構成部分と同一の構成部分には、
同一の参照番号を用いる。また、ＣＡＤシステム上での
配線マスクパターンデータは、いずれの図形も、外形認
識データ形式で取り扱われるが、以下の説明では、説明
の輻輳化を避け、説明の簡明化を図るため、何何図形デ
ータによって表される何何図形と言わずに、単に何何図
形と呼んで説明する。なお、いずれの図形データも、当
該図形データによって表される図形の対角線上の角の座
標で表わされる。図１２に示すように、配線マスクパタ
ーンを構成する複数の長方形の配線図形のうちの１つの
配線図形（配線セグメント）３０の端部３０Ｅの周りを
上述の形状丸めの発生を防止するのに必要な大きさの補
正図形３４で囲むという手段を採用して成る。この手段
は、光学的近接効果補正（Optical Proximity Effect C
orrection）として知られている。なお、この補正図形
３４を付加された配線図形を有する配線マスクパターン
を露光に用いて形成される配線は、図１２の露光後に示
すように形状丸め３０Ｒは僅かになり、コンタクトでの
配線接続に上述のような欠点は生じない。なお、上記補
正図形３４の付加前の配線図形３０は、勿論、他の配線
図形との距離は設計規則（スペーシング規則）を満たし
て形成されている。また、上記補正図形３４の付加は、
例えば、特開平８−１５３１３６号公報に記載されてい
る。A wiring mask pattern data creating method that solves the above problem is also known. According to this method, a region of a size that can substantially eliminate the above-described shape rounding is expected in the wiring mask pattern data in advance. Figure 1
The above-mentioned wiring mask pattern data creating method will be described with reference to FIGS. 12 and 1
In 3, the same components as those shown in FIG.
Use the same reference numbers. Further, in the wiring mask pattern data on the CAD system, all figures are handled in the outline recognition data format, but in the following description, in order to avoid the congestion of the description and to simplify the description, the number of figures is Instead of saying what the figure represented by the data is, simply explaining what the figure is. It should be noted that any figure data is represented by the coordinates of diagonal corners of the figure represented by the figure data. As shown in FIG. 12, it is necessary to prevent the above-described rounding of the shape around the end portion 30E of one wiring figure (wiring segment) 30 of a plurality of rectangular wiring figures that form the wiring mask pattern. A means of enclosing the corrected figure 34 in various sizes is adopted. This means is based on Optical Proximity Effect C
orrection). It should be noted that the wiring formed by using the wiring mask pattern having the wiring graphic to which the correction graphic 34 is added for the exposure has a slight rounded shape 30R as shown after the exposure in FIG. The drawbacks mentioned above do not occur. The wiring figure 30 before the addition of the correction figure 34 is, of course, formed so that the distance from other wiring figures satisfies the design rule (spacing rule). Further, the addition of the correction figure 34 is as follows.
For example, it is described in JP-A-8-153136.
【０００６】上記配線マスクパターンデータ作成方法を
用いた配線マスクパターンデータ作成装置６０は、図１
４に示すように、補正図形付加処理部６２と、間隔埋め
処理部６４と、図形補正処理部６６と、配線図形記憶装
置６８とから概略構成され、これらの各部６２、６４、
６６の各処理は、コンピュータシステムの磁気ディスク
装置に記憶されている配線マスクパターンデータ作成プ
ログラムをコンピュータによってメモリ（ＲＡＭ）に読
み出してコンピュータで実行すことにより、行われる。
配線マスクパターンデータ作成プログラムのパターンデ
ータ作成処理手順は、図１８及び図１９にフローチャー
トに示す。A wiring mask pattern data creating apparatus 60 using the above wiring mask pattern data creating method is shown in FIG.
4, the correction figure addition processing section 62, the gap filling processing section 64, the figure correction processing section 66, and the wiring figure storage device 68 are roughly configured, and these sections 62, 64,
Each process of 66 is performed by reading the wiring mask pattern data creation program stored in the magnetic disk device of the computer system into the memory (RAM) by the computer and executing the program.
The pattern data creation processing procedure of the wiring mask pattern data creation program is shown in the flowcharts of FIGS. 18 and 19.
【０００７】その配線マスクパターンデータ作成装置６
０において、スペーシング規則を満たした配線マスクパ
ターンデータの補正処理が開始されると、その補正図形
付加処理部６２は、磁気ディスク装置等の大容量の配線
図形記憶装置６８の第１の配線図形記憶領域６８Ａから
スペーシング規則を満たした作成済みの１つの配線図形
及びコンタクト図形をメモリに読み込む（図１８のステ
ップＳＢ１）。なお、配線図形とコンタクト図形は、別
々のデータとして構成されている。このコンタクト図形
（図１２及び図１３のコンタクト図形３２）を基準にし
て水平、垂直方向に配線図形を検索して配線図形の辺が
あるか否かを判別し、配線図形３０の端部３０Ｅ（補正
図形付加場所）（図１２、図１３）を決定する（ステッ
プＳＢ２）。決定された端部３０Ｅに付加すべき補正図
形（図１２、図１３の補正図形３４）を作成し、配線図
形３０と補正図形３４とを新たな複数の配線図形（図１
５のＢＦ１、ＢＦ２）にしてそれらの配線図形ＢＦ１、
ＢＦ２のみが配線図形記憶装置６８の第２の配線図形記
憶領域６８Ｂへ出力する（ステップＳＢ３）。また、配
線図形３０、補正図形３４は、メモリから消去される。
この新たな配線図形の各々も、外形認識データ形式で表
わされている。このステップＳＢ１からステップＳＢ３
までの処理をコンタクト図形を含むすべての配線図形に
ついて行う。そして、コンタクト図形を含むすべての配
線図形について補正図形付加処理が終了したとき（ステ
ップＳＢ４のＹＥＳ）、間隔埋め処理に進む。The wiring mask pattern data creating device 6
At 0, when the correction process of the wiring mask pattern data satisfying the spacing rule is started, the correction figure addition processing unit 62 causes the first wiring figure of the large-capacity wiring figure storage device 68 such as a magnetic disk device. One created wiring pattern and contact pattern satisfying the spacing rule are read from the storage area 68A into the memory (step SB1 in FIG. 18). The wiring graphic and the contact graphic are configured as separate data. Based on this contact figure (contact figure 32 in FIGS. 12 and 13), the wiring figure is searched in the horizontal and vertical directions to determine whether or not there is a side of the wiring figure, and the end portion 30E of the wiring figure 30 ( A correction figure addition place) (FIGS. 12 and 13) is determined (step SB2). A correction figure to be added to the determined end portion 30E (correction figure 34 in FIGS. 12 and 13) is created, and the wiring figure 30 and the correction figure 34 are added to a plurality of new wiring figures (FIG. 1).
5 BF1 and BF2) and their wiring figures BF1,
Only BF2 outputs to the second wiring figure storage area 68B of the wiring figure storage device 68 (step SB3). The wiring graphic 30 and the correction graphic 34 are deleted from the memory.
Each of the new wiring figures is also represented in the outer shape recognition data format. This step SB1 to step SB3
The above process is performed for all wiring figures including contact figures. Then, when the correction figure adding process is completed for all the wiring figures including the contact figure (YES in step SB4), the process proceeds to the interval filling process.
【０００８】間隔埋め処理部６４は、補正図形付加処理
部６２において作成された新たな複数の配線図形ＢＦ
１、ＢＦ２を配線図形記憶装置６８の第２の配線図形領
域６８Ｂからメモリに読み込む（ステップＳＢ５）。こ
の新たな配線図形に基づいて、配線図形ＢＦ１と配線図
形３１との間に生じた間隔（図１３、図１５の間隔３
８）がスペーシング規則で決められる基準値を満たして
いるか否かを判別して満たしていない場所（埋め領域）
を決定する（ステップＳＢ６）。この例では埋め領域
は、図１５に示すように、参照番号４０で示す。この決
定に基づいて、その埋め領域を埋めた後、新たな複数の
配線図形ＢＦ３、ＢＦ４（図１６）を作成して配線図形
記憶装置６８へ出力する（ステップＳＢ７）。この間隔
埋め処理は、間隔３８が上記基準値を満たないと、マス
ク検査処理においてその間隔３８（図１５）がマスクの
疑似欠陥として認識されてしまうので、これを避けるた
めに上記基準値に満たない間隔３８を埋めるのである。
なお、間隔埋め処理については、例えば、特開平６−３
４９９４３号公報に記載されている。そして、すべての
間隔について間隔埋め処理が終了したとき（ステップＳ
Ｂ８のＹＥＳ）、図形補正処理に進む。The space filling processing unit 64 uses the new plurality of wiring figures BF created in the correction figure addition processing section 62.
1 and BF2 are read from the second wiring figure area 68B of the wiring figure storage device 68 into the memory (step SB5). On the basis of this new wiring figure, an interval (interval 3 in FIG. 13 and FIG. 15) generated between the wiring figure BF1 and the wiring figure 31.
Location where 8) meets the standard value determined by the spacing rule and is not satisfied (filled area)
Is determined (step SB6). In this example, the filled area is indicated by reference numeral 40, as shown in FIG. Based on this determination, after filling the filling area, a plurality of new wiring figures BF3 and BF4 (FIG. 16) are created and output to the wiring figure storage device 68 (step SB7). In the space filling process, if the space 38 does not satisfy the above reference value, the space 38 (FIG. 15) is recognized as a mask pseudo defect in the mask inspection process. The gap 38 which is not present is filled.
The interval filling process is described in, for example, Japanese Patent Laid-Open No. 6-3
It is described in Japanese Patent Publication No. 49943. Then, when the interval filling processing is completed for all the intervals (step S
(YES in B8), and proceeds to figure correction processing.
【０００９】この図形補正処理は、図形補正処理部６６
で行われるが、図形補正処理部６６は、間隔埋め処理部
６４で作成された新たな配線図形ＢＦ３、ＢＦ４（図１
６）を配線図形記憶装置６８の第２の配線図形記憶領域
６８Ｂからメモリに読み込み（図１９のステップＳＢ
９）、その配線図形中の辺４８（図１６、図１７）に既
に隣接して形成されている他の配線図形（図１６、図１
７の４２）が存在するか否かを水平、垂直方向に検索
し、存在する場合に、辺４８と他の配線図形４２との間
の距離が、半導体集積回路のスペーシング規則で定める
基準値を満たしてするか否かを予め決められた距離の範
囲（図１６のＳＣ）で水平、垂直方向に検索して満たし
ていない場所（補正場所）を決定し（ステップＳＢ１
０）、辺４８のうちの他の配線図形４２に対向している
辺部分４８Ａのみ（図１７）を他の配線図形４２との間
の距離を上記基準値を満たす値の距離だけ移せる補正処
理を行って補正された配線図形を配線図形記憶装置６８
の第３の配線図形記憶領域６８Ｃに記憶させる。辺部分
４８Ａのみの補正が行われるのは、ステップＳＢ７で行
った処理後の新たな複数の配線図形には、間隔３８がス
ペーシング規則違反となって埋められた埋め領域４０の
外形認識データはなく、また、メモリから消去されてい
るからである。したがって、辺部分４８Ｂ（図１７）は
移されないまま残る。そして、間隔を埋めた後のすべて
の配線図形についての補正処理が終了したとき（ステッ
プＳＢ１２のＹＥＳ）、配線図形補正処理が終了する。This graphic correction processing is performed by the graphic correction processing unit 66.
However, the figure correction processing unit 66 uses the new wiring figures BF3 and BF4 (FIG. 1) created by the gap filling processing unit 64.
6) is read from the second wiring figure storage area 68B of the wiring figure storage device 68 into the memory (step SB in FIG. 19).
9), another wiring figure (FIG. 16, FIG. 1) already formed adjacent to the side 48 (FIGS. 16, 17) in the wiring figure.
7) 42) is searched in the horizontal and vertical directions, and if there is, the distance between the side 48 and the other wiring figure 42 is a reference value determined by the spacing rule of the semiconductor integrated circuit. Whether or not is satisfied is searched in the horizontal and vertical directions within a predetermined distance range (SC in FIG. 16) to determine a place (correction place) that is not satisfied (step SB1).
0), a correction process for shifting only the side portion 48A of the side 48 facing the other wiring figure 42 (FIG. 17) by a distance of a value satisfying the above reference value between the side 48A and the other wiring figure 42. The wiring figure corrected by performing the
It is stored in the third wiring figure storage area 68C. Only the side portion 48A is corrected because the outer shape recognition data of the filling area 40 in which the space 38 violates the spacing rule is filled in a plurality of new wiring figures after the processing performed in step SB7. This is because it is deleted from the memory. Therefore, the side portion 48B (FIG. 17) remains unmoved. Then, when the correction processing for all the wiring figures after the gaps have been filled in (YES in step SB12), the wiring figure correction processing ends.
【００１０】また、上述した配線マスクパターンデータ
作成装置における間隔埋め処理において、配線図形３０
に補正図形３４が付加される場合に、その付加によって
生ずる間隔３８が配線図形３１と補正図形３４との間で
のみ生ずるものであるとして説明したが、実際には、図
１３に示すように、配線図形には、配線図形３１のほ
か、配線図形４２等があり、配線図形３０の端部にコン
タクト図形３２があるために補正図形３４を作成したと
き、その作成された補正図形３４と該補正図形３４の周
りにある複数の配線図形３１、４２等のうちのいずれの
配線図形との間にスペーシング規則違反となる間隔が生
ずるかの判別手段を有しないから、配線図形３１、４２
等すべての配線図形を使用して補正図形３２を付加する
ことによって生ずる間隔３８が、配線図形３１、４２等
のいずれの配線図形との間に生じる間隔であるかの判別
をした後に、上述した間隔埋め処理を行うことになる。In the space filling process in the wiring mask pattern data creating apparatus described above, the wiring pattern 30
It has been described that, when the correction figure 34 is added to, the space 38 caused by the addition is generated only between the wiring figure 31 and the correction figure 34. However, in practice, as shown in FIG. The wiring figures include a wiring figure 42 in addition to the wiring figure 31, and when the correction figure 34 is created because the contact figure 32 is present at the end of the wiring figure 30, the created correction figure 34 and the correction figure Since there is no means for discriminating which wiring figure out of the plurality of wiring figures 31, 42, etc. around the figure 34, a spacing rule violation occurs, the wiring figures 31, 42.
As described above after it is determined which of the wiring figures 31, 42, etc. is the spacing 38 generated by adding the correction figure 32 using all the wiring figures, etc. Interval filling processing will be performed.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、上述し
た配線マスクパターンデータ作成装置における間隔埋め
処理において、図１３を用いて説明したように、配線図
形３０の端部３０Ｅに補正図形３４を付加することによ
って生ずる間隔が、複数ある配線図形３０、４２等のう
ちのいずれの配線図形との間に生じる間隔であるかの判
別を、すべての配線図形を使用して行わなければならな
いから、大規模半導体集積回路（ＬＳＩ、ＵＬＳＩ）の
ように半導体素子の集積度が高まり、配線図形の数が膨
大化すればするほど、取り扱わなければならいデータ量
が増大し、間隔埋め処理の処理時間が非常に長くなると
いう不具合がある。However, in the space filling processing in the wiring mask pattern data creating apparatus described above, the correction figure 34 is added to the end portion 30E of the wiring figure 30 as described with reference to FIG. Since it is necessary to use all of the wiring figures, it is necessary to determine which wiring figure among the plurality of wiring figures 30, 42 etc. As the degree of integration of semiconductor elements such as integrated circuits (LSI, ULSI) increases and the number of wiring figures increases, the amount of data that must be handled increases, and the processing time for interval filling processing is extremely long. There is a problem that it becomes.
【００１２】これに加えて、上述した配線マスクパター
ンデータ作成装置における図形補正処理において、図１
３、図１５に示すように、配線図形３０に補正図形３４
を作成し、この補正図形３４の作成により生じた間隔３
８を埋める間隔埋め処理を行って新たな配線図形を作成
した場合に、作成した新たな複数の配線図形ＢＦ１、Ｂ
Ｆ２の既成の配線図形４２に対向する辺４８と既成の他
の配線図形４２との距離が、半導体集積回路のスペーシ
ング規則で定める基準値を満たしていないとき、この基
準値を満たすように作成した新たな配線図形の辺４８を
上記基準値を満たす値の距離だけ他の配線図形４２から
離れた位置まで移させる図形補正処理が行われるが、そ
の図形補正処理において、埋め領域４０の外形認識デー
タがスペーシング規則違反の発生時点においては失われ
てしまっているため、移される辺部分は、他の配線図形
４２とのスペーシング規則が満たされない範囲までの辺
部分４８Ａだけで、残りの辺部分４８Ｂは移されないま
まに残る（図１７）。結果として、配線図形ＢＦ３中に
間隔４６が発生してしまう。In addition to this, in the figure correction processing in the above-mentioned wiring mask pattern data creating apparatus, as shown in FIG.
3, as shown in FIG.
Is created, and the interval 3 created by creating this corrected figure 34 is
When a new wiring figure is created by performing a space filling process for filling 8 pieces, a plurality of new created wiring figures BF1, B
When the distance between the side 48 facing the existing wiring figure 42 of F2 and the other existing wiring figure 42 does not satisfy the reference value defined by the spacing rule of the semiconductor integrated circuit, it is created so as to meet this reference value. A graphic correction process is performed to move the side 48 of the new wiring graphic to a position separated from the other wiring graphic 42 by a distance satisfying the reference value. In the graphic correction process, the outer shape of the filled area 40 is recognized. Since the data has been lost at the time of occurrence of the spacing rule violation, the moved side portion is only the side portion 48A up to the range where the spacing rule with the other wiring figure 42 is not satisfied, and the remaining side Portion 48B remains untransferred (FIG. 17). As a result, the space 46 is generated in the wiring figure BF3.
【００１３】上述のように、大規模半導体集積回路にお
ける半導体素子の集積度が高まり、配線自体も微細化す
ればするほど、上述の間隔は、ますます微細化の度合が
高くなる。そのようなより微細化した間隔を有する配線
の配線図形データをＣＡＤシステム上で作成し得たとし
ても、配線マスクパターン製造装置でその配線図形デー
タを使用して配線マスクパターンを製造しようとしたと
き、上記間隔で生ずるより微細な図形部分は、配線マス
クパターン製造装置の製造限界（分解能）を超えてしま
い、製造不能となるか、又は製造限界を超えているとい
う合図を受けた時点で上記より微細な図形部分について
の配線図形データの補正をして配線マスクパターンを製
造しなければならないという予測不能な配線マスクパタ
ーン製造処理が配線マスクパターンの製造に入ってしま
うという不具合が生じる。この欠点は、配線図形データ
数の膨大化に伴ってますます顕著になる。As described above, as the degree of integration of semiconductor elements in a large-scale semiconductor integrated circuit increases and the wiring itself becomes finer, the degree of the above-mentioned spacing becomes finer. Even if wiring pattern data of wirings having such finer intervals can be created on a CAD system, when the wiring mask pattern manufacturing apparatus attempts to manufacture a wiring mask pattern using the wiring pattern data. , The finer graphic portion generated at the above interval exceeds the manufacturing limit (resolution) of the wiring mask pattern manufacturing apparatus, and it becomes impossible to manufacture or the manufacturing limit is exceeded. There is a problem that an unpredictable wiring mask pattern manufacturing process, in which wiring wiring pattern data is corrected for a fine graphic portion to manufacture a wiring mask pattern, enters the wiring mask pattern manufacturing. This drawback becomes more remarkable as the number of wiring pattern data increases.
【００１４】この発明は、上述の事情に鑑みてなされた
もので、補正図形の付加に伴って発生する間隔の検索処
理を迅速に行えると共に、配線マスクパターンデータを
用いて配線マスクパターンを製造する際に発生する予測
不能な処理を未然に防止して配線マスクパターンデータ
を迅速に、正確に、かつ低コストで作成し得る配線マス
クパターンデータ作成方法及び装置並びにその配線マス
クパターンデータ作成プログラムを記録した記録媒体を
提供することを目的としている。The present invention has been made in view of the above-mentioned circumstances, and it is possible to quickly perform a process of searching for an interval generated due to addition of a correction figure, and to manufacture a wiring mask pattern using wiring mask pattern data. A wiring mask pattern data creation method and device that can create unpredictable processing that occurs in advance and can create wiring mask pattern data quickly, accurately, and at low cost, and its wiring mask pattern data creation program are recorded. The purpose of the present invention is to provide a recording medium.
【００１５】[0015]
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、下層の配線又は電極と上層
の配線又は電極とを接続するためのコンタクトが、前記
下層又は上層の配線の終端部又は角部の領域に形成され
るとき、当該配線の終端部又は角部が光学的近接効果に
よりやせ細って形成される分を見込んで、当該配線の終
端部又は角部に相当する配線図形の終端部又は角部に補
正図形を隣接付加することで当該配線図形の終端部又は
角部を予め膨らませる処理を行った結果、隣接付加され
た当該補正図形の任意の一辺と前記配線図形の任意の一
辺とがスペーシング規則違反して相対向することとなっ
たとき、当該スペーシング規則違反する間隔を埋め図形
で埋める処理を含む配線マスクパターンデータ作成方法
であって、まず、記憶装置に記憶されている前記配線図
形及びコンタクト図形を読み込んで、読み込まれた配線
図形の終端部又は角部を検索して、当該配線図形に前記
補正図形を付加すべき補正図形付加場所を決定し、決定
された補正図形付加場所を前記記憶装置に記憶した後、
該記憶装置から、前記配線図形、コンタクト図形及び補
正図形付加場所を読み込み、コンタクト図形を基準にし
て検索枠内の配線図形を集め、補正図形付加場所毎に補
正図形を作成し、作成した補正図形と配線図形とからこ
れらの図形を含んで構成される新たな配線図形を作成
し、該新たな配線図形と前記検索枠内の配線図形とから
前記補正図形付加前の配線図形への補正図形の付加で発
生した間隔を検索して当該間隔を埋める埋め図形を作成
し、補正図形付加前の前記配線図形への補正図形及び前
記埋め図形の付加で隣接する他の配線図形との間の距離
がスペーシング規則で決められている基準値を満たして
いるか否かを検索し、検索の結果、前記基準値を満たし
ていないとき、前記補正図形及び埋め図形の前記他の配
線図形と対向する辺を前記基準値を満たす値の距離だけ
前記他の配線図形から移させて、配線図形を修正するこ
とを特徴としている。In order to solve the above-mentioned problems, the invention according to claim 1 is characterized in that the contact for connecting the wiring or electrode of the lower layer and the wiring or electrode of the upper layer is of the lower or upper layer. When it is formed in the region of the end portion or corner portion of the wiring, it corresponds to the end portion or corner portion of the wiring in consideration of the thinning of the end portion or corner portion of the wiring due to the optical proximity effect. As a result of performing the process of inflating the end portion or the corner portion of the wiring figure in advance by adding the correction figure adjacently to the end portion or the corner portion of the wiring figure, any one side of the adjacent correction figure and the wiring A wiring mask pattern data creating method including a process of filling a space in violation of the spacing rule with a graphic when an arbitrary side of the pattern is opposed to each other in violation of the spacing rule. The wiring figure and the contact figure stored in the storage device are read, the end or corner of the read wiring figure is searched, and the correction figure addition place to which the correction figure is to be added to the wiring figure is determined. Then, after storing the determined correction figure addition place in the storage device,
The wiring figure, the contact figure, and the correction figure addition location are read from the storage device, the wiring figures in the search frame are collected based on the contact figure, and the correction figure is created for each correction figure addition location, and the created correction figure is created. And a wiring figure are used to create a new wiring figure including these figures, and a correction figure from the new wiring figure and the wiring figure in the search frame to the wiring figure before the addition of the correction figure By searching the space generated by the addition and creating a filling figure to fill the space, the distance between the wiring figure before the correction figure is added to the wiring figure and another wiring figure adjacent to the correction figure is added. A search is made as to whether or not a reference value determined by the spacing rule is satisfied, and as a result of the search, when the reference value is not satisfied, the side of the correction figure and the filling figure that faces the other wiring figure is opposite. Only by transferred from the other wiring graphic distance value satisfying the reference value, is characterized by modifying the wiring shape.
【００１６】請求項２記載の発明は、請求項１記載の配
線マスクパターンデータ作成方法に係り、前記検索枠
は、前記補正図形の外枠の各辺と、相対向する検索枠の
辺との隔たりが、スペーシング規則違反とならない程度
の広がりを有していることを特徴としている。A second aspect of the present invention relates to the wiring mask pattern data creating method according to the first aspect, wherein the search frame is composed of each side of the outer frame of the corrected figure and the side of the search frame opposite to each other. It is characterized in that the distance is wide enough not to violate the spacing rules.
【００１７】請求項３記載の発明は、請求項１記載の配
線マスクパターンデータ作成方に係り、前記検索枠は、
前記コンタクト図形と中心軸を共有していることを特徴
とする。The invention according to claim 3 relates to the method for creating wiring mask pattern data according to claim 1, wherein the search frame is
The central axis is shared with the contact figure.
【００１８】[0018]
【００１９】[0019]
【００２０】[0020]
【００２１】[0021]
【００２２】[0022]
【００２３】請求項４記載の発明は、下層の配線又は電
極と上層の配線又は電極とを接続するためのコンタクト
が、前記下層又は上層の配線の終端部又は角部の領域に
形成されるとき、当該配線の終端部又は角部が光学的近
接効果によりやせ細って形成される分を見込んで、当該
配線の終端部又は角部に相当する配線図形の終端部又は
角部に補正図形を隣接付加することで当該配線図形の終
端部又は角部を予め膨らませる処理を行った結果、隣接
付加された当該補正図形の任意の一辺と前記配線図形の
任意の一辺とがスペーシング規則違反して相対向するこ
ととなったとき、当該スペーシング規則違反する間隔を
埋め図形で埋める処理を含む配線マスクパターンデータ
作成装置であって、記憶装置に記憶されている前記配線
図形及びコンタクト図形を読み込んで、読み込まれた配
線図形の終端部又は角部を検索して、当該配線図形に前
記補正図形を付加すべき補正図形付加場所を決定し、決
定された補正図形付加場所を前記記憶装置に記憶させる
補正図形付加場所決定手段と、該記憶装置から、前記配
線図形、コンタクト図形及び補正図形付加場所を読み込
み、コンタクト図形を基準にして検索枠内の配線図形を
集め、補正図形付加場所毎に補正図形を作成し、作成し
た補正図形と配線図形とからこれらの図形を含んで構成
される新たな配線図形を作成する補正図形作成手段と、
該新たな配線図形と前記検索枠内の配線図形とから前記
補正図形付加前の配線図形への補正図形の付加で発生し
た間隔を検索して当該間隔を埋める埋め図形を作成する
埋め図形作成手段と、補正図形付加前の前記配線図形へ
の補正図形及び前記埋め図形の付加で隣接する他の配線
図形との間の距離がスペーシング規則で決められている
基準値を満たしているか否かを検索し、検索の結果、前
記基準値を満たしていないとき、前記補正図形及び埋め
図形の前記他の配線図形と対向する辺を前記基準値を満
たす値の距離だけ前記他の配線図形から移させて、配線
図形を修正する図形修正手段とを備えてなることを特徴
としている。According to a fourth aspect of the present invention, when a contact for connecting the lower layer wiring or electrode and the upper layer wiring or electrode is formed in the end portion or corner area of the lower layer or upper layer wiring. , A correction figure is added adjacent to the end or corner of the wiring figure corresponding to the end or corner of the wiring, in consideration of the thinning of the end or corner of the wiring due to the optical proximity effect. As a result of performing the process of inflating the end portion or the corner portion of the wiring pattern in advance, as a result, any one side of the correction figure adjacently added and any one side of the wiring figure violate the spacing rule and are relative to each other. A wiring mask pattern data creating device including a process of filling a space that violates the spacing rule with a graphic when facing the wiring pattern, and the wiring graphic and the contact stored in a storage device. The figure is read, the end or corner of the read wiring figure is searched, the correction figure addition place to which the correction figure should be added to the wiring figure is determined, and the determined correction figure addition place is stored in the memory. A correction figure addition place determining means to be stored in the device, and the wiring figure, the contact figure and the correction figure addition place are read from the storage device, the wiring figures in the search frame are collected based on the contact figure, and the correction figure addition place is stored. A correction figure creating means for creating a correction figure for each and creating a new wiring figure including these figures from the created correction figure and wiring figure,
Filled figure creating means for searching the new wiring figure and the wiring figure in the search frame for an interval generated by the addition of the correction figure to the wiring figure before the addition of the correction figure and creating a filled figure for filling the interval. And whether the distance between the wiring figure before the correction figure is added to the wiring figure and the other wiring figure adjacent to the wiring figure by the addition of the filling figure satisfies the reference value determined by the spacing rule. When the result of the search is that the reference value is not satisfied, the side of the correction figure and the filling figure that faces the other wiring figure is moved from the other wiring figure by a distance that satisfies the reference value. And a graphic correction means for correcting the wiring graphic.
【００２４】請求項５記載の発明は、請求項４記載の配
線マスクパターンデータ作成装置に係り、前記検索枠
は、前記補正図形の外枠の各辺と、相対向する検索枠の
辺との隔たりが、スペーシング規則違反とならない程度
の広がりを有していることを特徴としている。A fifth aspect of the present invention relates to the wiring mask pattern data creating apparatus according to the fourth aspect, wherein the search frame is composed of each side of the outer frame of the corrected figure and the side of the search frame opposite to each other. It is characterized in that the distance is wide enough not to violate the spacing rules.
【００２５】請求項６記載の発明は、請求項４記載の配
線マスクパターンデータ作成装置に係り、前記検索枠
は、前記コンタクト図形と中心軸を共有していることを
特徴としている。The invention according to claim 6 relates to the wiring mask pattern data creating device according to claim 4, characterized in that the search frame shares a central axis with the contact figure.
【００２６】[0026]
【００２７】[0027]
【００２８】[0028]
【００２９】[0029]
【００３０】[0030]
【００３１】請求項７記載の発明は、コンピュータに請
求項１乃至請求項６のいずれか１に記載の機能を実現さ
せるための配線マスクパターンデータ作成プログラムを
記録媒体に記録したことを特徴とする。The invention according to claim 7 is characterized in that a wiring mask pattern data creating program for causing a computer to realize the function according to any one of claims 1 to 6 is recorded on a recording medium. .
【００３２】[0032]
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。図１は、この発明の配線マスクパター
ンデータ作成装置を示す図、図２は、同配線マスクパタ
ーンデータ作成装置で実行される配線マスクパターンデ
ータ作成処理手順を示すフローチャート、図３は、同配
線マスクパターンデータ作成装置の間隔検索処理で用い
る検索枠（以下、段差視野範囲ともいう。）を示す図、
図４は、同配線マスクパターンデータ作成装置のスペー
シング規則違反補正処理の説明に用いる配線図形を示す
図、図５は、同配線マスクパターンデータ作成装置の補
正図形付加処理における配線図形の説明図、図６は、同
配線マスクパターンデータ作成装置の間隔埋め処理にお
ける配線図形の説明図、図７は、同配線マスクパターン
データ作成装置の図形補正処理における配線図形データ
の説明図、図８は、同配線マスクパターンデータ作成装
置で配線図形に付加した補正図形の補正処理の他の例を
示す図、図９は、同配線マスクパターンデータ作成装置
のスペーシング規則違反補正処理の説明に用いる他の配
線図形を示す図である。この例の配線マスクパターンデ
ータ作成装置１は、補正図形の付加で発生する間隔につ
いての処理時間を短縮し得ると同時に、不必要な微細な
間隔の発生を防止し得る装置に係り、配線図形記憶装置
２と、補正図形付加場所決定部３と、図形補正処理部４
とから概略構成されている。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. The description will be specifically made using the embodiments. FIG. 1 is a diagram showing a wiring mask pattern data creation device of the present invention, FIG. 2 is a flowchart showing a wiring mask pattern data creation processing procedure executed by the wiring mask pattern data creation device, and FIG. A diagram showing a search frame (hereinafter, also referred to as step visual field range) used in the interval search process of the pattern data creation device,
FIG. 4 is a diagram showing a wiring pattern used for explaining a spacing rule violation correction process of the wiring mask pattern data creation device, and FIG. 5 is an explanatory diagram of a wiring pattern in a correction pattern addition process of the wiring mask pattern data creation device. 6 is an explanatory diagram of a wiring figure in a space filling process of the same wiring mask pattern data creating apparatus, FIG. 7 is an explanatory diagram of wiring figure data in a figure correcting process of the same wiring mask pattern data creating apparatus, and FIG. The figure which shows the other example of correction processing of the correction figure which is added to the wiring figure with the same wiring mask pattern data formation device, Figure 9 is the other used for explanation of the spacing rule violation correction processing of the same wiring mask pattern data formation device It is a figure which shows a wiring figure. The wiring mask pattern data creation apparatus 1 of this example relates to an apparatus capable of shortening the processing time for the interval generated by the addition of the correction figure and at the same time preventing the generation of unnecessary fine intervals. Device 2, corrected figure addition place determination unit 3, and figure correction processing unit 4
It is composed of and.
【００３３】配線図形記憶装置２は、第１の配線図形記
憶領域２Ａと、第２の配線図形記憶領域２Ｂと、第３の
配線図形記憶領域２Ｃを有し、第１の配線図形記憶領域
２Ａは、補正前の配線マスクパターンデータを記憶し、
第２の配線図形記憶領域２Ｂは、補正途中の配線マスク
パターンデータを記憶し、第３の配線図形記憶領域２Ｃ
は、補正後の配線マスクパターンデータを記憶する。第
１の配線図形記憶領域２Ａに記憶される配線マスクパタ
ーンデータは、長方形の配線図形を表す配線図形データ
及び正方形のコンタクト図形を表すコンタクト図形デー
タで構成され、これらのいずれの図形データも、当該図
形データによって表される図形の対角線上の角の座標で
表されている。上述したように、配線マスクパターンデ
ータ作成装置１においては、補正しようとする配線マス
クパターンデータ、その補正に際して取り扱われるいず
れの図形データも外形認識データ形式で表されるが、以
下の説明では説明の輻輳化を回避し、説明を簡明にする
ため、何何データによって表される何何図形と言わず
に、単に何何図形と呼んで説明する。また、配線マスク
パターンデータ作成装置１及び配線マスクパターンデー
タ作成手順も、それぞれ配線マスクパターン作成装置１
及び配線マスクパターン補正手順と呼んで説明する。The wiring figure storage device 2 has a first wiring figure storage area 2A, a second wiring figure storage area 2B, and a third wiring figure storage area 2C, and the first wiring figure storage area 2A. Stores the wiring mask pattern data before correction,
The second wiring figure storage area 2B stores the wiring mask pattern data in the middle of correction, and the third wiring figure storage area 2C
Stores the corrected wiring mask pattern data. The wiring mask pattern data stored in the first wiring figure storage area 2A is composed of wiring figure data representing a rectangular wiring figure and contact figure data representing a square contact figure. It is represented by the coordinates of diagonal corners of the graphic represented by the graphic data. As described above, in the wiring mask pattern data creation device 1, the wiring mask pattern data to be corrected and any figure data handled in the correction are expressed in the outer shape recognition data format. In order to avoid congestion and to simplify the explanation, what is referred to as what figure represented by what data is simply referred to as what figure. In addition, the wiring mask pattern data creation device 1 and the wiring mask pattern data creation procedure are also described in the wiring mask pattern creation device 1 respectively.
And a wiring mask pattern correction procedure.
【００３４】補正図形付加場所決定部３は、予め配線図
形記憶装置２の第１の配線図形記憶領域２Ａに記憶され
ている長方形の配線図形及び正方形のコンタクト図形を
読み込んで、水平、垂直方向に配線図形を検索して配線
図形の辺があるか否かを判別し、配線図形に補正図形を
付加すべき補正図形付加場所を決定し、該決定の都度該
補正図形付加場所を配線図形記憶装置２の第２の配線図
形記憶領域２Ｂに出力するものである。The correction figure addition place determining section 3 reads the rectangular wiring figure and the square contact figure which are stored in the first wiring figure storage area 2A of the wiring figure storage device 2 in advance, and the horizontal and vertical directions are read. The wiring figure is searched to determine whether or not there is a side of the wiring figure, the correction figure addition place to which the correction figure should be added to the wiring figure is determined, and each time the determination is made, the correction figure addition place is set to the wiring figure storage device. 2 is output to the second wiring figure storage area 2B.
【００３５】図形補正処理部４は、配線図形記憶装置２
の第２の配線図形記憶領域２Ｂから配線図形、コンタク
ト図形及び補正図形付加場所を読み込み、コンタクト図
形を基準にして検索枠ＳＡ（図３）内の配線図形を集め
る。補正図形付加場所毎に補正図形を作成し、作成した
補正図形と配線図形とからこれらの図形を含んで構成さ
れる新たな配線図形を作成する。この新たな配線図形
は、複数の長方形の配線図形から構成され、そのいずれ
の配線図形も、長方形の対角線上の角の座標で表わされ
る。上記新たな配線図形と検索枠ＳＡ内の配線図形とか
ら補正図形付加前の配線図形への補正図形の付加で発生
した間隔を検索して当該間隔を埋める方形の埋め図形を
作成する。補正図形付加前の配線図形への補正図形及び
埋め図形の付加で隣接する他の配線図形との間の距離が
スペーシング規則で決められている基準値を満たしてい
るか否かを予め決められた距離の範囲（図４のＳＢ）で
水平、垂直方向に検索して満たしていないとき、補正図
形及び埋め図形の上記他の配線図形と対向する辺を上記
基準値を満たす値の距離だけ上記他の配線図形から移さ
せ、この移された補正図形及び埋め図形を含んで構成さ
れる新たな複数の配線図形を配線図形記憶装置２の第３
の配線図形記憶領域２Ｃに出力するものである。The graphic correction processing unit 4 is provided in the wiring graphic storage device 2.
The wiring figure, the contact figure, and the correction figure addition place are read from the second wiring figure storage area 2B, and the wiring figures in the search frame SA (FIG. 3) are collected based on the contact figure. A correction figure is created for each correction figure addition location, and a new wiring figure including these figures is created from the created correction figure and wiring figure. This new wiring figure is composed of a plurality of rectangular wiring figures, and each of the wiring figures is represented by the coordinates of the corners on the diagonal of the rectangle. The new wiring figure and the wiring figure in the search frame SA are searched for an interval generated by the addition of the correction figure to the wiring figure before the addition of the correction figure, and a square filled figure for filling the interval is created. By adding the correction figure and the filling figure to the wiring figure before adding the correction figure, it is predetermined whether or not the distance between the wiring figure and another adjacent wiring figure meets the reference value determined by the spacing rule. When the distance range (SB in FIG. 4) is searched in the horizontal and vertical directions and is not satisfied, the sides of the correction figure and the filled figure that face the other wiring figures are separated by the distance of a value satisfying the above reference value. From the wiring figure, and a plurality of new wiring figures including the transferred corrected figure and the filled figure are stored in the wiring figure storage device 3
Is output to the wiring figure storage area 2C.
【００３６】図２のフローチャートに示す配線マスクパ
ターン補正処理手順を実行するプログラムは、コンピュ
ータシステムを構成する磁気ディスク装置に記憶されて
おり、コンピュータシステムのコンピュータによって磁
気ディスク装置からコンピュータ内のメモリ（ＲＡＭ）
に読み出されてコンピュータで実行されることによっ
て、補正図形付加場所決定部３及び図形補正処理部４の
配線マスクパターン補正手順の処理が行われる。すなわ
ち、図２のステップＳＡ１〜ステップＳＡ４は、補正図
形発生場所決定部３に対応し、ステップＳＡ５〜ステッ
プＳＡ１１は、図形補正処理部４に対応する。A program for executing the wiring mask pattern correction processing procedure shown in the flow chart of FIG. 2 is stored in the magnetic disk device constituting the computer system, and the computer of the computer system changes the magnetic disk device to a memory (RAM) in the computer. )
The data is read out and executed by the computer, so that the processing of the wiring mask pattern correction procedure of the corrected figure addition place determining section 3 and the figure correction processing section 4 is performed. That is, steps SA1 to SA4 in FIG. 2 correspond to the corrected figure generation place determining section 3, and steps SA5 to SA11 correspond to the figure correction processing section 4.
【００３７】次に、図１乃至図９を参照して、この例の
動作について説明する。この例の配線マスクパターン作
成装置１での図形補正処理に先だって、その図形補正処
理に用いる配線マスクパターンの長方形の配線図形１
１、１４、２２、２３、２４（図３）が、配線図形記憶
装置２の第１の配線図形記憶領域２Ａに記憶される。こ
れらの配線図形１１、１４、２２、２３、２４は、スペ
ーシング規則を満たしている。そして、配線マスクパタ
ーン作成装置１での処理が開始されると、補正図形付加
場所決定部２によって、予め配線図形記憶装置２の第１
の配線図形記憶領域２Ａに記憶されている長方形の配線
図形１１及び当該配線図形内に存在する正方形のコンタ
クト図形１２を読み込む（図２のステップＳＡ１）。Next, the operation of this example will be described with reference to FIGS. Prior to the figure correction processing in the wiring mask pattern creation apparatus 1 of this example, the rectangular wiring figure 1 of the wiring mask pattern used for the figure correction processing is used.
1, 14, 22, 23, 24 (FIG. 3) are stored in the first wiring figure storage area 2A of the wiring figure storage device 2. These wiring figures 11, 14, 22, 23, 24 satisfy the spacing rule. Then, when the process in the wiring mask pattern creating apparatus 1 is started, the correction figure addition location determining unit 2 causes the first section of the wiring figure storage apparatus 2 to be stored in advance.
The rectangular wiring pattern 11 and the square contact pattern 12 existing in the wiring pattern storage area 2A are read (step SA1 in FIG. 2).
【００３８】補正図形付加場所決定部２は、図３のコン
タクト図形１２を基準にして水平方向及び垂直方向に配
線図形１１を検索して配線図形１１の辺があるか否かを
判別し、配線図形１１の端部１１Ｅ（補正図形付加場
所）を決定する（ステップＳＡ２）。決定された補正図
形付加場所と一緒に配線図形１１、コンタクト図形１２
を配線図形記憶装置２の第２の配線図形記憶領域２Ｂに
出力する（ステップＳＡ３）。このステップＳＡ１から
ステップＳＡ３までの処理を他のコンタクト図形を含む
配線図形のすべてについて行う。そして、他のコンタク
ト図形を含む配線図形のすべてについて補正図形付加場
所決定処理が終了したとき（ステップＳＡ４のＹＥ
Ｓ）、図形補正処理に進む。The corrected figure addition location determining unit 2 searches the wiring figure 11 in the horizontal and vertical directions with reference to the contact figure 12 in FIG. The end 11E (correction graphic addition place) of the graphic 11 is determined (step SA2). Wiring pattern 11 and contact pattern 12 together with the determined correction pattern addition location
Is output to the second wiring figure storage area 2B of the wiring figure storage device 2 (step SA3). The processing from step SA1 to step SA3 is performed for all wiring figures including other contact figures. Then, when the correction figure addition place determination processing is completed for all wiring figures including other contact figures (YE in step SA4).
S), the process proceeds to the figure correction process.
【００３９】図形補正処理部４は、補正図形付加場所毎
に、配線図形記憶装置２の第２の配線図形記憶領域２Ｂ
から配線図形１１、コンタクト図形１２及び補正図形付
加場所を読み込み（ステップＳＡ５）、コンタクト図形
１２を基準にして検索枠の大きさを示す検索値ＳＬで決
まる正方形の検索枠ＳＡ（図３）内の配線図形を集める
（ステップＳＡ６）。補正図形付加場所毎に補正図形１
３を作成する。この補正図形１３は、図形補正処理部４
のメモリのワーキング領域に一時保持される。作成した
補正図形と配線図形とからこれら図形を含んで構成され
る新たな第１の配線図形１１Ａ（図５）を作成する（ス
テップＳＡ７）。新たな第１の配線図形１１Ａは、複数
の長方形の配線図形Ｆ１、Ｆ２から成り、配線図形Ｆ
１、Ｆ２は、その対角線上の角の座標データ（図５のＰ
１〜Ｐ４の×印）で表される。The figure correction processing unit 4 has a second wiring figure storage area 2B of the wiring figure storage device 2 for each correction figure addition location.
The wiring figure 11, the contact figure 12, and the correction figure addition place are read from the step (step SA5), and the square figure search frame SA (FIG. 3) determined by the search value SL indicating the size of the search frame with the contact figure 12 as a reference. Collect wiring figures (step SA6). Correction figure 1 for each correction figure addition location
Create 3. This corrected figure 13 is the figure correction processing unit 4
It is temporarily stored in the working area of the memory. From the created corrected figure and wiring figure, a new first wiring figure 11A (FIG. 5) including these figures is created (step SA7). The new first wiring figure 11A is composed of a plurality of rectangular wiring figures F1 and F2.
1 and F2 are coordinate data of corners on the diagonal line (P in FIG. 5).
1 to P4).
【００４０】上記新たな配線図形１１Ａの配線図形と検
索枠ＳＡ内の他の配線図形１４（図３）の配線図形とか
ら補正図形付加前の配線図形１１への補正図形１３の付
加で発生した間隔１５を検出して当該間隔１５を埋める
長方形の埋め図形１６（図３、図４）を作成する（ステ
ップＳＡ８）。この埋め図形１６は、図形補正処理部４
のワーキング領域に一時保持される。埋め図形１６の作
成は、間隔１５がスペーシング規則で決められている基
準値を満たないと、マスク検査処理においてその間隔１
５がマスクの疑似欠陥として認識されてしまうので、こ
れを避けるために上記基準値に満たない間隔１５を埋め
るのである。そして、上記第１の配線図形１１Ａ及び埋
め図形１６によって表される第２の配線図形１１Ｂ（図
６）を作成する。この配線図形１１Ｂは、図形補正処理
部４のワーキング領域に一時保持される。新たな第２の
配線図形１１Ｂも、複数の長方形の配線図形Ｆ３、Ｆ４
から成り、これらの配線図形Ｆ３、Ｆ４は、その対角線
上の角の座標データ（図６のＰ１１〜Ｐ１４の×印）で
表される。The correction figure 13 is added to the wiring figure 11 before the correction figure is added from the wiring figure of the new wiring figure 11A and the wiring figure of the other wiring figure 14 (FIG. 3) in the search frame SA. The space 15 is detected and a rectangular filling figure 16 (FIGS. 3 and 4) that fills the space 15 is created (step SA8). This embedded figure 16 is the figure correction processing unit 4
Is temporarily stored in the working area of. When the space 15 does not satisfy the reference value determined by the spacing rule, the space between the space 1 and the space 1 is created in the mask inspection process.
Since 5 is recognized as a pseudo defect of the mask, the interval 15 below the reference value is filled in order to avoid this. Then, the second wiring graphic 11B (FIG. 6) represented by the first wiring graphic 11A and the filling graphic 16 is created. The wiring graphic 11B is temporarily held in the working area of the graphic correction processing unit 4. The new second wiring figure 11B also has a plurality of rectangular wiring figures F3 and F4.
The wiring figures F3 and F4 are represented by coordinate data of corners on the diagonal line thereof (marked by X in P11 to P14 in FIG. 6).
【００４１】続いて、図形補正処理部４は、そのワーキ
ング領域の配線図形１１Ｂを用いて上記新たな配線図形
１１Ｂに隣接するスペーシング規則違反検索枠ＳＢ（図
４）外の他の配線図形２４との間の距離がスペーシング
規則で決められている基準値を満たさないとき、図形補
正処理部４のワーキング領域の補正図形１３及び埋め図
形１６に基づいて、補正図形１３及び埋め図形１６の上
記スペーシング規則違反検索枠ＳＢ外の他の配線図形２
４と対向する辺１７（図３、図４）を上記基準値を満た
す値の距離Ｌ（図４、図７）だけ離れた位置まで上記ス
ペーシング規則違反検索枠ＳＢ外の他の配線図形２４か
ら移させて辺１８（図４、図７）とし、この辺を含んで
構成される図形を最終的な配線図形１１Ｃとして配線図
形記憶装置２の第３の配線図形記憶領域２Ｃに出力する
（ステップＳＡ９）。この最終的な配線図形１１Ｃは、
複数の長方形の各配線図形Ｆ５、Ｆ６から成り、これら
の配線図形Ｆ５、Ｆ６は、その対角線上の角の座標デー
タ（図７のＰ２１、Ｐ２２、Ｐ２３、Ｐ２４の×印）で
表される。そして、すべての補正図形付加場所データに
ついての処理が終了していなければ（ステップＳＡ１０
のＮＯ）、ステップＳＡ５に戻って同様の処理を行う
が、終了していれば（ステップＳＡ１０のＹＥＳ）、処
理を終了する。Subsequently, the figure correction processing unit 4 uses the wiring figure 11B in the working area to add another wiring figure 24 outside the spacing rule violation search frame SB (FIG. 4) adjacent to the new wiring figure 11B. When the distance between the corrected figure 13 and the filled figure 16 does not satisfy the reference value determined by the spacing rule, the corrected figure 13 and the filled figure 16 are based on the corrected figure 13 and the filled figure 16 in the working area of the figure correction processing unit 4. Other wiring pattern 2 outside the search frame SB for spacing rule violation
4 to a position away from the side 17 (FIGS. 3 and 4) facing 4 by a distance L (FIGS. 4 and 7) having a value satisfying the reference value, and another wiring pattern 24 outside the spacing rule violation search frame SB. To a side 18 (FIGS. 4 and 7), and a figure including this side is output to the third wiring figure storage area 2C of the wiring figure storage device 2 as the final wiring figure 11C (step SA9). This final wiring figure 11C is
It is composed of a plurality of rectangular wiring figures F5 and F6, and these wiring figures F5 and F6 are represented by the coordinate data of the corners on the diagonals thereof (marked by P21, P22, P23 and P24 in FIG. 7). If the processing has not been completed for all the correction figure addition place data (step SA10).
If NO), the process returns to step SA5 and the same process is performed. If the process is completed (YES in step SA10), the process ends.
【００４２】次に、補正図形を作成したとき、隣接する
配線図形との間のスペーシング規則を満たさなくなる場
合について説明する。図８に示す配線図形１１、１４及
び配線図形２４は、説明の都合上、図３に示すものと同
じものであるとする。したがって、配線図形１１、１４
と配線図形２４との間は、スペーシング規則を満たして
いる。その配線図形２４に補正図形２６を作成すると
き、既に配線図形１１の端部１１Ｅの周りに補正図形１
３が作成され、この補正図形１３と配線図形１４との間
のスペーシング規則が満たされず、埋め図形１６が作成
されているとする。この場合に、配線図形２４の端部２
４Ｅにコンタクト図形２５があると、補正図形２６が、
上述したと同様にして作成されるが、この補正図形２６
の辺２６Ａと、既に作成されている補正図形１３の辺１
７との距離がスペーシング規則を満たさなくなるとす
る。そのとき、補正図形２６の辺２６Ａの全長が、スペ
ーシング規則を満たす距離Ｌ１だけ辺１７から離れた位
置まで、移される。これにより、辺２６Ｅに従来のよう
な微細な間隔が生ずることは無くなる。Next, a case will be described in which, when a corrected figure is created, the spacing rule between adjacent wiring figures cannot be satisfied. For convenience of explanation, the wiring figures 11 and 14 and the wiring figure 24 shown in FIG. 8 are the same as those shown in FIG. Therefore, the wiring figures 11 and 14
And the wiring pattern 24 satisfy the spacing rule. When the correction figure 26 is created in the wiring figure 24, the correction figure 1 has already been formed around the end portion 11E of the wiring figure 11.
3 is created, the spacing rule between the corrected graphic 13 and the wiring graphic 14 is not satisfied, and the embedded graphic 16 is created. In this case, the end portion 2 of the wiring pattern 24
If there is a contact figure 25 in 4E, the correction figure 26
The correction figure 26 is created in the same manner as described above.
Side 26A and side 1 of the corrected figure 13 that has already been created
It is assumed that the distance from 7 does not satisfy the spacing rule. At this time, the entire length of the side 26A of the corrected figure 26 is moved to a position separated from the side 17 by a distance L1 that satisfies the spacing rule. As a result, there is no longer a minute gap as in the conventional case on the side 26E.
【００４３】このように、この例の構成によれば、従来
の配線マスクパターンデータ作成方法と同様に生じる間
隔（図１７の４６）の発生の有無の判別に、検索枠内の
配線図形の収集を行って間隔を発生する可能性の高い配
線図形対象の絞り込みを行うという手段を採用し、その
配線図形対象について間隔を発生させるか否かの判別を
行うようにしたので、間隔発生の判別に必要なデータ量
を格段に減少させ得ると同時に、間隔発生の判別に掛か
る処理時間を激減させ得る。また、従来の配線マスクパ
ターンデータ作成方法では生じてしまっていた間隔（図
１７の４６）は、配線図形には生じて来ないから、その
配線図形を表す配線マスクパターンデータを配線マスク
パターン製造装置に供給しても、その配線マスクパター
ンデータには従来のような微細な間隔を形成しなければ
ならないパターンデータは含まれておらず、配線マスク
パターンを製造する際に配線マスクパターンの製造限界
（解像度）を超えてしまい配線マスクパターン製造装置
から製造不能という結果が出ることは無く、配線マスク
パターンの円滑な製造が可能になる。As described above, according to the configuration of this example, the wiring figures in the search frame are collected in order to determine whether or not the interval (46 in FIG. 17) that occurs similarly to the conventional wiring mask pattern data creating method is generated. By adopting a means of narrowing down wiring pattern objects that are likely to generate intervals, it is possible to determine whether or not to generate intervals for the wiring pattern objects. The required amount of data can be significantly reduced, and at the same time, the processing time required for determining the interval occurrence can be drastically reduced. Further, since the interval (46 in FIG. 17) that has been generated in the conventional wiring mask pattern data creating method does not occur in the wiring graphic, the wiring mask pattern data representing the wiring graphic is used as the wiring mask pattern manufacturing apparatus. , The wiring mask pattern data does not include the pattern data for forming fine intervals as in the conventional case, and the wiring mask pattern manufacturing limit ( The resolution is not exceeded and the wiring mask pattern manufacturing apparatus does not produce the result that the wiring mask pattern cannot be manufactured, and the wiring mask pattern can be smoothly manufactured.
【００４４】以上、この発明の実施例を図面を参照して
詳述してきたが、この発明の具体的な構成は、これらの
実施例に限られるものではなく、この発明の要旨を逸脱
しない範囲の設計の変更等があってもそれらはこの発明
に含まれる。例えば、前記実施例においては、配線図形
の終端部の領域内にコンタクト図形の領域を有する場合
について説明したが、図９に示すように、配線図形の角
部の領域内にコンタクト図形を有する場合にも適用し得
る。図９において、１１Ａ、１４Ａ、１９は配線図形、
１２Ａはコンタクト図形、１３Ａは補正図形、１５Ａは
補正図形１３Ａと配線図形１４Ａとの間隔、１６Ａは埋
め図形、ＳＡは検索枠である。検索枠をコンタクト図形
の中心から等距離の範囲の場合について説明したが、そ
の他の形状としてもよい。例えば、間隔の発生の判別に
必要な配線図形の数を可能な限り少なくし得る距離の範
囲としてもよい。また、作成した補正図形及び埋め図形
の他の配線図形と対向する辺の該他の配線図形からの離
隔の代わりに、当該離隔距離に相当する距離だけ補正図
形を縮小してスペーシング規則を満たすように、当該補
正図形を作成し直してもよい。さらに、補正図形の配線
図形への付加で発生した間隔を埋め図形で埋めて新たに
作成される複数の配線図形Ｆ３、Ｆ４（図６）に基づい
てスペーシング規則違反となる配線図形Ｆ３、Ｆ４の辺
を認識するようにしてもよい。すなわち、図１０に示す
ように、配線図形Ｆ３の辺ＬＡが、隣接する配線図形２
４との間でスペーシング規則違反となっているとき、配
線図形Ｆ３及び配線図形Ｆ４に基づいて、配線図形Ｆ４
の辺ＬＢが、辺ＬＡの直線上にあることを認識する。こ
の認識から辺ＬＡ及び辺ＬＢの全体をスペーシング規則
違反を解消し得る距離だけ配線図形２４から移すように
してもよい。The embodiments of the present invention have been described in detail above with reference to the drawings. However, the specific configuration of the present invention is not limited to these embodiments, and does not depart from the gist of the present invention. Even if there are changes in the design, etc., they are included in this invention. For example, in the above-described embodiment, the case where the contact figure area is provided in the terminal area of the wiring figure has been described. However, as shown in FIG. 9, the contact figure area is provided in the corner area of the wiring figure. Can also be applied to. In FIG. 9, 11A, 14A and 19 are wiring figures,
12A is a contact figure, 13A is a corrected figure, 15A is a gap between the corrected figure 13A and the wiring figure 14A, 16A is a filled figure, and SA is a search frame. Although the case where the search frame is equidistant from the center of the contact graphic has been described, other shapes may be used. For example, the range of distance may be set so that the number of wiring figures required for determining the occurrence of the interval can be reduced as much as possible. Further, instead of separating the side of the created corrected figure and the filled figure that faces the other wiring figure from the other wiring figure, the correction figure is reduced by a distance corresponding to the separation distance to satisfy the spacing rule. Thus, the corrected figure may be recreated. Furthermore, the wiring patterns F3 and F4 that violate the spacing rule are created based on a plurality of wiring patterns F3 and F4 (FIG. 6) newly created by filling the gaps generated by the addition of the correction pattern to the wiring pattern. May be recognized. That is, as shown in FIG. 10, the side LA of the wiring figure F3 is adjacent to the wiring figure 2
4 and the spacing rule is violated, wiring pattern F4 is determined based on wiring pattern F3 and wiring pattern F4.
It is recognized that the side LB of is on the straight line of the side LA. From this recognition, the entire sides LA and LB may be moved from the wiring pattern 24 by a distance that can eliminate the spacing rule violation.
【００４５】[0045]
【発明の効果】以上説明したようにこの発明の構成によ
れば、作成した補正図形と配線図形との間に生じる間隔
の発生の有無の判別に、所定の範囲内の配線図形の収集
を行って間隔を発生する可能性の高い配線図形対象の絞
り込みを行い、その配線図形対象について間隔を発生さ
せるか否かの判定を行うようにしたので、間隔発生の判
別に必要なデータ量、及び間隔発生の判定に掛かる処理
時間を激減させ得る。また、従来の配線マスクパターン
データ作成方法では生じてしまっていた間隔は、配線図
形には生ぜず、その配線マスクパターンデータには従来
のような微細な間隔を形成しなければならないパターン
データは含まれないから、その配線図形を表す配線マス
クパターンデータを配線マスクパターン製造装置に供給
して配線マスクパターンを製造する際に配線マスクパタ
ーンの製造限界（解像度）を超えてしまい、配線マスク
パターン製造装置から製造不能という結果が出ることは
無く、配線マスクパターンの円滑な製造が可能になる。As described above, according to the configuration of the present invention, wiring patterns within a predetermined range are collected to determine whether or not a gap occurs between the created correction pattern and wiring pattern. Since the wiring pattern targets that are likely to generate an interval are narrowed down and it is determined whether or not the interval is generated for the wiring pattern target, the data amount and the interval required for determining the interval occurrence The processing time required to determine the occurrence can be drastically reduced. In addition, the spacing that has occurred in the conventional wiring mask pattern data creation method does not occur in the wiring figure, and the wiring mask pattern data includes pattern data that requires the formation of fine spacing as in the conventional method. Therefore, when the wiring mask pattern data representing the wiring pattern is supplied to the wiring mask pattern manufacturing apparatus to manufacture the wiring mask pattern, the manufacturing limit (resolution) of the wiring mask pattern is exceeded, and the wiring mask pattern manufacturing apparatus Therefore, it is possible to smoothly manufacture the wiring mask pattern without producing the result that the manufacturing is impossible.
【００４６】[0046]
【図１】この発明の配線マスクパターンデータ作成装置
を示す図である。FIG. 1 is a diagram showing a wiring mask pattern data creation device of the present invention.
【図２】同配線マスクパターンデータ作成装置で実行さ
れる配線マスクパターンデータ作成処理手順を示すフロ
ーチャートである。FIG. 2 is a flowchart showing a wiring mask pattern data creation processing procedure executed by the same wiring mask pattern data creation device.
【図３】同配線マスクパターンデータ作成装置の間隔検
索処理で用いる検索枠を示す図である。FIG. 3 is a diagram showing a search frame used in an interval search process of the wiring mask pattern data creation device.
【図４】同配線マスクパターンデータ作成装置のスペー
シング規則違反補正処理の説明に用いる配線図形を示す
図である。FIG. 4 is a diagram showing a wiring figure used for explaining a spacing rule violation correction process of the same wiring mask pattern data creation device.
【図５】同配線マスクパターンデータ作成装置の補正図
形付加処理における配線図形の説明図である。FIG. 5 is an explanatory diagram of a wiring figure in a correction figure addition process of the wiring mask pattern data creation device.
【図６】同配線マスクパターンデータ作成装置の間隔埋
め処理における配線図形の説明図である。FIG. 6 is an explanatory diagram of a wiring figure in a space filling process of the wiring mask pattern data creation device.
【図７】同配線マスクパターンデータ作成装置の図形補
正処理における配線図形の説明図である。FIG. 7 is an explanatory diagram of a wiring figure in a figure correction process of the wiring mask pattern data creation device.
【図８】同配線マスクパターンデータ作成装置で配線図
形に付加した補正図形の補正処理の他の例を示す図であ
る。FIG. 8 is a diagram showing another example of correction processing of a correction figure added to a wiring figure by the same wiring mask pattern data creation device.
【図９】同配線マスクパターンデータ作成装置のスペー
シング規則違反補正処理の説明に用いる他の配線図形を
示す図である。FIG. 9 is a diagram showing another wiring figure used for explaining a spacing rule violation correction process of the same wiring mask pattern data creation device.
【図１０】同配線マスクパターンデータ作成装置のスペ
ーシング規則違反補正処理の説明に用いるさらに他の配
線図形を示す図である。FIG. 10 is a diagram showing still another wiring figure used for explaining the spacing rule violation correction processing of the wiring mask pattern data creation device.
【図１１】露光前の補正図形を付加しない配線図形と露
光後の配線を示す図である。FIG. 11 is a diagram showing a wiring pattern to which a correction pattern before exposure is not added and a wiring after exposure.
【図１２】露光前の補正図形を付加した配線図形と露光
後の配線を示す図である。FIG. 12 is a diagram showing a wiring pattern to which a correction pattern before exposure is added and a wiring after exposure.
【図１３】補正図形を付加した配線図形を示す図であ
る。FIG. 13 is a diagram showing a wiring figure to which a correction figure is added.
【図１４】従来の配線マスクパターンデータ作成装置の
電気的構成を示す図である。FIG. 14 is a diagram showing an electrical configuration of a conventional wiring mask pattern data creation device.
【図１５】同配線マスクパターンデータ作成装置での補
正図形の配線図形への付加で新たに作成される配線図形
を示す図である。FIG. 15 is a diagram showing a wiring graphic newly created by adding a correction graphic to the wiring graphic by the same wiring mask pattern data creating device.
【図１６】同配線マスクパターンデータ作成装置での間
隔を埋めたときに新たに作成される配線図形を示す図で
ある。FIG. 16 is a diagram showing a wiring figure newly created when a space in the wiring mask pattern data creating apparatus is filled.
【図１７】同配線マスクパターンデータ作成装置でのス
ペーシング規則違反を解消したときの配線図形を示す図
である。FIG. 17 is a diagram showing a wiring figure when a spacing rule violation in the wiring mask pattern data creation device is resolved.
【図１８】同配線マスクパターンデータ作成装置で実行
される配線マスクパターンデータ作成処理手順を示すフ
ローチャートを２分割した第１のフローチャート部分で
ある。FIG. 18 is a first flowchart part obtained by dividing a flowchart showing a wiring mask pattern data creation processing procedure executed by the same wiring mask pattern data creation device into two parts.
【図１９】同配線マスクパターンデータ作成装置で実行
される配線マスクパターンデータ作成処理手順を示すフ
ローチャートを２分割した第２のフローチャート部分で
ある。FIG. 19 is a second flowchart part obtained by dividing a flowchart showing a wiring mask pattern data creation processing procedure executed by the same wiring mask pattern data creation device into two parts.
１ 配線マスクパターンデータ作成装置
２ 配線図形記憶装置
３ 補正図形付加場所決定部（補正図形付加場所決
定手段）
４ 図形補正処理部（補正図形作成手段、埋め図形
作成手段、図形修正手段）DESCRIPTION OF SYMBOLS 1 Wiring mask pattern data creation device 2 Wiring figure storage device 3 Corrected figure addition location determination unit (corrected figure addition location determination means) 4 Figure correction processing section (corrected figure creation means, embedded figure creation means, figure correction means)
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G03F 1/08 - 1/16 G06F 17/50 H01L 21/027 H01L 21/82 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) G03F 1/08-1/16 G06F 17/50 H01L 21/027 H01L 21/82
Claims (7)
極とを接続するためのコンタクトが、前記下層又は上層
の配線の終端部又は角部の領域に形成されるとき、当該
配線の終端部又は角部が光学的近接効果によりやせ細っ
て形成される分を見込んで、当該配線の終端部又は角部
に相当する配線図形の終端部又は角部に補正図形を隣接
付加することで当該配線図形の終端部又は角部を予め膨
らませる処理を行った結果、隣接付加された当該補正図
形の任意の一辺と前記配線図形の任意の一辺とがスペー
シング規則違反して相対向することとなったとき、当該
スペーシング規則違反する間隔を埋め図形で埋める処理
を含む配線マスクパターンデータ作成方法であって、 まず、記憶装置に記憶されている前記配線図形及びコン
タクト図形を読み込んで、読み込まれた配線図形の終端
部又は角部を検索して、当該配線図形に前記補正図形を
付加すべき補正図形付加場所を決定し、決定された補正
図形付加場所を前記記憶装置に記憶した後、 該記憶装置から、前記配線図形、コンタクト図形及び補
正図形付加場所を読み込み、コンタクト図形を基準にし
て検索枠内の配線図形を集め、補正図形付加場所毎に補
正図形を作成し、作成した補正図形と配線図形とからこ
れらの図形を含んで構成される新たな配線図形を作成
し、 該新たな配線図形と前記検索枠内の配線図形とから前記
補正図形付加前の配線図形への補正図形の付加で発生し
た間隔を検索して当該間隔を埋める埋め図形を作成し、 補正図形付加前の前記配線図形への補正図形及び前記埋
め図形の付加で隣接する他の配線図形との間の距離がス
ペーシング規則で決められている基準値を満たしている
か否かを検索し、 検索の結果、前記基準値を満たしていないとき、前記補
正図形及び埋め図形の前記他の配線図形と対向する辺を
前記基準値を満たす値の距離だけ前記他の配線図形から
移させて、配線図形を修正することを特徴とする配線マ
スクパターンデータ作成方法。1. When a contact for connecting a lower layer wiring or electrode and an upper layer wiring or electrode is formed in the terminal portion or corner region of the lower layer or upper layer wiring, the terminal portion of the wiring is formed. Alternatively, in consideration of the thinning of the corner portion due to the optical proximity effect, the correction figure is added adjacent to the end portion or corner portion of the wiring figure corresponding to the end portion or corner portion of the wiring concerned. As a result of performing the process of inflating the end portion or the corner portion in advance, any one side of the adjacently added correction figure and one side of the wiring figure are opposed to each other in violation of the spacing rule. At this time, a wiring mask pattern data creating method including a process of filling a space violating the spacing rule with a filling pattern, wherein first, the wiring pattern and the contact pattern stored in a storage device are read. , The end portion or corner of the read wiring figure is searched to determine the correction figure addition location to which the correction figure should be added to the wiring figure, and the determined correction figure addition location is stored in the storage device. After that, the wiring figure, the contact figure, and the correction figure addition place are read from the storage device, the wiring figures in the search frame are collected based on the contact figure, and the correction figure is created for each correction figure addition place. A new wiring figure including these figures is created from the corrected figure and the wiring figure, and the new wiring figure and the wiring figure in the search frame are changed to the wiring figure before the addition of the correction figure. Create a filled figure that fills the gap by searching the interval generated by adding the correction figure, and between the wiring figure before adding the correction figure and another wiring figure that is adjacent by adding the filling figure of It is searched whether or not the distance satisfies the reference value determined by the spacing rule, and when the result of the search is that the reference value is not satisfied, the distance is opposed to the other wiring figure of the correction figure and the filling figure. A wiring mask pattern data creating method characterized in that a side is moved from the other wiring figure by a distance of a value satisfying the reference value to modify the wiring figure.
辺と、相対向する検索枠の辺との隔たりが、スペーシン
グ規則違反とならない程度の広がりを有していることを
特徴とする請求項１記載の配線マスクパターンデータ作
成方法。2. The search frame is characterized in that the distance between each side of the outer frame of the corrected figure and the opposite side of the search frame is wide enough not to violate a spacing rule. The wiring mask pattern data creating method according to claim 1.
心軸を共有していることを特徴とする請求項１記載の配
線マスクパターンデータ作成方法。3. The wiring mask pattern data creating method according to claim 1, wherein the search frame shares a central axis with the contact figure.
極とを接続するためのコンタクトが、前記下層又は上層
の配線の終端部又は角部の領域に形成されるとき、当該
配線の終端部又は角部が光学的近接効果によりやせ細っ
て形成される分を見込んで、当該配線の終端部又は角部
に相当する配線図形の終端部又は角部に補正図形を隣接
付加することで当該配線図形の終端部又は角部を予め膨
らませる処理を行った結果、隣接付加された当該補正図
形の任意の一辺と前記配線図形の任意の一辺とがスペー
シング規則違反して相対向することとなったとき、当該
スペーシング規則違反する間隔を埋め図形で埋める処理
を含む配線マスクパターンデータ作成装置であって、 記憶装置に記憶されている前記配線図形及びコンタクト
図形を読み込んで、読み込まれた配線図形の終端部又は
角部を検索して、当該配線図形に前記補正図形を付加す
べき補正図形付加場所を決定し、決定された補正図形付
加場所を前記記憶装置に記憶させる補正図形付加場所決
定手段と、 該記憶装置から、前記配線図形、コンタクト図形及び補
正図形付加場所を読み込み、コンタクト図形を基準にし
て検索枠内の配線図形を集め、補正図形付加場所毎に補
正図形を作成し、作成した補正図形と配線図形とからこ
れらの図形を含んで構成される新たな配線図形を作成す
る補正図形作成手段と、 該新たな配線図形と前記検索枠内の配線図形とから前記
補正図形付加前の配線図形への補正図形の付加で発生し
た間隔を検索して当該間隔を埋める埋め図形を作成する
埋め図形作成手段と、 補正図形付加前の前記配線図形への補正図形及び前記埋
め図形の付加で隣接する他の配線図形との間の距離がス
ペーシング規則で決められている基準値を満たしている
か否かを検索し、検索の結果、前記基準値を満たしてい
ないとき、前記補正図形及び埋め図形の前記他の配線図
形と対向する辺を前記基準値を満たす値の距離だけ前記
他の配線図形から移させて、配線図形を修正する図形修
正手段とを備えてなることを特徴とする配線マスクパタ
ーンデータ作成装置。4. When a contact for connecting a lower layer wiring or electrode and an upper layer wiring or electrode is formed at a terminal portion or a corner region of the lower layer or upper layer wiring, the terminal portion of the wiring is formed. Alternatively, in consideration of the thinning of the corner portion due to the optical proximity effect, the correction figure is added adjacent to the end portion or corner portion of the wiring figure corresponding to the end portion or corner portion of the wiring concerned. As a result of performing the process of inflating the end portion or the corner portion in advance, any one side of the adjacently added correction figure and one side of the wiring figure are opposed to each other in violation of the spacing rule. At this time, a wiring mask pattern data creating device including a process of filling a space that violates the spacing rule with a filling pattern, reading the wiring pattern and the contact pattern stored in a storage device, The terminal end or corner of the embedded wiring figure is searched to determine the correction figure addition location to which the correction figure should be added to the wiring figure, and the determined correction figure addition location is stored in the storage device. Correction figure addition place determining means and the above-mentioned wiring figure, contact figure, and correction figure addition place are read from the storage device, wiring figures in the search frame are collected based on the contact figure, and correction figures are added for each correction figure addition place. And a correction figure creating means for creating a new wiring figure including these figures from the created correction figure and wiring figure; and the new wiring figure and the wiring figure in the search frame. Filling pattern creating means for searching for an interval generated by adding the correction pattern to the wiring pattern before adding the correction pattern and creating a filling pattern for filling the interval; By adding the correction figure and the filling figure, it is searched whether or not the distance between other wiring figures adjacent to each other satisfies the reference value determined by the spacing rule, and as a result of the search, the reference value is satisfied. If not, the figure correcting means for correcting the wiring figure by moving the side of the correction figure and the filling figure facing the other wiring figure from the other wiring figure by a distance of a value satisfying the reference value. A wiring mask pattern data creating device characterized by being provided.
辺と、相対向する検索枠の辺との隔たりが、スペーシン
グ規則違反とならない程度の広がりを有していることを
特徴とする請求項４記載の配線マスクパターンデータ作
成装置。5. The search frame is characterized in that the distance between each side of the outer frame of the corrected figure and the opposite side of the search frame is wide enough not to violate a spacing rule. The wiring mask pattern data creation device according to claim 4.
心軸を共有していることを特徴とする請求項４記載の配
線マスクパターンデータ作成装置。6. The wiring mask pattern data creation device according to claim 4, wherein the search frame shares a central axis with the contact figure.
いずれか１に記載の機能を実現させるための配線マスク
パターンデータ作成プログラムを記録した記録媒体。7. A recording medium in which a wiring mask pattern data creation program for causing a computer to realize the function according to claim 1 is recorded.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06569599A JP3425884B2 (en) | 1999-03-11 | 1999-03-11 | Wiring mask pattern data creation method and apparatus, and recording medium recording the pattern data creation program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06569599A JP3425884B2 (en) | 1999-03-11 | 1999-03-11 | Wiring mask pattern data creation method and apparatus, and recording medium recording the pattern data creation program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000258893A JP2000258893A (en) | 2000-09-22 |
| JP3425884B2 true JP3425884B2 (en) | 2003-07-14 |
Family
ID=13294417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06569599A Expired - Fee Related JP3425884B2 (en) | 1999-03-11 | 1999-03-11 | Wiring mask pattern data creation method and apparatus, and recording medium recording the pattern data creation program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3425884B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4620269B2 (en) * | 2001-03-14 | 2011-01-26 | ソニー株式会社 | Manufacturing method of semiconductor device |
| JP5187309B2 (en) * | 2007-08-17 | 2013-04-24 | 富士通セミコンダクター株式会社 | Photomask forming method and semiconductor device manufacturing method |
| JP5400345B2 (en) * | 2008-10-14 | 2014-01-29 | ピーエスフォー ルクスコ エスエイアールエル | Wiring pattern design method and program |
-
1999
- 1999-03-11 JP JP06569599A patent/JP3425884B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000258893A (en) | 2000-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3311244B2 (en) | Basic cell library and method of forming the same | |
| US6792593B2 (en) | Pattern correction method, apparatus, and program | |
| JP4266189B2 (en) | Semiconductor integrated circuit pattern verification method, photomask creation method, semiconductor integrated circuit device manufacturing method, and program for realizing semiconductor integrated circuit pattern verification method | |
| US7640520B2 (en) | Design flow for shrinking circuits having non-shrinkable IP layout | |
| JP4938696B2 (en) | Semiconductor device design program and semiconductor device design system | |
| JP2007027290A (en) | Method for designing layout of semiconductor integrated circuit | |
| JP4357287B2 (en) | Correction guide generation method, pattern creation method, mask manufacturing method, semiconductor device manufacturing method, and program | |
| JP2002131882A (en) | Method for correcting mask pattern, device for correcting mask pattern, recording medium storing mask pattern correcting program, and method for manufacturing semiconductor device | |
| US20210042461A1 (en) | Method of inserting dummy boundary cells for macro/ip and ic | |
| CN101739492B (en) | Method and apparatus for scaling i/o-cell placement during die-size optimization | |
| KR100608117B1 (en) | Exposing method and apparatus for semiconductor integrated circuits | |
| JP4274814B2 (en) | Semiconductor integrated circuit design method, design apparatus, cell library data structure, and automatic layout program | |
| JP2009031460A (en) | Mask pattern creating method, creating apparatus, and mask for exposure | |
| JP2006344176A (en) | Macro arrangement design device with consideration given to density, program, and design method | |
| JP3425884B2 (en) | Wiring mask pattern data creation method and apparatus, and recording medium recording the pattern data creation program | |
| KR101962492B1 (en) | Pattern generation method, program, information processing apparatus, and mask fabrication method | |
| CN101526735B (en) | Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask | |
| US7958482B2 (en) | Stitched circuitry region boundary identification for stitched IC chip layout | |
| JP2006023873A (en) | Design method, design support device for semiconductor integrated circuit, and delayed library thereof | |
| JP2005209685A (en) | Method for automatically correcting mask-pattern data and its program | |
| JP2010062475A (en) | Layout pattern generating method, method of manufacturing semiconductor device, program, and layout pattern generating device | |
| KR100815953B1 (en) | Processing Method for Preventing Off Grid | |
| JP2009182056A (en) | Design method, design device and program, for semiconductor device | |
| US6766507B2 (en) | Mask/wafer control structure and algorithm for placement | |
| JP2008227198A (en) | Layout designing method of semiconductor integrated circuit, layout design apparatus, and layout design program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140509 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |