JP3422916B2 - Inverter device - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、負荷を駆動するイ
ンバータ主回路に駆動回路部を介して制御信号を与える
ことにより、負荷の駆動を制御する制御回路を備えたイ
ンバータ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device having a control circuit for controlling the driving of a load by giving a control signal to an inverter main circuit for driving the load via a drive circuit section.

【０００２】[0002]

【従来の技術】従来のインバータ装置の一例を図１３に
示す。三相の交流電源１は、ダイオードブリッジで構成
される整流回路２の交流入力端子に接続されており、そ
の整流回路２の直流出力端子は、直流母線３ａ，３ｂに
接続されている。直流母線３ａ，３ｂ間には、平滑コン
デンサ４が接続されていると共に、ＩＧＢＴなどのスイ
ッチング素子をブリッジ接続してなるインバータ主回路
５が接続されている。2. Description of the Related Art FIG. 13 shows an example of a conventional inverter device. The three-phase AC power supply 1 is connected to an AC input terminal of a rectifier circuit 2 formed of a diode bridge, and the DC output terminal of the rectifier circuit 2 is connected to DC busbars 3a and 3b. A smoothing capacitor 4 is connected between the DC buses 3a and 3b, and an inverter main circuit 5 formed by connecting switching elements such as IGBTs in a bridge connection is connected.

【０００３】インバータ主回路５の各相出力端子は、モ
ータ（誘導電動機）６の各相巻線に接続されている。ま
た、平滑コンデンサ４の両端には電圧検出器７が接続さ
れており、平滑コンデンサ４とインバータ主回路５との
間にある直流母線３ａには、電流検出器８が介挿されて
いる。以上の整流回路２，直流母線３ａ，３ｂ，平滑コ
ンデンサ４，インバータ主回路５，電圧及び電流検出器
７及び８は、主回路部９を構成している。Each phase output terminal of the inverter main circuit 5 is connected to each phase winding of a motor (induction motor) 6. A voltage detector 7 is connected to both ends of the smoothing capacitor 4, and a current detector 8 is inserted in the DC bus 3a between the smoothing capacitor 4 and the inverter main circuit 5. The rectifying circuit 2, the DC buses 3a and 3b, the smoothing capacitor 4, the inverter main circuit 5, the voltage and current detectors 7 and 8 constitute a main circuit section 9.

【０００４】駆動回路部１０は、内部に制御用電源回路
１１及びフォトカプラなどで構成される駆動回路１２を
備えている。そして、ＣＰＵなどを含んで構成される制
御回路１３は、駆動回路部１０を介して主回路部９に接
続されており、駆動回路部１０の制御用電源回路１１よ
り制御用電源が供給されるようになっている。また、主
回路部９及び駆動回路部１０は、主回路基板１４上に搭
載されている。The drive circuit section 10 includes a drive circuit 12 including a control power supply circuit 11 and a photocoupler therein. The control circuit 13 including a CPU and the like is connected to the main circuit unit 9 via the drive circuit unit 10, and control power is supplied from the control power supply circuit 11 of the drive circuit unit 10. It is like this. The main circuit unit 9 and the drive circuit unit 10 are mounted on the main circuit board 14.

【０００５】そして、制御回路１３は、主回路部９の電
圧及び電流検出器７及び８からの電圧及び電流検出信号
を参照して、駆動回路部１０に制御信号を与えることに
より、主回路部９のインバータ主回路５を構成する各ス
イッチング素子に駆動信号を出力して、誘導電動機６の
駆動制御を行うようになっている。Then, the control circuit 13 refers to the voltage and current detection signals from the voltage and current detectors 7 and 8 of the main circuit unit 9 and gives a control signal to the drive circuit unit 10, thereby causing the main circuit unit to operate. A drive signal is output to each switching element constituting the inverter main circuit 5 of 9 to control the drive of the induction motor 6.

【０００６】また、制御基板１５上に搭載されている制
御回路１３には、各種パラメータの操作や表示を行うた
めの操作パネル１６が接続されていると共に、必要に応
じて、機能付加または拡張用のオプション基板１７や、
入出力端子を拡張するための端子拡張用基板１８が接続
される。また、制御回路１３は、外部機器との通信を行
うための通信用インターフェイス１３ａを内蔵してい
る。以上がインバータ装置１９を構成している。Further, an operation panel 16 for operating and displaying various parameters is connected to the control circuit 13 mounted on the control board 15, and functions are added or expanded as needed. Optional board 17 of
A terminal expansion board 18 for expanding the input / output terminals is connected. The control circuit 13 also has a built-in communication interface 13a for communicating with an external device. The above constitutes the inverter device 19.

【０００７】この様なインバータ装置１９の機種には、
鉄や紙等の製造において高度にモータ６を制御するため
の高機能型や、通常の用途に使われる汎用型、或いは、
単純にモータ６の速度を可変する低機能型等、様々なも
のがある。これら各タイプのインバータ装置の特徴を図
１４に示す。In the type of the inverter device 19 as described above,
A highly functional type for highly controlling the motor 6 in the production of iron, paper, etc., a general-purpose type used for ordinary purposes, or
There are various types such as a low function type in which the speed of the motor 6 is simply changed. The characteristics of each of these types of inverter devices are shown in FIG.

【０００８】従って、従来は、夫々の用途に合わせて、
各機種の特徴を生かすようにインバータ装置１９の個別
設計を行うようにしている。例えば、高機能型機種で
は、制御回路１３には高速に演算を行うことが可能な高
機能ＣＰＵを備え、ベクトル制御などの高度な演算や速
度フィードバック、或いは、多数台制御の負荷分担等の
処理を行ってモータ６を制御するように設計する。ま
た、その高度な制御に答えるため、主回路部９は、高負
荷耐量で且つ高速応答可能なように設計される。加え
て、様々な用途に使用されるため、高機能を有するオプ
ション基板１７を多種類接続する必要がある。Therefore, conventionally, according to each use,
The inverter device 19 is individually designed so as to make the best use of the characteristics of each model. For example, in a high-performance model, the control circuit 13 is provided with a high-performance CPU capable of performing high-speed calculations, and advanced calculations such as vector control and speed feedback, or processing such as load sharing of multiple-unit control. Is designed to control the motor 6. Further, in order to respond to the high degree of control, the main circuit portion 9 is designed to have a high load resistance and a high speed response. In addition, since it is used for various purposes, it is necessary to connect many types of option boards 17 having high functions.

【０００９】一方、低機能型機種では、それ程高速な演
算を行う必要はないので、制御回路１３には標準的なＣ
ＰＵが使用され、主回路部９も負荷耐量の低いスイッチ
ング素子を使用したり、高速な制御が不要なため電流検
出もシャント抵抗などで直流部のみ検出するような簡単
な構成に設計される。そして、制御回路１３には、オプ
ション基板１７を付加することは必ずしも考慮する必要
がない。On the other hand, in a low-function model, it is not necessary to perform such a high-speed operation, so the control circuit 13 has a standard C
A PU is used, a switching element having a low load withstanding capability is also used for the main circuit unit 9, and high-speed control is not required, so that the current detection is designed to have a simple configuration in which only the DC unit is detected by a shunt resistor or the like. Further, it is not always necessary to consider adding the option board 17 to the control circuit 13.

【００１０】また、容量に応じて主回路部９に使用され
る部品も異なる。例えば、高機能型機種では、１５ｋＷ
用のユニットには２００Ａのスイッチング素子を、１１
ｋＷ用のユニットには１５０Ａのスイッチング素子を用
いるが、低機能型機種では、１５ｋＷ用のユニットには
１５０Ａのスイッチング素子を、１１ｋＷ用のユニット
には１００Ａのスイッチング素子を用いるようになって
いる。Further, the parts used in the main circuit section 9 also differ depending on the capacity. For example, for high-performance models, 15 kW
200A switching element for the unit for
Although a 150 A switching element is used for the kW unit, a low-function model uses a 150 A switching element for the 15 kW unit and a 100 A switching element for the 11 kW unit.

【００１１】この場合、スイッチング素子のサイズが同
一であれば、容量に応じて異なるスイッチング素子を主
回路部９に取付けることができるが、過負荷耐量や定格
電流といった主回路部９に関するデータは異なるので、
制御回路１３側においては、異なるデータに応じて異な
る設定を行う必要がある。In this case, if the size of the switching elements is the same, different switching elements can be attached to the main circuit section 9 according to the capacity, but the data relating to the main circuit section 9 such as overload withstand capacity and rated current are different. So
On the control circuit 13 side, it is necessary to make different settings according to different data.

【００１２】更に、ユーザが使用しているインバータ装
置１９を、ユーザのグレードアップ要求に等応じて、汎
用型から高機能型への変更や、高機能型から高速電流制
御などへの変更を行う場合には、インバータ装置１９自
体を交換する必要がある。Further, the inverter device 19 used by the user is changed from a general-purpose type to a high-performance type or from the high-function type to a high-speed current control in response to a user's upgrade request. In that case, it is necessary to replace the inverter device 19 itself.

【００１３】この様な場合に対応するための従来技術と
して、例えば、特開平６−３０３７７９号公報には、主
回路導体バーを共通にして、ある程度の範囲の容量にお
いては、２２０Ｖ定格と４４０Ｖ定格とのインバータ主
回路を共通にする構成が開示されている。As a conventional technique for coping with such a case, for example, in Japanese Patent Laid-Open No. 6-303779, a main circuit conductor bar is commonly used and a 220V rating and a 440V rating are provided within a certain range of capacity. And a configuration in which the inverter main circuit is common.

【００１４】また、同公報には、電源回路を含み同一配
線パターンで定格の異なる回路素子を搭載した複数種類
の電源基板の何れか１つが取付けられる構成が開示され
ている。この従来技術においては、スイッチング電源の
容量が或る範囲にあり、且つ、スイッチングトランスや
平滑コンデンサなどの部品の基板取付寸法が同一か、或
いは基板取付寸法が異なるとしても基板側の構成によっ
て取付け可能である場合は、基板の構成を共通化できる
という利点がある。Further, the publication discloses a configuration in which any one of a plurality of types of power supply boards including a power supply circuit and having circuit elements of different ratings mounted with the same wiring pattern is mounted. In this conventional technique, the capacity of the switching power supply is within a certain range, and even if the components such as the switching transformer and the smoothing capacitor have the same board mounting dimension or different board mounting dimensions, they can be mounted depending on the board side configuration. In this case, there is an advantage that the structure of the substrate can be made common.

【００１５】また、特開平６−３１１７６０号公報に
は、インバータ装置内部に任意のオプション基板を複数
取付けるものにおいて、オプションコネクタの２本の信
号の接続状態から、オプションの有無及び種類を判別す
るようにしたものが開示されている。Further, in Japanese Unexamined Patent Publication No. 6-311760, in the case where a plurality of arbitrary option boards are mounted inside the inverter device, the presence or absence and the type of the option are discriminated from the connection state of the two signals of the option connector. It is disclosed.

【００１６】更に、実開平６−２４３９２号公報には、
プログラマブルコントローラを内蔵したインバータ装置
に、プログラマブルコントローラを備えた１枚或いは２
枚のオプション基板を接続可能としたものが開示されて
いる。Further, Japanese Utility Model Publication No. 6-24392 discloses that
Inverter device with built-in programmable controller, 1 or 2 with programmable controller
It is disclosed that one option board can be connected.

【００１７】[0017]

【発明が解決しようとする課題】しかしながら、最近で
は、ユーザのニーズの多種多様化に対応するため、いろ
いろなタイプのインバータ装置やオプションが必要とさ
れると共に、デバイスネットに代表されるオープンネッ
トや、各メーカ独自のネットワークに対応する通信プロ
トコルを備えた通信用オプションなども必要とされてい
る。However, in recent years, various types of inverter devices and options are required in order to meet a variety of user needs, and open nets represented by device nets and There is also a need for communication options that include communication protocols compatible with each manufacturer's own network.

【００１８】これら多くの必要とされるオプションに対
応するには、多くの開発リソース及び期間を要する。ま
た、ユーザの要求に迅速に対応することが難しく、多種
類の部品を必要とするため、メンテナンス等のサービス
時における対応も問題となってくる。Addressing these many needed options requires a lot of development resources and time. Further, it is difficult to promptly respond to the user's request, and various types of parts are required, so that the response at the time of service such as maintenance becomes a problem.

【００１９】そして、特開平６−３０３７７９号公報に
開示されている技術では、導体バーが所定の大きさに成
形されているため、主回路を共通に適用可能な容量範囲
に限界がある。また、高機能型と低機能型のように、ス
イッチング素子が異なる場合や同一のスイッチング素子
を使用した場合でも過負荷耐量が異なる場合には、過負
荷演算を行う制御回路の設定変更が必要であり、全く同
一の制御回路を使用することはできず、この従来技術
は、機種の異なるインバータ装置には適用することがで
きない。In the technique disclosed in Japanese Patent Laid-Open No. 6-303779, since the conductor bar is molded to have a predetermined size, there is a limit to the capacity range to which the main circuit can be commonly applied. Also, if the switching elements are different, such as the high-function type and the low-function type, or the overload withstand capability is different even when the same switching element is used, it is necessary to change the setting of the control circuit that performs the overload calculation. However, the completely same control circuit cannot be used, and this conventional technique cannot be applied to inverter devices of different models.

【００２０】また、特開平６−３１１７６０号公報に開
示されている技術では、オプション基板のインターフェ
イスに対して２本の信号線を使用し、その内の１本でオ
プションの種類を判別すれば２種類しか判別できない。
例えば、８種類程度のオプション基板が存在する場合は
３本の信号線が必要となり、計４本の信号線を要する。
オプション基板への接続には、制御回路のインターフェ
イス信号やモータの速度検出信号等の多数の信号線があ
るためできるだけ増やさないのが理想的であり、また、
この従来技術では、オプション基板を新たに開発して追
加する場合には、信号線を追加しなければならず対応が
困難である。Further, in the technique disclosed in Japanese Patent Laid-Open No. 6-311760, two signal lines are used for the interface of the option board, and if one of them is used to discriminate the type of option, it will be 2 Only the type can be determined.
For example, if there are about eight types of option boards, three signal lines are required, and a total of four signal lines are required.
For connection to the option board, it is ideal not to increase as much as possible because there are many signal lines such as interface signal of control circuit and speed detection signal of motor.
In this conventional technique, when an option board is newly developed and added, a signal line must be added, which is difficult to handle.

【００２１】また、特開平６−３１１７６０号公報や実
開平６−２４３９２号公報に開示されている技術では、
オプション基板がプログラマブルコントローラが搭載さ
れたものに限定されており、しかもオプション基板をイ
ンバータ装置内部に装着する構成であり、装着枚数が２
枚までと限界がある。Further, in the techniques disclosed in Japanese Patent Laid-Open No. 6-311760 and Japanese Utility Model Laid-Open No. 6-24392,
The option boards are limited to those equipped with a programmable controller, and the option boards are installed inside the inverter device.
There is a limit to the number of sheets.

【００２２】本発明は上記課題を解決するものであり、
その目的は、制御基板の各インターフェイス部に信号線
を追加することなく多種類の周辺機器を接続可能とし
て、多様な用途に対応することができるインバータ装置
を提供することにある。The present invention is to solve the above-mentioned problems.
It is an object of the present invention to provide an inverter device capable of connecting various types of peripheral devices without adding a signal line to each interface section of a control board, and capable of supporting various uses.

【００２３】上記目的を達成するため、請求項１記載の
インバータ装置は、負荷を駆動するインバータ主回路を
含む主回路部と、制御信号を受けて前記インバータ主回
路に駆動信号を出力する駆動回路及び制御用電源回路を
備えた駆動回路部と、前記制御用電源回路から制御用電
源が供給されると共に、前記駆動回路に制御信号を与え
ることにより前記負荷の駆動を制御する制御回路と、前
記制御回路が搭載される制御基板に備えられ、前記主回
路部の異なる機種または定格に応じて共通に接続可能に
構成され、前記主回路部及び前記駆動回路部が搭載され
る主回路基板において前記主回路部，前記制御用電源回
路，前記駆動回路の何れか若しくは全て若しくは夫々に
接続を行うための駆動用インターフェイス部とを備え、
前記制御回路は、前記駆動用インターフェイス部の形式
判別用ピンを介して与えられる電圧レベルに応じて、当
該駆動用インターフェイス部に接続されている主回路基
板の種類を判別可能であり、前記制御回路は、前記駆動
用インターフェイス部の形式判別用ピンを介して与えら
れる電圧レベルに応じて、当該駆動用インターフェイス
部に接続されている主回路基板の種類を判別可能であ
り、 前記制御回路が搭載される制御基板に、下記Ａ乃至
Ｄの内何れか一つ若しくは複数のインターフェイス部を
備え、前記各インターフェイス部は、前記主回路部の異
なる機種または定格に応じて共通に接続可能に構成され
ていることを特徴とする。 Ａ．入出力端子数を拡張するための端子拡張用基板との
接続を行うための端子拡張用インターフェイス部。 Ｂ．各種パラメータの設定及び表示を行う操作パネルを
接続するための操作パネル用インターフェイス部。 Ｃ．オプション基板を接続するためのオプション用イン
ターフェイス部。 Ｄ．外部機器との通信を行うための通信用インターフェ
イス部。In order to achieve the above-mentioned object, an inverter device according to a first aspect of the present invention is a main circuit section including an inverter main circuit for driving a load, and a drive circuit for receiving a control signal and outputting a drive signal to the inverter main circuit. A drive circuit unit including a control power supply circuit; a control circuit that is supplied with control power from the control power supply circuit and that controls the drive of the load by giving a control signal to the drive circuit ; <br /> The main circuit is provided on a control board on which the control circuit is mounted.
Can be commonly connected depending on the model or rating of different road parts
The main circuit section and the drive circuit section are mounted.
In the main circuit board,
Path, any or all of the drive circuits, or each
Equipped with a drive interface unit for connection,
The control circuit is a type of the drive interface unit.
Depending on the voltage level applied via the discrimination pin,
Main circuit board connected to the drive interface section
The type of plate can be discriminated, and the control circuit
Given via the pin for identifying the format of the interface section for
The drive interface according to the voltage level
It is possible to determine the type of main circuit board connected to the
In the control board on which the control circuit is mounted, the following A to
Any one or a plurality of interface units of D are provided, and each interface unit is configured to be commonly connectable according to different models or ratings of the main circuit unit. A. A terminal expansion interface section for connecting to a terminal expansion board for expanding the number of input / output terminals. B. An operation panel interface for connecting an operation panel that sets and displays various parameters. C. Optional interface part for connecting the optional board. D. Communication interface for communicating with external equipment.

【００２４】斯様に構成すれば、制御基板には駆動用イ
ンターフェイス部を介して異なる機種の主回路基板を共
通に接続することができ、それに応じて必要とされる異
なる種類のオプション基板などの周辺機器も各インター
フェイス部を介して共通に接続することができる。According to this structure, different types of main circuit boards can be commonly connected to the control board via the drive interface section, and different types of option boards required in accordance with the main circuit boards can be commonly connected. Peripheral devices can also be commonly connected via each interface.

【００２５】この場合、請求項２に記載したように、制
御回路に、当該制御回路の演算装置のプログラムが記憶
される、外部から書込み可能なプログラム記憶手段を備
えると良い。斯様に構成すれば、外部からプログラム記
憶手段に記憶されている制御回路の演算装置のプログラ
ムを書き替えることによって、制御回路の演算装置に、
例えば異なる機能の主回路部に応じて異なる制御動作を
行わせることが可能となる。In this case, as described in claim 2, the control circuit may be provided with an externally writable program storage means for storing the program of the arithmetic unit of the control circuit. According to this structure, by rewriting the program of the arithmetic unit of the control circuit stored in the program storage means from the outside, the arithmetic unit of the control circuit can be
For example, different control operations can be performed depending on the main circuit units having different functions.

【００２６】また、請求項３に記載したように、通信用
インターフェイス部に、プログラム記憶手段に対する書
込みに必要な書込みインターフェイス部を備えると良
い。斯様に構成すれば、プログラム記憶手段に対する書
込みを、通信用インターフェイス部を介して行うことが
できる。Further, as described in claim 3, the communication interface section may be provided with a write interface section necessary for writing to the program storage means. According to this structure, writing to the program storage unit can be performed via the communication interface unit.

【００２７】更に、請求項４に記載したように、制御基
板に通信用インターフェイス部を介して接続され、書込
みデータが記憶される書込みデータ記憶手段と、この書
込みデータ記憶手段に記憶されている書込みデータを読
み出してプログラム記憶手段に対する書込みを行うため
のデータ書込み手段とを有する外部機器を備えても良
い。斯様に構成すれば、外部機器のデータ書込み手段か
ら、通信用インターフェイス部を介してプログラム記憶
手段に対する書込みを行うことができる。Further, as described in claim 4, write data storage means connected to the control board via the communication interface section for storing write data, and write data stored in the write data storage means. An external device having a data writing unit for reading data and writing the program storage unit may be provided. According to this structure, the data writing unit of the external device can write to the program storage unit via the communication interface unit.

【００２８】請求項５に記載したように、オプション用
インターフェイス部を、制御回路を構成する演算装置が
アクセス可能に構成された機能拡張用インターフェイス
部を含むように構成すると良く、斯様に構成すれば、制
御基板にオプション基板が接続された場合に、制御回路
の演算装置が機能拡張用インターフェイス部を介してオ
プショ基板上のリソースにアクセスすることができる。According to a fifth aspect of the present invention, the option interface unit may be configured to include a function expansion interface unit which is configured to be accessible by the arithmetic unit constituting the control circuit. For example, when the option board is connected to the control board, the arithmetic unit of the control circuit can access the resources on the option board via the function expansion interface section.

【００２９】この場合、請求項６に記載したように、機
能拡張用インターフェイス部に、プログラム記憶手段に
対する書込みに必要な書込みインターフェイス部を備え
ると良い。斯様に構成すれば、プログラム記憶手段に対
する書込みを、機能拡張用インターフェイス部を介して
行うことができる。In this case, as described in claim 6, it is preferable that the function expanding interface section is provided with a write interface section necessary for writing to the program storage means. According to this structure, writing to the program storage unit can be performed via the function expansion interface unit.

【００３０】また、請求項７に記載したように、制御基
板に機能拡張用インターフェイス部を介して接続され、
書込みデータが記憶される書込みデータ記憶手段と、こ
の書込みデータ記憶手段に記憶されている書込みデータ
を読み出してプログラム記憶手段に対する書込みを行う
ためのデータ書込み手段とを有するオプション基板を備
えても良い。斯様に構成すれば、オプション基板のデー
タ書込み手段から、機能拡張用インターフェイス部を介
してプログラム記憶手段に対する書込みを行うことがで
きる。Further, as described in claim 7, it is connected to the control board through an interface portion for function expansion,
There may be provided an option board having write data storage means for storing write data and data write means for reading the write data stored in the write data storage means and writing the program data in the program storage means. According to this structure, the data writing means of the option board can write to the program storage means via the function expansion interface section.

【００３１】更に、請求項８に記載したように、機能拡
張用インターフェイス部を、少なくとも、デジタル信号
が伝送されるデジタル信号部とアナログ信号が伝送され
るアナログ信号部とに分割すると良い。斯様に構成すれ
ば、デジタル信号がアナログ信号に与えるノイズなどの
影響を低減することができる。Further, as described in claim 8, the function expanding interface section may be divided into at least a digital signal section for transmitting a digital signal and an analog signal section for transmitting an analog signal. With such a configuration, it is possible to reduce the influence of noise or the like that the digital signal has on the analog signal.

【００３２】請求項９に記載したように、制御基板に機
能拡張用インターフェイス部を介して接続された場合
に、制御回路の演算装置に対してマスタとなる演算装置
が搭載されたオプション基板を備えて、前記マスタとな
る演算装置を、制御回路のスレーブとなる演算装置に対
し、各インターフェイス部を介して行う各種の入出力要
求を与える構成にすると良い。斯様に構成すれば、例え
ば、オプション基板に搭載された演算装置から制御回路
の演算装置に対して、各インターフェイス部を介して周
辺機器に対する各種の入出力要求等を行うことができ
る。According to a ninth aspect of the present invention, there is provided an option board having an arithmetic unit serving as a master for the arithmetic unit of the control circuit when connected to the control substrate via the function expansion interface unit. Then, the arithmetic unit to be the master may be configured to give various input / output requests to the arithmetic units to be slaves of the control circuit through the respective interface units. According to this structure, for example, the arithmetic unit mounted on the option board can issue various input / output requests to the peripheral unit via the interface units to the arithmetic unit of the control circuit.

【００３３】請求項１０に記載したように、制御基板に
機能拡張用インターフェイス部を介して接続され、制御
回路の演算装置が行う制御動作の一部または全部につい
ての制御プログラムが記憶されている記憶手段が搭載さ
れたオプション基板を備えると良い。斯様に構成すれ
ば、制御回路の演算装置が、オプション基板に搭載され
た記憶手段から制御プログラムを読み出すことによっ
て、その制御プログラムに応じた制御動作を制御回路の
演算装置に行わせることができる。According to a tenth aspect of the present invention, a memory which is connected to the control board through the function expanding interface section and stores a control program for a part or all of the control operation performed by the arithmetic unit of the control circuit. It is preferable to provide an option board on which the means is mounted. According to this structure, the arithmetic unit of the control circuit can cause the arithmetic unit of the control circuit to perform the control operation according to the control program by reading the control program from the storage means mounted on the option board. .

【００３４】請求項１１に記載したように、制御基板に
各インターフェイス部を介して接続された場合に、制御
回路の演算装置の要求に応じて各種制御を行う演算装置
が搭載される１つ以上の基板を備えても良い。斯様に構
成すれば、制御回路の演算装置から、各インターフェイ
ス部を介して接続された基板の演算装置に各種の制御を
等行わせることができる。According to the eleventh aspect of the present invention, at least one arithmetic unit mounted with a control circuit connected to the control board through various interface units for performing various controls in accordance with the requirements of the arithmetic unit. May be provided. According to this structure, the arithmetic unit of the control circuit can cause the arithmetic units of the substrates connected via the respective interface units to perform various controls.

【００３５】請求項１２に記載したように、基板に、各
演算装置間におけるデータの授受を行うためのデュアル
ポートＲＡＭを搭載すると良く、斯様に構成すれば、デ
ュアルポートＲＡＭを介して各演算装置間におけるデー
タの授受を容易に行うことができる。As described in claim 12, a dual port RAM for transmitting and receiving data between the respective arithmetic units may be mounted on the substrate. With this configuration, each arithmetic operation is performed via the dual port RAM. Data can be easily exchanged between the devices.

【００３６】請求項１３に記載したように、各演算装置
間におけるデータの授受をシリアル通信によって行う構
成とするのが好ましく、斯様に構成すれば、各インター
フェイス部における信号線の本数を削減できる。As described in claim 13, it is preferable that the data is transmitted and received between the arithmetic units by serial communication. With such a constitution, the number of signal lines in each interface section can be reduced. .

【００３７】請求項１４に記載したように、制御基板に
接続される１つ以上の基板に対するインターフェイス部
の一部または全部をシリアルインターフェイスで構成す
ると共に、前記基板に、当該基板に関する情報を前記シ
リアルインターフェイスを介して制御回路の演算装置に
送信可能に構成された基板情報送信手段を備えるのが好
ましい。According to a fourteenth aspect, a part or all of the interface section for one or more boards connected to the control board is configured by a serial interface, and the board is provided with information about the board. It is preferable to include board information transmitting means configured to be able to transmit to the arithmetic unit of the control circuit via the interface.

【００３８】斯様に構成すれば、周辺機器としての各基
板における基板情報送信手段は、夫々のインターフェイ
ス部のシリアルインターフェイスを介して、当該基板に
関する情報を制御回路の演算装置に送信するので、制御
回路の演算装置は、夫々のインターフェイス部にどのよ
うな機能を有する基板が接続されたのかを知ることがで
きる。According to this structure, the board information transmitting means in each board as the peripheral device transmits the information about the board to the arithmetic unit of the control circuit through the serial interface of each interface section, so that the control can be performed. The arithmetic unit of the circuit can know what kind of function the board is connected to each interface section.

【００３９】請求項１５に記載したように、基板情報送
信手段を備えた基板を主回路基板にするのが好適であ
り、斯様に構成すれば、例えば、主回路基板の種類を判
別するための判別データや、インバータ主回路を構成す
るスイッチング素子の定格電流値，駆動信号のデッドタ
イム，主回路部の定格電圧及び定格電流などのデータを
制御回路の演算装置に送信することによって、制御回路
の演算装置は、主回路基板の種類や機能等を知ることが
でき、その種類や機能等に応じた制御を行うことが可能
となる。As described in claim 15, it is preferable that the board provided with the board information transmitting means is the main circuit board. With this construction, for example, in order to determine the type of the main circuit board. Of the control circuit by transmitting the data such as the discrimination data of the inverter, the rated current value of the switching element constituting the inverter main circuit, the dead time of the drive signal, the rated voltage and the rated current of the main circuit section to the arithmetic unit of the control circuit. The arithmetic unit can know the type and function of the main circuit board, and can perform control according to the type and function.

【００４０】請求項１６に記載したように、制御基板
に、制御信号としてＰＷＭ信号を生成するＰＷＭ信号生
成手段と、このＰＷＭ信号生成手段から与えられるＰＷ
Ｍ信号とオプション用インターフェイス部を介して外部
から与えられるＰＷＭ信号とを選択的に駆動回路部に出
力可能に構成されたＰＷＭ信号切替え手段とを備え、前
記ＰＷＭ信号切替え手段を、制御基板にオプション用イ
ンターフェイス部を介してＰＷＭ信号生成手段を備えた
オプション基板が接続された場合には、オプション用イ
ンターフェイス部を介して与えられるＰＷＭ信号を駆動
回路部に出力する構成としても良い。According to the sixteenth aspect of the present invention, the control board is provided with a PWM signal generating means for generating a PWM signal as a control signal, and a PW provided from the PWM signal generating means.
An M signal and a PWM signal switching means configured to be able to selectively output a PWM signal given from the outside through the option interface portion to the drive circuit portion, and the PWM signal switching means is optional on the control board. When an option board provided with a PWM signal generating means is connected via the interface section for use with the drive circuit section, the PWM signal provided via the interface section for the option may be output to the drive circuit section.

【００４１】斯様に構成すれば、ＰＷＭ信号切替え手段
は、制御基板にＰＷＭ信号生成手段を備えたオプション
基板が接続された場合には、そのオプション基板より出
力されるＰＷＭ信号を駆動回路部に出力し、それ以外の
場合には、制御基板上のＰＷＭ信号生成手段が出力する
ＰＷＭ信号を駆動回路部に出力するので、オプション基
板によって異なるパターンのＰＷＭ信号を与えて、負荷
の駆動を行うことができる。According to this structure, the PWM signal switching means, when the option board having the PWM signal generating means is connected to the control board, outputs the PWM signal output from the option board to the drive circuit section. In other cases, the PWM signal generated by the PWM signal generation means on the control board is output to the drive circuit section. Therefore, the PWM signal having a different pattern may be given depending on the option board to drive the load. You can

【００４２】請求項１７に記載したように、制御基板に
オプション用インターフェイス部を介して接続され、イ
ンバータ主回路の上アーム若しくは下アームの何れか一
方を構成するスイッチング素子のみに対してＰＷＭ信号
を与えるＰＷＭ信号生成手段を備えたオプション基板を
備え、制御基板に、前記オプション基板より与えられる
ＰＷＭ信号に基づいて、他方のアームを構成するスイッ
チング素子に与えるＰＷＭ信号を作成するＰＷＭ信号補
助生成手段を備えても良い。斯様に構成すれば、オプシ
ョン用インターフェイス部を介してオプション基板より
与えられるＰＷＭ信号線を半分に削減することができ
る。According to the seventeenth aspect of the invention, the PWM signal is supplied only to the switching element which is connected to the control board through the option interface section and constitutes either the upper arm or the lower arm of the inverter main circuit. An optional board having a PWM signal generating means for giving is provided, and a PWM signal auxiliary generating means for producing a PWM signal to be given to a switching element forming the other arm is provided on the control board based on the PWM signal given from the optional board. You may prepare. According to this structure, the number of PWM signal lines supplied from the option board via the option interface section can be reduced to half.

【００４３】請求項１８に記載したように、オプション
用インターフェイス部を、インバータ主回路において検
出される負荷制御に必要な各種検出信号をオプション基
板に対して出力可能に構成すると良い。斯様に構成すれ
ば、オプション基板側で、オプション用インターフェイ
ス部を介して、インバータ主回路において検出される負
荷制御に必要な例えば電圧，電流等の各種検出信号を得
て、それらの各種検出信号に基づいて負荷の制御を行う
ことができる。According to the eighteenth aspect, it is preferable that the option interface section is configured to be capable of outputting various detection signals necessary for load control detected in the inverter main circuit to the option board. According to this structure, the option board side obtains various detection signals such as voltage and current required for load control detected in the inverter main circuit through the option interface unit, and the various detection signals are obtained. The load can be controlled based on

【００４４】請求項１９に記載したように、制御基板
に、負荷の駆動制御に関する操作を行うための操作手段
を備えると共に、制御基板に前記操作手段と同一の機能
を有し操作パネル用インターフェイス部を介して接続さ
れる操作パネルを備え、前記操作パネルを、当該操作パ
ネルが有するキーが操作されると、そのキーのオン状態
及び当該オン状態の継続時間に相当するデータを制御回
路に送信し、制御回路の演算装置を、前記キーのオン状
態及び当該オン状態の継続時間に応じて、前記操作手段
から行われる操作と同一の操作を行うことが可能となる
ように構成すると良い。According to a nineteenth aspect of the present invention, the control board is provided with operation means for performing an operation relating to drive control of the load, and the control board has the same function as the operation means. When an operation panel is operated, a key corresponding to the operation panel is transmitted to the control circuit by transmitting data corresponding to the ON state of the key and the duration of the ON state. The arithmetic unit of the control circuit may be configured to be able to perform the same operation as the operation performed by the operating means according to the ON state of the key and the duration of the ON state.

【００４５】斯様に構成すれば、制御基板の操作手段と
同一の操作を、共通化された操作パネル用インターフェ
イス部を介して接続された操作パネルの操作手段によっ
て行わせることができ、異なる機種であっても、同一の
操作パネルを接続して使用できる。According to this structure, the same operation as the operation means of the control board can be performed by the operation means of the operation panel connected through the common operation panel interface section, and different models can be operated. However, the same operation panel can be connected and used.

【００４６】請求項２０に記載したように、オプション
用インターフェイス部に対する接続を、本体を分解する
ことなく接続可能に構成するのが好ましく、斯様に構成
すれば、接続作業が容易となる。As described in claim 20, it is preferable that the connection to the option interface portion is made connectable without disassembling the main body, and such a construction facilitates the connection work.

【００４７】請求項２１に記載したように、通信用イン
ターフェイス部を、制御回路独自のインターフェイスに
基づく専用インターフェイス部と、規格化されたインタ
ーフェイスに基づく汎用インターフェイス部とで構成す
ると良い。斯様に構成すれば、制御回路独自のインター
フェイスと、ＲＳ−２３２Ｃ，４８５等の規格化された
インターフェイスとの何れにも対応することができる。As described in claim 21, it is preferable that the communication interface section is composed of a dedicated interface section based on an interface unique to the control circuit and a general-purpose interface section based on a standardized interface. With this configuration, it is possible to support both the interface unique to the control circuit and the standardized interface such as RS-232C, 485.

【００４８】請求項２２に記載したように、制御基板に
制御用の入出力端子部を備え、端子拡張用インターフェ
イス部に前記入出力端子部と同一の信号を配置すると良
い。斯様に構成すれば、端子拡張用インターフェイス部
に端子拡張用基板を接続することによって、ユーザ専用
の端子として利用することができる。According to the twenty-second aspect of the present invention, the control board may be provided with a control input / output terminal section, and the same signal as that of the input / output terminal section may be arranged in the terminal expansion interface section. According to this structure, by connecting the terminal expansion board to the terminal expansion interface section, the terminal expansion board can be used as a user-dedicated terminal.

【００４９】請求項２３または２４に記載したように、
制御基板の各インターフェイス部の一部若しくは全部に
対して行う接続に、可撓性を有する接続部材を用いるの
が好ましく（請求項２３）、具体的には、接続部材をフ
レキシブル基板で構成すると良い（請求項２４）。斯様
に構成すれば、周辺機器の取付構造に自由度を持たせる
ことができる。As described in claim 23 or 24,
It is preferable to use a flexible connecting member for the connection to a part or all of each interface portion of the control board (claim 23). Specifically, the connecting member may be formed of a flexible board. (Claim 24). According to this structure, the mounting structure of the peripheral device can have flexibility.

【００５０】この場合、請求項２５に記載したように、
フレキシブル基板を多層基板で構成すると共に、前記多
層基板の内１層を、制御用電源回路の共通電位若しくは
アース電位に接続可能に構成するのが好適であり、斯様
に構成すれば、フレキシブル基板における多層基板の１
層を制御用電源回路の共通電位若しくはアース電位に接
続することによって、各インターフェイス部において伝
送される信号のノイズを低減することができる。In this case, as described in claim 25,
It is preferable that the flexible substrate is formed of a multi-layer substrate and one of the multi-layer substrates is connectable to a common potential or a ground potential of the control power supply circuit. Of multi-layer substrate in
By connecting the layers to the common potential or the ground potential of the control power supply circuit, it is possible to reduce the noise of the signal transmitted in each interface section.

【００５１】加えて、請求項２６に記載したように、オ
プション基板を含んで構成されるオプション装置に、オ
プション用インターフェイス部と同様のインターフェイ
スを有し、他の装置を連結可能に構成された連結接続部
を備えると良く、斯様に構成すれば、複数台のオプショ
ン装置を順次シリアルに連結することができる。In addition, as described in claim 26, an optional device including an optional board has an interface similar to the optional interface unit, and is configured to be connectable with other devices. It is preferable to provide a connection portion, and with this configuration, a plurality of option devices can be serially connected in sequence.

【００５２】[0052]

【発明の実施の形態】以下、本発明の第１実施例につい
て図１乃至図４を参照して説明する。尚、図１３と同一
部分には同一符号を付して説明を省略し、以下異なる部
分についてのみ説明する。図１は、低機能型のインバー
タ装置２０の電気的構成を示す機能ブロック図である。
図１３に示すインバータ装置１９の制御基板１４は、制
御基板２１に置き換わっている。制御基板２１には、通
信インターフェイス部２２ａを有する制御回路２２が搭
載されている。BEST MODE FOR CARRYING OUT THE INVENTION A first embodiment of the present invention will be described below with reference to FIGS. The same parts as those in FIG. 13 are designated by the same reference numerals and the description thereof will be omitted. Only different parts will be described below. FIG. 1 is a functional block diagram showing an electrical configuration of a low-function type inverter device 20.
The control board 14 of the inverter device 19 shown in FIG. 13 is replaced with the control board 21. A control circuit 22 having a communication interface section 22a is mounted on the control board 21.

【００５３】尚、通信インターフェイス部２２ａについ
ては、通信用のプロトコル変換を行う部分は制御回路２
２に内包されており、図１では信号線（ケーブル）を２
２ａとして示している。Regarding the communication interface section 22a, the control circuit 2 is the part that performs protocol conversion for communication.
2 is included, and in FIG. 1, the signal line (cable) is 2
It is shown as 2a.

【００５４】また、制御基板２１には、端子拡張用基板
１８との接続を行うための端子拡張用インターフェイス
部２３、操作パネル１６を接続するための操作パネル用
インターフェイス部２４、制御回路２２のＣＰＵ（マイ
クロコンピュータ，演算装置）２２ｂがアクセス可能に
構成された機能拡張用インターフェイス部２５ａを含
む、オプション基板を接続するためのオプション用イン
ターフェイス部２５、主回路基板１４Ｌにおいて主回路
部９Ｌ，制御用電源回路１１Ｌ，駆動回路１２Ｌに接続
を行うための駆動用インターフェイス部２６を備えてい
る。The control board 21 has a terminal expansion interface section 23 for connecting to the terminal expansion board 18, an operation panel interface section 24 for connecting the operation panel 16, and a CPU of the control circuit 22. (Microcomputer, arithmetic unit) 22b including an interface part 25a for function expansion configured to be accessible, an interface part 25 for options for connecting an option board, a main circuit part 9L in the main circuit board 14L, a control power supply A driving interface unit 26 for connecting to the circuit 11L and the driving circuit 12L is provided.

【００５５】尚、主回路基板１４Ｌは、基本的構成はイ
ンバータ装置１９の主回路基板１４を低機能型の構成に
したものであり、各構成要素には符号“Ｌ”を付して示
している。また、以降で、機種を特定しない場合は符号
“Ｌ”等を付さないで示す。インバータ装置２０は低機
能型なので、オプション基板１７は接続されていない。
制御回路２２のＣＰＵ２２ｂに内蔵されているＲＯＭ
（図示せず）には、駆動用インターフェイス部２６を介
して異なる機種の主回路基板１４が接続された場合に対
応する複数の制御プログラムが記憶されている。The main circuit board 14L has a basic structure in which the main circuit board 14 of the inverter device 19 is of a low-function type, and each constituent element is designated by the reference numeral "L". There is. Further, hereinafter, when the model is not specified, the reference numeral "L" or the like is not added. Since the inverter device 20 is of a low function type, the option board 17 is not connected.
ROM incorporated in the CPU 22b of the control circuit 22
(Not shown) stores a plurality of control programs corresponding to the case where different types of main circuit boards 14 are connected via the drive interface unit 26.

【００５６】一方、図２は、高機能型のインバータ装置
２７の電気的構成を示す機能ブロック図である。主回路
基板１４Ｈは、基本的構成はインバータ装置１９の主回
路基板１４を高機能型の構成にしたものであり、各構成
要素には符号“Ｈ”を付して示している。On the other hand, FIG. 2 is a functional block diagram showing the electrical configuration of the high-performance inverter device 27. The main circuit board 14H has a basic configuration in which the main circuit board 14 of the inverter device 19 is of a high-functional type, and each constituent element is indicated by reference numeral "H".

【００５７】制御基板２１には、駆動用インターフェイ
ス部２６を介して主回路基板１４Ｈが接続されている。
主回路基板１４Ｈの主回路部９Ｈにおいては、電流検出
器８は削除されており、代わりに、インバータ主回路５
ＨのＵ相及びＷ相出力端子とモータ（誘導電動機）６Ｈ
のＵ相及びＷ相巻線と間に、Ｕ相電流検出器２８及びＷ
相電流検出器２９が介挿されている。The main circuit board 14H is connected to the control board 21 via a driving interface section 26.
In the main circuit portion 9H of the main circuit board 14H, the current detector 8 is deleted, and instead, the inverter main circuit 5 is replaced.
U-phase and W-phase output terminals of H and motor (induction motor) 6H
Between the U-phase and W-phase windings of the U-phase current detector 28 and W
The phase current detector 29 is inserted.

【００５８】また、交流電源１と整流回路２Ｈの交流入
力端子との間には、地絡電流を検出するための零相電流
検出器３０が介挿されており、直流母線３Ｈａ，３Ｈｂ
間には、抵抗３１とＩＧＢＴ３２のコレクタ−エミッタ
とを介した直列回路で構成される発電制動回路３３が接
続されている。Further, a zero-phase current detector 30 for detecting a ground fault current is inserted between the AC power source 1 and the AC input terminal of the rectifier circuit 2H, and the DC bus lines 3Ha, 3Hb.
A dynamic braking circuit 33 formed of a series circuit via a resistor 31 and a collector-emitter of the IGBT 32 is connected between them.

【００５９】図１のインバータ装置２０において、電流
検出器８Ｌは、平滑コンデンサ４Ｌとインバータ主回路
５Ｌとの間に流れる直流電流を検出するようになってい
る。そして、制御回路２２は、駆動用インターフェイス
部２６を介して電流検出器８Ｌの検出信号を参照し、そ
の直流電流値が所定値以上の場合はインバータ主回路５
Ｌのスイッチングを中止等するようになっている。即
ち、電流検出器８Ｌは、主としてスイッチング素子の保
護の目的で使用されるものである。In the inverter device 20 of FIG. 1, the current detector 8L is adapted to detect a DC current flowing between the smoothing capacitor 4L and the inverter main circuit 5L. Then, the control circuit 22 refers to the detection signal of the current detector 8L via the drive interface unit 26, and when the DC current value is equal to or higher than a predetermined value, the inverter main circuit 5
The switching of L is stopped. That is, the current detector 8L is mainly used for the purpose of protecting the switching element.

【００６０】一方、図２のインバータ装置２７におい
て、Ｕ相電流検出器２８及びＷ相電流検出器２９は、イ
ンバータ主回路５Ｈ−モータ６Ｈ間に流れるＵ相及びＷ
相の交流電流を検出するようになっている。そして、制
御回路２２は、駆動用インターフェイス部２６を介して
Ｕ相及びＷ相電流検出信号を参照し、これらの信号から
Ｖ相電流も得て、インバータ装置２０と同様スイッチン
グ素子の保護目的で使用すると共に、モータ６Ｈのベク
トル制御にも使用するようになっている。On the other hand, in the inverter device 27 of FIG. 2, the U-phase current detector 28 and the W-phase current detector 29 have U-phase and W-phase flowing between the inverter main circuit 5H and the motor 6H.
It is designed to detect the alternating current of the phase. Then, the control circuit 22 refers to the U-phase and W-phase current detection signals via the driving interface section 26, obtains the V-phase current from these signals, and uses them for the purpose of protecting the switching elements as in the inverter device 20. It is also used for vector control of the motor 6H.

【００６１】また、発電制動回路３３は、モータ６Ｈが
回生制動状態となって主回路電圧が所定値以上に上昇す
ると制御回路２２より動作され、抵抗３１によって回生
電流のエネルギを消費するようになっている。この高機
能型のインバータ装置２７における発電制動回路３３や
零相電流検出器３０は、低機能型のインバータ装置２０
には不要なものである。即ち、インバータ装置２０と２
７とでは、制御回路２２の制御内容が異なっており、従
って、図３に示すように、駆動用インターフェイス信号
も異なっている。The generator braking circuit 33 is operated by the control circuit 22 when the motor 6H enters the regenerative braking state and the main circuit voltage rises above a predetermined value, and the resistor 31 consumes the energy of the regenerative current. ing. The dynamic braking circuit 33 and the zero-phase current detector 30 in the high-function inverter device 27 are the low-function inverter device 20.
Is unnecessary for. That is, the inverter devices 20 and 2
7 is different from the control content of the control circuit 22, and therefore, the drive interface signal is also different as shown in FIG.

【００６２】この様に、インバータ装置の機能に応じて
異なる駆動用インターフェイス信号に対して、本実施例
では、図４に示すように駆動用インターフェイス部２６
における信号配置を行うことによって、制御基板２１と
主回路基板１４との間の接続を共通に行うことができる
ようにしたものである。In this way, in the present embodiment, as shown in FIG. 4, the drive interface section 26 responds to the drive interface signals that differ depending on the function of the inverter device.
By arranging the signals in (1), the control board 21 and the main circuit board 14 can be commonly connected.

【００６３】即ち、駆動用インターフェイス信号が高機
能型と低機能型とで異なる部分は、接続番号１６，１８
〜２０である。高機能型では、接続番号１６は「発電制
動用素子（ＩＧＢＴ３２）ドライブ信号」，接続番号１
８及び１９は「Ｕ電流検出信号」及び「Ｗ電流検出信
号」，接続番号２０は「地絡検出信号」であり、低機能
型では、接続番号１６，１９及び２０は使用せず、接続
番号１８は「直流電流検出信号」である。That is, the portions where the driving interface signal differs between the high function type and the low function type are connection numbers 16 and 18.
~ 20. In the high-performance type, connection number 16 is "dynamic braking element (IGBT32) drive signal", connection number 1
8 and 19 are "U current detection signal" and "W current detection signal", and connection number 20 is "ground fault detection signal". In the low function type, connection numbers 16, 19 and 20 are not used, and connection number Reference numeral 18 is a "DC current detection signal".

【００６４】そこで、駆動用インターフェイス部２６を
２２ピンのコネクタとして構成し、共通の信号はそのま
ま配置して、接続番号１９を「電流検出信号２（形式判
別）」と定義し、高機能型の主回路基板１４Ｈが接続さ
れた場合にはＷ相電流検出器２９からのＷ相電流検出信
号を割当てるようにする。Ｗ相電流検出信号は、通常、
モータ６Ｈの制御中は変化する信号であり、制御回路２
２のＣＰＵ２２ｂにデジタル信号に変換して与えるた
め、制御基板２１のＡ／Ｄ変換器（図示せず）に接続さ
れるようになっている。Therefore, the driving interface unit 26 is configured as a 22-pin connector, the common signal is arranged as it is, and the connection number 19 is defined as "current detection signal 2 (type discrimination)". When the main circuit board 14H is connected, the W-phase current detection signal from the W-phase current detector 29 is assigned. The W-phase current detection signal is usually
This signal changes during the control of the motor 6H, and the control circuit 2
Since it is converted into a digital signal and given to the second CPU 22b, it is connected to an A / D converter (not shown) of the control board 21.

【００６５】そこで、一例として、接続番号１９の「電
流検出信号２」に対し、低機能型は＋１Ｖ固定、汎用型
は＋４Ｖ固定、高機能型はＷ相電流検出信号（通常は
２．５Ｖ±２Ｖ程度）として、この様に各信号が入力さ
れるよう駆動回路部１０を構成する。Therefore, as an example, for "current detection signal 2" of connection number 19, low-function type is fixed to + 1V, general-purpose type is fixed to + 4V, and high-function type is W-phase current detection signal (normally 2.5V ±). The drive circuit unit 10 is configured so that each signal is input in this manner.

【００６６】斯様に構成することによって、異なる機種
の主回路基板１４が駆動用インターフェイス部２６に接
続されても、制御回路２２は、「電流検出信号２」の電
圧レベルを参照することによって、どの機種の主回路部
９や駆動回路部１０が接続されているか判別することが
可能となる。そして制御回路２２は、各機種（低機能
型，汎用型，高機能型）により異なる制御プログラムを
起動することによって、駆動用インターフェイス部２６
を介して主回路部９から得たデータに基づき、異なる過
負荷耐量等に応じた夫々の制御を行うことができる。With this configuration, even when the main circuit boards 14 of different models are connected to the drive interface section 26, the control circuit 22 refers to the voltage level of the "current detection signal 2", It is possible to determine which model of the main circuit unit 9 or the drive circuit unit 10 is connected. Then, the control circuit 22 activates a different control program for each model (low function type, general purpose type, high function type) to drive the drive interface unit 26.
Based on the data obtained from the main circuit unit 9 via the, the respective controls can be performed according to different overload withstand amounts and the like.

【００６７】以上のように本実施例によれば、駆動用イ
ンターフェイス部２６を２２ピンのコネクタとして構成
し、その接続番号１９を「電流検出信号２（形式判
別）」と定義することにより、低機能型，汎用型，高機
能型のように異なる機種の主回路基板１４であっても制
御基板２１に共通に接続できるようにした。As described above, according to the present embodiment, the driving interface unit 26 is configured as a 22-pin connector, and the connection number 19 is defined as "current detection signal 2 (type discrimination)". Even main circuit boards 14 of different models such as a functional type, a general-purpose type, and a high-performance type can be commonly connected to the control board 21.

【００６８】そして、制御回路２２は、「電流検出信号
２」の電圧レベルを参照することによって、どの機種の
主回路部９や駆動回路部１０が接続されているかを判別
することにより、異なる制御プログラムを起動すること
によって各機種毎の制御を行うようにしたので、異なる
機種に対して制御基板２１を共通化することができる。
従って、従来とは異なり、多様な機種に応じて夫々の制
御基板を作成する必要がなく、開発コストを低減するこ
とができると共に、ユーザの要求による機種の変更など
にも容易且つ迅速に対応することができる。Then, the control circuit 22 refers to the voltage level of the "current detection signal 2" to determine which model of the main circuit unit 9 or the drive circuit unit 10 is connected, thereby performing different control. Since the control for each model is performed by starting the program, the control board 21 can be shared for different models.
Therefore, unlike the conventional method, it is not necessary to create each control board according to various models, which can reduce the development cost and can easily and promptly respond to the model change according to the user's request. be able to.

【００６９】図５乃至図８は本発明の第２実施例を示す
ものであり、第１実施例と同一部分には同一符号を付し
て説明を省略し、以下異なる部分についてのみ説明す
る。主回路基板３４Ｈは、高機能型の駆動回路部１０Ｈ
に、シリアルインターフェイスを備えたＥＥＰＲＯＭ
（基板情報送信手段）３５を搭載した駆動回路部３６Ｈ
を備えてなるものである、尚、駆動回路部３６Ｈにおい
ては、制御用電源回路１１Ｈ及び駆動回路１２Ｈの図示
を省略しており、主回路部９Ｈにおいては、インバータ
主回路５Ｈ以外の図示を省略している。FIGS. 5 to 8 show a second embodiment of the present invention. The same parts as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted. Only different parts will be described below. The main circuit board 34H is a high-performance drive circuit unit 10H.
And EEPROM with serial interface
(Circuit board information transmission means) 35 mounted drive circuit section 36H
In the drive circuit section 36H, the control power supply circuit 11H and the drive circuit 12H are not shown, and in the main circuit section 9H, the inverter main circuit 5H is omitted. is doing.

【００７０】また、制御基板３７は、制御基板２１の駆
動用インターフェイス部２６の信号配列に、図６のよう
に、接続番号２３，２４及び２５に「シリアルクロッ
ク」，「シリアル受信データ」及び「シリアル送信デー
タ」のシリアルインターフェイス信号を加えた２５ピン
のコネクタで構成される駆動用インターフェイス部３８
を備えてなるものである。Further, the control board 37, in the signal array of the drive interface section 26 of the control board 21, has "serial clock", "serial received data" and "serial received data" for the connection numbers 23, 24 and 25 as shown in FIG. Drive interface unit 38 including a 25-pin connector to which a serial interface signal of "serial transmission data" is added
It is equipped with.

【００７１】ＥＥＰＲＯＭ３５には、主回路部９Ｈの種
類を判別するための判別データ，若しくは、主回路情報
としてスイッチング素子の定格電流、デッドタイム、主
回路部９Ｈの定格電圧や定格電流のデータ等が格納され
ている。そして、ＥＥＰＲＯＭ３５は、制御回路２２か
ら供給されるクロック信号に同期して、格納されている
データを制御回路２２側にシリアルデータとして送信す
るようになっている。そして、ＣＰＵ２２ｂは、送信さ
れた主回路部９Ｈの主回路情報を得ると、その情報に基
づいて制御プログラムを起動して制御を行うようになっ
ている。In the EEPROM 35, the discrimination data for discriminating the type of the main circuit portion 9H, or the rated current of the switching element, the dead time, the data of the rated voltage and the rated current of the main circuit portion 9H, etc. are used as the main circuit information. It is stored. Then, the EEPROM 35 transmits the stored data to the control circuit 22 side as serial data in synchronization with the clock signal supplied from the control circuit 22. Then, when the CPU 22b obtains the transmitted main circuit information of the main circuit portion 9H, the CPU 22b activates a control program based on the information to perform control.

【００７２】制御回路２２のＣＰＵ２２ｂは、ゲートア
レイ（ＧＡ，ＰＷＭ信号生成手段）２２ｃに接続されて
いる。ゲートアレイ２２ｃは、ＣＰＵ２２ｂによって制
御され三相のＰＷＭ信号（Ｕ，Ｖ及びＷ相並びにＸ，Ｙ
及びＺ相）を生成すると、駆動用インターフェイス部３
８を介して駆動回路部３６Ｈに出力するようになってい
る。The CPU 22b of the control circuit 22 is connected to the gate array (GA, PWM signal generating means) 22c. The gate array 22c is controlled by the CPU 22b and has three-phase PWM signals (U, V and W phases and X, Y phases).
And Z phase) are generated, the driving interface unit 3
8 to the drive circuit section 36H.

【００７３】また、制御基板３７には、端子台（入出力
端子部）３９Ｈが配設されている。端子台３９Ｈは、高
機能型，汎用型，低機能型で端子数が異なっている。こ
の場合、高機能型対応の端子台３９Ｈと同一の信号が、
端子拡張用インターフェイス部２３に配置されている。
端子拡張用インターフェイス部２３の信号配置を、図７
及び図８に示す。図７及び図８中“○”が標準端子を示
し、“×”が要求に応じて端子拡張用基板１８（図５で
は図示せず）を変更することによって使用可能な端子で
ある。A terminal block (input / output terminal portion) 39H is arranged on the control board 37. The terminal block 39H is different in the number of terminals from the high-function type, general-purpose type, and low-function type. In this case, the same signal as the terminal block 39H for high-performance type
It is arranged in the terminal expansion interface section 23.
The signal arrangement of the terminal expansion interface section 23 is shown in FIG.
And shown in FIG. In FIGS. 7 and 8, “◯” indicates a standard terminal, and “x” indicates a terminal that can be used by changing the terminal expansion board 18 (not shown in FIG. 5) as required.

【００７４】図７及び図８の主な信号について説明する
と、接続番号６〜９のアナログ入力は、基本的には周波
数指令であり、高機能型ではトルク指令等にも用いる場
合があり、高機能型は３入力，汎用型は２入力，低機能
型は１入力が標準である。接続番号３９及び４０のアナ
ログ出力は、周波数，負荷電流等のモニタ出力であり、
高機能型及び汎用型は周波数，負荷電流の２出力，低機
能型は周波数のみの１出力が標準であり、各端子は機能
切替えによって他の機能（トルク，電圧等）に変更でき
る汎用出力である。The main signals in FIGS. 7 and 8 will be described. The analog inputs of connection numbers 6 to 9 are basically frequency commands, and in the high function type, they may also be used for torque commands and the like. Standard type is 3 inputs for functional type, 2 inputs for general type and 1 input for low function type. The analog outputs of connection numbers 39 and 40 are monitor outputs of frequency, load current, etc.,
The high-function type and general-purpose type have two outputs of frequency and load current as standard, and the low-function type has one output of only frequency. Each terminal is a general-purpose output that can be changed to another function (torque, voltage, etc.) by switching the function. is there.

【００７５】接続番号１２〜２３の入力端子は、運転指
令，正逆転指令，多段速指令などの指令に用いられ、高
機能型は、正転及び逆転指令，多段速指令１〜４（１５
段速指令）及びリセットの７入力，汎用型は、正転及び
逆転指令，多段速指令１，２（３段速指令）及びリセッ
トの５入力，低機能型は、正転及び逆転指令，リセット
の３入力が標準である。各端子は機能切替えによって他
の機能（例えば、搬送機等で位置合わせをするためにモ
ータを低速で回転させるジョギング指令，異常が生じた
場合にモータへの通電を遮断するフリーラン指令等）に
変更できる汎用機能入力である。The input terminals with connection numbers 12 to 23 are used for commands such as operation commands, forward / reverse commands, and multi-speed commands. For the high-function type, forward / reverse commands and multi-speed commands 1 to 4 (15).
7 inputs for step speed command and reset, forward and reverse commands for general-purpose type, 5 inputs for multi-step speed commands 1 and 2 (3 steps speed command) and reset, forward and reverse commands and reset for low function type 3 inputs are standard. Each terminal can be switched to another function by switching the function (for example, a jogging command to rotate the motor at a low speed to align the position on the carrier etc., a free-run command to shut off the power to the motor when an abnormality occurs). This is a general-purpose function input that can be changed.

【００７６】接続番号３３〜３６の出力端子は、故障検
出信号や速度到達信号，低速度信号等を出力する端子で
あり、高機能型及び汎用型は、故障検出信号，速度到達
信号及び低速度信号の３出力，低機能型は、故障検出信
号，速度到達信号２出力が標準であり、各端子は機能切
替えによって他の機能（上限周波数到達信号，速度到達
信号等）に変更できる汎用出力である。The output terminals of the connection numbers 33 to 36 are terminals for outputting a failure detection signal, a speed arrival signal, a low speed signal, etc., and the high-function type and general-purpose type have a failure detection signal, a speed arrival signal, and a low speed signal. 3 outputs of signal, low function type are standard for failure detection signal and 2 outputs of speed arrival signal, and each terminal is general output that can be changed to other functions (upper limit frequency arrival signal, speed arrival signal, etc.) by function switching. is there.

【００７７】以上のように端子拡張用インターフェイス
部２３の信号配置を構成することによって、高機能型，
汎用型，低機能型の何れについても、端子拡張用基板１
８を共通に接続することができるようになっている。By configuring the signal arrangement of the terminal expansion interface section 23 as described above,
Terminal expansion board 1 for both general-purpose type and low-function type
8 can be commonly connected.

【００７８】オプション基板１７Ａには、ＣＰＵ（演算
装置）４０及びデュアルポートＲＡＭ（ＤＰＲＡＭ）４
１が搭載されており、ＣＰＵ４０はオプション用インタ
ーフェイス部２５を介して、ＤＰＲＡＭ４１は機能拡張
用インターフェイス部２５ａを介して制御基板３７に接
続されている。そして、制御回路２２側のＣＰＵ２２ｂ
とオプション基板１７Ａ側のＣＰＵ４０とは、ＤＰＲＡ
Ｍ４１を介して相互にデータの授受を行うようになって
いる。A CPU (arithmetic unit) 40 and a dual port RAM (DPRAM) 4 are provided on the option board 17A.
The CPU 40 is connected to the control board 37 via the option interface unit 25, and the DPRAM 41 is connected to the control board 37 via the function expansion interface unit 25a. The CPU 22b on the control circuit 22 side
And the CPU 40 on the side of the option board 17A are DPRA
Data is exchanged with each other via M41.

【００７９】オプション基板１７Ａが制御基板３７に接
続されると、ＣＰＵ４０は、制御回路２２側のＣＰＵ２
２ｂ（スレーブ）に対してマスタとなるように構成され
ており、ＤＰＲＡＭ４１の特定のアドレスに書込みを行
い、例えば現在のモータ６Ｈの負荷電流データの要求な
どを行うと、ＣＰＵ２２ｂは、主回路部９Ｈから得た負
荷電流データをＤＰＲＡＭ４１の所定のアドレスに書込
む。そして、ＣＰＵ４０は、前記所定のアドレスに書込
まれた負荷電流データを読み出して得ることが可能であ
る。When the option board 17A is connected to the control board 37, the CPU 40 controls the CPU 2 on the control circuit 22 side.
2b (slave) is configured to be a master, and when writing is performed to a specific address of the DPRAM 41 to request load current data of the current motor 6H, the CPU 22b causes the main circuit unit 9H The load current data obtained from the above is written in a predetermined address of the DPRAM 41. Then, the CPU 40 can read and obtain the load current data written at the predetermined address.

【００８０】また、ＣＰＵ４０は、ＤＰＲＡＭ４１を介
してオプション基板１７Ａ上のＲＡＭ４１ａに、ＣＰＵ
２２ｂの制御プログラムを転送させる場合もある。この
場合、電源投入時において、ＣＰＵ４０は、ＤＰＲＡＭ
４１の所定領域に制御プログラムを書き込んだ後、ＣＰ
Ｕ２２ｂ側に制御プログラムを書き込んだことを（ＤＰ
ＲＡＭ４１を介して）報知する。Further, the CPU 40 stores the CPU in the RAM 41a on the option board 17A via the DPRAM 41.
The control program 22b may be transferred in some cases. In this case, when the power is turned on, the CPU 40 has the DPRAM
After writing the control program in the predetermined area of 41,
Writing the control program to the U22b side (DP
(Via RAM 41).

【００８１】すると、ＣＰＵ２２ｂは、ＤＰＲＡＭ４１
の所定領域に書き込まれた制御プログラムをＲＡＭ４１
ａ上に転送し、以降はＲＡＭ４１ａ上の制御プログラム
に基づいて動作する。この場合は、ＣＰＵ２２ｂは、オ
プション基板１７Ａから供給される、自身が保有してい
るものとは異なる制御プログラムによって動作すること
が可能となる。Then, the CPU 22b causes the DPRAM 41
Control program written in a predetermined area of the RAM 41
a, and thereafter operates based on the control program on the RAM 41a. In this case, the CPU 22b can be operated by a control program supplied from the option board 17A and different from the one it has.

【００８２】更に、ＣＰＵ４０は、制御基板３７のゲー
トアレイ２２ｃと同様に、ＰＷＭ信号を生成する機能を
有しており、生成したＰＷＭ信号ＧＢを、オプション用
インターフェイス２５を介してゲートアレイ２２ｃに出
力するようになっている。そして、ゲートアレイ（ＰＷ
Ｍ信号切替え手段）２２ｃは、自身で生成したＰＷＭ信
号とＣＰＵ４０から与えられたＰＷＭ信号ＧＢとを、選
択的に駆動回路部３６Ｈに対して出力することが可能と
なっている。Further, the CPU 40 has a function of generating a PWM signal similarly to the gate array 22c of the control board 37, and outputs the generated PWM signal GB to the gate array 22c via the option interface 25. It is supposed to do. Then, the gate array (PW
The M signal switching means) 22c can selectively output the PWM signal generated by itself and the PWM signal GB given from the CPU 40 to the drive circuit section 36H.

【００８３】即ち、ＣＰＵ４０が、ＤＰＲＡＭ４１を介
してＣＰＵ２２ｂにＰＷＭ信号の出力要求を与えると、
ＣＰＵ２２ｂは、ゲートアレイ２２ｃに指令を与えて、
オプション基板１７Ａ側から与えられたＰＷＭ信号ＧＢ
に基づくＰＷＭ信号を駆動回路部３６Ｈに出力する。That is, when the CPU 40 sends a PWM signal output request to the CPU 22b via the DPRAM 41,
The CPU 22b gives a command to the gate array 22c,
PWM signal GB given from the option board 17A side
The PWM signal based on is output to the drive circuit unit 36H.

【００８４】従って、オプション基板１７Ａを制御基板
３７に接続することによって、ＣＰＵ２２ｂの能力を越
えるような、例えば１０００Ｈｚ以上の高周波インバー
タを実現することができる。この場合、ＰＷＭ信号ＧＢ
としては、Ｕ，Ｖ及びＷ相並びにＸ，Ｙ及びＺ相の全て
をＣＰＵ４０側生成することもできるが、インバータ主
回路５Ｈの上アーム（Ｕ，Ｖ及びＷ相）若しくは下アー
ム（Ｘ，Ｙ及びＺ相）の何れか一方のみを生成し、他方
の信号については、その一方の信号に基づきゲートアレ
イ（ＰＷＭ信号補助生成手段）２２ｃにおいて生成する
ことができる。Therefore, by connecting the option board 17A to the control board 37, it is possible to realize a high frequency inverter of 1000 Hz or more, which exceeds the capability of the CPU 22b. In this case, the PWM signal GB
It is also possible to generate all of the U, V and W phases and the X, Y and Z phases on the CPU 40 side, but the upper arm (U, V and W phases) or the lower arm (X, Y phases) of the inverter main circuit 5H. And Z phase), and the other signal can be generated in the gate array (PWM signal auxiliary generation means) 22c based on the one signal.

【００８５】第２実施例では、上アーム（Ｕ，Ｖ及びＷ
相）の信号を与えて、ゲートアレイ２２ｃは下アーム
（Ｘ，Ｙ及びＺ相）の信号を生成して付加するようにし
ている。また、デッドタイムについても、ＣＰＵ４０側
で信号を生成する時点で付加しても良いが、ゲートアレ
イ２２ｃ側で付加するようにしても良い。In the second embodiment, the upper arm (U, V and W
The gate array 22c generates and adds the signals of the lower arm (X, Y and Z phases) by giving the signals of the phase). Also, the dead time may be added at the time when the signal is generated on the CPU 40 side, or may be added on the gate array 22c side.

【００８６】加えて、ＣＰＵ４０は、オプション用イン
ターフェイス部２５を介してＵ相電流検出器２８及びＷ
相電流検出器２９のＵ相及びＷ相電流検出信号Ｉｕ及び
Ｉｗを得ると共に、モータ６Ｈに取付けられている回転
検出器４２からの回転検出信号ＰＧ（Ａ，Ｂ，Ｚ）を得
ることにより、高度なベクトル制御を行うことができる
ようになっている。この場合、電流検出信号Ｉｕ及びＩ
ｗだけでなく、制御上必要な他の信号あれば、オプショ
ン用インターフェイス部２５を介して得るようにすれば
良い。In addition, the CPU 40 allows the U-phase current detector 28 and the W-phase current detector 28 via the option interface unit 25.
By obtaining the U-phase and W-phase current detection signals Iu and Iw of the phase current detector 29 and the rotation detection signal PG (A, B, Z) from the rotation detector 42 attached to the motor 6H, Advanced vector control can be performed. In this case, the current detection signals Iu and I
Not only w but other signals necessary for control may be obtained via the option interface unit 25.

【００８７】また、回転検出信号ＰＧ（Ａ，Ｂ，Ｚ）
は、オプション用インターフェイス部２５を介して制御
回路２２側にも与えられるようになっている。制御回路
２２は、通常はセンサレスベクトル制御を行うようにな
っているが、このようにオプション基板１７Ａ側から回
転検出信号ＰＧが得られる場合は、より高精度のベクト
ル制御を行うことができる。Further, the rotation detection signal PG (A, B, Z)
Are also provided to the control circuit 22 side via the option interface unit 25. The control circuit 22 normally performs sensorless vector control, but when the rotation detection signal PG is obtained from the option board 17A side as described above, it is possible to perform more accurate vector control.

【００８８】また、オプション基板１７Ａには、オプシ
ョン用インターフェイス部２５及び機能拡張用インター
フェイス部２５ａと同一使用のインターフェイス部（連
結接続部）２５′及び２５ａ′を備えており、更に、オ
プション基板１７Ｂを接続することができるようになっ
ている。ＣＰＵ２２ｂは、周期的に各インターフェイス
部の状況や負荷状態などをＤＰＲＡＭ４１に書き込むよ
うになっており、ＣＰＵ４０は、指定の出力情報をＤＰ
ＲＡＭ４１から読み出してインターフェイス部２５′に
出力することで、そのインターフェイス部２５′に接続
されている周辺機器に対して各種情報を与えるようにな
っている。Further, the option board 17A is provided with interface sections (connecting connection sections) 25 'and 25a' which are used in the same way as the option interface section 25 and the function expanding interface section 25a, and the option board 17B is further provided. It is possible to connect. The CPU 22b is adapted to periodically write the status and load status of each interface unit into the DPRAM 41, and the CPU 40 outputs the designated output information to the DPRAM 41.
By reading from the RAM 41 and outputting to the interface unit 25 ', various information is given to the peripheral devices connected to the interface unit 25'.

【００８９】また、制御基板３７には、通信用インター
フェイス部２４（この場合は、ＲＳ−２３２Ｃ等）を介
してパーソナルコンピュータ（ＰＣ）４３も接続可能と
なっており、ＰＣ４３よりＣＰＵ２２ｂが得ている主回
路部９Ｈに関する各種情報を読み出して、自身のディス
プレイなどに表示させることもできるようになってい
る。A personal computer (PC) 43 can also be connected to the control board 37 via a communication interface section 24 (in this case, RS-232C or the like), and the CPU 22b is obtained from the PC 43. Various kinds of information about the main circuit section 9H can be read out and displayed on its own display or the like.

【００９０】以上のように第２実施例によれば、主回路
基板３４ＨにＥＥＰＲＯＭ３５を搭載し、制御回路２２
ｂは、駆動用インターフェイス部３８のシリアルインタ
ーフェイスを介して、ＥＥＰＲＯＭ３５から得た主回路
部９Ｈの主回路情報を得ると、その情報に基づいて制御
プログラムを起動して制御を行うので、主回路部９Ｈの
機種や、スイッチング素子の定格電流、デッドタイム、
定格電圧や定格電流のデータ等に基づいて、各機種に応
じてより精密な制御を行うことができる。As described above, according to the second embodiment, the EEPROM 35 is mounted on the main circuit board 34H, and the control circuit 22 is provided.
When the main circuit information of the main circuit unit 9H obtained from the EEPROM 35 is obtained through the serial interface of the driving interface unit 38b, the control unit b starts the control program based on the information and performs control. 9H model, switching element rated current, dead time,
More precise control can be performed according to each model based on data such as rated voltage and rated current.

【００９１】また、主回路情報の伝送にシリアルインタ
ーフェイスを用いたので、少ない信号線の数でデータの
伝送を行うことができると共に、駆動用インターフェイ
ス部３８を、インバータ主回路５Ｈからのノイズの影響
に対して強くすることができる。Further, since the serial interface is used for transmitting the main circuit information, the data can be transmitted with a small number of signal lines, and the driving interface section 38 is influenced by the noise from the inverter main circuit 5H. You can be strong against.

【００９２】更に、端子拡張用インターフェイス部２３
の信号配置を、主回路部９が高機能型，汎用型，低機能
型の何れの場合であっても共通に接続できるように構成
したので、高機能型，汎用型，低機能型の何れについて
も、端子拡張用基板１８を共通に接続することができ
る。Further, the terminal expansion interface section 23
The signal arrangement of is configured so that it can be commonly connected regardless of whether the main circuit unit 9 is a high-performance type, a general-purpose type, or a low-function type. Also, the terminal expansion substrate 18 can be commonly connected.

【００９３】また、第２実施例によれば、オプション基
板１７Ａが制御基板３７に接続されると、ＣＰＵ４０
は、制御回路２２側のＣＰＵ２２ｂ（スレーブ）に対し
てマスタとなり、ＤＰＲＡＭ４１を介してＣＰＵ２２ｂ
が収集した各種データを読み出すようにしたので、オプ
ション基板１７Ａ側から主回路部９Ｈに関する情報など
を得ることができる。また、ＤＰＲＡＭ４１を用いたこ
とによって、ＣＰＵ４０−ＣＰＵ２２ｂ間のデータの授
受を容易に行うことができる。According to the second embodiment, when the option board 17A is connected to the control board 37, the CPU 40
Becomes a master for the CPU 22b (slave) on the control circuit 22 side, and through the DPRAM 41, the CPU 22b
Since various data collected by is read out, it is possible to obtain information about the main circuit portion 9H from the option board 17A side. Further, by using the DPRAM 41, it is possible to easily exchange data between the CPU 40 and the CPU 22b.

【００９４】また、オプション基板１７Ａは、オプショ
ン用インターフェイス部２５を介してＵ相及びＷ相電流
検出信号Ｉｕ及びＩｗを得るので、モータ６Ｈの制御に
必要な情報を制御基板３７側から得ることができ、オプ
ション基板１７Ａからモータ６Ｈを制御することができ
る。例えば、ユーザがインバータ装置の性能向上（グレ
ードアップ）を所望する場合には、制御基板３７に搭載
されている制御回路２２のＣＰＵ２２ｂよりも高性能の
ＣＰＵ４０を搭載したオプション基板１７Ａを接続する
ことによって、装置の性能向上を図ることができる。Since the option board 17A obtains the U-phase and W-phase current detection signals Iu and Iw via the option interface section 25, the information necessary for controlling the motor 6H can be obtained from the control board 37 side. Therefore, the motor 6H can be controlled from the option board 17A. For example, when the user wants to improve the performance (upgrade) of the inverter device, by connecting an option board 17A having a CPU 40 having a higher performance than the CPU 22b of the control circuit 22 mounted on the control board 37, Therefore, the performance of the device can be improved.

【００９５】また、第２実施例によれば、制御回路２２
のゲートアレイ２２ｃは、ＰＷＭ信号を生成して駆動回
路部３６Ｈに出力すると共に、オプション基板１７Ａの
ＣＰＵ４０が生成したＰＷＭ信号ＧＢがオプション用イ
ンターフェイス部２５を介して与えられると、ＣＰＵ４
０−ＣＰＵ２２ｂを介した指令に応じてＰＷＭ信号ＧＢ
に基づくＰＷＭ信号を駆動回路部３６Ｈに選択的に出力
するので、オプション基板１７Ａ側から与えられる、制
御回路２２側で生成されるＰＷＭ信号とは異なるＰＷＭ
信号ＧＢに基づくＰＷＭ信号によって、モータ６Ｈを駆
動制御することができ、多様な制御を行うことができ
る。Further, according to the second embodiment, the control circuit 22
When the PWM signal GB generated by the CPU 40 of the option board 17A is given via the option interface section 25, the gate array 22c of FIG.
0-PWM signal GB according to a command via the CPU 22b
Since the PWM signal based on the control circuit 22 is selectively output to the drive circuit unit 36H, a PWM signal different from the PWM signal generated from the control circuit 22 side given from the option board 17A side.
The PWM signal based on the signal GB can drive and control the motor 6H, and various controls can be performed.

【００９６】また、ゲートアレイ２２ｃは、ＣＰＵ４０
からＰＷＭ信号ＧＢとして上アーム（Ｕ，Ｖ及びＷ相）
側の信号のみが与えられると、下アーム（Ｘ，Ｙ及びＺ
相）側の信号を生成して付加するようにしたので、オプ
ション用インターフェイス部２５の信号線を少なくする
ことができる。The gate array 22c is the CPU 40
To PWM signal GB as upper arm (U, V and W phases)
Side signal only, the lower arm (X, Y and Z
Since the signal on the (phase) side is generated and added, the number of signal lines of the option interface unit 25 can be reduced.

【００９７】更に、第２実施例によれば、ＣＰＵ４０−
ＣＰＵ２２ｂ間のＤＰＲＡＭ４１を介してデータの授受
を行うアドレスバス及びデータバスのデジタル信号を機
能拡張用インターフェイス部（デジタル信号部）２５ａ
を介して伝送し、Ｕ相及びＷ相電流検出信号Ｉｕ及びＩ
ｗ等のアナログ信号をオプション用インターフェイス部
（アナログ信号部）２５を介して伝送するようにしたの
で、両者を分離することにより、デジタル信号がアナロ
グ信号に及ぼすノイズなどの影響を低減することができ
る。Further, according to the second embodiment, the CPU 40-
A digital signal of an address bus and a data bus for exchanging data via the DPRAM 41 between the CPUs 22b is used as a function extension interface unit (digital signal unit) 25a.
U phase and W phase current detection signals Iu and I
Since an analog signal such as w is transmitted via the option interface unit (analog signal unit) 25, by separating the two, it is possible to reduce the influence of noise or the like that the digital signal has on the analog signal. .

【００９８】この場合、オプション用インターフェイス
部２５では、ＰＷＭ信号ＧＢや回転検出信号ＰＧのよう
なパルス信号も伝送されるが、上記アドレスバス及びデ
ータバスのデジタル信号に比して比較的低速であり、ア
ナログ信号との境界にＧＮＤ（０Ｖコモン）信号を配置
すれば、これらはアナログ信号に対して悪影響を及ぼす
ことはない。In this case, the option interface unit 25 also transmits pulse signals such as the PWM signal GB and the rotation detection signal PG, but it is relatively slow as compared with the digital signals of the address bus and the data bus. By arranging the GND (0V common) signal at the boundary with the analog signal, these do not adversely affect the analog signal.

【００９９】図９は本発明の第３実施例を示すものであ
り、第２実施例と同一部分は同一符号を付して説明を省
略し、以下異なる部分についてのみ説明する。要部の電
気的構成の機能ブロック図である図９において、制御基
板３７に機能拡張用インターフェイス２５ａを介して接
続されるオプション基板１７Ｃには、ＲＯＭ（記憶手
段）４４が搭載されている。ＲＯＭ４４には、制御回路
２２のＣＰＵ２２ｂのオプション用の制御プログラムが
記憶されている。FIG. 9 shows a third embodiment of the present invention. The same parts as those in the second embodiment are designated by the same reference numerals and the description thereof will be omitted. Only different parts will be described below. In FIG. 9, which is a functional block diagram of an electrical configuration of essential parts, a ROM (storage means) 44 is mounted on an option board 17C connected to the control board 37 via a function expansion interface 25a. The ROM 44 stores an optional control program for the CPU 22b of the control circuit 22.

【０１００】そして、ＣＰＵ２２ｂのアドレスバス及び
データバスは、機能拡張用インターフェイス２５ａを介
してＲＯＭ４４に接続されるようになっており、ＣＰＵ
２２ｂは、ＲＯＭ４４から前記プログラムを読み出し
て、オプションとしての付加或いは拡張機能を実行する
ようになっている。The address bus and data bus of the CPU 22b are adapted to be connected to the ROM 44 via the function expanding interface 25a.
22b is adapted to read the program from the ROM 44 and execute an optional addition or extension function.

【０１０１】以上のように第３実施例によれば、制御基
板３７に機能拡張用インターフェイス２５ａを介して接
続されるオプション基板１７Ｃに、ＣＰＵ２２ｂのオプ
ション用の制御プログラムが記憶されているＲＯＭ４４
を搭載し、ＣＰＵ２２ｂは、ＲＯＭ４４から前記プログ
ラムを読み出して、オプションとしての付加或いは拡張
機能を実行するようにした。As described above, according to the third embodiment, the option board 17C connected to the control board 37 through the function expanding interface 25a stores the ROM 44 for storing the option control program of the CPU 22b.
The CPU 22b reads the program from the ROM 44 and executes an optional additional or extended function.

【０１０２】従って、ユーザの要求に応じてオプション
プログラムを開発し、ＲＯＭ４４に書込んでＣＰＵ２２
ｂに実行させることにより、オプション機能を実現する
ことができる。Therefore, an option program is developed in response to the user's request, and the option program is written in the ROM 44 to be stored in the CPU 22.
An optional function can be realized by causing b to execute it.

【０１０３】図１０は本発明の第４実施例を示すもので
あり、第１実施例と同一部分は同一符号を付して説明を
省略し、以下異なる部分についてのみ説明する。第４実
施例は、主に、制御回路２２と操作パネル１６との間に
おける操作パネル用インターフェイス部２４の構成に関
するものである。尚、第４実施例の構成は、特願平９−
１０４０８８号に開示されているものである。FIG. 10 shows a fourth embodiment of the present invention. The same parts as those of the first embodiment are designated by the same reference numerals and the description thereof will be omitted. Only different parts will be described below. The fourth embodiment mainly relates to the configuration of the operation panel interface section 24 between the control circuit 22 and the operation panel 16. The construction of the fourth embodiment is described in Japanese Patent Application No. 9-
It is disclosed in No. 104088.

【０１０４】要部の電気的構成の機能ブロック図である
図１０において、制御基板２１側に設けられている操作
キー（操作手段）４５は、モータ６Ｈの制御条件データ
を設定するものであり、ユーザが操作キー４５を操作す
ると、設定データは内蔵キー入力コマンドメモリ４６に
記憶される。In FIG. 10, which is a functional block diagram of the electrical configuration of the main part, operation keys (operation means) 45 provided on the control board 21 side are for setting the control condition data of the motor 6H. When the user operates the operation key 45, the setting data is stored in the built-in key input command memory 46.

【０１０５】ＣＰＵ２２は表示用データを作成し、作成
した表示データを表示メモリ４７に書込むと共に表示器
（表示手段）４８に表示させる。そして、ユーザは、表
示器４８を見ながら操作キー４５を操作して、制御条件
データを設定することができる。The CPU 22 creates display data, writes the created display data in the display memory 47, and displays it on the display (display means) 48. Then, the user can operate the operation keys 45 while looking at the display 48 to set the control condition data.

【０１０６】一方、操作パネル１６は、ＣＰＵ（演算装
置）４９，操作キー（操作手段）５０及び表示器（表示
手段）５１を備えており、制御回路２２を有するインバ
ータ装置２０或いは２７の本体から離れた場所に設置さ
れている。そして、操作パネル１６の操作パネル用イン
ターフェイス部２４は、制御回路２２側の同インターフ
ェイス部２４とインターフェイスケーブルＣを介して接
続されており、ＣＰＵ４９は、制御回路２２のＣＰＵ２
２ｂと通信を行うことができるように構成されている。On the other hand, the operation panel 16 is provided with a CPU (arithmetic unit) 49, operation keys (operation means) 50 and a display (display means) 51, and the main body of the inverter device 20 or 27 having the control circuit 22 is provided. It is installed in a remote place. The operation panel interface section 24 of the operation panel 16 is connected to the interface section 24 on the control circuit 22 side via the interface cable C, and the CPU 49 controls the CPU 2 of the control circuit 22.
It is configured to be able to communicate with 2b.

【０１０７】ＣＰＵ４９は、操作パネル用インターフェ
イス部２４を介して制御回路２２の表示メモリ４７に書
込まれた表示データを読み出すことができ、その読み出
したデータを表示器５１に表示させるようになってい
る。The CPU 49 can read the display data written in the display memory 47 of the control circuit 22 via the operation panel interface section 24, and displays the read data on the display 51. There is.

【０１０８】また、操作パネル１６の操作キー５０が操
作された場合には、ＣＰＵ４９は、制御回路２２のキー
入力切替えコマンド用メモリ５２に「外部キー入力」の
ステータスを書き込むと共に、操作キー５０のオン状態
とそのオン状態の継続時間とをコマンドとして、外部キ
ー入力コマンド用メモリ５３に書込むようになってい
る。When the operation key 50 of the operation panel 16 is operated, the CPU 49 writes the status of “external key input” in the key input switching command memory 52 of the control circuit 22 and also operates the operation key 50. The on-state and the duration of the on-state are written as commands in the external key input command memory 53.

【０１０９】そして、制御回路２２のＣＰＵ２２ｂは、
キー入力切替えコマンド用メモリ５２の内容を随時読み
出して、ステータスが「内蔵キー入力」であれば内蔵キ
ー入力コマンドメモリ４６の内容を読み出し、キー入力
切替えコマンド用メモリ５２のステータスが「外部キー
入力」であれば、外部キー入力コマンドメモリ５３の内
容を読み出して、夫々のコマンドに基づくキー入力処理
を行うと共に、そのキー入力処理に基づく表示データを
作成する。尚、ステータスが「内蔵キー入力」の場合、
操作キー５０のオン状態の継続時間に応じてキー入力処
理を行う。Then, the CPU 22b of the control circuit 22 is
The contents of the key input switching command memory 52 are read out at any time, and if the status is "built-in key input", the contents of the built-in key input command memory 46 are read, and the status of the key input switching command memory 52 is "external key input". If so, the contents of the external key input command memory 53 are read out, the key input processing based on each command is performed, and the display data based on the key input processing is created. If the status is "key input",
Key input processing is performed according to the duration of the ON state of the operation key 50.

【０１１０】以上のように第４実施例によれば、操作パ
ネル１６のＣＰＵ４９は、操作パネル用インターフェイ
ス部２４を介して制御基板２１の表示メモリ４７の表示
データを読み出して、操作パネル１６の表示器５１に表
示させると共に、操作キー５０が操作されると、制御回
路２２のキー入力切替えコマンド用メモリ５２に「外部
キー入力」のステータスを書き込むと共に、操作キー５
０のオン状態とそのオン状態の継続時間とをコマンドと
して、外部キー入力コマンド用メモリ５３に書込む。As described above, according to the fourth embodiment, the CPU 49 of the operation panel 16 reads the display data of the display memory 47 of the control board 21 via the operation panel interface section 24 to display the operation panel 16 display. When the operation key 50 is operated while being displayed on the device 51, the status of “external key input” is written in the key input switching command memory 52 of the control circuit 22 and the operation key 5 is operated.
The ON state of 0 and the duration of the ON state are written as commands in the external key input command memory 53.

【０１１１】そして、制御回路２２のＣＰＵ２２ｂは、
キー入力切替えコマンド用メモリ５２のステータスが
「内蔵キー入力」であれば内蔵キー入力コマンドメモリ
４６の内容を読み出し、キー入力切替えコマンド用メモ
リ５２のステータスが「外部キー入力」であれば、外部
キー入力コマンドメモリ５３の内容を読み出して、夫々
のコマンドに基づくキー入力処理を行うようにした。Then, the CPU 22b of the control circuit 22 is
If the status of the key input switching command memory 52 is "built-in key input", the content of the built-in key input command memory 46 is read, and if the status of the key input switching command memory 52 is "external key input", the external key The contents of the input command memory 53 are read out, and the key input processing based on each command is performed.

【０１１２】従って、制御基板２１に共通化された操作
パネル用インターフェイス部２４を介して接続された操
作パネル１６の操作キー５０及び表示器５１によって、
制御基板２１の操作キー４５及び表示器４８と同一の操
作及び表示を行わせることができ、異なる機種であって
も同一の操作パネル１６を接続して使用することが可能
となる。Therefore, by the operation keys 50 and the display 51 of the operation panel 16 which are connected to the control board 21 via the operation panel interface 24 common to the control board 21,
The same operation and display as the operation keys 45 and the display 48 of the control board 21 can be performed, and the same operation panel 16 can be connected and used even in different models.

【０１１３】また、第４実施例によれば、操作パネル１
６側のＣＰＵ４９の制御プログラムを、操作キー５０が
操作された場合に、キー入力切替えコマンド用メモリ５
２及び外部キー入力コマンド用メモリ５３に対して、
「外部キー入力」のステータス及び操作キー５０のオン
状態並びにその継続時間を書込むだけの、非常に単純な
プログラムにすることができる。Further, according to the fourth embodiment, the operation panel 1
When the operation key 50 is operated, the control program of the CPU 49 on the 6 side is used for the key input switching command memory 5
2 and the external key input command memory 53,
The program can be a very simple program in which only the status of "external key input", the ON state of the operation key 50, and the duration thereof are written.

【０１１４】図１１は本発明の第５実施例を示すもので
あり、第２実施例と同一部分は同一符号を付して説明を
省略し、以下異なる部分についてのみ説明する。要部の
電気的構成の機能ブロック図である図１１において、制
御基板５４には、ＣＰＵ２２ｂのアドレスバス及びデー
タバスなどに接続されているＰＲＯＭ（プログラム記憶
手段）５５が搭載されている。このＰＲＯＭ５５は、例
えば、外部から書き込み可能なフラッシュメモリで構成
されるものであり、ＣＰＵ２２ｂの制御プログラムが書
込み記憶されるようになっている。FIG. 11 shows a fifth embodiment of the present invention. The same parts as those in the second embodiment are designated by the same reference numerals and the description thereof will be omitted. Only different parts will be described below. In FIG. 11, which is a functional block diagram of an electrical configuration of essential parts, a PROM (program storage means) 55 connected to an address bus and a data bus of the CPU 22b is mounted on the control board 54. The PROM 55 is composed of, for example, an externally writable flash memory, and the control program of the CPU 22b is written and stored therein.

【０１１５】このＰＲＯＭ５５に対して、外部から書込
みを行うための構成を、以下に３通り説明する。 （１）制御基板５４に、機能拡張用インターフェイス部
２５ａを介して、オプション基板１７Ｄを接続する。オ
プション基板１７Ｄには、ＲＯＭ（書込みデータ記憶手
段）５６及びそのＲＯＭ５６にアドレスバス及びデータ
バスなどが接続されているＣＰＵ（演算装置，データ書
込み手段）５７が搭載されている。ＲＯＭ５６には、Ｐ
ＲＯＭ５５に書込むべき制御プログラムが記憶されてい
る。そして、制御回路２２のＣＰＵ２２ｂが、機能拡張
用インターフェイス部２５ａを介して自らＲＯＭ５６の
データを読み出して、ＰＲＯＭ５５に書込みを行う。The following describes three configurations for externally writing to the PROM 55. (1) The option board 17D is connected to the control board 54 via the function expansion interface section 25a. The option board 17D is equipped with a ROM (write data storage means) 56 and a CPU (arithmetic unit, data write means) 57 in which an address bus and a data bus are connected to the ROM 56. In ROM56, P
A control program to be written in the ROM 55 is stored. Then, the CPU 22b of the control circuit 22 reads out the data in the ROM 56 by itself via the function expanding interface section 25a and writes the data in the PROM 55.

【０１１６】（２）（１）と同様の構成において、オプ
ション基板１７ＤのＣＰＵ５７がＲＯＭ５６のデータを
読み出して、機能拡張用インターフェイス部２５ａを介
してＰＲＯＭ５５に書込みを行う。この場合、ＣＰＵ２
２ｂ−ＣＰＵ５７間で、バスの使用権を調停する必要が
あり、例えば以下のようにして調停を行う。(2) In the same configuration as (1), the CPU 57 of the option board 17D reads the data in the ROM 56 and writes it in the PROM 55 via the function expanding interface section 25a. In this case, CPU2
It is necessary to arbitrate the right to use the bus between the 2b and the CPU 57. For example, arbitration is performed as follows.

【０１１７】ＣＰＵ２２ｂは、リセット解除されて初期
化処理を行った後、ＣＰＵ５７側からのＰＲＯＭ５５に
対する書込み要求がある場合には、ポートを介してＣＰ
Ｕ５７にバスの使用権を与える。具体的には、ＣＰＵ２
２ｂは、ＣＰＵ５７バスディスエーブル信号（機能拡張
用インターフェイス部２５ａ内の信号）を“Ｈ（ハイレ
ベル）”から“Ｌ（ロウレベル）”にする（“Ｈ”の場
合は、ＣＰＵ５７はアクセス禁止）。After the reset is released and the initialization process is performed, the CPU 22b sends a CP request via the port when there is a write request from the CPU 57 side to the PROM 55.
Give U57 the right to use the bus. Specifically, CPU2
2b changes the CPU57 bus disable signal (the signal in the function expansion interface section 25a) from "H (high level)" to "L (low level)" (in the case of "H", the CPU 57 is prohibited from accessing).

【０１１８】すると、ＣＰＵ５７は、ＣＰＵ２２ｂバス
ディスエーブル信号を“Ｌ”から“Ｈ”（ＣＰＵ２２ｂ
アクセス禁止）にして、その間に、ＲＯＭ５６のデータ
を読み出してＰＲＯＭ５５に書込みを行う。書込み終了
後、ＣＰＵ５７は、ＣＰＵ２２ｂバスディスエーブル信
号を“Ｈ”から“Ｌ”にする。尚、上記バスディスエー
ブル信号は、書込みインターフェイス部に対応するもの
である。Then, the CPU 57 sends the CPU 22b bus disable signal from "L" to "H" (CPU 22b).
Access is prohibited), and during that time, the data in the ROM 56 is read out and written in the PROM 55. After the writing is completed, the CPU 57 changes the CPU 22b bus disable signal from "H" to "L". The bus disable signal corresponds to the write interface section.

【０１１９】（３）通信用インターフェイス部２２ａ
に、データ書込み装置（外部機器）５８を接続する。デ
ータ書込み装置５８には、オプション基板１７Ｄと同様
のＲＯＭ（書込みデータ記憶手段）５９及びそのＲＯＭ
５９に接続されているＣＰＵ（演算装置，データ書込み
手段）６０があり、ＣＰＵ６０は、通信用インターフェ
イス部２２ａを介してＣＰＵ２２ｂと通信することが可
能に構成されている。(3) Communication interface section 22a
A data writing device (external device) 58 is connected to. The data writing device 58 includes a ROM (write data storage means) 59 and the ROM thereof similar to the option board 17D.
There is a CPU (arithmetic unit, data writing means) 60 connected to 59, and the CPU 60 is configured to be able to communicate with the CPU 22b via the communication interface unit 22a.

【０１２０】そして、ＣＰＵ６０は、通信用インターフ
ェイス部２２ａを介してＣＰＵ２２ｂに書込みデータが
ある旨を送信する。すると、ＣＰＵ２２ｂは、ＰＲＯＭ
５５にデータの書込みを行う必要があると判断した場合
は、ＣＰＵ６０に対してデータ書込み要求を送信する。
データ書込み要求を受信したＣＰＵ６０は、ＲＯＭ５９
から順次データを読み出し、通信用インターフェイス部
（書込みインターフェイス部）２２ａを介してＣＰＵ２
２ｂ側に送信する。ＣＰＵ２２ｂは、受信したデータを
順次ＰＲＯＭ５５に書込む。Then, the CPU 60 transmits the fact that there is write data to the CPU 22b via the communication interface section 22a. Then, the CPU 22b uses the PROM
When it is determined that data needs to be written in 55, a data write request is transmitted to the CPU 60.
The CPU 60, which has received the data write request, executes the ROM 59.
From the CPU 2 via the communication interface unit (write interface unit) 22a.
2b side. The CPU 22b sequentially writes the received data in the PROM 55.

【０１２１】（１）〜（３）何れの場合においても、Ｐ
ＲＯＭ５５にデータの書き込みが終了すれば、オプショ
ン基板１７Ｄまたはデータ書込み装置５８は、制御基板
５４から切り離しても良い。In any of (1) to (3), P
When the writing of the data to the ROM 55 is completed, the option board 17D or the data writing device 58 may be separated from the control board 54.

【０１２２】以上のように第５実施例によれば、ＣＰＵ
２２ｂの制御プログラムが書込み記憶されるＰＲＯＭ５
５を搭載した制御基板５４に、機能拡張用インターフェ
イス部２５ａを介してオプション基板１７Ｄを接続し、
オプション基板１７Ｄに搭載されたＣＰＵ５７は、ＲＯ
Ｍ５６に記憶されている書込みデータを読み出してＰＲ
ＯＭ５５に書込みを行うようにした。As described above, according to the fifth embodiment, the CPU
PROM 5 in which the control program of 22b is written and stored
5, the option board 17D is connected to the control board 54 on which the 5 is mounted via the function expansion interface section 25a.
The CPU 57 mounted on the option board 17D is an RO
PR by reading the write data stored in M56
Writing is performed in the OM55.

【０１２３】また、制御基板５４に、通信用インターフ
ェイス部２２ａを介してデータ書込み装置５８を接続
し、データ書込み装置５８のＣＰＵ６０は、ＲＯＭ５９
に記憶されている書込みデータを読み出してＰＲＯＭ５
５に書込みを行うようにした。従って、ユーザの所望す
る制御プログラムを、以上のような方式で書込むことに
よって、制御回路２２のＣＰＵ２２ｂに多様な制御を実
行させることができる。Further, the data writing device 58 is connected to the control board 54 via the communication interface section 22a, and the CPU 60 of the data writing device 58 has the ROM 59.
The write data stored in the PROM5
It was made to write in 5. Therefore, by writing the control program desired by the user in the above manner, the CPU 22b of the control circuit 22 can be caused to execute various controls.

【０１２４】図１２は本発明の第６実施例を示すもので
ある。図１２は、第１乃至第５実施例の何れかのインバ
ータ装置の本体６１の外観の斜視図である。従来、イン
バータ装置の本体に対して行うオプション装置（オプシ
ョン基板１７を内蔵した装置）の取付は本体を分解して
内部で行っているが、第６実施例においては、本体６１
を分解することなく外部に取付可能としたものである。FIG. 12 shows a sixth embodiment of the present invention. FIG. 12 is a perspective view of the appearance of the main body 61 of the inverter device according to any of the first to fifth embodiments. Conventionally, an optional device (device incorporating the option board 17) is attached to the main body of the inverter device by disassembling the main body and internally, but in the sixth embodiment, the main body 61 is used.
It can be attached to the outside without disassembling.

【０１２５】即ち、本体６１は、オプション装置接続部
のカバー（図示せず）を外した状態で図示されており、
その部分に先ずアタッチメント６２を取付ける。そし
て、そのアタッチメント６２に重ねて、本体６１に露出
している例えば制御基板２１のオプション用インターフ
ェイス部２５（２５ａ）のコネクタに、オプション装置
６３側のコネクタ（図示せず）が嵌合するように接続す
る。接続するオプション装置６３が１個のみの場合は、
この状態でネジ止めしてオプション装置６３を本体６１
に固定する。That is, the main body 61 is shown with the cover (not shown) of the optional device connecting portion removed,
First, the attachment 62 is attached to that portion. Then, the connector (not shown) on the side of the option device 63 is fitted to the connector of the option interface unit 25 (25a) of the control board 21, which is exposed on the main body 61 so as to overlap with the attachment 62. Connecting. If only one optional device 63 is connected,
In this state, screw the option device 63 into the main body 61.
Fixed to.

【０１２６】また、オプション装置６３は、内蔵されて
いる例えばオプション基板１７Ａの連結接続用のオプシ
ョン用インターフェイス部２５′（２５ａ′）が、外部
側に露出するように設けられている。従って、オプショ
ン装置６３に対して、更にオプション装置６４を、互い
のオプション用インターフェイス部２５′のコネクタが
嵌合するようにして連結接続することができる。図１２
においては２個のみ連結しているが、３個以上の連結が
可能であることはいうまでもない。The option device 63 is provided so that the built-in option interface portion 25 '(25a') for connecting and connecting the option board 17A, for example, is exposed to the outside. Therefore, the option device 64 can be further connected to the option device 63 such that the connectors of the option interface portions 25 'are fitted to each other. 12
In the above, only two are connected, but it goes without saying that three or more can be connected.

【０１２７】この場合、オプション装置を多数連結する
ことによって電源容量が問題となるが、オプション装置
の一種として電源供給ユニットを設けて、必要数毎に電
源供給ユニットを介在させるようにすれば良い。In this case, the power supply capacity becomes a problem by connecting a large number of optional devices. However, a power supply unit may be provided as a kind of optional device, and a required number of power supply units may be interposed.

【０１２８】また、本体６１に図示するように、通信用
インターフェイス部２２ａを２チャンネルで構成し、一
方を各メーカ専用の特殊プロトコルに対応する専用イン
ターフェイス部２２ａａとし、他方をＲＳ−４８５のよ
うに規格化された標準インターフェイス部２２ａｂとし
て用意する。そして、専用インターフェイス部２２ａａ
は例えば操作パネルの制御等に用い、標準インターフェ
イス部２２ａｂは、ユーザに開放したり、或いはＲＳ−
４８５のアダプタオプション装置を取付けて、ＲＳ−４
８５を２チャンネルに増設することも可能である。As shown in the main body 61, the communication interface section 22a is composed of two channels, one is a dedicated interface section 22aa corresponding to a special protocol dedicated to each manufacturer, and the other is RS-485. It is prepared as a standardized standard interface unit 22ab. Then, the dedicated interface unit 22aa
Is used for controlling the operation panel, for example, and the standard interface unit 22ab is opened to the user or RS-
485 adapter optional device is attached, RS-4
It is also possible to add 85 to 2 channels.

【０１２９】以上のように第６実施例によれば、オプシ
ョン装置６３を、インバータ装置の本体６１を分解する
ことなく本体６１に接続可能としたので、オプション装
置６３の接続作業を容易に行うことができる。また、オ
プション装置６３に対して、更にオプション装置６４
を、互いのオプション用インターフェイス２５′を介し
て連結接続可能に構成したので、多数のオプション装置
を接続して使用することができる。As described above, according to the sixth embodiment, since the option device 63 can be connected to the main body 61 without disassembling the main body 61 of the inverter device, the connection work of the option device 63 can be easily performed. You can In addition to the option device 63, the option device 64
Are configured so that they can be connected and connected to each other through the optional interface 25 ', so that a large number of optional devices can be connected and used.

【０１３０】更に、第６実施例によれば、通信用インタ
ーフェイス部２２ａを２チャンネルで構成し、一方を各
メーカ専用の特殊プロトコルに対応する専用インターフ
ェイス部２２ａａとし、他方をＲＳ−４８５のように規
格化された標準インターフェイス部２２ａｂとしたの
で、ユーザは、例えばメーカが供給するパラメータ書込
み器と、例えばＲＳ−４８５によるユーザ側の通信とを
同時に使用することができ、より多様なアプリケーショ
ンに対応することができる。Further, according to the sixth embodiment, the communication interface section 22a is composed of two channels, one is the dedicated interface section 22aa corresponding to the special protocol dedicated to each manufacturer, and the other is the RS-485. Since the standardized standard interface unit 22ab is used, the user can simultaneously use, for example, the parameter writer supplied by the manufacturer and the communication on the user side by RS-485, for example, and it can be applied to more diverse applications. be able to.

【０１３１】本発明は上記し且つ図面に記載した実施例
にのみ限定されるものではなく、次のような変形または
拡張が可能である。各インターフェイス部の接続に、可
撓性のあるフラットケーブル（接続部材）を用いたり、
或いは、フレキシブル基板（接続部材）を用いるのが好
ましい。主回路部９の容量や機種が異なる場合には、各
インターフェイス部のコネクタの配置や接続方法に制約
があるため、フラットケーブルやフレキシブル基板を用
いることにより構造上ある程度の自由度を持たせること
ができる。この場合、フレキシブル基板を多層基板で構
成し、その内の１層を、制御用電源回路１１の共通電位
或いはアース電位の何れかに、または双方を夫々１っ相
ずつ接続するのが好適であり、斯様に構成すれば、各イ
ンターフェイス部を介して伝送される信号にノイズが乗
るのを防止することができる。The present invention is not limited to the embodiments described above and shown in the drawings, and the following modifications or expansions are possible. A flexible flat cable (connection member) is used to connect each interface,
Alternatively, it is preferable to use a flexible substrate (connection member). When the capacity and model of the main circuit unit 9 are different, there is a restriction on the arrangement and connection method of the connectors of each interface unit, so that a certain degree of structural freedom can be provided by using a flat cable or a flexible substrate. it can. In this case, it is preferable that the flexible substrate is formed of a multi-layer substrate, and one of the layers is connected to either the common potential of the control power supply circuit 11 or the ground potential, or both of them are connected one by one. With this configuration, it is possible to prevent noise from being added to the signal transmitted via each interface unit.

【０１３２】各インターフェイス部若しくはその内の一
部を、ＣＰＵ２２ｂのアドレスバス及びデータバスで構
成し、前記バスで構成したインターフェイス部を介して
制御基板に接続される周辺機器の基板にＣＰＵ（演算装
置）を搭載して、ＣＰＵ２２ｂの要求により、各種デー
タを得たり制御を行わせることができる。例えば、主回
路部９側にＣＰＵを設け、制御回路２２のＣＰＵ２２ｂ
のデータ送信要求などに応じて、前記ＣＰＵが保有して
いる主回路情報などを制御回路２２側に送信するように
構成しても良い。また、この場合も、ＣＰＵ間でデータ
を授受するためにデュアルポートＲＡＭを用いても良
い。そして、例えば第２実施例のように、各周辺機器の
ＣＰＵがマスタとなって、ＣＰＵ２２ｂが周期的にデュ
アルポートＲＡＭに書き込む他のインターフェイス部の
状況や負荷状態などの指定出力情報を、デュアルポート
ＲＡＭから読み出して得るようにする構成としても良
い。Each interface part or a part thereof is composed of the address bus and the data bus of the CPU 22b, and the CPU (arithmetic unit) is connected to the board of the peripheral device connected to the control board through the interface part formed by the bus. ) Can be mounted and various data can be obtained and controlled according to the request of the CPU 22b. For example, a CPU is provided on the main circuit section 9 side and the CPU 22b of the control circuit 22 is provided.
The main circuit information and the like possessed by the CPU may be transmitted to the control circuit 22 side in response to the data transmission request. Also in this case, a dual port RAM may be used to transfer data between the CPUs. Then, as in the second embodiment, for example, the CPU of each peripheral device serves as a master, and the CPU 22b periodically writes specified output information such as the status and load state of the other interface section to the dual port RAM. The configuration may be such that it is read from the RAM and obtained.

【０１３３】更に、この場合、アドレスバス及びデータ
バスの信号は本数が多く且つ比較的高速であるためノイ
ズの影響が問題となる場合があるが、この場合にも、イ
ンターフェイス部を介したデータの授受をシリアルイン
ターフェイスによって行うことにより、ノイズの影響を
回避することが可能である。基板情報送信手段は、ＥＥ
ＰＲＯＭ３５に限らず、シリアルインターフェイスを有
しない通常のＥＥＰＲＯＭや、ＲＯＭであっても良い。
また、ＥＥＰＲＯＭ３５のような基板情報送信手段を、
他のインターフェイス部を介して接続される周辺機器側
に配置して、各周辺機器に関する情報を制御回路２２側
に送信させるようにしても良い。Further, in this case, since the number of signals on the address bus and the data bus is large and they are relatively high speed, the influence of noise may be a problem. It is possible to avoid the influence of noise by transmitting and receiving by the serial interface. The board information transmitting means is EE
The EEPROM is not limited to the PROM 35, and may be a normal EEPROM having no serial interface or a ROM.
In addition, a board information transmitting means such as the EEPROM 35,
It may be arranged on the side of the peripheral device connected via another interface unit, and information regarding each peripheral device may be transmitted to the control circuit 22 side.

【０１３４】第４実施例において、操作パネル１６は、
インターフェイスケーブルＣを介してインバータ装置本
体と離れた場所に設置するものに限らず、制御基板２１
上に操作用インターフェイス部２４を介して直接配設す
るものであっても良い。駆動用インターフェイス部は、
必ずしも主回路基板の主回路部，制御用電源回路，駆動
回路の全てと制御基板とを接続する必要はなく、それら
の内の何れか若しくは夫々に接続を行うものでも良い。
制御基板には、駆動用インターフェイス部以外の各イン
ターフェイス部を全て備える必要はなく、何れか１つ若
しくは複数を備えても良い。また、夫々のインターフェ
イス部は１つに限らず、制御基板に複数備えても良い。In the fourth embodiment, the operation panel 16 is
The control board 21 is not limited to one installed at a place separated from the main body of the inverter device via the interface cable C.
It may be directly arranged on the upper side via the operation interface section 24. The drive interface section is
It is not always necessary to connect all of the main circuit portion of the main circuit board, the control power supply circuit, and the drive circuit to the control board, and any one of them or each may be connected.
The control board does not have to include all the interface units other than the driving interface unit, and may include any one or a plurality of interfaces. Further, each interface unit is not limited to one, and a plurality of control units may be provided.

【０１３５】[0135]

【発明の効果】本発明は以上説明した通りであるので、
以下の効果を奏する。請求項１記載のインバータ装置に
よれば、主回路部の異なる機種または定格に応じて共通
に接続可能な駆動用インターフェイス部を備え、制御回
路は、駆動用インターフェイス部の形式判別用ピンを介
して与えられる電圧レベルに応じて、当該駆動用インタ
ーフェイス部に接続されている主回路基板の種類を判別
可能である。そして、制御回路が搭載される制御基板
に、拡張用インターフェイス部，操作パネル用インター
フェイス部，オプション用インターフェイス部，通信用
インターフェイス部の内何れか一つ若しくは複数のイン
ターフェイス部を備え、前記各インターフェイス部を、
主回路部の異なる機種または定格に応じて共通に接続可
能に構成したので、制御基板には駆動用インターフェイ
ス部を介して接続される異なる機種の主回路基板に応じ
て必要とされる異なる種類のオプション基板などの周辺
機器も各インターフェイス部を介して共通に接続するこ
とができる。従って、従来とは異なり、多様な機種に応
じて夫々の制御基板等を作成する必要がなく、開発コス
トを低減することができると共に、ユーザの要求による
機種の変更などにも容易且つ迅速に対応することができ
る。Since the present invention is as described above,
The following effects are achieved. According to the inverter device of claim 1, the main circuit section is common depending on different models or ratings.
It is equipped with a drive interface that can be connected to
The route is through the pin for determining the type of the drive interface.
Depending on the voltage level applied by the
-Identify the type of main circuit board connected to the face section
It is possible. Then, the control board control circuit is mounted, extension interface unit comprises an interface unit for the operation panel, options for the interface unit, any one or more of the interface portion of the communication interface section, wherein each interface unit To
Having connectable to common according to different models or rated a main circuit unit, the control board different types are required depending on the main circuit board of different types to be connected via the drive interface unit Peripheral devices such as the optional board can also be commonly connected via each interface unit. Therefore, unlike the past, there is no need to create control boards for each of various models, which can reduce development costs and can easily and quickly respond to changes in models due to user requests. can do.

【０１３６】請求項２記載のインバータ装置によれば、
制御回路に、当該制御回路の演算装置のプログラムが記
憶される、外部から書込み可能なプログラム記憶手段を
備えたので、外部からプログラム記憶手段に記憶されて
いる制御回路の演算装置のプログラムを書き替えること
によって、制御回路の演算装置に、例えば異なる機能の
主回路部に応じて異なる制御動作を行わせることができ
る。According to the inverter device of the second aspect,
Since the control circuit is provided with an externally writable program storage means for storing the program of the arithmetic unit of the control circuit, the program of the arithmetic unit of the control circuit stored in the program storage unit is rewritten from the outside. As a result, the arithmetic unit of the control circuit can be caused to perform different control operations depending on, for example, the main circuit units having different functions.

【０１３７】請求項３記載のインバータ装置によれば、
通信用インターフェイス部に、プログラム記憶手段に対
する書込みに必要な書込みインターフェイス部を備えた
ので、プログラム記憶手段に対する書込みを、通信用イ
ンターフェイス部を介して行うことができる。According to the inverter device of the third aspect,
Since the communication interface unit is provided with the write interface unit necessary for writing to the program storage unit, writing to the program storage unit can be performed via the communication interface unit.

【０１３８】請求項４記載のインバータ装置によれば、
制御基板に通信用インターフェイス部を介して接続さ
れ、書込みデータ記憶手段に記憶されている書込みデー
タを読み出してプログラム記憶手段に対する書込みを行
うためのデータ書込み手段を有する外部機器を備えたの
で、外部機器のデータ書込み手段から、通信用インター
フェイス部を介してプログラム記憶手段に対する書込み
を行うことができる。According to the inverter device of the fourth aspect,
Since the external device is provided with the data writing unit connected to the control board through the communication interface unit and reading the write data stored in the write data storage unit to write the program storage unit, the external device The data writing means can write to the program storage means via the communication interface section.

【０１３９】請求項５記載のインバータ装置によれば、
オプション用インターフェイス部を、制御回路を構成す
る演算装置がアクセス可能に構成された機能拡張用イン
ターフェイス部を含むように構成したので、制御基板に
オプション基板が接続された場合に、制御回路の演算装
置が機能拡張用インターフェイス部を介してオプショ基
板上のメモリ等のリソースにアクセスすることができ
る。According to the inverter device of the fifth aspect,
Since the option interface unit is configured to include the function expansion interface unit that is configured to be accessible to the arithmetic unit that configures the control circuit, the arithmetic unit of the control circuit is connected when the option substrate is connected to the control substrate. Can access resources such as memory on the option board through the function expansion interface section.

【０１４０】請求項６記載のインバータ装置によれば、
機能拡張用インターフェイス部に、プログラム記憶手段
に対する書込みに必要な書込みインターフェイス部を備
えたので、プログラム記憶手段に対する書込みを、機能
拡張用インターフェイス部を介して行うことができる。According to the inverter device of the sixth aspect,
Since the interface unit for function expansion is provided with the write interface unit necessary for writing to the program storage unit, writing to the program storage unit can be performed via the interface unit for function expansion.

【０１４１】請求項７記載のインバータ装置によれば、
制御基板に機能拡張用インターフェイス部を介して接続
される、書込みデータ記憶手段に記憶されている書込み
データを読み出してプログラム記憶手段に対する書込み
を行うためのデータ書込み手段を有するオプション基板
を備えたので、オプション基板のデータ書込み手段か
ら、機能拡張用インターフェイス部を介してプログラム
記憶手段に対する書込みを行うことができる。According to the inverter device of claim 7,
Since the control board is provided with the option board having the data writing means for reading the write data stored in the write data storage means and writing the program data in the program storage means, which is connected to the control board through the interface for function expansion, It is possible to write to the program storage means from the data writing means of the option board through the function expansion interface section.

【０１４２】請求項８記載のインバータ装置によれば、
機能拡張用インターフェイス部を、少なくとも、デジタ
ル信号が伝送されるデジタル信号部とアナログ信号が伝
送されるアナログ信号部とに分割したので、デジタル信
号がアナログ信号に与えるノイズなどの影響を低減する
ことができる。According to the inverter device of claim 8,
Since the function expansion interface section is divided into at least a digital signal section for transmitting a digital signal and an analog signal section for transmitting an analog signal, it is possible to reduce the influence of noise and the like on the analog signal by the digital signal. it can.

【０１４３】請求項９記載のインバータ装置によれば、
制御基板に機能拡張用インターフェイス部を介して接続
された場合に、制御回路の演算装置に対してマスタとな
る演算装置が搭載されたオプション基板を備え、マスタ
となる演算装置を、制御回路のスレーブとなる演算装置
に対し、各インターフェイス部を介して行う各種の入出
力要求を与えるようにしたので、例えば、オプション基
板に搭載された演算装置から制御回路の演算装置に対し
て、各インターフェイス部を介して周辺機器に対する各
種の入出力要求等を行うことができる。According to the inverter device of claim 9,
When connected to the control board via the interface for function expansion, the control board has an optional board on which the arithmetic unit to be the master is mounted, and the arithmetic unit to be the master becomes the slave of the control circuit. Since various input / output requests to be made via the respective interface units are given to the arithmetic unit to be used, for example, each interface unit is connected to the arithmetic unit of the control circuit from the arithmetic unit mounted on the option board. It is possible to make various input / output requests to peripheral devices via the device.

【０１４４】請求項１０記載のインバータ装置によれ
ば、制御基板に機能拡張用インターフェイス部を介して
接続され、制御回路の演算装置が行う制御動作の一部ま
たは全部についての制御プログラムが記憶されている記
憶手段が搭載されたオプション基板を備えたので、制御
回路の演算装置が、オプション基板に搭載された記憶手
段から制御プログラムを読み出すことによって、その制
御プログラムに応じた制御動作を制御回路の演算装置に
行わせることができる。According to the inverter device of the tenth aspect, the control program is connected to the control board via the function expansion interface section, and the control program for some or all of the control operations performed by the arithmetic unit of the control circuit is stored. The control circuit arithmetic unit reads out the control program from the storage unit mounted on the option board, and the control circuit calculates the control operation according to the control program. It can be done by the device.

【０１４５】請求項１１記載のインバータ装置によれ
ば、制御基板に各インターフェイス部を介して接続され
た場合に、制御回路の演算装置の要求に応じて各種制御
を行う演算装置が搭載される１つ以上の基板を備えたの
で、制御回路の演算装置から、各インターフェイス部を
介して接続された基板の演算装置に各種の制御を等行わ
せることができる。According to the eleventh aspect of the present invention, there is provided an arithmetic unit for performing various controls according to the demand of the arithmetic unit of the control circuit when connected to the control board through the respective interface units. Since one or more substrates are provided, the arithmetic unit of the control circuit can cause the arithmetic units of the substrates connected via the respective interface units to perform various controls.

【０１４６】請求項１２記載のインバータ装置によれ
ば、基板に、各演算装置間におけるデータの授受を行う
ためのデュアルポートＲＡＭを搭載したので、デュアル
ポートＲＡＭを介して各演算装置間におけるデータの授
受を容易に行うことができる。請求項１３記載のインバ
ータ装置によれば、各演算装置間におけるデータの授受
をシリアル通信によって行うようにしたので、各インタ
ーフェイス部における信号線の本数を削減できる。According to the inverter device of the twelfth aspect, since the dual port RAM for transmitting and receiving the data between the respective arithmetic devices is mounted on the substrate, the data between the respective arithmetic devices can be transferred via the dual port RAM. It can be easily exchanged. According to the inverter device of the thirteenth aspect, since data is exchanged between the arithmetic devices by serial communication, the number of signal lines in each interface unit can be reduced.

【０１４７】請求項１４記載のインバータ装置によれ
ば、周辺機器としての各基板における基板情報送信手段
は、夫々のインターフェイス部のシリアルインターフェ
イスを介して、当該基板に関する情報を制御回路の演算
装置に送信するので、制御回路の演算装置は、夫々のイ
ンターフェイス部にどのような機能を有する基板が接続
されたのかを知ることができる。According to the inverter device of the fourteenth aspect, the board information transmitting means in each board as the peripheral device transmits the information about the board to the arithmetic unit of the control circuit through the serial interface of each interface section. Therefore, the arithmetic unit of the control circuit can know what kind of function the board is connected to each interface section.

【０１４８】請求項１５記載のインバータ装置によれ
ば、基板情報送信手段を備えた基板を主回路基板とした
ので、例えば、主回路基板の種類を判別するための判別
データや、インバータ主回路を構成するスイッチング素
子の定格電流値，駆動信号のデッドタイム，主回路部の
定格電圧及び定格電流などのデータを制御回路の演算装
置に送信することによって、制御回路の演算装置は、主
回路基板の種類や機能等を知ることができ、その種類や
機能等に応じた制御を行うことが可能となる。According to the inverter device of the fifteenth aspect, since the board provided with the board information transmitting means is used as the main circuit board, for example, the judgment data for judging the type of the main circuit board and the inverter main circuit are provided. By transmitting data such as the rated current value of the switching element, the dead time of the drive signal, the rated voltage and the rated current of the main circuit unit to the arithmetic unit of the control circuit, the arithmetic unit of the control circuit is It is possible to know the type, function, etc., and it is possible to perform control according to the type, function, etc.

【０１４９】請求項１６記載のインバータ装置によれ
ば、ＰＷＭ信号切替え手段は、制御基板にＰＷＭ信号生
成手段を備えたオプション基板が接続された場合には、
そのオプション基板より出力されるＰＷＭ信号を駆動回
路部に出力し、それ以外の場合には、制御基板上のＰＷ
Ｍ信号生成手段が出力するＰＷＭ信号を駆動回路部に出
力するので、オプション基板によって異なるパターンの
ＰＷＭ信号を与えて、負荷の駆動を行うことができる。According to the inverter device of the sixteenth aspect, the PWM signal switching means is such that when the option board having the PWM signal generating means is connected to the control board,
The PWM signal output from the option board is output to the drive circuit section. In other cases, the PW on the control board is output.
Since the PWM signal output from the M signal generation unit is output to the drive circuit unit, it is possible to drive the load by giving a PWM signal having a different pattern depending on the option board.

【０１５０】請求項１７記載のインバータ装置によれ
ば、インバータ主回路の上アーム若しくは下アームの何
れか一方を構成するスイッチング素子のみに対してＰＷ
Ｍ信号を与えるＰＷＭ信号生成手段を備えたオプション
基板を備え、制御基板に、オプション基板より与えられ
るＰＷＭ信号に基づいて、他方のアームを構成するスイ
ッチング素子に与えるＰＷＭ信号を作成するＰＷＭ信号
補助生成手段を備えたので、オプション用インターフェ
イス部を介してオプション基板より与えられるＰＷＭ信
号線を半分に削減することができる。According to the inverter device of the seventeenth aspect, the PW is provided only for the switching element constituting either the upper arm or the lower arm of the inverter main circuit.
An optional board having a PWM signal generating means for giving an M signal is provided, and a PWM signal auxiliary generation for producing a PWM signal to be given to a switching element forming the other arm on the control board based on the PWM signal given from the option board. Since the means is provided, it is possible to reduce the number of PWM signal lines supplied from the option board via the option interface section to half.

【０１５１】請求項１８記載のインバータ装置によれ
ば、オプション用インターフェイス部を、インバータ主
回路において検出される負荷制御に必要な各種検出信号
をオプション基板に対して出力可能にしたので、オプシ
ョン基板側で、オプション用インターフェイス部を介し
て、インバータ主回路において検出される負荷制御に必
要な例えば電圧，電流等の各種検出信号を得て、それら
の各種検出信号に基づいて負荷の制御を行うことができ
る。According to the eighteenth aspect of the present invention, the option interface section can output various detection signals necessary for load control detected in the inverter main circuit to the option board. Thus, it is possible to obtain various detection signals such as voltage and current required for load control detected in the inverter main circuit via the option interface unit, and control the load based on these various detection signals. it can.

【０１５２】請求項１９記載のインバータ装置によれ
ば、制御基板に操作手段と同一の機能を有し操作パネル
用インターフェイス部を介して接続される操作パネル
を、当該操作パネルが有するキーが操作されると、その
キーのオン状態及び当該オン状態の継続時間に相当する
データを制御回路に送信し、制御回路の演算装置を、前
記キーのオン状態及び当該オン状態の継続時間に応じ
て、前記操作手段から行われる操作と同一の操作を行う
ことが可能となるようにしたので、制御基板の操作手段
と同一の操作を、共通化された操作パネル用インターフ
ェイス部を介して接続された操作パネルの操作手段によ
って行わせることができ、異なる機種であっても、同一
の操作パネルを接続して使用することができる。According to the nineteenth aspect of the present invention, the control panel has an operation panel which has the same function as the operation means and which is connected through the operation panel interface section, and the keys of the operation panel are operated. Then, the data corresponding to the ON state of the key and the duration of the ON state is transmitted to the control circuit, and the arithmetic unit of the control circuit is operated according to the ON state of the key and the duration of the ON state. Since it is possible to perform the same operation as the operation performed from the operation means, the same operation as the operation means of the control board is connected to the operation panel via the common operation panel interface section. The same operation panel can be connected and used even if different models are used.

【０１５３】請求項２０記載のインバータ装置によれ
ば、オプション用インターフェイス部に対する接続を、
本体を分解することなく接続可能としたので、接続作業
が容易となる。According to the twentieth aspect of the inverter device, the connection to the option interface section is
Since the connection can be made without disassembling the main body, the connection work becomes easy.

【０１５４】請求項２１記載のインバータ装置によれ
ば、通信用インターフェイス部を、制御回路独自のイン
ターフェイスに基づく専用インターフェイス部と、規格
化されたインターフェイスに基づく汎用インターフェイ
ス部とで構成したので、制御回路独自のインターフェイ
スと、ＲＳ−２３２Ｃ，４８５等の規格化されたインタ
ーフェイスとの何れにも対応することができる。According to the inverter device of the twenty-first aspect, the communication interface section is composed of the dedicated interface section based on the interface unique to the control circuit and the general-purpose interface section based on the standardized interface. It is possible to support both an original interface and a standardized interface such as RS-232C, 485.

【０１５５】請求項２２記載のインバータ装置によれ
ば、制御基板に制御用の入出力端子部を備え、端子拡張
用インターフェイス部に入出力端子部と同一の信号を配
置したので、端子拡張用インターフェイス部に端子拡張
用基板を接続することによって、ユーザ専用の端子とし
て利用することができる。According to the inverter device of the twenty-second aspect, since the control board is provided with the control input / output terminal section and the same signal as that of the input / output terminal section is arranged in the terminal expansion interface section, the terminal expansion interface is provided. By connecting the terminal expansion board to the section, it can be used as a terminal exclusively for the user.

【０１５６】請求項２３または２４に記載のインバータ
装置によれば、制御基板の各インターフェイス部の一部
若しくは全部に対して行う接続に、可撓性を有する接続
部材を用い（請求項２３）、具体的には、接続部材をフ
レキシブル基板で構成（請求項２４）したので、周辺機
器の取付構造に自由度を持たせることができる。According to the inverter device of the twenty-third or twenty-fourth aspect, a flexible connecting member is used for connection to a part or all of each interface section of the control board (third aspect). Specifically, since the connecting member is composed of a flexible substrate (claim 24), the mounting structure of the peripheral device can be provided with a degree of freedom.

【０１５７】請求項２５記載のインバータ装置によれ
ば、フレキシブル基板を多層基板で構成し、多層基板の
内１層を、制御用電源回路の共通電位若しくはアース電
位に接続可能としたので、フレキシブル基板における多
層基板の１層を制御用電源回路の共通電位若しくはアー
ス電位に接続することによって、各インターフェイス部
において伝送される信号のノイズを低減することができ
る。According to the twenty-fifth aspect of the present invention, the flexible substrate is formed of a multilayer substrate, and one layer of the multilayer substrate can be connected to the common potential or the ground potential of the control power circuit. By connecting one layer of the multi-layer substrate in 1 to the common potential or the ground potential of the control power supply circuit, it is possible to reduce the noise of the signal transmitted in each interface section.

【０１５８】請求項２６記載のインバータ装置によれ
ば、オプション基板を含んで構成されるオプション装置
に、オプションインターフェイス部と同様のインターフ
ェイスを有し他の装置を連結可能に構成された連結接続
部を備えたので、複数台のオプション装置を順次シリア
ルに連結して、多様な機能を実現することができる。According to the twenty-sixth aspect of the present invention, an optional device including an optional board is provided with a connecting / connecting part having an interface similar to the optional interface part and capable of connecting to other devices. Since it is provided, a plurality of optional devices can be serially connected to realize various functions.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１実施例における、主回路基板が低
機能型である場合の電気的構成を示す機能ブロック図FIG. 1 is a functional block diagram showing an electrical configuration when a main circuit board is a low-function type according to a first embodiment of the present invention.

【図２】主回路基板が高機能型である場合の図１相当図FIG. 2 is a diagram corresponding to FIG. 1 when the main circuit board is a high-performance type.

【図３】低機能型，高機能型夫々における駆動用インタ
ーフェイス信号を示す図FIG. 3 is a diagram showing drive interface signals in a low-function type and a high-function type respectively.

【図４】駆動用インターフェイス部の信号配置を示す図FIG. 4 is a diagram showing a signal arrangement of a driving interface section.

【図５】本発明の第２実施例における要部の電気的構成
を示す機能ブロック図FIG. 5 is a functional block diagram showing an electrical configuration of main parts in the second embodiment of the present invention.

【図６】図４相当図FIG. 6 is a view corresponding to FIG.

【図７】端子拡張用インターフェイス部の信号配置を示
す図（その１）FIG. 7 is a diagram showing a signal arrangement of a terminal expansion interface section (No. 1)

【図８】端子拡張用インターフェイス部の信号配置を示
す図（その２）FIG. 8 is a diagram showing a signal arrangement of a terminal expansion interface section (No. 2).

【図９】本発明の第３実施例を示す図５相当図FIG. 9 is a view corresponding to FIG. 5 showing a third embodiment of the present invention.

【図１０】本発明の第４実施例における、操作パネル用
インターフェイス部を中心とする要部の電気的構成を示
す機能ブロック図FIG. 10 is a functional block diagram showing an electrical configuration of a main part centered on an operation panel interface section according to the fourth embodiment of the present invention.

【図１１】本発明の第５実施例を示す図５相当図FIG. 11 is a view corresponding to FIG. 5 showing a fifth embodiment of the present invention.

【図１２】インバータ装置本体に対してオプション装置
を接続する状態を示す分解斜視図FIG. 12 is an exploded perspective view showing a state in which an optional device is connected to the inverter device main body.

【図１３】従来技術を示す図１相当図FIG. 13 is a view corresponding to FIG. 1 showing a conventional technique.

【図１４】インバータ装置の機種毎の特徴を示す図FIG. 14 is a diagram showing characteristics of each type of inverter device.

【符号の説明】[Explanation of symbols]

５，５Ｌ，５Ｈはインバータ主回路、６，６Ｌ，６Ｈは
モータ（負荷）、９，９Ｌ，９Ｈは主回路部、１０，１
０Ｌ，１０Ｈは駆動回路部、１１，１１Ｌ，１１Ｈは制
御用電源回路、１２，１２Ｌ，１２Ｈは駆動回路、１
４，１４Ｌ，１４Ｈは主回路基板、１６は操作パネル、
１７，１７Ａ，１７Ｂ，１７Ｃ，１７Ｄはオプション基
板、１８は端子拡張用基板、２０はインバータ装置、２
１は制御基板、２２は制御回路、２２ａは通信インター
フェイス部（書込みインターフェイス部）、２２ａａは
通信インターフェイス部（専用インターフェイス部）、
２２ａｂは通信インターフェイス部（汎用インターフェ
イス部）、２２ｂはＣＰＵ（演算装置）、２２ｃはゲー
トアレイ（ＰＷＭ信号生成手段，ＰＷＭ信号切替え手
段，ＰＷＭ補助信号生成手段）、２４は操作パネル用イ
ンターフェイス部、２５はオプション用インターフェイ
ス部（アナログ信号部）、２５ａは機能拡張用インター
フェイス部（デジタル信号部，書込みインターフェイス
部）、２５′及び２５ａ′はオプション用インターフェ
イス部（連結接続部）、２６は駆動用インターフェイス
部、２７はインバータ装置、３４Ｈは主回路基板、３５
はＥＥＰＲＯＭ（基板情報送信手段）、３６Ｈは駆動回
路部、３８は駆動用インターフェイス部、４０はＣＰＵ
（演算装置）、４１はデュアルポートＲＡＭ、４４は記
憶手段、４５は操作キー（操作手段），４８は表示器
（表示手段）、４９はＣＰＵ（演算装置）、５０は操作
キー（操作手段），５１は表示器（表示手段）、５４は
制御基板、５５はＰＲＯＭ（プログラム記憶手段）、５
６はＲＯＭ（書込みデータ記憶手段）、５７はＣＰＵ
（演算装置，データ書込み手段）、５８はデータ書込み
装置（外部機器）、５９はＲＯＭ（書込みデータ記憶手
段）、６０はＣＰＵ（演算装置，データ書込み手段）、
６１は本体、６３，６４はオプション装置を示す5, 5L, 5H are inverter main circuits, 6, 6L, 6H are motors (loads), 9, 9L, 9H are main circuit parts, 10, 1
0L and 10H are drive circuit units, 11, 11L and 11H are control power supply circuits, 12 and 12L and 12H are drive circuits, 1
4, 14L and 14H are main circuit boards, 16 is an operation panel,
17, 17A, 17B, 17C and 17D are optional boards, 18 is a terminal expansion board, 20 is an inverter device, 2
1 is a control board, 22 is a control circuit, 22a is a communication interface section (write interface section), 22aa is a communication interface section (dedicated interface section),
22 ab is a communication interface section (general-purpose interface section), 22 b is a CPU (arithmetic unit), 22 c is a gate array (PWM signal generating means, PWM signal switching means, PWM auxiliary signal generating means), 24 is an operation panel interface section, 25 Is an optional interface section (analog signal section), 25a is a function expansion interface section (digital signal section, write interface section), 25 'and 25a' are optional interface sections (connecting connection sections), and 26 is a drive interface section. , 27 is an inverter device, 34H is a main circuit board, 35
Is an EEPROM (board information transmitting means), 36H is a drive circuit section, 38 is a drive interface section, and 40 is a CPU.
(Arithmetic device), 41 is dual port RAM, 44 is storage means, 45 is operation key (operating means), 48 is display (display means), 49 is CPU (arithmetic device), 50 is operation key (operating means). , 51 is a display (display means), 54 is a control board, 55 is a PROM (program storage means), 5
6 is a ROM (write data storage means), 57 is a CPU
(Arithmetic unit, data writing unit), 58 is a data writing unit (external device), 59 is a ROM (writing data storage unit), 60 is a CPU (arithmetic unit, data writing unit),
61 is a main body, and 63 and 64 are optional devices.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 細田 博美 東京都府中市東芝町１番地 株式会社東 芝 府中工場内 (72)発明者 濱田 直人 東京都港区芝浦１丁目１番１号 株式会 社東芝 本社事務所内 (72)発明者 谷口 茂 東京都港区芝浦１丁目１番１号 株式会 社東芝 本社事務所内 (56)参考文献 特開 平６−311760（ＪＰ，Ａ) 特開 平８−256492（ＪＰ，Ａ) 特開 平９−51635（ＪＰ，Ａ) 特開 平９−163759（ＪＰ，Ａ) 特開 平５−303456（ＪＰ，Ａ) 実開 平６−24392（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 7/48 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiromi Hosoda 1 Toshiba Town, Fuchu City, Tokyo Inside Toshiba Fuchu Factory (72) Inventor Naoto Hamada 1-1-1, Shibaura, Minato-ku, Tokyo Stock Company In the Toshiba head office (72) Inventor Shigeru Taniguchi 1-1-1, Shibaura, Minato-ku, Tokyo Inside the Toshiba head office (56) References JP-A-6-311760 (JP, A) JP-A-8- 256492 (JP, A) JP 9-51635 (JP, A) JP 9-163759 (JP, A) JP 5-303456 (JP, A) Actual flat 6-24392 (JP, U) (58) Fields investigated (Int.Cl. ⁷ , DB name) H02M 7/48

Claims (26)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 負荷を駆動するインバータ主回路を含む
主回路部と、 制御信号を受けて前記インバータ主回路に駆動信号を出
力する駆動回路及び制御用電源回路を備えた駆動回路部
と、 前記制御用電源回路から制御用電源が供給されると共
に、前記駆動回路に制御信号を与えることにより前記負
荷の駆動を制御する制御回路と、 前記制御回路が搭載される制御基板に備えられ、前記主
回路部の異なる機種または定格に応じて共通に接続可能
に構成され、前記主回路部及び前記駆動回路部が搭載さ
れる主回路基板において前記主回路部，前記制御用電源
回路，前記駆動回路の何れか若しくは全て若しくは夫々
に接続を行うための駆動用インターフェイス部とを備
え、 前記制御回路は、前記駆動用インターフェイス部の形式
判別用ピンを介して与えられる電圧レベルに応じて、当
該駆動用インターフェイス部に接続されている主回路基
板の種類を判別可能であり、 前記制御回路が搭載される制御基板に、 下記Ａ乃至Ｄの
内何れか一つ若しくは複数のインターフェイス部を備
え、前記各インターフェイス部は、前記主回路部の異な
る機種または定格に応じて共通に接続可能に構成されて
いることを特徴とするインバータ装置。 Ａ．入出力端子数を拡張するための端子拡張用基板との
接続を行うための端子拡張用インターフェイス部。 Ｂ．各種パラメータの設定及び表示を行う操作パネルを
接続するための操作パネル用インターフェイス部。 Ｃ．オプション基板を接続するためのオプション用イン
ターフェイス部。 Ｄ．外部機器との通信を行うための通信用インターフェ
イス部。1. A main circuit unit including an inverter main circuit for driving a load; a drive circuit unit including a drive circuit for receiving a control signal and outputting a drive signal to the inverter main circuit; and a control power supply circuit, with control power from the control power supply circuit is supplied, and a control circuit for controlling the driving of the load by applying a control signal to the drive circuit, provided on the control board of the control circuit are mounted, the main
Can be commonly connected depending on the model or rating of different circuit parts
And the main circuit section and the drive circuit section are mounted.
In the main circuit board, the main circuit unit and the control power supply
Circuit, any or all of the drive circuits, or each
It is equipped with a drive interface for connecting to
The control circuit is a type of the drive interface unit.
Depending on the voltage level applied via the discrimination pin,
Main circuit board connected to the drive interface section
The type of plate can be discriminated, and the control board on which the control circuit is mounted is provided with any one or a plurality of interface units of the following A to D , and each interface unit is different from the main circuit unit. An inverter device that is configured to be commonly connectable according to model or rating. A. A terminal expansion interface section for connecting to a terminal expansion board for expanding the number of input / output terminals. B. An operation panel interface for connecting an operation panel that sets and displays various parameters. C. Optional interface part for connecting the optional board. D. Communication interface for communicating with external equipment. 【請求項２】 制御回路に、当該制御回路の演算装置の
プログラムが記憶される外部から書込み可能なプログラ
ム記憶手段を備えたことを特徴とする請求項１記載のイ
ンバータ装置。2. The inverter device according to claim 1, wherein the control circuit is provided with an externally writable program storage means for storing the program of the arithmetic unit of the control circuit. 【請求項３】 通信用インターフェイス部は、プログラ
ム記憶手段に対する書込みに必要な書込みインターフェ
イス部を備えていることを特徴とする請求項２記載のイ
ンバータ装置。3. The inverter device according to claim 2, wherein the communication interface section includes a write interface section necessary for writing to the program storage means. 【請求項４】 制御基板に通信用インターフェイス部を
介して接続され、書込みデータが記憶される書込みデー
タ記憶手段と、この書込みデータ記憶手段に記憶されて
いる書込みデータを読み出してプログラム記憶手段に対
する書込みを行うデータ書込み手段とを有する外部機器
を備えていることを特徴とする請求項３記載のインバー
タ装置。4. A write data storage unit connected to a control board via a communication interface unit for storing write data, and write data stored in the write data storage unit to be written to a program storage unit. 4. The inverter device according to claim 3, further comprising an external device having a data writing unit for performing the above. 【請求項５】 オプション用インターフェイス部は、制
御回路を構成する演算装置がアクセス可能に構成された
機能拡張用インターフェイス部を含むことを特徴とする
請求項１乃至４の何れかに記載のインバータ装置。5. The inverter device according to any one of claims 1 to 4, wherein the option interface unit includes a function expansion interface unit configured to be accessible by an arithmetic unit forming a control circuit. . 【請求項６】 機能拡張用インターフェイス部は、プロ
グラム記憶手段に対する書込みに必要な書込みインター
フェイス部を備えていることを特徴とする請求項５記載
のインバータ装置。6. The inverter device according to claim 5, wherein the function expansion interface section includes a write interface section necessary for writing to the program storage means. 【請求項７】 制御基板に機能拡張用インターフェイス
部を介して接続され、書込みデータが記憶される書込み
データ記憶手段と、この書込みデータ記憶手段に記憶さ
れている書込みデータを読み出してプログラム記憶手段
に対する書込みを行うデータ書込み手段とを有するオプ
ション基板を備えていることを特徴とする請求項６記載
のインバータ装置。7. A write data storage unit connected to a control board through a function expansion interface unit for storing write data; and write data stored in the write data storage unit to read out the program storage unit. 7. The inverter device according to claim 6, further comprising an option board having a data writing means for writing. 【請求項８】 機能拡張用インターフェイス部は、少な
くとも、デジタル信号が伝送されるデジタル信号部とア
ナログ信号が伝送されるアナログ信号部とに分割されて
いることを特徴とする請求項５乃至７の何れかに記載の
インバータ装置。8. The function expanding interface section is divided at least into a digital signal section for transmitting a digital signal and an analog signal section for transmitting an analog signal. The inverter device according to any one of claims. 【請求項９】 制御基板に機能拡張用インターフェイス
部を介して接続された場合に、制御回路の演算装置に対
してマスタとなる演算装置が搭載されたオプション基板
を備え、 前記マスタとなる演算装置は、制御回路のスレーブとな
る演算装置に対し、各インターフェイス部を介して行う
各種の入出力要求を与えることを特徴とする請求項５乃
至８の何れかに記載のインバータ装置。9. An operation board, comprising: an option board having an operation device serving as a master for the operation device of the control circuit when the control device is connected to the control board via an interface for function expansion. The inverter device according to any one of claims 5 to 8, wherein the input / output request is performed through each interface unit to an arithmetic unit that is a slave of the control circuit. 【請求項１０】 制御基板に機能拡張用インターフェイ
ス部を介して接続され、制御回路の演算装置が行う制御
動作の一部または全部についての制御プログラムが記憶
されている記憶手段が搭載されたオプション基板を備え
たことを特徴とする請求項５乃至９の何れかに記載のイ
ンバータ装置。10. An option board, which is connected to the control board via an interface for function expansion and has a storage means for storing a control program for a part or all of the control operation performed by the arithmetic unit of the control circuit. The inverter device according to any one of claims 5 to 9, further comprising: 【請求項１１】 制御基板に各インターフェイス部を介
して接続された場合に、制御回路の演算装置の要求に応
じて各種制御を行う演算装置が搭載される１つ以上の基
板を備えたことを特徴とする請求項１乃至１０の何れか
に記載のインバータ装置。11. A control board is provided with at least one board on which an arithmetic unit for performing various controls according to a request of the arithmetic unit of the control circuit is mounted when connected to each of the interface sections. The inverter device according to any one of claims 1 to 10, which is characterized. 【請求項１２】 基板に、各演算装置間におけるデータ
の授受を行うためのデュアルポートＲＡＭが搭載されて
いることを特徴とする請求項１乃至１１の何れかに記載
のインバータ装置。12. The inverter device according to claim 1, wherein a dual port RAM for transmitting and receiving data between the respective arithmetic units is mounted on the substrate. 【請求項１３】 各演算装置間におけるデータの授受
を、シリアル通信によって行うことを特徴とする請求項
１乃至１２の何れかに記載のインバータ装置。13. The inverter device according to claim 1, wherein data is exchanged between the arithmetic units by serial communication. 【請求項１４】 制御基板に接続される１つ以上の基板
に対するインターフェイス部の一部または全部をシリア
ルインターフェイスで構成すると共に、 前記基板に、当該基板に関する情報を前記シリアルイン
ターフェイスを介して制御回路の演算装置に送信可能に
構成された基板情報送信手段を備えたことを特徴とする
請求項１乃至１３の何れかに記載のインバータ装置。14. A part or all of an interface section for one or more boards connected to a control board is configured by a serial interface, and information about the board is provided to the board via a serial interface. 14. The inverter device according to claim 1, further comprising board information transmitting means configured to be capable of transmitting to the arithmetic unit. 【請求項１５】 基板情報送信手段を備えた基板は、主
回路基板であることを特徴とする請求項１４記載のイン
バータ装置。15. The inverter device according to claim 14, wherein the board provided with the board information transmitting means is a main circuit board. 【請求項１６】 制御基板に、制御信号としてＰＷＭ信
号を生成するＰＷＭ信号生成手段と、このＰＷＭ信号生
成手段から与えられるＰＷＭ信号とオプション用インタ
ーフェイス部を介して外部から与えられるＰＷＭ信号と
を選択的に駆動回路部に出力可能に構成されたＰＷＭ信
号切替え手段とを備え、 前記ＰＷＭ信号切替え手段は、制御基板にオプション用
インターフェイス部を介してＰＷＭ信号生成手段を備え
たオプション基板が接続された場合には、オプション用
インターフェイス部を介して与えられるＰＷＭ信号を駆
動回路部に出力することを特徴とする請求項１乃至１５
の何れかに記載のインバータ装置。16. A PWM signal generating means for generating a PWM signal as a control signal on the control board, and a PWM signal given from the PWM signal generating means and a PWM signal given from the outside through the option interface section are selected. And a PWM signal switching unit configured to be output to a drive circuit unit, wherein the PWM signal switching unit is connected to the control substrate through an option interface unit and an option substrate including a PWM signal generating unit. In this case, the PWM signal given through the option interface unit is output to the drive circuit unit.
The inverter device according to any one of 1. 【請求項１７】 制御基板にオプション用インターフェ
イス部を介して接続され、インバータ主回路の上アーム
若しくは下アームの何れか一方を構成するスイッチング
素子のみに対してＰＷＭ信号を与えるＰＷＭ信号生成手
段を備えたオプション基板を備え、 制御基板に、前記オプション基板より与えられるＰＷＭ
信号に基づいて、他方のアームを構成するスイッチング
素子に与えるＰＷＭ信号を生成するＰＷＭ信号補助生成
手段を備えたことを特徴とする請求項１６記載のインバ
ータ装置。17. A PWM signal generating means, which is connected to a control board through an option interface section, and applies a PWM signal only to a switching element constituting either one of an upper arm and a lower arm of an inverter main circuit. PWM provided by the option board to the control board
17. The inverter device according to claim 16, further comprising PWM signal auxiliary generation means for generating a PWM signal to be applied to a switching element forming the other arm based on the signal. 【請求項１８】 オプション用インターフェイス部は、
インバータ主回路において検出される負荷制御に必要な
各種検出信号をオプション基板に対して出力可能に構成
されていることを特徴とする請求項１６または１７記載
のインバータ装置。18. The option interface unit comprises:
18. The inverter device according to claim 16 or 17, wherein various detection signals necessary for load control detected in the inverter main circuit can be output to the option board. 【請求項１９】 制御基板に、負荷の駆動制御に関する
操作を行うための操作手段を備えると共に、 制御基板に前記操作手段と同一の機能を有し操作パネル
用インターフェイス部を介して接続される操作パネルを
備え、 前記操作パネルは、当該操作パネルが有するキーが操作
されると、そのキーのオン状態及び当該オン状態の継続
時間に相当するデータを制御回路に送信し、 制御回路の演算装置は、前記キーのオン状態及び当該オ
ン状態の継続時間に応じて、前記操作手段から行われる
操作と同一の操作を行うことが可能に構成されているこ
とを特徴とする請求項１乃至１８の何れかに記載のイン
バータ装置。19. The control board is provided with operation means for performing an operation related to drive control of a load, and the control board has the same function as the operation means and is connected via an operation panel interface section. The operation panel includes a panel, and when a key of the operation panel is operated, the operation panel transmits data corresponding to an ON state of the key and a duration of the ON state to the control circuit, and the arithmetic unit of the control circuit is 19. The operation according to any one of claims 1 to 18, wherein the same operation as the operation performed from the operation means can be performed according to the ON state of the key and the duration of the ON state. The inverter device according to claim 1. 【請求項２０】 オプション用インターフェイス部に対
する接続は、本体を分解することなく接続可能に構成さ
れていることを特徴とする請求項１乃至１９の何れかに
記載のインバータ装置。20. The inverter device according to claim 1, wherein the connection to the option interface unit is configured to be connectable without disassembling the main body. 【請求項２１】 通信用インターフェイス部は、制御回
路独自のインターフェイスに基づく専用インターフェイ
ス部と、規格化されたインターフェイスに基づく汎用イ
ンターフェイス部とで構成されていることを特徴とする
請求項１乃至２０の何れかに記載のインバータ装置。21. The communication interface section comprises a dedicated interface section based on an interface unique to the control circuit and a general-purpose interface section based on a standardized interface. The inverter device according to any one of claims. 【請求項２２】 制御基板に制御用の入出力端子部を備
え、 端子拡張用インターフェイス部に前記入出力端子部と同
一の信号を配置したことを特徴とする請求項１乃至２１
の何れかに記載のインバータ装置。22. The control board is provided with a control input / output terminal section, and the same signal as that of the input / output terminal section is arranged in the terminal expansion interface section.
The inverter device according to any one of 1. 【請求項２３】 制御基板の各インターフェイス部の一
部若しくは全部に対して行う接続に、可撓性を有する接
続部材を用いることを特徴とする請求項１乃至２２の何
れかに記載のインバータ装置。23. The inverter device according to claim 1, wherein a flexible connecting member is used for connection to a part or all of each interface section of the control board. . 【請求項２４】 可撓性を有する接続部材は、フレキシ
ブル基板で構成されていることを特徴とする請求項２３
記載のインバータ装置。24. The flexible connecting member comprises a flexible substrate.
Inverter device described. 【請求項２５】 フレキシブル基板を多層基板で構成す
ると共に、前記多層基板の内１層を、制御用電源回路の
共通電位若しくはアース電位に接続可能としたことを特
徴とする請求項２４記載のインバータ装置。25. The inverter according to claim 24, wherein the flexible substrate is formed of a multi-layer substrate, and one layer of the multi-layer substrate can be connected to a common potential or a ground potential of the control power supply circuit. apparatus. 【請求項２６】 オプション基板を含んで構成されるオ
プション装置に、オプション用インターフェイス部と同
様のインターフェイスを有し、他の装置を連結可能に構
成された連結接続部を備えたことを特徴とする請求項１
乃至２５の何れかに記載のインバータ装置。26. An option device including an option board is provided with a connection connection part having an interface similar to the option interface part and configured to be connectable to another device. Claim 1
26. The inverter device according to any one of 25 to 25.