JP3421989B2 - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JP3421989B2 JP3421989B2 JP34826199A JP34826199A JP3421989B2 JP 3421989 B2 JP3421989 B2 JP 3421989B2 JP 34826199 A JP34826199 A JP 34826199A JP 34826199 A JP34826199 A JP 34826199A JP 3421989 B2 JP3421989 B2 JP 3421989B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display device
- video
- time
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は映像表示装置に関
し、特に入力映像信号の解像度を表示デバイスの解像度
に変換して表示する映像表示装置に関する。
し、特に入力映像信号の解像度を表示デバイスの解像度
に変換して表示する映像表示装置に関する。
【０００２】
【従来の技術】液晶表示装置に代表されるドットマトリ
クス状の表示画素を持つ映像表示装置は、構造上、走査
線数の異なる映像信号を表示する場合に、走査線数の変
換を行い、表示デバイスの画素に最終的な走査線数を合
わせている。走査線数の変換には、ラインメモリを使う
タイプのものと、フレーム周波数まで合わせて変換する
フレームメモリを使うものがある。何れの場合も、入力
信号を２次元の映像信号として扱い、上下方向の補間操
作を行うことで走査線数の変換を行っている。
クス状の表示画素を持つ映像表示装置は、構造上、走査
線数の異なる映像信号を表示する場合に、走査線数の変
換を行い、表示デバイスの画素に最終的な走査線数を合
わせている。走査線数の変換には、ラインメモリを使う
タイプのものと、フレーム周波数まで合わせて変換する
フレームメモリを使うものがある。何れの場合も、入力
信号を２次元の映像信号として扱い、上下方向の補間操
作を行うことで走査線数の変換を行っている。
【０００３】この時に、パーソナルコンピュータに代表
されるノンインターレース信号とＮＴＳＣビデオ信号な
どに代表されるインタレース信号をそれぞれ表示させる
際に、連続した表示フィールドにおいて表示画面での最
初の描画位置を変えなければならない状況にあった。
されるノンインターレース信号とＮＴＳＣビデオ信号な
どに代表されるインタレース信号をそれぞれ表示させる
際に、連続した表示フィールドにおいて表示画面での最
初の描画位置を変えなければならない状況にあった。
【０００４】ここで、インタレース信号の表示方法につ
いて簡単に説明しておく。図７及び図８はインタレース
信号の表示方法を示す模式図である。図７及び図８は表
示画面上を左上から右下に走査される信号の軌跡を示し
ている。図７を参照すると、まず、１，２，３，４のよ
うに間をあけて走査し、次に５，６，７の走査線が最初
の走査線の間に入るように２回の垂直走査によって全体
の走査が完了する。この最初の走査１，２，３，４で得
られる映像を奇数フィールド、２回目の走査５，６，７
で得られる映像を偶数フィールドという。この奇数フィ
ールドと偶数フィールドとにより１フレームの映像が形
成される。そして、例えばＮＴＳＣ方式のテレビジョン
では図８に示すように５２５本の走査線が並ぶことにな
る。これに対し、ノンインタレース信号の表示方法は１
回の走査で１フレームが形成される。
いて簡単に説明しておく。図７及び図８はインタレース
信号の表示方法を示す模式図である。図７及び図８は表
示画面上を左上から右下に走査される信号の軌跡を示し
ている。図７を参照すると、まず、１，２，３，４のよ
うに間をあけて走査し、次に５，６，７の走査線が最初
の走査線の間に入るように２回の垂直走査によって全体
の走査が完了する。この最初の走査１，２，３，４で得
られる映像を奇数フィールド、２回目の走査５，６，７
で得られる映像を偶数フィールドという。この奇数フィ
ールドと偶数フィールドとにより１フレームの映像が形
成される。そして、例えばＮＴＳＣ方式のテレビジョン
では図８に示すように５２５本の走査線が並ぶことにな
る。これに対し、ノンインタレース信号の表示方法は１
回の走査で１フレームが形成される。
【０００５】即ち、ノンインタレース信号は、連続した
表示フィールドの表示画面での最初の描画位置（図７の
走査１の開始点ａ）は常に一定で有るのに対し、インタ
レース信号は、フィールド毎に最初の描画位置を変化さ
せる必要がある。通常、ほとんどのインタレース信号
は、２対１インタレース方式を採用しており、図７の走
査も２対１インタレース方式の場合を示している。図７
を参照すると最初の走査の開始点はａ点であるが、２回
目の走査の開始点は走査線の２分の１地点ｂとなる。こ
れにより、奇数フィールドと偶数フィールドの垂直方向
の位置はちょうど２分の１走査線期間ｃだけ離れてい
る。
表示フィールドの表示画面での最初の描画位置（図７の
走査１の開始点ａ）は常に一定で有るのに対し、インタ
レース信号は、フィールド毎に最初の描画位置を変化さ
せる必要がある。通常、ほとんどのインタレース信号
は、２対１インタレース方式を採用しており、図７の走
査も２対１インタレース方式の場合を示している。図７
を参照すると最初の走査の開始点はａ点であるが、２回
目の走査の開始点は走査線の２分の１地点ｂとなる。こ
れにより、奇数フィールドと偶数フィールドの垂直方向
の位置はちょうど２分の１走査線期間ｃだけ離れてい
る。
【０００６】従来、ドットマトリクス上の表示画素を持
つ表示装置は、２対１インタレース信号を表示するとき
に、入力信号に対する奇数・偶数フィールドの順序を定
めた後に、表示デバイスへ奇数フィールドを最初の画素
から表示したとすると、偶数フィールドを２分の１ライ
ン分垂直方向に位置をずらしたところから表示するよう
に構成することで実際のインタレース走査を行ってい
た。
つ表示装置は、２対１インタレース信号を表示するとき
に、入力信号に対する奇数・偶数フィールドの順序を定
めた後に、表示デバイスへ奇数フィールドを最初の画素
から表示したとすると、偶数フィールドを２分の１ライ
ン分垂直方向に位置をずらしたところから表示するよう
に構成することで実際のインタレース走査を行ってい
た。
【０００７】一方、入力信号を表示デバイスに適した信
号に周波数変換する他の例が特開平５−２６８６１１号
公報（以下、文献１という）、特開平８−６５６３９号
公報（以下、文献２という）及び特開平９−３０７７８
７号公報（以下、文献３という）に開示されている。文
献１開示の技術は偶数フィールド時に２分の１水平同期
期間だけ垂直同期信号を遅延させて偶数フィールドと奇
数フィールドとを重ね合わせるというものである。文献
２開示の技術は入力側垂直同期信号と出力側垂直同期信
号とからフィールド間引きを判別し、常にフレーム単位
の間引きを行うというものである。又、文献３開示の技
術は奇数フィールドに偶数フィールドを重ねるための設
定値と、偶数フィールドに奇数フィールドを重ねるため
の設定値が予め設定されており、選択信号によりそれら
の設定値のうちの１つを選択し、その選択した設定値に
基づき奇数フィールドと偶数フィールドの垂直走査を開
始するための制御信号を生成するというものである。
号に周波数変換する他の例が特開平５−２６８６１１号
公報（以下、文献１という）、特開平８−６５６３９号
公報（以下、文献２という）及び特開平９−３０７７８
７号公報（以下、文献３という）に開示されている。文
献１開示の技術は偶数フィールド時に２分の１水平同期
期間だけ垂直同期信号を遅延させて偶数フィールドと奇
数フィールドとを重ね合わせるというものである。文献
２開示の技術は入力側垂直同期信号と出力側垂直同期信
号とからフィールド間引きを判別し、常にフレーム単位
の間引きを行うというものである。又、文献３開示の技
術は奇数フィールドに偶数フィールドを重ねるための設
定値と、偶数フィールドに奇数フィールドを重ねるため
の設定値が予め設定されており、選択信号によりそれら
の設定値のうちの１つを選択し、その選択した設定値に
基づき奇数フィールドと偶数フィールドの垂直走査を開
始するための制御信号を生成するというものである。
【０００８】
【発明が解決しようとする課題】しかし、従来の映像表
示装置では、入力信号が奇数フィールドであるか偶数フ
ィールドであるかを検出する際に、垂直同期信号付近の
水平同期信号に重畳されたノイズや等価パルスなどの影
響で、時として検出に誤りが生じるという課題があっ
た。一方、前述した文献１乃至３にもこの課題を解決す
る手段は開示されていない。
示装置では、入力信号が奇数フィールドであるか偶数フ
ィールドであるかを検出する際に、垂直同期信号付近の
水平同期信号に重畳されたノイズや等価パルスなどの影
響で、時として検出に誤りが生じるという課題があっ
た。一方、前述した文献１乃至３にもこの課題を解決す
る手段は開示されていない。
【０００９】そこで本発明の目的は、入力信号のフィー
ルド検出等を行わなくても入力信号の解像度を表示デバ
イスの解像度に変換して表示することが可能な映像表示
装置を提供することにある。
ルド検出等を行わなくても入力信号の解像度を表示デバ
イスの解像度に変換して表示することが可能な映像表示
装置を提供することにある。
【００１０】
【課題を解決するための手段】前記課題を解決するため
に本発明は、入力信号の解像度を表示デバイスの解像度
に変換して表示する映像表示装置であって、垂直同期信
号の発生時間から最初の映像信号が入力されるまでの時
間と、水平同期信号の発生時間との時間的関係に基づき
前記表示デバイス上に表示する前記最初の映像信号の表
示位置を設定する表示位置設定手段を含むことを特徴と
する。
に本発明は、入力信号の解像度を表示デバイスの解像度
に変換して表示する映像表示装置であって、垂直同期信
号の発生時間から最初の映像信号が入力されるまでの時
間と、水平同期信号の発生時間との時間的関係に基づき
前記表示デバイス上に表示する前記最初の映像信号の表
示位置を設定する表示位置設定手段を含むことを特徴と
する。
【００１１】本発明によれば、入力信号のフィールド検
出等を行わなくても入力信号の解像度を表示デバイスの
解像度に変換して表示することが可能となる。
出等を行わなくても入力信号の解像度を表示デバイスの
解像度に変換して表示することが可能となる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面を参照しながら説明する。図１は本発明に係
る映像表示装置の最良の実施の形態の構成図である。図
１を参照すると、映像表示装置は映像（ＲＧＢ）信号が
入力されるアンプ／クランプ回路１と、アンプ／クラン
プ回路１から出力されるアナログ信号をデジタル信号に
変換するＡ／Ｄ変換器２と、Ａ／Ｄ変換器２から出力さ
れるデジタル信号を前処理する前処理回路３と、前処理
回路３での処理結果情報を格納するＶＲＡＭ（Ｖｉｄｅ
ｏ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）４
と、ＶＲＡＭより所定タイミングで処理結果情報を読出
す後処理回路５と、後処理回路５から出力されるデジタ
ル信号をアナログ信号に変換するＤ／Ａ変換器６と、Ｄ
／Ａ変換器６から出力されるアナログ信号を表示する表
示デバイス７と、水平同期信号（Ｈ）及び垂直同期信号
（Ｖ）が入力される同期分離／ＰＬＬ（Ｐｈａｓｅ Ｌ
ｏｃｋｅｄＬｏｏｐ）回路８と、表示デバイス７を駆動
する表示デバイス駆動回路９と、前処理回路３、ＶＲＡ
Ｍ４、後処理回路５、Ｄ／Ａ変換器６及び表示デバイス
駆動回路９を制御するタイミングコントロール回路１０
とを含んで構成される。なお、表示デバイス７の一例と
して、液晶プロジェクタや液晶モニタ等に採用される液
晶パネルが挙げられる。
て添付図面を参照しながら説明する。図１は本発明に係
る映像表示装置の最良の実施の形態の構成図である。図
１を参照すると、映像表示装置は映像（ＲＧＢ）信号が
入力されるアンプ／クランプ回路１と、アンプ／クラン
プ回路１から出力されるアナログ信号をデジタル信号に
変換するＡ／Ｄ変換器２と、Ａ／Ｄ変換器２から出力さ
れるデジタル信号を前処理する前処理回路３と、前処理
回路３での処理結果情報を格納するＶＲＡＭ（Ｖｉｄｅ
ｏ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）４
と、ＶＲＡＭより所定タイミングで処理結果情報を読出
す後処理回路５と、後処理回路５から出力されるデジタ
ル信号をアナログ信号に変換するＤ／Ａ変換器６と、Ｄ
／Ａ変換器６から出力されるアナログ信号を表示する表
示デバイス７と、水平同期信号（Ｈ）及び垂直同期信号
（Ｖ）が入力される同期分離／ＰＬＬ（Ｐｈａｓｅ Ｌ
ｏｃｋｅｄＬｏｏｐ）回路８と、表示デバイス７を駆動
する表示デバイス駆動回路９と、前処理回路３、ＶＲＡ
Ｍ４、後処理回路５、Ｄ／Ａ変換器６及び表示デバイス
駆動回路９を制御するタイミングコントロール回路１０
とを含んで構成される。なお、表示デバイス７の一例と
して、液晶プロジェクタや液晶モニタ等に採用される液
晶パネルが挙げられる。
【００１３】次に、この映像表示装置の動作について説
明する。入力された映像（ＲＧＢ）信号はアンプ／クラ
ンプ回路１にて適正に増幅・クランプされた後、Ａ／Ｄ
変換器２にてアナログ信号からデジタル信号へ変換さ
れ、さらに前処理回路３、ＶＲＡＭ４及び後処理回路５
により入力信号の走査線数（解像度）から表示デバイス
７の解像度に変換処理される。そして、その変換処理後
の信号はＤ／Ａ変換器６によりデジタル信号からアナロ
グ信号に変換され、表示デバイス７に供給される。な
お、表示デバイス７が液晶パネルである場合は、Ｄ／Ａ
変換の必要があるが、デジタル信号にて直接駆動できる
デバイスの場合はＤ／Ａ変換の必要がない。
明する。入力された映像（ＲＧＢ）信号はアンプ／クラ
ンプ回路１にて適正に増幅・クランプされた後、Ａ／Ｄ
変換器２にてアナログ信号からデジタル信号へ変換さ
れ、さらに前処理回路３、ＶＲＡＭ４及び後処理回路５
により入力信号の走査線数（解像度）から表示デバイス
７の解像度に変換処理される。そして、その変換処理後
の信号はＤ／Ａ変換器６によりデジタル信号からアナロ
グ信号に変換され、表示デバイス７に供給される。な
お、表示デバイス７が液晶パネルである場合は、Ｄ／Ａ
変換の必要があるが、デジタル信号にて直接駆動できる
デバイスの場合はＤ／Ａ変換の必要がない。
【００１４】一方、水平同期信号（Ｈ）及び垂直同期信
号（Ｖ）は、同期分離／ＰＬＬ回路８により同期分離並
びにＰＬＬによりクロック信号の再生がなされる。又、
同期分離／ＰＬＬ８よりＡ／Ｄ変換器２へはクロック信
号が、タイミングコントロール回路１０へはクロック信
号と水平同期信号（Ｈ）及び垂直同期信号（Ｖ）が供給
される。
号（Ｖ）は、同期分離／ＰＬＬ回路８により同期分離並
びにＰＬＬによりクロック信号の再生がなされる。又、
同期分離／ＰＬＬ８よりＡ／Ｄ変換器２へはクロック信
号が、タイミングコントロール回路１０へはクロック信
号と水平同期信号（Ｈ）及び垂直同期信号（Ｖ）が供給
される。
【００１５】図２はタイミングコントロール回路１０へ
入力される信号のタイミングチャート、図３はタイミン
グコントロール回路１０から出力される信号のタイミン
グチャートである。このタイミングコントロール回路１
０からの出力信号に従い前処理回路３、ＶＲＡＭ４及び
後処理回路５にて入力信号の解像度から表示デバイス７
の解像度への解像度変換が行われる。
入力される信号のタイミングチャート、図３はタイミン
グコントロール回路１０から出力される信号のタイミン
グチャートである。このタイミングコントロール回路１
０からの出力信号に従い前処理回路３、ＶＲＡＭ４及び
後処理回路５にて入力信号の解像度から表示デバイス７
の解像度への解像度変換が行われる。
【００１６】図４は表示デバイス７における表示例を示
す模式図である。解像度変換は、図４に示すように表示
画素１１に対して入力信号の走査線位置が設定され、垂
直方向の補間処理がなされる。即ち、まず第１奇数フィ
ールドが所定の表示画素１１の行に対して設定され、次
にこれより下の所定の表示画素１１の行に対して第２奇
数フィールドが設定される。同様に第３奇数フィールド
以下も設定される。一方、第１偶数フィールドは第１奇
数フィールドと第２奇数フィールドとの中間の行に設定
される。しかし、表示画素１１はマトリクス状に配置さ
れているため、この第１偶数フィールドが表示画素１１
の中間の行の上に正確に配置されるとは限らない。図４
の第１偶数フィールドは表示画素１１の中間の行から下
方に少しはずれた位置に設定されていることを示してい
る。このような場合、第１奇数フィールドと第２奇数フ
ィールドとの加算平均値から表示画素１１の所定の行
（例えば、中間の行に最も近接した行）の上に第１偶数
フィールドが設定される。同様に第２偶数フィールド以
下も設定される。
す模式図である。解像度変換は、図４に示すように表示
画素１１に対して入力信号の走査線位置が設定され、垂
直方向の補間処理がなされる。即ち、まず第１奇数フィ
ールドが所定の表示画素１１の行に対して設定され、次
にこれより下の所定の表示画素１１の行に対して第２奇
数フィールドが設定される。同様に第３奇数フィールド
以下も設定される。一方、第１偶数フィールドは第１奇
数フィールドと第２奇数フィールドとの中間の行に設定
される。しかし、表示画素１１はマトリクス状に配置さ
れているため、この第１偶数フィールドが表示画素１１
の中間の行の上に正確に配置されるとは限らない。図４
の第１偶数フィールドは表示画素１１の中間の行から下
方に少しはずれた位置に設定されていることを示してい
る。このような場合、第１奇数フィールドと第２奇数フ
ィールドとの加算平均値から表示画素１１の所定の行
（例えば、中間の行に最も近接した行）の上に第１偶数
フィールドが設定される。同様に第２偶数フィールド以
下も設定される。
【００１７】図２を参照すると、タイミングコントロー
ル回路１０へ入力される垂直同期信号ＶＤと、水平同期
信号ＨＤと、映像信号Ｓ１と、ＶＲＡＭ書込み信号Ｓ２
とが表示されている。同図中、垂直同期信号ＶＤの立上
がり時間から映像信号Ｓ１の開始点までの時間がＴｓで
表示されている。タイミングコントロール回路１０で
は、図２に示される時間Ｔｓを映像信号Ｓ１と共に記憶
し、後処理回路５で後に説明する走査線位置の算出に用
いる。
ル回路１０へ入力される垂直同期信号ＶＤと、水平同期
信号ＨＤと、映像信号Ｓ１と、ＶＲＡＭ書込み信号Ｓ２
とが表示されている。同図中、垂直同期信号ＶＤの立上
がり時間から映像信号Ｓ１の開始点までの時間がＴｓで
表示されている。タイミングコントロール回路１０で
は、図２に示される時間Ｔｓを映像信号Ｓ１と共に記憶
し、後処理回路５で後に説明する走査線位置の算出に用
いる。
【００１８】入力信号側では映像信号Ｓ１と垂直同期信
号ＶＤと、水平同期信号ＨＤが入力され、その時間的関
係は映像ソース側で定められたものとなっている。そし
て、映像信号Ｓ１の開始点に最初の映像データ点ＢＩを
設定し、ＶＲＡＭ４への書込みを開始する。この最初の
映像データ点ＢＩ、即ち、請求項１に記載の「最初の映
像信号」とは、映像供給装置側での最初の映像信号では
なく、本映像表示装置内でフィールド毎に表示される最
初の映像信号を意味する。
号ＶＤと、水平同期信号ＨＤが入力され、その時間的関
係は映像ソース側で定められたものとなっている。そし
て、映像信号Ｓ１の開始点に最初の映像データ点ＢＩを
設定し、ＶＲＡＭ４への書込みを開始する。この最初の
映像データ点ＢＩ、即ち、請求項１に記載の「最初の映
像信号」とは、映像供給装置側での最初の映像信号では
なく、本映像表示装置内でフィールド毎に表示される最
初の映像信号を意味する。
【００１９】図３を参照すると、タイミングコントロー
ル回路１０から出力される垂直スタートパルスＳ３と、
水平スタートパルスＳ４と、映像信号Ｓ５とが表示され
ている。ＶＲＡＭ４には映像信号Ｓ１のみが書込まれ
る。後に表示デバイス駆動側タイミングにて映像信号Ｓ
５の表示を行うため、表示デバイス７への表示開始点Ｂ
ＤからＶＲＡＭ４の読出しを行う。この時、表示デバイ
ス駆動側の水平スタートパルスＳ４の数は表示画素１１
の数に応じて設定される。
ル回路１０から出力される垂直スタートパルスＳ３と、
水平スタートパルスＳ４と、映像信号Ｓ５とが表示され
ている。ＶＲＡＭ４には映像信号Ｓ１のみが書込まれ
る。後に表示デバイス駆動側タイミングにて映像信号Ｓ
５の表示を行うため、表示デバイス７への表示開始点Ｂ
ＤからＶＲＡＭ４の読出しを行う。この時、表示デバイ
ス駆動側の水平スタートパルスＳ４の数は表示画素１１
の数に応じて設定される。
【００２０】次に、タイミングコントロール回路１０の
具体的な動作について説明する。タイミングコントロー
ル回路１０に入力される信号が２対１のインタレース信
号であり、この信号を同様のインタレース方式にて表示
デバイス７に表示する場合について説明する。図５及び
図６はタイミングコントロール回路１０の具体的な動作
を示すタイミングチャートである。
具体的な動作について説明する。タイミングコントロー
ル回路１０に入力される信号が２対１のインタレース信
号であり、この信号を同様のインタレース方式にて表示
デバイス７に表示する場合について説明する。図５及び
図６はタイミングコントロール回路１０の具体的な動作
を示すタイミングチャートである。
【００２１】図５を参照すると、垂直同期信号ＶＤの立
上がり時間から最初のフィールドの映像信号Ｓ１の開始
点ＢＩまでの時間Ｔｓが表示されている。この時間Ｔｓ
をタイミングコントロール回路１０は不図示のメモリに
各フィールドごとに記憶している。そして、タイミング
コントロール回路１０はこの時間Ｔｓと水平同期信号Ｈ
Ｄの発生時間（水平同期信号ＨＤの立上がりタイミング
ＨＤ−１）の時間的関係を監視している。図５の時間Ｔ
ｓは水平同期信号ＨＤの立上がり直後の時間となってい
る。そこで、タイミングコントロール回路１０は入力さ
れた映像信号Ｓ１は奇数フィールドの映像信号であると
判断する。即ち、図７で説明するとこの映像信号Ｓ１は
左上端ａ点から走査される信号であると判断する。
上がり時間から最初のフィールドの映像信号Ｓ１の開始
点ＢＩまでの時間Ｔｓが表示されている。この時間Ｔｓ
をタイミングコントロール回路１０は不図示のメモリに
各フィールドごとに記憶している。そして、タイミング
コントロール回路１０はこの時間Ｔｓと水平同期信号Ｈ
Ｄの発生時間（水平同期信号ＨＤの立上がりタイミング
ＨＤ−１）の時間的関係を監視している。図５の時間Ｔ
ｓは水平同期信号ＨＤの立上がり直後の時間となってい
る。そこで、タイミングコントロール回路１０は入力さ
れた映像信号Ｓ１は奇数フィールドの映像信号であると
判断する。即ち、図７で説明するとこの映像信号Ｓ１は
左上端ａ点から走査される信号であると判断する。
【００２２】次に、図６を参照すると、タイミングコン
トロール回路１０から出力される垂直スタートパルスＳ
３と、水平スタートパルスＳ４とは表示デバイス７の表
示画素１１の配列に合わせてその発生タイミングが予め
設定されている。タイミングコントロール回路１０は入
力された映像信号Ｓ１が奇数フィールドの映像信号であ
ると判断すると、垂直スタートパルスＳ３の発生直後に
発生した水平スタートパルスＳ４の立上がりＳ４−１直
後に表示デバイス７の表示開始時間ＢＤを設定し、この
表示開始時間ＢＤからＶＲＡＭ４から読出した映像信号
Ｓ５を表示デバイス７に表示するよう表示デバイス駆動
回路９を駆動する。
トロール回路１０から出力される垂直スタートパルスＳ
３と、水平スタートパルスＳ４とは表示デバイス７の表
示画素１１の配列に合わせてその発生タイミングが予め
設定されている。タイミングコントロール回路１０は入
力された映像信号Ｓ１が奇数フィールドの映像信号であ
ると判断すると、垂直スタートパルスＳ３の発生直後に
発生した水平スタートパルスＳ４の立上がりＳ４−１直
後に表示デバイス７の表示開始時間ＢＤを設定し、この
表示開始時間ＢＤからＶＲＡＭ４から読出した映像信号
Ｓ５を表示デバイス７に表示するよう表示デバイス駆動
回路９を駆動する。
【００２３】再び図５を参照すると、タイミングコント
ロール回路１０は２番目に入力されるフィールドの映像
信号Ｓ２を監視する。タイミングコントロール回路１０
は垂直同期信号ＶＤの立上がり時間から映像信号Ｓ２の
開始点ＢＩ´までの時間Ｔｓ´が水平同期信号ＨＤの発
生時間（水平同期信号ＨＤの立上がりタイミングＨＤ−
１）とどの様な関係になっているかを調べる。同図を参
照すると、映像信号Ｓ２の開始点は水平同期信号ＨＤの
立上がりタイミングＨＤ−１とその次の水平同期信号Ｈ
Ｄの立上がりタイミングＨＤ−２とのほぼ中間ＢＤ´に
設定されている。そこで、タイミングコントロール回路
１０は入力された２番目の映像信号Ｓ２は偶数フィール
ドの映像信号であると判断する。即ち、図７で説明する
とこの映像信号Ｓ２は水平走査期間の中間ｂ点から走査
される信号であると判断する。
ロール回路１０は２番目に入力されるフィールドの映像
信号Ｓ２を監視する。タイミングコントロール回路１０
は垂直同期信号ＶＤの立上がり時間から映像信号Ｓ２の
開始点ＢＩ´までの時間Ｔｓ´が水平同期信号ＨＤの発
生時間（水平同期信号ＨＤの立上がりタイミングＨＤ−
１）とどの様な関係になっているかを調べる。同図を参
照すると、映像信号Ｓ２の開始点は水平同期信号ＨＤの
立上がりタイミングＨＤ−１とその次の水平同期信号Ｈ
Ｄの立上がりタイミングＨＤ−２とのほぼ中間ＢＤ´に
設定されている。そこで、タイミングコントロール回路
１０は入力された２番目の映像信号Ｓ２は偶数フィール
ドの映像信号であると判断する。即ち、図７で説明する
とこの映像信号Ｓ２は水平走査期間の中間ｂ点から走査
される信号であると判断する。
【００２４】次に、再び図６を参照すると、タイミング
コントロール回路１０は入力された映像信号Ｓ２が偶数
フィールドの映像信号であると判断すると、垂直スター
トパルスＳ３の発生直後に発生した水平スタートパルス
Ｓ４の立上がりＳ４−１とその次の水平スタートパルス
Ｓ４の立上がりＳ４−２の中間に表示デバイス７の表示
開始時間ＢＤ´を設定し、この表示開始時間ＢＤ´から
ＶＲＡＭ４から読出した映像信号Ｓ５を表示デバイス７
に表示するよう表示デバイス駆動回路９を駆動する。こ
のようにして、入力されたインタレース信号が表示デバ
イス７にインタレース表示される。
コントロール回路１０は入力された映像信号Ｓ２が偶数
フィールドの映像信号であると判断すると、垂直スター
トパルスＳ３の発生直後に発生した水平スタートパルス
Ｓ４の立上がりＳ４−１とその次の水平スタートパルス
Ｓ４の立上がりＳ４−２の中間に表示デバイス７の表示
開始時間ＢＤ´を設定し、この表示開始時間ＢＤ´から
ＶＲＡＭ４から読出した映像信号Ｓ５を表示デバイス７
に表示するよう表示デバイス駆動回路９を駆動する。こ
のようにして、入力されたインタレース信号が表示デバ
イス７にインタレース表示される。
【００２５】一方、タイミングコントロール回路１０は
入力された映像信号Ｓ１，Ｓ２の開始点ＢＩ，ＢＩ´が
常時水平同期信号ＨＤの立上がりＨＤ−１の直後の時間
（図５のＢＩ点）である場合は映像信号Ｓ１，Ｓ２はノ
ンインタレース信号であると判断し、図６のＢＤ点から
映像信号Ｓ５，Ｓ６を表示デバイス７に表示するよう表
示デバイス駆動回路９を駆動する。このようにして、入
力されたノンインタレース信号も表示デバイス７にノン
インタレース表示される。
入力された映像信号Ｓ１，Ｓ２の開始点ＢＩ，ＢＩ´が
常時水平同期信号ＨＤの立上がりＨＤ−１の直後の時間
（図５のＢＩ点）である場合は映像信号Ｓ１，Ｓ２はノ
ンインタレース信号であると判断し、図６のＢＤ点から
映像信号Ｓ５，Ｓ６を表示デバイス７に表示するよう表
示デバイス駆動回路９を駆動する。このようにして、入
力されたノンインタレース信号も表示デバイス７にノン
インタレース表示される。
【００２６】通常、表示画素がＸＧＡ（ｅｘｔｅｒｎａ
ｌ ｇｒａｐｈｉｃ ａｒｒａｙ）と呼ばれる解像度の
場合、１０２４×７６８画素を１画面とした表示画素で
構成される。そこで、入力映像信号が６４０×４８０画
素の信号においては、入力映像信号の画素数を縦横それ
ぞれ１．６倍に拡大する必要がある。この時、水平方向
は、一様に画面左から右へラスタスキャン（ｒａｓｔｅ
ｒ ｓｃａｎ）されているのが通常であるため、直線補
間などの手法を用いて容易に補間することができ、その
位置も画面左端から必ずスタートすることとなる。しか
し、垂直方向の画面位置は、ノンインタレース信号にお
いては必ず画面上側からスタートする事とすればよい
が、インタレース信号の場合は、フィールド毎に最初の
映像データＢＩの位置が変化することとなる。２対１イ
ンタレース方式においては、奇数フィールドと偶数フィ
ールドの位置が、図４に示すように表示デバイス上の垂
直方向に２分の１ラインずれて表示される事となる。通
常の表示装置においては、この２分の１ラインずれた走
査を入力解像度と出力解像度の倍率に応じて、フィール
ド毎にちょうど２分の１だけずらして表示するよう、回
路を構成する。
ｌ ｇｒａｐｈｉｃ ａｒｒａｙ）と呼ばれる解像度の
場合、１０２４×７６８画素を１画面とした表示画素で
構成される。そこで、入力映像信号が６４０×４８０画
素の信号においては、入力映像信号の画素数を縦横それ
ぞれ１．６倍に拡大する必要がある。この時、水平方向
は、一様に画面左から右へラスタスキャン（ｒａｓｔｅ
ｒ ｓｃａｎ）されているのが通常であるため、直線補
間などの手法を用いて容易に補間することができ、その
位置も画面左端から必ずスタートすることとなる。しか
し、垂直方向の画面位置は、ノンインタレース信号にお
いては必ず画面上側からスタートする事とすればよい
が、インタレース信号の場合は、フィールド毎に最初の
映像データＢＩの位置が変化することとなる。２対１イ
ンタレース方式においては、奇数フィールドと偶数フィ
ールドの位置が、図４に示すように表示デバイス上の垂
直方向に２分の１ラインずれて表示される事となる。通
常の表示装置においては、この２分の１ラインずれた走
査を入力解像度と出力解像度の倍率に応じて、フィール
ド毎にちょうど２分の１だけずらして表示するよう、回
路を構成する。
【００２７】本発明では、図５に示される最初の映像デ
ータＢＩの位置（垂直同期信号ＶＤからの時間Ｔｓ）を
測定し、記憶しておく。奇数フィールドと偶数フィール
ドとでは、この時間Ｔｓがちょうど２分の１ライン違っ
た時間となるはずである。そこで、最初のフィールドを
基準としてこの時間差をＴｄとして（図５参照）、（Ｔ
ｄ÷（水平同期期間））×拡大率で次のフィールドの最
初の走査線位置が算出できる。
ータＢＩの位置（垂直同期信号ＶＤからの時間Ｔｓ）を
測定し、記憶しておく。奇数フィールドと偶数フィール
ドとでは、この時間Ｔｓがちょうど２分の１ライン違っ
た時間となるはずである。そこで、最初のフィールドを
基準としてこの時間差をＴｄとして（図５参照）、（Ｔ
ｄ÷（水平同期期間））×拡大率で次のフィールドの最
初の走査線位置が算出できる。
【００２８】この動作を基本とすると、各フィールドに
おける走査線位置が、時間的観点から再現できる。この
動作によって、２対１インタレース方式に限らず、３対
１もしくは４対１インタレース方式等、入力信号に則っ
た走査方式に対応することができる。
おける走査線位置が、時間的観点から再現できる。この
動作によって、２対１インタレース方式に限らず、３対
１もしくは４対１インタレース方式等、入力信号に則っ
た走査方式に対応することができる。
【００２９】上記機能により、入力信号の水平同期信号
ＨＤ及び垂直同期信号ＶＤの時間的関係をフィールド毎
に記録し、記録した時間的関係を表示デバイス７への表
示動作を行う際に忠実に再現するように映像を表示する
事によって、従来表示が難しかった３対１，４対１イン
タレースという多値インタレース信号や、２対１インタ
レース信号においても、垂直同期信号ＶＤ付近にある水
平等価パルスや、ビデオテープレコーダなどの再生信号
で、垂直同期信号ＶＤ付近にノイズなどのある信号にお
いても、正確に２対１インタレース信号の映像が表示で
きる。
ＨＤ及び垂直同期信号ＶＤの時間的関係をフィールド毎
に記録し、記録した時間的関係を表示デバイス７への表
示動作を行う際に忠実に再現するように映像を表示する
事によって、従来表示が難しかった３対１，４対１イン
タレースという多値インタレース信号や、２対１インタ
レース信号においても、垂直同期信号ＶＤ付近にある水
平等価パルスや、ビデオテープレコーダなどの再生信号
で、垂直同期信号ＶＤ付近にノイズなどのある信号にお
いても、正確に２対１インタレース信号の映像が表示で
きる。
【００３０】又、通常、入力信号の同期信号周波数によ
って、ノンインタレースもしくは、インタレースの設定
を切替えているが、本発明によって、この切替操作が不
要となる。従来の装置では、垂直同期信号ＶＤ付近の水
平同期信号ＨＤにノイズなどが重畳されると、インタレ
ース信号が誤動作することがある。しかしながら、本発
明は、垂直同期信号ＶＤからの時間を測定することによ
り映像信号の位置を決定しているため、ノイズなどで誤
動作することがない。
って、ノンインタレースもしくは、インタレースの設定
を切替えているが、本発明によって、この切替操作が不
要となる。従来の装置では、垂直同期信号ＶＤ付近の水
平同期信号ＨＤにノイズなどが重畳されると、インタレ
ース信号が誤動作することがある。しかしながら、本発
明は、垂直同期信号ＶＤからの時間を測定することによ
り映像信号の位置を決定しているため、ノイズなどで誤
動作することがない。
【００３１】
【発明の効果】本発明によれば、入力信号の解像度を表
示デバイスの解像度に変換して表示する映像表示装置で
あって、垂直同期信号の発生時間から最初の映像信号が
入力されるまでの時間と、水平同期信号の発生時間との
時間的関係に基づき前記表示デバイス上に表示する前記
最初の映像信号の表示位置を設定する表示位置設定手段
を含むため、入力信号のフィールド検出等を行わなくて
も入力信号の解像度を表示デバイスの解像度に変換して
表示することが可能となる。。
示デバイスの解像度に変換して表示する映像表示装置で
あって、垂直同期信号の発生時間から最初の映像信号が
入力されるまでの時間と、水平同期信号の発生時間との
時間的関係に基づき前記表示デバイス上に表示する前記
最初の映像信号の表示位置を設定する表示位置設定手段
を含むため、入力信号のフィールド検出等を行わなくて
も入力信号の解像度を表示デバイスの解像度に変換して
表示することが可能となる。。
【図１】本発明に係る映像表示装置の最良の実施の形態
の構成図である。
の構成図である。
【図２】タイミングコントロール回路１０への入力信号
のタイミングチャートである。
のタイミングチャートである。
【図３】タイミングコントロール回路１０からの出力信
号のタイミングチャートである。
号のタイミングチャートである。
【図４】表示デバイス７における表示例を示す模式図で
ある。
ある。
【図５】タイミングコントロール回路１０の具体的な動
作を示すタイミングチャートである。
作を示すタイミングチャートである。
【図６】タイミングコントロール回路１０の具体的な動
作を示すタイミングチャートである。
作を示すタイミングチャートである。
【図７】インタレース信号の表示方法を示す模式図であ
る。
る。
【図８】インタレース信号の表示方法を示す模式図であ
る。
る。
３ 前処理回路
４ ＶＲＡＭ
５ 後処理回路
７ 表示デバイス
９ 表示デバイス駆動回路
１０ タイミングコントロール回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/00 - 3/38
G09G 5/00 - 5/42
H04N 5/04 - 5/12
H04N 5/38 - 5/46
H04N 9/00,9/43
H04N 11/00 - 11/24
H04N 5/66 - 5/74
Claims (7)
- 【請求項１】 入力信号の解像度を表示デバイスの解像
度に変換して表示する映像表示装置であって、 垂直同期信号の発生時間から最初の映像信号が入力され
るまでの時間と、水平同期信号の発生時間との時間的関
係に基づき前記表示デバイス上に表示する前記最初の映
像信号の表示位置を設定する表示位置設定手段を含むこ
とを特徴とする映像表示装置。 - 【請求項２】 前記表示位置設定手段は前記水平同期信
号の発生時間から前記最初の映像信号が入力されるまで
の時間に基づき前記表示デバイス上の前記水平同期信号
の発生時間から前記最初の映像信号を表示するまでの時
間を設定することを特徴とする請求項１記載の映像表示
装置。 - 【請求項３】 前記表示位置設定手段は前記垂直同期信
号の立上がり時間から最初のフィールドの映像信号の開
始点までの時間と、水平同期信号の発生時間の時間的関
係からフィールドの種類を判別し、その判別結果に基づ
いて前記表示デバイスにおける水平スタートパルスから
映像信号の表示開始までの時間を設定することを特徴と
する請求項１又は２記載の映像表示装置。 - 【請求項４】 前記入力信号はインタレース信号である
ことを特徴とする請求項１乃至３いずれかに記載の映像
表示装置。 - 【請求項５】 前記入力信号はＮ（Ｎは２以上の正の整
数）対１インタレース信号であることを特徴とする請求
項１乃至４いずれかに記載の映像表示装置。 - 【請求項６】 前記入力信号はノンインタレース信号で
あることを特徴とする請求項１乃至３いずれかに記載の
映像表示装置。 - 【請求項７】 前記表示デバイスはドットマトリクス状
の表示画素を有することを特徴とする請求項１乃至６い
ずれかに記載の映像表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34826199A JP3421989B2 (ja) | 1999-12-08 | 1999-12-08 | 映像表示装置 |
| DE10060151A DE10060151B4 (de) | 1999-12-08 | 2000-12-04 | Bildanzeigevorrichtung |
| US09/729,245 US20010003467A1 (en) | 1999-12-08 | 2000-12-05 | Video display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34826199A JP3421989B2 (ja) | 1999-12-08 | 1999-12-08 | 映像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001166745A JP2001166745A (ja) | 2001-06-22 |
| JP3421989B2 true JP3421989B2 (ja) | 2003-06-30 |
Family
ID=18395851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34826199A Expired - Lifetime JP3421989B2 (ja) | 1999-12-08 | 1999-12-08 | 映像表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20010003467A1 (ja) |
| JP (1) | JP3421989B2 (ja) |
| DE (1) | DE10060151B4 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7391812B2 (en) * | 2002-07-14 | 2008-06-24 | Apple Inc. | Adaptively post filtering encoded video |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786863A (en) * | 1995-08-08 | 1998-07-28 | Redlake Imaging Corporation | High resolution recording and transmission technique for computer video and other non-television formatted video signals |
| US5917461A (en) * | 1996-04-26 | 1999-06-29 | Matsushita Electric Industrial Co., Ltd. | Video adapter and digital image display apparatus |
| TW417080B (en) * | 1998-12-21 | 2001-01-01 | Acer Comm & Multimedia Inc | Display with automatic resolution adjustment |
-
1999
- 1999-12-08 JP JP34826199A patent/JP3421989B2/ja not_active Expired - Lifetime
-
2000
- 2000-12-04 DE DE10060151A patent/DE10060151B4/de not_active Expired - Fee Related
- 2000-12-05 US US09/729,245 patent/US20010003467A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| DE10060151B4 (de) | 2004-06-24 |
| DE10060151A1 (de) | 2001-06-21 |
| US20010003467A1 (en) | 2001-06-14 |
| JP2001166745A (ja) | 2001-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0479508B1 (en) | Video display apparatus including display device having fixed two-dimensional pixel arrangement | |
| JP4686800B2 (ja) | 画像表示装置 | |
| US6222589B1 (en) | Displaying video on high-resolution computer-type monitors substantially without motion discontinuities | |
| JP2869006B2 (ja) | 映像信号処理装置及び映像信号処理方法 | |
| JP3398396B2 (ja) | 映像信号処理回路 | |
| JP3760743B2 (ja) | 液晶表示装置 | |
| EP0746154B1 (en) | A subpicture signal vertical compression circuit | |
| JP3421989B2 (ja) | 映像表示装置 | |
| JP2000206492A (ja) | 液晶表示装置 | |
| US7623185B2 (en) | Synchronization control apparatus and method | |
| JP2000221952A (ja) | 画像表示装置 | |
| JPH1098692A (ja) | 画像表示装置 | |
| JP3259628B2 (ja) | 走査線変換装置 | |
| JP3473093B2 (ja) | 表示システム | |
| JP3837932B2 (ja) | 画像表示装置および画像表示方法 | |
| KR100192949B1 (ko) | 투사형 화상표시시스템의 순차주사변환장치 | |
| JP3083044B2 (ja) | 映像合成回路 | |
| JP2006184619A (ja) | 映像表示装置 | |
| JP2602189B2 (ja) | 画像表示方法 | |
| JP4212212B2 (ja) | 画像信号処理装置 | |
| JP3244422B2 (ja) | 走査線変換回路 | |
| JP2898436B2 (ja) | 画像処理装置 | |
| KR100269227B1 (ko) | 비월주사형식영상에서비비월주사형식영상으로의변환장치및방법 | |
| JP3043198B2 (ja) | 走査変換回路 | |
| JP2002314949A (ja) | 信号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3421989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |