JP3421989B2 - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JP3421989B2 JP3421989B2 JP34826199A JP34826199A JP3421989B2 JP 3421989 B2 JP3421989 B2 JP 3421989B2 JP 34826199 A JP34826199 A JP 34826199A JP 34826199 A JP34826199 A JP 34826199A JP 3421989 B2 JP3421989 B2 JP 3421989B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display device
- video
- time
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Description
し、特に入力映像信号の解像度を表示デバイスの解像度
に変換して表示する映像表示装置に関する。
クス状の表示画素を持つ映像表示装置は、構造上、走査
線数の異なる映像信号を表示する場合に、走査線数の変
換を行い、表示デバイスの画素に最終的な走査線数を合
わせている。走査線数の変換には、ラインメモリを使う
タイプのものと、フレーム周波数まで合わせて変換する
フレームメモリを使うものがある。何れの場合も、入力
信号を2次元の映像信号として扱い、上下方向の補間操
作を行うことで走査線数の変換を行っている。
されるノンインターレース信号とNTSCビデオ信号な
どに代表されるインタレース信号をそれぞれ表示させる
際に、連続した表示フィールドにおいて表示画面での最
初の描画位置を変えなければならない状況にあった。
いて簡単に説明しておく。図7及び図8はインタレース
信号の表示方法を示す模式図である。図7及び図8は表
示画面上を左上から右下に走査される信号の軌跡を示し
ている。図7を参照すると、まず、1,2,3,4のよ
うに間をあけて走査し、次に5,6,7の走査線が最初
の走査線の間に入るように2回の垂直走査によって全体
の走査が完了する。この最初の走査1,2,3,4で得
られる映像を奇数フィールド、2回目の走査5,6,7
で得られる映像を偶数フィールドという。この奇数フィ
ールドと偶数フィールドとにより1フレームの映像が形
成される。そして、例えばNTSC方式のテレビジョン
では図8に示すように525本の走査線が並ぶことにな
る。これに対し、ノンインタレース信号の表示方法は1
回の走査で1フレームが形成される。
表示フィールドの表示画面での最初の描画位置(図7の
走査1の開始点a)は常に一定で有るのに対し、インタ
レース信号は、フィールド毎に最初の描画位置を変化さ
せる必要がある。通常、ほとんどのインタレース信号
は、2対1インタレース方式を採用しており、図7の走
査も2対1インタレース方式の場合を示している。図7
を参照すると最初の走査の開始点はa点であるが、2回
目の走査の開始点は走査線の2分の1地点bとなる。こ
れにより、奇数フィールドと偶数フィールドの垂直方向
の位置はちょうど2分の1走査線期間cだけ離れてい
る。
つ表示装置は、2対1インタレース信号を表示するとき
に、入力信号に対する奇数・偶数フィールドの順序を定
めた後に、表示デバイスへ奇数フィールドを最初の画素
から表示したとすると、偶数フィールドを2分の1ライ
ン分垂直方向に位置をずらしたところから表示するよう
に構成することで実際のインタレース走査を行ってい
た。
号に周波数変換する他の例が特開平5−268611号
公報(以下、文献1という)、特開平8−65639号
公報(以下、文献2という)及び特開平9−30778
7号公報(以下、文献3という)に開示されている。文
献1開示の技術は偶数フィールド時に2分の1水平同期
期間だけ垂直同期信号を遅延させて偶数フィールドと奇
数フィールドとを重ね合わせるというものである。文献
2開示の技術は入力側垂直同期信号と出力側垂直同期信
号とからフィールド間引きを判別し、常にフレーム単位
の間引きを行うというものである。又、文献3開示の技
術は奇数フィールドに偶数フィールドを重ねるための設
定値と、偶数フィールドに奇数フィールドを重ねるため
の設定値が予め設定されており、選択信号によりそれら
の設定値のうちの1つを選択し、その選択した設定値に
基づき奇数フィールドと偶数フィールドの垂直走査を開
始するための制御信号を生成するというものである。
示装置では、入力信号が奇数フィールドであるか偶数フ
ィールドであるかを検出する際に、垂直同期信号付近の
水平同期信号に重畳されたノイズや等価パルスなどの影
響で、時として検出に誤りが生じるという課題があっ
た。一方、前述した文献1乃至3にもこの課題を解決す
る手段は開示されていない。
ルド検出等を行わなくても入力信号の解像度を表示デバ
イスの解像度に変換して表示することが可能な映像表示
装置を提供することにある。
に本発明は、入力信号の解像度を表示デバイスの解像度
に変換して表示する映像表示装置であって、垂直同期信
号の発生時間から最初の映像信号が入力されるまでの時
間と、水平同期信号の発生時間との時間的関係に基づき
前記表示デバイス上に表示する前記最初の映像信号の表
示位置を設定する表示位置設定手段を含むことを特徴と
する。
出等を行わなくても入力信号の解像度を表示デバイスの
解像度に変換して表示することが可能となる。
て添付図面を参照しながら説明する。図1は本発明に係
る映像表示装置の最良の実施の形態の構成図である。図
1を参照すると、映像表示装置は映像(RGB)信号が
入力されるアンプ/クランプ回路1と、アンプ/クラン
プ回路1から出力されるアナログ信号をデジタル信号に
変換するA/D変換器2と、A/D変換器2から出力さ
れるデジタル信号を前処理する前処理回路3と、前処理
回路3での処理結果情報を格納するVRAM(Vide
o Random Access Memory)4
と、VRAMより所定タイミングで処理結果情報を読出
す後処理回路5と、後処理回路5から出力されるデジタ
ル信号をアナログ信号に変換するD/A変換器6と、D
/A変換器6から出力されるアナログ信号を表示する表
示デバイス7と、水平同期信号(H)及び垂直同期信号
(V)が入力される同期分離/PLL(Phase L
ockedLoop)回路8と、表示デバイス7を駆動
する表示デバイス駆動回路9と、前処理回路3、VRA
M4、後処理回路5、D/A変換器6及び表示デバイス
駆動回路9を制御するタイミングコントロール回路10
とを含んで構成される。なお、表示デバイス7の一例と
して、液晶プロジェクタや液晶モニタ等に採用される液
晶パネルが挙げられる。
明する。入力された映像(RGB)信号はアンプ/クラ
ンプ回路1にて適正に増幅・クランプされた後、A/D
変換器2にてアナログ信号からデジタル信号へ変換さ
れ、さらに前処理回路3、VRAM4及び後処理回路5
により入力信号の走査線数(解像度)から表示デバイス
7の解像度に変換処理される。そして、その変換処理後
の信号はD/A変換器6によりデジタル信号からアナロ
グ信号に変換され、表示デバイス7に供給される。な
お、表示デバイス7が液晶パネルである場合は、D/A
変換の必要があるが、デジタル信号にて直接駆動できる
デバイスの場合はD/A変換の必要がない。
号(V)は、同期分離/PLL回路8により同期分離並
びにPLLによりクロック信号の再生がなされる。又、
同期分離/PLL8よりA/D変換器2へはクロック信
号が、タイミングコントロール回路10へはクロック信
号と水平同期信号(H)及び垂直同期信号(V)が供給
される。
入力される信号のタイミングチャート、図3はタイミン
グコントロール回路10から出力される信号のタイミン
グチャートである。このタイミングコントロール回路1
0からの出力信号に従い前処理回路3、VRAM4及び
後処理回路5にて入力信号の解像度から表示デバイス7
の解像度への解像度変換が行われる。
す模式図である。解像度変換は、図4に示すように表示
画素11に対して入力信号の走査線位置が設定され、垂
直方向の補間処理がなされる。即ち、まず第1奇数フィ
ールドが所定の表示画素11の行に対して設定され、次
にこれより下の所定の表示画素11の行に対して第2奇
数フィールドが設定される。同様に第3奇数フィールド
以下も設定される。一方、第1偶数フィールドは第1奇
数フィールドと第2奇数フィールドとの中間の行に設定
される。しかし、表示画素11はマトリクス状に配置さ
れているため、この第1偶数フィールドが表示画素11
の中間の行の上に正確に配置されるとは限らない。図4
の第1偶数フィールドは表示画素11の中間の行から下
方に少しはずれた位置に設定されていることを示してい
る。このような場合、第1奇数フィールドと第2奇数フ
ィールドとの加算平均値から表示画素11の所定の行
(例えば、中間の行に最も近接した行)の上に第1偶数
フィールドが設定される。同様に第2偶数フィールド以
下も設定される。
ル回路10へ入力される垂直同期信号VDと、水平同期
信号HDと、映像信号S1と、VRAM書込み信号S2
とが表示されている。同図中、垂直同期信号VDの立上
がり時間から映像信号S1の開始点までの時間がTsで
表示されている。タイミングコントロール回路10で
は、図2に示される時間Tsを映像信号S1と共に記憶
し、後処理回路5で後に説明する走査線位置の算出に用
いる。
号VDと、水平同期信号HDが入力され、その時間的関
係は映像ソース側で定められたものとなっている。そし
て、映像信号S1の開始点に最初の映像データ点BIを
設定し、VRAM4への書込みを開始する。この最初の
映像データ点BI、即ち、請求項1に記載の「最初の映
像信号」とは、映像供給装置側での最初の映像信号では
なく、本映像表示装置内でフィールド毎に表示される最
初の映像信号を意味する。
ル回路10から出力される垂直スタートパルスS3と、
水平スタートパルスS4と、映像信号S5とが表示され
ている。VRAM4には映像信号S1のみが書込まれ
る。後に表示デバイス駆動側タイミングにて映像信号S
5の表示を行うため、表示デバイス7への表示開始点B
DからVRAM4の読出しを行う。この時、表示デバイ
ス駆動側の水平スタートパルスS4の数は表示画素11
の数に応じて設定される。
具体的な動作について説明する。タイミングコントロー
ル回路10に入力される信号が2対1のインタレース信
号であり、この信号を同様のインタレース方式にて表示
デバイス7に表示する場合について説明する。図5及び
図6はタイミングコントロール回路10の具体的な動作
を示すタイミングチャートである。
上がり時間から最初のフィールドの映像信号S1の開始
点BIまでの時間Tsが表示されている。この時間Ts
をタイミングコントロール回路10は不図示のメモリに
各フィールドごとに記憶している。そして、タイミング
コントロール回路10はこの時間Tsと水平同期信号H
Dの発生時間(水平同期信号HDの立上がりタイミング
HD−1)の時間的関係を監視している。図5の時間T
sは水平同期信号HDの立上がり直後の時間となってい
る。そこで、タイミングコントロール回路10は入力さ
れた映像信号S1は奇数フィールドの映像信号であると
判断する。即ち、図7で説明するとこの映像信号S1は
左上端a点から走査される信号であると判断する。
トロール回路10から出力される垂直スタートパルスS
3と、水平スタートパルスS4とは表示デバイス7の表
示画素11の配列に合わせてその発生タイミングが予め
設定されている。タイミングコントロール回路10は入
力された映像信号S1が奇数フィールドの映像信号であ
ると判断すると、垂直スタートパルスS3の発生直後に
発生した水平スタートパルスS4の立上がりS4−1直
後に表示デバイス7の表示開始時間BDを設定し、この
表示開始時間BDからVRAM4から読出した映像信号
S5を表示デバイス7に表示するよう表示デバイス駆動
回路9を駆動する。
ロール回路10は2番目に入力されるフィールドの映像
信号S2を監視する。タイミングコントロール回路10
は垂直同期信号VDの立上がり時間から映像信号S2の
開始点BI´までの時間Ts´が水平同期信号HDの発
生時間(水平同期信号HDの立上がりタイミングHD−
1)とどの様な関係になっているかを調べる。同図を参
照すると、映像信号S2の開始点は水平同期信号HDの
立上がりタイミングHD−1とその次の水平同期信号H
Dの立上がりタイミングHD−2とのほぼ中間BD´に
設定されている。そこで、タイミングコントロール回路
10は入力された2番目の映像信号S2は偶数フィール
ドの映像信号であると判断する。即ち、図7で説明する
とこの映像信号S2は水平走査期間の中間b点から走査
される信号であると判断する。
コントロール回路10は入力された映像信号S2が偶数
フィールドの映像信号であると判断すると、垂直スター
トパルスS3の発生直後に発生した水平スタートパルス
S4の立上がりS4−1とその次の水平スタートパルス
S4の立上がりS4−2の中間に表示デバイス7の表示
開始時間BD´を設定し、この表示開始時間BD´から
VRAM4から読出した映像信号S5を表示デバイス7
に表示するよう表示デバイス駆動回路9を駆動する。こ
のようにして、入力されたインタレース信号が表示デバ
イス7にインタレース表示される。
入力された映像信号S1,S2の開始点BI,BI´が
常時水平同期信号HDの立上がりHD−1の直後の時間
(図5のBI点)である場合は映像信号S1,S2はノ
ンインタレース信号であると判断し、図6のBD点から
映像信号S5,S6を表示デバイス7に表示するよう表
示デバイス駆動回路9を駆動する。このようにして、入
力されたノンインタレース信号も表示デバイス7にノン
インタレース表示される。
l graphic array)と呼ばれる解像度の
場合、1024×768画素を1画面とした表示画素で
構成される。そこで、入力映像信号が640×480画
素の信号においては、入力映像信号の画素数を縦横それ
ぞれ1.6倍に拡大する必要がある。この時、水平方向
は、一様に画面左から右へラスタスキャン(raste
r scan)されているのが通常であるため、直線補
間などの手法を用いて容易に補間することができ、その
位置も画面左端から必ずスタートすることとなる。しか
し、垂直方向の画面位置は、ノンインタレース信号にお
いては必ず画面上側からスタートする事とすればよい
が、インタレース信号の場合は、フィールド毎に最初の
映像データBIの位置が変化することとなる。2対1イ
ンタレース方式においては、奇数フィールドと偶数フィ
ールドの位置が、図4に示すように表示デバイス上の垂
直方向に2分の1ラインずれて表示される事となる。通
常の表示装置においては、この2分の1ラインずれた走
査を入力解像度と出力解像度の倍率に応じて、フィール
ド毎にちょうど2分の1だけずらして表示するよう、回
路を構成する。
ータBIの位置(垂直同期信号VDからの時間Ts)を
測定し、記憶しておく。奇数フィールドと偶数フィール
ドとでは、この時間Tsがちょうど2分の1ライン違っ
た時間となるはずである。そこで、最初のフィールドを
基準としてこの時間差をTdとして(図5参照)、(T
d÷(水平同期期間))×拡大率で次のフィールドの最
初の走査線位置が算出できる。
おける走査線位置が、時間的観点から再現できる。この
動作によって、2対1インタレース方式に限らず、3対
1もしくは4対1インタレース方式等、入力信号に則っ
た走査方式に対応することができる。
HD及び垂直同期信号VDの時間的関係をフィールド毎
に記録し、記録した時間的関係を表示デバイス7への表
示動作を行う際に忠実に再現するように映像を表示する
事によって、従来表示が難しかった3対1,4対1イン
タレースという多値インタレース信号や、2対1インタ
レース信号においても、垂直同期信号VD付近にある水
平等価パルスや、ビデオテープレコーダなどの再生信号
で、垂直同期信号VD付近にノイズなどのある信号にお
いても、正確に2対1インタレース信号の映像が表示で
きる。
って、ノンインタレースもしくは、インタレースの設定
を切替えているが、本発明によって、この切替操作が不
要となる。従来の装置では、垂直同期信号VD付近の水
平同期信号HDにノイズなどが重畳されると、インタレ
ース信号が誤動作することがある。しかしながら、本発
明は、垂直同期信号VDからの時間を測定することによ
り映像信号の位置を決定しているため、ノイズなどで誤
動作することがない。
示デバイスの解像度に変換して表示する映像表示装置で
あって、垂直同期信号の発生時間から最初の映像信号が
入力されるまでの時間と、水平同期信号の発生時間との
時間的関係に基づき前記表示デバイス上に表示する前記
最初の映像信号の表示位置を設定する表示位置設定手段
を含むため、入力信号のフィールド検出等を行わなくて
も入力信号の解像度を表示デバイスの解像度に変換して
表示することが可能となる。。
の構成図である。
のタイミングチャートである。
号のタイミングチャートである。
ある。
作を示すタイミングチャートである。
作を示すタイミングチャートである。
る。
る。
Claims (7)
- 【請求項1】 入力信号の解像度を表示デバイスの解像
度に変換して表示する映像表示装置であって、 垂直同期信号の発生時間から最初の映像信号が入力され
るまでの時間と、水平同期信号の発生時間との時間的関
係に基づき前記表示デバイス上に表示する前記最初の映
像信号の表示位置を設定する表示位置設定手段を含むこ
とを特徴とする映像表示装置。 - 【請求項2】 前記表示位置設定手段は前記水平同期信
号の発生時間から前記最初の映像信号が入力されるまで
の時間に基づき前記表示デバイス上の前記水平同期信号
の発生時間から前記最初の映像信号を表示するまでの時
間を設定することを特徴とする請求項1記載の映像表示
装置。 - 【請求項3】 前記表示位置設定手段は前記垂直同期信
号の立上がり時間から最初のフィールドの映像信号の開
始点までの時間と、水平同期信号の発生時間の時間的関
係からフィールドの種類を判別し、その判別結果に基づ
いて前記表示デバイスにおける水平スタートパルスから
映像信号の表示開始までの時間を設定することを特徴と
する請求項1又は2記載の映像表示装置。 - 【請求項4】 前記入力信号はインタレース信号である
ことを特徴とする請求項1乃至3いずれかに記載の映像
表示装置。 - 【請求項5】 前記入力信号はN(Nは2以上の正の整
数)対1インタレース信号であることを特徴とする請求
項1乃至4いずれかに記載の映像表示装置。 - 【請求項6】 前記入力信号はノンインタレース信号で
あることを特徴とする請求項1乃至3いずれかに記載の
映像表示装置。 - 【請求項7】 前記表示デバイスはドットマトリクス状
の表示画素を有することを特徴とする請求項1乃至6い
ずれかに記載の映像表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34826199A JP3421989B2 (ja) | 1999-12-08 | 1999-12-08 | 映像表示装置 |
DE10060151A DE10060151B4 (de) | 1999-12-08 | 2000-12-04 | Bildanzeigevorrichtung |
US09/729,245 US20010003467A1 (en) | 1999-12-08 | 2000-12-05 | Video display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34826199A JP3421989B2 (ja) | 1999-12-08 | 1999-12-08 | 映像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001166745A JP2001166745A (ja) | 2001-06-22 |
JP3421989B2 true JP3421989B2 (ja) | 2003-06-30 |
Family
ID=18395851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34826199A Expired - Lifetime JP3421989B2 (ja) | 1999-12-08 | 1999-12-08 | 映像表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20010003467A1 (ja) |
JP (1) | JP3421989B2 (ja) |
DE (1) | DE10060151B4 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7391812B2 (en) * | 2002-07-14 | 2008-06-24 | Apple Inc. | Adaptively post filtering encoded video |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5786863A (en) * | 1995-08-08 | 1998-07-28 | Redlake Imaging Corporation | High resolution recording and transmission technique for computer video and other non-television formatted video signals |
US5917461A (en) * | 1996-04-26 | 1999-06-29 | Matsushita Electric Industrial Co., Ltd. | Video adapter and digital image display apparatus |
TW417080B (en) * | 1998-12-21 | 2001-01-01 | Acer Comm & Multimedia Inc | Display with automatic resolution adjustment |
-
1999
- 1999-12-08 JP JP34826199A patent/JP3421989B2/ja not_active Expired - Lifetime
-
2000
- 2000-12-04 DE DE10060151A patent/DE10060151B4/de not_active Expired - Fee Related
- 2000-12-05 US US09/729,245 patent/US20010003467A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
DE10060151B4 (de) | 2004-06-24 |
DE10060151A1 (de) | 2001-06-21 |
US20010003467A1 (en) | 2001-06-14 |
JP2001166745A (ja) | 2001-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0479508B1 (en) | Video display apparatus including display device having fixed two-dimensional pixel arrangement | |
JP4686800B2 (ja) | 画像表示装置 | |
US6222589B1 (en) | Displaying video on high-resolution computer-type monitors substantially without motion discontinuities | |
JP2869006B2 (ja) | 映像信号処理装置及び映像信号処理方法 | |
JP3398396B2 (ja) | 映像信号処理回路 | |
JP3760743B2 (ja) | 液晶表示装置 | |
EP0746154B1 (en) | A subpicture signal vertical compression circuit | |
JP3421989B2 (ja) | 映像表示装置 | |
JP2000206492A (ja) | 液晶表示装置 | |
US7623185B2 (en) | Synchronization control apparatus and method | |
JP2000221952A (ja) | 画像表示装置 | |
JPH1098692A (ja) | 画像表示装置 | |
JP3259628B2 (ja) | 走査線変換装置 | |
JP3473093B2 (ja) | 表示システム | |
JP3837932B2 (ja) | 画像表示装置および画像表示方法 | |
KR100192949B1 (ko) | 투사형 화상표시시스템의 순차주사변환장치 | |
JP3083044B2 (ja) | 映像合成回路 | |
JP2006184619A (ja) | 映像表示装置 | |
JP2602189B2 (ja) | 画像表示方法 | |
JP4212212B2 (ja) | 画像信号処理装置 | |
JP3244422B2 (ja) | 走査線変換回路 | |
JP2898436B2 (ja) | 画像処理装置 | |
KR100269227B1 (ko) | 비월주사형식영상에서비비월주사형식영상으로의변환장치및방법 | |
JP3043198B2 (ja) | 走査変換回路 | |
JP2002314949A (ja) | 信号変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3421989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |