JP3420617B2 - Etching method and method of manufacturing semiconductor device - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、エッチング方法及び半
導体装置の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching method and a semiconductor device manufacturing method.

【０００２】[0002]

【従来の技術】近年、マイクロ波帯の能動素子として砒
化ガリウム金属半導体電界効果トランジスタ（以下、Ga
AsMESFETという。）が広く用いられている。2. Description of the Related Art In recent years, gallium arsenide metal semiconductor field effect transistors (hereinafter referred to as Ga
It is called AsMESFET. ) Is widely used.

【０００３】図７乃至図９は、GaAsMESFETにおけるゲー
ト電極付近の工程断面図である。この図７乃至図９にお
いて、１はGaAs基板であり、２はSiO₂膜もしくはレジス
ト膜で形成したエッチングマスクであり、３はリセス構
造であり、４はゲート電極である。7 to 9 are process sectional views in the vicinity of a gate electrode in a GaAs MESFET. 7 to 9, 1 is a GaAs substrate, 2 is an etching mask formed of a SiO ₂ film or a resist film, 3 is a recess structure, and 4 is a gate electrode.

【０００４】このGaAsMESFETにおいては、GaAs基板１の
表面に存在する表面準位がGaAs基板１の表面付近を移動
する電子を補足するのを避けるために、プレーナ型のFE
Tを形成する場合、図９に示すように、ゲート電極４
は、GaAs基板１の表面に設けられた窪み（以下、リセス
構造という。）３の中に設けられる。In this GaAs MESFET, in order to prevent the surface states existing on the surface of the GaAs substrate 1 from capturing electrons moving near the surface of the GaAs substrate 1, a planar type FE is used.
When forming T, as shown in FIG.
Is provided in a recess (hereinafter referred to as a recess structure) 3 provided on the surface of the GaAs substrate 1.

【０００５】従来、このリセス構造３を形成する方法と
して、図７に示すように、GaAs基板１上のエッチングマ
スク２に開口部を形成した後に、ウエットエッチング法
により前記開口部に対応したGaAs基板１の表面を選択的
に除去し、図８に示すように、リセス構造３を形成す
る。その後、図９に示すように、前記リセス構造３の中
にゲート電極４をリフトオフ法などで形成していた。Conventionally, as a method of forming the recess structure 3, as shown in FIG. 7, after forming an opening in an etching mask 2 on a GaAs substrate 1, a GaAs substrate corresponding to the opening is formed by a wet etching method. The surface of 1 is selectively removed, and the recess structure 3 is formed as shown in FIG. After that, as shown in FIG. 9, the gate electrode 4 was formed in the recess structure 3 by a lift-off method or the like.

【０００６】しかし、近年、前記GaAs基板１の大口径化
と素子の微細化に伴い、ウエットエッチング法では、Ga
As基板１内におけるリセス構造３の深さ及び幅の均一性
が十分得られないために、GaAs基板１内において均一性
が良好な反応性イオンエッチング法（以下、RIE法とい
う。）などのドライエッチング法が用いられるようにな
ってきた。However, in recent years, with the increase in the diameter of the GaAs substrate 1 and the miniaturization of elements, the wet etching method is
Since the depth and width of the recess structure 3 in the As substrate 1 cannot be sufficiently obtained, a dry process such as a reactive ion etching method (hereinafter referred to as RIE method) having good uniformity in the GaAs substrate 1 is obtained. Etching methods have come into use.

【０００７】このGaAs基板１のドライエッチング法で
は、反応ガスとしてClを構成元素として含むガス中に高
周波電力を印加して放電させ、ガス分子を解離させ、生
じたClラジカルもしくはClイオンをGaAs基板１の表面に
おけるGa及びAsと反応させる。そして、比較的蒸気圧の
大きいGaCl₂、GaCl₃、AsCl₃（それぞれの沸点、摂氏535
度、摂氏201度、摂氏130度）を生成して前記GaAs基板１
の表面をエッチングしている。In the dry etching method for the GaAs substrate 1, high frequency power is applied to a gas containing Cl as a constituent gas as a reaction gas to discharge the gas, dissociate the gas molecules, and generate Cl radicals or Cl ions. 1 reacts with Ga and As on the surface. And GaCl ₂ , GaCl ₃ , and AsCl ₃ (relative boiling point, 535 degrees Celsius)
Deg., 201 degrees Celsius, 130 degrees Celsius) to generate the GaAs substrate 1
The surface of is being etched.

【０００８】また近年、従来のGaAsMESFETよりさらに高
速動作可能なAlGaAs層及びGaAs層を積層してヘテロ接合
構造を有するGaAsMESFET（以下、GaAsMODFETという。）
が実用化されている。このGaAsMODFETを形成する場合に
は、AlGaAs層上に成長させたGaAs層のみをエッチング法
によって除去しなければならない。Further, in recent years, GaAs MESFETs (hereinafter referred to as GaAs MODFETs) having a heterojunction structure by stacking AlGaAs layers and GaAs layers capable of operating at higher speed than conventional GaAs MESFETs.
Has been put to practical use. When forming this GaAs MODFET, only the GaAs layer grown on the AlGaAs layer must be removed by etching.

【０００９】ドライエッチング法では、従来より以下に
述べるようなガス系を用いることで、AlGaAs層上に成長
させたGaAs層のみを容易に選択的に除去できることが知
られており、一部で実用化されている。In the dry etching method, it has been conventionally known that only a GaAs layer grown on an AlGaAs layer can be easily and selectively removed by using a gas system as described below. Has been converted.

【００１０】つまり、AlGaAs層上のGaAs層をドライエッ
チング法で選択的に除去するためには反応ガスとして
は、ClとＦを構成元素として含むガスを用いるか、もし
くは、Clを構成元素として含むガスとＦを構成元素とし
て含むガスとを混合した混合ガスを用いることで実現す
ることができる。That is, in order to selectively remove the GaAs layer on the AlGaAs layer by the dry etching method, a gas containing Cl and F as constituent elements is used as the reaction gas, or Cl is contained as constituent elements. It can be realized by using a mixed gas in which a gas and a gas containing F as a constituent element are mixed.

【００１１】そして、前記GaAs層のみが選択的に除去さ
れる機構は以下のように考えられている。The mechanism for selectively removing only the GaAs layer is considered as follows.

【００１２】GaAs層は、ClラジカルもしくはClイオンに
よってエッチングされ、ついにはAlGaAs層表面が露出す
る。AlGaAs層の表面が露出するとAlとＦラジカルが反応
してAlF₃がその表面に生じる。このAlF₃は、極めて蒸気
圧が低く（沸点、摂氏1291度）、また安定な物質である
ためにAlGaAs層の表面の保護膜となる。そのためにAlGa
As層がClラジカルもしくはClイオンによってエッチング
されるされることが妨げられ、AlGaAs層の表面でエッチ
ングが停止し、その結果、GaAs層のみを選択的に除去す
ることが可能となる。The GaAs layer is etched by Cl radicals or Cl ions, and the surface of the AlGaAs layer is finally exposed. When the surface of the AlGaAs layer is exposed, Al and F radicals react with each other to generate AlF ₃ on the surface. Since AlF ₃ has a very low vapor pressure (boiling point, 1291 degrees Celsius) and is a stable substance, it serves as a protective film on the surface of the AlGaAs layer. Therefore AlGa
The As layer is prevented from being etched by Cl radicals or Cl ions, etching is stopped at the surface of the AlGaAs layer, and as a result, only the GaAs layer can be selectively removed.

【００１３】また、従来、上述の選択エッチングには、
CCl₂F₂、CHCl₂Fなどのフロン系のガス、もしくはCCl₄、
BCl₃、SiCl₄などのガスにCF₄、SF₆を混合して用いられ
てきた。Conventionally, the above-mentioned selective etching is
CFCs such as CCl ₂ F ₂ and CHCl ₂ F, or CCl ₄ ,
Gases such as BCl ₃ and SiCl ₄ have been used by mixing CF ₄ and SF ₆ .

【００１４】[0014]

【発明が解決しようとする課題】上述したように、近
年、GaAs基板１の大口径化と素子の微細化に伴い、ウエ
ットエッチング法では、GaAs基板１内におけるリセス構
造３の深さ及び幅の均一性が十分得られないという問題
がある。As described above, with the recent increase in the diameter of the GaAs substrate 1 and the miniaturization of elements, in the wet etching method, the depth and width of the recess structure 3 in the GaAs substrate 1 are reduced. There is a problem that sufficient uniformity cannot be obtained.

【００１５】また、従来、CCl₂F₂、CHCl₂F又はCHClF₂な
どのフロン系のガス、もしくはCCl₄、BCl₃、SiCl₄など
のガスにCF₄、SF₆を混合したガス系を用いたドライエッ
チング法の場合、ガスに高周波電力を印加してからGaAs
基板１の表面のエッチングが開始されるまでに時間的な
遅れ（以下、デッドタイムという。）があるという問題
があった。Conventionally, a CFC-based gas such as CCl ₂ F ₂ , CHCl ₂ F or CHClF ₂ or a gas system in which CF ₄ or SF ₆ is mixed with a gas such as CCl ₄ , BCl ₃ or SiCl ₄ is used. In the case of the dry etching method, the high frequency power was applied to the gas before the GaAs
There is a problem that there is a time delay (hereinafter referred to as dead time) before the etching of the surface of the substrate 1 is started.

【００１６】図10は、従来例の１例としてBCl₃とSF₆と
の混合ガスを用いてRIE法でGaAs基板１をエッチングし
た場合のエッチング時間とエッチング深さの特性を示し
ている。尚、図10において、縦軸はエッチング深さであ
り、横軸はエッチング時間である。FIG. 10 shows the characteristics of the etching time and the etching depth when the GaAs substrate 1 is etched by the RIE method using a mixed gas of BCl ₃ and SF ₆ as an example of the conventional example. In FIG. 10, the vertical axis represents the etching depth and the horizontal axis represents the etching time.

【００１７】この図10は、エッチングマスク２としてSi
O₂を用い、BCl₃とSF₆の流量をそれぞれ30cm³/min及び7.
5cm³/min、圧力は50mTorrであって、13.54MHzの高周波
電力を平行平板電極間に40W加えてエッチングを行い、
その後、前記SiO₂をBHFで除去してGaAs基板１のエッチ
ング深さを段差計で測定した結果を示している。In FIG. 10, Si is used as an etching mask 2.
Using O ₂ , the flow rates of BCl ₃ and SF ₆ are 30 cm ³ / min and 7.
5 cm ³ / min, the pressure was 50 mTorr, and the high frequency power of 13.54 MHz was applied by 40 W between the parallel plate electrodes for etching,
After that, SiO ₂ is removed by BHF and the etching depth of the GaAs substrate 1 is measured by a step gauge.

【００１８】前記図10において、５に示す領域でデッド
タイムがあり、このデッドタイム後、急激にエッチング
が開始される。尚、図10におけるエッチング速度は5000
A/minである。In FIG. 10, there is a dead time in the area indicated by 5, and after this dead time, etching is rapidly started. The etching rate in FIG. 10 is 5000.
A / min.

【００１９】このデッドタイム５が生じる原因は、高周
波放電の開始直後に、この高周波放電により解離したＦ
ラジカルがGaと反応して蒸気圧の低い（沸点、摂氏1000
度）GaF₃を生成してGaAs基板１の表面が保護される。し
かし、放電が開始した後は、時間の経過と共に前記GaF₃
はスパッタリング作用で除去されるために、放電開始か
ら時間的な遅れをもって、反応が急激に開始してエッチ
ングされるからである。The cause of the dead time 5 is F dissociated by the high frequency discharge immediately after the start of the high frequency discharge.
Radicals react with Ga and vapor pressure is low (boiling point, 1000 degrees Celsius)
Degree) GaF ₃ is generated to protect the surface of the GaAs substrate 1. However, after the discharge started, the GaF ₃
Is removed by the sputtering action, so that the reaction abruptly starts and is etched with a time delay from the start of discharge.

【００２０】また、このデッドタイム５は、GaAs基板１
の表面の状態、特に、水分の吸着の程度や自然酸化膜の
有無などにより変化して再現性が悪いという問題があ
る。このためにガス圧力、高周波電力及びエッチング時
間が一定でもエッチング後のエッチング深さの再現性が
悪い。Further, this dead time 5 depends on the GaAs substrate 1
However, there is a problem that the reproducibility is poor because it changes depending on the surface condition, particularly the degree of moisture adsorption and the presence or absence of a natural oxide film. Therefore, the reproducibility of the etching depth after etching is poor even if the gas pressure, the high frequency power and the etching time are constant.

【００２１】図11及び図12は、前述のガス系を用いたRI
E法でGaAs基板１をエッチングした後の断面の模式図で
ある。この図11において、6aはエッチングにより生じる
アンダーカットであり、図12において、6bはエッチング
により生じるオーバーハングである。前述の従来のガス
系では、SiO₂膜のエッチングマスク２における開口幅よ
りも広く、GaAs基板１が横方向にエッチングされて、ア
ンダーカット6aを生じる。11 and 12 show RI using the above-mentioned gas system.
It is a schematic diagram of a cross section after etching the GaAs substrate 1 by the E method. In FIG. 11, 6a is an undercut caused by etching, and in FIG. 12, 6b is an overhang caused by etching. In the above-described conventional gas system, the GaAs substrate 1 is laterally etched to be wider than the opening width in the etching mask 2 of the SiO ₂ film, and the undercut 6a is generated.

【００２２】また、前記デッドタイム５に再現性がない
ため、アンダーカット6aの量もエッチング深さと同様に
再現性が悪い。Further, since the dead time 5 has no reproducibility, the amount of the undercut 6a is poor in reproducibility as well as the etching depth.

【００２３】また、前記GaAsMESFETやGaAsMODFETに必要
なリセス構造３は、深さが数百から千数百オングストロ
ームで、パターン幅が0.1μm〜1.5μm程度であり、従来
のガス系では、このような寸法のリセス構造３を再現性
良く形成することが困難であった。Further, the recess structure 3 required for the GaAs MESFET or GaAs MODFET has a depth of several hundreds to several hundreds of angstroms and a pattern width of about 0.1 μm to 1.5 μm. It was difficult to form the dimensional recess structure 3 with good reproducibility.

【００２４】更に、GaAs基板１の表面を微視的に見た場
合、GaAs基板１における表面内の各場所でのデッドタイ
ム５が各場所での表面状態によって異なるために、各場
所でのエッチング開始に時間的な差が生じて、エッチン
グ後の表面の平滑性が悪く凹凸を生じ易いという問題が
ある。Further, when the surface of the GaAs substrate 1 is viewed microscopically, since the dead time 5 at each location on the surface of the GaAs substrate 1 differs depending on the surface condition at each location, etching at each location is performed. There is a problem in that there is a time difference in the start, and the smoothness of the surface after etching is poor and unevenness is likely to occur.

【００２５】また、BCl₃を単独で用いてRIE法でGaAs基
板１をエッチングした場合、蒸気圧の低いGaF₃を生じな
いためにデッドタイム５がない。しかし、Ｆが存在しな
いためにAlGaAs層上のGaAs層のみを選択的にエッチング
することはできない。また、図12に示すように、下方の
パターン幅が上方のパターン幅より広いオーバーハング
6bを生じやすいという問題がある。When the GaAs substrate 1 is etched by the RIE method using BCl ₃ alone, there is no dead time 5 because GaF ₃ having a low vapor pressure is not produced. However, since F is not present, it is not possible to selectively etch only the GaAs layer on the AlGaAs layer. Also, as shown in Fig. 12, the overhang in which the lower pattern width is wider than the upper pattern width
There is a problem that 6b tends to occur.

【００２６】また、前記GaAs基板１をRIE法でエッチン
グした場合、GaAs基板１の表面に入射するイオンの衝撃
によって、基板表面に損傷を生じて、GaAs基板１の表面
付近におけるキャリアの密度と移動度が減少して素子特
性が劣化するという問題がある。When the GaAs substrate 1 is etched by the RIE method, the surface of the GaAs substrate 1 is damaged by the impact of ions incident on the surface of the GaAs substrate 1, and the carrier density and movement near the surface of the GaAs substrate 1 are caused. However, there is a problem that the device characteristics are deteriorated due to a decrease in the degree.

【００２７】本発明は、斯かる点に鑑みてなされたもの
で、デッドタイムをなくし、エッチング深さ及びアンダ
ーカットの再現性を向上させると共に、基板表面の円滑
性を向上させ、且つ素子特性の向上を図ることを目的と
するものである。The present invention has been made in view of the above points, and eliminates dead time, improves reproducibility of etching depth and undercut, improves smoothness of the substrate surface, and improves device characteristics. The purpose is to improve.

【００２８】[0028]

【課題を解決するための手段】前記目的を達成するため
に、本発明が講じた手段は、構成元素にClを含むガス
と、Ｃ、Ｈ及びＦの３元素から構成されるガスとを含む
混合ガスに高周波電力を印加し、前記混合ガス中に発生
させたプラズマ中に、GaAsより成る基板の表面を晒し、
前記基板の表面をエッチングする。Means for Solving the Problems In order to achieve the above object, means taken by the present invention include a gas containing Cl as a constituent element and a gas composed of three elements of C, H and F. Applying high frequency power to the mixed gas, exposing the surface of the substrate made of GaAs to the plasma generated in the mixed gas,
The surface of the substrate is etched.

【００２９】また、前記GaAsより成る基板に代えて、半
絶縁性基板上にAlGaAs層及びGaAs層を順に成長させて成
る基板の表面を晒し、該基板のGaAs層のみを選択的にエ
ッチングする。Further, instead of the substrate made of GaAs, the surface of a substrate formed by sequentially growing an AlGaAs layer and a GaAs layer on a semi-insulating substrate is exposed, and only the GaAs layer of the substrate is selectively etched.

【００３０】更に、前記エッチングした後の基板を有機
アルカリ水溶液で洗浄する。 Furthermore, cleaning the substrate after the etching with organic alkaline aqueous solution.

【００３１】また、GaAsMESFET又はGaAsMODFETにおい
て、前記エッチング方法でゲート電極を設ける配置部分
の基板の表面をエッチングして前記配置部分に窪みを設
けた後に、ゲート電極を形成する。又は、GaAsMESFET又
はGaAsMODFETにおいて、前記方法で基板の表面をエッチ
ングした後、基板を400℃以上で600℃以下の温度でアニ
ールする。 In the GaAs MESFET or GaAs MODFET, the gate electrode is formed after the surface of the substrate where the gate electrode is to be provided is etched by the above-described etching method to form a recess in the above-mentioned arrangement. Alternatively, in GaAs MESFET or GaAs MODFET, after the surface of the substrate is etched by the above method, the substrate is annealed at a temperature of 400 ° C. or higher and 600 ° C. or lower .

【００３２】また、前記混合ガスは、BCl ₃ とCHF ₃ とを含
むガスより構成され、また、前記CHF ₃ ガスの分圧比は、
10％以上でかつ60％以下であり、また、前記エッチング
した後の基板を有機アルカリ水溶液で洗浄する。 Further, the mixed gas containing a BCl ₃ and CHF ₃
Gas, and the partial pressure ratio of the CHF ₃ gas is
And 10% or more is 60% or less, also for cleaning a substrate after the etching with organic alkaline aqueous solution.

【００３３】[0033]

【作用】前記構成により本発明では、Ｃ、Ｈ、Ｆからな
るガスの１例としてCHF₃があり、このCHF₃は、高周波放
電によって、以下の(1)式から(6)式のように解離する。In the present invention having the above-mentioned structure, CHF ₃ is an example of the gas consisting of C, H, and F, and this CHF ₃ is changed from the following formulas (1) to (6) by high frequency discharge. Dissociate.

【００３４】 CHF₃←→CHF₂+F ……(1) CHF₂←→CHF+F ……(2) CHF←→CH+F ……(3) CHF₃←→CF₃+H ……(4) CF₃←→CF₂+F ……(5) CF₂←→CF+F ……(6) H+F←→HF ……(7) 前記(7)式において、右辺に生じるHFは非常に解離エネ
ルギーが大きいために(7)式の化学平衡はほとんど右辺
に片寄る。このためにCHF₃の解離では、Ｈを含まないＦ
化合物の解離後の状態と比較して、Ｆラジカル濃度が低
くなる。このためにデッドタイムを生じさせるGaF₃を生
成しにくい。この結果、BCl₃の解離で生じたClラジカ
ル、又はClイオンがGaAsと放電の開始後すぐに反応する
ためにデッドタイムを生じない。CHF ₃ ← → CHF ₂ + F …… (1) CHF ₂ ← → CHF + F …… (2) CHF ← → CH + F …… (3) CHF ₃ ← → CF ₃ + H …… ( 4) CF ₃ ← → CF ₂ + F …… (5) CF ₂ ← → CF + F …… (6) H + F ← → HF …… (7) In the above equation (7), the HF generated on the right side is Since the dissociation energy is so large, the chemical equilibrium of Eq. (7) is almost biased to the right side. Therefore, in CHF ₃ dissociation, H-free F
The F radical concentration is lower than that in the state after the compound is dissociated. Therefore, it is difficult to generate GaF ₃ that causes dead time. As a result, Cl radicals or Cl ions generated by the dissociation of BCl ₃ react with GaAs immediately after the start of discharge, so that no dead time occurs.

【００３５】更に、(7)式の反応が右辺に片寄るため
に、(1)式から(6)式において右辺のＨとＦが不足するた
めに(1)式から(6)式の化学平衡も右辺に片寄る。このた
め、CHF、CH、CF₂、CFなどの濃度が高くなる。これらの
成分は不対電子対が２以上あるために重合して高分子膜
（以下、ポリマー）を生じる。Further, since the reaction of the formula (7) is biased to the right side, H and F on the right side of the formulas (1) to (6) are insufficient, so that the chemical equilibrium of the formulas (1) to (6) is insufficient. Also leans to the right side. Therefore, the concentration of CHF, CH, CF ₂ , CF, etc. becomes high. Since these components have two or more unpaired electron pairs, they polymerize to form a polymer film (hereinafter, polymer).

【００３６】RIE法において、基板の表面は、イオンの
照射に晒されるために前記高分子膜は分解して堆積しに
くいが、エッチングによって掘られた窪みの側壁部に
は、イオンが照射され難いために前記側壁部には前記高
分子膜が堆積する。このためにエッチング中における基
板の窪みの側壁は、前記高分子膜によって保護されるた
めに横方向にエッチングされずアンダーカットのない断
面形状が得られる。In the RIE method, the polymer film is not easily decomposed and deposited on the surface of the substrate because it is exposed to the irradiation of ions, but the side walls of the recesses dug by etching are not easily irradiated with ions. Therefore, the polymer film is deposited on the sidewall portion. For this reason, the side wall of the recess of the substrate during etching is protected by the polymer film, so that it is not laterally etched and a cross-sectional shape without undercut is obtained.

【００３７】このように、ＨとＦとを含むＣ化合物のガ
スを、BCl₃などのClを含むガスに混合して用いると、過
剰のＦラジカルが生じないためにデッドタイムがなく、
また、側壁保護膜を生じるために、オーバーハングのな
い垂直なエッチング形状が得られる。また、プラズマ中
に適度なＦを含むので、AlGaAs層上のGaAs層のみを選択
的にエッチングすることができる。更に、前記側壁の高
分子膜の保護膜は、有機アルカリ水溶液の洗浄により除
去される。As described above, when the gas of the C compound containing H and F is mixed with the gas containing Cl such as BCl _{3 and the} like, excess F radicals are not generated, and there is no dead time.
Further, since the side wall protective film is formed, a vertical etching shape without overhang can be obtained. Moreover, since the plasma contains an appropriate amount of F, only the GaAs layer on the AlGaAs layer can be selectively etched. Further, the protective film of the polymer film of the side wall is removed by washing organic alkaline aqueous solution.

【００３８】また、本発明のエッチング方法では、デッ
ドタイムがなく、且つアンダーカットのない垂直な断面
形状が得られので、RIE法によってGaAsMESFET又はGaAsM
ODFETのゲート電極を設ける配置部分のリセス構造を形
成に用いた場合、エッチング深さの面内均一性が良好で
且つリセス幅を正確に制御することができる。Further, since the etching method of the present invention can obtain a vertical cross-sectional shape with no dead time and no undercut, a GaAs MESFET or GaAsM is formed by the RIE method.
When the recess structure of the portion where the gate electrode of the ODFET is provided is used for forming, the in-plane uniformity of the etching depth is good and the recess width can be accurately controlled.

【００３９】また、エッチング後の基板を摂氏400度以
上で600度以下でアニールすることにより、GaAs層及びA
lGaAs層を積層したヘテロ接合を持つGaAsMODFETにおい
ても、GaAs層とAlGaAs層との界面の２次元電子ガスを損
なうことなく、エッチング時に発生した損傷を回復させ
て、素子特性の劣化を防ぐことができる。Further, the substrate after etching is 400 degrees Celsius or more.
By annealing above 600 ° C, the GaAs layer and A
Even in a GaAs MODFET having a heterojunction in which lGaAs layers are stacked, it is possible to recover the damage generated during etching without damaging the two-dimensional electron gas at the interface between the GaAs layer and the AlGaAs layer, and prevent the deterioration of device characteristics. .

【００４０】[0040]

【実施例】以下、本発明の実施例を図面に基づき詳細に
説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.

【００４１】図１乃至図３は、本発明の１実施例におけ
るGaAsエッチングの工程断面図を示す。図１において、
７はGaAsよりなる基板、もしくは、半絶縁性GaAs基板上
にAlGaAs層とGaAs層とを順次成長させた基板であり、２
はエッチングマスクで、ここではSiO₂膜を用いている。
８はエッチング中に堆積したポリマー、９はエッチング
によって形成されたパターン断面で、ゲート電極を設け
る配置部分に形成された窪みであるリセス構造である。1 to 3 are sectional views showing the steps of GaAs etching in one embodiment of the present invention. In FIG.
Reference numeral 7 denotes a substrate made of GaAs, or a substrate in which an AlGaAs layer and a GaAs layer are sequentially grown on a semi-insulating GaAs substrate.
Is an etching mask, and a SiO ₂ film is used here.
Reference numeral 8 is a polymer deposited during etching, and 9 is a cross-section of a pattern formed by etching, which is a recess structure which is a recess formed in an arrangement portion where a gate electrode is provided.

【００４２】図１乃至図３において、GaAsよりなる基板
７、もしくは、半絶縁性GaAs基板上にAlGaAs層とGaAs層
とを順次成長させた基板７上にSiO₂を成長させる。尚、
AlGaAs層におけるAlAsとGaAsの混晶比は、AlAs:GaAs=1:
4とした。1 to 3, SiO ₂ is grown on the substrate 7 made of GaAs or on the substrate 7 in which an AlGaAs layer and a GaAs layer are sequentially grown on a semi-insulating GaAs substrate. still,
The mixed crystal ratio of AlAs and GaAs in the AlGaAs layer is AlAs: GaAs = 1:
It was 4.

【００４３】前記SiO₂上にサブミクロンのパターン幅の
レジストパターンを形成した後、レジストパターンをマ
スクとしてSiO₂をCHF₃とO₂の混合ガスを用いたRIE法で
エッチングした後、レジストをアッシングで除去して、
SiO₂のエッチングマスク２を形成する。[0043] The after forming a resist pattern of the pattern width of submicron on SiO _2, after a SiO ₂ using the resist pattern as a mask was etched by RIE using a mixed gas of CHF ₃ and O _2, ashing the resist Remove with
An etching mask 2 of SiO ₂ is formed.

【００４４】図２において、SiO₂のエッチングマスク２
を用いて、下地の基板７をエッチングする。エッチング
ガスとしてはBCl₃とCHF₃の混合ガスを用い、平行平板型
のRIE装置でエッチングした。CHF₃の分圧比は０％から7
0％とし、圧力は30mTorrから100mTorrとし、13.56MHzの
高周波電力は30Wから100Wとした。In FIG. 2, SiO ₂ etching mask 2
The underlying substrate 7 is etched by using. A mixed gas of BCl ₃ and CHF ₃ was used as an etching gas, and etching was performed by a parallel plate type RIE device. The partial pressure ratio of CHF ₃ is 0% to 7
The pressure was 0%, the pressure was 30 mTorr to 100 mTorr, and the high frequency power of 13.56 MHz was 30 W to 100 W.

【００４５】基板７として半絶縁性GaAs基板上にAlGaAs
層及びGaAs層を順次成長させた基板を用いた場合、エッ
チング速度は、AlGaAs層が露出した時点で急激に小さく
なり、これ以上の深さにはほとんどエッチングされな
い。As the substrate 7, AlGaAs is formed on a semi-insulating GaAs substrate.
When a substrate in which a layer and a GaAs layer are sequentially grown is used, the etching rate sharply decreases when the AlGaAs layer is exposed, and is hardly etched to a depth beyond this.

【００４６】エッチング後のパターンの断面形状におい
て、図２に示すように、SiO₂エッチングマスク２及び基
板７のリセス構造９の側壁にポリマー８の堆積が認め
ら、エッチング底面であるリセス構造９の底面にも若干
のポリマー８の堆積が認められた。In the cross-sectional shape of the pattern after etching, as shown in FIG. 2, deposition of the polymer 8 was observed on the sidewalls of the recess structure 9 of the SiO ₂ etching mask 2 and the substrate 7, and the recess structure 9 which is the etching bottom surface was formed. A slight amount of polymer 8 was also found on the bottom surface.

【００４７】そこで、エッチングした基板７を有機アル
カリ水溶液であるTMAH(Tetra Methyl Ammonium Hydroxi
de)の2.38％水溶液で洗浄し、このポリマー８は除去す
ることが可能であり、図３に示すように、エッチングパ
ターンのリセス構造９の断面形状を得られる。従来の方
法でRIE法によってエッチングした場合に見られるアン
ダーカット及びオーバーハングは全く生じない。[0047] Therefore, the substrate 7 was etched an organic alkaline aqueous solution TMAH (Tetra Methyl Ammonium Hydroxi
This polymer 8 can be removed by washing with a 2.38% aqueous solution of de), and a cross-sectional shape of the recess structure 9 having an etching pattern can be obtained as shown in FIG. The undercuts and overhangs seen when etching by the RIE method in the conventional method do not occur at all.

【００４８】図４は、BCl₃とCHF₃の混合ガスを用いたRI
E法によるエッチング時間とエッチング深さの関係を示
している。この図４において、縦軸はエッチング深さで
あり、横軸はエッチング時間である。そして、BCl₃とCH
F₃の流量は、それぞれ15cm³/min、10cm³/minであり、圧
力は30mTorrである。高周波電力は13.56MHzで50Wであ
る。図１乃至図３に示す方法によって基板７をエッチン
グした後、エッチングマスク２をBHFで除去してエッチ
ング深さを段差計で測定した。実線10は、GaAsよりなる
基板７に対するエッチング特性で、図４から明らかなよ
うに、従来のようなデッドタイム５は生じない。また、
図４における点線11は、AlGaAs層上に1400AのGaAs層を
成長させた基板７のエッチング特性で、エッチング深さ
がAlGaAs層に達した時点でエッチング速度（グラフの傾
き）は急激に低下する。そして、AlGaAsのエッチング速
度に対するGaAsのエッチング速度は約40倍である。ま
た、SiO₂のエッチング速度に対するGaAsのエッチング速
度は約20倍である。FIG. 4 shows RI using a mixed gas of BCl ₃ and CHF _3.
The relationship between the etching time and the etching depth by the E method is shown. In FIG. 4, the vertical axis represents the etching depth and the horizontal axis represents the etching time. And BCl ₃ and CH
The flow rate of F ₃ are each 15cm ³ / min, a 10 cm ³ / min, the pressure is 30 mTorr. High frequency power is 50W at 13.56MHz. After etching the substrate 7 by the method shown in FIGS. 1 to 3, the etching mask 2 was removed with BHF, and the etching depth was measured with a step gauge. The solid line 10 is the etching characteristic for the substrate 7 made of GaAs, and as is apparent from FIG. 4, the dead time 5 as in the conventional case does not occur. Also,
The dotted line 11 in FIG. 4 shows the etching characteristics of the substrate 7 in which the GaAs layer of 1400 A is grown on the AlGaAs layer, and the etching rate (gradient of the graph) sharply decreases when the etching depth reaches the AlGaAs layer. The etching rate of GaAs is about 40 times that of AlGaAs. The etching rate of GaAs is about 20 times that of SiO ₂ .

【００４９】また、図４において、エッチング時間と共
に実線10のグラフの傾き、つまり、エッチング速度は低
下している。これは、エッチングの進行と同時にエッチ
ング部分の底面にもポリマー８が堆積しているためであ
る。高周波電力を100Wとした場合にはこの現象は見られ
なかった。これは、高周波電力の増大により、エッチン
グ面に入射するイオンのエネルギーが大きくなり、堆積
したポリマー８が分解されるためである。Further, in FIG. 4, the slope of the graph of the solid line 10, that is, the etching rate decreases with the etching time. This is because the polymer 8 is deposited on the bottom surface of the etched portion as the etching proceeds. This phenomenon was not observed when the high frequency power was 100 W. This is because the increase in the high frequency power increases the energy of the ions incident on the etching surface and decomposes the deposited polymer 8.

【００５０】図５は、混合ガスのCHF₃の分圧比を変化さ
せた場合のGaAsとAl0.2Ga0.8Asのエッチングレートの変
化を示している。この図５において、縦軸はエッチング
レート、横軸はCHF₃の分圧比で、12はGaAsのエッチング
レートの変化を示し、13はAl0.2Ga0.8Asのエッチングレ
ートの変化を示している。そして、圧力は30mTorrであ
り、高周波電力は50Wで実験した。FIG. 5 shows changes in the etching rates of GaAs and Al0.2Ga0.8As when the partial pressure ratio of CHF _{3 in} the mixed gas is changed. In FIG. 5, the vertical axis represents the etching rate, the horizontal axis represents the partial pressure ratio of CHF ₃ , 12 represents the change in the GaAs etching rate, and 13 represents the change in the Al0.2Ga0.8As etching rate. The pressure was 30 mTorr and the high frequency power was 50 W.

【００５１】この図５において、GaAsのエッチレート
は、CHF₃の分圧比が40％までCHF₃の分圧比の増加と共に
大きくなる。また、このCHF₃の分圧比が10％以上で、ポ
リマー８によるリセス構造９の側壁の保護効果が現われ
る。そして、CHF₃の分圧比が40％を越えると、GaAsのエ
ッチレートは減少し始め、60％以上では急激に小さくな
る。これは、CHF₃の分圧比の増加により、被エッチング
面にポリマー８が堆積するためである。[0051] In FIG. 5, GaAs etch rate, the partial pressure ratio of CHF ₃ increases with increasing partial pressure ratio of CHF ₃ to 40%. Further, when the partial pressure ratio of CHF ₃ is 10% or more, the effect of protecting the side wall of the recess structure 9 by the polymer 8 appears. Then, when the partial pressure ratio of CHF ₃ exceeds 40%, the etching rate of GaAs begins to decrease, and when it exceeds 60%, it rapidly decreases. This is because the polymer 8 is deposited on the surface to be etched due to the increase in the partial pressure ratio of CHF ₃ .

【００５２】一方、Al0.2Ga0.8Asのエッチレートは、CH
F₃の分圧比の増加と共に急速に小さくなり、CHF₃の分圧
比が10％でGaAsに対するエッチングレートは約1/2にな
る。そして、CHF₃の分圧比が40％でエッチングレートは
最小になり、40％以上の分圧比ではエッチングレートは
若干増加する。これは、CHF₃の分圧比の増加に従い、プ
ラズマと被エッチング基板１間の自己バイアス電圧が上
昇して、スパッタリング作用によって、AlGaAs表面に形
成されたAlF₃などのエッチング障壁層が除去されるため
である。AlAsの混晶比が増加したときには、図５と比較
してAlGaAsのエッチレートは低下する。On the other hand, the etching rate of Al0.2Ga0.8As is CH
It rapidly decreases with an increase in the F ₃ partial pressure ratio, and when the CHF ₃ partial pressure ratio is 10%, the etching rate for GaAs is reduced to about 1/2. When the partial pressure ratio of CHF ₃ is 40%, the etching rate becomes minimum, and when the partial pressure ratio of 40% or more, the etching rate slightly increases. This is because the self-bias voltage between the plasma and the substrate to be etched 1 increases as the partial pressure ratio of CHF ₃ increases, and the etching barrier layer such as AlF ₃ formed on the AlGaAs surface is removed by the sputtering action. Is. When the mixed crystal ratio of AlAs increases, the etching rate of AlGaAs decreases as compared with FIG.

【００５３】従って、この図５の結果から、BCl₃とCHF₃
との混合ガス系を用いた場合、CHF₃の分圧比が10％以上
で、60％以下の範囲で良好なエッチング特性が得られる
ことが明らかとなる。Therefore, from the result of FIG. 5, BCl ₃ and CHF ₃
When a mixed gas system of and is used, it becomes clear that good etching characteristics can be obtained when the partial pressure ratio of CHF ₃ is 10% or more and 60% or less.

【００５４】図６は、リセスエッチング工程に本発明の
選択エッチング法を用いて形成したゲート電極長が0.25
μｍのGaAsMODFETにおいて、エッチング中に受けた損傷
のアニールによる回復度合いのアニール温度の異存性を
示している。この図６において、横軸はアニール温度
で、縦軸は従来のウエットエッチングでリセス構造９を
形成したゲート電極長が0.25μｍのGaAsMODFETの相互コ
ンダクタンスに対する前記ゲート電極長が0.25μｍのGa
AsMODFETの相互コンダクタンス(gm)の比である。そし
て、Ar雰囲気で30分間アニールした。FIG. 6 shows that the length of the gate electrode formed by the selective etching method of the present invention in the recess etching step is 0.25.
In the μm GaAs MODFET, it shows the existence of different annealing temperatures for the degree of recovery of damage caused by etching by annealing. In FIG. 6, the horizontal axis is the annealing temperature, and the vertical axis is the Ga of which the gate electrode length is 0.25 μm with respect to the transconductance of a GaAs MODFET having a recess structure 9 formed by conventional wet etching and a gate electrode length of 0.25 μm.
It is the ratio of the transconductance (gm) of AsMODFET. Then, it was annealed in an Ar atmosphere for 30 minutes.

【００５５】図６において、相互コンダクタンス(gm)
は、摂氏300度より急速に回復し、摂氏400度から摂氏60
0度までの間で、ウエットエッチングで形成したGaAsMOD
FETの95％以上に回復する。しかし、相互コンダクタン
ス(gm)は、摂氏700度では劣化する。これはAlGaAs層のA
lが拡散を始め、AlGaAs層と下地の真性GaAsとの界面に
生じる２次元電子ガスの密度が低下することが原因であ
る。従って、RIE法によるエッチング後の損傷回復のた
めのアニールは、摂氏600度以下で行なう必要がある。In FIG. 6, transconductance (gm)
Recovers more rapidly than 300 degrees Celsius, from 400 degrees Celsius to 60 degrees Celsius
GaAs MOD formed by wet etching up to 0 degree
Recovers over 95% of FET. However, the transconductance (gm) deteriorates at 700 degrees Celsius. This is A of AlGaAs layer
This is because l begins to diffuse and the density of the two-dimensional electron gas generated at the interface between the AlGaAs layer and the underlying intrinsic GaAs decreases. Therefore, annealing for damage recovery after etching by the RIE method needs to be performed at 600 ° C. or less.

【００５６】[0056]

【発明の効果】以上のように、本発明によれば、構成元
素にClを含むガス、例えば、BCl₃と、Ｃ、Ｈ、Ｆからな
るガス、例えば、CHF₃との混合ガスを用いてエッチング
するようにしたゝめに、GaF₃が生成し難いので、デッド
タイムの発生を防止することができる。As described above, according to the present invention, a mixed gas of a gas containing Cl as a constituent element, for example, BCl ₃ and a gas containing C, H, F, for example, CHF ₃ is used. Since it is difficult to generate GaF ₃ by etching, it is possible to prevent the occurrence of dead time.

【００５７】また、窪み等のエッチング部分に高分子膜
の保護膜が生じることから、アンダーカットやオーバー
ハングを防止することができる。Further, since the protective film of the polymer film is formed on the etched portion such as the depression, undercut and overhang can be prevented.

【００５８】また、プラズマ中に適度なＦを含むので、
AlGaAs層上のGaAs層のみを選択的にエッチングすること
ができる。Since the plasma contains an appropriate amount of F,
Only the GaAs layer on the AlGaAs layer can be selectively etched.

【００５９】また、デッドタイムがなく、且つアンダー
カットのない垂直な断面形状が得られので、RIE法によ
ってGaAsMESFET又はGaAsMODFETのゲート電極を設ける配
置部分のリセス構造を形成に用いた場合、エッチング深
さの面内均一性を良好なものとすることができ、且つリ
セス幅を正確に制御することができる。この結果、従来
よりも微細な電極構造をもったGaAsMESFETやGaAsMODFET
を高い精度で形成することができる。Further, since a vertical cross-sectional shape having no dead time and no undercut can be obtained, when the recess structure of the arrangement portion where the gate electrode of GaAs MESFET or GaAs MODFET is provided is formed by the RIE method, the etching depth is The in-plane uniformity can be improved, and the recess width can be accurately controlled. As a result, GaAs MESFETs and GaAs MODFETs with finer electrode structures than conventional
Can be formed with high accuracy.

【００６０】また、エッチング後の基板を摂氏400度以
上で600度以下でアニールすることにより、GaAs層及びA
lGaAs層を積層したヘテロ接合を持つGaAsMODFETにおい
ても、GaAs層とAlGaAs層との界面の２次元電子ガスを損
なうことなく、エッチング時に発生した損傷を回復させ
て、素子特性の劣化を防ぐことができる。Further, the substrate after etching is set to 400 ° C. or more.
By annealing above 600 ° C, the GaAs layer and A
Even in a GaAs MODFET having a heterojunction in which lGaAs layers are stacked, it is possible to recover the damage generated during etching without damaging the two-dimensional electron gas at the interface between the GaAs layer and the AlGaAs layer, and prevent the deterioration of device characteristics. .

【００６１】また、前記エッチングした後に基板を有機
アルカリ水溶液の洗浄するので、窪み等における高分子
膜の保護膜を完全に除去することができる。[0061] Also, since the cleaning of organic alkaline aqueous solution of the substrate after the etching, it is possible to completely remove the protective film of the polymer film in the depression and the like.

【図面の簡単な説明】[Brief description of drawings]

【図１】GaAsエッチングにおけるエッチングマスク形成
時の工程断面図である。FIG. 1 is a process cross-sectional view when forming an etching mask in GaAs etching.

【図２】GaAsエッチングにおけるエッチング時の工程断
面図である。FIG. 2 is a process sectional view during etching in GaAs etching.

【図３】GaAsエッチングにおける洗浄後の工程断面図で
ある。FIG. 3 is a process cross-sectional view after cleaning in GaAs etching.

【図４】BCl₃とCHF₃の３混合ガスを用いたRIE法による
エッチング時間とエッチング深さとの関係を示す特性図
である。FIG. 4 is a characteristic diagram showing the relationship between etching time and etching depth by the RIE method using a mixed gas of BCl ₃ and CHF ₃ .

【図５】BCl₃とCHF₃の混合ガスを用いたRIE法によるCHF
₃の分圧比とGaAs及びAlGaAsのエッチレートとの関係を
示す特性図である。FIG. 5: CHF by RIE method using a mixed gas of BCl ₃ and CHF ₃
FIG. 3 is a characteristic diagram showing the relationship between the partial pressure ratio of ₃ and the etching rates of GaAs and AlGaAs.

【図６】アニール温度に対する相互コンダクタンスの回
復割合の関係を示す特性図である。FIG. 6 is a characteristic diagram showing a relationship of a mutual conductance recovery ratio with respect to an annealing temperature.

【図７】従来のGaAsMESFETのゲート電極付近におけるエ
ッチングマスク形成時の工程断面図である。FIG. 7 is a process cross-sectional view when forming an etching mask near the gate electrode of a conventional GaAs MESFET.

【図８】従来のGaAsMESFETのゲート電極付近におけるエ
ッチングした後の工程断面図である。FIG. 8 is a process cross-sectional view after etching in the vicinity of the gate electrode of a conventional GaAs MESFET.

【図９】従来のGaAsMESFETのゲート電極形成後の工程断
面図である。FIG. 9 is a process cross-sectional view after forming a gate electrode of a conventional GaAs MESFET.

【図１０】従来のBCl₃とSF₆の混合ガスを用いたRIE法で
のGaAsエッチングのエッチング時間とエッチング深さと
の関係を示す特性図である。FIG. 10 is a characteristic diagram showing a relationship between etching time and etching depth of GaAs etching by the RIE method using a conventional mixed gas of BCl ₃ and SF ₆ .

【図１１】従来のガス系を用いてRIE法によりGaAs基板
をエッチングした後の断面図である。FIG. 11 is a cross-sectional view after etching a GaAs substrate by a RIE method using a conventional gas system.

【図１２】従来のガス系を用いてRIE法によりGaAs基板
をエッチングした後の断面図である。FIG. 12 is a cross-sectional view after etching a GaAs substrate by a RIE method using a conventional gas system.

【符号の説明】[Explanation of symbols]

2 エッチングマスク 7 基板 8 ポリマー 9 リセス構造（窪み） 2 Etching mask 7 substrate 8 polymer 9 Recess structure (dent)

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 構成元素にClを含むガスと、Ｃ、Ｈ及び
Ｆの３元素から構成されるガスとを含む混合ガスに高周
波電力を印加し、前記混合ガス中に発生させたプラズマ
中に、GaAsより成る基板の表面を晒し、前記基板の表面
をエッチングし、エッチングした後の基板を有機アルカ
リ水溶液で洗浄することを特徴とするエッチング方法。1. A high frequency power is applied to a mixed gas containing a gas containing Cl as a constituent element and a gas composed of three elements of C, H and F, and the mixed gas is generated in the plasma generated in the mixed gas. , exposing the surface of the substrate made of GaAs, the surface of the substrate is etched, the substrate after etching an organic alk
An etching method characterized by cleaning with an aqueous solution . 【請求項２】 構成元素にClを含むガスと、Ｃ、Ｈ及び
Ｆの３元素から構成されるガスとを含む混合ガスに高周
波電力を印加し、前記混合ガス中に発生させたプラズマ
中に、半絶縁性基板上にAlGaAs層及びGaAs層を順に成長
させて成る基板の表面を晒し、該基板のGaAs層のみを選
択的にエッチングし、エッチングした後の基板を有機ア
ルカリ水溶液で洗浄することを特徴とするエッチング方
法。2. High frequency power is applied to a mixed gas containing a gas containing Cl as a constituent element and a gas composed of three elements of C, H and F, and the mixed gas is generated in the plasma generated in the mixed gas. Exposing the surface of a substrate obtained by sequentially growing an AlGaAs layer and a GaAs layer on a semi-insulating substrate, selectively etching only the GaAs layer of the substrate, and then etching the substrate.
An etching method characterized by cleaning with an aqueous solution of Lucari . 【請求項３】 構成元素にClを含むガスと、Ｃ、Ｈ及び
Ｆの３元素から構成されるガスとを含む混合ガスに高周
波電力を印加し、前記混合ガス中に発生させたプラズマ
中に、GaAsより成るGaAsMESFETの基板の表面を晒し、前
記基板の表面をエッチングし、 その後、前記基板を400℃以上で600℃以下の温度でアニ
ールすることを特徴とする半導体装置の製造方法。3. A high frequency power is applied to a mixed gas containing a gas containing Cl as a constituent element and a gas composed of three elements of C, H and F, and the mixed gas is generated in the plasma generated in the mixed gas. A method for manufacturing a semiconductor device, which comprises exposing the surface of a substrate of a GaAs MESFET made of GaAs, etching the surface of the substrate, and then annealing the substrate at a temperature of 400 ° C. or higher and 600 ° C. or lower. 【請求項４】 構成元素にClを含むガスと、Ｃ、Ｈ及び
Ｆの３元素から構成されるガスとを含む混合ガスに高周
波電力を印加し、前記混合ガス中に発生させたプラズマ
中に、半絶縁性基板上にAlGaAs層及びGaAs層を順に成長
させて成るGaAsMODFETの基板の表面を晒し、前記基板の
GaAs層のみをエッチングし、 その後、前記基板を400℃以上で600℃以下の温度でアニ
ールすることを特徴とする半導体装置の製造方法。4. A high frequency power is applied to a mixed gas containing a gas containing Cl as a constituent element and a gas composed of three elements of C, H and F, and the mixed gas is generated in the plasma generated in the mixed gas. Exposing the surface of a substrate of a GaAs MODFET formed by sequentially growing an AlGaAs layer and a GaAs layer on a semi-insulating substrate,
A method of manufacturing a semiconductor device, which comprises etching only the GaAs layer and then annealing the substrate at a temperature of 400 ° C. or higher and 600 ° C. or lower. 【請求項５】 請求項３又は４記載の半導体装置の製造
方法において、 混合ガスは、BCl₃とCHF₃とを含むガスより構成されてい
ることを特徴とする半導体装置の製造方法。5. The method for manufacturing a semiconductor device according to claim 3 or 4 , wherein the mixed gas is composed of a gas containing BCl ₃ and CHF ₃ . 【請求項６】 請求項５記載の半導体装置の製造方法に
おいて、 CHF₃ガスの分圧比は、10％以上でかつ60％以下であるこ
とを特徴とする半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 5 , wherein the partial pressure ratio of CHF ₃ gas is 10% or more and 60% or less. 【請求項７】 請求項３〜６の何れか１記載の半導体装
置の製造方法において、 エッチングした後の基板を有機アルカリ水溶液で洗浄す
ることを特徴とする半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to any one of claims 3-6, a method of manufacturing a semiconductor device, which comprises cleaning a substrate after etching with organic alkaline aqueous solution.