JP3412456B2 - 自動利得制御装置 - Google Patents
自動利得制御装置Info
- Publication number
- JP3412456B2 JP3412456B2 JP17358597A JP17358597A JP3412456B2 JP 3412456 B2 JP3412456 B2 JP 3412456B2 JP 17358597 A JP17358597 A JP 17358597A JP 17358597 A JP17358597 A JP 17358597A JP 3412456 B2 JP3412456 B2 JP 3412456B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- state
- gain control
- error
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はテレビ、ビデオテー
プレコーダ等で、映像信号の利得を調整するために用い
られる、自動利得制御装置に関するものである。 【0002】 【従来の技術】従来、自動利得制御装置は特開平5−7
5895号公報に記載されたものが知られている。 【0003】図3に従来の自動利得制御装置のブロック
図を示す。図3において、11は利得調整手段、12は
AD変換手段、13は誤差レベル検出手段、18はDA
変換手段、19はアナログ映像信号入力端子、110は
ディジタル映像信号出力端子、31は変換手段である。
以下、図3を用いて従来の自動利得制御装置について説
明する。 【0004】端子19より入力されたアナログ映像信号
は、利得調整手段11で最適な利得に調整され、AD変
換手段12でアナログ−ディジタル変換され、ディジタ
ル映像信号となり端子110より出力される。この後デ
ィジタル映像信号には、YC分離等のディジタル信号処
理が施される。 【0005】一方、ディジタル映像信号の信号レベルと
基準レベルとの差を、誤差レベル検出手段13で検出す
る。図4に誤差レベル検出手段13の構成例を示す。図
4において、41は同期分離回路、42はシンクチップ
レベル検出回路、43はペデスタルレベル検出回路、4
4、45は減算器、46はディジタル映像信号入力端子
である。 【0006】同期分離回路41は、端子46から入力さ
れるディジタル映像信号より水平同期信号を分離する。
図5(a)にディジタル映像信号の例、図5(b)に分
離された水平同期信号の例を示す。シンクチップレベル
検出回路42では、水平同期信号を基準にして図5
(c)に示すようなパルスを生成し、このパルスが1の
期間ディジタル映像信号を積分して、シンクチップレベ
ルSを出力する。同様にペデスタルレベル検出回路43
では、水平同期信号を基準にして図5(d)に示すよう
なパルスを生成し、このパルスが1の期間ディジタル映
像信号を積分して、ペデスタルレベルPを出力する。減
算器44でP−Sを計算し、同期信号の長さ、すなわち
ディジタル映像信号のレベルL=P−Sを求める。これ
と基準レベルL0との差を減算器45で求め、誤差信号
L−L0を出力する。 【0007】変換手段31は、誤差信号L−L0をディ
ジタル利得制御信号に変換して出力する。 【0008】図6に変換手段31の構成例を示す。図6
において、210は符号判別回路、211は選択回路、
213は加算器、214はフリップフロップ、215は
誤差信号入力端子、216はディジタル利得制御信号出
力端子である。 【0009】端子215より入力される誤差信号L−L
0の符号が正か負か0かを符号判別回路210で判別す
る。L−L0>0の時、選択回路211では−1が選択
される。このため加算器213、フリップフロップ21
4で構成されるカウンタの値が1小さくなる。すなわち
端子216より出力されるディジタル利得制御信号の値
が1小さくなる。これをDA変換手段18によりディジ
タル−アナログ変換し、利得調整手段11の利得を可変
する。アナログ利得制御信号は以前より小さくなってい
るので、AD変換手段12に入力されるアナログ映像信
号のレベルが小さくなる。よってAD変換手段12より
出力されるディジタル映像信号のレベルが小さくなり、
誤差レベルL−L0は0に近づく。逆にL−L0<0の
時、選択回路211で1が選択されるので、同様にして
アナログ利得制御信号が以前より大きくなり、AD変換
手段12より出力されるディジタル映像信号のレベルが
大きくなって、L−L0はマイナスの方向から0に近づ
く。以上の動作を通じて、誤差レベルL−L0はしだい
に0に近づいていき、最終的に0に一致すると、符号判
別回路210がこれを検出し、選択回路211が0を選
択するため、加算器213、フリップフロップ214で
構成されるカウンタは動作を停止する。すなわち、ディ
ジタル利得制御信号が一定レベルとなり、ディジタル映
像信号の同期信号のレベルがLに等しい状態で収束す
る。実際はノイズの影響で誤差信号が完全に0に収束す
ることはなく、このためディジタル利得制御信号は誤差
信号が0になる付近で常に増減する。以上の動作によ
り、ディジタル映像信号のレベルが基準レベルに等しい
状態に自動的に調整される。 【0010】 【発明が解決しようとする課題】しかしながら上記した
従来の構成では、チャンネルの切り替え等でアナログ映
像信号が切り替わる際、ディジタル映像信号のレベルを
基準レベルに高速に収束させようとすると、ディジタル
映像信号に重畳しているノイズのために安定に収束せ
ず、これが明るさの変動(フリッカ)となって現れてし
まうという問題点を有していた。 【0011】本発明は上記従来の問題点を解決するもの
で、ディジタル映像信号のレベルを基準レベルに高速に
収束させてもフリッカにならない、自動利得制御装置を
提供することを目的とする。 【0012】 【課題を解決するための手段】この課題を解決するため
に本発明の自動利得制御装置は、アナログ利得制御信号
に応じてアナログ映像信号の利得を可変し利得が調整さ
れたアナログ映像信号を出力する利得調整手段と、前記
利得が調整されたアナログ映像信号をディジタル映像信
号に変換するAD変換手段と、前記ディジタル映像信号
の大きさを基準レベルと比較し、その差を誤差信号とし
て出力する誤差レベル検出手段と、前記誤差信号が0に
等しい期間が所定の期間を越えたことを検出し、検出結
果を一致検出信号として出力する一致検出手段と、前記
誤差信号が所定の誤差より大きい期間が所定の期間以上
となった時を検出し、検出結果を不一致検出信号として
出力する比較手段と、前記一致検出信号で一致状態に移
行し、前記不一致検出信号で不一致状態に移行し、前記
一致状態と前記不一致状態を示す状態信号を出力する状
態保持手段と、前記状態信号が前記不一致状態の時に前
記誤差信号をディジタル利得制御信号に変換して出力
し、前記状態信号が前記不一致状態から前記一致状態に
変化したときの前記ディジタル利得制御信号を保持し前
記一致状態の時に出力するレベル変換手段と、前記ディ
ジタル利得制御信号を前記アナログ利得制御信号に変換
するDA変換手段とから構成されている。 【0013】 【発明の実施の形態】本発明は、利得調整手段がアナロ
グ利得制御信号に応じてアナログ映像信号の利得を可変
し、利得が調整されたアナログ映像信号を出力する。こ
の利得が調整されたアナログ映像信号をAD変換手段で
ディジタル映像信号に変換する。誤差レベル検出手段で
ディジタル映像信号の大きさを基準レベルと比較し、差
を誤差信号として出力する。一致検出手段では誤差信号
が0に等しい期間が所定の期間を越えたことを検出し、
検出結果を一致検出信号として出力する。比較手段では
誤差信号が所定の誤差より大きい期間が所定の期間以上
となった時を検出し、検出結果を不一致検出信号として
出力する。状態保持手段は不一致検出信号で不一致状態
に移行し、一致検出信号が出力されるまで不一致状態を
保持し、一致検出信号が出力されると一致状態に移行す
る。レベル変換手段では、不一致状態の時に誤差信号を
ディジタル利得制御信号に変換して出力し、一致状態に
遷移した時に直前のディジタル利得制御信号を保持して
出力する。DA変換手段でディジタル利得制御信号をア
ナログ利得制御信号に変換し、このアナログ利得制御信
号に応じてアナログ映像信号の利得を調整する。 【0014】以下、本発明の実施の形態について、図面
を用いて説明する。 (実施の形態1)図1は本発明の実施の形態の自動利得
制御装置のブロック図を示すものである。図1におい
て、11は利得調整手段、12はAD変換手段、13は
誤差レベル検出手段、14は一致検出手段、15は比較
手段、16は状態保持手段、17はレベル変換手段、1
8はDA変換手段、19はアナログ映像信号入力端子、
110はディジタル映像信号出力端子である。従来の技
術の項で述べた図3と同じ動作をするものについては同
じ符号を付けている。以下、図1を参照しながら本実施
の形態の自動利得制御装置について、特に本発明の特徴
的な部分である一致検出手段14,比較手段15,状態
保持手段16,レベル変換手段17について説明する。 【0015】一致検出手段14,比較手段15,状態保
持手段16,レベル変換手段17の具体的な構成例を図
2に示す。図2において、21は一致検出回路、22、
27はアップダウンカウンタ、23、24、25、28
は比較器、26はORゲート、29はセットリセットフ
リップフロップ、210は符号判別回路、211、21
2は選択回路、213は加算器、214はフリップフロ
ップ、215は誤差信号入力端子、216はディジタル
利得制御信号出力端子である。 【0016】従来の技術の項で説明したような動作で、
端子215より誤差信号L−L0が入力される。一致検
出手段14は、L−L0=0となる期間が所定の期間を
越えた時に一致検出信号を出力する。以下一致検出手段
14の動作を説明する。 【0017】一致検出回路21はL−L0=0の時に1
を出力し、L−L0≠0の時に0を出力する。アップダ
ウンカウンタ22は、一致検出回路21の出力が1の時
にその出力を1ずつ増加させ、0の時に1ずつ減少させ
る。ただし最小値は0である。よってL−L0≠0が連
続して続くと、出力は0となり、L−L0=0が連続し
て続くと出力は1ずつ増加する。比較器23はアップダ
ウンカウンタ22の出力を定数Mと比較し、アップダウ
ンカウンタ22の出力がMを越えた時に、すなわち誤差
信号L−L0がM回以上連続して0になった時に誤差信
号がゼロであると判断し、一致検出信号に1を出力す
る。定数Mは一致検出の精度を決定する定数で、通常は
数H程度(1Hは1水平周期)に選ばれる。 【0018】比較手段15は、誤差信号L−L0が所定
のレベルを超え、その期間が所定の期間以上となった時
に、不一致検出信号を出力する。以下比較手段15の動
作を説明する。 【0019】比較器24は誤差信号L−L0が定数L1
より大きい時1を出力する。比較器25は誤差信号L−
L0が定数L2より小さいとき1を出力する。ただしL
2<0<L1である。定数L1、L2は誤差信号のノイ
ズ成分で比較手段15が動作するのを防ぐ目的で設定さ
れており、誤差信号のノイズレベルよりも十分大きな数
値に選ばれる。通常ノイズ成分は正負対称なので、L2
=−L1である。 【0020】次に比較器24、25の出力の論理和をO
Rゲート26でとる。これによりORゲート26の出力
は、誤差信号がノイズレベルの範囲を超えて0よりはず
れた時に1となる。このORゲート26の出力は、アッ
プダウンカウンタ22、比較器23同様、アップダウン
カウンタ27でカウントされ、比較器28で定数Nと比
較される。すなわち誤差信号L−L0がN回以上連続し
て定数L1、L2で定められる範囲を超えた時、誤差信
号がゼロではないと判断し、不一致検出信号に1を出力
する。定数Nは不一致検出の精度を決定する定数で、通
常は数100H程度に選ばれる。一致検出の定数Mを数
Hに、不一致検出の定数Nを数100Hに選ぶのは、デ
ィジタル映像信号を所定のレベルへと素早く引き込み、
一旦引き込んだ後はノイズに影響されない安定な利得調
整を行うためである。 【0021】状態保持手段16はセットリセットフリッ
プフロップ29で構成され、一致検出信号が1になった
時に出力が1にセットされ、不一致検出信号が1の時0
にリセットされる。すなわち状態保持手段16は一致検
出信号が入力されると不一致検出信号が入力されるまで
一致状態(出力=1)を保持し、逆に不一致検出信号が
入力されると一致検出信号が入力されるまで不一致状態
(出力=0)を保持する。 【0022】レベル変換手段17では、誤差信号L−L
0をディジタル利得制御信号に変換して端子216より
出力する。状態保持手段16の出力が0の時(不一致状
態の時)、選択回路212は選択回路211の出力を選
択する。符号判別回路210で誤差信号L−L0の符号
が正か0か負かを判別し、その結果に応じて選択回路2
11よりそれぞれ−4か0か1かを出力する。誤差電圧
が正の方向に大きい時はアナログ映像信号のレベルが大
きいときであって、AD変換手段12のダイナミックレ
ンジを越えてしまう可能性がある。そこで選択回路21
1の出力を−4とし、誤差信号が負の時に比べ4倍高速
に応答させている。 【0023】加算器213、フリップフロップ214で
構成されるカウンタは、選択回路211の出力に応じて
増減する、すなわちディジタル利得制御信号が増減す
る。最終的には従来の技術の項で説明したように、誤差
信号が0になるように収束していく。そうすると一致検
出手段14から一致検出信号が出力され、状態保持手段
16の出力が1(一致状態)へと変化し、選択回路21
2は0を出力するため、ディジタル利得制御信号は一定
になる。またこの時、誤差信号はノイズを含めて定数L
1、L2で決定される範囲内にあるので、ノイズに影響
されることなく、ディジタル利得制御信号は一定値を保
持し続ける。よってこの状態では一定の利得調整が利得
調整手段11で行われ、フリッカの発生しない安定した
動作が可能になる。 【0024】チャンネル切り替え等によりアナログ映像
信号が切り替わると、誤差電圧が定数L1、L2で決定
される範囲を所定の期間超えるので、状態保持手段16
の出力が0(不一致状態)へと変化する。そうすると上
記したのと同様の動作で、最終的には再び一致状態へと
変化し、以後安定に動作する。 【0025】以上のように本発明によれば、不一致状態
で高速に応答させ、一致状態では応答を停止すること
で、応答の高速化とフリッカの発生しない安定した利得
調整が可能になる。 【0026】なお、以上の説明では、誤差レベル検出手
段13で、映像信号の同期信号の大きさと基準レベルと
の差を検出する構成としたが、色信号のバーストレベル
と基準レベルとの差を検出する構成にすれば、色信号に
ついても同様に、高速でフリッカのない利得調整が可能
である。 【0027】 【発明の効果】以上のように本発明によれば、アナログ
映像信号の利得を可変る利得調整手段と、利得が調整さ
れたアナログ映像信号をディジタル映像信号に変換する
AD変換手段と、ディジタル映像信号の大きさを基準レ
ベルと比較し誤差信号を出力する誤差レベル検出手段
と、誤差信号が0に等しい期間が所定の期間を越えたこ
とを検出する一致検出手段と、誤差信号が所定の誤差よ
り大きい期間が所定の期間以上となった時を検出し出力
する比較手段と、一致状態と不一致状態を示す状態信号
を出力する状態保持手段と、状態信号に応じて誤差信号
をディジタル利得制御信号に変換して出力するレベル変
換手段と、ディジタル利得制御信号をアナログ利得制御
信号に変換するDA変換手段とを設けることにより、高
速でかつフリッカのない安定な利得調整が可能となり、
その実用的効果は大きい。
プレコーダ等で、映像信号の利得を調整するために用い
られる、自動利得制御装置に関するものである。 【0002】 【従来の技術】従来、自動利得制御装置は特開平5−7
5895号公報に記載されたものが知られている。 【0003】図3に従来の自動利得制御装置のブロック
図を示す。図3において、11は利得調整手段、12は
AD変換手段、13は誤差レベル検出手段、18はDA
変換手段、19はアナログ映像信号入力端子、110は
ディジタル映像信号出力端子、31は変換手段である。
以下、図3を用いて従来の自動利得制御装置について説
明する。 【0004】端子19より入力されたアナログ映像信号
は、利得調整手段11で最適な利得に調整され、AD変
換手段12でアナログ−ディジタル変換され、ディジタ
ル映像信号となり端子110より出力される。この後デ
ィジタル映像信号には、YC分離等のディジタル信号処
理が施される。 【0005】一方、ディジタル映像信号の信号レベルと
基準レベルとの差を、誤差レベル検出手段13で検出す
る。図4に誤差レベル検出手段13の構成例を示す。図
4において、41は同期分離回路、42はシンクチップ
レベル検出回路、43はペデスタルレベル検出回路、4
4、45は減算器、46はディジタル映像信号入力端子
である。 【0006】同期分離回路41は、端子46から入力さ
れるディジタル映像信号より水平同期信号を分離する。
図5(a)にディジタル映像信号の例、図5(b)に分
離された水平同期信号の例を示す。シンクチップレベル
検出回路42では、水平同期信号を基準にして図5
(c)に示すようなパルスを生成し、このパルスが1の
期間ディジタル映像信号を積分して、シンクチップレベ
ルSを出力する。同様にペデスタルレベル検出回路43
では、水平同期信号を基準にして図5(d)に示すよう
なパルスを生成し、このパルスが1の期間ディジタル映
像信号を積分して、ペデスタルレベルPを出力する。減
算器44でP−Sを計算し、同期信号の長さ、すなわち
ディジタル映像信号のレベルL=P−Sを求める。これ
と基準レベルL0との差を減算器45で求め、誤差信号
L−L0を出力する。 【0007】変換手段31は、誤差信号L−L0をディ
ジタル利得制御信号に変換して出力する。 【0008】図6に変換手段31の構成例を示す。図6
において、210は符号判別回路、211は選択回路、
213は加算器、214はフリップフロップ、215は
誤差信号入力端子、216はディジタル利得制御信号出
力端子である。 【0009】端子215より入力される誤差信号L−L
0の符号が正か負か0かを符号判別回路210で判別す
る。L−L0>0の時、選択回路211では−1が選択
される。このため加算器213、フリップフロップ21
4で構成されるカウンタの値が1小さくなる。すなわち
端子216より出力されるディジタル利得制御信号の値
が1小さくなる。これをDA変換手段18によりディジ
タル−アナログ変換し、利得調整手段11の利得を可変
する。アナログ利得制御信号は以前より小さくなってい
るので、AD変換手段12に入力されるアナログ映像信
号のレベルが小さくなる。よってAD変換手段12より
出力されるディジタル映像信号のレベルが小さくなり、
誤差レベルL−L0は0に近づく。逆にL−L0<0の
時、選択回路211で1が選択されるので、同様にして
アナログ利得制御信号が以前より大きくなり、AD変換
手段12より出力されるディジタル映像信号のレベルが
大きくなって、L−L0はマイナスの方向から0に近づ
く。以上の動作を通じて、誤差レベルL−L0はしだい
に0に近づいていき、最終的に0に一致すると、符号判
別回路210がこれを検出し、選択回路211が0を選
択するため、加算器213、フリップフロップ214で
構成されるカウンタは動作を停止する。すなわち、ディ
ジタル利得制御信号が一定レベルとなり、ディジタル映
像信号の同期信号のレベルがLに等しい状態で収束す
る。実際はノイズの影響で誤差信号が完全に0に収束す
ることはなく、このためディジタル利得制御信号は誤差
信号が0になる付近で常に増減する。以上の動作によ
り、ディジタル映像信号のレベルが基準レベルに等しい
状態に自動的に調整される。 【0010】 【発明が解決しようとする課題】しかしながら上記した
従来の構成では、チャンネルの切り替え等でアナログ映
像信号が切り替わる際、ディジタル映像信号のレベルを
基準レベルに高速に収束させようとすると、ディジタル
映像信号に重畳しているノイズのために安定に収束せ
ず、これが明るさの変動(フリッカ)となって現れてし
まうという問題点を有していた。 【0011】本発明は上記従来の問題点を解決するもの
で、ディジタル映像信号のレベルを基準レベルに高速に
収束させてもフリッカにならない、自動利得制御装置を
提供することを目的とする。 【0012】 【課題を解決するための手段】この課題を解決するため
に本発明の自動利得制御装置は、アナログ利得制御信号
に応じてアナログ映像信号の利得を可変し利得が調整さ
れたアナログ映像信号を出力する利得調整手段と、前記
利得が調整されたアナログ映像信号をディジタル映像信
号に変換するAD変換手段と、前記ディジタル映像信号
の大きさを基準レベルと比較し、その差を誤差信号とし
て出力する誤差レベル検出手段と、前記誤差信号が0に
等しい期間が所定の期間を越えたことを検出し、検出結
果を一致検出信号として出力する一致検出手段と、前記
誤差信号が所定の誤差より大きい期間が所定の期間以上
となった時を検出し、検出結果を不一致検出信号として
出力する比較手段と、前記一致検出信号で一致状態に移
行し、前記不一致検出信号で不一致状態に移行し、前記
一致状態と前記不一致状態を示す状態信号を出力する状
態保持手段と、前記状態信号が前記不一致状態の時に前
記誤差信号をディジタル利得制御信号に変換して出力
し、前記状態信号が前記不一致状態から前記一致状態に
変化したときの前記ディジタル利得制御信号を保持し前
記一致状態の時に出力するレベル変換手段と、前記ディ
ジタル利得制御信号を前記アナログ利得制御信号に変換
するDA変換手段とから構成されている。 【0013】 【発明の実施の形態】本発明は、利得調整手段がアナロ
グ利得制御信号に応じてアナログ映像信号の利得を可変
し、利得が調整されたアナログ映像信号を出力する。こ
の利得が調整されたアナログ映像信号をAD変換手段で
ディジタル映像信号に変換する。誤差レベル検出手段で
ディジタル映像信号の大きさを基準レベルと比較し、差
を誤差信号として出力する。一致検出手段では誤差信号
が0に等しい期間が所定の期間を越えたことを検出し、
検出結果を一致検出信号として出力する。比較手段では
誤差信号が所定の誤差より大きい期間が所定の期間以上
となった時を検出し、検出結果を不一致検出信号として
出力する。状態保持手段は不一致検出信号で不一致状態
に移行し、一致検出信号が出力されるまで不一致状態を
保持し、一致検出信号が出力されると一致状態に移行す
る。レベル変換手段では、不一致状態の時に誤差信号を
ディジタル利得制御信号に変換して出力し、一致状態に
遷移した時に直前のディジタル利得制御信号を保持して
出力する。DA変換手段でディジタル利得制御信号をア
ナログ利得制御信号に変換し、このアナログ利得制御信
号に応じてアナログ映像信号の利得を調整する。 【0014】以下、本発明の実施の形態について、図面
を用いて説明する。 (実施の形態1)図1は本発明の実施の形態の自動利得
制御装置のブロック図を示すものである。図1におい
て、11は利得調整手段、12はAD変換手段、13は
誤差レベル検出手段、14は一致検出手段、15は比較
手段、16は状態保持手段、17はレベル変換手段、1
8はDA変換手段、19はアナログ映像信号入力端子、
110はディジタル映像信号出力端子である。従来の技
術の項で述べた図3と同じ動作をするものについては同
じ符号を付けている。以下、図1を参照しながら本実施
の形態の自動利得制御装置について、特に本発明の特徴
的な部分である一致検出手段14,比較手段15,状態
保持手段16,レベル変換手段17について説明する。 【0015】一致検出手段14,比較手段15,状態保
持手段16,レベル変換手段17の具体的な構成例を図
2に示す。図2において、21は一致検出回路、22、
27はアップダウンカウンタ、23、24、25、28
は比較器、26はORゲート、29はセットリセットフ
リップフロップ、210は符号判別回路、211、21
2は選択回路、213は加算器、214はフリップフロ
ップ、215は誤差信号入力端子、216はディジタル
利得制御信号出力端子である。 【0016】従来の技術の項で説明したような動作で、
端子215より誤差信号L−L0が入力される。一致検
出手段14は、L−L0=0となる期間が所定の期間を
越えた時に一致検出信号を出力する。以下一致検出手段
14の動作を説明する。 【0017】一致検出回路21はL−L0=0の時に1
を出力し、L−L0≠0の時に0を出力する。アップダ
ウンカウンタ22は、一致検出回路21の出力が1の時
にその出力を1ずつ増加させ、0の時に1ずつ減少させ
る。ただし最小値は0である。よってL−L0≠0が連
続して続くと、出力は0となり、L−L0=0が連続し
て続くと出力は1ずつ増加する。比較器23はアップダ
ウンカウンタ22の出力を定数Mと比較し、アップダウ
ンカウンタ22の出力がMを越えた時に、すなわち誤差
信号L−L0がM回以上連続して0になった時に誤差信
号がゼロであると判断し、一致検出信号に1を出力す
る。定数Mは一致検出の精度を決定する定数で、通常は
数H程度(1Hは1水平周期)に選ばれる。 【0018】比較手段15は、誤差信号L−L0が所定
のレベルを超え、その期間が所定の期間以上となった時
に、不一致検出信号を出力する。以下比較手段15の動
作を説明する。 【0019】比較器24は誤差信号L−L0が定数L1
より大きい時1を出力する。比較器25は誤差信号L−
L0が定数L2より小さいとき1を出力する。ただしL
2<0<L1である。定数L1、L2は誤差信号のノイ
ズ成分で比較手段15が動作するのを防ぐ目的で設定さ
れており、誤差信号のノイズレベルよりも十分大きな数
値に選ばれる。通常ノイズ成分は正負対称なので、L2
=−L1である。 【0020】次に比較器24、25の出力の論理和をO
Rゲート26でとる。これによりORゲート26の出力
は、誤差信号がノイズレベルの範囲を超えて0よりはず
れた時に1となる。このORゲート26の出力は、アッ
プダウンカウンタ22、比較器23同様、アップダウン
カウンタ27でカウントされ、比較器28で定数Nと比
較される。すなわち誤差信号L−L0がN回以上連続し
て定数L1、L2で定められる範囲を超えた時、誤差信
号がゼロではないと判断し、不一致検出信号に1を出力
する。定数Nは不一致検出の精度を決定する定数で、通
常は数100H程度に選ばれる。一致検出の定数Mを数
Hに、不一致検出の定数Nを数100Hに選ぶのは、デ
ィジタル映像信号を所定のレベルへと素早く引き込み、
一旦引き込んだ後はノイズに影響されない安定な利得調
整を行うためである。 【0021】状態保持手段16はセットリセットフリッ
プフロップ29で構成され、一致検出信号が1になった
時に出力が1にセットされ、不一致検出信号が1の時0
にリセットされる。すなわち状態保持手段16は一致検
出信号が入力されると不一致検出信号が入力されるまで
一致状態(出力=1)を保持し、逆に不一致検出信号が
入力されると一致検出信号が入力されるまで不一致状態
(出力=0)を保持する。 【0022】レベル変換手段17では、誤差信号L−L
0をディジタル利得制御信号に変換して端子216より
出力する。状態保持手段16の出力が0の時(不一致状
態の時)、選択回路212は選択回路211の出力を選
択する。符号判別回路210で誤差信号L−L0の符号
が正か0か負かを判別し、その結果に応じて選択回路2
11よりそれぞれ−4か0か1かを出力する。誤差電圧
が正の方向に大きい時はアナログ映像信号のレベルが大
きいときであって、AD変換手段12のダイナミックレ
ンジを越えてしまう可能性がある。そこで選択回路21
1の出力を−4とし、誤差信号が負の時に比べ4倍高速
に応答させている。 【0023】加算器213、フリップフロップ214で
構成されるカウンタは、選択回路211の出力に応じて
増減する、すなわちディジタル利得制御信号が増減す
る。最終的には従来の技術の項で説明したように、誤差
信号が0になるように収束していく。そうすると一致検
出手段14から一致検出信号が出力され、状態保持手段
16の出力が1(一致状態)へと変化し、選択回路21
2は0を出力するため、ディジタル利得制御信号は一定
になる。またこの時、誤差信号はノイズを含めて定数L
1、L2で決定される範囲内にあるので、ノイズに影響
されることなく、ディジタル利得制御信号は一定値を保
持し続ける。よってこの状態では一定の利得調整が利得
調整手段11で行われ、フリッカの発生しない安定した
動作が可能になる。 【0024】チャンネル切り替え等によりアナログ映像
信号が切り替わると、誤差電圧が定数L1、L2で決定
される範囲を所定の期間超えるので、状態保持手段16
の出力が0(不一致状態)へと変化する。そうすると上
記したのと同様の動作で、最終的には再び一致状態へと
変化し、以後安定に動作する。 【0025】以上のように本発明によれば、不一致状態
で高速に応答させ、一致状態では応答を停止すること
で、応答の高速化とフリッカの発生しない安定した利得
調整が可能になる。 【0026】なお、以上の説明では、誤差レベル検出手
段13で、映像信号の同期信号の大きさと基準レベルと
の差を検出する構成としたが、色信号のバーストレベル
と基準レベルとの差を検出する構成にすれば、色信号に
ついても同様に、高速でフリッカのない利得調整が可能
である。 【0027】 【発明の効果】以上のように本発明によれば、アナログ
映像信号の利得を可変る利得調整手段と、利得が調整さ
れたアナログ映像信号をディジタル映像信号に変換する
AD変換手段と、ディジタル映像信号の大きさを基準レ
ベルと比較し誤差信号を出力する誤差レベル検出手段
と、誤差信号が0に等しい期間が所定の期間を越えたこ
とを検出する一致検出手段と、誤差信号が所定の誤差よ
り大きい期間が所定の期間以上となった時を検出し出力
する比較手段と、一致状態と不一致状態を示す状態信号
を出力する状態保持手段と、状態信号に応じて誤差信号
をディジタル利得制御信号に変換して出力するレベル変
換手段と、ディジタル利得制御信号をアナログ利得制御
信号に変換するDA変換手段とを設けることにより、高
速でかつフリッカのない安定な利得調整が可能となり、
その実用的効果は大きい。
【図面の簡単な説明】
【図1】本発明の実施の形態1における自動利得調整装
置の構成を示すブロック図 【図2】同実施の形態1における具体的な構成例を示す
ブロック図 【図3】従来の自動利得調整装置の構成を示すブロック
図 【図4】誤差レベル検出手段の具体的な構成例を示すブ
ロック図 【図5】誤差レベル検出手段の動作を説明する信号波形
図 【図6】変換手段の具体的な構成を示すブロック図 【符号の説明】 11 利得調整手段 12 AD変換手段 13 誤差レベル検出手段 14 一致検出手段 15 比較手段 16 状態保持手段 17 レベル変換手段 18 DA変換手段
置の構成を示すブロック図 【図2】同実施の形態1における具体的な構成例を示す
ブロック図 【図3】従来の自動利得調整装置の構成を示すブロック
図 【図4】誤差レベル検出手段の具体的な構成例を示すブ
ロック図 【図5】誤差レベル検出手段の動作を説明する信号波形
図 【図6】変換手段の具体的な構成を示すブロック図 【符号の説明】 11 利得調整手段 12 AD変換手段 13 誤差レベル検出手段 14 一致検出手段 15 比較手段 16 状態保持手段 17 レベル変換手段 18 DA変換手段
Claims (1)
- (57)【特許請求の範囲】 【請求項1】 アナログ利得制御信号に応じてアナログ
映像信号の利得を可変し利得が調整されたアナログ映像
信号を出力する利得調整手段と、 前記利得が調整されたアナログ映像信号をディジタル映
像信号に変換するAD変換手段と、 前記ディジタル映像信号の大きさを基準レベルと比較
し、その差を誤差信号として出力する誤差レベル検出手
段と、 前記誤差信号が0に等しい期間が所定の期間を超えたこ
とを検出し、検出結果を一致検出信号として出力する一
致検出手段と、 前記誤差信号が所定の誤差より大きい期間が所定の期間
以上となった時を検出し、検出結果を不一致検出信号と
して出力する比較手段と、 前記一致検出信号で一致状態に移行し、前記不一致検出
信号で不一致状態に移行し、前記一致状態と前記不一致
状態を示す状態信号を出力する状態保持手段と、 前記状態信号が前記不一致状態の時に前記誤差信号をデ
ィジタル利得制御信号に変換して出力し、前記状態信号
が前記不一致状態から前記一致状態に変化したときの前
記ディジタル利得制御信号を保持し前記一致状態の時に
出力するレベル変換手段と、 前記ディジタル利得制御信号を前記アナログ利得制御信
号に変換するDA変換手段とを備えたことを特徴とする
自動利得制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17358597A JP3412456B2 (ja) | 1997-06-30 | 1997-06-30 | 自動利得制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17358597A JP3412456B2 (ja) | 1997-06-30 | 1997-06-30 | 自動利得制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1127560A JPH1127560A (ja) | 1999-01-29 |
JP3412456B2 true JP3412456B2 (ja) | 2003-06-03 |
Family
ID=15963315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17358597A Expired - Fee Related JP3412456B2 (ja) | 1997-06-30 | 1997-06-30 | 自動利得制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3412456B2 (ja) |
-
1997
- 1997-06-30 JP JP17358597A patent/JP3412456B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1127560A (ja) | 1999-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3034542B2 (ja) | ホワイトバランス制御装置 | |
EP0782331B1 (en) | Multiple video input clamping arrangement | |
AU597649B2 (en) | A sync separator | |
JP3412456B2 (ja) | 自動利得制御装置 | |
EP0244240B1 (en) | A sync separator | |
US5963267A (en) | Delay correction circuit | |
EP0281169B1 (en) | Line synchronising circuit in a picture display device | |
KR100365847B1 (ko) | 영상신호의흑레벨검출회로 | |
US5838390A (en) | System and method for multi-level gain control | |
JP4268614B2 (ja) | 自動利得制御回路 | |
JP2526202B2 (ja) | カラ−ビデオカメラ | |
KR960007562Y1 (ko) | 자동이득제어회로 | |
JP2937880B2 (ja) | クランプ回路 | |
KR0122946Y1 (ko) | 모니터의 뮤트회로 | |
JPH0580865B2 (ja) | ||
JP2000152031A (ja) | 信号クランプ装置および記録媒体 | |
JPH09135368A (ja) | デジタル水平同期分離回路 | |
JPH07203246A (ja) | ガンマ補正方式 | |
JPH0832894A (ja) | 自動利得制御装置 | |
JPH1141490A (ja) | クランプ装置 | |
JPH0556303A (ja) | 同期回路 | |
JPH05244631A (ja) | 周波数分離回路 | |
JPH0822077B2 (ja) | 自動白バランス調整装置 | |
JPH0537812A (ja) | 輝度信号処理回路 | |
JPH02193467A (ja) | デジタル映像合成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |