JP3412114B2 - Ic試験装置 - Google Patents

Ic試験装置

Info

Publication number
JP3412114B2
JP3412114B2 JP19085595A JP19085595A JP3412114B2 JP 3412114 B2 JP3412114 B2 JP 3412114B2 JP 19085595 A JP19085595 A JP 19085595A JP 19085595 A JP19085595 A JP 19085595A JP 3412114 B2 JP3412114 B2 JP 3412114B2
Authority
JP
Japan
Prior art keywords
test
tray
general
tst
ics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19085595A
Other languages
English (en)
Other versions
JPH0943309A (ja
Inventor
義仁 小林
浩人 中村
明彦 伊藤
毅 山下
芳幸 増尾
眞 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16264901&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3412114(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP19085595A priority Critical patent/JP3412114B2/ja
Priority to TW085108960A priority patent/TW305025B/zh
Priority to KR1019970701974A priority patent/KR100292831B1/ko
Priority to DE19680786T priority patent/DE19680786B4/de
Priority to PCT/JP1996/002067 priority patent/WO1997005495A1/ja
Priority to US08/809,243 priority patent/US6104183A/en
Priority to MYPI96003080A priority patent/MY113610A/en
Publication of JPH0943309A publication Critical patent/JPH0943309A/ja
Priority to US09/596,062 priority patent/US6384593B1/en
Publication of JP3412114B2 publication Critical patent/JP3412114B2/ja
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868Complete testing stations; systems; procedures; software aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】この発明は半導体集積回路素
子(以下ICと称す)を試験するIC試験装置に関す
る。更に詳しくはICを搬送し、テストヘッドに電気的
に接触させ、試験装置本体に試験を行なわせ、試験後に
ICをテストヘッドから搬出し、試験結果に基づいて良
品、不良品に仕分けを行なう、いわゆるハンドラと呼ば
れる技術分野の発明である。 【0002】 【従来の技術】図4及び図6を用いて従来のIC試験装
置の概略の構成を説明する。図4は略線的平面図を示
す。図中100はテストヘッドを含むチャンバ部、20
0はこれから試験を行なう被試験ICを格納し、また試
験済のICを分類して格納するIC格納部、300は被
試験ICをチャンバ部100に送り込むローダ部、40
0はチャンバ部100で試験が行なわれた試験済のIC
を分類して取出すアンローダ部、TSTはローダ部30
0で被試験ICが積み込まれてチャンバ部100に送り
込まれ、チャンバ部100でICを試験し、試験済のI
Cをアンローダ部400に運び出すIC搬送用のテスト
トレーを示す。 【0003】チャンバ部100はテストトレーTSTに
積み込まれた被試験ICに目的とする高温又は低温の温
度ストレスを与える恒温槽101と、この恒温槽101
で熱ストレスが与えられた状態にあるICをテストヘッ
ドに接触させるテストチャンバ102と、テストチャン
バ102で試験されたICから、与えられた熱ストレス
を除去する除熱槽103とによって構成される。つま
り、恒温槽101で高温を印加した場合は送風により冷
却し、室温に戻してアンローダ部400に搬出する。ま
た恒温槽101で例えば−30℃程度の低温を印加した
場合は温風乃至はヒータ等で加熱し、結露が生じない程
度の温度に戻してアンローダ部400に搬出する。 【0004】恒温槽101及び除熱槽103はテストチ
ャンバ102より上方に突出されて配置される。恒温槽
101と除熱槽103の上部間に図5に示すように基板
105が差し渡され、この基板105にテストトレー搬
送手段108が装着され、このテストトレー搬送手段1
08によってテストトレーTSTが、除熱槽103側か
ら恒温槽101に向って移送される。テストトレーTS
Tはローダ部300で被試験ICを積込み、恒温槽10
1に運び込まれる。恒温槽101には垂直搬送手段が装
着されており、この垂直搬送手段によって複数枚のテス
トトレーTSTが支持されてテストチャンバ102が空
くまで待機する。この待機中に被試験ICに高温又は低
温の温度ストレスを印加する。テストチャンバ102に
はその中央にテストヘッド104が配置され、テストヘ
ッド104の上にテストトレーTSTが運ばれて被試験
ICをテストヘッド104に電気的に接触させ試験を行
なう。試験が終了したテストトレーTSTは除熱槽10
3で除熱し、ICの温度を室温に戻し、アンローダ部4
00に排出する。 【0005】IC格納部200には被試験ICを格納す
る被試験ICストッカ201と、試験の結果に応じて分
類されたICを格納する試験済ICストッカ202とが
設けられる。被試験ICストッカ201には被試験IC
を格納した汎用トレーKSTが積層されて保持される。
この汎用トレーKSTがローダ部300に運ばれ、ロー
ダ部300に運ばれた汎用トレーKSTからローダ部3
00に停止しているテストトレーTSTに被試験ICを
積み替える。汎用トレーKSTからテストトレーTST
にICを運び込むIC搬送手段としては図5に示すよう
に、基板105の上部に架設した2本のレール301
と、この2本のレール301によってテストトレーTS
Tと汎用トレーKSTとの間を往復(この方向をY方向
とする)することができる可動アーム302と、この可
動アーム302によって支持され、可動アーム302に
沿ってX方向に移動できる可動ヘッド303とによって
構成されるX−Y搬送手段304を用いることができ
る。可動ヘッド303には下向に吸着ヘッドが装着さ
れ、この吸着ヘッドが空気を吸引しながら移動し、汎用
トレーKSTからICを吸着し、そのICをテストトレ
ーTSTに搬送する。吸着ヘッドは可動ヘッド303に
対して例えば8本程度装着され、一度に8個のICをテ
ストトレーTSTに搬送する。 【0006】尚、汎用トレーKSTの設置位置とテスト
トレーTSTの間にはプリサイサと呼ばれるICの位置
修正手段305(図5)が設けられる。この位置修正手
段305は比較的深い凹部を有し、この凹部に吸着ヘッ
ドに吸着されたICを落し込む。凹部の周縁は傾斜面で
囲まれており、この傾斜面でICの落下位置が規定され
る。従って8個のICの相互の位置が規定され、位置が
規定されたICを再び吸着ヘッドに吸着してテストトレ
ーTSTに引き渡す。つまり、汎用トレーKSTではI
Cを保持する凹部はICの形状より比較的大きく形成さ
れている。このため、汎用トレーKSTに格納されてい
るICの位置は大きなバラツキを持っている。この状態
で吸着ヘッドに吸着されて直接テストトレーTSTに運
ばれると、テストトレーTSTに形成されたIC収納凹
部に直接落し込むことができないことになる。このため
に位置修正手段305を設け、この位置修正手段305
でテストトレーTSTに形成されたIC収納凹部の配列
精度にICの配列精度を合せるようにしている。 【0007】図6にテストトレーTSTの構造を示す。
テストトレーTSTは方形フレーム12に複数のさん1
3が平行かつ等間隔に形成され、これらさん13の両
側、またさん13と対向するフレーム12の辺12aに
それぞれ複数の取付け片14が等間隔に突出形成され、
これらさん13の間、またはさん13及び辺12aの間
と、2つの取付け片14とによりキャリア収納部15が
配列構成されている。各キャリア収納部15にそれぞれ
1個のICキャリア16が収納され、2つの取付け片1
4にファスナ17によりフローティング状態で取付けら
れる。ICキャリア16は1つのテストトレーTSTに
16×4個程度取付けられる。 【0008】ICキャリア16の外形は同一形状、同一
寸法をしており、ICキャリア16にIC素子が収納さ
れる。IC収容部19は、収容するICの形状に応じて
決められる。IC収容部19はこの例では方形凹部とさ
れている。ICキャリア16の両端部にはそれぞれ取付
け片14への取付け用穴21と、位置決用ピン挿入用穴
22とが形成されている。 【0009】ICキャリア16内のICの位置ずれや飛
出し防止のため、例えば図7に示すようにラッチ23が
ICキャリア16に取付けられている。ラッチ23はI
C収容部19の底面からラッチ23が上方に一体に突出
され、ICキャリア16を構成する樹脂材の弾性を利用
して、IC素子をIC収容部19に収容する際、又はI
C収容部19から取出す際に、IC素子を吸着するIC
吸着パッド24と全体としては同時に移動するラッチ解
放機構25で2つのラッチ23の間隔を広げた後、IC
の収容又は取出しを行う。ラッチ解放機構25をラッチ
23から離すと、その弾性力で元状態に戻り、収容され
たICはラッチ23で抜け止めされた状態に保持され
る。 【0010】ICキャリア16は図8に示すようにIC
のピン18を下面側に露出して保持する。テストヘッド
104ではこの露出したICのピン18をICソケット
のコンタクト19に押し付け、ICをテストヘッドに電
気的に接触させる。このためにテストヘッド104の上
部にはICを下向に抑え付ける圧接子20が設けられ、
この圧接子が各ICキャリア16に収納されているIC
を上方から抑え付け、テストヘッド104に接触させ
る。 【0011】テストヘッドに一度に接続されるICの数
は例えば図9に示すように4行16列に配列されたIC
を4列おきに4列(斜線部分)を1度に試験を行なう。
つまり1回目は1,5,9,13列に配置された16個
のICを試験し、2回目はテストトレーTSTを1列分
移動させて2,6,10,14列に配置されたICを試
験し、これを4回繰返して全てのICを試験する。試験
の結果はテストトレーTSTに付された例えば識別番号
と、テストトレーTSTの内部で割当たICの番号で決
まるアドレスに試験結果を記憶する。 【0012】アンローダ部400にはローダ部300に
設けられたX−Y搬送手段304と同一構造の搬送手段
404が設けられ、このX−Y搬送手段404によって
アンローダ部400に運び出されたテストトレーTST
から試験済のICを汎用トレーKSTに積み替える。図
4及び図5に示す例では試験済ICストッカ202に8
個のストッカSTK−1,STK−2,…,STK−8
を設け、試験結果に応じて最大8つの分類に仕分けして
格納できるように構成した場合を示す。つまり、良品と
不良品の別の外に、良品の中でも動作速度が高速のも
の、中速のもの、低速のもの、或は不良の中でも再試験
が必要なもの等に仕分けされる。仕分け可能なカテゴリ
ーの最大が8種類としても、アンローダ部400には4
枚の汎用トレーしか配置することができない。このた
め、従来はアンローダ部400に配置された汎用トレー
KSTに割当られたカテゴリー以外のカテゴリーに分類
されるICが発生した場合は、アンローダ部400から
1枚の汎用トレーKSTをIC格納部200に戻し、こ
れに代えて新たに発生したカテゴリーのICを格納すべ
き汎用トレーKSTをアンローダ部400に転送し、そ
のICを格納する。 【0013】被試験ICストッカ201及び試験済IC
ストッカ202は図10に示すように枠状のトレー支持
枠203と、このトレー支持枠203の下部から侵入し
て上部に向って昇降可能とするエレベータ204とを具
備して構成される。トレー支持枠203には汎用トレー
KSTが複数積み重ねられて支持され、この積み重ねら
れた汎用トレーKSTがエレベータ204で上下に移動
される。 【0014】被試験ICストッカ201及び試験済IC
ストッカ202の上部には基板105との間において被
試験ICストッカ201と試験済ICストッカ202
(図5)の配列方向の全範囲にわたって移動するトレー
搬送手段205が設けられる。トレー搬送手段205に
は下向に汎用トレーを把持する把持具を装備する。被試
験ICストッカ201の上部にトレー搬送手段205を
移動させ、その状態でエレベータ204を駆動させ、積
み重ねた汎用トレーKSTを上昇させる。上昇して来る
汎用トレーKSTの最上段のトレーを把持具で把持す
る。トレー搬送手段205に被試験ICを格納している
汎用トレーKSTを引き渡すと、エレベータ204は下
降し、元の位置に戻る。これと共に、トレー搬送手段2
05は水平方向に移動し、ローダ部300の位置に運ば
れる。この位置でトレー搬送手段205は把持具から汎
用トレーを外し、わずか下にあるトレー受(特に図示し
ない)に汎用トレーKSTを一旦預ける。トレー受けに
汎用トレーKSTを預けたトレー搬送手段205はロー
ダ部300以外の位置に移動する。この状態で汎用トレ
ーKSTが搭載されている部分の下側からエレベータ2
04が上昇し、被試験ICを搭載している汎用トレーK
STを上方に上昇させ基板105に形成した窓106に
汎用トレーKSTが臨むように支持させる。つまり、窓
106の下面周辺には汎用トレーKSTを把持する把持
手段(特に図示しない)が設けられ、この把持手段に被
試験ICを格納した汎用トレーKSTが把持される。 【0015】アンローダ部400の窓106には空の汎
用トレーが保持され、この空の汎用トレーKSTに、各
汎用トレーに割当たカテゴリーに従って試験済ICを分
類して格納する。窓106の部分に保持された汎用トレ
ーが満杯になると、その汎用トレーKSTはエレベータ
204によって窓106の位置から引き降され、トレー
搬送手段205によって自己に割当られたカテゴリーの
トレー格納位置に収納される。尚、図4に示す206は
空トレーストッカを示す。この空トレーストッカ206
から空のトレーがアンローダ部400の各窓106の位
置に配置され、試験済ICの格納に供せられる。 【0016】 【発明が解決すべき課題】上述したように、従来のIC
試験装置は恒温槽101と除熱槽103の間にローダ部
300とアンローダ部400を配置しているから横幅W
(図5)が大きくなってしまう不都合がある。つまり、
この種のハンドラは図11に示すように1台のICテス
タ本体TESに対し2台のハンドラHM1,HM2を接
続して運用される。ハンドラHM1,HM2の横幅W1
が大きいと、ICテスタ本体TESの幅W2 の範囲内に
2台のハンドラHM1とHM2が配置できないことにな
り、ICテスタ本体TESの幅W2 より大きくはみ出し
てしまうことになる。 【0017】この結果、数多くのIC試験システムを設
置する場合、無駄なスペースが多くなり、設置台数が制
限される不都合が生じる。この発明の目的は、IC試験
装置(ハンドラ)の横幅を狭くし、狭いスペースに設置
できるIC試験装置を提供しようとするものである。 【0018】 【課題を解決するための手段】第1の提案例ではテスト
トレーにICを搭載し、ICを搭載したテストトレーを
恒温槽、テストチャンバ、除熱槽の順に通してICを試
験するIC試験装置において、恒温槽の手前にローダ部
を配置し、テストチャンバと除熱槽の手前に2組のアン
ローダ部を配置した構造を提供する。 【0019】この発明では、恒温槽の手前にローダ部を
配置し、テストチャンバの手前に除熱槽を配置し、除熱
槽の上部にアンローダ部を配置した構造を提案する。
1の提案例のIC試験装置によれば横方向に恒温槽とテ
ストチャンバ及び除熱槽が配列され、この配列によって
横幅が規定される。この結果、恒温槽とテストチャン
バ、除熱槽でテストトレーを1枚ずつ保持するものとす
るとテストトレーの約3枚分の横幅に制限することがで
きる。従って従来の装置でアンローダ部を1組にしたも
のより、テストトレー1枚分の寸法分だけ狭くすること
ができる。 【0020】この発明のIC試験装置によれば、横方向
に恒温槽とテストチャンバだけを配置し、テストチャン
バの手前に除熱槽を、除熱槽の上部にアンローダ部を配
置し、恒温槽の手前にローダ部を配置したから、横幅は
テストトレーの約2枚分で済むことになる。従って益々
横幅を狭くできる利点が得られる。第2の提案例のIC
試験装置は恒温槽と除熱槽の双方において、テストトレ
ーの挿入口と排出口を互に直交する向の面に選定し、手
前側から挿入したテストトレーを横方向から排出させ、
横に隣接して配置したテストチャンバにテストトレーを
送り込み、更に除熱槽でテストチャンバから挿入された
テストトレーをその挿入方向と直交する向に排出させる
構成とし、これらの構成により恒温槽の手前にローダ部
を、除熱槽の手前にアンローダ部を配置することを可能
としたものである。 【0021】第3の提案例のIC試験装置ではテストチ
ャンバと除熱槽のそれぞれの手前に配置した2つのアン
ローダ部に対し、共通のX−Y搬送手段を跨がせて配置
し、2つのアンローダ部に取り出された2つのテストト
レーの双方から共通のX−Y搬送手段によって汎用トレ
ーに試験の結果に従ってICを分類して取出し、移し替
える構成としたIC試験装置を構成したものである。 【0022】第4の提案例のIC試験装置では2つのア
ンローダ部から試験済ICを取出して汎用トレーに移し
替える際に、各アンローダ部に近い位置に設置された汎
用トレーに対してだけ分類動作を行なうように構成した
ものである。第3及び第4の提案例のIC試験装置によ
れば、X−Y搬送手段を2つのアンローダ部で共用する
から、構成を簡素化しコストダウンが期待できる。また
請求項5で提案したIC試験装置によれば各アンローダ
部に近い位置に配置した汎用トレーだけに分類動作を行
なわせたから、分類速度を速めることができる。この結
果、処理速度を高速化することができるIC試験装置を
提供することができる。 【0023】第5の提案例のIC試験装置では、アンロ
ーダ部のテストトレーと汎用トレーとの間に分類したI
Cを一時預るバッファ部を設けた構成を提案するもので
ある。第5の提案例のIC試験装置によれば、アンロー
ダ部にバッファ部を設けることにより、テストトレーか
ら取出したICの分類先となるカテゴリーに割当られた
汎用トレーが存在しない場合でも、テストトレーから取
出したICをバッファ部に一時預けておくことができ
る。よって分類動作を中断することなく汎用トレーの交
換を行なうことができる。この点でも処理速度の向上を
期待することができる。 【0024】 【発明の実施の形態】図1に第1の提案例のIC試験装
置の一実施例を示す。図4と対応する部分には同一符号
を付して示す。図1において100はチャンバ部、20
0はIC格納部、300はローダ部、400はアンロー
ダ部を示す。この発明ではチャンバ部100の手前側に
ローダ部300及びアンローダ部400を配置する構造
を特徴とするものである。つまり恒温槽101の手前に
ローダ部300を配置し、テストチャンバ102と除熱
槽103の手前にアンローダ部400を配置する。従っ
てテストチャンバ102はテストトレーTSTの搬送方
向に関してテストトレーTSTの1枚分にプラス図9で
説明したICの4列分を移動させる余裕があればよいこ
とになる。 【0025】図1に示す実施例ではローダ部300で被
試験ICを積み込んだテストトレーTSTは恒温槽10
1の前面側に設けられた挿入口から恒温槽101に挿入
される。恒温槽101に挿入されたテストトレーTST
は搬送手段によって下方向に搬送され、恒温槽101の
底面側に連結されたテストチャンバ102に送り込まれ
る。テストチャンバ102は恒温槽101の挿入口が形
成された面とは直交する向の面に連結される。従ってテ
ストトレーTSTは挿入方向と排出方向が直角に曲げら
れることになる。 【0026】テストチャンバ102では恒温槽101と
同一温度に保持されてテストトレーTSTに搭載されて
いるICを試験する。試験が終わったテストトレーTS
Tは除熱槽103で除熱しながら垂直搬送手段によって
上方向に搬送され、テストチャンバ102から挿入され
た向とは直交する向に排出され、アンローダ部400の
第1ポジションAに停止する。 【0027】アンローダ部400にはこの発明ではテス
トトレーTSTを2つのポジションAとBに停止できる
ように構成し、第1ポジションAと第2ポジションBに
跨がって共通のX−Y搬送手段404を配置し、このX
−Y搬送手段404によって、第1ポジションAと第2
ポジションBに停止したテストトレーTSTから試験済
ICを試験結果に従って分類し、汎用トレーKST1
KST4 に格納する。 【0028】分類の方法として第4の提案例のように、
テストトレーTSTの停止位置に近い汎用トレーにだけ
分類動作を行なわせる。つまり、第1ポジションAには
汎用トレーKST1 とKST2 が配置されている。これ
らの汎用トレーKST1 とKST2 にはカテゴリー1と
2が割当られているものとすると、テストトレーTST
が第1ポジションAに停止中はこのカテゴリー1と2に
属するICだけを取り上げてそれぞれを汎用トレーKS
1 とKST2 に搬送する。第1ポジション停止中のテ
ストトレーTST上からカテゴリー1と2に属するIC
が無くなると、テストトレーTSTは第2ポジションB
に移される。 【0029】第2ポジションBにはこれと対向して汎用
トレーKST3 とKST4 が配置されて用意される。こ
れら汎用トレーKST3 とKST4 にはカテゴリー3と
4が割当てられているものとすると、テストトレーTS
T上からカテゴリー3と4に属するICを取り上げて各
汎用トレーKST3 とKST4 に格納する。第2ポジシ
ョンBで仕分を行なっている間に除熱槽103から次の
テストトレーTSTを排出させ、第1ポジションAに停
止させ待機させる。 【0030】このように、X−Y搬送手段404を共用
した構成を採ったとしても、テストトレーTSTの停止
位置AとBに接近して配置した汎用トレーKST1 ,K
ST 2 及びKST3 ,KST4 にだけ仕分け作業を行な
わせることにより、仕分けに必要な移動距離を小さくで
きる。この点で1台のX−Y搬送手段404によって仕
分作業を行なわせる場合でも仕分け処理時間を短かくで
きる効果が得られる。 【0031】ところでアンローダ部400に配置できる
汎用トレーの数はスペースの関係からこの例では4個が
限度となる。従ってリアルタイムに仕分けできるカテゴ
リーは1〜4の4分類に制限される。一般的には良品を
高速応答素子、中速応答素子、低速応答素子の3カテゴ
リーに分類すると共に、不良品の分類を加えて4カテゴ
リーで充分であるが、時としてこれらのカテゴリーに属
さないICが発生することがある。このようなカテゴリ
ーのICが発生した場合は、そのカテゴリーを割り当た
汎用トレーをIC格納部200から呼び出し、その汎用
トレーに格納することになる。 【0032】仕分け作業の途中で汎用トレーの入れ替え
を行なうと、その間に仕分け作業を中断しなければなら
なくなる。このため、この発明では請求項6で提案する
ように、テストトレーTSTの停止位置と汎用トレーK
ST1 〜KST4 の設置位置の間にバッファ部405を
設置し、このバッファ部405にたまにしか発生しない
カテゴリーに属するICを一時預かることができるよう
に構成したものである。 【0033】バッファ部405には例えば20〜30個
程度のICを格納できる容量を持たせると共に、バッフ
ァ部405の各IC格納位置に格納したICが属するカ
テゴリーを記憶する記憶部を設け、バッファ部405に
一時預かったICのカテゴリーと位置を各IC毎に記憶
し、仕分け作業の合間、又はバッファ部405が満杯に
なった時点でバッファ部405に預かっているICが属
するカテゴリーの汎用トレーをIC格納部200から呼
び出し、その汎用トレーに格納する。バッファ部405
に一時預けられるICのカテゴリーは複数にわたる場合
もある。従って汎用トレーを呼び出す際は一度に数種類
の汎用トレーをアンローダ部400に呼び出すことにな
る。 【0034】図2はこの発明のIC試験装置の実施例を
示す。この実施例では恒温槽101の手前にローダ部3
00を配置し、恒温槽101の下部直交面にテストチャ
ンバ102を連結し、テストチャンバ102の手前に除
熱槽103を配置し、除熱槽103の上部にアンローダ
部400を配置した構成としたものである。尚、図2で
はローダ部300及びアンローダ部400のX−Y搬送
手段のアーム等を省略して示している。 【0035】この図2に示す構成によれば横幅Wをテス
トトレーTSTの約2枚分に縮小すことができる。尚、
この実施例ではテストチャンバ102において、試験終
了後にテストトレーTSTを搬入位置から1段引き上げ
て除熱槽103に搬出させるようにしている。このよう
に、搬入位置と搬出位置を異ならせることにより、テス
トトレーTSTの搬入と搬出を同時に実行することがで
きる。その結果テストトレーTSTの入れ替えを短時間
に済ませることができる。 【0036】図3のA,B,Cにその様子を示す。図3
AはテストトレーTSTがテストチャンバ102に搬入
された直後又は試験が終了した状態を示す。テストトレ
ーTSTがテストチャンバ102に搬入されると、テス
トヘッド104と位置合せされて停止する。その停止位
置で図3Aの状態からシリンダ115はロッドを収縮し
圧接手段116をテストトレーTSTに乗せテストトレ
ーTSTをテストヘッド104に圧接させる。この圧接
によりテストトレーTSTに搭載されているICはテス
トヘッド104に設けたICソケットに接触し、試験装
置と電気的に接続され、試験が行なわれる。 【0037】試験終了時点でシリンダ115がロッドを
伸張させ、圧接手段116を引き上げ図3Aの状態に戻
る。次にシリンダ117がフック118を下方に突出さ
せ、その先端をテストトレーTSTに係合させる(図3
B)。フック118がテストトレーTSTに係合する
と、シリンダ115がロッドを伸張させテストトレーT
STと圧接手段116を上方に引き上げる(図3C)。 【0038】テストトレーTSTが上方に引き上げられ
ると次のテストトレーTSTが図3Aに示す位置に搬入
される。フック118の先端部はレールを兼ねている。
このため引き上げられたテストトレーTSTはフック1
18のレールに乗って紙面の垂直方向に搬出され、除熱
槽103に引き渡される。 【0039】 【発明の効果】以上説明したように、第1の提案例の
C試験装置によれば横幅Wを恒温槽101と、テストチ
ャンバ102と、除熱槽103の横幅を加え合せた寸法
に規定することができる。この結果、テストトレーTS
Tの長手方向の寸法の約3倍の寸法にすることができ
る。従来はテストトレーTSTの5枚分であったものと
比較して2枚分も縮小することができる。また従来の技
術で説明したように、アンローダ部400を1組にした
構造のものと比較してもテストトレーTSTの1枚分は
縮小することができる。 【0040】この発明のIC試験装置によれば、横方向
に恒温槽101とテストチャンバ102及びローダ部3
00とアンローダ部400が設けられるだけであるか
ら、全体の横幅WはテストトレーTSTの約2枚分に縮
小することができる。この結果横幅が狭いIC試験装置
を提供することができる。第3の提案例のIC試験装置
によれば、2つの停止位置A及びBを持つアンローダ部
400に共通のX−Y搬送手段404を設けた構成とし
たから、X−Y搬送手段の数を少なくすることができ
る。従ってコストダウンが期待できる。第4の提案例の
アンローダ部400で第1ポジションAと第2ポジショ
ンBで停止するテストトレーTSTから試験済ICを仕
分けする場合に、その停止位置に近い汎用トレーKST
にだけ仕分けする構成としたから、仕分け作業を短時間
に済ませることができる利点が得られる。 【0041】第5の提案例のIC試験装置によれば、ア
ンローダ部400にバッファ部405を設けたから、汎
用トレーKST1 〜KST4 に割当られたカテゴリー以
外のカテゴリーに属するICが発生した場合でも、汎用
トレーKSTに格納するまでの間、バッファ部405に
ICを一時的に預けておくことができる。従って汎用ト
レーをIC格納部200から呼び出して来るまでの間も
仕分け作業を続けることができる。
【図面の簡単な説明】 【図1】第1の提案例のIC試験装置の実施例を示す略
線的平面図。 【図2】この発明のIC試験装置の実施例を示す略線的
斜視図。 【図3】図2に示した実施例の一部の動作を説明するた
めの側面図。 【図4】従来の技術を説明するための略線的平面図。 【図5】図4に示した略線的平面図を具体的に表わした
斜視図。 【図6】テストトレーの構造を説明するための分解斜視
図。 【図7】テストトレー内のICの格納状況を説明するた
めの斜視図。 【図8】テストトレーに格納されたICとテストヘッド
との電気的接続状態を説明するための拡大断面図。 【図9】テストトレーに格納したICの試験の順序を説
明するための平面図。 【図10】被試験ICストッカ及び試験済ICストッカ
の構造を説明するための斜視図。 【図11】IC試験装置全体の運用方法を説明するため
の平面図。 【符号の説明】 100 チャンバ部 101 恒温槽 102 テストチャンバ 103 除熱槽 200 IC格納部 201 被試験ICストッカ 202 試験済ICストッカ 300 ローダ部 304 X−Y搬送手段 400 アンローダ部 404 X−Y搬送手段 405 バッファ部 TST テストトレー KST 汎用トレー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 毅 東京都練馬区旭町1丁目32番1号 株式 会社アドバンテスト内 (72)発明者 増尾 芳幸 東京都練馬区旭町1丁目32番1号 株式 会社アドバンテスト内 (72)発明者 根本 眞 東京都練馬区旭町1丁目32番1号 株式 会社アドバンテスト内 (56)参考文献 特開 平6−43212(JP,A) 特表 平6−503883(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 31/26 G01R 31/28 - 31/3193 H01L 21/68

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 ローダ部に送り込まれて停止状態にある
    テストトレーに汎用トレーから複数のICを平面状に搭
    載し、このテストトレーを上記ローダ部に隣接して設け
    た恒温槽に送り込み、恒温槽内においてICに所望の温
    度の熱ストレスを与えると共に、恒温槽に隣接して設け
    られたテストチャンバに上記テストトレーを移動させ、
    テストチャンバに設けられたテストヘッドに上記テスト
    トレーに搭載したICを順次電気的に接触させてICの
    動作をテストし、そのテスト結果を各IC毎に記憶し、
    テストチャンバに隣接して設けた除熱槽に上記テストト
    レーを移動させ、除熱槽において上記恒温槽で与えた高
    温又は低温を除熱すると共に、除熱されたテストトレー
    をアンローダ部に取出し、このアンローダ部において上
    記テスト結果の記憶に従って上記テストトレーに搭載さ
    れたICを分類し、良品と不良品に仕分けして汎用トレ
    ーに移し替える構成としたIC試験装置において、 上記恒温槽とテストチャンバを一列に配置すると共に、
    恒温槽の手前にローダ部を配置し、テストチャンバの手
    前に除熱槽を配置し、更に除熱槽の上部に上記アンロー
    ダ部を配置した構成としたことを特徴とするIC試験装
    置。
JP19085595A 1995-07-26 1995-07-26 Ic試験装置 Expired - Fee Related JP3412114B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP19085595A JP3412114B2 (ja) 1995-07-26 1995-07-26 Ic試験装置
TW085108960A TW305025B (ja) 1995-07-26 1996-07-23
PCT/JP1996/002067 WO1997005495A1 (fr) 1995-07-26 1996-07-24 Testeur de dispositif a semi-conducteurs
DE19680786T DE19680786B4 (de) 1995-07-26 1996-07-24 Halbleiterbauelement-Testgerät
KR1019970701974A KR100292831B1 (ko) 1995-07-26 1996-07-24 반도체디바이스시험장치
US08/809,243 US6104183A (en) 1995-07-26 1996-07-24 Semiconductor device testing apparatus
MYPI96003080A MY113610A (en) 1995-07-26 1996-07-26 Semiconductor device testing apparatus
US09/596,062 US6384593B1 (en) 1995-07-26 2000-06-16 Semiconductor device testing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19085595A JP3412114B2 (ja) 1995-07-26 1995-07-26 Ic試験装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002363480A Division JP3494642B2 (ja) 2002-12-16 2002-12-16 Ic試験装置

Publications (2)

Publication Number Publication Date
JPH0943309A JPH0943309A (ja) 1997-02-14
JP3412114B2 true JP3412114B2 (ja) 2003-06-03

Family

ID=16264901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19085595A Expired - Fee Related JP3412114B2 (ja) 1995-07-26 1995-07-26 Ic試験装置

Country Status (7)

Country Link
US (2) US6104183A (ja)
JP (1) JP3412114B2 (ja)
KR (1) KR100292831B1 (ja)
DE (1) DE19680786B4 (ja)
MY (1) MY113610A (ja)
TW (1) TW305025B (ja)
WO (1) WO1997005495A1 (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3412114B2 (ja) 1995-07-26 2003-06-03 株式会社アドバンテスト Ic試験装置
TW358162B (en) * 1996-06-04 1999-05-11 Advantest Corp Semiconductor device testing apparatus
JPH10142293A (ja) * 1996-11-12 1998-05-29 Advantest Corp Ic試験装置
US6249132B1 (en) * 1997-02-12 2001-06-19 Tokyo Electron Limited Inspection methods and apparatuses
JP3344548B2 (ja) * 1997-04-16 2002-11-11 株式会社アドバンテスト Ic試験装置
JP3591679B2 (ja) * 1997-04-17 2004-11-24 株式会社アドバンテスト Ic用トレイ取出装置及びic用トレイ収納装置
TW379285B (en) 1997-07-02 2000-01-11 Advantest Corp Testing device for semiconductor components and the testing trays used in the testing apparatus
TW369692B (en) 1997-12-26 1999-09-11 Samsung Electronics Co Ltd Test and burn-in apparatus, in-line system using the apparatus, and test method using the system
JPH11287843A (ja) * 1998-04-02 1999-10-19 Advantest Corp Ic試験装置
JP4037962B2 (ja) * 1998-06-24 2008-01-23 株式会社アドバンテスト 部品試験装置
KR100546871B1 (ko) * 1998-09-30 2006-05-23 삼성전자주식회사 테스트 핸들러
JP3567803B2 (ja) * 1999-07-08 2004-09-22 日立ハイテク電子エンジニアリング株式会社 Icデバイスの試験装置
US6564165B1 (en) * 1999-12-22 2003-05-13 Trw Inc. Apparatus and method for inline testing of electrical components
US6392403B1 (en) * 2000-02-02 2002-05-21 Advanced Micro Devices, Inc. Integrated wafer stocker and sorter apparatus
US6711450B1 (en) * 2000-02-02 2004-03-23 Advanced Micro Devices, Inc. Integration of business rule parameters in priority setting of wafer processing
JP3584845B2 (ja) * 2000-03-16 2004-11-04 日立ハイテク電子エンジニアリング株式会社 Icデバイスの試験装置及び試験方法
US6521853B1 (en) * 2000-05-08 2003-02-18 Micro Component Technology, Inc. Method and apparatus for sorting semiconductor devices
JP2002286791A (ja) * 2001-03-28 2002-10-03 Ando Electric Co Ltd 半導体デバイスの加熱装置および半導体デバイスの加熱方法
US6781363B2 (en) * 2001-06-21 2004-08-24 Han-Ping Chen Memory sorting method and apparatus
MY131859A (en) * 2001-06-30 2007-09-28 Stmicroelectronics Sdn Bhd Test handler apparatus for smd ( surface mount devices), bga ( ball grid arrays) and csp ( chip scale packages)
KR20030017933A (ko) * 2001-08-25 2003-03-04 엘지.필립스 엘시디 주식회사 액정디스플레이의 선 분류 장비
US6861861B2 (en) * 2002-07-24 2005-03-01 Lg Electronics Inc. Device for compensating for a test temperature deviation in a semiconductor device handler
KR100542126B1 (ko) * 2003-04-29 2006-01-11 미래산업 주식회사 반도체 소자 테스트 핸들러
KR100498496B1 (ko) * 2003-05-07 2005-07-01 삼성전자주식회사 자투리 반도체 소자의 검사 방법
KR100517074B1 (ko) * 2003-06-05 2005-09-26 삼성전자주식회사 트레이 트랜스퍼 유닛 및 그를 포함하는 자동 테스트 핸들러
KR100541546B1 (ko) * 2003-07-14 2006-01-10 삼성전자주식회사 반도체 디바이스 테스트장치
US7292023B2 (en) * 2004-06-30 2007-11-06 Intel Corporation Apparatus and method for linked slot-level burn-in
US7339387B2 (en) * 2004-06-30 2008-03-04 Intel Corporation System and method for linked slot-level burn-in
CN100526896C (zh) * 2004-07-09 2009-08-12 株式会社爱德万测试 推压构件及电子部件处理装置
KR100629262B1 (ko) * 2004-07-20 2006-09-29 삼성전자주식회사 반도체 디바이스 테스트장치의 테스트트레이
US7151388B2 (en) * 2004-09-30 2006-12-19 Kes Systems, Inc. Method for testing semiconductor devices and an apparatus therefor
US7091737B2 (en) * 2004-10-01 2006-08-15 Intel Corporation Apparatus and methods for self-heating burn-in processes
CN101120260B (zh) * 2005-02-15 2010-09-15 株式会社爱德万测试 预烧装置
KR100652417B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 인-트레이(In-tray) 상태의 반도체 패키지 검사장치및 검사방법
US8529185B2 (en) * 2005-08-31 2013-09-10 Hirata Corporation Work handling apparatus
JP4928470B2 (ja) * 2006-01-17 2012-05-09 株式会社アドバンテスト 電子部品ハンドリング装置、電子部品試験装置、及び電子部品の試験方法
JP2007192576A (ja) * 2006-01-17 2007-08-02 Nippon Gaataa Kk 電子部品の自動分類機の作動制御方法
US20070180339A1 (en) * 2006-01-31 2007-08-02 Carli Connally Handling mixed-mode content in a stream of test results
JP5186370B2 (ja) * 2006-07-27 2013-04-17 株式会社アドバンテスト 電子部品移送方法および電子部品ハンドリング装置
KR100825781B1 (ko) * 2006-10-02 2008-04-29 삼성전자주식회사 열 분리기를 구비하는 반도체 소자용 테스트 핸들러 및이를 이용한 반도체 소자 테스트 방법
US7619936B2 (en) * 2006-11-16 2009-11-17 Qimonda North America Corp. System that prevents reduction in data retention
US20080145203A1 (en) * 2006-11-22 2008-06-19 Yun Hyo-Chul Method of transferring test trays in a handler
KR20080046356A (ko) * 2006-11-22 2008-05-27 미래산업 주식회사 핸들러의 테스트 트레이 이송방법
DE102007007529A1 (de) * 2007-02-15 2007-08-16 Hatec Handhabungstechnik Maschinenbau Gmbh Testvorrichtung zum Testen von Prüflingen unter Temperatur
DE102007007528A1 (de) * 2007-02-15 2007-08-30 Hatec Handhabungstechnik Maschinenbau Gmbh Kontaktierstation zum Testen von Prüflingen unter Temperatur
KR100819836B1 (ko) 2007-06-08 2008-04-08 미래산업 주식회사 캐리어모듈, 그를 이용한 테스트 핸들러, 및 그를 이용한반도체 소자 제조방법
US7884631B2 (en) * 2009-02-25 2011-02-08 Kingston Technology Corp. Parking structure memory-module tester that moves test motherboards along a highway for remote loading/unloading
JP4437508B1 (ja) 2009-02-27 2010-03-24 株式会社アドバンテスト 試験装置
KR101278131B1 (ko) 2009-04-28 2013-07-05 가부시키가이샤 어드밴티스트 배선 기판 유닛 및 시험 장치
US8970244B2 (en) 2009-09-26 2015-03-03 Centipede Systems, Inc. Transport apparatus for moving carriers of test parts
KR20120027580A (ko) * 2010-09-13 2012-03-22 삼성전자주식회사 반도체 장치용 테스트 핸들러 및 이를 이용한 반도체 장치 테스트 방법
WO2013029659A1 (en) * 2011-08-30 2013-03-07 Osram Opto Semiconductors Gmbh Testing device and method for operating a testing device
US9099173B2 (en) * 2012-12-14 2015-08-04 Virtium Technology, Inc. Classifying flash devices using ECC
TWI472778B (zh) * 2013-08-30 2015-02-11 Chroma Ate Inc System - level IC test machine automatic retest method and the test machine
US9684030B2 (en) * 2014-12-26 2017-06-20 An-Sung Wang Drum-type IC burn-in and test equipment
TWI597508B (zh) * 2016-07-22 2017-09-01 致茂電子股份有限公司 電子元件溫控模組及具備該模組之檢測設備
JP6823534B2 (ja) * 2017-04-28 2021-02-03 株式会社アドバンテスト 電子部品試験装置用のキャリア
US10677842B2 (en) 2017-05-26 2020-06-09 Advantest Corporation DUT testing with configurable cooling control using DUT internal temperature data
US11226390B2 (en) 2017-08-28 2022-01-18 Teradyne, Inc. Calibration process for an automated test system
US10845410B2 (en) 2017-08-28 2020-11-24 Teradyne, Inc. Automated test system having orthogonal robots
US10948534B2 (en) * 2017-08-28 2021-03-16 Teradyne, Inc. Automated test system employing robotics
CA3084671A1 (en) * 2017-12-19 2019-06-27 Boston Semi Equipment, Llc Kit-less pick and place handler
KR102037975B1 (ko) * 2018-07-27 2019-10-29 세메스 주식회사 트레이 승강 장치
TWI706148B (zh) * 2019-07-17 2020-10-01 美商第一檢測有限公司 晶片測試方法
KR102270760B1 (ko) * 2019-11-29 2021-06-30 에이엠티 주식회사 미세 피치를 갖는 디바이스의 테스트장치
CN111751696B (zh) * 2020-07-05 2022-12-09 深圳市堃联技术有限公司 一种半导体芯片检测设备
US11867749B2 (en) 2020-10-22 2024-01-09 Teradyne, Inc. Vision system for an automated test system
US11899042B2 (en) 2020-10-22 2024-02-13 Teradyne, Inc. Automated test system
US11754596B2 (en) 2020-10-22 2023-09-12 Teradyne, Inc. Test site configuration in an automated test system
US11953519B2 (en) 2020-10-22 2024-04-09 Teradyne, Inc. Modular automated test system
US11754622B2 (en) 2020-10-22 2023-09-12 Teradyne, Inc. Thermal control system for an automated test system
TWI764340B (zh) * 2020-10-23 2022-05-11 美商第一檢測有限公司 抵壓組件及晶片測試設備
US11408931B1 (en) * 2021-03-12 2022-08-09 Nanya Technology Corporation Integrated-circuit-level test system and method
US12007411B2 (en) 2021-06-22 2024-06-11 Teradyne, Inc. Test socket having an automated lid

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1044379A (en) * 1974-12-28 1978-12-12 Sony Corporation Wafer transfer device
JP2921937B2 (ja) * 1990-07-18 1999-07-19 東京エレクトロン株式会社 Ic検査装置
US5184068A (en) * 1990-09-24 1993-02-02 Symtek Systems, Inc. Electronic device test handler
JP3009115B2 (ja) * 1991-09-02 2000-02-14 株式会社アドバンテスト Ic試験装置
US5313156A (en) * 1991-12-04 1994-05-17 Advantest Corporation Apparatus for automatic handling
JP3254775B2 (ja) * 1992-12-01 2002-02-12 日立電子エンジニアリング株式会社 Icデバイスの恒温試験装置
JP3372586B2 (ja) * 1993-04-19 2003-02-04 株式会社アドバンテスト Ic試験装置用ローダ・アンローダ
JP3412114B2 (ja) 1995-07-26 2003-06-03 株式会社アドバンテスト Ic試験装置
JPH10142293A (ja) * 1996-11-12 1998-05-29 Advantest Corp Ic試験装置

Also Published As

Publication number Publication date
DE19680786T1 (de) 1997-10-02
MY113610A (en) 2002-04-30
US6384593B1 (en) 2002-05-07
DE19680786B4 (de) 2005-09-01
KR100292831B1 (ko) 2001-06-15
TW305025B (ja) 1997-05-11
US6104183A (en) 2000-08-15
KR970706501A (ko) 1997-11-03
WO1997005495A1 (fr) 1997-02-13
JPH0943309A (ja) 1997-02-14

Similar Documents

Publication Publication Date Title
JP3412114B2 (ja) Ic試験装置
JPH11231020A (ja) Ic試験システム
JP3951436B2 (ja) Ic試験装置
JP4299383B2 (ja) Ic試験装置
JP4018254B2 (ja) 電子部品の試験方法
KR101042655B1 (ko) 전자부품 이송방법 및 전자부품 핸들링 장치
JPH11297791A (ja) トレイ移送アーム及びこれを用いたトレイの移載装置、ic試験装置並びにトレイの取り廻し方法
CN109686679B (zh) 制造半导体封装的方法
JP4222442B2 (ja) 電子部品試験装置用インサート
JP4279413B2 (ja) 電子部品試験装置用インサート
JPH112657A (ja) 複合ic試験装置
US20080252317A1 (en) Apparatus for testing system-in-package devices
JP4570208B2 (ja) 試験済み電子部品の分類制御方法
JP3376784B2 (ja) Ic試験装置
JP2007024907A (ja) Ic試験システム
KR101104291B1 (ko) 트레이 반송장치 및 이를 구비한 전자부품 시험장치
JP2940858B2 (ja) Ic試験装置
JP3494642B2 (ja) Ic試験装置
WO2009116165A1 (ja) トレイ搬送装置およびそれを備えた電子部品試験装置
JP2741043B2 (ja) 半導体素子の選別方法
JPH0943311A (ja) Ic試験装置
US7518356B2 (en) Apparatus for testing system-in-package devices
JPH11326448A (ja) Ic試験装置
JP2000074987A (ja) 電子部品試験装置
JP2001235512A (ja) 電子部品試験装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030212

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090328

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090328

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees