JP3409421B2 - High efficiency coding device - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、映像信号を記録や伝送
をする際に、視覚的画質劣化を軽減させてデータ量を削
減する高能率符号化装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-efficiency encoder which reduces visual image quality deterioration and data amount when recording or transmitting a video signal.

【０００２】[0002]

【従来の技術】一般に、映像信号は情報量が非常に大き
いため記録もしくは伝送を行なうにあたって、高能率符
号化によって画質劣化が視覚的に目だたないように情報
量を削減する方法が用いられる。高能率符号化の手段の
うちのひとつに直交変換符号化がある。2. Description of the Related Art Generally, since a video signal has a very large amount of information, when recording or transmitting, a method of reducing the amount of information is used by high-efficiency coding so that deterioration of image quality is not visually noticeable. . Orthogonal transform coding is one of the means for high efficiency coding.

【０００３】図５は第１の従来例である高能率符号化装
置の構成を示すブロック図である。本従来例では、高能
率符号化として、直交変換を用いた場合について説明す
る。同図において、１は入力端子、２は直交変換器、３
は符号化器、４は出力端子である。また、符号化器３
は、並び換え手段５、量子化器６、量子化選択回路７お
よび符号化回路８からなる。FIG. 5 is a block diagram showing the configuration of a high-efficiency coding apparatus which is a first conventional example. In this conventional example, a case where orthogonal transformation is used as high efficiency encoding will be described. In the figure, 1 is an input terminal, 2 is an orthogonal transformer, 3
Is an encoder and 4 is an output terminal. Also, the encoder 3
Is composed of a rearrangement means 5, a quantizer 6, a quantization selection circuit 7 and an encoding circuit 8.

【０００４】以下その動作について図５を参照しながら
説明する。まず、入力端子１から入力された所定の大き
さの映像信号のブロックは直交変換器２で直交変換さ
れ、直交変換係数からなるブロックとなり、符号化器３
で所定の符号量に符号化され、符号化データとして出力
端子４から出力される。符号化器３では、まず前記直交
変換係数の係数並びを並び換え手段５により並び換え
る。次に量子化器６で、並び換え手段５出力の直交変換
係数をあるステップ幅で量子化する。量子化選択回路７
は量子化器６出力の量子化後のデータ量を所望のデータ
量に納めるために適するステップ幅を持つ量子化係数を
選択する。符号化回路８は、量子化器６出力の符号語に
対して、発生頻度の高い符号ほど短い符号語を割り当
て、符号化データとして出力端子４から出力する。The operation will be described below with reference to FIG. First, a block of a video signal of a predetermined size input from the input terminal 1 is orthogonally transformed by the orthogonal transformer 2 to become a block of orthogonal transform coefficients, and the encoder 3
Is encoded into a predetermined code amount and output from the output terminal 4 as encoded data. In the encoder 3, first, the coefficient arrangement of the orthogonal transform coefficients is rearranged by the rearrangement means 5. Next, the quantizer 6 quantizes the orthogonal transform coefficient output from the rearrangement unit 5 with a certain step width. Quantization selection circuit 7
Selects a quantized coefficient having a step width suitable for containing the quantized data amount of the quantizer 6 output in a desired data amount. The encoding circuit 8 allocates shorter code words to the code words output from the quantizer 6 as the codes that occur more frequently, and outputs the code words from the output terminal 4 as encoded data.

【０００５】図６（ａ）は、並べ換え回路５の動作を説
明するための前記直交変換器２の出力Ａの係数並び、図
６（ｂ）は、前記並べ換え手段５の出力Ｂの係数の並び
を示している。同図の係数並びは、直交変換器２が２次
元直交変換を行うものとし、そのブロックは水平４画
素、垂直４画素の１６係数で１ブロックを構成するブロ
ックサイズを持つものとして説明する。FIG. 6A shows the arrangement of the coefficients of the output A of the orthogonal transformer 2 for explaining the operation of the rearrangement circuit 5, and FIG. 6B shows the arrangement of the coefficients of the output B of the rearrangement means 5. Is shown. The coefficient arrangement in the figure will be described assuming that the orthogonal transformer 2 performs two-dimensional orthogonal transformation, and that the block has a block size that constitutes one block with 16 coefficients of 4 horizontal pixels and 4 vertical pixels.

【０００６】同図のブロックにおいて、各係数が表わす
周波数成分は、左側ほど水平方向の低域に対応し、上方
ほど垂直方向の低域に対応するものとする。最左端で最
上段の係数は、入力画素ブロック内の平均値（直流成
分）に相当する。そして、並び換え手段５において、２
次元直交変換に対する符号化のために、図６（ｂ）に示
す信号Ｂの係数並びに示すようなジグザグスキャンと言
われる２次元周波数的に低域から高域の並びに順番を並
び換える。これは、直流成分を含む低域成分ほど視覚に
対する影響が大きいことから、低域ほど重要な成分とし
て扱うためである。In the block shown in the figure, the frequency component represented by each coefficient corresponds to the lower horizontal band in the leftward direction and to the lower vertical band in the upper direction. The coefficient at the uppermost stage at the leftmost end corresponds to the average value (DC component) in the input pixel block. Then, in the rearrangement means 5, 2
For the coding for the dimensional orthogonal transformation, the coefficient of the signal B shown in FIG. 6 (b) and the order of the two-dimensional frequency from low frequency to high frequency called zigzag scan are rearranged. This is because a low-frequency component including a DC component has a great influence on the visual sense, and thus a low-frequency component is treated as an important component.

【０００７】そこで、並び換え手段５出力の係数並び
を、量子化器６で係数並びの前の方（低域）ほど量子化
ステップ幅を細かくし、係数並びの後ろの方（高域）ほ
ど量子化ステップ幅を大きくして量子化を行い、量子化
器６の出力が所望のデータ量になるように、量子化選択
器７によって量子化のためのステップ幅（量子化係数）
を制御すればよい。Therefore, the quantizer 6 finer the coefficient sequence of the output of the rearranging means 5 toward the front of the coefficient sequence (low range), and the finer the quantization step width, and toward the rear of the coefficient sequence (high range). Quantization is performed by increasing the quantization step width, and the step width (quantization coefficient) for quantization is set by the quantization selector 7 so that the output of the quantizer 6 has a desired data amount.
Should be controlled.

【０００８】また第２の従来例として、先願特許である
直交変換装置（特願平３−２７２８４）に記載されてい
るように、１フレーム単位の映像信号をブロック化して
入力信号とし、前記ブロック毎のフィールド間相関の検
出を水平方向の直交変換と並行して実行し、その結果に
より垂直方向の直交変換を行なう前段の並べ換えメモリ
の出力をフレーム内／フィールド内の直交変換をするた
めの係数並びに並べ換えを行い、かつ垂直方向の直交変
換回路のバタフライ演算器もフレーム内とフィールド内
の直交変換で共用することにより、回路規模を増加する
ことなくフレーム内／フィールド内の垂直方向の直交変
換の実行が可能な直交変換装置が提案されている。As a second conventional example, as described in an orthogonal transformation device (Japanese Patent Application No. 3-27284), which is a prior application, a video signal in units of one frame is divided into blocks and used as an input signal. For detecting the inter-field correlation for each block in parallel with the orthogonal transformation in the horizontal direction, and performing the orthogonal transformation in the vertical direction as a result, the output of the rearrangement memory in the preceding stage is subjected to the orthogonal transformation in the frame / field. By performing coefficient and rearrangement, and sharing the butterfly computing unit of the orthogonal transformation circuit in the vertical direction with the orthogonal transformation in the frame and the field, the orthogonal transformation in the vertical direction in the frame / field without increasing the circuit scale. An orthogonal transform device capable of executing is proposed.

【０００９】図７は上記直交変換装置のブロック図を示
すものである。同図において、１００は１フレーム毎の
映像信号がブロック化されて本直交変換装置に入力され
る入力端子、２００は水平方向の直交変換を行なう第１
の直交変換回路、３００は水平方向に並んだ直交変換さ
れた変換係数を垂直方向に並べ換える並べ換えメモリ、
４００は垂直方向の直交変換を行なう第２の直交変換回
路、５００は前記第１の直交変換回路と第２の直交変換
回路によって前記ブロック化信号を水平・垂直方向の２
次元直交変換した直交変換係数を出力する出力端子、６
００は入力信号のフィールド間の相関を計算するフィー
ルド間相関検出回路である。並べ換えメモリ３００はス
イッチ３０１および３０２、１ブロック分のブロック信
号を記憶できるメモリ３０３および３０４、読みだしア
ドレス制御回路３０５により構成される。FIG. 7 is a block diagram of the above orthogonal transform device. In the figure, reference numeral 100 denotes an input terminal into which a video signal for each frame is divided into blocks and input to the present orthogonal transformation device, and 200 denotes a first orthogonal transformation in the horizontal direction.
Orthogonal transformation circuit, and 300 is a rearrangement memory for rearranging the orthogonally transformed transform coefficients arranged in the horizontal direction in the vertical direction,
Reference numeral 400 is a second orthogonal transform circuit for performing orthogonal transform in the vertical direction, and 500 is the horizontal / vertical direction of the block signal by the first orthogonal transform circuit and the second orthogonal transform circuit.
An output terminal for outputting the orthogonal transform coefficient which is subjected to the dimensional orthogonal transform, 6
Reference numeral 00 is an inter-field correlation detection circuit that calculates the inter-field correlation of the input signal. The rearrangement memory 300 is composed of switches 301 and 302, memories 303 and 304 capable of storing a block signal for one block, and a read address control circuit 305.

【００１０】以下、図８に示すところの図７各構成要素
間の信号並びの図を用いて本従来例の動作を説明する。The operation of the conventional example will be described below with reference to the signal arrangement diagram between the constituent elements in FIG. 7 shown in FIG.

【００１１】同図のＡは前記入力端子１００より入力さ
れる映像信号の１ブロック分のブロック化信号を示して
おり、図中のｘijはブロック化信号の各画素を表わし、
添字ｉ（＝１・・８）は垂直方向の位置を示し、画面上
から画面下へ連続している。またｊ（＝１・・８）は水
平方向の位置を示し、画面左から画面右へ連続してい
る。本従来例の場合のブロック化信号Ａは、フレーム単
位の水平方向８次直交変換かつ垂直方向８次直交変換の
８×８次の２次元直交変換のためのブロック化信号とし
て説明する。A in the figure shows a block signal of one block of the video signal inputted from the input terminal 100, and xij in the figure represents each pixel of the block signal,
The subscript i (= 1 ... 8) indicates the position in the vertical direction and is continuous from the top of the screen to the bottom of the screen. Further, j (= 1 ... 8) indicates a horizontal position and is continuous from the screen left to the screen right. The blocked signal A in the case of the conventional example will be described as a blocked signal for the 8 × 8-dimensional two-dimensional orthogonal transformation of the horizontal-direction eight-order orthogonal transformation and the vertical-direction eight-order orthogonal transformation in frame units.

【００１２】さて、第１の直交変換回路２００はブロッ
ク化信号Ａを入力として図７のブロック化信号Ｂを出力
する。ここでブロック化信号Ｂ中のｙijは水平方向の直
交変換係数であって、ｉは前記ブロック化信号Ａと同じ
く垂直方向の並びを示し、ｊは直交変換されることによ
り得られる周波数成分に対応して低周波数成分から高周
波数成分に連続している。第１の直交変換回路２００は
水平方向の直交変換を行なうので、ブロック化信号Ａの
ｘij（ｊ＝１・・８）の８画素単位毎に処理し、その処
理を垂直方向のｉ＝１・・８の８回行なう。The first orthogonal transformation circuit 200 receives the blocked signal A as an input and outputs the blocked signal B shown in FIG. Here, yij in the blocked signal B is the orthogonal transform coefficient in the horizontal direction, i is the same as the blocked signal A in the vertical direction, and j is the frequency component obtained by orthogonal transform. Then, the low frequency component is continuous to the high frequency component. Since the first orthogonal transformation circuit 200 performs orthogonal transformation in the horizontal direction, the first orthogonal transformation circuit 200 processes every 8 pixel units of xij (j = 1 ... 8) of the blocked signal A, and the processing is performed in the vertical direction i = 1.・ Repeat 8 times.

【００１３】一方第２の直交変換回路４００は前記ブロ
ック化信号Ｂに対してｙij（ｉ＝１・・８）の８係数単
位毎に処理することにより垂直方向の直交変換ができる
が、その入力ブロック化信号Ｂは前記第１の直交変換回
路２００のために水平方向の係数並び（水平方向８係数
単位が垂直方向に並ぶこと）となっているため、前記並
べ換えメモリ３００により垂直方向の係数並び（垂直方
向８係数単位が水平方向に並ぶこと）に並べ換える。並
べ換えメモリ３００は、第１のメモリ３０３と第２のメ
モリ３０４を、一方に現在のブロック化信号Ｂを書き込
むときには他方は以前に記憶していた１ブロック分過去
のブロック化信号Ｂを読みだして第２の直交変換回路４
００に導くように、スイッチ３０１、３０２により１ブ
ロック毎に交互に読み出しおよび書き込みを行えるよう
にしている。そのときの前述した水平から垂直方向への
並び換えは、読みだしアドレス制御回路３０５により、
ブロック化信号Ｂのｙijをｙjiとする。（図８ではブロ
ック化信号Ｃのように図の横一行を一処理単位として表
わすことにする） ブロック化信号Ｃの係数並びになれ
ば第２の直交変換回路４００は前記第１の直交変換回路
２と同構成により実現できる。その結果、出力端子５か
らは図８のブロック化信号Ｄに示す２次元直交変換係数
を出力する。On the other hand, the second orthogonal transformation circuit 400 can perform orthogonal transformation in the vertical direction by processing the blocked signal B in units of eight coefficients of yij (i = 1. Since the blocked signal B has a coefficient arrangement in the horizontal direction (8 coefficient units in the horizontal direction are arranged in the vertical direction) because of the first orthogonal transform circuit 200, the coefficient arrangement in the vertical direction is performed by the rearrangement memory 300. (8 coefficient units in the vertical direction are arranged in the horizontal direction). The rearrangement memory 300 reads the first memory 303 and the second memory 304, and when writing the current block signal B into one, reads the block signal B past one block previously stored in the other. Second orthogonal transformation circuit 4
As shown in FIG. 00, the switches 301 and 302 enable the reading and writing to be performed alternately for each block. At this time, the rearrangement from the horizontal direction to the vertical direction described above is performed by the read address control circuit 305.
Let yij of the blocked signal B be yji. (In FIG. 8, one horizontal line in the drawing is represented as one processing unit like the blocked signal C.) The coefficient of the blocked signal C and the second orthogonal transform circuit 400 are the first orthogonal transform circuit 2 if possible. It can be realized with the same configuration. As a result, the output terminal 5 outputs the two-dimensional orthogonal transform coefficient shown in the blocked signal D of FIG.

【００１４】ここで、並べ換えメモリ３００内の読み出
しアドレス制御回路３０５と第２の直交変換回路４００
の動作については、先願である「直交変換装置」（特願
平２−２８２１１９）において示された動作に準ずる。
この「直交変換装置」は高速演算アルゴリズムを用いた
手法で、本従来例の第２の直交変換回路４００に相当
し、図８のブロック化信号Ｂにおいて、（ｙi1，ｙi2，
ｙi3，・・・ｙi8）の信号列に対しての８次直交変換
と、（ｙi1，ｙi3，ｙi5，ｙi7）と（ｙi8，ｙi6，ｙi
4，ｙi2）のふたつの信号列の互いの和と差それぞれに
対しての４次直交変換を、一つの切り換え制御信号で回
路を共用して実現するものである。Here, the read address control circuit 305 and the second orthogonal transformation circuit 400 in the rearrangement memory 300.
The operation described in (1) is based on the operation described in the prior application “Orthogonal Transform Device” (Japanese Patent Application No. 2-28119).
This "orthogonal transformation device" is a method using a high-speed operation algorithm and corresponds to the second orthogonal transformation circuit 400 of the present conventional example. In the blocked signal B of FIG. 8, (yi1, yi2,
yi3, ... yi8) 8th-order orthogonal transformation for the signal sequence, and (yi1, yi3, yi5, yi7) and (yi8, yi6, yi)
4 and yi2) are used to realize the fourth-order orthogonal transformation for the sum and difference of the two signal sequences, respectively, by sharing the circuit with one switching control signal.

【００１５】よって上記「直交変換装置」を用いて、前
記切り換え制御信号をフィールド間相関検出回路６００
出力として、フレーム内直交変換を選ぶときには（ｙi
1，ｙi2，ｙi3，・・・ｙi8）の信号列に対しての８次
直交変換を行なうように、一方フィールド内直交変換を
選ぶときには（ｙi1，ｙi3，ｙi5，ｙi7）と（ｙi8，ｙ
i6，ｙi4，ｙi2）の二つの信号列の互いの和と差それぞ
れに対しての４次直交変換を行なうようにする。Therefore, the above-mentioned "orthogonal transformation device" is used to output the switching control signal to the inter-field correlation detection circuit 600.
When selecting the intraframe orthogonal transform as the output (yi
(Yi1, yi3, yi3, ..., yi8) When performing the in-field orthogonal transform so as to perform the eight-order orthogonal transform on the signal sequence of (yi1, yi3, yi5, yi7) and (yi8, y
i6, yi4, yi2) is subjected to fourth-order orthogonal transformation for the sum and difference of the two signal sequences.

【００１６】なお、上記「直交変換装置」はその最前段
の構成要素に並べ換え器を有する。この並べ換え器はあ
る一定の並びで「直交変換装置」に入力される信号列
を、前記８次直交変換と二つの４次直交変換で後段のバ
タフライ演算器を共用するための並べ換えを行なう。よ
って、前記並べ換え器における信号列の並べ換えを前記
並べ換えメモリ３００によって実行するようにして、前
記「直交変換装置」内の並べ換え器と並べ換えメモリ３
００とを共用する。そのために、並べ換えメモリ３００
の読み出しアドレス制御回路３０５は、前記ブロック化
信号Ｂの水平方向の係数並びを垂直方向の係数並びに並
び換えるとともに、前記フィールド間相関検出回路６０
０出力によって、フレーム内直交変換を選ぶときには前
記８次直交変換を行なうように、またフィールド内直交
変換を選ぶときには前記二つの４次直交変換を行なうよ
うに垂直方向の８係数の並びを並び換える。The "orthogonal transform device" has a rearranger as a component at the forefront stage. This rearranger rearranges the signal sequence input to the "orthogonal transform device" in a certain fixed sequence so that the butterfly arithmetic unit in the subsequent stage can be shared by the 8th orthogonal transform and two 4th orthogonal transforms. Therefore, rearrangement of the signal sequence in the rearranger is executed by the rearrangement memory 300, and the rearranger and the rearrangement memory 3 in the “orthogonal transformation device” are arranged.
It shares with 00. Therefore, the sorting memory 300
The read address control circuit 305 rearranges the coefficient arrangement in the horizontal direction of the blocked signal B and the coefficient arrangement in the vertical direction, and the inter-field correlation detection circuit 60.
The 0 output rearranges the arrangement of the eight coefficients in the vertical direction so that the intra-frame orthogonal transform is selected to perform the eighth-order orthogonal transform and the intra-field orthogonal transform is selected to perform the two fourth-order orthogonal transforms. .

【００１７】フィールド間相関検出回路６００は、前記
第１の直交変換回路２００入力と同じブロック化信号Ａ
（図８）を入力として、前記第１の直交変換回路２００
と並行してフィールド間相関を検出する。フィールド間
の相関は、簡単にはフィールド間の画素値のレベル差を
計算することで行える。例えば、ブロック化信号Ａは垂
直方向の１画素毎、つまりライン毎に２フィールドの信
号をノンインターレース化された信号であるので、The inter-field correlation detection circuit 600 has the same blocked signal A as the input of the first orthogonal transformation circuit 200.
(FIG. 8) as an input, the first orthogonal transform circuit 200
In parallel with this, the inter-field correlation is detected. Correlation between fields can be performed simply by calculating the level difference of pixel values between fields. For example, the blocked signal A is a signal obtained by deinterlacing a signal of 2 fields for each pixel in the vertical direction, that is, for each line,

【００１８】[0018]

【数１】 [Equation 1]

【００１９】によって得られるＰはフィールド間のレベ
ル差を示すことになる。このＰはフィールド間相関が大
きいときには小さい値を示し、フィールド間相関が小さ
いときには大きな値を示すので、ある閾値Ｐ0によっ
て、 Ｐ≦Ｐ0のとき フレーム内直交変換 Ｐ＞Ｐ0のとき フィールド内直交変換 とすることによりフレーム内／フィールド内直交変換の
切り換えができる。ここで閾値Ｐ0の値は、後段の圧縮
処理等との兼ね合いで、適当な値に設定すればよい。The value of P obtained by means of P indicates the level difference between fields. This P shows a small value when the inter-field correlation is large, and shows a large value when the inter-field correlation is small. Therefore, according to a certain threshold value P0, when P ≦ P0, the intraframe orthogonal transformation P> P0 By doing so, it is possible to switch the intraframe / field orthogonal transform. Here, the value of the threshold value P0 may be set to an appropriate value in consideration of the compression processing in the subsequent stage.

【００２０】以上説明したような並べ換えメモリ３００
の結果のブロック化信号を図８のブロック化信号Ｃ（フ
レーム）とＣ’（フィールド）に示す。これら２種類の
並びのブロック化信号に対して、前記第２の直交変換回
路４００は、それぞれブロック化信号Ｄ（フレーム）お
よびＤ’（フィールド）を出力する。The rearrangement memory 300 as described above.
The resulting blocked signal is shown in the blocked signals C (frame) and C '(field) in FIG. The second orthogonal transform circuit 400 outputs the blocked signals D (frame) and D ′ (field), respectively, to these two types of blocked signals.

【００２１】ここで本従来例の第２の直交変換回路４０
０のバタフライ演算器は前記「直交変換装置」に準じて
いるので、ブロック化信号Ｄ’（フィールド）内の各係
数中、ｕij（ｉ＝１・・４）についてはフィールド間の
和に対する４次直交変換の結果で、ｕij（ｉ＝５・・
８）についてはフィールド間の差に対する４次直交変換
の結果となり、それぞれの係数はｉが小さい値ほど低周
波数成分に対する係数を示し、大きいほど高周波数成分
に対する係数を示す。Here, the second orthogonal transformation circuit 40 of this conventional example.
Since the butterfly computing unit of 0 complies with the above-mentioned “orthogonal transformation device”, among the coefficients in the blocked signal D ′ (field), uij (i = 1 ... 4) is a quartic for the sum between fields. The result of the orthogonal transformation is uij (i = 5 ...
8) is the result of fourth-order orthogonal transformation with respect to the difference between the fields, and the smaller the value of i, the larger the coefficient for the low frequency component, and the larger the coefficient, the larger the coefficient for the high frequency component.

【００２２】以上説明したように、本従来例によれば、
水平方向の直交変換の演算と並行してフレーム内／フィ
ールド内の直交変換選択を決定して、その選択結果を並
べ換えメモリ３００の読み出しアドレス制御回路３０５
による係数の並べ換えと第２の直交変換回路４００のバ
タフライ演算器構成により、フレーム内／フィールド内
切り換え型の２次元直交変換を多大な回路規模増加をと
もなわずに実現している。As described above, according to this conventional example,
In parallel with the calculation of the orthogonal transform in the horizontal direction, the selection of the orthogonal transform in the frame / field is determined, and the selection result is read out by the read address control circuit 305 of the rearrangement memory 300.
By the coefficient rearrangement according to (1) and the butterfly computing unit configuration of the second orthogonal transformation circuit 400, intra-frame / in-field switching type two-dimensional orthogonal transformation is realized without enormous increase in circuit scale.

【００２３】なお、ブロック化信号ＤおよびＤ’におけ
る係数並びは垂直方向になっており、実際には後段にお
いて可変長符号化等の符号化装置が構成されて、一般に
は２次元直交変換係数の２次元的な低域成分から高域成
分への順になるジグザグスキャンなどの並べ換え回路を
必要とするが、本従来例においてはブロック化信号Ｄお
よびＤ’以降の処理は省略する。Note that the coefficient arrangement in the blocked signals D and D'is in the vertical direction, and in actuality, a coding device such as variable length coding is constructed in the subsequent stage, and generally the two-dimensional orthogonal transform coefficient A rearrangement circuit such as a zigzag scan in which a two-dimensional low-frequency component is changed to a high-frequency component is required, but in the conventional example, the processing after the blocked signals D and D ′ is omitted.

【００２４】[0024]

【発明が解決しようとする課題】しかしながら、上記し
た従来の構成では以下に示す問題点を有している。第１
の従来例の高能率符号化装置において、符号化器では一
般的に数ブロックをひとつの単位として所定の符号量に
納まるように量子化を行い、できるだけ均一な量子化を
行おうとする。そのため、平均的に低周波成分を重要な
情報として保護することになり、画像内容が高精細なた
めに直交変換係数の分布が低域から高域まで広がるもの
や劣化が目につきやすい赤色の彩度の高いブロック等、
視覚的に重要なブロックに十分なデータ量が割当てられ
ず画質を劣化させていた。However, the above-mentioned conventional configuration has the following problems. First
In the conventional high-efficiency encoder, the encoder generally quantizes several blocks as one unit so as to fit within a predetermined code amount, and attempts to make the quantization as uniform as possible. Therefore, the low-frequency component is protected as important information on average, and because the image content is high-definition, the distribution of the orthogonal transform coefficient spreads from the low range to the high range and the red color that is prone to deterioration is visible. High degree blocks, etc.
A sufficient amount of data was not allocated to the visually important blocks, which deteriorated the image quality.

【００２５】逆に、輝度の低いブロック等劣化が目につ
きにくいブロックにも他のブロックと同程度のデータ量
が割り当てられ、効率的な符号化が行われていなかっ
た。On the contrary, a block having a low luminance such as a block which is not easily deteriorated is assigned the same amount of data as the other blocks, and efficient coding has not been performed.

【００２６】また第２の従来例において、あるブロック
に対してフィールド内直交変換が選ばれた場合、そのブ
ロックをフレーム内直交変換するよりはフィールド内直
交変換を行った方が符号化効率がよい。しかし、直交変
換時の垂直方向の画素数が半分になることで、直交変換
自体の効率はフレーム内直交変換よりもフィールド内直
交変換の方が落ちる。その結果、フィールド内直交変換
が選ばれた部分（一般的に動きの大きい部分）は、他の
部分に比べて画質が劣化してしまっていた。In the second conventional example, when the intra-field orthogonal transform is selected for a certain block, the intra-field orthogonal transform is more efficient than the intra-frame orthogonal transform for that block. . However, since the number of pixels in the vertical direction at the time of orthogonal transform is halved, the efficiency of the orthogonal transform itself is lower in the in-field orthogonal transform than in the intraframe orthogonal transform. As a result, the image quality of the part where the intra-field orthogonal transform is selected (generally the part where the motion is large) is deteriorated as compared with other parts.

【００２７】本発明は上記従来の問題点を解決するもの
で、画質劣化が視覚的に分かりやすい部分のブロックの
圧縮率を低くし、逆に画質劣化が視覚的に分かりにくい
部分のブロックの圧縮率を高めてその分のデータ量を他
のブロックに割り当てることで、画面全体としての画質
を改善することが可能な高能率符号化装置を提供するこ
とを目的とする。The present invention solves the above-mentioned conventional problems by reducing the compression rate of the blocks where the image quality deterioration is visually recognizable, and conversely compressing the blocks where the image quality deterioration is hard to be visually recognized. It is an object of the present invention to provide a high-efficiency encoding device capable of improving the image quality of the entire screen by increasing the rate and allocating the amount of data to other blocks.

【００２８】[0028]

【課題を解決するための手段】この目的を達成するため
に本発明の高能率符号化装置は、映像信号を輝度信号で
あるＹ信号と２つの色差信号Ｒ−Ｙ信号およびＢ−Ｙ信
号毎に所定の大きさにブロック化したディジタル信号を
入力し、入力された前記ディジタル信号をブロック毎に
データ圧縮を行う高能率符号化器と、前記Ｙ信号のブロ
ックの内容を検査するＹ検査回路と、前記Ｙ検査回路結
果により前記高能率符号化器での圧縮率を制御する制御
信号を出力する圧縮率制御回路とを少なくとも備えた構
成である。In order to achieve this object, a high-efficiency coding apparatus of the present invention uses a video signal for each of a Y signal which is a luminance signal and two color difference signals RY signal and BY signal. A high-efficiency encoder for inputting a block-shaped digital signal into a predetermined size, data compression of the input digital signal for each block, and a Y check circuit for checking the contents of the block of the Y signal. And a compression rate control circuit for outputting a control signal for controlling the compression rate in the high efficiency encoder according to the result of the Y check circuit.

【００２９】また、映像信号を輝度信号であるＹ信号と
２つの色差信号Ｒ−Ｙ信号およびＢ−Ｙ信号毎に所定の
大きさにブロック化したディジタル信号を入力し、入力
された前記ディジタル信号をブロック毎にデータ圧縮を
行う高能率符号化器と、前記Ｙ信号のブロックの内容を
検査するＹ検査回路と、前記色差信号のブロックの内容
を検査するＣ検査回路と、前記Ｙ検査回路結果とＣ検査
回路結果により前記高能率符号化器での圧縮率を制御す
る制御信号を出力する圧縮率制御回路とを少なくとも備
えた構成である。Further, a digital signal obtained by blocking a video signal into a predetermined signal for each of the Y signal which is a luminance signal, the two color difference signals RY signal and BY signal is inputted, and the inputted digital signal is inputted. A high-efficiency encoder for performing data compression for each block, a Y check circuit for checking the contents of the Y signal block, a C check circuit for checking the contents of the color difference signal block, and the Y check circuit result And a compression rate control circuit for outputting a control signal for controlling the compression rate in the high efficiency encoder according to the result of the C check circuit.

【００３０】また、映像信号を輝度信号であるＹ信号と
２つの色差信号Ｒ−Ｙ信号およびＢ−Ｙ信号毎に所定の
大きさにブロック化したディジタル信号を入力し、入力
された前記ディジタル信号をブロック毎にデータ圧縮を
行う高能率符号化器と、前記Ｒ−Ｙ信号のブロックの内
容を検査するＲ−Ｙ検査回路と、前記Ｙ信号のブロック
の内容を検査するＹ検査回路と、前記Ｒ−Ｙ検査回路結
果と前記Ｙ検査回路結果により前記高能率符号化器での
圧縮率を制御する制御信号を出力する圧縮率制御回路と
を少なくとも備えた構成である。Further, a digital signal obtained by blocking a video signal into a predetermined size for each of the Y signal which is a luminance signal, the two color difference signals RY signal and BY signal is inputted, and the inputted digital signal is inputted. A high-efficiency encoder for performing data compression for each block, an RY inspection circuit for inspecting the contents of the block of the RY signal, a Y inspection circuit for inspecting the contents of the block of the Y signal, At least a compression rate control circuit that outputs a control signal for controlling the compression rate in the high efficiency encoder according to the result of the RY inspection circuit and the result of the Y inspection circuit is provided.

【００３１】また、１フレーム単位の映像信号のブロッ
ク化信号を入力とし、前記ブロック化信号を水平方向に
直交変換する第１の直交変換回路と、前記第１の直交変
換回路と並行して前記ブロック化信号に含まれる２フィ
ールド間の相関を検出するフィールド間相関検出回路
と、前記第１の直交変換回路出力を垂直方向に並べ換え
る並べ換えメモリと、前記並べ換えメモリ出力のブロッ
ク化信号を垂直方向に直交変換する第２の直交変換回路
と、前記フィールド間相関検出回路結果により量子化で
の圧縮率を制御する制御信号を出力する圧縮率制御回路
と、前記第２の直交変換回路の出力と、前記圧縮率制御
回路の出力とを入力として、前記第２の直交変換回路出
力が所定の大きさのデータ量になるように圧縮率を制御
して量子化を行い符号化する符号化器とを少なくとも備
えた構成である。Further, a first orthogonal transform circuit for inputting a block signal of a video signal in units of one frame and orthogonally transforming the block signal in the horizontal direction, and the first orthogonal transform circuit in parallel with the first orthogonal transform circuit. An inter-field correlation detection circuit that detects a correlation between two fields included in a blocked signal, a rearrangement memory that rearranges the output of the first orthogonal transformation circuit in the vertical direction, and a blocked signal output from the rearrangement memory in the vertical direction. A second orthogonal transformation circuit for performing orthogonal transformation on the output, a compression rate control circuit for outputting a control signal for controlling a compression rate in quantization based on the result of the inter-field correlation detection circuit, and an output of the second orthogonal transformation circuit. , The output of the compression rate control circuit is input, the compression rate is controlled so that the output of the second orthogonal transformation circuit has a predetermined amount of data, and quantization is performed. At least provided with a configuration and a encoder for reduction.

【００３２】[0032]

【作用】本発明は上記した構成により、映像信号ブロッ
ク毎にその内容を検査し、検査結果により視覚的に目に
つきにくいブロックの圧縮率を高くし、逆に目につきや
すいブロックの圧縮率を低くすることで、符号量を画面
内で効果的に配分して画面全体の視覚的画質を向上させ
ることができるAccording to the present invention, the contents of each video signal block are inspected by the above-mentioned configuration, and the compression rate of the blocks that are visually unnoticeable is increased by the inspection result, while the compression rate of the easily noticeable blocks is lowered. By doing so, the code amount can be effectively distributed within the screen to improve the visual quality of the entire screen.

【００３３】[0033]

【実施例】以下、本発明の第１の実施例について、図面
を参照しながら説明する。図１は本発明の第１の実施例
における高能率符号化装置の構成を示すブロック図であ
る。本実施例では、高能率符号化手段として直交変換を
用いる場合について説明する。同図において、１０はブ
ロック化された映像信号を入力する入力端子、１１は直
交変換を施す直交変換器、１２は入力された前記映像信
号のブロックのうちのＹ（輝度）信号ブロックに対し
て、その内容を検査するＹ検査回路、１３は前記Ｙ検査
回路１２での判定結果に基づいて量子化制御用の制御信
号を出力する量子化制御回路、１４は並び換え手段１４
０、量子化器１４１、量子化選択回路１４２および符号
化回路１４３からなる符号化器、１５は前記符号化器１
４の出力の符号化信号を出力する出力端子である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of a high efficiency coding apparatus according to the first embodiment of the present invention. In this embodiment, a case will be described in which orthogonal transformation is used as the high efficiency coding means. In the figure, reference numeral 10 is an input terminal for inputting a blocked video signal, 11 is an orthogonal transformer for performing orthogonal transformation, and 12 is a Y (luminance) signal block of the input video signal blocks. , A Y inspection circuit for inspecting the contents thereof, 13 is a quantization control circuit for outputting a control signal for quantization control based on the judgment result in the Y inspection circuit 12, and 14 is a rearrangement means 14
0, a quantizer 141, a coder including a quantization selection circuit 142 and a coding circuit 143, and 15 is the coder 1
4 is an output terminal for outputting a coded signal of the output of FIG.

【００３４】以上のように構成された第１の実施例であ
る高能率符号化装置について、以下その動作を説明す
る。入力端子１０から順次入力された所定の大きさのブ
ロックのディジタル映像信号は直交変換器１１で直交変
換され、直交変換係数からなるブロックとなり、符号化
器１４に入力される。The operation of the high-efficiency coding apparatus according to the first embodiment constructed as above will be described below. The digital video signals of blocks of a predetermined size, which are sequentially input from the input terminal 10, are orthogonally transformed by the orthogonal transformer 11 to form blocks of orthogonal transform coefficients, which are input to the encoder 14.

【００３５】一方、Ｙ検査回路１２は、入力端子１０に
入力された映像信号のうち、Ｙ信号ブロックについてそ
の内容を検査する。Ｙ信号は、輝度レベルの高い（真っ
白に近い）部分または輝度レベルの低い（真っ黒に近
い）部分では画質劣化が視覚的に目につきにくいという
特徴を有している。従って、Ｙ検査回路１２で高輝度レ
ベルかもしくは低輝度レベルのＹ信号ブロックを検出
し、そのようなブロック（高輝度レベルブロックもしく
は低輝度レベルブロック）に対しては、量子化制御回路
１３で符号化器１４の中の量子化選択回路１４２を制御
して圧縮率をより高く設定して符号化を行う。符号化器
１４の動作は第１の従来例で説明した符号化器３と同様
であるので、ここでは説明を省略する。On the other hand, the Y inspection circuit 12 inspects the contents of the Y signal block in the video signal input to the input terminal 10. The Y signal has a characteristic that image quality deterioration is not visually noticeable in a portion having a high luminance level (close to pure white) or a portion having a low luminance level (close to pure black). Therefore, the Y inspection circuit 12 detects a Y signal block having a high brightness level or a low brightness level, and the quantization control circuit 13 encodes such a block (a high brightness level block or a low brightness level block). The quantization selection circuit 142 in the quantizer 14 is controlled to set a higher compression rate and perform encoding. The operation of the encoder 14 is similar to that of the encoder 3 described in the first conventional example, and therefore the description thereof is omitted here.

【００３６】Ｙ検査回路１２は、具体的には例えば比較
器と計数器で構成し、入力されたＹ信号ブロック内の画
素について、所定の閾値以上の画素が所定個数以上であ
ればそのブロックを高輝度レベルブロックと判定し、所
定の閾値以下の画素が所定個数以上であればそのブロッ
クを低輝度レベルブロックと判定する。また、Ｙ検査回
路１２を加算器と比較器で構成し、Ｙ信号ブロック内画
素の平均レベル（画素の値の総和）の大きさで、高輝度
レベルブロックか低輝度レベルブロックかを判定しても
よい。前記所定の閾値および所定個数の値は、本装置の
回路構成や復号映像の画質バランス等を見ながら任意の
値に設定すればよい。Specifically, the Y inspection circuit 12 is composed of, for example, a comparator and a counter, and if the number of pixels in the input Y signal block is equal to or larger than a predetermined threshold value, the block is blocked. It is determined to be a high brightness level block, and if there are a predetermined number or more of pixels having a predetermined threshold value or less, the block is determined to be a low brightness level block. Further, the Y inspection circuit 12 is composed of an adder and a comparator, and determines whether the block is a high brightness level block or a low brightness level block based on the size of the average level of pixels in the Y signal block (sum of pixel values). Good. The predetermined threshold value and the predetermined number of values may be set to arbitrary values while observing the circuit configuration of the apparatus, the image quality balance of the decoded video, and the like.

【００３７】以上説明したように、本実施例によれば、
Ｙ検査回路１２でより高圧縮が可能なブロックを検出
し、通常の符号化処理での圧縮率よりも高い圧縮率とす
ることで、通常と比べて符号化に必要なデータ量が減少
する。そこでその分の余剰データを他のより画質劣化の
目立つ部分に割り当てれば画面全体として画質改善を図
ることができる。As described above, according to this embodiment,
The Y-check circuit 12 detects a block capable of higher compression and sets the compression rate higher than the compression rate in the normal encoding process, thereby reducing the amount of data required for encoding as compared with the normal case. Therefore, by assigning the surplus data for that portion to another portion where image quality deterioration is more conspicuous, the image quality of the entire screen can be improved.

【００３８】なお本実施例ではＹ信号ブロックについて
のみ圧縮率を変える場合について説明したが、Ｙ信号ブ
ロックが高輝度レベルブロックと判定された場合につい
ては、高輝度のＹ信号によって視覚が飽和してしまって
いるため、前記Ｙ信号ブロックと画面上で同じ位置関係
にあるＲ−Ｙ信号ブロックおよびＢ−Ｙ信号ブロックに
ついても、画質劣化が視覚的に目につきにくくなる。従
って上記の場合については、Ｙ信号ブロックとともにＲ
−Ｙ信号ブロックとＢ−Ｙ信号ブロックについても、通
常の場合よりもより高い圧縮率とすることができる。In this embodiment, the case where the compression rate is changed only for the Y signal block has been described. However, when the Y signal block is determined to be the high brightness level block, the visual sense is saturated by the high brightness Y signal. As a result, the image quality deterioration of the RY signal block and the BY signal block, which have the same positional relationship as the Y signal block on the screen, is visually less noticeable. Therefore, in the above-mentioned case, R together with the Y signal block
The compression rate of the −Y signal block and the BY signal block can be higher than that in the normal case.

【００３９】なお、一般的によく輝度（Ｙ）信号と色差
（Ｒ−Ｙ、Ｂ−Ｙ）信号の標本化周波数の比を３：１〜
２：１程度に設定したり、さらに色差信号を垂直方向に
線順次処理したりすることにより、複数の輝度信号ブロ
ックと１つの色差信号ブロックとが画面上で同じ大きさ
となる場合があるが、そのような場合については、前記
複数の輝度信号ブロックのうちのいくつかまたは全てが
条件を満足する場合に色差信号を高圧縮率とすればよ
い。Generally, the ratio of the sampling frequency of the luminance (Y) signal to the color difference (RY, BY) signal is 3: 1 to.
There are cases where a plurality of luminance signal blocks and one color difference signal block have the same size on the screen by setting the ratio to about 2: 1 or by performing line sequential processing of the color difference signals in the vertical direction. In such a case, the color difference signal may have a high compression rate when some or all of the plurality of luminance signal blocks satisfy the conditions.

【００４０】次に、本発明の第２の実施例について、図
面を参照しながら説明する。図２は本発明の第２の実施
例における高能率符号化装置の構成を示すブロック図で
ある。本実施例では、高能率符号化手段として直交変換
を用いる場合について説明する。同図において、入力端
子１０、直交変換器１１、符号化器１４、並び換え手段
１４０、量子化器１４１、量子化選択回路１４２、符号
化回路１４３および出力端子１５は、第１の実施例にお
ける構成と同じであるので、同番号を付してある。Next, a second embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a block diagram showing the configuration of a high efficiency coding apparatus according to the second embodiment of the present invention. In this embodiment, a case will be described in which orthogonal transformation is used as the high efficiency coding means. In the figure, the input terminal 10, the orthogonal transformer 11, the encoder 14, the rearrangement means 140, the quantizer 141, the quantization selection circuit 142, the encoding circuit 143 and the output terminal 15 are the same as those in the first embodiment. Since the configuration is the same, the same numbers are assigned.

【００４１】２０は入力された前記映像信号のブロック
のうちのＹ信号ブロックに対して、その内容を検査する
Ｙ検査回路、２１は入力された前記映像信号のブロック
のうちの色差信号ブロックに対して、その内容を検査す
るＣ検査回路、２２は前記Ｙ検査回路２０および前記Ｃ
検査回路２１での判定結果に基づいて量子化制御用の制
御信号を出力する量子化制御回路である。Reference numeral 20 is a Y inspection circuit for inspecting the contents of a Y signal block of the input video signal blocks, and 21 is a color difference signal block of the input video signal blocks. C inspection circuit for inspecting the contents thereof, and 22 for the Y inspection circuit 20 and the C inspection circuit.
It is a quantization control circuit that outputs a control signal for quantization control based on the determination result of the inspection circuit 21.

【００４２】以上のように構成された第２の実施例であ
る高能率符号化装置について、以下その動作を説明す
る。入力端子１０から順次入力された所定の大きさのブ
ロックのディジタル映像信号は直交変換器１１で直交変
換され、直交変換係数からなるブロックとなり、符号化
器１４に入力される。The operation of the high-efficiency coding apparatus according to the second embodiment constructed as above will be described below. The digital video signals of blocks of a predetermined size, which are sequentially input from the input terminal 10, are orthogonally transformed by the orthogonal transformer 11 to form blocks of orthogonal transform coefficients, which are input to the encoder 14.

【００４３】Ｙ信号については第１の実施例ですでに述
べたように、輝度レベルの低い（真っ黒に近い）部分で
は画質劣化が視覚的に目につきにくいという特徴を有し
ている。ただしＹ信号の輝度レベルが低くても、色差信
号の彩度がある程度以上高い場合は画面上では明るく見
え、この場合はＹ信号および色差信号ブロックの画質劣
化が目につく場合がある。As described above in the first embodiment, the Y signal has a characteristic that the image quality deterioration is visually inconspicuous in a portion having a low luminance level (close to black). However, even if the luminance level of the Y signal is low, if the saturation of the color difference signal is higher than a certain level, it looks bright on the screen, and in this case, the image quality deterioration of the Y signal and the color difference signal block may be noticeable.

【００４４】従って、Ｙ検査回路２０で、入力端子１０
に入力された映像信号のうち、Ｙ信号のブロックについ
て低輝度レベルであるかどうかを検査し、さらに同時に
もしくは前後してＣ検査回路２１で色差信号のブロック
に対して低彩度レベルであるかどうかを検出し、両方と
も条件を満たす場合に量子化制御回路２２で符号化器１
４の中の量子化選択回路１４２を制御して、Ｙ信号ブロ
ックもしくはＹ信号ブロックと色差信号ブロックの両方
の圧縮率をより高く設定して符号化を行う。Therefore, in the Y inspection circuit 20, the input terminal 10
Of the video signals input to the Y signal block, the Y signal block is inspected for a low luminance level, and at the same time or before or after, the C inspection circuit 21 has a low chroma level for the color difference signal block. If both are satisfied, the quantization control circuit 22 determines whether the encoder 1
4 to control the quantization selection circuit 142 to set the compression rate of the Y signal block or both the Y signal block and the color difference signal block to a higher value and perform encoding.

【００４５】Ｙ検査回路２０の具体的構成は第１の実施
例におけるＹ検査回路１２と同様でよい。またＣ検査回
路２１の具体的構成は、例えば比較器と計数器で構成
し、入力された色差信号ブロック内の画素について、無
彩色レベル（一般的には色差信号の信号レベルの中央
値）から所定のレベル差以内である画素が所定個数以上
であると判定された場合に、前記色差信号ブロックを低
彩度レベルブロックと判定すればよい。また、加算器と
比較器で構成し、色差信号のブロック内の画素の平均レ
ベル（画素レベルの値の総和）が、無彩色レベルから所
定のレベル差以内である場合に、前記色差信号のブロッ
クを低彩度レベルブロックと判定してもよい。前記所定
のレベルおよび所定個数の値は、本装置の回路構成や復
号映像の画質バランス等を見ながら任意の値に設定すれ
ばよい。The specific structure of the Y inspection circuit 20 may be the same as that of the Y inspection circuit 12 in the first embodiment. A specific configuration of the C inspection circuit 21 is configured by, for example, a comparator and a counter, and for the pixels in the input color difference signal block, from the achromatic color level (generally, the median value of the signal levels of the color difference signals). When it is determined that the number of pixels within the predetermined level difference is equal to or larger than the predetermined number, the color difference signal block may be determined as the low saturation level block. If the average level of pixels in the color difference signal block (sum of pixel level values) is within a predetermined level difference from the achromatic color level, the color difference signal block is composed of an adder and a comparator. May be determined as a low saturation level block. The predetermined level and the predetermined number of values may be set to arbitrary values while observing the circuit configuration of the apparatus, the image quality balance of the decoded video, and the like.

【００４６】以上説明したように、本実施例によれば、
第１の実施例の構成に新たにＣ検査回路を追加すること
で、第１の実施例よりもさらにより視覚特性にあった符
号割り当てが可能となる。As described above, according to this embodiment,
By newly adding the C inspection circuit to the configuration of the first embodiment, it is possible to assign codes that are even more suitable for the visual characteristics than the first embodiment.

【００４７】なお本実施例では入力端子１０からの映像
信号ブロックをＹ検査回路２０およびＣ検査回路２１の
入力としたが、直交変換器１１出力もしくは並び換え手
段１４０出力の直交変換係数のうちの、直流成分（ブロ
ック内の平均値）を表す係数のレベルを前記Ｙ検査回路
２０およびＣ検査回路２１で検査しても同様の効果が得
られる。この場合、Ｙ検査回路２０およびＣ検査回路２
１ともに比較器で構成でき、係数器や加算器は不要とな
り、前述の画素レベルでの検査と比べて回路規模を少な
くすることができる。Although the video signal block from the input terminal 10 is used as the input of the Y inspection circuit 20 and the C inspection circuit 21 in this embodiment, the orthogonal transformation coefficient of the output of the orthogonal transformer 11 or the output of the rearrangement means 140 is selected. A similar effect can be obtained by inspecting the level of the coefficient representing the DC component (average value in the block) by the Y inspection circuit 20 and the C inspection circuit 21. In this case, the Y inspection circuit 20 and the C inspection circuit 2
Both of them can be configured by a comparator, and a coefficient unit and an adder are not required, and the circuit scale can be reduced as compared with the above-described inspection at the pixel level.

【００４８】なお、第１の実施例中で述べたように、画
面上で輝度信号と色信号のブロックの大きさが異なる場
合、例えば４つのＹ信号ブロックと１つのＲ−Ｙ信号ブ
ロックと１つのＢ−Ｙ信号ブロックとが画面上で同じ位
置で同じ大きさである場合には、量子化制御回路２２は
上記４つのＹ信号ブロックそれぞれについての圧縮率の
設定は、Ｙ信号ブロック毎のＹ検査回路２０での検査結
果と、前記Ｙ信号ブロックと画面上で重なっている色差
信号ブロックのＣ検査回路２１での検査結果をもとに行
えばよく、色差信号ブロックについての設定は、Ｃ検査
回路２１での結果が条件を満たし、前記色差信号と画面
上で同じ位置で同じ大きさを構成する前記４つのＹ信号
ブロックのうちのいくつかまたは全てが条件を満足する
場合に色信号を高圧縮率とするように判定すればよい。As described in the first embodiment, when the blocks of the luminance signal and the chrominance signal are different on the screen, for example, four Y signal blocks and one RY signal block are used. If the two BY signal blocks have the same size at the same position on the screen, the quantization control circuit 22 sets the compression rate for each of the four Y signal blocks to Y for each Y signal block. It may be performed based on the inspection result of the inspection circuit 20 and the inspection result of the C inspection circuit 21 of the color difference signal block overlapping the Y signal block on the screen. If the result in the circuit 21 satisfies the condition and some or all of the four Y signal blocks forming the same size at the same position on the screen as the color difference signal satisfy the condition, the color signal is raised. It may be determined to be the reduced rate.

【００４９】次に本発明の第３の実施例について、図面
を参照しながら説明する。図３は本発明の第３の実施例
における高能率符号化装置の構成を示すブロック図であ
る。本実施例では、高能率符号化手段として直交変換を
用いる場合について説明する。同図において、入力端子
１０、直交変換器１１、符号化器１４、並び換え手段１
４０、量子化器１４１、量子化選択回路１４２、符号化
回路１４３および出力端子１５は、第１の実施例におけ
る構成と同じであるので、同番号を付してある。Next, a third embodiment of the present invention will be described with reference to the drawings. FIG. 3 is a block diagram showing the configuration of a high efficiency coding apparatus according to the third embodiment of the present invention. In this embodiment, a case will be described in which orthogonal transformation is used as the high efficiency coding means. In the figure, an input terminal 10, an orthogonal transformer 11, an encoder 14, a rearrangement unit 1
40, the quantizer 141, the quantization selection circuit 142, the encoding circuit 143, and the output terminal 15 have the same configurations as those in the first embodiment, and are therefore given the same numbers.

【００５０】３０は入力された前記映像信号のブロック
のうちのＲ−Ｙ信号ブロックに対して、その内容を検査
するＲ−Ｙ検査回路、３１は入力された前記映像信号の
ブロックのうちのＹ信号ブロックの直交変換器１１出力
係数に対して、その内容を検査するＹ検査回路、３２は
前記Ｒ−Ｙ検査回路３０および前記Ｙ検査回路３１での
判定結果に基づいて量子化制御用の制御信号を出力する
量子化制御回路である。Reference numeral 30 is an RY inspection circuit for inspecting the contents of the RY signal block of the input video signal block, and 31 is Y of the input video signal block. A Y-inspection circuit for inspecting the content of the output coefficient of the orthogonal transformer 11 of the signal block, 32 is a control for quantization control based on the determination result in the RY inspection circuit 30 and the Y-inspection circuit 31. It is a quantization control circuit that outputs a signal.

【００５１】以上のように構成された第３の実施例であ
る高能率符号化装置について、以下その動作を説明す
る。入力端子１０から順次入力された所定の大きさのブ
ロックのディジタル映像信号は直交変換器１１で直交変
換され、直交変換係数からなるブロックとなり、符号化
器１４に入力される。The operation of the high-efficiency coding apparatus according to the third embodiment having the above configuration will be described below. The digital video signals of blocks of a predetermined size, which are sequentially input from the input terminal 10, are orthogonally transformed by the orthogonal transformer 11 to form blocks of orthogonal transform coefficients, which are input to the encoder 14.

【００５２】いま人間の視覚感度を考えた場合、赤色の
色相に対しては感度が高く、特に高彩度の赤色は他の色
の場合と比較して、画質劣化度合いが同程度であっても
劣化が非常に目につきやすい。信号形態がＹ，Ｒ−Ｙ，
Ｂ−Ｙ信号である場合については、Ｒ−Ｙ信号が赤色を
構成する色相方向（通常は無彩色レベルである中間値よ
りも正の値の場合）に大きな値の場合、Ｂ−Ｙ信号の値
によっては色相が橙色〜赤色〜紫色となり、多少ノイズ
の目立ち方は異なるが、いづれの場合においてもそれ以
外の場合よりも十分劣化（ノイズ）が目立つ。中でも特
に劣化が目につくのは、赤色でエッジ等の高周波成分を
含む部分、例えば赤いカーネーションの花びらが折り重
なった部分や、赤い箱の輪郭部分等である。この場合、
輪郭等の高周波成分はおもにＹ信号内に存在する。Considering the visual sensitivity of human beings, the sensitivity to red hue is high, and in particular, red with high saturation is deteriorated even if the degree of image deterioration is the same as in the case of other colors. Is very noticeable. The signal form is Y, RY,
In the case of the BY signal, when the RY signal has a large value in the hue direction forming red (when it is a positive value higher than the intermediate value which is usually the achromatic color level), Depending on the value, the hue changes from orange to red to purple, and the noticeability of noise is slightly different, but in any case, deterioration (noise) is more noticeable than in other cases. Of these, deterioration is particularly noticeable in a portion that is red and includes high-frequency components such as edges, for example, a portion in which petals of red carnation are folded and a contour portion of a red box. in this case,
High frequency components such as contours are mainly present in the Y signal.

【００５３】従って、Ｒ−Ｙ信号が赤色を構成する色相
方向に大きな値の場合で、特にＹ信号で圧縮によるブロ
ックノイズ等の劣化が集中して発生しやすいエッジ部分
等の高周波成分を含む場合、Ｒ−Ｙ信号とともにＹ信号
も保護する必要がある。そこで、Ｒ−Ｙ検査回路３０で
Ｒ−Ｙ信号ブロックが赤色を構成する色相方向に大きな
値（赤色高彩度レベルブロック）かどうかを検査し、さ
らにＹ検査回路３１で、Ｙ信号ブロックが高周波成分を
含む（高精細ブロック）かどうかを検出し、両方とも条
件を満たす場合に量子化制御回路３２で符号化器１４の
中の量子化選択回路１４２を制御して、Ｒ−Ｙ信号ブロ
ックとＹ信号ブロックの両方の圧縮率をより低く設定し
て符号化を行う。Therefore, in the case where the RY signal has a large value in the hue direction constituting red, particularly when the Y signal includes high frequency components such as edge portions where deterioration such as block noise due to compression is likely to be concentrated. , RY signals as well as Y signals need to be protected. Therefore, the RY inspection circuit 30 inspects whether the RY signal block has a large value in the hue direction forming red (red high saturation level block), and the Y inspection circuit 31 further determines that the Y signal block has high frequency components. Quantization control circuit 32 controls the quantization selection circuit 142 in the encoder 14 to detect the RY signal block and the Y signal when both are included (high-definition block). Encoding is performed by setting a lower compression rate for both blocks.

【００５４】Ｒ−Ｙ検査回路３０の具体的構成は、例え
ば比較器と計数器とで構成し、入力されたＲ−Ｙ信号ブ
ロック内の画素について、無彩色レベルから正方向に所
定のレベル以上である画素が所定個数以上であると判定
された場合に、前記Ｒ−Ｙ信号ブロックを赤色高彩度レ
ベルブロックと判定すればよい。またＲ−Ｙ検査回路３
０を加算器と比較器とで構成し、Ｒ−Ｙ信号のブロック
内の画素の平均レベル（画素レベルの値の総和）が、無
彩色レベルから正の方向に所定のレベル以上である場合
に、前記Ｒ−Ｙ信号のブロックを赤色高彩度レベルブロ
ックと判定してもよい。前記所定のレベルおよび所定個
数の値は、本装置の回路構成や復号映像の画質バランス
等を見ながら任意の値に設定すればよい。The specific configuration of the RY inspection circuit 30 is constituted by, for example, a comparator and a counter, and for the pixels in the input RY signal block, it is a predetermined level or more in the positive direction from the achromatic color level. When it is determined that the number of pixels is a predetermined number or more, the RY signal block may be determined as a red high saturation level block. In addition, the RY inspection circuit 3
0 is composed of an adder and a comparator, and when the average level (sum of pixel level values) of pixels in the block of the RY signal is equal to or higher than a predetermined level in the positive direction from the achromatic color level. The block of the RY signal may be determined to be a red high saturation level block. The predetermined level and the predetermined number of values may be set to arbitrary values while observing the circuit configuration of the apparatus, the image quality balance of the decoded video, and the like.

【００５５】Ｙ検査回路３１の具体的構成は、例えば高
周波成分を多く含む場合は直交変換係数のＡＣ成分の絶
対値和やＡＣ成分の絶対値での最大値が大きいことを利
用して、Ｙ信号ブロックの直交変換器１１出力の直交変
換係数の前記絶対値和が所定の閾値以上である場合、ま
たは前記最大値が所定の閾値以上である場合に、前記Ｙ
信号ブロックを高精細ブロック（高周波成分を多く含
む）と判定すればよい。前記所定の閾値は、本装置の回
路構成や復号映像の画質バランス等を見ながら任意の値
に設定すればよい。The specific configuration of the Y inspection circuit 31 utilizes the fact that the sum of the absolute values of the AC components of the orthogonal transform coefficient and the maximum value of the absolute values of the AC components are large, for example, when many high frequency components are included. If the sum of absolute values of the orthogonal transform coefficients of the output of the orthogonal transformer 11 of the signal block is equal to or more than a predetermined threshold value, or if the maximum value is equal to or more than a predetermined threshold value, the Y
It suffices to determine the signal block as a high definition block (including many high frequency components). The predetermined threshold value may be set to an arbitrary value while observing the circuit configuration of the apparatus, the image quality balance of the decoded video, and the like.

【００５６】以上説明したように、本実施例によれば、
視覚的に画質劣化が特によく目だつ赤色で高精細な部分
を選択的に保護することで、画面全体としての視覚的画
質向上を図ることができる。As described above, according to this embodiment,
It is possible to improve the visual image quality of the entire screen by selectively protecting the red and high-definition portions where the image quality deterioration is particularly noticeable.

【００５７】なお本実施例では入力端子１０からの映像
信号ブロックをＲ−Ｙ検査回路３０の入力としたが、直
交変換器１１出力もしくは並び換え手段１４０出力の直
交変換係数のうちの、直流成分（ブロック内の平均値）
を表す係数のレベルを前記Ｒ−Ｙ検査回路３０で検査し
ても同様の効果が得られる。この場合、Ｒ−Ｙ検査回路
３０は比較器で構成でき、係数器や加算器は不要とな
り、前述の画素レベルでの検査と比べて回路規模を少な
くすることができる。Although the video signal block from the input terminal 10 is used as the input of the RY inspection circuit 30 in this embodiment, the DC component of the orthogonal transform coefficient of the output of the orthogonal transformer 11 or the output of the rearrangement means 140 is used. (Average value in block)
The same effect can be obtained by inspecting the level of the coefficient that represents the R-Y inspection circuit 30. In this case, the RY inspection circuit 30 can be configured by a comparator, a coefficient unit and an adder are not required, and the circuit scale can be reduced as compared with the above-described pixel level inspection.

【００５８】また、Ｙ検査回路３１の入力を直交変換器
１１からの出力としたが、並び換え手段１４０の出力と
しても同じことである。さらに、Ｙ検査回路３１入力を
入力端子１０からのＹ信号ブロックとし、Ｙ検査回路３
１で前記ブロック内に高周波成分を多く含むエッジが含
まれるかどうかをエッジ検出処理によって検査し、エッ
ジが含まれる場合に高精細ブロックと判定しても、同様
の効果が得られる。Although the input of the Y inspection circuit 31 is the output from the orthogonal transformer 11, the same applies to the output of the rearrangement means 140. Further, the input of the Y inspection circuit 31 is used as a Y signal block from the input terminal 10, and the Y inspection circuit 3
Even if the edge detection processing inspects whether or not an edge containing a large amount of high frequency components is included in 1 and determines that the block is a high-definition block when the edge is included, the same effect can be obtained.

【００５９】なお、第１の実施例中で述べたように、画
面上で輝度信号と色信号のブロックの大きさが異なる場
合、例えば４つのＹ信号ブロックと１つのＲ−Ｙ信号ブ
ロックと１つのＢ−Ｙ信号ブロックとが画面上で同じ位
置で同じ大きさである場合には、量子化制御回路３２は
上記４つのＹ信号ブロックそれぞれについての圧縮率の
設定は、Ｙ信号ブロック毎のＹ検査回路３１での検査結
果と、前記Ｙ信号ブロックと画面上で重なっているＲ−
Ｙ信号ブロックのＲ−Ｙ検査回路３０での検査結果をも
とに行えばよく、Ｒ−Ｙ信号ブロックについての設定
は、前記Ｒ−Ｙ信号と画面上で同じ位置で同じ大きさを
構成する前記４つのＹ信号ブロックのうちの一つでもま
たはいくつかが条件を満足する場合にＲ−Ｙ信号を低圧
縮率とするように判定すればよい。As described in the first embodiment, when the luminance signal and chrominance signal blocks have different sizes on the screen, for example, four Y signal blocks and one RY signal block are used. When the two BY signal blocks have the same size at the same position on the screen, the quantization control circuit 32 sets the compression rate for each of the four Y signal blocks to Y for each Y signal block. The inspection result of the inspection circuit 31 and the R− signal which overlaps the Y signal block on the screen
It may be performed based on the inspection result of the RY inspection circuit 30 of the Y signal block, and the setting of the RY signal block is the same as the RY signal at the same position on the screen. If even one or some of the four Y signal blocks satisfy the condition, it may be determined that the RY signal has a low compression rate.

【００６０】次に、本発明の第４の実施例について、図
面を参照しながら説明する。図４は本発明の第４の実施
例における高能率符号化装置の構成を示すブロック図で
ある。Next, a fourth embodiment of the present invention will be described with reference to the drawings. FIG. 4 is a block diagram showing the configuration of a high efficiency coding apparatus according to the fourth embodiment of the present invention.

【００６１】同図において、入力端子１０、直交変換器
１１、符号化器１４、並び換え手段１４０、量子化器１
４１、量子化選択回路１４２、符号化回路１４３および
出力端子１５は、第１の実施例における構成と同じであ
るので、同番号を付してある。６００は第２の従来例で
説明したものと同じフィールド間相関検出回路、４０は
量子化制御回路である。また、第２の従来例で説明した
図７の直交変換装置のうちフィールド間相関検出回路６
００を除く部分が、直交変換器１１に相当するものとす
る。In the figure, the input terminal 10, the orthogonal transformer 11, the encoder 14, the rearrangement means 140, and the quantizer 1
41, the quantization selection circuit 142, the encoding circuit 143, and the output terminal 15 have the same configurations as those in the first embodiment, and are therefore given the same reference numerals. Reference numeral 600 is the same inter-field correlation detection circuit as described in the second conventional example, and 40 is a quantization control circuit. In addition, the inter-field correlation detection circuit 6 in the orthogonal transformation device of FIG. 7 described in the second conventional example.
The part other than 00 corresponds to the orthogonal transformer 11.

【００６２】以上のように構成された第４の実施例であ
る高能率符号化装置について、以下その動作を説明す
る。入力端子１０から順次入力された所定の大きさのブ
ロックのディジタル映像信号はフィールド間相関検出回
路６００でブロック内でのフィールド間の相関が計算さ
れ、前記ブロックをフレーム内で直交変換するのかフィ
ールド内で直交変換するのかを判定する。直交変換器１
１ではフィールド間相関検出回路６００の結果により、
入力されたブロックをフレーム内もしくはフィールド内
で直交変換し、直交変換係数からなるブロックを出力す
る。直交変換器１１出力は符号化器１４で所定の符号量
に符号化されるが、このときフィールド間相関検出回路
６００によってフィールド内直交変換を行うように判定
されていた場合、量子化制御回路４０はフィールド間相
関検出回路６００の判定結果を受けて、符号化器１４の
中の量子化選択回路１４２を制御して、変換効率の下が
るフィールド内直交変換に対して圧縮率をより低く設定
して符号化を行う。The operation of the high-efficiency coding apparatus according to the fourth embodiment having the above configuration will be described below. The inter-field correlation detection circuit 600 calculates the inter-field correlation within a block of digital video signals of blocks of a predetermined size, which are sequentially input from the input terminal 10, and determine whether the block is orthogonally transformed within a frame or not. To determine whether to perform orthogonal transformation. Orthogonal transformer 1
In 1, the result of the inter-field correlation detection circuit 600
The input block is orthogonally transformed within a frame or field, and a block composed of orthogonal transformation coefficients is output. The output of the orthogonal transformer 11 is encoded by the encoder 14 to a predetermined code amount. At this time, if the inter-field correlation detection circuit 600 determines to perform the intra-field orthogonal transformation, the quantization control circuit 40 Receives the determination result of the inter-field correlation detection circuit 600 and controls the quantization selection circuit 142 in the encoder 14 to set a lower compression rate for the intra-field orthogonal transform that reduces the conversion efficiency. Encode.

【００６３】以上説明したように、本実施例では変換効
率の下がるフィールド内直交変換が行われた部分に対し
て、圧縮率を通常よりも低く設定することで、画面全体
として画質のバランスをより均一化できるので、視覚的
画質が向上する。As described above, in the present embodiment, the compression ratio is set lower than usual in the portion where the intra-field orthogonal transformation, which reduces the conversion efficiency, is performed, so that the image quality of the entire screen is balanced. Since it can be made uniform, the visual image quality is improved.

【００６４】なお、フィールド間相関検出回路６００の
検出方法の一例は第２の従来例で述べたが、より効率よ
く正確に検出できる方法であればどのようなものであっ
てもよい。An example of the detection method of the inter-field correlation detection circuit 600 is described in the second conventional example, but any method can be used as long as it can detect it more efficiently and accurately.

【００６５】上記本発明のすべて実施例において、直交
変換されるブロック信号のブロックサイズは、８×８画
素や１６×１６画素のブロックサイズ等どのようなもの
であってもよい。さらに、水平垂直の２次元直交変換で
はなく、３次元の直交変換の場合にも応用できる。ま
た、直交変換はＤＣＴ変換、アダマール変換等どのよう
なものであってもよい。In all the embodiments of the present invention described above, the block size of the block signal subjected to the orthogonal transformation may be any size such as a block size of 8 × 8 pixels or 16 × 16 pixels. Further, the present invention can be applied to the case of three-dimensional orthogonal transformation instead of horizontal-vertical two-dimensional orthogonal transformation. The orthogonal transform may be any transform such as DCT transform or Hadamard transform.

【００６６】また、入力信号をＹ，Ｒ−Ｙ，Ｂ−Ｙとし
たが、例えば、ハイビジョン信号の規格であるＹ，P_R，
P_Bであっても、またそれ以外のテレビジョン信号の方式
であっても何等変わりはない。Although the input signals are Y, RY, and BY, for example, Y, P _R , which are the standards for high-definition signals,
There is no difference whether it is P _B or any other television signal system.

【００６７】また、圧縮率をどの程度に設定するかにつ
いてはふれていないが、画面上の圧縮率を変更しようと
する部分と、それ以外の部分との画質のバランスを見な
がら任意の値に設定すればよい。さらに閾値を複数設定
し、圧縮率を低くしたり高くしたりする度合を段階的に
すれば、よりきめの細かい制御ができ、視覚的画質はさ
らに向上する。Further, although it has not been mentioned how to set the compression rate, it can be set to an arbitrary value while observing the balance of the image quality between the part on which the compression ratio is changed and the other parts. Just set it. Further, if a plurality of thresholds are set and the compression rate is lowered or increased in stages, finer control can be performed and the visual image quality is further improved.

【００６８】本発明の第１、第２および第３の実施例は
高能率符号化として直交変換を行う場合について説明を
行ったが、輝度信号が高輝度であるか低輝度であるか、
また色差信号が高彩度であるか低彩度であるか等の判定
基準によって、視覚的に画質劣化が目立ちにくい部分の
圧縮率を通常よりも高くし、逆に視覚的に画質劣化が目
立ちやすい部分の圧縮率を通常よりも低くして画面全体
としての視覚的画質を向上させるという方法は、ＤＰＣ
ＭやＡＤＲＣ（アダプティブダイナミックレンジ符号
化）等、データ量削減を行うあらゆる高能率符号化装置
に適用できることは明らかである。Although the first, second and third embodiments of the present invention have been described with respect to the case of performing the orthogonal transformation as the high efficiency coding, whether the luminance signal has high luminance or low luminance,
Also, based on the judgment criteria such as whether the color difference signal has high saturation or low saturation, the compression ratio of the part where the image quality deterioration is not noticeable is made higher than usual, and conversely the part where the image quality deterioration is noticeable The method of improving the visual quality of the entire screen by lowering the compression rate of
It is obvious that the present invention can be applied to any high-efficiency coding device that reduces the amount of data, such as M and ADRC (adaptive dynamic range coding).

【００６９】[0069]

【発明の効果】以上のように本発明は、画質劣化が視覚
的に分かりにくい部分を選択的に検出して圧縮率を通常
よりも高くし、逆に画質劣化が視覚的に目につきやすい
部分や、符号化効率の悪い部分の圧縮率を通常よりも低
くすることで、画面全体としての視覚的画質を向上させ
ることができる。しかも簡単な回路の追加で大きな効果
が得られるため、その実用的効果は非常に大きいもので
ある。As described above, according to the present invention, the compression ratio is made higher than usual by selectively detecting the part where the image quality deterioration is visually difficult to understand, and conversely, the part where the image quality deterioration is visually noticeable. Alternatively, the visual quality of the entire screen can be improved by lowering the compression rate of the portion with poor coding efficiency than usual. Moreover, since a large effect can be obtained by adding a simple circuit, the practical effect is very large.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１の実施例における高能率符号化装
置の構成を示すブロック図FIG. 1 is a block diagram showing a configuration of a high-efficiency coding apparatus according to a first embodiment of the present invention.

【図２】本発明の第２の実施例における高能率符号化装
置の構成を示すブロック図FIG. 2 is a block diagram showing the configuration of a high efficiency coding apparatus according to a second embodiment of the present invention.

【図３】本発明の第３の実施例における高能率符号化装
置の構成を示すブロック図FIG. 3 is a block diagram showing the configuration of a high efficiency coding apparatus according to a third embodiment of the present invention.

【図４】本発明の第４の実施例における高能率符号化装
置の構成を示すブロック図FIG. 4 is a block diagram showing the configuration of a high efficiency coding apparatus according to a fourth embodiment of the present invention.

【図５】本発明の第１の従来例における高能率符号化装
置の構成を示すブロック図FIG. 5 is a block diagram showing a configuration of a high-efficiency encoding device in a first conventional example of the present invention.

【図６】第１の従来例における高能率符号化装置の動作
を説明するためのブロックの係数の並びを示す概念図FIG. 6 is a conceptual diagram showing the arrangement of coefficients of blocks for explaining the operation of the high-efficiency encoding apparatus in the first conventional example.

【図７】本発明の第２の従来例における直交変換装置の
構成を示すブロック図FIG. 7 is a block diagram showing a configuration of an orthogonal transform device according to a second conventional example of the present invention.

【図８】第２の従来例における直交変換装置の動作を説
明するための各構成要素間の信号並びの図FIG. 8 is a diagram of a signal arrangement between respective constituent elements for explaining the operation of the orthogonal transform device in the second conventional example.

【符号の説明】[Explanation of symbols]

１１ 直交変換器 １２、２０、３１ Ｙ検査回路 １３、２２、３２、４０ 量子化制御回路 １４ 符号化器 ２１ Ｃ検査回路 ３０ Ｒ−Ｙ検査回路 ６００ フィールド間相関検出回路 11 Orthogonal transformer 12, 20, 31 Y inspection circuit 13, 22, 32, 40 Quantization control circuit 14 encoder 21 C inspection circuit 30 RY inspection circuit 600 Inter-field correlation detection circuit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−114867（ＪＰ，Ａ) 特開 平５−37787（ＪＰ，Ａ) 特開 平５−130427（ＪＰ，Ａ) 特開 平５−236511（ＪＰ，Ａ) 特開 平４−51689（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 11/04 H03M 7/30 H04N 7/30 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-5-114867 (JP, A) JP-A-5-37787 (JP, A) JP-A-5-130427 (JP, A) JP-A-5- 236511 (JP, A) JP-A-4-51689 (JP, A) (58) Fields investigated (Int.Cl. ⁷ , DB name) H04N 11/04 H03M 7/30 H04N 7/30

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】映像信号を輝度信号であるＹ信号と２つの
色差信号Ｒ−Ｙ信号およびＢ−Ｙ信号毎に所定の大きさ
にブロック化したディジタル信号を入力し、入力された
前記ディジタル信号をブロック毎にデータ圧縮を行う高
能率符号化器と、前記Ｙ信号のブロックの内容を検査す
るＹ検査回路と、前記Ｙ検査回路結果により前記高能率
符号化器での圧縮率を制御する制御信号を出力する圧縮
率制御回路とを少なくとも備え、前記Ｙ検査回路で、所
定のレベル以上の画素が所定の個数以上であった場合、
前記Ｙ信号のブロックを高輝度レベルブロックと判定
し、所定のレベル以下の画素が所定の個数以上であった
場合、前記Ｙ信号のブロックを低輝度レベルブロックと
判定し、前記Ｙ信号ブロックが高輝度レベルブロックで
あると判定された場合もしくは低輝度レベルブロックで
あると判定された場合に、前記圧縮率制御回路は前記Ｙ
信号のブロックに対して、通常よりも高い圧縮率で高能
率符号化を行うように制御することを特徴とする高能率
符号化装置。1. A digital signal obtained by blocking a video signal into a predetermined signal for each of a Y signal which is a luminance signal, two color difference signals RY signal and BY signal, and the inputted digital signal. A high-efficiency encoder for compressing data for each block, a Y-inspection circuit for inspecting the contents of the block of the Y signal, and a control for controlling the compression rate in the high-efficiency encoder according to the result of the Y-inspection circuit. at least a compression ratio control circuit for outputting a signal, in the Y test circuit, where
If there are more than a certain number of pixels above a certain level,
It is determined that the Y signal block is a high brightness level block.
However, the number of pixels below a predetermined level was more than a predetermined number.
In this case, the block of the Y signal is a low brightness level block.
If it is determined that the Y signal block is a high brightness level block or a low brightness level block, the compression ratio control circuit determines the Y
A high-efficiency coding device characterized by controlling so as to perform high-efficiency coding on a block of a signal at a compression rate higher than usual. 【請求項２】高能率符号化器は直交変換器と符号化器と
からなり、入力されたディジタル信号を前記直交変換器
で直交変換し、前記符号化器は前記直交変換器出力と圧
縮率制御回路出力とを入力として、前記直交変換器出力
が所定の大きさのデータ量になるように圧縮率を制御し
て量子化を行い符号化することを特徴とする請求項１記
載の高能率符号化装置。2. A high-efficiency encoder comprises an orthogonal transformer and an encoder, the input digital signal is orthogonally transformed by the orthogonal transformer, and the encoder outputs the orthogonal transformer and the compression rate. 2. The high efficiency according to claim 1, wherein the control circuit output is used as an input to control the compression rate so that the output of the orthogonal transformer has a predetermined amount of data and to perform quantization and encoding. Encoding device. 【請求項３】Ｙ検査回路で、Ｙ信号のブロックが高輝度
レベルブロックであると判定された場合に、圧縮率制御
回路は前記Ｙ信号のブロックに対して、通常よりも高い
圧縮率で高能率符号化を行い、また前記Ｙ信号のブロッ
クと画面上で同位置のＲ−Ｙ信号ブロックおよびＢ−Ｙ
信号ブロックに対しても、通常よりも高い圧縮率で高能
率符号化を行うように制御する請求項１記載の高能率符
号化装置。3. When the Y inspection circuit determines that the Y signal block is a high brightness level block, the compression rate control circuit sets the Y signal block to a high compression rate higher than usual. Efficiency coding is performed, and the R-Y signal block and the B-Y block located at the same position as the Y signal block on the screen.
The high-efficiency coding apparatus according to claim 1, wherein the high-efficiency coding is controlled so that the signal block is also subjected to high-efficiency coding at a higher compression rate than usual. 【請求項４】映像信号を輝度信号であるＹ信号と２つの
色差信号Ｒ−Ｙ信号およびＢ−Ｙ信号毎に所定の大きさ
にブロック化したディジタル信号を入力し、入力された
前記ディジタル信号をブロック毎にデータ圧縮を行う高
能率符号化器と、前記Ｙ信号のブロックの内容を検査す
るＹ検査回路と、前記色差信号のブロックの内容を検査
するＣ検査回路と、前記Ｙ検査回路結果とＣ検査回路結
果により前記高能率符号化器での圧縮率を制御する制御
信号を出力する圧縮率制御回路とを少なくとも備え、前
記Ｙ検査回路で、所定のレベル以下の画素が所定の個数
以上であった場合、前記Ｙ信号のブロックを低輝度レベ
ルブロックと判定し、前記Ｃ検査回路で、入力された色
差信号のブロック内において、無彩色レベルから所定の
レベル差以内である画素が所定個数以上であった場合、
色差信号のブロックを低彩度ブロックと判定し、前記Ｙ
信号のブロックが低輝度レベルブロックであると判定さ
れ、さらに前記Ｙ信号のブロックと画面上で同位置の前
記色差信号のブロックが前記Ｃ検査回路で低彩度ブロッ
クであると判定された場合に、前記圧縮率制御回路は前
記Ｙ信号のブロックに対して、もしくは前記Ｙ信号のブ
ロックと前記色差信号のブロックに対して、通常よりも
高い圧縮率で高能率符号化を行うように制御することを
特徴とする高能率符号化装置。4. A digital signal obtained by blocking a video signal into a predetermined signal for each of a Y signal which is a luminance signal, two color difference signals RY signal and BY signal, and the inputted digital signal. A high-efficiency encoder for performing data compression for each block, a Y check circuit for checking the contents of the Y signal block, a C check circuit for checking the contents of the color difference signal block, and the Y check circuit result And a compression rate control circuit for outputting a control signal for controlling the compression rate in the high efficiency encoder according to the result of the C inspection circuit, and in the Y inspection circuit, a predetermined number of pixels having a predetermined level or less
If it is above, the block of the Y signal is set to the low luminance level.
It is determined that the block is a block, and the color input by the C inspection circuit is input.
Within the block of difference signal,
If the number of pixels that are within the level difference is equal to or more than a predetermined number,
The block of the color difference signal is determined to be a low saturation block, and the Y
When the signal block is determined to be a low luminance level block, and the color difference signal block at the same position on the screen as the Y signal block is determined to be a low saturation block in the C inspection circuit. The compression rate control circuit controls the Y signal block, or the Y signal block and the color difference signal block so as to perform high-efficiency encoding at a compression rate higher than usual. A high-efficiency encoder. 【請求項５】高能率符号化器は直交変換器と符号化器と
からなり、入力されたディジタル信号を前記直交変換器
で直交変換し、前記符号化器は前記直交変換器出力と圧
縮率制御回路出力とを入力として、前記直交変換器出力
が所定の大きさのデータ量になるように圧縮率を制御し
て量子化を行い符号化することを特徴とする請求項４記
載の高能率符号化装置。5. A high-efficiency encoder comprises an orthogonal transformer and an encoder, the inputted digital signal is orthogonally transformed by the orthogonal transformer, and the encoder outputs the orthogonal transformer and the compression rate. 5. The high efficiency according to claim 4 , wherein the control circuit output is used as an input to control the compression rate so that the output of the orthogonal transformer has a predetermined amount of data and to perform quantization and encoding. Encoding device. 【請求項６】映像信号を輝度信号であるＹ信号と２つの
色差信号Ｒ−Ｙ信号およびＢ−Ｙ信号毎に所定の大きさ
にブロック化したディジタル信号を入力し、入力された
前記ディジタル信号をブロック毎にデータ圧縮を行う高
能率符号化器と、前記Ｒ−Ｙ信号のブロックの内容を検
査するＲ−Ｙ検査回路と、前記Ｙ信号のブロックの内容
を検査するＹ検査回路と、前記Ｒ−Ｙ検査回路結果と前
記Ｙ検査回路結果により前記高能率符号化器での圧縮率
を制御する制御信号を出力する圧縮率制御回路とを少な
くとも備え、前記Ｒ−Ｙ検査回路で、入力されたＲ−Ｙ
信号のブロック内の画素値が、所定のレベル以上である
画素が所定個数以上であると判定され、前記Ｒ−Ｙ信号
のブロックが赤色高彩度ブロックと判定され、さらに前
記Ｙ検査回路で前記Ｙ信号のブロックの画像内容が高精
細ブロックと判定された場合、前記圧縮率制御回路は前
記Ｒ−Ｙ信号ブロックおよびＹ信号ブロックに対して、
それぞれ通常よりも低い圧縮率で高能率符号化を行うよ
うに制御することを特徴とする高能率符号化装置。6. A digital signal obtained by blocking a video signal into a predetermined signal for each of a Y signal which is a luminance signal, two color difference signals RY signal and BY signal, and the inputted digital signal. A high-efficiency encoder for performing data compression for each block, an RY inspection circuit for inspecting the contents of the block of the RY signal, a Y inspection circuit for inspecting the contents of the block of the Y signal, At least a RY inspection circuit result and a compression rate control circuit for outputting a control signal for controlling the compression rate in the high efficiency encoder according to the Y inspection circuit result are input by the RY inspection circuit. R-Y
The pixel value in the signal block is above a certain level
When it is determined that the number of pixels is a predetermined number or more, the block of the RY signal is determined to be a red high saturation block, and the image content of the block of the Y signal is determined to be a high definition block in the Y inspection circuit, The compression ratio control circuit, for the RY signal block and the Y signal block,
A high-efficiency coding device characterized by controlling so as to perform high-efficiency coding at a compression rate lower than usual. 【請求項７】高能率符号化器は直交変換器と符号化器と
からなり、入力されたディジタル信号を前記直交変換器
で直交変換し、前記符号化器は前記直交変換器出力と圧
縮率制御回路出力とを入力として、前記直交変換器出力
が所定の大きさのデータ量になるように圧縮率を制御し
て量子化を行い符号化することを特徴とする請求項６記
載の高能率符号化装置。7. A high-efficiency encoder comprises an orthogonal transformer and an encoder, the input digital signal is orthogonally transformed by the orthogonal transformer, and the encoder outputs the orthogonal transformer and the compression rate. 7. The high efficiency according to claim 6 , wherein the control circuit output is used as an input to control the compression rate so that the output of the orthogonal transformer has a predetermined amount of data, and the quantization is performed. Encoding device. 【請求項８】Ｙ検査回路は、入力されたＹ信号のブロッ
クの直交変換器出力のうちのＡＣ成分の最大振幅値が所
定のレベル以上の場合、前記Ｙ信号のブロックを高精細
ブロックと判定する請求項６記載の高能率符号化装置。8. The Y inspection circuit determines that the block of the Y signal is a high-definition block when the maximum amplitude value of the AC component in the output of the orthogonal transformer of the input Y signal block is equal to or higher than a predetermined level. The high efficiency encoding device according to claim 6 . 【請求項９】Ｙ検査回路は、入力されたＹ信号のブロッ
クの直交された変換器出力のうちのＡＣ成分の絶対値和
が所定の値以上の場合、前記Ｙ信号のブロックを高精細
ブロックと判定する請求項６記載の高能率符号化装置。9. A Y-inspection circuit sets the Y-signal block as a high-definition block when the sum of absolute values of AC components in the orthogonal converter outputs of the input Y-signal block is a predetermined value or more. The high efficiency encoding device according to claim 6, wherein