JP3407447B2 - Liquid crystal display system and power supply method - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、信号ドライバ（信号電
極駆動回路）と走査ドライバ（走査電極駆動回路）とを
含む液晶表示システムにおける電源供給手法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply method in a liquid crystal display system including a signal driver (signal electrode drive circuit) and a scan driver (scan electrode drive circuit).

【０００２】[0002]

【従来の技術】従来の液晶駆動技術の１つとして、電圧
平均化法による液晶駆動手法が知られている。この液晶
駆動手法においては、走査電極を１ラインずつ順次選択
して走査電圧を印加すると共に、選択された走査電極上
の各画素がオンかオフかによりそれに応じた信号電圧を
各信号電極に印加することにより液晶駆動を行う。2. Description of the Related Art A liquid crystal driving method based on a voltage averaging method is known as one of conventional liquid crystal driving technologies. In this liquid crystal driving method, scanning electrodes are sequentially selected line by line to apply a scanning voltage, and a signal voltage corresponding to each pixel is applied to each signal electrode depending on whether each pixel on the selected scanning electrode is on or off. By doing so, liquid crystal driving is performed.

【０００３】図１９には、電圧平均化法を用いた場合の
電源電圧の電位関係が示される。Ｖ０、Ｖ１、Ｖ２、Ｖ
３、Ｖ４、Ｖ５は、電圧平均化法で用いられる液晶駆動
用の電源電圧群であり、Ｖ０、Ｖ２、Ｖ３、Ｖ５は信号
ドライバに供給され、Ｖ０、Ｖ１、Ｖ４、Ｖ５は走査ド
ライバに供給される。これらの電源電圧の電位の関係は
Ｖ０≧Ｖ１≧Ｖ２≧Ｖ３≧Ｖ４≧Ｖ５となっている。Ｇ
ＮＤは、信号ドライバ、走査ドライバ、及び、これらの
信号ドライバ、走査ドライバを制御する制御部（システ
ム側）に共通のグランドである。また、ＶＤはおよそ３
〜５Ｖのロジック電源電圧であり、このＶＤも信号ドラ
イバ、走査ドライバ、制御部に共通のロジック電源電圧
となっている。このため、制御部から出力される制御信
号を、信号ドライバ、走査ドライバに直結することがで
きる。図１９では、液晶駆動電圧のうち最低電位である
Ｖ５とグランド電位ＧＮＤとを同電位にしており、また
液晶駆動電圧のうち最高電位であるＶ０とＶＤＤＨとを
同電位にしている。図１９から、明らかなように信号ド
ライバに与えられる電源電圧群Ｖ０、Ｖ２、Ｖ３、Ｖ５
の電源電圧範囲Ａ１と、走査ドライバに与えられる電源
電圧群Ｖ０、Ｖ１、Ｖ４、Ｖ５の電源電圧範囲Ａ２とは
等しくなっていた。FIG. 19 shows the potential relationship of the power supply voltage when the voltage averaging method is used. V0, V1, V2, V
3, V4, V5 are liquid crystal driving power supply voltage groups used in the voltage averaging method, V0, V2, V3, V5 are supplied to the signal driver, and V0, V1, V4, V5 are supplied to the scan driver. To be done. The relationship of the potentials of these power supply voltages is V0 ≧ V1 ≧ V2 ≧ V3 ≧ V4 ≧ V5. G
The ND is a ground common to the signal driver, the scan driver, and the control unit (system side) that controls the signal driver and the scan driver. Also, VD is about 3
This is a logic power supply voltage of ˜5 V, and this VD is also a logic power supply voltage common to the signal driver, the scan driver, and the control section. Therefore, the control signal output from the control unit can be directly connected to the signal driver and the scan driver. In FIG. 19, the lowest potential V5 of the liquid crystal drive voltage and the ground potential GND are set to the same potential, and the highest potential V0 and VDDH of the liquid crystal drive voltage are set to the same potential. As is apparent from FIG. 19, power supply voltage groups V0, V2, V3, and V5 applied to the signal driver.
The power supply voltage range A1 of 1 is equal to the power supply voltage range A2 of the power supply voltage groups V0, V1, V4, and V5 given to the scan driver.

【０００４】また、電圧平均化法を用いた従来の液晶表
示システムでは、ディスプレイオフまたは、ＬＣＤオフ
と呼ばれる機能が知られている。この機能は、液晶素子
に印加される電圧を強制的に”０”にするものである。
これにより、ドライバの出力電圧が不定となる電源投入
後の一定期間に液晶に電圧が印加されないようにするこ
とができる。また、液晶表示システムの電源をオン状態
にしたままで液晶素子に印加される電圧を”０”にし、
表示を消すと同時にパワーセーブを行うことが可能とな
る。電圧平均化法を用いた従来のドライバにおけるディ
スプレイオフ機能は、走査ドライバ、信号ドライバ、制
御部（システム側）の共通電位であるＶ５（＝ＧＮＤ）
を、信号ドライバと走査ドライバから同時に出力し、液
晶素子に印加される電圧を”０”にすることで実現して
いた。In a conventional liquid crystal display system using the voltage averaging method, a function called display off or LCD off is known. This function is to force the voltage applied to the liquid crystal element to "0".
As a result, it is possible to prevent the voltage from being applied to the liquid crystal for a certain period after the power is turned on when the output voltage of the driver becomes indefinite. In addition, the voltage applied to the liquid crystal element is set to “0” while the power of the liquid crystal display system is turned on,
It becomes possible to save power at the same time as turning off the display. The display off function in the conventional driver using the voltage averaging method is V5 (= GND), which is a common potential of the scan driver, the signal driver, and the control unit (system side).
Are simultaneously output from the signal driver and the scan driver, and the voltage applied to the liquid crystal element is set to “0”.

【０００５】[0005]

【発明が解決しようとする課題】ところで、近年、ｎラ
インを同時に選択駆動する複数ライン同時選択（Multip
le Lines Selection）駆動手法が提案されている。複数
ライン同時選択駆動手法については、特願平５−５１５
５３１、特願平５−１５２５３３において本出願人によ
り説明されている。この手法によれば、従来より高速応
答でありながらコントラストが高くチラツキの少ない液
晶表示システムを実現できる。そして、従来の１ライン
ずつ選択して駆動する手法である電圧平均化法と同じオ
ン／オフ比を実現した上で、信号ドライバの駆動電圧を
低く抑えることができる。これにより、信号ドライバを
製造する半導体プロセスとしてより低耐圧の製造プロセ
スを採用することが可能となり、信号ドライバの集積度
を高めチップを小面積化することが可能となる。これ
は、信号ドライバの高性能化、コストダウンにつなが
る。By the way, in recent years, multiple line simultaneous selection (multip
le Lines Selection) A driving method has been proposed. Regarding the method for simultaneously selecting a plurality of lines, Japanese Patent Application No. 5-515
531, Japanese Patent Application No. 5-152533. According to this method, it is possible to realize a liquid crystal display system which has higher contrast and less flicker than the conventional one. Then, the drive voltage of the signal driver can be suppressed low while realizing the same on / off ratio as the voltage averaging method which is a conventional method of selecting and driving each line one by one. As a result, it is possible to adopt a manufacturing process having a lower breakdown voltage as a semiconductor process for manufacturing the signal driver, and it is possible to increase the integration degree of the signal driver and reduce the chip area. This leads to higher performance of the signal driver and cost reduction.

【０００６】しかしながら、この複数ライン同時選択駆
動手法では、走査ドライバについては、従来と同等の高
い駆動電圧が必要であり、信号ドライバと走査ドライバ
とで駆動電圧の範囲が異なる。このため、信号ドライバ
と走査ドライバに供給する電源電圧の範囲も異ならせる
必要があり、従来の電源供給手法の考え方をそのままで
は適用できないという問題がある。However, in this multiple line simultaneous selection drive method, the scan driver requires a high drive voltage equivalent to that in the conventional technique, and the drive voltage range differs between the signal driver and the scan driver. For this reason, it is necessary to make the range of the power supply voltage supplied to the signal driver and the scan driver different, and there is a problem that the concept of the conventional power supply method cannot be applied as it is.

【０００７】また、液晶パネルを構成する液晶素子、ド
ライバ等を構成する半導体デバイスには、製造プロセス
の変動等を原因とする特性のバラツキの問題がある。こ
のため、液晶表示システムを工場において組み立てた
後、信号電極、走査電極に印加される駆動電圧の値を最
適にする調整作業が必要になる。また、液晶表示システ
ムには、液晶表示のコントラスト調整が可能なものがあ
り、このコントラスト調整は信号電極、走査電極に印加
される駆動電圧を調整することにより実現される。この
ように、液晶表示システムにおいては、駆動電圧の最適
化、あるいはコントラスト調整を行うために、駆動電圧
を調整する機能が必要となる。しかしながら、複数ライ
ン同時選択駆動手法では、上記したように信号ドライバ
と走査ドライバに供給する電源電圧の範囲を異ならせる
必要があり、従来の電圧平均化法の液晶表示システムで
用いられた駆動電圧の調整手法をそのままでは適用でき
ないという問題がある。Further, a liquid crystal element that constitutes a liquid crystal panel, a semiconductor device that constitutes a driver, etc., has a problem of characteristic variations due to variations in the manufacturing process. Therefore, after assembling the liquid crystal display system in a factory, it is necessary to perform an adjusting operation for optimizing the values of the drive voltages applied to the signal electrodes and the scan electrodes. Further, some liquid crystal display systems are capable of adjusting the contrast of liquid crystal display, and this contrast adjustment is realized by adjusting the drive voltage applied to the signal electrodes and the scanning electrodes. As described above, the liquid crystal display system needs a function of adjusting the drive voltage in order to optimize the drive voltage or adjust the contrast. However, in the multiple line simultaneous selection drive method, it is necessary to make the range of the power supply voltage supplied to the signal driver and the scan driver different as described above, and the drive voltage used in the liquid crystal display system of the conventional voltage averaging method is different. There is a problem that the adjustment method cannot be applied as it is.

【０００８】また、電圧平均化法を用いた従来の液晶ド
ライバでは、信号ドライと走査ドライバの出力を、共に
低電位側（あるいは高電位側）の電源電圧Ｖ５（＝ＧＮ
Ｄ）レベルに設定することでディスプレイオフ機能を実
現していた。しかし、信号ドライバと走査ドライバの駆
動電圧範囲が異なる場合には、低電位側の電源電圧は一
致しないため、液晶にかかる電圧を”０”にすることが
できず、ディスプレイオフ機能を実現できないという問
題がある。Further, in the conventional liquid crystal driver using the voltage averaging method, the signal dry and the output of the scan driver are both the power supply voltage V5 (= GN) on the low potential side (or high potential side).
D) The display off function was realized by setting the level. However, when the drive voltage range of the signal driver is different from that of the scan driver, the power supply voltage on the low potential side does not match, so that the voltage applied to the liquid crystal cannot be set to "0" and the display-off function cannot be realized. There's a problem.

【０００９】本発明は、以上述べたような課題を解決す
るためになされたものであり、その目的とするところ
は、走査ドライバ、信号ドライバに与える電源電圧の範
囲が異なる場合に最適な電源供給手法を提供することに
ある。The present invention has been made in order to solve the problems described above, and an object of the present invention is to provide an optimum power supply when the range of the power supply voltage applied to the scan driver and the signal driver is different. To provide a method.

【００１０】また、本発明の他の目的は、走査ドライ
バ、信号ドライバに与える電源電圧の範囲が異なる場合
にでも、液晶素子に与える駆動電圧を任意に調整できる
電源供給手法を提供することにある。Another object of the present invention is to provide a power supply method capable of arbitrarily adjusting the drive voltage applied to the liquid crystal element even when the range of the power supply voltage applied to the scan driver and the signal driver is different. .

【００１１】また、本発明の他の目的は、走査ドライ
バ、信号ドライバに与える電源電圧の範囲が異なる液晶
表示システムにおいて、ディスプレイオフ機能を実現す
ることにある。Another object of the present invention is to realize a display-off function in a liquid crystal display system in which the range of power supply voltage applied to the scan driver and the signal driver is different.

【００１２】[0012]

【課題を解決するための手段及び作用】上記課題を解決
するために、本発明は、表示画素がマトリクス状に配置
されるとともに複数の信号電極及び走査電極が交差して
配置されるマトリクスパネルの前記信号電極に対して駆
動電圧を印加する信号ドライバと、前記走査電極に対し
て駆動電圧を印加する走査ドライバと、前記信号ドライ
バと前記走査ドライバに対して電源電圧を供給する電源
供給手段とを含む液晶表示システムであって、前記電源
供給手段が、第１の電源電圧範囲を有する同極性の第１
の電源電圧群を前記信号ドライバ又は前記走査ドライバ
の中の一方のドライバに対して供給する手段と、前記第
１の電源電圧範囲よりも広い第２の電源電圧範囲を有す
る同極性の第２の電源電圧群を前記一方とは異なる他方
のドライバに対して供給する手段と、前記第１の電源電
圧範囲の中心電圧である第１の中心電圧と、前記第２の
電源電圧範囲の中心電圧である第２の中心電圧とを同一
にする手段とを含むことを特徴とする。In order to solve the above-mentioned problems, the present invention provides a matrix panel in which display pixels are arranged in a matrix and a plurality of signal electrodes and scanning electrodes are arranged so as to intersect with each other. A signal driver that applies a drive voltage to the signal electrode, a scan driver that applies a drive voltage to the scan electrode, and a power supply unit that supplies a power supply voltage to the signal driver and the scan driver. A liquid crystal display system including the first power supply means having a first power supply voltage range and having a first polarity;
Means for supplying the power supply voltage group to one of the signal driver or the scan driver, and a second power supply voltage group having a second power supply voltage range wider than the first power supply voltage range and having the same polarity. Means for supplying a power supply voltage group to another driver different from the one, a first center voltage that is the center voltage of the first power supply voltage range, and a center voltage of the second power supply voltage range. Means for making a certain second center voltage the same.

【００１３】本発明によれば、信号ドライバ、走査ドラ
イバの中の一方のドライバに対して電源電圧範囲が狭い
同極性の第１の電源電圧群が与えられ、他方のドライバ
に対して電源電圧範囲が広い同極性の第２の電源電圧群
が与えられる。そして、これらの電源電圧範囲の中心電
圧が等しくなるように電源電圧が供給される。本発明に
よれば、電源電圧群は同極性になっているため、電源電
圧群の各電圧値を簡易な構成の調整手段により調整でき
る。そして、電圧調整を行った場合において、電源電圧
が中心電圧に対して正極性側、負極性側にあるかに関わ
らず、電源電圧の電圧比を正確に保つことが可能とな
る。According to the present invention, the first power supply voltage group of the same polarity having a narrow power supply voltage range is applied to one of the signal driver and the scan driver, and the power supply voltage range is supplied to the other driver. A second power supply voltage group of the same polarity having a wide range. Then, the power supply voltage is supplied so that the center voltages of these power supply voltage ranges are equal. According to the present invention, since the power supply voltage group has the same polarity, each voltage value of the power supply voltage group can be adjusted by the adjusting means having a simple structure. Then, when the voltage is adjusted, the voltage ratio of the power supply voltage can be accurately maintained regardless of whether the power supply voltage is on the positive polarity side or the negative polarity side of the center voltage.

【００１４】また、本発明は、前記電源供給手段が、固
定電位と液晶駆動電圧生成用の基準電位との間を分割し
分割端子に分割電圧を生成することで前記第１、第２の
電源電圧群を生成する手段と、１の前記分割端子に生成
される分割電圧に基づき前記第１、第２の中心電圧を生
成することで前記第１、第２の中心電圧を同一にする手
段とを含むことを特徴とする。Further, according to the present invention, the power supply means divides the fixed potential and the reference potential for generating the liquid crystal drive voltage and generates a divided voltage at the divided terminals, whereby the first and second power supplies are generated. Means for generating a voltage group, and means for making the first and second center voltages the same by generating the first and second center voltages based on a division voltage generated at one of the division terminals. It is characterized by including.

【００１５】本発明によれば、抵抗、トランジスタ等を
用いた簡易な構成の電圧分割手段を用いて、第１、第２
の電源電圧群を生成できる。また、１の分割端子に生成
される分割電圧に基づき第１、第２の中心電圧を生成す
るという簡易な構成で、第１、第２の中心電圧を同一に
することができる。According to the present invention, the voltage dividing means having a simple structure using a resistor, a transistor, etc. is used, and the first and second voltage dividing means are used.
The power supply voltage group of can be generated. Moreover, the first and second center voltages can be made the same with a simple configuration in which the first and second center voltages are generated based on the division voltage generated at one division terminal.

【００１６】また、本発明は、前記液晶駆動電圧生成用
の基準電位の値を調整することで前記分割電圧の値を調
整し前記第１、第２の電源電圧群の電圧値を調整する手
段を含むことを特徴とする。Further, according to the present invention, means for adjusting the value of the divided voltage by adjusting the value of the reference potential for generating the liquid crystal drive voltage and adjusting the voltage values of the first and second power supply voltage groups. It is characterized by including.

【００１７】本発明によれば、液晶駆動電圧生成用の基
準電位の値を調整するという簡易な手法で、正確な電圧
分割比を保ちながら第１、第２の電源電圧群の電圧値を
調整できる。According to the present invention, the voltage values of the first and second power supply voltage groups are adjusted while maintaining an accurate voltage division ratio by a simple method of adjusting the value of the reference potential for generating the liquid crystal drive voltage. it can.

【００１８】また、本発明は、前記電源供給手段が、前
記第１の電源電圧範囲内の電圧を前記第１の電源電圧群
が供給される前記一方のドライバのロジック電源電圧と
して供給する手段を含むことを特徴とする。Further, according to the present invention, the power supply means supplies a voltage within the first power supply voltage range as a logic power supply voltage of the one driver to which the first power supply voltage group is supplied. It is characterized by including.

【００１９】本発明によれば、電源電圧範囲の狭い第１
の電源電圧群が供給される一方のドライバのロジック電
源電圧が、第１の電源電圧範囲内に設定される。これに
より、一方のドライバに内蔵されるロジック回路を動作
させるために、一方のドライバの動作電源電圧幅を広く
する必要が無くなり、一方のドライバの動作電源電圧の
幅を狭くすることが可能となる。According to the present invention, the first power source has a narrow power supply voltage range.
The logic power supply voltage of one of the drivers to which the power supply voltage group is supplied is set within the first power supply voltage range. As a result, it is not necessary to widen the operating power supply voltage width of one driver in order to operate the logic circuit built in one driver, and it is possible to narrow the operating power supply voltage width of one driver. .

【００２０】また、本発明は、前記第１の電源電圧群が
供給される前記一方のドライバの低電位側又は高電位側
の固定電位電源と、前記第２の電源電圧群が供給される
前記他方のドライバの低電位側又は高電位側の固定電位
電源とが分離されていることを特徴とする。According to the present invention, the fixed potential power source on the low potential side or the high potential side of the one driver to which the first power source voltage group is supplied and the second power source voltage group are supplied. It is characterized in that the fixed potential power source on the low potential side or the high potential side of the other driver is separated.

【００２１】本発明によれば、一方のドライバの固定電
位電源と他方のドライバの固定電位電源とが分離され
る。これにより、狭い電源電圧群が与えられる一方のド
ライバの動作電源電圧幅を、他方のドライバの動作電源
電圧幅に併せて広くする必要がなくなり、一方のドライ
バの動作電源電圧の幅を狭くすることが可能となる。According to the present invention, the fixed potential power source of one driver and the fixed potential power source of the other driver are separated. This eliminates the need to widen the operating power supply voltage width of one driver to which a narrow power supply voltage group is applied in accordance with the operating power supply voltage width of the other driver, and to narrow the operating power supply voltage width of one driver. Is possible.

【００２２】また、本発明は、前記信号ドライバ及び前
記走査ドライバに対して少なくとも制御信号を出力する
手段を含み、前記第１の電源電圧群が供給される前記一
方のドライバに対して出力される制御信号の電位レベル
を、前記第１の電源電圧範囲内のレベルに変換する電位
変換手段を含むことを特徴とする。Further, the present invention includes means for outputting at least a control signal to the signal driver and the scan driver, and is output to the one driver to which the first power supply voltage group is supplied. It is characterized by including potential conversion means for converting the potential level of the control signal into a level within the first power supply voltage range.

【００２３】本発明によれば、制御信号等は電位レベル
が変換されて一方のドライバ内に入力される。これによ
り、狭い電源電圧範囲で動作する一方のドライバに対し
て正常に制御信号等を伝達することが可能となる。According to the present invention, the control signal and the like are converted in potential level and input into one of the drivers. As a result, the control signal or the like can be normally transmitted to one of the drivers operating in a narrow power supply voltage range.

【００２４】また、本発明は、前記電位変換手段が、直
流成分をカットするための容量結合キャパシタを含むこ
とを特徴とする。Further, the invention is characterized in that the potential converting means includes a capacitive coupling capacitor for cutting a DC component.

【００２５】本発明によれば、容量結合キャパシタによ
り、制御信号の変化量のみを取り出すことができ、電位
レベルの変換が容易となる。According to the present invention, only the amount of change in the control signal can be taken out by the capacitive coupling capacitor, which facilitates the conversion of the potential level.

【００２６】また、本発明は、所定の外部信号が入力さ
れた場合に、前記信号ドライバ及び前記走査ドライバか
ら出力される前記駆動電圧を、前記第１、第２の中心電
圧と同一電圧に設定する手段を含むことを特徴とする。Further, according to the present invention, when a predetermined external signal is input, the drive voltage output from the signal driver and the scan driver is set to the same voltage as the first and second center voltages. It is characterized by including a means for doing.

【００２７】本発明によれば、ディスプレイオフ信号等
の外部信号が入力された場合に、信号ドライバ及び走査
ドライバの出力電圧が同一電圧、即ち同一の中心電圧に
なる。これにより、液晶素子に印加される電圧を”０”
にすることができ、例えば液晶表示におけるディスプレ
イオフ機能等を実現することが可能となる。According to the present invention, when an external signal such as a display-off signal is input, the output voltages of the signal driver and the scan driver become the same voltage, that is, the same center voltage. As a result, the voltage applied to the liquid crystal element is "0".
Therefore, it is possible to realize a display-off function in liquid crystal display.

【００２８】[0028]

【実施例】以下、本発明の実施例について図面に基づい
て説明する。Embodiments of the present invention will be described below with reference to the drawings.

【００２９】（第１の実施例） １．全体構成の説明 図１は、第１の実施例に係る液晶表示システムの全体構
成を示すブロック図である。本実施例は制御部（システ
ム側）１、信号ドライバ２、走査ドライバ３、液晶パネ
ル４、電源供給部５、複数の電位変換部６を含む。ここ
で制御部１は、信号ドライバ２及び走査ドライバ３に対
して制御信号、信号データ、走査データを出力するもの
である。信号ドライバ２は、制御部１からの制御信号及
び信号データに基づき液晶パネル４の信号電極に対して
駆動電圧１０を出力する。走査ドライバ３は、制御部１
からの制御信号及び走査データに基づき液晶パネル４の
走査電極に対して駆動電圧１１を出力する。液晶パネル
４は、複数の信号電極、これに交差する走査電極、交差
領域に配置される液晶素子を有し、信号ドライバ２、走
査ドライバ３の駆動により表示動作を行う。電源供給部
５は、制御部１から供給される液晶駆動電圧生成の基準
となる電圧ＶＬＣＤに基づき、信号ドライバ２及び走査
ドライバ３に対して供給する電源電圧群を生成する。電
位変換部６は、容量結合キャパシタ（コンデンサ）１
２、ＤＣレベル伝達部５８を含み、制御部１からの制御
信号、信号データ、走査データの電位レベルを変換する
ものである。(First Embodiment) 1. Description of Overall Configuration FIG. 1 is a block diagram showing the overall configuration of a liquid crystal display system according to a first embodiment. This embodiment includes a control unit (system side) 1, a signal driver 2, a scan driver 3, a liquid crystal panel 4, a power supply unit 5, and a plurality of potential conversion units 6. Here, the control unit 1 outputs a control signal, signal data, and scan data to the signal driver 2 and the scan driver 3. The signal driver 2 outputs the drive voltage 10 to the signal electrode of the liquid crystal panel 4 based on the control signal and the signal data from the control unit 1. The scanning driver 3 includes the control unit 1
The drive voltage 11 is output to the scan electrodes of the liquid crystal panel 4 based on the control signal and the scan data from. The liquid crystal panel 4 has a plurality of signal electrodes, scanning electrodes intersecting with the signal electrodes, and liquid crystal elements arranged in the intersecting regions, and a display operation is performed by driving the signal driver 2 and the scanning driver 3. The power supply unit 5 generates a power supply voltage group to be supplied to the signal driver 2 and the scan driver 3 based on the voltage VLCD that is supplied from the control unit 1 and serves as a reference for liquid crystal drive voltage generation. The potential converter 6 includes a capacitive coupling capacitor (capacitor) 1
2. The DC level transfer unit 58 is included to convert the potential levels of the control signal, signal data, and scan data from the control unit 1.

【００３０】制御部１から信号ドライバ２に対しては、
液晶パネルのディスプレイオフを行うためのＤＯＦＦ信
号、液晶の交流駆動を行うためのＦＲ信号、ラッチパル
スであるＬＰ信号、データ転送クロックであるｔＸ信
号、２ビットのデータ信号であるＤＸｍ信号、サンプリ
ングスタート信号であるＳＴ信号が出力される。この場
合、本実施例では、制御部１のグランド電位ＧＮＤ、ロ
ジック電位ＶＤは信号ドライバ２に供給されない。即
ち、制御部１と信号ドライバ２とでは、最も低電位側に
ある基準電位（制御部１におけるＧＮＤ、信号ドライバ
２におけるＶＳ１）及びロジック電位（制御部１におけ
るＶＤ、信号ドライバ２におけるＶＤ１）が共通化され
ていない。From the control unit 1 to the signal driver 2,
DOFF signal for turning off the display of the liquid crystal panel, FR signal for AC driving the liquid crystal, LP signal as a latch pulse, tX signal as a data transfer clock, DXm signal as a 2-bit data signal, sampling start The ST signal which is a signal is output. In this case, in this embodiment, the ground potential GND and the logic potential VD of the controller 1 are not supplied to the signal driver 2. That is, in the control unit 1 and the signal driver 2, the reference potential (GND in the control unit 1, VS1 in the signal driver 2) and the logic potential (VD in the control unit 1, VD1 in the signal driver 2) on the lowest potential side are It is not standardized.

【００３１】制御部１から走査ドライバ３に対しては、
ＤＯＦＦ信号、ＦＲ信号、データ転送クロックであるｔ
Ｙ信号、２ビット×２ラインの走査データであるＤＹｎ
ｍ信号が出力される。また、本実施例では、制御部１の
グランド電位ＧＮＤ、ロジック電位ＶＤが走査ドライバ
３に供給されている。即ち、制御部１と走査ドライバ３
とでは、最も低電位側にある基準電位ＧＮＤ及びロジッ
ク電位ＶＤが共通化されている。From the control unit 1 to the scan driver 3,
DOFF signal, FR signal, t which is a data transfer clock
Y signal, DYn which is scanning data of 2 bits × 2 lines
m signal is output. Further, in this embodiment, the ground potential GND and the logic potential VD of the control unit 1 are supplied to the scan driver 3. That is, the control unit 1 and the scan driver 3
In and, the reference potential GND and the logic potential VD on the lowest potential side are shared.

【００３２】電源供給部５には、液晶駆動電圧の生成の
基準となるＶＬＣＤが入力される。そして、信号ドライ
バ２に対して、Ｖ１１、ＶＣ１（＝ＶＣ）、Ｖ１２、Ｖ
Ｄ１、ＶＳ１の電源電圧群を供給し、走査ドライバ３に
対してＶ１０、ＶＣ２（＝ＶＣ）、Ｖ１５の電源電圧群
を供給している。A VLCD, which is a reference for generating a liquid crystal drive voltage, is input to the power supply section 5. Then, for the signal driver 2, V11, VC1 (= VC), V12, V
A power supply voltage group of D1 and VS1 is supplied, and a power supply voltage group of V10, VC2 (= VC) and V15 is supplied to the scan driver 3.

【００３３】２．電源供給部の説明 図２には、電源供給部５の構成の一例が示され、図３に
は、この電源供給部５から供給される電源電圧群Ｖ１
１、ＶＣ、Ｖ１２、ＶＤ１、ＶＳ１、Ｖ１０、ＶＣ、Ｖ
１５及び制御部１から供給される電源電圧群ＶＤ、ＧＮ
Ｄの電位の関係が示される。電源供給部５は、電源電圧
調整のための可変抵抗７０と、直列接続された抵抗７
１、７２、７３、７４、７５により複数ライン同時選択
駆動手法に必要な複数の電圧を生成する電圧分割部９０
と、電圧分割部９０の分割端子に生成された電圧をイン
ピーダンス変換するボルテージフォロア接続のオペアン
プ７６、７７、７８、７９、８０とを含む。ここで、Ｖ
１０（＝ＶＤＤＨ）、Ｖ１１にはＰ型オペアンプ７６、
７７が接続され、ＶＣ、ＶＤ１にはＰＮ切り替え型オペ
アンプ７８、７９が接続され、Ｖ１２（＝ＶＳ１）には
Ｎ型オペアンプ８０が接続される。ここでＰ型オペアン
プ７６、７７では、図４（Ａ）に示すように、差動部２
０６の出力２１０が、駆動部２００内のＰ型駆動トラン
ジスタ２０４に入力される。一方、Ｎ型オペアンプ８０
では、図４（Ｂ）に示すように、差動部２０６の出力２
１０は、駆動部２０１内のＮ型駆動トランジスタ２１２
に入力される。１フレーム内において液晶素子からオペ
アンプへと移動させる必要がある電荷量の極性が負とな
る電源電圧（負の負荷が支配的である電源電圧）につい
ては、Ｐ型オペアンプによりインピーダンス変換が行わ
れる。また、１フレーム内において液晶素子からオペア
ンプへと移動させる必要がある電荷量の極性が正となる
電源電圧（正の負荷が支配的である電源電圧）について
は、Ｎ型オペアンプによりインピーダンス変換が行われ
る。また、正負共に同等の負荷が支配的な電源電圧につ
いてはＰＮ切り替え型オペアンプによりインピーダンス
変換が行われる。このようにインピーダンス変換を行う
オペアンプの種類を各電源電圧毎に異ならせることによ
り、液晶表示の品質を低めることなく、オペアンプで消
費される消費電力を低く抑えることができる。2. Description of Power Supply Unit FIG. 2 shows an example of the configuration of the power supply unit 5, and FIG. 3 shows a power supply voltage group V1 supplied from the power supply unit 5.
1, VC, V12, VD1, VS1, V10, VC, V
15 and power supply voltage groups VD and GN supplied from the control unit 1.
The relationship of the potential of D is shown. The power supply unit 5 includes a variable resistor 70 for adjusting the power supply voltage and a resistor 7 connected in series.
A voltage dividing unit 90 that generates a plurality of voltages required for the multiple line simultaneous selection driving method by 1, 72, 73, 74, and 75.
And voltage follower-connected operational amplifiers 76, 77, 78, 79, 80 for impedance-converting the voltage generated at the division terminals of the voltage division unit 90. Where V
10 (= VDDH), a P-type operational amplifier 76 for V11,
77 is connected, VC and VD1 are connected to PN switching type operational amplifiers 78 and 79, and V12 (= VS1) is connected to an N type operational amplifier 80. Here, in the P-type operational amplifiers 76 and 77, as shown in FIG.
The output 210 of 06 is input to the P-type drive transistor 204 in the drive unit 200. On the other hand, the N-type operational amplifier 80
Then, as shown in FIG. 4B, the output 2 of the differential unit 206
10 is an N-type drive transistor 212 in the drive unit 201.
Entered in. Impedance conversion is performed by the P-type operational amplifier for the power supply voltage (the power supply voltage in which the negative load is dominant) in which the polarity of the charge amount that needs to be moved from the liquid crystal element to the operational amplifier in one frame is negative. In addition, for the power supply voltage (the power supply voltage where the positive load is dominant) in which the polarity of the amount of charge that needs to be moved from the liquid crystal element to the operational amplifier within one frame is positive, impedance conversion is performed by the N-type operational amplifier. Be seen. Further, impedance conversion is performed by a PN switching operational amplifier for power supply voltages in which positive and negative loads are equal to each other. In this way, by making the type of the operational amplifier that performs impedance conversion different for each power supply voltage, it is possible to suppress the power consumption consumed by the operational amplifier without lowering the quality of the liquid crystal display.

【００３４】さて、液晶素子、あるいは、信号ドライバ
等を構成する半導体デバイスには、製造プロセスの変動
等を原因とする特性のバラツキの問題がある。このた
め、液晶表示システムを工場等において組み立てた後、
液晶素子に対する駆動電圧を最適にする調整作業が必要
になる。また、液晶表示におけるコントラスト調整を実
現するために駆動電圧を調整する必要もある。そこで、
本実施例では、可変抵抗７０の抵抗値を調整することで
Ｖ１０、Ｖ１１等の電源電圧の値を調整し、これにより
液晶素子に対する駆動電圧を調整している。可変抵抗７
０の抵抗値を調整する手法によると、電圧分割部９０に
おける分圧比を正確に保ちながら駆動電圧の調整を行う
ことができる。A semiconductor device that constitutes a liquid crystal element, a signal driver, or the like has a problem of variations in characteristics due to variations in the manufacturing process. Therefore, after assembling the liquid crystal display system in a factory,
Adjustment work for optimizing the drive voltage for the liquid crystal element is required. Further, it is necessary to adjust the driving voltage in order to realize the contrast adjustment in the liquid crystal display. Therefore,
In this embodiment, the value of the power supply voltage such as V10 and V11 is adjusted by adjusting the resistance value of the variable resistor 70, and thereby the drive voltage for the liquid crystal element is adjusted. Variable resistor 7
According to the method of adjusting the resistance value of 0, the drive voltage can be adjusted while accurately maintaining the voltage division ratio in the voltage dividing section 90.

【００３５】また、例えば、可変抵抗７０は、図５に示
すように抵抗Ｒ１〜Ｒ４、スイッチＳ１〜Ｓ４を接続す
ることで構成することもできる。このようにすれば、外
部のＣＰＵ等により調整信号を制御しスイッチＳ１〜Ｓ
４をオン・オフすることで、可変抵抗７０の抵抗値を調
整できる。これにより、液晶表示のコントラスト調整も
可能となる。また、例えば図６に示す構成の電圧調整部
３００を設け、この電圧調整部３００により、液晶駆動
電圧生成の基準となるＶＤＤＨの電圧を調整すること
で、電源電圧の調整を行うことも可能である。この電圧
調整部３００は、オペアンプ３０２、抵抗３０４、３０
６、基準電圧源３０８、定電流源３１０、スイッチ部３
１２を含む。この構成によると、抵抗値Ｒ１０、Ｒ１
１、基準電圧Ｖｒｅｆにより電圧調整のセンター値が決
められ、スイッチ部３１２、定電流源３１０を用いて抵
抗３０６に対して定電流を流し込むことで、上記センタ
ー値を中心とした電圧調整が可能となる。Further, for example, the variable resistor 70 can be constructed by connecting resistors R1 to R4 and switches S1 to S4 as shown in FIG. By doing so, the adjustment signals are controlled by the external CPU or the like, and the switches S1 to S
The resistance value of the variable resistor 70 can be adjusted by turning on and off 4. This also makes it possible to adjust the contrast of the liquid crystal display. Further, it is possible to adjust the power supply voltage by providing the voltage adjusting unit 300 having the configuration shown in FIG. 6 and adjusting the voltage of VDDH which is a reference for generating the liquid crystal drive voltage by the voltage adjusting unit 300. is there. The voltage adjusting unit 300 includes an operational amplifier 302, resistors 304, 30.
6, reference voltage source 308, constant current source 310, switch unit 3
Including 12. According to this configuration, the resistance values R10 and R1
1. The center value of the voltage adjustment is determined by the reference voltage Vref, and a constant current is flown into the resistor 306 using the switch unit 312 and the constant current source 310, so that the voltage adjustment centering on the center value is possible. Become.

【００３６】なお、抵抗７１〜７５等は、ドレイン領域
とゲート電極とをショートしたトランジスタを用いて構
成することもできる。The resistors 71 to 75 and the like can be constructed by using transistors in which the drain region and the gate electrode are short-circuited.

【００３７】次に、電源電圧の電位関係について図３を
用いて説明する。本実施例では、複数ラインを同時に選
択する駆動手法を採用しているため、信号ドライバに必
要とされる電源電圧範囲Ｂ１を狭くすることができる。
このため、図３に示すように、信号ドライバの電源電圧
範囲Ｂ１は、走査ドライバの電源電圧範囲Ｂ２よりも狭
くなっている。また、本実施例では、電圧範囲Ｂ１の中
心電圧ＶＣ１＝（Ｖ１１＋Ｖ１２）／２と、電圧範囲Ｂ
２の中心電圧ＶＣ２＝（Ｖ１０＋Ｖ１５）／２とが等し
くなるように電源供給を行っている。これは、図２に示
すように、１つの分割端子６９に生成される分割電圧に
基づいて中心電圧ＶＣ＝ＶＣ１＝ＶＣ２を生成すること
で実現される。更に、本実施例では、制御部１と走査ド
ライバ３とで、ロジック電源電圧ＶＤ及び低電位側の固
定電位ＧＮＤが共通となっている。その一方で、信号ド
ライバ２のロジック電源電圧はＶＤ１、低電位側の固定
電位はＶＳ１（＝Ｖ１２）となっており、制御部１のＶ
Ｄ、ＧＮＤと共通になっていない。即ち、本実施例で
は、信号ドライバのロジック電源電圧ＶＤ１を、ＶＤと
は別に電源電圧範囲Ｂ１内に設定する。これは、具体的
には、図２の電圧分割部９０の例えば分割端子６８に生
成される分割電圧に基づいてＶＤ１を生成することで実
現される。Next, the potential relationship of the power supply voltage will be described with reference to FIG. In the present embodiment, since the driving method of simultaneously selecting a plurality of lines is adopted, the power supply voltage range B1 required for the signal driver can be narrowed.
Therefore, as shown in FIG. 3, the power supply voltage range B1 of the signal driver is narrower than the power supply voltage range B2 of the scan driver. Further, in this embodiment, the center voltage VC1 of the voltage range B1 = (V11 + V12) / 2 and the voltage range B1.
Power is supplied so that the center voltage VC2 of 2 = (V10 + V15) / 2 becomes equal. This is realized by generating the center voltage VC = VC1 = VC2 based on the division voltage generated at one division terminal 69, as shown in FIG. Further, in this embodiment, the control unit 1 and the scan driver 3 share the logic power supply voltage VD and the fixed potential GND on the low potential side. On the other hand, the logic power supply voltage of the signal driver 2 is VD1, the fixed potential on the low potential side is VS1 (= V12), and the V of the control unit 1 is V1.
Not common with D and GND. That is, in this embodiment, the logic power supply voltage VD1 of the signal driver is set within the power supply voltage range B1 separately from VD. Specifically, this is realized by generating VD1 based on the division voltage generated at the division terminal 68 of the voltage division unit 90 in FIG. 2, for example.

【００３８】本実施例で、図３に示すような電源構成と
したのは以下の理由による。まず、中心電圧ＶＣ１＝Ｖ
Ｃ２としたのは、Ｖ１１を出力するＰＭＯＳトランジス
タの特性とＶ１２を出力するＮＭＯＳトランジスタの特
性を対称にし設計を行い易くするためである。また、ド
ライバ出力の立ち上がり波形と立ち下がり波形とをほぼ
対称にし、液晶駆動上有害となる直流成分を少なくする
ためである。ＶＣ１＝ＶＣ２とする場合に、電源電圧の
電位を例えば図７に示すような関係にすることもでき
る。この場合には、ＶＣ１＝ＶＣ２＝ＧＮＤとなり、Ｖ
１１とＶ１２の極性、Ｖ１０とＶ１５の極性が異なるも
のになる。しかし、図７に示す電源構成とすると、電源
電圧群を生成するのに図２（あるいは図５、図６）に示
すような簡易な構成の電源供給部を採用できない。ま
た、図３の電源構成では、可変抵抗７０の抵抗値を調整
するという簡易な手法で、分圧比を正確に保ちながら電
源電圧を調整できたが、図７の電源構成では、このよう
な簡易な手法で電源電圧を調整できない。これは、図３
では、信号ドライバ２、走査ドライバ３に供給される電
源電圧群が全て同極性になっているからである。即ち、
電源電圧群が全て同極性になっていると、図２に示すよ
うに高電位側の基準電位ＶＬＣＤと低電位側の固定電位
ＧＮＤとを電圧分割するだけで、電源電圧群Ｖ１０、Ｖ
１１等を得ることができる。また、可変抵抗７０を調整
するだけで、これらのＶ１０、Ｖ１１等のレベルを分圧
比を正確に保ったままで調整できる。しかし、図７で
は、正極性の電源電圧と負極性の電源電圧とを別に生成
しなければならないので、図２のＶＬＣＤに相当する基
準電位として正極性のものと負極性のものとが別に必要
になる。また、電圧調整も、正極性側用の可変抵抗と、
負極性側の可変抵抗とを別々に設け、正極性側と負極性
側とで別に電圧調整を行わなければならない。しかし、
可変抵抗や、電圧分割のための抵抗は、製造プロセスの
変動等により特性がばらつく場合があり、このバラツキ
により正極性側の分圧比と、負極性側の分圧比とが同一
に保たれない事態が生じる。これは、液晶の表示品質の
劣化につながる。本実施例では、全ての電源電圧群が同
極性となっているため、このような事態は生じにくい。The power source configuration shown in FIG. 3 is used in the present embodiment for the following reason. First, the center voltage VC1 = V
The reason why C2 is used is to make the characteristics of the PMOS transistor outputting V11 and the characteristics of the NMOS transistor outputting V12 symmetrical so as to facilitate the design. Also, the rising waveform and the falling waveform of the driver output are made substantially symmetrical to reduce the direct current component which is harmful for driving the liquid crystal. When VC1 = VC2, the potential of the power supply voltage may have the relationship shown in FIG. 7, for example. In this case, VC1 = VC2 = GND and V
The polarities of 11 and V12 and the polarities of V10 and V15 are different. However, with the power supply configuration shown in FIG. 7, it is not possible to employ a power supply unit having a simple configuration as shown in FIG. 2 (or FIGS. 5 and 6) to generate the power supply voltage group. Further, in the power supply configuration of FIG. 3, the power supply voltage can be adjusted while maintaining the voltage division ratio accurately by a simple method of adjusting the resistance value of the variable resistor 70. However, in the power supply configuration of FIG. Power supply voltage cannot be adjusted by various methods. This is shown in Figure 3.
Then, the power supply voltage groups supplied to the signal driver 2 and the scan driver 3 all have the same polarity. That is,
When all the power supply voltage groups have the same polarity, the power supply voltage groups V10, V are simply divided by dividing the high-potential-side reference potential VLCD and the low-potential-side fixed potential GND as shown in FIG.
11 and the like can be obtained. Further, only by adjusting the variable resistor 70, the levels of V10, V11, etc. can be adjusted while keeping the voltage division ratio accurately. However, in FIG. 7, since the positive power supply voltage and the negative power supply voltage have to be generated separately, positive and negative polarities are required as reference potentials corresponding to VLCD in FIG. become. In addition, voltage adjustment is also possible with a variable resistor for the positive polarity side,
It is necessary to separately provide a variable resistance on the negative polarity side and separately adjust the voltage on the positive polarity side and the negative polarity side. But,
The characteristics of the variable resistance and the resistance for voltage division may fluctuate due to fluctuations in the manufacturing process, etc., and due to this fluctuation, the voltage division ratio on the positive polarity side and the voltage division ratio on the negative polarity side cannot be kept the same. Occurs. This leads to deterioration of the display quality of the liquid crystal. In this embodiment, such a situation is unlikely to occur because all the power supply voltage groups have the same polarity.

【００３９】また、本実施例で、信号ドライバのロジッ
ク電源電位ＶＤ１、低電位側の固定電位ＶＳ１を、Ｖ
Ｄ、ＧＮＤと共通にしなかったのは以下の理由による。
即ち、信号ドライバのロジック電源電位をＶＤ、低電位
側の固定電位をＧＮＤとすると、後述の図１５に示すよ
うに、信号ドライバの電源電圧範囲が図３の場合よりも
広くなってしまう。電源電圧範囲が広くなるということ
は、信号ドライバをより高耐圧のプロセスで製造しなけ
ればならないことを意味し、チップ面積の増大化、高コ
スト化という事態が生じる。本実施例では、ＶＤ１をＢ
１内に設定し、低電位側の固定電位ＶＳ１をＧＮＤと分
離することで、このような事態を防止している。In this embodiment, the logic power supply potential VD1 of the signal driver and the fixed potential VS1 on the low potential side are set to V
The reason why it is not shared with D and GND is as follows.
That is, if the logic power supply potential of the signal driver is VD and the fixed potential on the low potential side is GND, the power supply voltage range of the signal driver becomes wider than in the case of FIG. 3, as shown in FIG. The widening of the power supply voltage range means that the signal driver has to be manufactured by a process having a higher withstand voltage, resulting in an increase in chip area and an increase in cost. In this embodiment, VD1 is set to B
Such a situation is prevented by setting the fixed potential VS1 on the low potential side and separating the fixed potential VS1 from GND.

【００４０】さて、この場合、制御部１と信号ドライバ
２との間の制御信号、信号データ、走査データのインタ
ーフェースが問題となる。制御部１からはＧＮＤ〜ＶＤ
の電圧範囲で信号が送られてくるのに、受け手側である
信号ドライバ２内のロジック回路は、ＶＳ１〜ＶＤ１の
電圧範囲で動作するからである。そこで、本実施例で
は、図１に示すような電位変換部６を設けて、この問題
を解決している。図８（Ａ）には、この電位変換部６の
構成の一例が示され、図８（Ｂ）には、その動作を説明
するための電圧波形図が示される。電位変換部６は、容
量結合のキャパシタ（コンデンサ）１２、ＤＣレベル伝
達部５８を含み、ＤＣレベル伝達部５８はインバータ３
２０、３２２、３２４、抵抗３２６を含む。キャパシタ
１２では、入力信号Ａの直流成分がカットされる。例え
ば、図８（Ｂ）のように信号Ａが立ち上がった場合を考
えると、電圧差ＶA＝ＶＤ−ＧＮＤがインバータ３２０
に伝達される。するとインバータ３２０の出力Ｃは立ち
下がり、インバータ３２４の出力Ｄは立ち上がり、この
出力Ｄが抵抗３２６を介してインバータ３２０の入力に
帰還される。インバータ３２４の駆動能力はインバータ
３２０よりも小さく設定されており、インバータ３２
０、３２４、抵抗３２６によりラッチ回路が構成され
る。これは、キャパシタ１２を介しては信号Ａの交流成
分（電圧差ＶA）しか伝えられないため、ＶＳ１にこの
ＶAを加えた電圧を保持しておく必要があるからであ
る。以上により、図８（Ｂ）に示すようなＶＳ１〜ＶＤ
１の範囲で振幅する信号Ｂが得られ、信号Ｂをインバー
タ３２２でバッファリングした信号Ｅが得られる。In this case, the interface of the control signal, the signal data and the scanning data between the control section 1 and the signal driver 2 becomes a problem. From control unit 1 to GND to VD
This is because the logic circuit in the signal driver 2 on the receiving side operates in the voltage range of VS1 to VD1 even though the signal is sent in the voltage range of. Therefore, in this embodiment, this problem is solved by providing the potential converting section 6 as shown in FIG. FIG. 8A shows an example of the configuration of the potential conversion unit 6, and FIG. 8B shows a voltage waveform diagram for explaining the operation. The potential conversion unit 6 includes a capacitor (capacitor) 12 that is capacitively coupled and a DC level transfer unit 58, and the DC level transfer unit 58 is the inverter 3.
Including 20, 322, 324 and a resistor 326. The capacitor 12 cuts the DC component of the input signal A. For example, considering the case where the signal A rises as shown in FIG. 8B, the voltage difference VA = VD−GND is the inverter 320.
Be transmitted to. Then, the output C of the inverter 320 falls and the output D of the inverter 324 rises, and this output D is fed back to the input of the inverter 320 via the resistor 326. The drive capacity of the inverter 324 is set smaller than that of the inverter 320, and
0, 324, and the resistor 326 form a latch circuit. This is because only the AC component (voltage difference VA) of the signal A can be transmitted through the capacitor 12, so it is necessary to hold the voltage obtained by adding this VA to VS1. From the above, VS1 to VD as shown in FIG.
A signal B having an amplitude of 1 is obtained, and a signal E obtained by buffering the signal B with the inverter 322 is obtained.

【００４１】ここで問題になるのは、ＶＤは、制御部１
から供給され常に一定電圧であるのに対し、ＶＤ１は電
圧供給部５から供給され可変抵抗７０の調整により変動
する点である。例えば、大型液晶パネルで一般的に使わ
れている１／２４０デューティ駆動では、図３に示す電
圧範囲Ｂ２はおよそ２５Ｖとなる。この場合の電圧調整
の範囲は３Ｖ程度である。従って、可変抵抗７０による
電圧調整により、電圧を３Ｖ程度変化させた場合には、
信号ドライバ２のロジック電源電圧ＶＤ１は、３Ｖ／２
５Ｖ＝０．６Ｖ程度変化する。すると、ＶＤ１とＶＤと
の間には０．６Ｖ程度の電圧差が生じる。このようにＶ
Ｄ１とＶＤに電圧差が生じても、コンデンサ１２の存在
により、制御部１と信号ドライバ２との間に直流電流が
流れることはない。また、制御部１からの制御信号、信
号データ、走査データの電圧が、上記電圧調整の影響で
ＶＤ１よりも０．６Ｖ程度低くなっても、その電圧差は
信号ドライバ２の入力端子に設けられるインバータ等を
構成するＭＯＳトランジスタのしきい値電圧（０．７Ｖ
程度）よりも低い。従って、信号を十分に伝達すること
ができると共に、入力端子に設けられるインバータ等に
おいて、ＶＤ１からＶＳ１に流れる貫通電流も発生しな
い。The problem here is that the VD is the control unit 1
The voltage VD1 is supplied from the voltage supply unit 5 and is constantly constant, whereas the voltage VD1 is supplied from the voltage supply unit 5 and fluctuates by adjusting the variable resistor 70. For example, in 1/240 duty driving which is generally used for a large liquid crystal panel, the voltage range B2 shown in FIG. 3 is about 25V. The voltage adjustment range in this case is about 3V. Therefore, when the voltage is changed by about 3V by the voltage adjustment by the variable resistor 70,
The logic power supply voltage VD1 of the signal driver 2 is 3V / 2.
It changes about 5V = 0.6V. Then, a voltage difference of about 0.6 V occurs between VD1 and VD. Thus V
Even if a voltage difference occurs between D1 and VD, the presence of the capacitor 12 prevents a DC current from flowing between the control unit 1 and the signal driver 2. Further, even if the voltage of the control signal, the signal data, and the scanning data from the control unit 1 becomes lower than VD1 by about 0.6V due to the influence of the voltage adjustment, the voltage difference is provided at the input terminal of the signal driver 2. Threshold voltage of MOS transistor (0.7V)
Lower than). Therefore, a signal can be sufficiently transmitted, and a through current flowing from VD1 to VS1 does not occur in the inverter or the like provided at the input terminal.

【００４２】以上のように本実施例によれば、複数ライ
ン同時選択駆動手法のように走査ドライバ、信号ドライ
バに与える電源電圧の範囲が異なる場合において、最適
な電源供給手法を提供できる。また、このように電源電
圧の範囲が異なる場合にでも、簡易な構成の電源供給部
５を用いて、液晶素子に与える駆動電圧を任意に調整す
ることが可能となる。As described above, according to the present embodiment, the optimum power supply method can be provided when the range of the power supply voltage applied to the scan driver and the signal driver is different, as in the multiple line simultaneous selection drive method. Further, even when the range of the power supply voltage is different as described above, the drive voltage applied to the liquid crystal element can be arbitrarily adjusted by using the power supply unit 5 having a simple structure.

【００４３】３．走査ドライバの説明 図９には複数ライン同時選択駆動手法を用いる本実施例
の走査ドライバ３の構成の一例が示される。この走査ド
ライバ３は、シフトレジスタ部３６、組み合わせ回路
（駆動信号決定回路）３７、レベルシフタ部３８、電圧
セレクタ部３９を含む。この走査ドライバ３は、制御部
１からのＦＲ、ＤＯＦＦ、ｔＹ、ＤＹｎｍ信号に基づい
て、電源供給部５からの電源電圧ＶＣ、Ｖ１０、Ｖ１５
のいずれかを選択し、図１０（Ａ）に示すような出力３
５を得るものである。ここで、シフトレジスタ部３６
は、Ｄタイプフリップフロップ（以下、ＤＦＦと呼ぶ）
により構成される４ビットの並列型のシフトレジスタで
あり、２ビットで組になったデータを４出力同時に転送
する機能をもつ。組み合わせ回路３７は、シフトレジス
タ部３６の出力とＦＲ、ＤＯＦＦ信号を受けて図１０
（Ａ）に示されるドライバ出力３５を得るための制御信
号を発生する。この制御信号は、レベルシフタ部３８を
介して電圧セレクタ部３９に伝えられる。そして、電圧
セレクタ部３９は、この制御信号に基づいて３つの電源
電圧群ＶＣ、Ｖ１０、Ｖ１５の中から１つの電源電圧を
選択し、これによりドライバ出力３５が生成される。3. Description of Scan Driver FIG. 9 shows an example of the configuration of the scan driver 3 according to the present embodiment using the multiple line simultaneous selection drive method. The scan driver 3 includes a shift register section 36, a combination circuit (drive signal determination circuit) 37, a level shifter section 38, and a voltage selector section 39. The scan driver 3 is based on the FR, DOFF, tY, and DYnm signals from the control unit 1, and supplies the power supply voltages VC, V10, and V15 from the power supply unit 5.
Select either of the three, and output 3 as shown in FIG.
To get 5. Here, the shift register unit 36
Is a D-type flip-flop (hereinafter referred to as DFF)
Is a 4-bit parallel type shift register having the function of simultaneously transferring 4 sets of 2-bit data. The combinational circuit 37 receives the output of the shift register section 36 and the FR and DOFF signals, and then the combinational circuit 37 of FIG.
The control signal for generating the driver output 35 shown in FIG. This control signal is transmitted to the voltage selector unit 39 via the level shifter unit 38. Then, the voltage selector unit 39 selects one power supply voltage from the three power supply voltage groups VC, V10, and V15 based on the control signal, and the driver output 35 is thereby generated.

【００４４】制御部１より転送された２ビット×２ライ
ンの走査データの上位ビットＤＹ１２は、データ転送ク
ロックｔＹの立ち下がりでＤＦＦ２０にラッチされ、Ｄ
ＦＦ２０の出力は、２ビット右の図示しない次段のシフ
トレジスタ部のＤＦＦに入力される。同様に走査データ
の下位ビットＤＹ１１は、データ転送クロックｔＹの立
ち下がりでＤＦＦ２１にラッチされ、ＤＦＦ２１の出力
は次段のシフトレジスタ部のＤＦＦに入力される。この
ように構成することで、図１１（Ａ）のタイミング図に
示すように、２ビット×２ラインの走査データＤＹを順
次次段のシフトレジスタ部（３６Ｑ１→３６Ｑ２→３６
Ｑ３）に転送することができる。組み合わせ回路３７
は、ＥＸ−ＯＲ２２、ＥＸＮＯＲ２３、インバータ２
４、ＮＡＮＤ２５、ＮＯＲ２６、２７を含んでおり、Ｄ
ＯＦＦ信号はＮＡＮＤ２５に、ＦＲ信号はＥＸ−ＮＯＲ
２３に入力される。The upper bit DY12 of the scan data of 2 bits × 2 lines transferred from the controller 1 is latched by the DFF 20 at the falling edge of the data transfer clock tY, and D
The output of the FF 20 is input to the DFF of the shift register unit at the next stage (not shown) on the right side by 2 bits. Similarly, the lower bit DY11 of the scan data is latched by the DFF21 at the falling edge of the data transfer clock tY, and the output of the DFF21 is input to the DFF of the shift register section at the next stage. With this configuration, as shown in the timing chart of FIG. 11A, the scan data DY of 2 bits × 2 lines is sequentially transferred to the shift register section (36Q1 → 36Q2 → 36) of the next stage.
Can be transferred to Q3). Combination circuit 37
Is EX-OR22, EXNOR23, inverter 2
4, NAND25, NOR26, 27 are included, and D
OFF signal to NAND25, FR signal to EX-NOR
23 is input.

【００４５】レベルシフタ部３８に含まれるレベルシフ
タ２８、２９、３０は、組み合わせ回路３７から入力さ
れる制御信号の電圧レベルをＶＤ〜Ｖ１５（ＧＮＤ）か
らＶ１０〜Ｖ１５に変換する機能を有する。この場合、
Ｖ１０〜Ｖ１５の電圧差とＶＤ〜Ｖ１５の電圧差は大き
く異なるため（図３参照）、図１２（Ａ）に示すような
構成のレベルシフタが採用される。The level shifters 28, 29, 30 included in the level shifter unit 38 have a function of converting the voltage level of the control signal input from the combination circuit 37 from VD to V15 (GND) to V10 to V15. in this case,
Since the voltage difference between V10 and V15 and the voltage difference between VD and V15 are significantly different (see FIG. 3), the level shifter having the configuration shown in FIG. 12A is adopted.

【００４６】電圧セレクタ部３９は、Ｎチャネルトラン
ジスタ３１、３３、Ｐチャネルトランジスタ３２、３４
を含む。そして、Ｎチャンネルトランジスタ３１は、レ
ベルシフタ２９の正転出力により駆動されＶ１５レベル
を選択し、Ｐチャンネルトランジスタ３２は、レベルシ
フタ３０の反転出力により駆動されＶ１０レベルを選択
する。また、Ｎチャンネルトランジスタ３３は、レベル
シフタ２８の正転出力により駆動されＶＣレベルを選択
し、Ｐチャンネルトランジスタ３４は、レベルシフタ２
８の反転出力により駆動されＶＣレベルを選択する。The voltage selector section 39 includes N-channel transistors 31, 33 and P-channel transistors 32, 34.
including. The N-channel transistor 31 is driven by the normal output of the level shifter 29 to select the V15 level, and the P-channel transistor 32 is driven by the inverted output of the level shifter 30 to select the V10 level. Further, the N-channel transistor 33 is driven by the non-inverted output of the level shifter 28 to select the VC level, and the P-channel transistor 34 is connected to the level shifter 2
It is driven by the inverted output of 8 to select the VC level.

【００４７】さて、本実施例では、図１０（Ａ）に示す
ように、下位ビットＤＹｎ１＝Ｈ、上位ビットＤＹｎ２
＝Ｌの時は、ＦＲ＝ＬでＶ１０が選択され、ＦＲ＝Ｈで
Ｖ１５が選択される。Ｖ１５は、図３に示すようにＶＣ
を中心としてＶ１０と対称の位置にある電圧である。ま
た、ＤＹｎ１＝Ｌ、ＤＹｎ２＝Ｈの時は、ＦＲ＝ＬでＶ
１５が選択され、ＦＲ＝ＨならＶ１０が選択される。一
方、ＤＹｎ１＝Ｌ、ＤＹｎ２＝Ｌ及びＤＹｎ１＝Ｈ、Ｄ
Ｙｎ２＝Ｈの時は、ＦＲ信号に無関係にＶＣが選択され
る。本実施例では以上のようにしてＶＣを中心電圧とし
た交流駆動が実現される。また、本実施例では図１０
（Ａ）に示すように、ＤＯＦＦ＝Ｌの場合には、ＦＲ、
ＤＹｎ１、ＤＹｎ２信号に無関係に、ドライバ出力３５
は強制的にＶＣレベルになる。これは、ＤＯＦＦ＝Ｌと
なるとＮＡＮＤ２５の出力が強制的にＨとなり、これに
よりレベルシフタ２８、２９、３０の入力が各々Ｈ、
Ｌ、Ｌとなり、トランジスタ３３、３４が選択され、ト
ランジスタ３１、３２が非選択となるからである。これ
により、後述するように、液晶表示システムのディスプ
レイオフ機能が実現される。In this embodiment, as shown in FIG. 10A, the lower bit DYn1 = H and the upper bit DYn2.
= L, V10 is selected by FR = L, and V15 is selected by FR = H. V15 is VC as shown in FIG.
Is a voltage at a position symmetrical with V10 with respect to the center. When DYn1 = L and DYn2 = H, FR = L and V
15 is selected, and if FR = H, V10 is selected. On the other hand, DYn1 = L, DYn2 = L and DYn1 = H, D
When Yn2 = H, VC is selected regardless of the FR signal. In the present embodiment, the AC drive with VC as the central voltage is realized as described above. Further, in this embodiment, FIG.
As shown in (A), when DOFF = L, FR,
The driver output 35 regardless of the DYn1 and DYn2 signals
Is forced to the VC level. This is because when DOFF = L, the output of the NAND 25 is forced to H, which causes the inputs of the level shifters 28, 29, and 30 to be H,
This is because L and L are set, the transistors 33 and 34 are selected, and the transistors 31 and 32 are unselected. As a result, the display-off function of the liquid crystal display system is realized, as will be described later.

【００４８】４．信号ドライバの説明 図１３には複数ライン同時選択駆動手法を用いる本実施
例の信号ドライバ２の構成の一例が示される。この信号
ドライバ２は、シフトレジスタ部５９、データレジスタ
部６０、データラッチ部６１、組み合わせ回路６２、レ
ベルシフタ部６３、電圧セレクタ部６７を含む。この信
号ドライバ２は、制御部１からのＦＲ、ＤＯＦＦ、Ｌ
Ｐ、ＤＸ、ＳＴ、ｔＸ信号に基づいて、電源供給部５か
らの電源電圧ＶＣ、Ｖ１１、Ｖ１２のいずれかを選択
し、図１０（Ｂ）に示すような出力５７を得るものであ
る。ここで、シフトレジスタ部５９は、ＤＦＦをカスケ
ード接続することで構成され、サンプリング信号を発生
する機能を有する。データレジスタ部６０は、シフトレ
ジスタ部５９で発生したサンプリング信号により信号デ
ータＤＸをＤＦＦにサンプリングする。データラッチ部
６１は、データレジスタ部６０にサンプリングされたデ
ータをＬＰ信号に基づいてラッチする。組み合わせ回路
６２は、データラッチ部６１の出力とＦＲ、ＤＯＦＦ信
号を受けて図１０（Ｂ）に示されるドライバ出力５７を
得るための制御信号を発生する。この制御信号は、レベ
ルシフタ部６３を介して電圧セレクタ部６７に伝えられ
る。そして、電圧セレクタ部６７は、この制御信号に基
づいて電源電圧群ＶＣ、Ｖ１１、Ｖ１２の中から１つの
電源電圧を選択し、これによりドライバ出力５７が生成
される。4. Description of Signal Driver FIG. 13 shows an example of the configuration of the signal driver 2 of the present embodiment using the multiple line simultaneous selection driving method. The signal driver 2 includes a shift register unit 59, a data register unit 60, a data latch unit 61, a combination circuit 62, a level shifter unit 63, and a voltage selector unit 67. The signal driver 2 includes FR, DOFF, and L from the control unit 1.
Based on the P, DX, ST and tX signals, one of the power supply voltages VC, V11 and V12 from the power supply unit 5 is selected to obtain the output 57 as shown in FIG. 10 (B). Here, the shift register unit 59 is configured by connecting DFFs in cascade, and has a function of generating a sampling signal. The data register unit 60 samples the signal data DX in DFF according to the sampling signal generated in the shift register unit 59. The data latch unit 61 latches the data sampled by the data register unit 60 based on the LP signal. The combinational circuit 62 receives the output of the data latch section 61 and the FR and DOFF signals and generates a control signal for obtaining the driver output 57 shown in FIG. This control signal is transmitted to the voltage selector unit 67 via the level shifter unit 63. Then, the voltage selector 67 selects one power supply voltage from the power supply voltage groups VC, V11, and V12 based on this control signal, and the driver output 57 is thereby generated.

【００４９】制御部１より転送された全ての制御信号及
び信号データは、容量結合コンデンサ１２、ＤＣレベル
伝達部５８によりＶＤ〜ＧＮＤからＶＤ１〜ＶＳ１にレ
ベル変換されて信号ドライバ内に入力される。サンプリ
ングスタート信号ＳＴは、データ転送クロックｔＸの立
ち上がりでＤＦＦ４０にサンプリングされ、ＤＦＦ４０
の出力は次段のＤＦＦに入力される。このように構成す
ることで、図１１（Ｂ）のタイミング図に示すように、
ＳＴ信号は順次次段のＤＦＦに転送される。ＤＦＦ４０
のＱ出力はデータラッチ部６０のＤＦＦ４１、４２のＣ
Ｋ端子に入力される。そして、信号データの下位ビット
ＤＸ１は、図１１（Ｂ）に示すように、ＤＦＦ４０のＱ
出力の立ち上がりでＤＦＦ４２にサンプリングされる。
同様に上位ビットＤＸ２は、ＤＦＦ４０のＱ出力の立ち
上がりでＤＦＦ４１にサンプリングされる。その後、図
１１（Ｂ）に示すように、制御部１からのラッチパルス
信号ＬＰの立ち上がりで、ＤＦＦ４１、４２の出力はＤ
ＦＦ４３、４４にラッチされる。組み合わせ回路６２
は、ＥＸ−ＮＯＲ４５、４７、ＥＸ−ＯＲ４６、インバ
ータ４８、ＮＡＮＤ４９、ＮＯＲ５０、ＯＲ５１を含ん
でおり、ＤＯＦＦ信号はＮＡＮＤ４９に、ＦＲ信号はＥ
Ｘ−ＮＯＲ４７に入力される。All the control signals and signal data transferred from the control unit 1 are level-converted from VD to GND to VD1 to VS1 by the capacitive coupling capacitor 12 and the DC level transfer unit 58 and input into the signal driver. The sampling start signal ST is sampled by the DFF 40 at the rising edge of the data transfer clock tX,
Is input to the DFF in the next stage. With this configuration, as shown in the timing chart of FIG.
The ST signal is sequentially transferred to the DFF in the next stage. DFF40
Of the DFF 41, 42 of the data latch unit 60
Input to the K terminal. Then, as shown in FIG. 11B, the lower bit DX1 of the signal data is Q of the DFF 40.
The output is sampled by the DFF 42 at the rising edge.
Similarly, the upper bit DX2 is sampled by the DFF 41 at the rising edge of the Q output of the DFF 40. After that, as shown in FIG. 11B, at the rising edge of the latch pulse signal LP from the control unit 1, the outputs of the DFFs 41 and 42 are D
It is latched by the FFs 43 and 44. Combination circuit 62
Includes EX-NOR 45, 47, EX-OR 46, inverter 48, NAND 49, NOR 50, OR 51. The DOFF signal is NAND 49, and the FR signal is E.
It is input to the X-NOR 47.

【００５０】レベルシフタ部６３に含まれるレベルシフ
タ６４、６５、６６は、組み合わせ回路６２から入力さ
れる制御信号の電圧レベルをＶＤ１〜Ｖ１２（ＶＳ１）
からＶ１１〜Ｖ１２に変換する機能を有する。この場
合、Ｖ１１〜Ｖ１２の電圧差とＶＤ１〜Ｖ１２の電圧差
は、それほど大きく異ならないため（図３参照）、図１
２（Ｂ）に示すような構成のレベルシフタが採用され
る。The level shifters 64, 65, 66 included in the level shifter unit 63 change the voltage level of the control signal input from the combinational circuit 62 from VD1 to V12 (VS1).
From V11 to V12. In this case, the voltage difference between V11 and V12 and the voltage difference between VD1 and V12 are not so different from each other (see FIG. 3).
The level shifter having the structure shown in FIG. 2 (B) is adopted.

【００５１】電圧セレクタ部６７は、Ｎチャネルトラン
ジスタ５３、５５、Ｐチャネルトランジスタ５４、５６
を含む。そして、Ｎチャンネルトランジスタ５３は、レ
ベルシフタ６５の正転出力により駆動されＶ１２レベル
を選択し、Ｐチャンネルトランジスタ５４は、レベルシ
フタ６６の正転出力により駆動されＶ１１レベルを選択
する。また、Ｎチャンネルトランジスタ５５は、レベル
シフタ６４の正転出力により駆動されＶＣレベルを選択
し、Ｐチャンネルトランジスタ５６は、レベルシフタ６
４の反転出力により駆動されＶＣレベルを選択する。The voltage selector 67 includes N-channel transistors 53 and 55 and P-channel transistors 54 and 56.
including. The N-channel transistor 53 is driven by the normal output of the level shifter 65 to select the V12 level, and the P-channel transistor 54 is driven by the normal output of the level shifter 66 to select the V11 level. The N-channel transistor 55 is driven by the non-inverted output of the level shifter 64 to select the VC level, and the P-channel transistor 56 is connected to the level shifter 6.
It is driven by the inverted output of 4 to select the VC level.

【００５２】さて、本実施例では、図１０（Ｂ）に示す
ように、下位ビットＤＸ１＝Ｌ、上位ビットＤＸ２＝Ｌ
の時は、ＦＲ＝ＬでＶ１１が選択され、ＦＲ＝ＨでＶ１
２が選択される。Ｖ１２は、図３に示すようにＶＣを中
心としてＶ１１と対称の位置にある電圧である。また、
ＤＸ１＝Ｌ、ＤＸ２＝Ｈの時は、ＦＲ＝ＬでＶ１２が選
択され、ＦＲ＝ＨならＶ１１が選択される。一方、ＤＸ
１＝Ｈ、ＤＸ２＝Ｌ及びＤＸ１＝Ｈ、ＤＸ２＝Ｈの時
は、ＦＲ信号に無関係にＶＣが選択される。本実施例で
は以上のようにしてＶＣを中心電圧とした交流駆動が実
現される。また、本実施例では図１０（Ｂ）に示すよう
に、ＤＯＦＦ＝Ｌの場合には、ＦＲ、ＤＸ１、ＤＸ２信
号に無関係に、ドライバ出力５７は強制的にＶＣレベル
になる。これは、ＤＯＦＦ＝ＬとなるとＮＡＮＤ４９の
出力が強制的にＨとなり、これによりレベルシフタ６
４、６５、６６の入力が各々Ｈ、Ｌ、Ｈとなり、トラン
ジスタ５５、５６が選択され、トランジスタ５３、５４
が非選択となるからである。前述のように、ＤＯＦＦ＝
Ｌの場合には、走査ドライバ３のドライバ出力３５も強
制的にＶＣレベルになる。従って、ＤＯＦＦ＝Ｌの場合
には、信号ドライバ２、走査ドライバ３の出力３５、３
７は共にＶＣレベルとなり、これにより液晶素子に印加
される電圧を”０”とすることが可能となり、この結
果、液晶表示システムのディスプレイオフ機能を実現で
きることになる。Now, in this embodiment, as shown in FIG. 10B, the lower bit DX1 = L and the upper bit DX2 = L.
In case of, FR = L selects V11, and FR = H selects V1
2 is selected. V12 is a voltage at a position symmetrical to V11 about VC as shown in FIG. Also,
When DX1 = L and DX2 = H, V12 is selected when FR = L, and V11 is selected when FR = H. On the other hand, DX
When 1 = H, DX2 = L and DX1 = H, DX2 = H, VC is selected regardless of the FR signal. In the present embodiment, the AC drive with VC as the central voltage is realized as described above. Further, in this embodiment, as shown in FIG. 10B, when DOFF = L, the driver output 57 is forcibly set to the VC level regardless of the FR, DX1 and DX2 signals. This is because when DOFF = L, the output of the NAND 49 is forced to H, which causes the level shifter 6
The inputs of 4, 65, and 66 are H, L, and H, respectively, and the transistors 55 and 56 are selected.
Is not selected. As mentioned above, DOFF =
In the case of L, the driver output 35 of the scan driver 3 is also forced to the VC level. Therefore, when DOFF = L, the outputs 35, 3 of the signal driver 2 and the scan driver 3
7 becomes the VC level, whereby the voltage applied to the liquid crystal element can be set to "0", and as a result, the display-off function of the liquid crystal display system can be realized.

【００５３】図１９に示す電圧平均化法を用いた従来例
においては、高電位側の電源電圧であるＧＮＤとＶ５
（あるいはＶＤＤＨとＶ１０）とを一致させることがで
き、ディスプレイオフ機能はドライバの出力を共にＧＮ
Ｄ（Ｖ５）にすることで実現できた。これに対して、図
３に示すように電圧範囲Ｂ１とＢ２の幅が異なる電源構
成の場合には、高電位側の電源電圧であるＶ１２とＶ１
５（あるいはＶ１１とＶ１０）とを一致させることがで
きず、従来の手法を用いることができない。そこで、本
実施例では、ＤＯＦＦ＝Ｌとなった時に、ドライバの出
力を共に中心電圧ＶＣとすることでディスプレイオフ機
能を実現している。この場合、ＶＣは、元々、液晶駆動
に用いる電源電圧であり、ディスプレイオフ機能実現の
ために新たな電源電圧を生成する必要がない。In the conventional example using the voltage averaging method shown in FIG. 19, the high-potential-side power source voltages GND and V5 are used.
(Or VDDH and V10) can be matched, and the display-off function outputs both the driver output and GN.
It was realized by setting D (V5). On the other hand, in the case of the power supply configuration in which the widths of the voltage ranges B1 and B2 are different as shown in FIG. 3, the power supply voltages V12 and V1 on the high potential side are set.
5 (or V11 and V10) cannot be matched, and the conventional method cannot be used. Therefore, in this embodiment, when DOFF = L, the display-off function is realized by setting the outputs of the drivers to the central voltage VC. In this case, VC is originally a power supply voltage used for driving the liquid crystal, and it is not necessary to generate a new power supply voltage for realizing the display off function.

【００５４】また、本実施例では、図３に示すように信
号ドライバの低電位側の固定電位をＧＮＤではなく、Ｖ
１２（ＶＳ１）にしている。これは、前述のように電位
変換部６により制御信号、信号データのレベルをＶＤ〜
ＧＮＤからＶＤ１〜Ｖ１２（ＶＳ１）に変換することで
実現される。そして、低電位側の固定電位をＶ１２とす
ることで、例えば、Ｎチャネルトランジスタ５３の基板
電位もＶ１２にすることができ、これによりＮチャネル
トランジスタ５３に基板バイアス効果（ボディエフェク
ト）が生じるのを防止できる。基板バイアス効果が生じ
るとＮチャネルトランジスタ５３のしきい値電圧が高く
なってしまい、Ｖ１２レベルを出力するこのＮチャネル
トランジスタ５３の特性と、Ｖ１１レベルを出力するＰ
チャネルトランジスタ５４の特性が対称でなくなってし
まう。そこで、本実施例では、低電位側の固定電位をＶ
１２レベルとすることで、この基板バイアスの発生を防
止し、トランジスタ５３、５４の特性を対称とし、設計
を行い易くしている。これにより、ドライバ出力の立ち
上がりと立ち下がり波形をほぼ対称にし、液晶駆動上有
害となる直流成分を少なくすることができる。また、本
実施例では、ＶＣは、Ｔ型ゲート構成となったトランジ
スタ５５、５６により駆動されるため、オン抵抗を小さ
くすることができ、駆動能力を増すことができる。Further, in the present embodiment, as shown in FIG. 3, the fixed potential on the low potential side of the signal driver is set to V instead of GND.
12 (VS1). This is because the potential converter 6 changes the levels of the control signal and the signal data from VD to
It is realized by converting from GND to VD1 to V12 (VS1). By setting the fixed potential on the low potential side to V12, for example, the substrate potential of the N-channel transistor 53 can also be set to V12, which causes a substrate bias effect (body effect) in the N-channel transistor 53. It can be prevented. When the substrate bias effect occurs, the threshold voltage of the N-channel transistor 53 becomes high, and the characteristics of the N-channel transistor 53 that outputs the V12 level and the P that outputs the V11 level.
The characteristics of the channel transistor 54 are no longer symmetrical. Therefore, in this embodiment, the fixed potential on the low potential side is set to V
By setting the level to 12 levels, the generation of the substrate bias is prevented, the characteristics of the transistors 53 and 54 are made symmetrical, and the design is facilitated. As a result, the rising and falling waveforms of the driver output can be made substantially symmetrical, and the DC component that is harmful for driving the liquid crystal can be reduced. Further, in the present embodiment, since VC is driven by the transistors 55 and 56 having the T-type gate structure, the on resistance can be reduced and the driving capability can be increased.

【００５５】図１４には、信号ドライバの他の構成の一
例が示される。この信号ドライバはＲＡＭ内蔵型の信号
ドライバである。ＲＡＭ内蔵型の信号ドライバでは、表
示変化がない場合に信号データを転送する必要がないた
め、消費電力を低く抑えることができる。この信号ドラ
イバは、チップイネーブルコントロール回路１０３、タ
イミング回路１０４、データ入力制御回路１０５、入力
レジスタ１０６、書き込みレジスタ１０７、レベルシフ
タ部１０８、フレームメモリ（内蔵ＲＡＭ）１０９、行
アドレスレジスタ１１０、組み合わせ回路（駆動信号決
定回路）１１１、ラッチ回路１１２、電圧セレクタ部１
１３を含む。この信号ドライバでは、低電圧振幅動作部
１０１に配置される回路は電源電圧ＶＤ１〜Ｖ１２（Ｖ
Ｓ１）で動作する。この場合、ＬＰ、ＦＲ等の信号は、
ＶＤ〜ＧＮＤの範囲のレベルとなるため、電位変換部５
８によりＶＤ１〜Ｖ１２のレベルに変換される。また、
高電圧振幅動作部１０２に配置されるフレームメモリ１
０９、組み合わせ回路１１１、ラッチ回路１１２は、電
源電圧ＶＣ〜Ｖ１２で動作するため、低電圧振幅動作部
１０１から入力される信号はレベルシフタ部１０８によ
り電圧レベルが変換される。このように構成すること
で、フレームメモリ１０９を、低電圧動作振幅部１０１
の電源電圧よりも電圧差の大きい電源電圧で動作させる
ことができるため、フレームメモリ１０９をハイレジタ
イプ（高抵抗負荷型）のＲＡＭにより構成することが可
能となる。これにより、チップ面積を大幅に小さくする
ことが可能となる。FIG. 14 shows an example of another configuration of the signal driver. This signal driver is a signal driver with a built-in RAM. In the RAM built-in signal driver, it is not necessary to transfer the signal data when there is no display change, so that the power consumption can be kept low. This signal driver includes a chip enable control circuit 103, a timing circuit 104, a data input control circuit 105, an input register 106, a write register 107, a level shifter unit 108, a frame memory (built-in RAM) 109, a row address register 110, a combinational circuit (driving circuit). Signal determination circuit) 111, latch circuit 112, voltage selector unit 1
Including 13. In this signal driver, the circuits arranged in the low-voltage amplitude operation unit 101 have power supply voltages VD1 to V12 (V
It operates in S1). In this case, the signals such as LP and FR are
Since the level is in the range of VD to GND, the potential conversion unit 5
8 converts the levels to VD1 to V12. Also,
Frame memory 1 arranged in the high voltage amplitude operation unit 102
09, the combinational circuit 111, and the latch circuit 112 operate with the power supply voltages VC to V12, and thus the voltage level of the signal input from the low voltage amplitude operation unit 101 is converted by the level shifter unit 108. With this configuration, the frame memory 109 can be configured to operate in the low-voltage operation amplitude unit 101.
Since it can be operated with a power supply voltage having a voltage difference larger than the power supply voltage of, the frame memory 109 can be configured by a high registration type (high resistance load type) RAM. This makes it possible to significantly reduce the chip area.

【００５６】（第２の実施例）次に、本発明の第２の実
施例に係る電源供給手法について説明する。図１５に
は、第２の実施例における電源構成の例が示される。図
１５では、制御部１、信号ドライバ２、走査ドライバ３
の低電位側の固定電位が全てＧＮＤとなり共通となって
いる。この場合、信号ドライバ２はＶ１５〜Ｖ１１の電
源電圧範囲で動作することになるため、図３に示す場合
ほどには信号ドライバ２の低電圧化を図れない。しかし
ながら、図１５の場合においても、信号ドライバ２は走
査ドライバ３の電源電圧の２／３ほどの電圧で動作す
る。このため、走査ドライバ３よりも低耐圧で集積度の
高い半導体プロセスが使用でき、コスト的に有利とな
る。図１５の場合も、電圧範囲Ｄ１の中心電圧ＶＣ１
と、電圧範囲Ｄ２の中心電圧ＶＣ２は等しくなってい
る。従って、ディスプレイオフ機能は、信号ドライバ
２、走査ドライバ３の出力を共にＶＣ（＝ＶＣ１、ＶＣ
２）レベルとすることで実現される。また、図１５の場
合は、信号ドライバ２内のロジック回路はＶＤ〜ＧＮＤ
で動作することになるため、図１に示したような電位変
換部６は不必要となる。また、図２に示す電源供給部に
おいて、分割端子６８、オペアンプ７９は不必要とな
る。(Second Embodiment) Next, a power supply method according to a second embodiment of the present invention will be described. FIG. 15 shows an example of the power supply configuration in the second embodiment. In FIG. 15, the control unit 1, the signal driver 2, the scan driver 3
The fixed potential on the low potential side of is all GND and is common. In this case, since the signal driver 2 operates in the power supply voltage range of V15 to V11, the voltage of the signal driver 2 cannot be lowered as much as that shown in FIG. However, also in the case of FIG. 15, the signal driver 2 operates at a voltage about 2/3 of the power supply voltage of the scan driver 3. Therefore, a semiconductor process having a lower breakdown voltage and higher integration than that of the scan driver 3 can be used, which is advantageous in terms of cost. Also in the case of FIG. 15, the center voltage VC1 of the voltage range D1
And the center voltage VC2 of the voltage range D2 is equal. Therefore, in the display-off function, the outputs of the signal driver 2 and the scan driver 3 are both VC (= VC1, VC
2) It is realized by setting the level. In the case of FIG. 15, the logic circuits in the signal driver 2 are VD to GND.
Therefore, the potential converter 6 as shown in FIG. 1 is unnecessary. Further, in the power supply section shown in FIG. 2, the split terminal 68 and the operational amplifier 79 are unnecessary.

【００５７】（第３の実施例）図１６には、本発明の第
３の実施例に係る電源供給手法の電源構成の例が示され
る。図３の場合には、信号ドライバ２、走査ドライバ３
の電源電圧は全てに正極性であったが、図１６では、高
電位側の電源であるＶ１０（ＧＮＤ）が固定電位とな
り、電源電圧は全て負極性となる。そして、電位変換部
６では、制御信号等のレベルがＶＤ（ＧＮＤ）〜ＶＳＳ
からＶＤ１（Ｖ１１）〜ＶＳ１に変換される。また、電
源供給部５では、高電位側がＧＮＤ電位となり、低電位
側がＶＬＣＤとなり、可変抵抗７０は低電位側のＶＬＣ
Ｄに接続される。また、ロジック電源電圧ＶＳ１は、電
圧範囲Ｅ１内に設けられる（図１５と同様にＶＳＳと共
通にしてもよい）。(Third Embodiment) FIG. 16 shows an example of the power supply configuration of the power supply method according to the third embodiment of the present invention. In the case of FIG. 3, the signal driver 2 and the scan driver 3
The power supply voltage of 10 is all positive, but in FIG. 16, V10 (GND), which is the power supply on the high potential side, has a fixed potential, and the power supply voltages are all negative. Then, in the potential conversion unit 6, the level of the control signal or the like is VD (GND) to VSS.
From VD1 (V11) to VS1. Further, in the power supply unit 5, the high potential side is the GND potential, the low potential side is VLCD, and the variable resistor 70 is the low potential side VLC.
Connected to D. The logic power supply voltage VS1 is provided within the voltage range E1 (may be shared with VSS as in FIG. 15).

【００５８】なお、以上のようにＶＤを固定電位（ＧＮ
Ｄ）とし、信号ドライバ２、走査ドライバ３の電源電圧
を負極性とする場合には、信号ドライバ、走査ドライバ
では高電位側が固定電位となり、従って、ドライバは、
Ｐ基板の半導体デバイスにより構成されることになる。As described above, VD is fixed potential (GN
D) and when the power supply voltage of the signal driver 2 and the scan driver 3 is set to the negative polarity, the high potential side of the signal driver and the scan driver has a fixed potential.
The semiconductor device will be a P substrate.

【００５９】（第４の実施例）図１７には、本発明の第
４の実施例に係る電源供給手法の電源構成の例が示され
る。図１７では、図３と同様に、信号ドライバ、走査ド
ライバの電源電圧は全て正極性となる。但し、第４の実
施例では、信号ドライバは、高電位側の電源Ｖ１１（Ｖ
Ｄ１）を固定電位とするため、Ｐ基板の半導体デバイス
により構成され、走査ドライバは、低電位側の電源Ｖ１
５（ＧＮＤ）を固定電位とするため、Ｎ基板の半導体デ
バイスにより構成されることになる。このように本発明
は、信号ドライバ、走査ドライバを構成する半導体デバ
イスの基板の極性が異なる場合でも、問題なく適用でき
る。従って、図１７とは逆に、信号ドライバをＮ基板の
半導体デバイスにより、走査ドライバをＰ基板の半導体
デバイスにより構成した場合にも本発明を適用すること
ができる。(Fourth Embodiment) FIG. 17 shows an example of the power supply configuration of the power supply method according to the fourth embodiment of the present invention. In FIG. 17, as in FIG. 3, the power supply voltages of the signal driver and the scan driver are all positive. However, in the fourth embodiment, the signal driver uses the power supply V11 (V
D1) has a fixed potential, so that the scan driver is configured by a semiconductor device on a P substrate, and the scan driver is a power source V1 on the low potential side.
Since 5 (GND) is set to a fixed potential, the semiconductor device is formed of an N substrate. As described above, the present invention can be applied without any problem even when the polarities of the substrates of the semiconductor devices forming the signal driver and the scan driver are different. Therefore, contrary to FIG. 17, the present invention can be applied to the case where the signal driver is composed of the semiconductor device of the N substrate and the scanning driver is composed of the semiconductor device of the P substrate.

【００６０】（第５の実施例）図１８には、本発明の第
５の実施例に係る電源供給手法の電源構成の例が示され
る。図１８は、４ラインを同時に駆動する場合の電源構
成の例である。複数ライン同時選択駆動手法において
は、同時選択数をｈ本とした場合に、信号ドライバには
（ｈ＋１）レベルの電源電圧が必要となる。図１８で
は、４ライン同時駆動のためＶ１１、Ｖ１２、ＶＣ、Ｖ
１３、Ｖ１４の５レベルの電源電圧が必要となる。ま
た、走査ドライバには、Ｖ１０、ＶＣ、Ｖ１５の３レベ
ルの電源電圧が必要となる。このように、同時に選択す
るライン数が異なる場合にも、本発明は当然に適用でき
る。そして、同時に選択するライン数を増やすと、信号
ドライバ、走査ドライバの電源電圧の電圧差を少なくす
ることが可能となり、より低耐圧のプロセスでドライバ
を製造でき、チップの小面積化を図れる。(Fifth Embodiment) FIG. 18 shows an example of the power supply configuration of the power supply method according to the fifth embodiment of the present invention. FIG. 18 is an example of a power supply configuration in the case of simultaneously driving four lines. In the multiple line simultaneous selection driving method, when the number of simultaneous selections is h, the signal driver requires a power supply voltage of (h + 1) level. In FIG. 18, since four lines are simultaneously driven, V11, V12, VC, V
A power supply voltage of 5 levels of 13 and V14 is required. Further, the scan driver requires three-level power supply voltages of V10, VC, and V15. As described above, the present invention can be naturally applied even when the number of lines selected simultaneously is different. When the number of lines to be selected at the same time is increased, it is possible to reduce the voltage difference between the power supply voltages of the signal driver and the scan driver, the driver can be manufactured in a process with a lower breakdown voltage, and the chip area can be reduced.

【００６１】なお、３ライン同時選択の場合には、信号
ドライバの電源電圧は、Ｖ１１、Ｖ１２、Ｖ１３、Ｖ１
４となる。従って、本発明ではこの場合には、ディスプ
レイオフの場合にのみ電源電圧ＶＣを使用することにな
る。また、同時選択ライン数が増えた場合には、必要と
なる電源電圧レベルも増えるが、この場合には、電源供
給部の電圧分割数を増やし、分割端子及びこれに接続さ
れるオペアンプの個数を増やせばよい。When three lines are simultaneously selected, the power supply voltage of the signal driver is V11, V12, V13, V1.
It becomes 4. Therefore, in the present invention, in this case, the power supply voltage VC is used only when the display is off. Also, when the number of simultaneously selected lines increases, the required power supply voltage level also increases, but in this case, the number of voltage divisions of the power supply unit is increased to increase the number of division terminals and operational amplifiers connected to them. You can increase it.

【００６２】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。The present invention is not limited to the above embodiments, but various modifications can be made within the scope of the gist of the present invention.

【００６３】例えば、上記実施例では複数ライン同時選
択駆動手法により液晶駆動を行う場合について述べた
が、本発明は、この駆動手法に限定されるものではな
く、信号ドライバと走査ドライバの液晶駆動電圧が異な
る場合に広く適用できるものである。For example, in the above embodiment, the case where the liquid crystal driving is performed by the plural line simultaneous selection driving method has been described, but the present invention is not limited to this driving method, and the liquid crystal driving voltage of the signal driver and the scanning driver. It can be widely applied when different.

【００６４】また、本実施例では、信号ドライバが狭い
電源電圧範囲を持ち、走査ドライバが広い電源電圧範囲
を持つ場合について説明したが、この逆の場合でも本発
明を適用することができる。In the present embodiment, the case where the signal driver has a narrow power supply voltage range and the scan driver has a wide power supply voltage range has been described, but the present invention can be applied to the opposite case.

【００６５】また、電源電圧供給手段（電源供給部）の
構成も、本実施例で説明したものに限られず、これと均
等な種々の構成を採用することができる。例えば、電圧
を調整する手段は上記実施例で説明した可変抵抗等に限
られるものではない。Further, the structure of the power supply voltage supply means (power supply unit) is not limited to that described in the present embodiment, and various structures equivalent to this can be adopted. For example, the means for adjusting the voltage is not limited to the variable resistor described in the above embodiment.

【００６６】また、ロジック電源電圧の位置について
も、本実施例で説明したＶＤ１、ＶＳ１の位置に限らず
種々の位置に設定することができる。この場合には、こ
れらのロジック電源電圧を取り出す分割端子の位置も異
なることになる。Further, the position of the logic power supply voltage is not limited to the positions of VD1 and VS1 described in the present embodiment, but can be set to various positions. In this case, the positions of the division terminals for extracting these logic power supply voltages also differ.

【００６７】また、電位変換手段も本実施例で説明した
構成に限られるものではなく、これと均等な種々の構成
を採用できる。The potential converting means is not limited to the structure described in this embodiment, and various structures equivalent to this can be adopted.

【００６８】[0068]

【発明の効果】以上述べたように本発明によれば、電源
電圧群の各電圧値を簡易な構成の調整手段により調整で
き、これは部品点数の削減、信頼性の向上につながる。
そして、この場合においても、本発明よれば電源電圧の
電圧比を正確に保つことができる。このように、本発明
は、例えば複数ライン同時選択駆動手法に最適な電源供
給手法となる。As described above, according to the present invention, each voltage value of the power supply voltage group can be adjusted by the adjusting means having a simple structure, which leads to reduction of the number of parts and improvement of reliability.
Even in this case, according to the present invention, the voltage ratio of the power supply voltage can be accurately maintained. As described above, the present invention is an optimum power supply method for, for example, a multiple line simultaneous selection drive method.

【００６９】また、本発明によれば、非常に簡易な構成
で、第１、第２の電源電圧群を生成でき、第１、第２の
中心電圧を同一にすることができる。Further, according to the present invention, the first and second power supply voltage groups can be generated with a very simple structure, and the first and second center voltages can be made the same.

【００７０】また、本発明によれば、液晶駆動電圧生成
用の基準電位の値を調整するだけで第１、第２の電源電
圧群の電圧値を調整できる。これにより、工場等におい
てシステムを組み立てた後、液晶素子に対する駆動電圧
を最適化したり、液晶表示におけるコントラスト調整を
行ったりすることができる。なお、この場合の調整手法
としては、例えば、可変抵抗を用いる、あるいは、オペ
アンプ等で構成される電圧調整部を用いる手法等が考え
られる。Further, according to the present invention, the voltage values of the first and second power supply voltage groups can be adjusted only by adjusting the value of the reference potential for generating the liquid crystal drive voltage. As a result, after assembling the system in a factory or the like, it is possible to optimize the drive voltage for the liquid crystal element and adjust the contrast in the liquid crystal display. Note that as the adjustment method in this case, for example, a method using a variable resistor or a method using a voltage adjusting unit configured by an operational amplifier or the like can be considered.

【００７１】また、本発明によれば、ロジック電源電圧
が第１の電源電圧範囲内に設定されるため、一方のドラ
イバの動作電源電圧の幅を狭くできる。これにより、一
方のドライバの製造プロセスとして、より低耐圧のプロ
セスを採用でき、チップの小面積化、低コスト化を図る
ことができる。Further, according to the present invention, since the logic power supply voltage is set within the first power supply voltage range, the width of the operating power supply voltage of one driver can be narrowed. As a result, a lower withstand voltage process can be adopted as the manufacturing process of one driver, and the chip area can be reduced and the cost can be reduced.

【００７２】また、本発明によれば、一方のドライバの
固定電位電源と他方のドライバの固定電位電源とが分離
されるため、一方のドライバの動作電源電圧の幅を狭く
できる。これにより、一方のドライバの製造プロセスと
して、より低耐圧のプロセスを採用でき、チップの小面
積化、低コスト化を図ることができる。Further, according to the present invention, the fixed potential power source of one driver and the fixed potential power source of the other driver are separated, so that the width of the operating power source voltage of one driver can be narrowed. As a result, a lower withstand voltage process can be adopted as the manufacturing process of one driver, and the chip area can be reduced and the cost can be reduced.

【００７３】また、本発明によれば、一方のドライバに
対して正常に制御信号等を伝達することが可能となる。Further, according to the present invention, it becomes possible to normally transmit the control signal and the like to one driver.

【００７４】また、本発明によれば、容量結合キャパシ
タを用いることで電位レベルの変換が容易となる。Further, according to the present invention, the potential level can be easily converted by using the capacitive coupling capacitor.

【００７５】また、本発明によれば、電源電圧群の電圧
値を調整等した場合にも常に同一値となる第１、第２の
中心電圧を利用してディスプレイオフ機能を実現してい
るため、この機能の実現のために新たに電圧を生成する
必要性が無くなる。Further, according to the present invention, the display-off function is realized by using the first and second center voltages which are always the same value even when the voltage value of the power supply voltage group is adjusted. , It is not necessary to generate a new voltage to realize this function.

【００７６】[0076]

【図面の簡単な説明】[Brief description of drawings]

【図１】第１の実施例に係る液晶表示システムの全体構
成を示すブロック図である。FIG. 1 is a block diagram showing an overall configuration of a liquid crystal display system according to a first embodiment.

【図２】電源供給部の構成の一例である。FIG. 2 is an example of a configuration of a power supply unit.

【図３】第１の実施例で使用される電源電圧群の電位関
係を示す図である。FIG. 3 is a diagram showing a potential relationship of power supply voltage groups used in the first embodiment.

【図４】図４（Ａ）、（Ｂ）は、Ｐ型オペアンプ、Ｎ型
オペアンプの構成の一例である。4A and 4B are examples of configurations of a P-type operational amplifier and an N-type operational amplifier.

【図５】電源供給部の構成の他の例である。FIG. 5 is another example of the configuration of the power supply unit.

【図６】電源供給部の構成の他の例である。FIG. 6 is another example of the configuration of the power supply unit.

【図７】中心電位をＧＮＤとした場合の電源電圧群の電
位関係を示す図である。FIG. 7 is a diagram showing a potential relationship of a power supply voltage group when a central potential is GND.

【図８】図８（Ａ）は、電位変換部の構成の一例であ
り、図８（Ｂ）は、その動作を説明するための電圧波形
図である。FIG. 8A is an example of a configuration of a potential conversion unit, and FIG. 8B is a voltage waveform diagram for explaining the operation.

【図９】走査ドライバの構成の一例を示す図である。FIG. 9 is a diagram showing an example of a configuration of a scan driver.

【図１０】図１０（Ａ）は走査ドライバにおける制御信
号及びデータ信号とドライバ出力との関係を示す図であ
り、図１０（Ｂ）は信号ドライバにおける制御信号及び
データ信号とドライバ出力との関係を示す図であり、10A is a diagram showing a relationship between a control signal and a data signal in a scan driver and a driver output, and FIG. 10B is a relationship between a control signal and a data signal in a signal driver and a driver output. FIG.

【図１１】図１１（Ａ）、（Ｂ）は、走査ドライバ、信
号ドライバの動作を説明するためのタイミング図であ
る。11A and 11B are timing charts for explaining the operations of the scan driver and the signal driver.

【図１２】図１２（Ａ）、（Ｂ）は、レベルシフタの構
成の一例を示す図である。12A and 12B are diagrams showing an example of the configuration of a level shifter.

【図１３】信号ドライバの構成の一例を示す図である。FIG. 13 is a diagram showing an example of a configuration of a signal driver.

【図１４】信号ドライバの構成の他の一例を示す図であ
る。FIG. 14 is a diagram showing another example of the configuration of the signal driver.

【図１５】第２の実施例における電源電圧群の電位関係
を示す図である。FIG. 15 is a diagram showing a potential relationship among power supply voltage groups in the second embodiment.

【図１６】第３の実施例における電源電圧群の電位関係
を示す図である。FIG. 16 is a diagram showing a potential relationship of power supply voltage groups in the third embodiment.

【図１７】第４の実施例における電源電圧群の電位関係
を示す図である。FIG. 17 is a diagram showing a potential relationship among power supply voltage groups in the fourth embodiment.

【図１８】第５の実施例における電源電圧群の電位関係
を示す図である。FIG. 18 is a diagram showing a potential relationship among power supply voltage groups in the fifth embodiment.

【図１９】従来の電圧平均化法を用いた場合の電源電圧
群の電位関係を示す図である。FIG. 19 is a diagram showing a potential relationship of a power supply voltage group when a conventional voltage averaging method is used.

【符号の説明】[Explanation of symbols]

１ 制御部 ２ 信号ドライバ ３ 走査ドライバ ４ 液晶パネル ５ 電源供給部 ６ 電位変換部 １０ 信号ドライバの出力 １１ 走査ドライバの出力 １２ キャパシタ（コンデンサ） ２０、２１、４０、４１ ４２、４３、４４ ＤＦＦ ２２、４６ ＥＸ−ＯＲ ２３、４５、４７ ＥＸ−ＮＯＲ ２４、４８、５２ インバータ ２５、４９ ＮＡＮＤ ２６、２７、５０、５１ ＮＯＲ ２８、２９、３０ レベルシフタ ３１、３３、５３、５５ Ｎチャンネルトランジスタ ３２、３４、５４、５６ Ｐチャンネルトランジスタ ３５、５７ 出力端子 ３６、５９ シフトレジスタ部 ３７、６２ 組み合わせ回路 ３８ レベルシフタ部 ３９、６７ 電圧セレクタ部 ５８ ＤＣレベル伝達部 ６０ データレジスタ部 ６１ データラッチ部 ７０ 可変抵抗 ７１、７２、７３、７４、７５ 抵抗 ７６、７７ Ｐ型オペアンプ ７８、７９ ＰＮ切り替え型オペアンプ ８０ Ｎ型オペアンプ 1 control unit 2 signal driver 3 Scan driver 4 LCD panel 5 Power supply section 6 potential converter 10 Signal driver output 11 Scan driver output 12 Capacitor 20, 21, 40, 41 42, 43, 44 DFF 22,46 EX-OR 23, 45, 47 EX-NOR 24, 48, 52 inverter 25, 49 NAND 26, 27, 50, 51 NOR 28, 29, 30 level shifter 31, 33, 53, 55 N-channel transistors 32, 34, 54, 56 P-channel transistors 35, 57 output terminals 36, 59 Shift register section 37,62 Combination circuit 38 Level shifter 39, 67 Voltage selector section 58 DC level transmitter 60 Data register section 61 Data latch section 70 Variable resistance 71, 72, 73, 74, 75 Resistance 76,77 P-type operational amplifier 78, 79 PN switching operational amplifier 80 N-type operational amplifier

Claims (21)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 表示画素がマトリクス状に配置されると
ともに複数の信号電極及び走査電極が交差して配置され
るマトリクスパネルの前記信号電極に対して駆動電圧を
印加する信号ドライバと、前記走査電極に対して駆動電
圧を印加する走査ドライバと、前記信号ドライバと前記
走査ドライバに対して電源電圧を供給する電源供給手段
とを含む液晶表示システムであって、 前記電源供給手段が、 第１の電源電圧範囲を有する同極性の第１の電源電圧群
を前記信号ドライバ又は前記走査ドライバの中の一方の
ドライバに対して供給する手段と、 前記第１の電源電圧範囲よりも広い第２の電源電圧範囲
を有する同極性の第２の電源電圧群を前記一方とは異な
る他方のドライバに対して供給する手段と、 前記第１の電源電圧範囲の中心電圧である第１の中心電
圧と、前記第２の電源電圧範囲の中心電圧である第２の
中心電圧とを同一にする手段とを含むことを特徴とする
液晶表示システム。1. A signal driver for applying a drive voltage to the signal electrode of a matrix panel in which display pixels are arranged in a matrix and a plurality of signal electrodes and scanning electrodes are arranged to intersect, and the scanning electrode. A liquid crystal display system including a scan driver that applies a drive voltage to the scan driver, and a power supply unit that supplies a power supply voltage to the signal driver and the scan driver, wherein the power supply unit includes a first power supply. Means for supplying a first power supply voltage group of the same polarity having a voltage range to one of the signal driver or the scan driver, and a second power supply voltage wider than the first power supply voltage range Means for supplying a second power supply voltage group having the same range and having the same polarity to the other driver different from the one, and a center voltage of the first power supply voltage range. The liquid crystal display system, characterized in that it comprises one center voltage and, and means for the same and a second center voltage is the center voltage of the second power supply voltage range. 【請求項２】 請求項１において、 前記信号ドライバ及び前記走査ドライバに対して少なく
とも制御信号を出力する制御手段と、 前記第１の電源電圧範囲内の電圧であって前記制御手段
のロジック電源電圧と異なる電位レベルの電圧を、前記
第１の電源電圧群が供給される前記一方のドライバのロ
ジック電源電圧として供給する手段と、 前記第２の電源電圧範囲内の電圧であって前記制御手段
のロジック電源電圧と同一電位レベルの電圧を、前記第
２の電源電圧群が供給される前記他方のドライバのロジ
ック電源電圧として供給する手段とを含むことを特徴と
する液晶表示システム。2. The control means for outputting at least a control signal to the signal driver and the scan driver, and the logic power supply voltage of the control means, the voltage being within the first power supply voltage range. Means for supplying a voltage of a potential level different from that as a logic power supply voltage of the one driver to which the first power supply voltage group is supplied; and a voltage within the second power supply voltage range that is included in the control means. A liquid crystal display system, comprising: a voltage having the same potential level as the logic power supply voltage as a logic power supply voltage of the other driver to which the second power supply voltage group is supplied. 【請求項３】 請求項１又は２において、 前記電源供給手段が、固定電位と液晶駆動電圧生成用の
基準電位との間を分割し分割端子に分割電圧を生成する
ことで前記第１、第２の電源電圧群を生成する手段と、
１の前記分割端子に生成される分割電圧に基づき前記第
１、第２の中心電圧を生成することで前記第１、第２の
中心電圧を同一にする手段とを含むことを特徴とする液
晶表示システム。3. The power supply means according to claim 1, wherein the power supply means divides a fixed potential and a reference potential for generating a liquid crystal drive voltage and generates a divided voltage at a division terminal. Means for generating a power supply voltage group of 2;
And a means for making the first and second center voltages equal to each other by generating the first and second center voltages based on the division voltage generated at one of the division terminals. Display system. 【請求項４】 請求項３において、 前記液晶駆動電圧生成用の基準電位の値を調整すること
で前記分割電圧の値を調整し前記第１、第２の電源電圧
群の電圧値を調整する手段を含むことを特徴とする液晶
表示システム。4. The value of the division voltage is adjusted by adjusting the value of the reference potential for generating the liquid crystal drive voltage, and the voltage values of the first and second power supply voltage groups are adjusted according to claim 3. A liquid crystal display system comprising means. 【請求項５】 請求項１乃至４のいずれかにおいて、 前記電源供給手段が、前記第１の電源電圧範囲内の電圧
を前記第１の電源電圧群が供給される前記一方のドライ
バのロジック電源電圧として供給する手段を含むことを
特徴とする液晶表示システム。5. The logic power supply for the one driver according to claim 1, wherein the power supply means supplies a voltage within the first power supply voltage range to the first power supply voltage group. A liquid crystal display system comprising means for supplying a voltage. 【請求項６】 請求項１乃至５のいずれかにおいて、 前記第１の電源電圧群が供給される前記一方のドライバ
の低電位側又は高電位側の第１の固定電位電源と、前記
第２の電源電圧群が供給される前記他方のドライバの低
電位側又は高電位側の第２の固定電位電源とが分離され
ていることを特徴とする液晶表示システム。6. The low-potential-side or high-potential-side first fixed-potential power supply of the one driver to which the first power-supply voltage group is supplied, according to claim 1, 2. The liquid crystal display system, wherein the second fixed-potential power supply on the low potential side or the high potential side of the other driver to which the power supply voltage group is supplied is separated. 【請求項７】 請求項６において、 前記第１の電源電圧群が供給される前記一方のドライバ
が、前記第１の電源電圧群の電圧を選択して該一方のド
ライバの出力端子に出力する電圧セレクタ部を含み、 前記電圧セレクタ部が含むトランジスタの基板電位が、
前記第２の固定電位電源から分離された前記第１の固定
電位電源に接続されていることを特徴とする液晶表示シ
ステム。7. The driver according to claim 6, wherein the one driver to which the first power supply voltage group is supplied selects a voltage of the first power supply voltage group and outputs the selected voltage to an output terminal of the one driver. And a substrate potential of a transistor included in the voltage selector unit,
A liquid crystal display system, wherein the liquid crystal display system is connected to the first fixed potential power supply separated from the second fixed potential power supply. 【請求項８】 請求項１乃至７のいずれかにおいて、 前記信号ドライバ及び前記走査ドライバに対して少なく
とも制御信号を出力する制御手段を含み、 前記第１の電源電圧群が供給される前記一方のドライバ
に対して出力される制御信号の電位レベルを、前記第１
の電源電圧範囲内のレベルに変換する電位変換手段を含
むことを特徴とする液晶表示システム。8. The one according to claim 1, further comprising a control unit that outputs at least a control signal to the signal driver and the scan driver, the one of the first power supply voltage groups being supplied. The potential level of the control signal output to the driver is set to the first level
2. A liquid crystal display system comprising: a potential conversion means for converting the level into a power supply voltage range. 【請求項９】 請求項８において、 前記電位変換手段が、直流成分をカットするための容量
結合キャパシタを含むことを特徴とする液晶表示システ
ム。9. The liquid crystal display system according to claim 8, wherein the potential conversion unit includes a capacitive coupling capacitor for cutting a DC component. 【請求項１０】 請求項９において、前記電位変換手段
がＤＣレベル伝達部を含み、 前記ＤＣレベル伝達部が、前記容量結合キャパシタを介
して伝えられる制御信号の交流成分の電圧差を前記一方
のドライバの固定電位電源の電圧に加えた電圧を保持す
ることを特徴とする液晶表示システム。10. The voltage conversion means according to claim 9, further comprising a DC level transfer section, wherein the DC level transfer section determines a voltage difference of an AC component of a control signal transferred via the capacitive coupling capacitor to the one of the one side. A liquid crystal display system characterized by holding a voltage applied to a voltage of a fixed potential power source of a driver. 【請求項１１】 請求項８乃至１０のいずれかにおい
て、 液晶素子の駆動電圧調整により、前記第１の電源電圧群
が供給される前記一方のドライバのロジック電源電圧が
変動する場合において、変動により生じる電圧差がＭＯ
Ｓトランジスタのしきい値よりも低くなるように電圧調
整が行われることを特徴とする液晶表示システム。11. The method according to claim 8, wherein when the drive voltage of the liquid crystal element is adjusted, the logic power supply voltage of the one driver to which the first power supply voltage group is supplied changes. The resulting voltage difference is MO
A liquid crystal display system characterized in that the voltage is adjusted so as to be lower than the threshold value of the S transistor. 【請求項１２】 請求項１乃至１１のいずれかにおい
て、 所定の外部入力信号が入力された場合に、前記信号ドラ
イバ及び前記走査ドライバから出力される前記駆動電圧
を、前記第１、第２の中心電圧と同一電圧に設定する手
段を含むことを特徴とする液晶表示システム。12. The method according to claim 1, wherein when a predetermined external input signal is input, the drive voltage output from the signal driver and the scan driver is set to the first and second drive voltages. A liquid crystal display system comprising means for setting the same voltage as the center voltage. 【請求項１３】 表示画素がマトリクス状に配置される
とともに複数の信号電極及び走査電極が交差して配置さ
れるマトリクスパネルの前記信号電極に対して駆動電圧
を印加する信号ドライバと、前記走査電極に対して駆動
電圧を印加する走査ドライバと、前記信号ドライバと前
記走査ドライバに対して電源電圧を供給する電源供給手
段とを含む液晶表示システムに使用される電源供給方法
であって、 第１の電源電圧範囲を有する同極性の第１の電源電圧群
を前記信号ドライバ又は前記走査ドライバの中の一方の
ドライバに対して供給し、前記第１の電源電圧範囲より
も広い第２の電源電圧範囲を有する同極性の第２の電源
電圧群を前記一方とは異なる他方のドライバに対して供
給し、前記第１の電源電圧範囲の中心電圧である第１の
中心電圧と、前記第２の電源電圧範囲の中心電圧である
第２の中心電圧とを同一にすることを特徴とする電源供
給方法。13. A signal driver for applying a drive voltage to the signal electrode of a matrix panel, in which display pixels are arranged in a matrix and a plurality of signal electrodes and scanning electrodes are crossed, and the scanning electrode. A power supply method used in a liquid crystal display system, comprising: a scan driver for applying a drive voltage to the scan driver; and a power supply means for supplying a power supply voltage to the signal driver and the scan driver. A first power supply voltage group of the same polarity having a power supply voltage range is supplied to one of the signal driver or the scan driver, and a second power supply voltage range wider than the first power supply voltage range. Is supplied to the other driver different from the one, and the first central voltage which is the central voltage of the first power supply voltage range. When, the power supply method, characterized by a second center voltage is the center voltage of the second power supply voltage range the same. 【請求項１４】 請求項１３において、 前記液晶表示システムが、前記信号ドライバ及び前記走
査ドライバに対して少なくとも制御信号を出力する制御
手段を含み、 前記第１の電源電圧範囲内の電圧であって前記制御手段
のロジック電源電圧と異なる電位レベルの電圧を、前記
第１の電源電圧群が供給される前記一方のドライバのロ
ジック電源電圧として供給し、 前記第２の電源電圧範囲内の電圧であって前記制御手段
のロジック電源電圧と同一電位レベルの電圧を、前記第
２の電源電圧群が供給される前記他方のドライバのロジ
ック電源電圧として供給することを特徴とする電源供給
方法。14. The liquid crystal display system according to claim 13, further comprising control means for outputting at least a control signal to the signal driver and the scan driver, the voltage being within the first power supply voltage range. A voltage having a potential level different from the logic power supply voltage of the control means is supplied as the logic power supply voltage of the one driver to which the first power supply voltage group is supplied, and the voltage is within the second power supply voltage range. And a voltage having the same potential level as the logic power supply voltage of the control means is supplied as the logic power supply voltage of the other driver to which the second power supply voltage group is supplied. 【請求項１５】 請求項１３において、 前記第１の電源電圧範囲内の電圧を前記第１の電源電圧
群が供給される前記一方のドライバのロジック電源電圧
として供給することを特徴とする電源供給方法。15. The power supply according to claim 13, wherein a voltage within the first power supply voltage range is supplied as a logic power supply voltage of the one driver to which the first power supply voltage group is supplied. Method. 【請求項１６】 請求項１３乃至１５のいずれかにおい
て、 前記第１の電源電圧群が供給される前記一方のドライバ
の低電位側又は高電位側の第１の固定電位電源と、前記
第２の電源電圧群が供給される前記他方のドライバの低
電位側又は高電位側の第２の固定電位電源とを分離する
ことを特徴とする電源供給方法。16. The low-potential-side or high-potential-side first fixed-potential power source of the one driver to which the first power-source voltage group is supplied, according to claim 13, The power supply method is characterized in that the second fixed potential power supply on the low potential side or the high potential side of the other driver to which the power supply voltage group is supplied is separated. 【請求項１７】 請求項１６において、 前記第１の電源電圧群が供給される前記一方のドライバ
が、前記第１の電源電圧群の電圧を選択して該一方のド
ライバの出力端子に出力する電圧セレクタ部を含み、 前記電圧セレクタ部が含むトランジスタの基板電位を、
前記第２の固定電位電源から分離された前記第１の固定
電位電源に接続することを特徴とする電源供給方法。17. The driver according to claim 16, wherein the one driver to which the first power supply voltage group is supplied selects the voltage of the first power supply voltage group and outputs the voltage to the output terminal of the one driver. A voltage selector unit, the substrate potential of the transistor included in the voltage selector unit,
A power supply method, comprising connecting to the first fixed potential power supply separated from the second fixed potential power supply. 【請求項１８】 請求項１３乃至１７のいずれかにおい
て、 前記液晶表示システムが、前記信号ドライバ及び前記走
査ドライバに対して少なくとも制御信号を出力する制御
手段を含み、 前記第１の電源電圧群が供給される前記一方のドライバ
に対して出力される制御信号の電位レベルを、前記第１
の電源電圧範囲内のレベルに変換することを特徴とする
電源供給方法。18. The liquid crystal display system according to claim 13, further comprising a control unit that outputs at least a control signal to the signal driver and the scan driver, and the first power supply voltage group includes The potential level of the control signal supplied to the one driver supplied is set to the first level.
The power supply method is characterized in that the level is converted to a level within the power supply voltage range. 【請求項１９】 請求項１８において、 容量結合キャパシタにより制御信号の直流成分をカット
し、該容量結合キャパシタを介して伝えられる制御信号
の交流成分の電圧差を前記一方のドライバの固定電位電
源の電圧に加えた電圧を保持することで、制御信号の電
位レベルを変換することを特徴とする電源供給方法。19. The capacitive coupling capacitor cuts off the direct current component of the control signal, and the voltage difference of the alternating current component of the control signal transmitted through the capacitive coupling capacitor is controlled by the fixed potential power source of the one driver. A power supply method characterized by converting a potential level of a control signal by holding a voltage applied to a voltage. 【請求項２０】 請求項１８又は１９のいずれかにおい
て、 液晶素子の駆動電圧調整により、前記第１の電源電圧群
が供給される前記一方のドライバのロジック電源電圧が
変動する場合において、変動により生じる電圧差がＭＯ
Ｓトランジスタのしきい値よりも低くなるように電圧調
整を行うことを特徴とする電源供給方法。20. In any one of claims 18 and 19, when the drive voltage adjustment of the liquid crystal element changes the logic power supply voltage of the one driver to which the first power supply voltage group is supplied, The resulting voltage difference is MO
A power supply method characterized in that voltage adjustment is performed so as to be lower than a threshold value of an S transistor. 【請求項２１】 請求項１３乃至２０のいずれかにおい
て、 所定の外部信号が入力された場合に、前記信号ドライバ
及び前記走査ドライバから出力される前記駆動電圧を、
前記第１、第２の中心電圧と同一電圧に設定することを
特徴とする電源供給方法。21. The drive voltage output from the signal driver and the scan driver when a predetermined external signal is input according to claim 13.
A power supply method characterized by setting the same voltage as the first and second center voltages.