JP3406783B2 - Driving method for MOS solid-state imaging device - Google Patents
Driving method for MOS solid-state imaging deviceInfo
- Publication number
- JP3406783B2 JP3406783B2 JP24786596A JP24786596A JP3406783B2 JP 3406783 B2 JP3406783 B2 JP 3406783B2 JP 24786596 A JP24786596 A JP 24786596A JP 24786596 A JP24786596 A JP 24786596A JP 3406783 B2 JP3406783 B2 JP 3406783B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- line
- reset
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＭＯＳ型固体撮像
装置の駆動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a MOS solid-state image pickup device.
【０００２】[0002]
【従来の技術】近年、ＭＯＳ型固体撮像装置の一つとし
て、増幅型固体撮像装置が種々提案されている。2. Description of the Related Art In recent years, various amplification type solid-state image pickup devices have been proposed as one of MOS type solid-state image pickup devices.
【０００３】図６は、このようなＭＯＳ型固体撮像装置
の概要を示す回路構成図である。FIG . 6 is a circuit diagram showing an outline of such a MOS type solid-state image pickup device.
【０００４】同図に示すように、このＭＯＳ型固体撮像
装置の単位セルは、フォトダイオード１（１−１−１〜
１−２−２）、フォトダイオード１（１−１−１〜１−
２−２）の信号を増幅する増幅トランジスタ２（２−１
−１〜２−２−２）、信号を読み出すラインを選択する
アドレス容量３（３−１−１〜３−２−２）、信号電荷
をリセットするリセットトランジスタ４（４−１−１〜
４−２−２）から構成されている。As shown in the figure, the unit cell of this MOS type solid-state image pickup device is a photodiode 1 (1-1-1 to 1-1).
1-2-2), photodiode 1 (1-1-1 to 1-
2-2) amplification transistor 2 (2-1
-1 to 2-2-2), an address capacitor 3 (3-1-1 to 3-2-2) for selecting a signal reading line, and a reset transistor 4 (4-1-1 to 1) for resetting signal charges.
4-2-2).
【０００５】ここでは、２×２個の単位セルが二次元上
に配列されている図を示しているが、実際には、これよ
り多くの単位セルが配列される。Here, a drawing is shown in which 2 × 2 unit cells are arranged two-dimensionally, but in reality, more unit cells are arranged.
【０００６】垂直シフトレジスタ５から水平方向に配線
されている水平アドレス線６（６−１，６−２）はアド
レス容量３（３−１−１〜３−２−２）に結線され、信
号を読みだすラインを決定する。Horizontal address lines 6 (6-1, 6-2) wired in the horizontal direction from the vertical shift register 5 are connected to the address capacitors 3 (3-1-1-3-2-2), and signal Determine the line to read.
【０００７】リセット線７（７−１，７−２）は、リセ
ットトランジスタ４（４−１−１〜４−２−２）のゲー
トに結線されている。The reset line 7 (7-1, 7-2) is connected to the gates of the reset transistor 4 (4-1-1 to 4-2-2).
【０００８】増幅トランジスタ２（２−１−１〜２−２
−２）のソースは垂直信号線８（８−１，８−２）に結
線される。Amplifying transistor 2 (2-1-1 to 2-2
The source of -2) is connected to the vertical signal line 8 (8-1, 8-2).
【０００９】この垂直信号線８（８−１，８−２）の一
端には、負荷トランジスタ９（９−１，９−２）が接続
されており、他端には１ライン（１行）分の信号を取り
込む信号取り込みトランジスタ１０（１０−１，１０−
２）を介して、１ライン（１行）分の信号を蓄積する増
幅信号蓄積容量１１（１１−１，１１−２）に結線され
るとともに、水平シフトレジスタ１３から供給される選
択パルスにより選択される水平選択トランジスタ１２
（１２−１，１２−２）を介して水平信号線１５に結線
されている。A load transistor 9 (9-1, 9-2) is connected to one end of the vertical signal line 8 (8-1, 8-2) and one line (one row) is connected to the other end. Minute signal capturing transistor 10 (10-1, 10-)
2) is connected to the amplified signal storage capacitors 11 (11-1, 11-2) that store signals for one line (one row), and is selected by the selection pulse supplied from the horizontal shift register 13. Horizontal selection transistor 12
It is connected to the horizontal signal line 15 via (12-1, 12-2).
【００１０】以下、図７のタイミングチャート参照し
て、このＭＯＳ型固体撮像装置の動作について説明す
る。The operation of this MOS type solid-state image pickup device will be described below with reference to the timing chart of FIG .
【００１１】水平アドレス線６−１をハイレベルにする
アドレスパルス２１−１を印加すると、この行の増幅ト
ランジスタ２−１−１，２−１−２と負荷トランジスタ
９−１，９−２でソースホロア回路が構成される。When the address pulse 21-1 for setting the horizontal address line 6-1 to the high level is applied, the amplification transistors 2-1-1 and 2-1-2 and the load transistors 9-1 and 9-2 in this row are connected. A source follower circuit is constructed.
【００１２】これにより、増幅トランジスタ２−１−
１，２−１−２のゲート電圧、すなわちフォトダイオー
ド１−１−１，１−１−２の電圧とほぼ同等の電圧が垂
直信号線８−１，８−２に現れる。As a result, the amplification transistor 2-1
Gate voltages of 1 and 2-1-2, that is, voltages substantially equal to the voltages of the photodiodes 1-1-1 and 1-1-2 appear on the vertical signal lines 8-1 and 8-2.
【００１３】このとき、信号取り込みトランジスタ１０
−１，１０−２の共通ゲート１４に信号取り込みパルス
を印加し、増幅信号蓄積容量１１−１，１１−２に垂直
信号線８−１，８−２に現れた電圧とその容量の積の増
幅された信号電荷を蓄積する。At this time, the signal acquisition transistor 10
A signal acquisition pulse is applied to the common gate 14 of -1, 10-2, and the product of the voltage appearing on the vertical signal lines 8-1, 8-2 in the amplified signal storage capacitors 11-1, 11-2 and the capacitance thereof is applied. The amplified signal charge is accumulated.
【００１４】増幅信号蓄積容量１１−１，１１−２に信
号が蓄積された後、リセットトランジスタ４−１−１，
４−１−２にリセットパルス２２−１を印加して、フォ
トダイオード１−１−１，１−１−２に蓄積された信号
電荷をリセットする。After the signals are stored in the amplified signal storage capacitors 11-1, 11-2, the reset transistors 4-1-1,
A reset pulse 22-1 is applied to 4-1-2 to reset the signal charges accumulated in the photodiodes 1-1-1 and 1-1-2.
【００１５】図８は、このときのリセットトランジスタ
の動作を示す電位分布図である。FIG . 8 is a potential distribution diagram showing the operation of the reset transistor at this time.
【００１６】同図に示すように、リセットトランジスタ
にリセットパルスが印加されると、リセットトランジス
タのソース側の検出部１６−１−１，１６−１−２に蓄
積されていた電荷が、ドレイン側に流れ込みリセットが
行なわれる。As shown in the figure, when a reset pulse is applied to the reset transistor, the charges accumulated in the detectors 16-1-1 and 16-1-2 on the source side of the reset transistor are changed to the drain side. Is reset and reset.
【００１７】つぎに、水平シフトレジスタ１３から水平
選択パルス２３−１，２３−２を水平選択トランジスタ
１２−１，１２−２に順次印加し、水平信号線１５から
１行分の出力信号２４−１，２４−２を順次取り出す。Next, the horizontal selection pulses 23-1 and 23-2 are sequentially applied from the horizontal shift register 13 to the horizontal selection transistors 12-1 and 12-2, and the output signal 24-for one row is output from the horizontal signal line 15. 1, 24-2 are sequentially taken out.
【００１８】この動作を次のライン次のラインと順次続
けることにより、２次元状に配置されたフォトダイオー
ドのすべての信号を読み出すことができる。By continuing this operation sequentially for the next line and the next line, all the signals of the photodiodes arranged two-dimensionally can be read.
【００１９】[0019]
【発明が解決しようとする課題】ところが、このような
ＭＯＳ型固体撮像装置にあっては、次のような問題があ
った。However, such a MOS type solid-state image pickup device has the following problems.
【００２０】すなわち、リセットトランジスタ４は、通
常ＭＯＳ型トランジスタで構成されるため、ＭＯＳ型ト
ランジスタのゲートとなるリセット線は多結晶シリコン
で形成される。That is, since the reset transistor 4 is usually composed of a MOS type transistor, the reset line serving as the gate of the MOS type transistor is formed of polycrystalline silicon.
【００２１】セル検出部のリセットは、選択された行で
共通に行なうため、リセット線７は行方向に伸長した長
い配線になる。ところが、近年の多画素化の要請により
単位セルの大きさは次第に小さくなっている。そのた
め、多結晶シリコン配線の配線幅は年々狭くなってお
り、そのため配線抵抗は高くなる傾向にある。Since the cell detector is reset commonly in the selected row, the reset line 7 is a long wiring extending in the row direction. However, the size of the unit cell is gradually decreasing due to the recent demand for a larger number of pixels. Therefore, the wiring width of the polycrystalline silicon wiring is becoming narrower year by year, and thus the wiring resistance tends to increase.
【００２２】一方、単位セルの微細化に伴ない絶縁膜の
厚さも薄くなる傾向にあり、そのため配線間の容量もま
た年々大きくなる傾向にある。On the other hand, with the miniaturization of the unit cell, the thickness of the insulating film tends to be thin, and therefore the capacitance between the wirings tends to increase year by year.
【００２３】配線の抵抗が高くなり配線間容量が大きく
なると、配線抵抗と配線間容量との積で決まる配線の伝
達時定数が大きくなる。この配線の伝達時定数が大きく
なると、電源からリセット線に印加されるパルスの電圧
が、電源より遠い部分に十分に伝わるのにかかる時間が
増大してしまう。When the resistance of the wiring increases and the inter-wiring capacitance increases, the transmission time constant of the wiring, which is determined by the product of the wiring resistance and the inter-wiring capacitance, increases. If the transmission time constant of this wiring becomes large, the time required for the voltage of the pulse applied from the power source to the reset line to sufficiently propagate to the portion far from the power source increases.
【００２４】そして、この伝達時間が印加されるパルス
の時間幅と比べて同程度にまでなると、電源より遠い部
分へはパルス電圧が十分に伝わらなくなり、その結果、
再生画面上ではシェーディングなどが発生してしまうと
いう問題があった。When this transmission time is about the same as the time width of the applied pulse, the pulse voltage is not sufficiently transmitted to the part farther from the power source, and as a result,
There was a problem that shading etc. occurred on the playback screen.
【００２５】本発明は、上記実情に鑑みてなされたもの
であり、再生画面上でシェーディングなどの発生するこ
とのないＭＯＳ型固体撮像装置の駆動方法を提供するこ
とを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a driving method of a MOS solid-state image pickup device in which shading or the like does not occur on a reproduction screen.
【００２６】[0026]
【課題を解決するための手段】従って、まず、上記目的
を達成するために第１の発明は、光電変換を行なうフォ
トダイオードと、ソースが垂直信号線に接続され、ゲー
トが前記フォトダイオードに接続され、前記フォトダイ
オードにて光電変換された信号の読み出しを前記垂直信
号線に行なう増幅トランジスタと、ゲートがリセット線
に接続され、ソースが前記フォトダイオード及び前記増
幅トランジスタのゲートに接続されたリセットトランジ
スタと、一端が、水平アドレス線に接続され、他端が前
記リセットトランジスタのソース、前記フォトダイオー
ド及び前記増幅トランジスタのゲートに接続されたアド
レス容量とを具備する単位セルを複数備えたＭＯＳ型固
体撮像装置の駆動方法において、信号電荷が蓄積された
単位セルから信号を読みだす行の単位セルの選択を行な
う水平アドレス線のうち、読み出し行の前記水平アドレ
ス線に第１の電位を印加して単位セルに蓄積された信号
電荷を読み出し、前記読み出し行の水平アドレス線に前
記第１の電位よりも高い第２の電位を印加し、前記読み
だし行の単位セルに蓄積された電荷のリセットを行なう
ための第３の電位をリセット線に印加し、前記読み出し
行の水平アドレス線の電位を前記第２の電位から前記第
１の電位に戻し、前記リセット線に印加された第３の電
位によって前記読み出し行の単位セルに蓄積された電荷
のリセットを行ない、前記第２の電位は、前記第３の電
位がリセット線に印加され、前記リセットトランジスタ
がオン状態になっても、前記リセットトランジスタに信
号が流れない電位であることを特徴とする。Therefore, first of all, in order to achieve the above-mentioned object, the first invention is a photoelectric conversion photoelectric conversion.
Diode and source connected to the vertical signal line,
Is connected to the photodiode,
Read the signal photoelectrically converted by the analog
Amplification transistor for signal line and reset line for gate
And the source is connected to the photodiode and the amplifier.
Reset transistor connected to the gate of the width transistor
And one end is connected to the horizontal address line and the other
The source of the reset transistor, the photodiode
And an add connected to the gate of the amplification transistor.
MOS type solid-state memory device having a plurality of unit cells having
In a method of driving a body imaging device, a first potential is applied to the horizontal address line of a read row among horizontal address lines that select a unit cell of a row that reads a signal from a unit cell in which signal charges are accumulated. Signal charges stored in the unit cells are read out, a second potential higher than the first potential is applied to the horizontal address line in the read row, and the charge stored in the unit cells in the read row is reset. Is applied to the reset line, the potential of the horizontal address line of the read row is returned from the second potential to the first potential, and the third potential applied to the reset line is applied. Resetting the electric charge accumulated in the unit cell of the readout row, and setting the second potential to the third potential.
Is applied to a reset line, the reset transistor
Is turned on, the reset transistor is still connected.
It is characterized in that the signal does not flow .
【００２７】また、第２の発明は、光電変換を行なうフ
ォトダイオードと、ソースが垂直信号線に接続され、ゲ
ートが前記フォトダイオードに接続され、前記フォトダ
イオードにて光電変換された信号の読み出しを前記垂直
信号線に行なう増幅トランジスタと、ゲートがリセット
線に接続され、ソースが前記フォトダイオード及び前記
増幅トランジスタのゲートに接続されたリセットトラン
ジスタと、一端が、水平アドレス線に接続され、他端が
前記リセットトランジスタのソース、前記フォトダイオ
ード及び前記増幅トランジスタのゲートに接続されたア
ドレス容量とを具備する単位セルを複数備えたＭＯＳ型
固体撮像装置の駆動方法において、信号電荷が蓄積され
た単位セルから信号を読みだす行の単位セルの選択を行
なう水平アドレス線のうち、読み出し行の前記水平アド
レス線に第１の電位を印加して単位セルに蓄積された信
号電荷を読み出し、前記読みだし行の単位セルに蓄積さ
れた電荷のリセットを行なうための第２の電位をリセッ
ト線に印加し、前記読み出し行の水平アドレス線に前記
第１の電位よりも低い第３の電位を印加し、前記リセッ
ト線に印加された第２の電位によって前記読み出し行の
単位セルに蓄積された電荷をリセットを行ない、前記第
１の電位は、前記第２の電位がリセット線に印加され、
前記リセットトランジスタがオン状態になっても、前記
リセットトランジスタに信号が流れない電位であること
を特徴とする。The second aspect of the invention is a photoelectric conversion device.
The photodiode and source are connected to the vertical signal line,
Is connected to the photodiode and the photodiode
Read the signal photoelectrically converted by the ion
Amplification transistor for signal line and gate reset
A line connected to the photodiode and the source
A reset transistor connected to the gate of the amplification transistor
Resistor and one end connected to the horizontal address line and the other end
Source of the reset transistor, the photodiode
And the gate connected to the gate of the amplification transistor.
MOS type having a plurality of unit cells having a dress capacitance
In the method for driving a solid-state imaging device, a first potential is applied to the horizontal address line of a read row among horizontal address lines for selecting a unit cell of a row for reading a signal from a unit cell in which signal charges are accumulated. reads the signal charge accumulated in the unit cell, the second potential for resetting the electric charges accumulated in the unit cell of the read line is applied to the reset line, the horizontal address line of the read row A third potential lower than the first potential is applied, and the second potential applied to the reset line resets the electric charge accumulated in the unit cell of the read row .
As for the electric potential of 1, the second electric potential is applied to the reset line,
Even if the reset transistor is turned on,
It is characterized in that the reset transistor has a potential at which a signal does not flow .
【００２８】次に、上記第１〜第２の発明の作用につい
て説明する。Next, the operation of the first and second inventions will be described.
【００２９】まず、第１の発明は、読み出し行の水平ア
ドレス線に第１の電位を印加して単位セルに蓄積された
信号電荷を読み出す。次に、読み出し行の水平アドレス
線に第１の電位よりも高い第２の電位を印加した後に、
読みだし行の単位セルに蓄積された電荷のリセットを行
なうための第３の電位をリセット線に印加する。First, in the first aspect of the present invention, the first potential is applied to the horizontal address line of the read row to read the signal charge accumulated in the unit cell. Next, after applying a second potential higher than the first potential to the horizontal address line of the read row,
A third potential for resetting the charges accumulated in the unit cells of the read row is applied to the reset line.
【００３０】そして、読み出し行の水平アドレス線の電
位を第２の電位から第１の電位に戻し、リセット線に印
加された第３の電位によって読み出し行の単位セルに蓄
積された電荷のリセットをするので、読み出し行の単位
セルの電荷を同時にリセットすることができ、その結
果、再生画面上でシェーディング等の問題が発生するの
を防止することができる。Then, the potential of the horizontal address line of the read row is returned from the second potential to the first potential, and the charge accumulated in the unit cell of the read row is reset by the third potential applied to the reset line. Therefore, the charges of the unit cells in the readout row can be reset at the same time, and as a result, problems such as shading on the reproduction screen can be prevented.
【００３１】また、第２の発明は、信号電荷が蓄積され
た単位セルから信号を読みだす行の単位セルの選択を行
なう水平アドレス線のうち、読み出し行の前記水平アド
レス線に第１の電位を印加して単位セルに蓄積された信
号電荷の読み出す。According to a second aspect of the present invention, a first potential is applied to the horizontal address line of a read row among horizontal address lines for selecting a unit cell of a row for reading a signal from a unit cell in which signal charges are accumulated. Is applied to read out the signal charge accumulated in the unit cell.
【００３２】次に、読みだし行の単位セルに蓄積された
電荷のリセットを行なうための第２の電位をリセット線
に印加する。そして、読み出し行の水平アドレス線に前
記第１の電位よりも低い第３の電位を印加し、前記リセ
ット線に印加された第２の電位によって前記読み出し行
の単位セルに蓄積された電荷をリセットするので、読み
出し行の単位セルの電荷を同時にリセットすることがで
き、その結果、再生画面上でシェーディング等の問題が
発生するのを防止することができる。Next, a second potential for resetting the charges accumulated in the unit cells of the read row is applied to the reset line. Then, a third potential lower than the first potential is applied to the horizontal address line of the read row, and the charge accumulated in the unit cell of the read row is reset by the second potential applied to the reset line. Therefore, the charges of the unit cells in the readout row can be reset at the same time, and as a result, problems such as shading on the reproduction screen can be prevented.
【００３３】[0033]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００３４】＜第１の実施の形態＞
本実施の形態のＭＯＳ型固体撮像装置と従来のＭＯＳ型
固体撮像装置と異なる点は、単位セルの駆動方法にあ
る。<First Embodiment> A difference between the MOS type solid-state image pickup device of the present embodiment and the conventional MOS type solid-state image pickup device lies in a unit cell driving method.
【００３５】図１は、ＭＯＳ型固体撮像装置の一単位セ
ルの構成を示す図である。ここでは、第１行目第１列の
単位セルの構成を示しているが、図６と同様に、他の単
位セルの構成も同様の構成が採られる。なお、図６と同
一部分には、同一符号を付して説明する。FIG. 1 is a diagram showing the structure of one unit cell of a MOS type solid-state image pickup device. Here, the configuration of the unit cell in the first row, first column is shown, but the configuration of the other unit cells also has the same configuration as in FIG. 6 . The same parts as those in FIG. 6 will be described with the same reference numerals.
【００３６】図３は、本発明の第１の実施の形態におけ
るＭＯＳ型固体撮像装置の動作を示すタイミングチャー
トである。以下、このタイミングチャートに基づいて、
本実施の形態のＭＯＳ型固体撮像装置の動作について説
明する。FIG. 3 is a timing chart showing the operation of the MOS type solid-state image pickup device according to the first embodiment of the present invention. Below, based on this timing chart,
The operation of the MOS solid-state imaging device of this embodiment will be described.
【００３７】まず、垂直シフトレジスタ５により、１水
平ブランキング期間中に選択行の水平アドレス線、ここ
では第１行目第１列の水平アドレス線６−１が選択電位
にされる（ｔ＝１）。これにより、検出部１６−１に蓄
積された信号が増幅トランジスタ２−１−１を介して垂
直信号線８−１に読みだされ、増幅信号蓄積容量１１−
１に蓄積される。First, the vertical shift register 5 sets the horizontal address line of the selected row, here, the horizontal address line 6-1 of the first row, first column, to the selection potential during one horizontal blanking period (t = 1). As a result, the signal stored in the detection unit 16-1 is read out to the vertical signal line 8-1 via the amplification transistor 2-1-1, and the amplified signal storage capacitance 11-
Accumulated in 1.
【００３８】この蓄積された信号は、水平シフトレジス
タ１３を順次ＯＮにすることにより、水平信号線１５に
読み出される。The accumulated signal is read out to the horizontal signal line 15 by sequentially turning on the horizontal shift register 13.
【００３９】次に、垂直シフトレジスタ５によって、水
平アドレス線６−１が選択電位より高電位に設定される
（ｔ＝２）。続いてリセット線７−１にリセットパルス
が印加され（ｔ＝３）、その後、アドレス線６−１が行
選択電位に戻される（ｔ＝４）。Next, the vertical shift register 5 sets the horizontal address line 6-1 to a potential higher than the selection potential (t = 2). Then, a reset pulse is applied to the reset line 7-1 (t = 3), and then the address line 6-1 is returned to the row selection potential (t = 4).
【００４０】この動作を次のライン次のラインと順次続
けることにより、２次元状に配置されたフォトダイオー
ドのすべての信号を読み出すことができる。By continuing this operation sequentially for the next line and the next line, all the signals of the photodiodes arranged two-dimensionally can be read.
【００４１】図２は、本実施の形態におけるＭＯＳ型固
体撮像装置の各動作タイミングにおけるリセットトラン
ジスタ４−１−１の動作を示す電位分布図である。FIG. 2 is a potential distribution diagram showing the operation of the reset transistor 4-1-1 at each operation timing of the MOS type solid-state image pickup device according to the present embodiment.
【００４２】まず、選択行のアドレス線６−１に行選択
電位のパルスを印加した状態（ｔ＝１）においては、検
出部１６−１の電位は、アドレス容量３−１−１によっ
て、高電位側に高くなる。その結果、検出部１６−１に
蓄積された信号が増幅トランジスタ２−１−１を介して
垂直信号線８−１に読みだされる。First, in the state where the pulse of the row selection potential is applied to the address line 6-1 of the selected row (t = 1), the potential of the detection section 16-1 is high due to the address capacitance 3-1-1. It increases to the potential side. As a result, the signal accumulated in the detector 16-1 is read out to the vertical signal line 8-1 via the amplification transistor 2-1-1.
【００４３】次に、水平アドレス線６−１が行選択電位
より高い電位に設定されるので、検出部１６−１の電位
はさらに高い電位に変化する（ｔ＝２）。Next, since the horizontal address line 6-1 is set to a potential higher than the row selection potential, the potential of the detector 16-1 changes to a higher potential (t = 2).
【００４４】続いて、リセット線７−１にリセットパル
スが印加されるが（ｔ＝３）、この時、リセットトラン
ジスタのソース電位に相当する検出部１６−１の電位が
十分に高いため、リセットトランジスタ４−１−１には
電流は流れない。Next, a reset pulse is applied to the reset line 7-1 (t = 3), but at this time, the potential of the detection section 16-1 corresponding to the source potential of the reset transistor is sufficiently high, so that the reset signal is reset. No current flows through the transistor 4-1-1.
【００４５】リセットトランジスタ４−１−１に電流が
流れている際には、リセットトランジスタの容量はゲー
ト酸化膜容量になるから、この場合のリセット線７−１
と基板との間の容量はきわめて大きくなる。When a current flows through the reset transistor 4-1-1, the capacitance of the reset transistor becomes the capacitance of the gate oxide film. Therefore, in this case, the reset line 7-1.
The capacitance between the substrate and the substrate becomes extremely large.
【００４６】しかしながら、本実施の形態のＭＯＳ型固
体撮像装置においては、リセットトランジスタ４−１−
１をＯＮする際には電流が流れないため、リセット線７
−１と基板との間の容量は、ゲート酸化膜容量と基板空
乏層容量との間の直列容量となり、リセット線７−１に
連なる容量は格段に小さくなる。このため、リセット線
７−１の伝達時間は十分に小さくなり、その結果、電源
線から遠い部分でもリセット線７−１の電位は他の部分
の電位と同じになり、シェーディングなどの問題が生ず
ることがなくなるのである（ｔ＝３）。However, in the MOS type solid-state image pickup device of the present embodiment, the reset transistor 4-1.
No current flows when 1 is turned on, so reset line 7
The capacitance between -1 and the substrate becomes a series capacitance between the gate oxide film capacitance and the substrate depletion layer capacitance, and the capacitance connected to the reset line 7-1 is significantly reduced. Therefore, the transmission time of the reset line 7-1 becomes sufficiently short, and as a result, the potential of the reset line 7-1 becomes the same as the potentials of other parts even in the part far from the power supply line, and problems such as shading occur. Is lost (t = 3).
【００４７】続いて、水平アドレス線６−１の電位が行
選択電位に戻る（ｔ＝４）。この時、リセットトランジ
スタ４−１−１のソースである検出部の電位は低くなる
から、リセットトランジスタ４−１−１に電流が流れ、
検出部１６−１のリセットが行なわれる。Then, the potential of the horizontal address line 6-1 returns to the row selection potential (t = 4). At this time, since the potential of the detection unit, which is the source of the reset transistor 4-1-1, becomes low, current flows through the reset transistor 4-1-1,
The detector 16-1 is reset.
【００４８】従って、本実施の形態のＭＯＳ型固体撮像
装置によれば、リセットトランジスタのゲートのＯＮを
行なう場合に、リセットトランジスタに電流が流れない
ようにアドレス線に行選択電位よりも高い電位を印加し
ているので、リセットトランジスタと基板との間の容量
は充分に小さく、電源から遠い部分のリセットトランジ
スタでも略同時にＯＮとなる。Therefore, according to the MOS type solid-state imaging device of this embodiment, when the gate of the reset transistor is turned on, a potential higher than the row selection potential is applied to the address line so that no current flows in the reset transistor. Since the voltage is applied, the capacitance between the reset transistor and the substrate is sufficiently small, and even the reset transistor in the portion far from the power source is turned on at substantially the same time.
【００４９】そして、全てのリセットトランジスタが完
全にＯＮ状態になった後に、アドレス線の電位を行選択
電位に戻してリセットを行なうため、再生画面上でシェ
ーディング等の問題が発生するのを抑制することができ
る。After all the reset transistors are completely turned on, the potential of the address line is returned to the row selection potential for resetting, so that problems such as shading on the reproduction screen are suppressed. be able to.
【００５０】＜第２の実施の形態＞
図４は、本発明の第２の実施の形態に係るＭＯＳ型固体
撮像装置の動作を示すタイミングチャートである。以
下、このタイミングチャートに基づいて、本実施の形態
のＭＯＳ型固体撮像装置の動作について説明する。な
お、回路構成は、図６と同様であり、また、図６と同一
部分には、同一符号を付して説明する。<Second Embodiment> FIG. 4 is a timing chart showing the operation of the MOS type solid-state image pickup device according to the second embodiment of the present invention. The operation of the MOS solid-state imaging device according to the present embodiment will be described below based on this timing chart. The circuit configuration is the same as FIG. 6, also, the same parts as in FIG. 6, are denoted by the same reference numerals.
【００５１】まず、垂直シフトレジスタ５により、１水
平ブランキング期間中に選択行の水平アドレス線、ここ
では第１行目第１列の水平アドレス線６−１が選択電位
にされる（ｔ＝１）。この選択電位は、リセットトラン
ジスタに電流が流れない程度の電位である。これによ
り、検出部１６−１に蓄積された信号が増幅トランジス
タ２−１−１を介して垂直信号線８−１に読みだされ、
増幅信号蓄積容量１１−１に蓄積される。First, the vertical shift register 5 sets the horizontal address line of the selected row, here the horizontal address line 6-1 of the first row, first column, to the selection potential during one horizontal blanking period (t = 1). This selection potential is a potential such that no current flows through the reset transistor. As a result, the signal accumulated in the detection unit 16-1 is read out to the vertical signal line 8-1 via the amplification transistor 2-1-1,
The amplified signal is stored in the storage capacitor 11-1.
【００５２】この蓄積された信号は、水平シフトレジス
タ１３を順次ＯＮにすることにより、水平信号線１５に
読み出される。The accumulated signal is read out to the horizontal signal line 15 by sequentially turning on the horizontal shift register 13.
【００５３】次に、垂直シフトレジスタ５によって、リ
セット線７−１にリセットパルスが印加されるが（ｔ＝
２）、この時、リセットトランジスタのソース電位に相
当する検出部１６−１の電位が十分に高いため、リセッ
トトランジスタに電流は流れない。続いて、垂直シフト
レジスタ５によって、水平アドレス線６−１が選択電位
より低い電位に設定される（ｔ＝３）。これにより、電
荷のリセットが行なわれる。Next, the vertical shift register 5 applies a reset pulse to the reset line 7-1 (t =
2) At this time, since the potential of the detection unit 16-1 corresponding to the source potential of the reset transistor is sufficiently high, no current flows through the reset transistor. Then, the vertical shift register 5 sets the horizontal address line 6-1 to a potential lower than the selection potential (t = 3). As a result, the charges are reset.
【００５４】その後、アドレス線６−１が行選択電位に
戻されるとともに、リセットトランジスタ４−１−１の
電位が戻される（ｔ＝４）。これにより、リセット動作
が完了する。Thereafter, the address line 6-1 is returned to the row selection potential and the potential of the reset transistor 4-1-1 is returned (t = 4). This completes the reset operation.
【００５５】この動作を次のライン次のラインと順次続
けることにより、２次元状に配置されたフォトダイオー
ドのすべての信号を読み出すことができる。By continuing this operation sequentially for the next line and the next line, all the signals of the two-dimensionally arranged photodiodes can be read out.
【００５６】図５は、本実施の形態におけるＭＯＳ型固
体撮像装置の各動作タイミングにおけるリセットトラン
ジスタ４−１−１の動作を示す電位分布図である。FIG. 5 is a potential distribution diagram showing the operation of the reset transistor 4-1-1 at each operation timing of the MOS type solid-state image pickup device according to the present embodiment.
【００５７】まず、選択行のアドレス線６−１に行選択
電位のパルスを印加した状態（ｔ＝１）においては、検
出部１６−１の電位は、アドレス容量３−１−１によっ
て、高電位側に高くなる。その結果、検出部１６−１に
蓄積された信号が増幅トランジスタ２−１−１を介して
垂直信号線８−１に読みだされる。First, in the state where the pulse of the row selection potential is applied to the address line 6-1 of the selected row (t = 1), the potential of the detection section 16-1 is high due to the address capacitance 3-1-1. It increases to the potential side. As a result, the signal accumulated in the detector 16-1 is read out to the vertical signal line 8-1 via the amplification transistor 2-1-1.
【００５８】次に、リセット線７−１にリセットパルス
が印加されるが（ｔ＝２）、この時、リセットトランジ
スタのソース電位に相当する検出部１６−１の電位が十
分に高いため、リセットトランジスタ４−１−１には電
流は流れない。Next, a reset pulse is applied to the reset line 7-1 (t = 2). At this time, since the potential of the detection section 16-1 corresponding to the source potential of the reset transistor is sufficiently high, the reset pulse is reset. No current flows through the transistor 4-1-1.
【００５９】次に、水平アドレス線６−１が行選択電位
より低い電位に設定されるので、検出部１６−１の電位
は低い電位に変化する（ｔ＝３）。この時、リセットト
ランジスタ４−１−１に電流が流れ、検出部１６−１の
リセットが行なわれる。Next, since the horizontal address line 6-1 is set to a potential lower than the row selection potential, the potential of the detection section 16-1 changes to a low potential (t = 3). At this time, a current flows through the reset transistor 4-1-1, and the detection unit 16-1 is reset.
【００６０】次に、水平アドレス線６−１の電位が行選
択電位に戻され（ｔ＝４）、リセット動作が終了する。Next, the potential of the horizontal address line 6-1 is returned to the row selection potential (t = 4), and the reset operation ends.
【００６１】従って、本実施の形態のＭＯＳ型固体撮像
装置によれば、リセットトランジスタのゲートのＯＮを
行なう場合に、リセットトランジスタに電流が流れない
ようにアドレス線に高い電位を印加しているので、リセ
ットトランジスタと基板との間の容量は充分に小さく、
電源から遠い部分のリセットトランジスタでも略同時に
ＯＮとなる。Therefore, according to the MOS type solid-state imaging device of the present embodiment, when the gate of the reset transistor is turned on, a high potential is applied to the address line so that no current flows in the reset transistor. , The capacitance between the reset transistor and the substrate is small enough,
Even the reset transistor in the part far from the power supply is turned on almost at the same time.
【００６２】そして、全てのリセットトランジスタが完
全にＯＮ状態になった後に、アドレス線の電位よりも低
い電位にしてリセットを行なうため、再生画面上でシェ
ーディング等の問題が発生するのを抑制することができ
る。Then, after all the reset transistors are completely turned on, resetting is performed with a potential lower than the potential of the address line, so that problems such as shading on the reproduction screen are suppressed. You can
【００６３】[0063]
【発明の効果】以上詳記したように、本発明によれば、
再生画面上でシェーディングなどの発生することのない
ＭＯＳ型固体撮像装置の駆動方法を提供することができ
る。As described above in detail, according to the present invention,
It is possible to provide a method for driving a MOS solid-state imaging device in which shading does not occur on the playback screen.
【図１】本発明の第１の実施の形態に係るＭＯＳ型固体
撮像装置の一単位セルの構成を示す図である。FIG. 1 is a diagram showing a configuration of one unit cell of a MOS type solid-state imaging device according to a first embodiment of the present invention.
【図２】同第１の実施の形態におけるＭＯＳ型固体撮像
装置の各動作タイミングにおけるリセットトランジスタ
の動作を示す電位分布図である。FIG. 2 is a potential distribution diagram showing the operation of the reset transistor at each operation timing of the MOS type solid-state imaging device according to the first embodiment.
【図３】同第１の実施の形態におけるＭＯＳ型固体撮像
装置の動作を示すタイミングチャートである。FIG. 3 is a timing chart showing an operation of the MOS type solid-state imaging device according to the first embodiment.
【図４】本発明の第２の実施の形態に係るＭＯＳ型固体
撮像装置の動作を示すタイミングチャートである。FIG. 4 is a timing chart showing an operation of the MOS type solid-state imaging device according to the second embodiment of the present invention.
【図５】同実施の形態におけるＭＯＳ型固体撮像装置の
各動作タイミングにおけるリセットトランジスタ４−１
−１の動作を示す電位分布図である。FIG. 5 is a diagram illustrating a reset transistor 4-1 at each operation timing of the MOS solid-state imaging device according to the same embodiment.
FIG. 6 is a potential distribution diagram showing an operation of −1.
【図６】従来のＭＯＳ型固体撮像装置の回路構成を示す
図である。FIG. 6 is a diagram showing a circuit configuration of a conventional MOS solid-state imaging device.
【図７】従来のＭＯＳ型固体撮像装置の動作を説明する
ためのタイミングチャートである。FIG. 7 is a timing chart for explaining the operation of the conventional MOS solid-state imaging device.
【図８】リセットトランジスタの動作を示す電位分布図
である。FIG. 8 is a potential distribution diagram showing the operation of the reset transistor.
１−１−１，１−１−２，〜，１−２−２…フォトダイ
オード、
２−１−１，２−１−２，〜，２−２−２…増幅トラン
ジスタ、
３−１−１，３−１−２，〜，３−２−２…アドレス容
量、
４−１−１，４−１−２，〜，４−２−２…リセットト
ランジスタ、
５…垂直シフトレジスタ、
６−１，６−２…水平アドレス線、
７−１，７−２…リセット線、
８−１，８−２…垂直信号線、
９−１，９−２…負荷トランジスタ、
１０−１，１０−２…信号取り込みトランジスタ、
１１−１，１１−２…増幅信号蓄積容量、
１２−１，１２−２…水平選択トランジスタ、
１３…水平シフトレジスタ、
１４…信号取り込みトランジスタの共通ゲート、
１５…水平信号線、
１６−１…検出部、
２１…アドレスパルス、
２２…リセットパルス、
２３…水平選択パルス、
２４…出力信号。1-1-1, 1-1-2, ..., 1-2-2 ... Photodiode, 2-1-1, 2-1-2, ..., 2-2-2 ... Amplification transistor, 3-1- 1, 3-1-2, ~, 3-2-2 ... Address capacity, 4-1-1, 4-1-2, ~, 4-2-2 ... Reset transistor, 5 ... Vertical shift register, 6- 1, 6-2 ... Horizontal address line, 7-1, 7-2 ... Reset line, 8-1, 8-2 ... Vertical signal line, 9-1, 9-2 ... Load transistor, 10-1, 10- 2 ... Signal acquisition transistor, 11-1, 11-2 ... Amplified signal storage capacity, 12-1,12-2 ... Horizontal selection transistor, 13 ... Horizontal shift register, 14 ... Common gate of signal acquisition transistor, 15 ... Horizontal signal Line, 16-1 ... Detection unit, 21 ... Address pulse, 22 ... Reset pulse, 3 ... horizontal selection pulse, 24 ... output signal.
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/335 H01L 27/146 Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H04N 5/335 H01L 27/146
Claims (2)
イオードに接続され、前記フォトダイオードにて光電変
換された信号の読み出しを前記垂直信号線に行なう増幅
トランジスタと、 ゲートがリセット線に接続され、ソースが前記フォトダ
イオード及び前記増幅トランジスタのゲートに接続され
たリセットトランジスタと、 一端が、水平アドレス線に接続され、他端が前記リセッ
トトランジスタのソース、前記フォトダイオード及び前
記増幅トランジスタのゲートに接続されたアドレス容量
とを具備する単位セルを複数備えたＭＯＳ型固体撮像装
置の駆動方法において、 信号電荷が蓄積された単位セルから信号を読みだす行の
単位セルの選択を行なう水平アドレス線のうち、読み出
し行の前記水平アドレス線に第１の電位を印加して単位
セルに蓄積された信号電荷を読み出し、 前記読み出し行の水平アドレス線に前記第１の電位より
も高い第２の電位を印加し、 前記読みだし行の単位セルに蓄積された電荷のリセット
を行なうための第３の電位をリセット線に印加し、 前記読み出し行の水平アドレス線の電位を前記第２の電
位から前記第１の電位に戻し、前記リセット線に印加さ
れた第３の電位によって前記読み出し行の単位セルに蓄
積された電荷のリセットを行ない、 前記第２の電位は、前記第３の電位がリセット線に印加
され、前記リセットトランジスタがオン状態になって
も、前記リセットトランジスタに信号が流れない電位で
ある ことを特徴とするＭＯＳ型固体撮像装置の駆動方
法。1. A photodiode for photoelectric conversion, a source connected to a vertical signal line, and a gate connected to the photodiode.
It is connected to the diode and photoelectrically converted by the photodiode.
Amplification for reading the converted signal to the vertical signal line
The transistor and the gate are connected to the reset line, and the source is the photo diode.
Connected to the gate of the anode and the amplification transistor
Reset transistor and one end connected to the horizontal address line and the other end connected to the reset transistor.
Source of the transistor, the photodiode and the front
Address capacitance connected to the gate of the amplification transistor
MOS solid-state imaging device including a plurality of unit cells each including
In the driving method of the storage device, a unit is formed by applying a first potential to the horizontal address line of the read row among the horizontal address lines that select the unit cell of the row that reads the signal from the unit cell in which the signal charge is accumulated. The signal charge accumulated in the cell is read, a second potential higher than the first potential is applied to the horizontal address line of the read row, and the charge accumulated in the unit cell of the read row is reset. Is applied to the reset line, the potential of the horizontal address line of the read row is returned from the second potential to the first potential, and the third potential applied to the reset line is used to The charges accumulated in the unit cells of the read row are reset, and the second potential is applied to the reset line by the third potential.
The reset transistor is turned on
Even at a potential where no signal flows through the reset transistor
A method for driving a MOS type solid-state imaging device, characterized by:
イオードに接続され、前記フォトダイオードにて光電変
換された信号の読み出しを前記垂直信号線に行 なう増幅
トランジスタと、 ゲートがリセット線に接続され、ソースが前記フォトダ
イオード及び前記増幅トランジスタのゲートに接続され
たリセットトランジスタと、 一端が、水平アドレス線に接続され、他端が前記リセッ
トトランジスタのソース、前記フォトダイオード及び前
記増幅トランジスタのゲートに接続されたアドレス容量
とを具備する単位セルを複数備えたＭＯＳ型固体撮像装
置の駆動方法において、 信号電荷が蓄積された単位セルから信号を読みだす行の
単位セルの選択を行なう水平アドレス線のうち、読み出
し行の前記水平アドレス線に第１の電位を印加して単位
セルに蓄積された信号電荷を読み出し、 前記読みだし行の単位セルに蓄積された電荷のリセット
を行なうための第２の電位をリセット線に印加し、 前記読み出し行の水平アドレス線に前記第１の電位より
も低い第３の電位を印加し、前記リセット線に印加され
た第２の電位によって前記読み出し行の単位セルに蓄積
された電荷をリセットを行ない、 前記第１の電位は、前記第２の電位がリセット線に印加
され、前記リセットトランジスタがオン状態になって
も、前記リセットトランジスタに信号が流れない電位で
ある ことを特徴とするＭＯＳ型固体撮像装置の駆動方
法。2. A photodiode for photoelectric conversion, a source connected to a vertical signal line, and a gate connected to the photodiode.
It is connected to the diode and photoelectrically converted by the photodiode.
Line Nau amplifying the reading of conversion signal to the vertical signal line
The transistor and the gate are connected to the reset line, and the source is the photo diode.
Connected to the gate of the anode and the amplification transistor
Reset transistor and one end connected to the horizontal address line and the other end connected to the reset transistor.
Source of the transistor, the photodiode and the front
Address capacitance connected to the gate of the amplification transistor
MOS solid-state imaging device including a plurality of unit cells each including
In the method of driving a unit, a unit is formed by applying a first potential to the horizontal address line of a read row among horizontal address lines for selecting a unit cell of a row that reads a signal from a unit cell in which signal charges are accumulated. reading the signal charge accumulated in the cells, a second potential for resetting the electric charges accumulated in the unit cell of the read line is applied to the reset line, the first horizontal address line of the read row 1 the third potential is applied lower than the potential of the second potential applied to the reset line performs resetting charges accumulated in the unit cell of the readout row, the first potential, the first The potential of 2 is applied to the reset line
The reset transistor is turned on
Even at a potential where no signal flows through the reset transistor
A method for driving a MOS type solid-state imaging device, characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24786596A JP3406783B2 (en) | 1996-09-19 | 1996-09-19 | Driving method for MOS solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24786596A JP3406783B2 (en) | 1996-09-19 | 1996-09-19 | Driving method for MOS solid-state imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093864A JPH1093864A (en) | 1998-04-10 |
| JP3406783B2 true JP3406783B2 (en) | 2003-05-12 |
Family
ID=17169794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24786596A Expired - Fee Related JP3406783B2 (en) | 1996-09-19 | 1996-09-19 | Driving method for MOS solid-state imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3406783B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3512152B2 (en) | 1998-10-14 | 2004-03-29 | 松下電器産業株式会社 | Amplification type solid-state imaging device and driving method thereof |
| JP3578648B2 (en) | 1998-11-16 | 2004-10-20 | 松下電器産業株式会社 | Amplification type solid-state imaging device and driving method thereof |
| JP2003023144A (en) * | 2001-07-06 | 2003-01-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP4946486B2 (en) * | 2006-10-02 | 2012-06-06 | セイコーエプソン株式会社 | Detection device driving method, detection device, electro-optical device, and electronic apparatus |
| JP4882825B2 (en) * | 2007-03-28 | 2012-02-22 | セイコーエプソン株式会社 | DETECTING DEVICE, ITS DRIVE METHOD, AND ELECTRONIC DEVICE |
-
1996
- 1996-09-19 JP JP24786596A patent/JP3406783B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1093864A (en) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7728892B2 (en) | Image sensor with a capacitive storage node linked to transfer gate | |
| US7326904B2 (en) | In-pixel kTC noise suppression using circuit techniques | |
| TW453112B (en) | Photogate active pixel sensor with high fill factor and correlated double sampling | |
| EP0277016A2 (en) | Photoelectric conversion apparatus | |
| US20040051802A1 (en) | Differential readout from pixels in CMOS sensor | |
| US6836291B1 (en) | Image pickup device with integral amplification | |
| JPS6343951B2 (en) | ||
| JP2833729B2 (en) | Solid-state imaging device | |
| US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
| JP3474700B2 (en) | Solid-state imaging device | |
| JP3724188B2 (en) | Solid-state imaging device | |
| US6734907B1 (en) | Solid-state image pickup device with integration and amplification | |
| US20050157194A1 (en) | Imager device with dual storage nodes | |
| JP3310176B2 (en) | MOS type solid-state imaging device | |
| EP1507406B1 (en) | Image sensor with active reset and randomly addressable pixels | |
| JPH09247536A (en) | Mos type solid-state image pickup device and its drive method | |
| WO2000005874A1 (en) | Multiple storage node active pixel sensors | |
| JP2004221586A (en) | Cmos pixel with dual gate pmos | |
| JP3695827B2 (en) | Solid-state imaging device | |
| JP3406783B2 (en) | Driving method for MOS solid-state imaging device | |
| JP2000078472A (en) | Photoelectric conversion device and image pickup device using the same | |
| JPH1093070A (en) | Solid-state imaging device and driving method thereof | |
| US20060176401A1 (en) | Imaging device | |
| JP2001257938A (en) | Solid-state image pickup device, method and device for transferring signal | |
| JP2791073B2 (en) | Solid-state imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |