JP3403986B2 - イメージセンサ及びその作製方法 - Google Patents
イメージセンサ及びその作製方法Info
- Publication number
- JP3403986B2 JP3403986B2 JP36868499A JP36868499A JP3403986B2 JP 3403986 B2 JP3403986 B2 JP 3403986B2 JP 36868499 A JP36868499 A JP 36868499A JP 36868499 A JP36868499 A JP 36868499A JP 3403986 B2 JP3403986 B2 JP 3403986B2
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- electrode
- semiconductor layer
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Facsimile Heads (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【0001】
【産業上の利用分野】本発明は、ファクシミリ、イメー
ジスキャナ、デジタル複写機等に適用可能なイメージセ
ンサーに関するものである。
ジスキャナ、デジタル複写機等に適用可能なイメージセ
ンサーに関するものである。
【0002】
【従来の技術】近年、ファクシミリの普及に合わせて、
イメージセンサの小型化、軽量化、低価格化が求められ
ている。ファクシミリ、イメージスキャナ、デジタル複
写機等に用いられているイメージセンサーは大別して非
密着型、密着型、完全密着型の3種類がある。
イメージセンサの小型化、軽量化、低価格化が求められ
ている。ファクシミリ、イメージスキャナ、デジタル複
写機等に用いられているイメージセンサーは大別して非
密着型、密着型、完全密着型の3種類がある。
【0003】現状ではCCDを用いた非密着型は原稿を
縮小レンズ系を通してCCDに投影しているため、小型
化、軽量化に関しては他の2方式に比べ不利であるが、
現在確立されているシリコンウェハーを用いたLSIプ
ロセスで生産できることやCCDチップが小型で済むこ
ともあって価格面で有利である。
縮小レンズ系を通してCCDに投影しているため、小型
化、軽量化に関しては他の2方式に比べ不利であるが、
現在確立されているシリコンウェハーを用いたLSIプ
ロセスで生産できることやCCDチップが小型で済むこ
ともあって価格面で有利である。
【0004】一方、密着型、完全密着型は小型化、軽量
化において非密着型に比べ有利であるが、その作製プロ
セスや実装、組立の困難さのため生産コストが高く、ま
たセルフォックレンズアレイや薄板ガラスなどの高価格
の部品を用いていることがこの2方式のイメージセンサ
ーの低価格化を阻む大きな要因になっている。
化において非密着型に比べ有利であるが、その作製プロ
セスや実装、組立の困難さのため生産コストが高く、ま
たセルフォックレンズアレイや薄板ガラスなどの高価格
の部品を用いていることがこの2方式のイメージセンサ
ーの低価格化を阻む大きな要因になっている。
【0005】具体的にはファクシミリ用の密着型のイメ
ージセンサーはMOSLSIチップを多数実装するマル
チチップ型と、アモルファスシリコン薄膜などを光セン
サー部に用い絶縁基板上に形成した薄膜型が主として採
用され実用化されている。
ージセンサーはMOSLSIチップを多数実装するマル
チチップ型と、アモルファスシリコン薄膜などを光セン
サー部に用い絶縁基板上に形成した薄膜型が主として採
用され実用化されている。
【0006】これらはセルフォックレンズアレイ(原稿
からの反射光を受光センサー面に導く光学レンズ)を用
いている。また、マルチチップ型は今日の最先端技術で
あるLSI技術により作成される為に歩留まりが相当高
く、安定供給が可能とされている。一方で薄膜型は薄膜
半導体層部分の歩留まりが悪いため生産コストが高い。
からの反射光を受光センサー面に導く光学レンズ)を用
いている。また、マルチチップ型は今日の最先端技術で
あるLSI技術により作成される為に歩留まりが相当高
く、安定供給が可能とされている。一方で薄膜型は薄膜
半導体層部分の歩留まりが悪いため生産コストが高い。
【0007】
【発明が解決しようとする課題】薄膜素子を用いる完全
密着型イメージセンサーは縮小レンズ系やセルフォック
レンズアレイ等を用いないため特に小型化、軽量化の面
で最も有利であるが前述のように薄膜半導体層の歩留り
が悪いために低価格化を阻む大きな要因のひとつとなっ
ており、安定して、歩留りよく、薄膜半導体部分を提供
することが望まれていた。 また、さきに述べたように
密着型イメージセンサーにおいてもその光電変換素子部
分が薄膜素子である場合には同様の問題を抱えている。
密着型イメージセンサーは縮小レンズ系やセルフォック
レンズアレイ等を用いないため特に小型化、軽量化の面
で最も有利であるが前述のように薄膜半導体層の歩留り
が悪いために低価格化を阻む大きな要因のひとつとなっ
ており、安定して、歩留りよく、薄膜半導体部分を提供
することが望まれていた。 また、さきに述べたように
密着型イメージセンサーにおいてもその光電変換素子部
分が薄膜素子である場合には同様の問題を抱えている。
【0008】通常、イメージセンサーの光電変換素子は
フォトコンダクター型とフォトダイオード型が知られ、
実用化されている。一般にフォトコンダクター型は大電
流を流すことが出来るため、ノイズに強いという特徴を
持っている反面、光応答性が悪くファクシミリの高速化
の要求に対し不利である。一方、フォトダイオード型は
流れる電流は小さいものの光に対する応答は高速であ
り、今後主流になると思われる。
フォトコンダクター型とフォトダイオード型が知られ、
実用化されている。一般にフォトコンダクター型は大電
流を流すことが出来るため、ノイズに強いという特徴を
持っている反面、光応答性が悪くファクシミリの高速化
の要求に対し不利である。一方、フォトダイオード型は
流れる電流は小さいものの光に対する応答は高速であ
り、今後主流になると思われる。
【0009】従来のフォトダイオード型のイメージセン
サの光電変換素子部分のみの上面図と概略断面図を図2
の(A)、(B)に示す。同図において、基板20上に
ナトリウム等のアルカリ金属イオンをブロッキングする
絶縁膜(酸化珪素膜)21が設けられている。この絶縁
膜21上に光入射用の窓26が開けられた第1電極22
が設けられている。この第1電極22の上にアモルファ
スシリコンの薄膜半導体23が形成されており、この薄
膜半導体はPIN型のダイオードとなっている。さらに
この薄膜半導体23上の光電変換素子領域27には透光
性の電極24が設けられており、さらにこの透光性電極
24に接続して金属電極25が形成されている。
サの光電変換素子部分のみの上面図と概略断面図を図2
の(A)、(B)に示す。同図において、基板20上に
ナトリウム等のアルカリ金属イオンをブロッキングする
絶縁膜(酸化珪素膜)21が設けられている。この絶縁
膜21上に光入射用の窓26が開けられた第1電極22
が設けられている。この第1電極22の上にアモルファ
スシリコンの薄膜半導体23が形成されており、この薄
膜半導体はPIN型のダイオードとなっている。さらに
この薄膜半導体23上の光電変換素子領域27には透光
性の電極24が設けられており、さらにこの透光性電極
24に接続して金属電極25が形成されている。
【0010】通常、薄膜半導体は光が当たるとその導電
性が高くなるため、第1電極22でその大部分を遮光し
ている。そのため、第1電極22は光電変換素子以外の
部分にも設けられている。
性が高くなるため、第1電極22でその大部分を遮光し
ている。そのため、第1電極22は光電変換素子以外の
部分にも設けられている。
【0011】この薄膜半導体は厚みが1μm以下であ
り、また、気相法等の手段により、膜を体積させて作成
するので、ゴミや不純物の混入により、第1電極22と
第2電極24、25間例えば28の部分でショートまた
はリークして、光電変換素子として機能しなくなること
が高い確率で発生する。
り、また、気相法等の手段により、膜を体積させて作成
するので、ゴミや不純物の混入により、第1電極22と
第2電極24、25間例えば28の部分でショートまた
はリークして、光電変換素子として機能しなくなること
が高い確率で発生する。
【0012】さらにまた、図3(A)のように図2のよ
うな光電変換素子を1次元に配列してイメージセンサを
作成した場合、一つの光電変換素子38とその隣の光電
変換素子39の間に存在する薄膜半導体の端部37付近
に第2電極の金属が残存して、光電変換素子どうしをシ
ョートさせてしまう。
うな光電変換素子を1次元に配列してイメージセンサを
作成した場合、一つの光電変換素子38とその隣の光電
変換素子39の間に存在する薄膜半導体の端部37付近
に第2電極の金属が残存して、光電変換素子どうしをシ
ョートさせてしまう。
【0013】すなわち、このようなイメージセンサを作
成した場合、半導体層形成後のプロセスにおいて、酸処
理を行うことがある。(例えば、同一基板上のTFTの
不純物領域への金属電極との接続の前処理として)この
処理に使用される酸としては弗酸が使用されるために、
薄膜半導体層の端部37付近で酸化珪素膜31がエッチ
ングされ凹状部分を形成する。この後金属電極35を形
成する為に前面に金属層を形成した後、この金属層をパ
ターニング処理するが、この凹状部に金属36が残って
しまい、光電変換素子38、39がショートまたはリー
クしていた。
成した場合、半導体層形成後のプロセスにおいて、酸処
理を行うことがある。(例えば、同一基板上のTFTの
不純物領域への金属電極との接続の前処理として)この
処理に使用される酸としては弗酸が使用されるために、
薄膜半導体層の端部37付近で酸化珪素膜31がエッチ
ングされ凹状部分を形成する。この後金属電極35を形
成する為に前面に金属層を形成した後、この金属層をパ
ターニング処理するが、この凹状部に金属36が残って
しまい、光電変換素子38、39がショートまたはリー
クしていた。
【0014】このように、光電変換素子の内部または素
子間にて電気的なショートやリークが多数発生して、光
電変換装置、イメージセンサの製造歩留りを悪くしてい
た。
子間にて電気的なショートやリークが多数発生して、光
電変換装置、イメージセンサの製造歩留りを悪くしてい
た。
【0015】さらにまた、製造プロセスにおいて、必要
とするレジストの剥離液や金属薄膜配線のエッチング液
により透明導電膜24、34が膜減り、着色するなどの
不良が発生し、さらに製造歩留りを落としていた。
とするレジストの剥離液や金属薄膜配線のエッチング液
により透明導電膜24、34が膜減り、着色するなどの
不良が発生し、さらに製造歩留りを落としていた。
【0016】
【課題を解決するための手段】本発明は前述の問題点を
解決することにより高い生産歩留まりを達成し、薄膜を
用いた密着型、完全密着型のイメージセンサーの生産の
低コスト化を実現し、かつ高読み取り分解能を達成する
ことを目的とするものである。
解決することにより高い生産歩留まりを達成し、薄膜を
用いた密着型、完全密着型のイメージセンサーの生産の
低コスト化を実現し、かつ高読み取り分解能を達成する
ことを目的とするものである。
【0017】すなわち、透光性の絶縁基板上または絶縁
膜上に主として金属材料によって構成される第1電極と
光電変換を行う薄膜半導体層と前記薄膜半導体層上に第
2電極を有する光電変換装置であって、前記光電変換部
分を構成する第2電極と前記薄膜半導体層の間、もしく
は薄膜半導体層と第1電極の間の少なくとも一部分に絶
縁性を有する薄膜が形成されていることを特徴とする光
電変換装置であります。また、この光電変換装置が複数
個1次元または2次元に配列してイメージセンサを構成
している場合には、この光電変換領域部分内だけではな
く、その間の領域、すなわち、センサービット間にもこ
の絶縁性を有する薄膜を延長させて設けたことを特徴と
するものであります。
膜上に主として金属材料によって構成される第1電極と
光電変換を行う薄膜半導体層と前記薄膜半導体層上に第
2電極を有する光電変換装置であって、前記光電変換部
分を構成する第2電極と前記薄膜半導体層の間、もしく
は薄膜半導体層と第1電極の間の少なくとも一部分に絶
縁性を有する薄膜が形成されていることを特徴とする光
電変換装置であります。また、この光電変換装置が複数
個1次元または2次元に配列してイメージセンサを構成
している場合には、この光電変換領域部分内だけではな
く、その間の領域、すなわち、センサービット間にもこ
の絶縁性を有する薄膜を延長させて設けたことを特徴と
するものであります。
【0018】図1にその様子を示す概略図を記載する。
同図(A)は本発明の光電変換装置を一列に並べたイメ
ージセンサの平面図を示し、同図(B)はその光電変換
装置の概略断面図、同図(C)はセンサービット間の領
域の概略断面図を示す。
同図(A)は本発明の光電変換装置を一列に並べたイメ
ージセンサの平面図を示し、同図(B)はその光電変換
装置の概略断面図、同図(C)はセンサービット間の領
域の概略断面図を示す。
【0019】図1では第2電極の金属電極7と薄膜半導
体4の間に絶縁性の薄膜5を形成した。この薄膜は図1
(C)のように、光電変換素子領域間のセンサビット間
においても、薄膜半導体4上に存在している。
体4の間に絶縁性の薄膜5を形成した。この薄膜は図1
(C)のように、光電変換素子領域間のセンサビット間
においても、薄膜半導体4上に存在している。
【0020】さらに、この図では光電変換装置の光入射
面の透明電極6上をも覆って形成されている。
面の透明電極6上をも覆って形成されている。
【0021】このように、前記光電変換素子を構成する
第2電極と半導体薄膜の間、もしくは半導体薄膜と第1
電極の間の少なくとも一方の必要部分に絶縁性を有する
薄膜を形成することによって、半導体薄膜層に発生した
ピンホール等による薄膜電極間のリーク電流発生やショ
ート等の不良を大幅に減少させることができた。
第2電極と半導体薄膜の間、もしくは半導体薄膜と第1
電極の間の少なくとも一方の必要部分に絶縁性を有する
薄膜を形成することによって、半導体薄膜層に発生した
ピンホール等による薄膜電極間のリーク電流発生やショ
ート等の不良を大幅に減少させることができた。
【0022】さらにまた、センサービット間に存在する
半導体薄膜のパターン端部を前記絶縁性を有する薄膜で
被覆することにより、パターンの段差近傍に電極材料が
残らなくなったため、センサービット間でのリーク電流
が大幅に減少し、同時に第2電極、第1電極間のリーク
電流も減少した。 隣合う第2電極間で半導体層を介し
て流れるリーク電流が低減したことにより、イメージセ
ンサーの読み取り分解能が向上した。
半導体薄膜のパターン端部を前記絶縁性を有する薄膜で
被覆することにより、パターンの段差近傍に電極材料が
残らなくなったため、センサービット間でのリーク電流
が大幅に減少し、同時に第2電極、第1電極間のリーク
電流も減少した。 隣合う第2電極間で半導体層を介し
て流れるリーク電流が低減したことにより、イメージセ
ンサーの読み取り分解能が向上した。
【0023】加えて、図1(B)の10の部分(薄膜半
導体4の端部付近)にも絶縁性を有する薄膜5を設けた
ので、この部分での金属電極7と第1電極3間でのリー
ク電流の発生を防止することができる。
導体4の端部付近)にも絶縁性を有する薄膜5を設けた
ので、この部分での金属電極7と第1電極3間でのリー
ク電流の発生を防止することができる。
【0024】さらに、この絶縁性を有する薄膜を半導体
層と電極間にのみ存在させるのではなく、光電変換領域
の光照射面上の透明電極を覆うように形成した場合に
は、透明導電膜を前記絶縁膜で被覆し保護することにな
り、後工程で使用するレジスト剥離液や、電極材料のエ
ッチング液による透明導電膜の膜減り、着色、腐食など
の不良が全く起こらなくなった。
層と電極間にのみ存在させるのではなく、光電変換領域
の光照射面上の透明電極を覆うように形成した場合に
は、透明導電膜を前記絶縁膜で被覆し保護することにな
り、後工程で使用するレジスト剥離液や、電極材料のエ
ッチング液による透明導電膜の膜減り、着色、腐食など
の不良が全く起こらなくなった。
【0025】
【実施例】〔実施例1〕 本実施例においては、完全密
着型イメージセンサの光電変換素子部をガラスや石英等
の透光性絶縁基板1上に作製する。
着型イメージセンサの光電変換素子部をガラスや石英等
の透光性絶縁基板1上に作製する。
【0026】図4から図10にはその際の概略工程を示
してあり、図11には形成後の本実施例の密着型イメー
ジセンサの概略平面図を示している。
してあり、図11には形成後の本実施例の密着型イメー
ジセンサの概略平面図を示している。
【0027】ガラス基板上1に基板からのアルカリ不純
物の拡散を防止する為の酸化珪素膜2を有機シリカの溶
液を使用して、厚さ2000Åに形成する。その酸化珪
素膜上にシリコンあるいは酸化シリコン等のエッチャン
トに対しエッチング速度の十分遅い金属3、例えばクロ
ムをスパッタ法により1000〜2000Å成膜した後
にフォトリソグラフィープロセスにより、遮光層を兼ね
た第1電極3をパターニングする。この状態を図4に示
す。この電極にはセンサー1ビットに1個ずつ対応した
光導入窓8が設けられており、その他の部分の第1電極
は遮光膜としての機能を有している。
物の拡散を防止する為の酸化珪素膜2を有機シリカの溶
液を使用して、厚さ2000Åに形成する。その酸化珪
素膜上にシリコンあるいは酸化シリコン等のエッチャン
トに対しエッチング速度の十分遅い金属3、例えばクロ
ムをスパッタ法により1000〜2000Å成膜した後
にフォトリソグラフィープロセスにより、遮光層を兼ね
た第1電極3をパターニングする。この状態を図4に示
す。この電極にはセンサー1ビットに1個ずつ対応した
光導入窓8が設けられており、その他の部分の第1電極
は遮光膜としての機能を有している。
【0028】次に半導体層4を図5のように形成する。
これは燐をドープしたN層アモルファス炭化珪素、不純
物をドープしないI層アモルファスシリコン、ボロンを
ドープしたP層アモルファス炭化珪素を公知のプラズマ
CVD法にて成膜したものである。膜厚は、要求される
電気特性例えば第2電極と第1電極の間の容量やフォト
ダイオードのダイオードの特性が最適になるように決定
すればよく、P、N層は各々100〜600Å、I層は
3000Å〜1.2μmが適当である。
これは燐をドープしたN層アモルファス炭化珪素、不純
物をドープしないI層アモルファスシリコン、ボロンを
ドープしたP層アモルファス炭化珪素を公知のプラズマ
CVD法にて成膜したものである。膜厚は、要求される
電気特性例えば第2電極と第1電極の間の容量やフォト
ダイオードのダイオードの特性が最適になるように決定
すればよく、P、N層は各々100〜600Å、I層は
3000Å〜1.2μmが適当である。
【0029】次に、この上に透明導電膜であるITO6
を700〜2000Å成膜し、所定の光電変換素子の寸
法パターンにパターニングし、さらに先に成膜した半導
体層をドライエッチングし、図6の状態を得た。
を700〜2000Å成膜し、所定の光電変換素子の寸
法パターンにパターニングし、さらに先に成膜した半導
体層をドライエッチングし、図6の状態を得た。
【0030】次にこれらの上面に絶縁性の薄膜例えばS
OG(スピンオングラス)として用いられている液体シ
リカをスピンオン法等により塗布し、半導体層4の特性
に影響が少ない温度、例えば200〜300℃程度でア
ニールして、溶媒を除去して膜を形成し、絶縁膜5を形
成した。この膜厚は第2電極の金属電極7と第1電極3
の間の容量を鑑みて決定すればよい。液体シリカの希釈
割合やスピンコートする際の回転数、時間などを条件出
しすることにより膜厚は300Å程度から1.6μm程
度まで任意に膜厚は変化させることが出来る。また、こ
の絶縁膜は液体シリカの塗布による形成法に限るわけで
はなく、スパッタ、プラズマCVD、光CVD、常圧C
VDなどの方法でSiO2、Si3 N4 、SiONなど
の絶縁性の素材を成膜してもよく、同様の効果が得られ
た。しかし、ながら原稿読み取り用の窓上にもこの絶縁
膜を残して置く場合には、読み取り用の光を吸収しな
い、または光の透過を妨げるような材料を使用しない。
その為、読み取り光の種類等により適宜この材料を変更
する。
OG(スピンオングラス)として用いられている液体シ
リカをスピンオン法等により塗布し、半導体層4の特性
に影響が少ない温度、例えば200〜300℃程度でア
ニールして、溶媒を除去して膜を形成し、絶縁膜5を形
成した。この膜厚は第2電極の金属電極7と第1電極3
の間の容量を鑑みて決定すればよい。液体シリカの希釈
割合やスピンコートする際の回転数、時間などを条件出
しすることにより膜厚は300Å程度から1.6μm程
度まで任意に膜厚は変化させることが出来る。また、こ
の絶縁膜は液体シリカの塗布による形成法に限るわけで
はなく、スパッタ、プラズマCVD、光CVD、常圧C
VDなどの方法でSiO2、Si3 N4 、SiONなど
の絶縁性の素材を成膜してもよく、同様の効果が得られ
た。しかし、ながら原稿読み取り用の窓上にもこの絶縁
膜を残して置く場合には、読み取り用の光を吸収しな
い、または光の透過を妨げるような材料を使用しない。
その為、読み取り光の種類等により適宜この材料を変更
する。
【0031】図8は前述の様にして形成された絶縁膜5
をフォトリソグラフィーによりエッチング処理し、IT
O6と金属電極7をコンタクトさせるためのコンタクト
ホール9を形成する工程を示している。
をフォトリソグラフィーによりエッチング処理し、IT
O6と金属電極7をコンタクトさせるためのコンタクト
ホール9を形成する工程を示している。
【0032】次に図9に示すように金属電極7として例
えばAlをスパッタ法により成膜し、フォトリソグラフ
ィーによりパターニングすることにより本実施例の密着
型イメージセンサのセンサ部分の薄膜プロセスは終了す
る。 アルミニウムのパターニングの後、半導体層4の
端部を顕微鏡あるいはSEM等の手段を使用して、拡大
観察を行ったが、パターニング後にはアルミニウムが存
在せず、ビットセンサー間は十分な絶縁性が確保されて
いた。また、薄膜半導体4の端部10を覆って絶縁膜5
を設けてあるので、第1電極3と第2電極7間のこの部
分でのリークを抑えることができた。
えばAlをスパッタ法により成膜し、フォトリソグラフ
ィーによりパターニングすることにより本実施例の密着
型イメージセンサのセンサ部分の薄膜プロセスは終了す
る。 アルミニウムのパターニングの後、半導体層4の
端部を顕微鏡あるいはSEM等の手段を使用して、拡大
観察を行ったが、パターニング後にはアルミニウムが存
在せず、ビットセンサー間は十分な絶縁性が確保されて
いた。また、薄膜半導体4の端部10を覆って絶縁膜5
を設けてあるので、第1電極3と第2電極7間のこの部
分でのリークを抑えることができた。
【0033】この後50〜100μmの厚さの薄板ガラ
ス70を接着剤80で貼り付けてイメージセンサーは完
成する。図10の様に薄板ガラス70を貼り付ける前に
ポリイミドなどによる保護膜50を形成してもよい。
ス70を接着剤80で貼り付けてイメージセンサーは完
成する。図10の様に薄板ガラス70を貼り付ける前に
ポリイミドなどによる保護膜50を形成してもよい。
【0034】図4から10および図11に見られるよう
に、本発明により、薄膜半導体を挟んだ電極間でのショ
ートやリークが防止でき、さらに、センサービット間の
第2の電極同志でもショートやリークがなく、不良ビッ
トのない良好なイメージセンサを高い歩留りで実現する
ことができた。
に、本発明により、薄膜半導体を挟んだ電極間でのショ
ートやリークが防止でき、さらに、センサービット間の
第2の電極同志でもショートやリークがなく、不良ビッ
トのない良好なイメージセンサを高い歩留りで実現する
ことができた。
【0035】くわえて、光電変換領域上の透明電極上を
覆って絶縁膜を設けたため、透明電極の膜減り、腐食、
変色等の不良がなく、高生産歩留まりであり、低コスト
化に非常に有利である。
覆って絶縁膜を設けたため、透明電極の膜減り、腐食、
変色等の不良がなく、高生産歩留まりであり、低コスト
化に非常に有利である。
【0036】〔実施例2〕 本実施例においては、完全
密着型イメージセンサの光電変換素子と駆動用の薄膜ト
ランジスタを同一基板上に形成した。
密着型イメージセンサの光電変換素子と駆動用の薄膜ト
ランジスタを同一基板上に形成した。
【0037】図12から22〔実施例1〕と同様のイメ
ージセンサーの基板に搭載される相補型薄膜トランジス
ターの作製プロセスとそれに引き続いて作製される光電
変換素子部の作製プロセスを示した縦断面図である。
図12は絶縁基板上1にシリコン半導体膜101を30
0〜3000Åの厚さに公知の減圧CVD法にて形成
し、それを熱アニール処理を施して、結晶化させた膜を
フォトリソグラフィーを用い島状にパターニングした状
態を示す。この減圧CVD法による膜作製の条件は通常
の条件で行ったが、反応気体としてジシランを使用し、
基板温度500℃で膜作製をおこなった。
ージセンサーの基板に搭載される相補型薄膜トランジス
ターの作製プロセスとそれに引き続いて作製される光電
変換素子部の作製プロセスを示した縦断面図である。
図12は絶縁基板上1にシリコン半導体膜101を30
0〜3000Åの厚さに公知の減圧CVD法にて形成
し、それを熱アニール処理を施して、結晶化させた膜を
フォトリソグラフィーを用い島状にパターニングした状
態を示す。この減圧CVD法による膜作製の条件は通常
の条件で行ったが、反応気体としてジシランを使用し、
基板温度500℃で膜作製をおこなった。
【0038】さらにゲート酸化シリコン膜102をスパ
ッタ法により500〜2000Åの厚さに成膜した。こ
の時、スパッタリング反応気体としては、酸素100%
またはアルゴンと酸素の混合気体(酸素濃度80%以
上)としてゲイト絶縁膜の形成を行うと非常に良好な界
面特性を持つゲイト絶縁膜を実現することができた。
ッタ法により500〜2000Åの厚さに成膜した。こ
の時、スパッタリング反応気体としては、酸素100%
またはアルゴンと酸素の混合気体(酸素濃度80%以
上)としてゲイト絶縁膜の形成を行うと非常に良好な界
面特性を持つゲイト絶縁膜を実現することができた。
【0039】次に燐を高濃度ドーピングしたアモルファ
スシリコン膜103を1000Å〜3000Å成膜した
のち、図13の様にパターニングしてゲイト電極103
を作成した。
スシリコン膜103を1000Å〜3000Å成膜した
のち、図13の様にパターニングしてゲイト電極103
を作成した。
【0040】図14はこのような図13の状態の全面に
硼素を5×1014〜3×1015atoms /cm2 程度のドー
ズ量でイオン注入した工程である。これにより、Pチャ
ネルTFTのソース、ドレイン領域120、122を形
成する。 次にNチャネルTFTのソース、ドレイン領
域130、132を形成するために、PTFT領域上を
覆って、レジスト膜104などのイオン注入のマスクを
形成して、NMOSにしたい部分に燐をPTFT作製の
際注入した硼素の2倍から10倍のドーズ量でイオン注
入する(図15)。
硼素を5×1014〜3×1015atoms /cm2 程度のドー
ズ量でイオン注入した工程である。これにより、Pチャ
ネルTFTのソース、ドレイン領域120、122を形
成する。 次にNチャネルTFTのソース、ドレイン領
域130、132を形成するために、PTFT領域上を
覆って、レジスト膜104などのイオン注入のマスクを
形成して、NMOSにしたい部分に燐をPTFT作製の
際注入した硼素の2倍から10倍のドーズ量でイオン注
入する(図15)。
【0041】この後上記のように注入した不純物を50
0℃以上の温度で活性化し、さらに薄膜トランジスタの
特性を向上させるため水素化処理を施した。この水素化
処理は真空槽中にプラズマで水素原子を作り、その中に
薄膜トランジスターを暴露させる水素プラズマアニール
処理方法、あるいは200℃〜500℃の熱により水素
を拡散させる方法のいずれも効果が認められた。
0℃以上の温度で活性化し、さらに薄膜トランジスタの
特性を向上させるため水素化処理を施した。この水素化
処理は真空槽中にプラズマで水素原子を作り、その中に
薄膜トランジスターを暴露させる水素プラズマアニール
処理方法、あるいは200℃〜500℃の熱により水素
を拡散させる方法のいずれも効果が認められた。
【0042】図16は層間絶縁膜105として酸化シリ
コンを5000Å〜1.5μm成膜した工程を示す。層
間絶縁膜105としては酸化シリコンやPSG膜やBP
SG膜などが適し、これらは例えば常圧CVD法、減圧
CVD法、スパッタ法、などを用いて成膜している。ま
た、スパッタ法や光CVD法で500〜2000Å酸化
シリコンを成膜し、その上に液体シリカを用いて絶縁膜
を多数積層した構造としてもよい。
コンを5000Å〜1.5μm成膜した工程を示す。層
間絶縁膜105としては酸化シリコンやPSG膜やBP
SG膜などが適し、これらは例えば常圧CVD法、減圧
CVD法、スパッタ法、などを用いて成膜している。ま
た、スパッタ法や光CVD法で500〜2000Å酸化
シリコンを成膜し、その上に液体シリカを用いて絶縁膜
を多数積層した構造としてもよい。
【0043】次に〔実施例1〕と同様に光電変換層を作
製した工程を図17〜図21に示す。 この層間絶縁膜
105上に光電変換領域を形成する。
製した工程を図17〜図21に示す。 この層間絶縁膜
105上に光電変換領域を形成する。
【0044】この酸化珪素膜上にシリコンあるいは酸化
シリコン等のエッチャントに対しエッチング速度の十分
遅い金属3、例えばクロムをスパッタ法により1000
〜2000Å成膜した後にフォトリソグラフィープロセ
スにより、遮光層を兼ねた第1電極3をパターニングす
る。この状態を(F)に示す。この電極にはセンサー1
ビットに1個ずつ対応した光導入窓8が設けられてお
り、その他の部分の第1電極は遮光膜としての機能を有
している。
シリコン等のエッチャントに対しエッチング速度の十分
遅い金属3、例えばクロムをスパッタ法により1000
〜2000Å成膜した後にフォトリソグラフィープロセ
スにより、遮光層を兼ねた第1電極3をパターニングす
る。この状態を(F)に示す。この電極にはセンサー1
ビットに1個ずつ対応した光導入窓8が設けられてお
り、その他の部分の第1電極は遮光膜としての機能を有
している。
【0045】次に半導体層4を形成する。これは燐をド
ープしたN型炭化珪素半導体、不純物をドープしないI
型珪素半導体、ボロンをドープしたP型炭化珪素半導体
を公知のプラズマCVD法にて成膜したものである。膜
厚は、要求される電気特性例えば第2電極と第1電極の
間の容量やフォトダイオードのダイオードの特性が最適
になるように決定すればよく、P、N層は各々100〜
600Å、I層は3000Å〜1.2μmが適当であ
る。 次に、この上に透明導電膜であるITO6を70
0〜2000Å成膜し、所定の光電変換素子の寸法パタ
ーンにパターニングし、さらに先に成膜した半導体層を
ドライエッチングし、図18の状態を得た。
ープしたN型炭化珪素半導体、不純物をドープしないI
型珪素半導体、ボロンをドープしたP型炭化珪素半導体
を公知のプラズマCVD法にて成膜したものである。膜
厚は、要求される電気特性例えば第2電極と第1電極の
間の容量やフォトダイオードのダイオードの特性が最適
になるように決定すればよく、P、N層は各々100〜
600Å、I層は3000Å〜1.2μmが適当であ
る。 次に、この上に透明導電膜であるITO6を70
0〜2000Å成膜し、所定の光電変換素子の寸法パタ
ーンにパターニングし、さらに先に成膜した半導体層を
ドライエッチングし、図18の状態を得た。
【0046】次にこれらの上面に絶縁性の薄膜として、
窒化珪素膜140を光CVD法により、光電変換領域お
よび、TFT領域の全てに厚さ750Åに形成する。こ
の窒化珪素膜は実施例1と同様の機能を有すると同時に
TFT領域の保護膜として、作用し、TFTの電気的な
特性に影響を与える不純物(例えば、金属やアルカリ金
属)等のTFT領域への侵入を阻止する機能を有し、イ
メージセンサの信頼性向上に役立つ、また同時にITO
6上にも設けて、ITOの保護膜としての機能も有して
いる。この保護膜として本実施例では窒化珪素膜を利用
したが、この場合、その下地の層間絶縁膜とのエッチン
グレートの差が大きいためにきれいなコンタクトホール
が形成出来ない場合がある。そのため、層間絶縁膜の形
成温度を若干高くする又は窒化珪素膜の形成速度を早く
する等の工夫を行い、エッチングレートを揃えることで
きれいなコンタクトホールを形成することができる。
窒化珪素膜140を光CVD法により、光電変換領域お
よび、TFT領域の全てに厚さ750Åに形成する。こ
の窒化珪素膜は実施例1と同様の機能を有すると同時に
TFT領域の保護膜として、作用し、TFTの電気的な
特性に影響を与える不純物(例えば、金属やアルカリ金
属)等のTFT領域への侵入を阻止する機能を有し、イ
メージセンサの信頼性向上に役立つ、また同時にITO
6上にも設けて、ITOの保護膜としての機能も有して
いる。この保護膜として本実施例では窒化珪素膜を利用
したが、この場合、その下地の層間絶縁膜とのエッチン
グレートの差が大きいためにきれいなコンタクトホール
が形成出来ない場合がある。そのため、層間絶縁膜の形
成温度を若干高くする又は窒化珪素膜の形成速度を早く
する等の工夫を行い、エッチングレートを揃えることで
きれいなコンタクトホールを形成することができる。
【0047】図20は薄膜トランジスターと配線薄膜第
2電極を接触させるためのコンタクトホールを形成する
工程である。このときITO6と配線薄膜第2電極、お
よび配線薄膜第2電極と薄膜第1電極とを接触させるた
めのコンタクトホールが同時に形成されるようにマスク
を設計してあるため、本発明の絶縁膜を形成したことに
よるフォトマスク数の増加はない。前述の様にして形成
された絶縁膜140をフォトリソグラフィーによりエッ
チング処理し、ITO6と金属電極7をコンタクトさせ
るためのコンタクトホール9を形成する工程を示してい
る。同時にTFTのソース、ドレイン領域の電極形成の
為に同様にコンタクトホール160をTFTの不純物領
域の各々に設ける。
2電極を接触させるためのコンタクトホールを形成する
工程である。このときITO6と配線薄膜第2電極、お
よび配線薄膜第2電極と薄膜第1電極とを接触させるた
めのコンタクトホールが同時に形成されるようにマスク
を設計してあるため、本発明の絶縁膜を形成したことに
よるフォトマスク数の増加はない。前述の様にして形成
された絶縁膜140をフォトリソグラフィーによりエッ
チング処理し、ITO6と金属電極7をコンタクトさせ
るためのコンタクトホール9を形成する工程を示してい
る。同時にTFTのソース、ドレイン領域の電極形成の
為に同様にコンタクトホール160をTFTの不純物領
域の各々に設ける。
【0048】次に、不純物領域との電気的な接続を良好
にするため、1/100HFにて、酸処理を行い、表面
に形成されているナチュラルオキサイドを除去する。
本発明では、絶縁膜140が設けられているため、この
酸処理後でも、半導体膜4の端部には凹部が発生してい
ない。
にするため、1/100HFにて、酸処理を行い、表面
に形成されているナチュラルオキサイドを除去する。
本発明では、絶縁膜140が設けられているため、この
酸処理後でも、半導体膜4の端部には凹部が発生してい
ない。
【0049】次に図21に示すように金属電極7として
例えばAlをスパッタ法により成膜し、フォトリソグラ
フィーによりパターニングすることにより本実施例の密
着型イメージセンサのセンサ部分の薄膜プロセスは終了
する。
例えばAlをスパッタ法により成膜し、フォトリソグラ
フィーによりパターニングすることにより本実施例の密
着型イメージセンサのセンサ部分の薄膜プロセスは終了
する。
【0050】この後50〜100μmの厚さの薄板ガラ
ス111を接着剤110で貼り付けてイメージセンサー
は完成する。図22の様に薄板ガラス111を貼り付け
る前にポリイミドなどによる保護膜109を形成しても
よい。
ス111を接着剤110で貼り付けてイメージセンサー
は完成する。図22の様に薄板ガラス111を貼り付け
る前にポリイミドなどによる保護膜109を形成しても
よい。
【0051】このようにして作製されたイメージセンサ
ーは生産歩留まりが高いうえにTFTによる駆動回路が
すでに基板上に構成されているためにコストが極めて安
く密着型イメージセンサを作製することができた。
ーは生産歩留まりが高いうえにTFTによる駆動回路が
すでに基板上に構成されているためにコストが極めて安
く密着型イメージセンサを作製することができた。
【0052】
【発明の効果】光電変換素子を構成する薄膜第2電極と
半導体薄膜の間、もしくは半導体薄膜と薄膜第1電極の
間の少なくとも一方に、一部を除いて絶縁膜を形成する
ことによって、半導体薄膜層に発生したピンホール等に
よる薄膜電極間のリーク電流発生やショート等の不良を
殆ど発生しない程度まで大幅に減少させることが可能と
なった。
半導体薄膜の間、もしくは半導体薄膜と薄膜第1電極の
間の少なくとも一方に、一部を除いて絶縁膜を形成する
ことによって、半導体薄膜層に発生したピンホール等に
よる薄膜電極間のリーク電流発生やショート等の不良を
殆ど発生しない程度まで大幅に減少させることが可能と
なった。
【0053】前記光電変換素子を同じ基板上に作製され
た薄膜トランジスタで構成された回路に接続することに
より、外付け回路の少ない低コストのイメージセンサー
を、高歩留まりで作製することが出来た。
た薄膜トランジスタで構成された回路に接続することに
より、外付け回路の少ない低コストのイメージセンサー
を、高歩留まりで作製することが出来た。
【0054】半導体薄膜のパターン端部を前記絶縁膜で
被覆することにより、パターンの段差に電極材料が残ら
なくなったため、センサービット間でのリーク電流が1
0-6A台から10-11 A台へと大幅に減少し、また、薄
膜半導体の端部付近での第1電極と第2電極間のリーク
電流も減少した。
被覆することにより、パターンの段差に電極材料が残ら
なくなったため、センサービット間でのリーク電流が1
0-6A台から10-11 A台へと大幅に減少し、また、薄
膜半導体の端部付近での第1電極と第2電極間のリーク
電流も減少した。
【0055】さらにまた、透明導電膜を前記絶縁膜で被
覆することにより、レジスト剥離液や、電極材料のエッ
チング液による膜減り、着色、腐食などの不良が原理的
に起こらなくなったためプロセスマージンが増加し、生
産歩留まりが向上した。
覆することにより、レジスト剥離液や、電極材料のエッ
チング液による膜減り、着色、腐食などの不良が原理的
に起こらなくなったためプロセスマージンが増加し、生
産歩留まりが向上した。
【0056】加えて、TFT領域上に形成された絶縁膜
がTFT領域への不純物のブロッキング層としての機能
を有するので、信頼性が向上した。
がTFT領域への不純物のブロッキング層としての機能
を有するので、信頼性が向上した。
【図1】 本発明のある実施形態による構造の概略断面
図を示す。
図を示す。
【図2】 従来の装置の様子を示す概略図である。
【図3】 従来の装置の様子を示す概略図である。
【図4】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程の概略断面図を示す。
メージセンサーの作製工程の概略断面図を示す。
【図5】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程の概略断面図を示す。
メージセンサーの作製工程の概略断面図を示す。
【図6】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程の概略断面図を示す。
メージセンサーの作製工程の概略断面図を示す。
【図7】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程の概略断面図を示す。
メージセンサーの作製工程の概略断面図を示す。
【図8】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程の概略断面図を示す。
メージセンサーの作製工程の概略断面図を示す。
【図9】 本発明のある実施形態による構造を有するイ
メージセンサーの作製工程の概略断面図を示す。
メージセンサーの作製工程の概略断面図を示す。
【図10】 本発明のある実施形態による構造を有する
イメージセンサーの作製工程の概略断面図を示す。
イメージセンサーの作製工程の概略断面図を示す。
【図11】 本発明のある実施形態による構造の概略平
面図を示す。
面図を示す。
【図12】 本発明のある実施形態による構造を有する
イメージセンサーの作製工程の概略断面図を示す。
イメージセンサーの作製工程の概略断面図を示す。
【図13】 本発明のある実施形態による構造を有する
イメージセンサーの作製工程の概略断面図を示す。
イメージセンサーの作製工程の概略断面図を示す。
【図14】 本発明のある実施形態による構造を有する
イメージセンサーの作製工程の概略断面図を示す。
イメージセンサーの作製工程の概略断面図を示す。
【図15】 本発明のある実施形態による構造を有する
イメージセンサーの作製工程の概略断面図を示す。
イメージセンサーの作製工程の概略断面図を示す。
【図16】 本発明のある実施形態による構造を有する
イメージセンサーの作製工程の概略断面図を示す。
イメージセンサーの作製工程の概略断面図を示す。
【図17】 本発明のある実施形態による構造を有する
イメージセンサーの作製工程の概略断面図を示す。
イメージセンサーの作製工程の概略断面図を示す。
【図18】 本発明のある実施形態による構造を有する
イメージセンサーの作製工程の概略断面図を示す。
イメージセンサーの作製工程の概略断面図を示す。
【図19】 本発明のある実施形態による構造を有する
イメージセンサーの作製工程の概略断面図を示す。
イメージセンサーの作製工程の概略断面図を示す。
【図20】 本発明のある実施形態による構造を有する
イメージセンサーの作製工程の概略断面図を示す。
イメージセンサーの作製工程の概略断面図を示す。
【図21】 本発明のある実施形態による構造を有する
イメージセンサーの作製工程の概略断面図を示す。
イメージセンサーの作製工程の概略断面図を示す。
【図22】 本発明のある実施形態による構造を有する
イメージセンサーの作製工程の概略断面図を示す。
イメージセンサーの作製工程の概略断面図を示す。
1───基板
3───第1電極
4───半導体層
5───絶縁膜
6───透明電極(第2電極)
7───金属電極(第2電極)
50───保護膜
60───接着剤
70───薄板ガラス
101───シリコン半導体
102───ゲイト酸化膜
103───ゲイト電極
104───レジスト(マスク)
105───層間絶縁膜
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7,DB名)
H01L 29/786
H01L 21/316
H01L 27/146
H01L 31/10
H04N 1/028
Claims (9)
- 【請求項1】 透光性の絶縁表面上に複数の光導入窓を
有する遮光性の第1の電極と、 前記第1の電極上に形成され、前記光導入窓に重なる開
口を複数有する半導体層と、 前記半導体層上に形成され、互いに異なる前記光導入窓
に対応して配置された、透明導電材料でなる複数の導電
層と、 複数の前記導電層それぞれの上にコンタクトホールを有
し、前記半導体層の上面及び複数の前記導電層の上面と
接し、且つ前記第1の電極、前記半導体層及び複数の前
記導電層を覆う絶縁膜と、 前記絶縁膜上に形成され、さらに前記コンタクトホール
において、互いに異なる前記導電層に接する複数の第2
の電極と、を有するイメージセンサであって、 複数の前記第2の電極は、それぞれ、前記半導体層上に
前記導電層が設けられていない領域を経て前記半導体層
が設けられていない領域に至るように設けられているこ
とを特徴とするイメージセンサ。 - 【請求項2】 請求項1において、前記透明導電材料は
ITOであることを特徴とするイメージセンサ。 - 【請求項3】 請求項1又は請求項2において、前記半
導体層はP層、I層及びN層を積層してなる半導体層で
あることを特徴とするイメージセンサ。 - 【請求項4】 請求項1〜請求項3のいずれか1項にお
けるイメージセンサを用いたことを特徴とするファクシ
ミリ。 - 【請求項5】 請求項1〜請求項3のいずれか1項にお
けるイメージセンサを用いたことを特徴とするイメージ
スキャナ。 - 【請求項6】 請求項1〜請求項3のいずれか1項にお
けるイメージセンサを用いたことを特徴とするデジタル
複写機。 - 【請求項7】 透光性の絶縁表面上に、複数の光導入窓
を有する遮光性の第1の電極を形成し、 前記第1の電極上に、前記光導入窓に重なる開口を複数
有する半導体層を形成し、 前記半導体層上に、互いに異なる前記光導入窓に対応し
て配置された、透明導電材料でなる複数の導電層を形成
し、前記半導体層の上面及び複数の前記導電層の上面と接
し、且つ 前記第1の電極、前記半導体層及び複数の前記
導電層を覆う絶縁膜を形成し、 前記絶縁膜の前記導電層上に位置する領域に、それぞれ
コンタクトホールを形成し、 前記絶縁膜上に、前記コンタクトホールにおいて互いに
異なる前記導電層に接する複数の第2の電極を形成する
ことを含むイメージセンサの作製方法であって、 複数の前記第2の電極は、それぞれ、前記半導体層上に
前記導電層が設けられていない領域を経て前記半導体層
が設けられていない領域に至るように形成したことを特
徴とするイメージセンサの作製方法。 - 【請求項8】 請求項7において、前記透明導電材料に
ITOを用いることを特徴とするイメージセンサの作製
方法。 - 【請求項9】 請求項7又は請求項8において、前記半
導体層はP層、I層及びN層を積層して形成することを
特徴とするイメージセンサの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36868499A JP3403986B2 (ja) | 1991-03-18 | 1999-12-27 | イメージセンサ及びその作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3080801A JP3059514B2 (ja) | 1991-03-18 | 1991-03-18 | 光電変換装置ならびにイメージセンサおよびそれらの作製方法 |
JP36868499A JP3403986B2 (ja) | 1991-03-18 | 1999-12-27 | イメージセンサ及びその作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3080801A Division JP3059514B2 (ja) | 1991-03-18 | 1991-03-18 | 光電変換装置ならびにイメージセンサおよびそれらの作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000200785A JP2000200785A (ja) | 2000-07-18 |
JP3403986B2 true JP3403986B2 (ja) | 2003-05-06 |
Family
ID=26421781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36868499A Expired - Fee Related JP3403986B2 (ja) | 1991-03-18 | 1999-12-27 | イメージセンサ及びその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3403986B2 (ja) |
-
1999
- 1999-12-27 JP JP36868499A patent/JP3403986B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000200785A (ja) | 2000-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8097927B2 (en) | Highly sensitive photo-sensing element and photo-sensing device using the same | |
US20080142920A1 (en) | Highly sensitive photo-sensing element and photo-sensing device using the same | |
TW200521540A (en) | Display device and photoelectric converter | |
US8735893B2 (en) | Visible sensing transistor, display panel and manufacturing method thereof | |
JPS60161664A (ja) | 密着型二次元画像読取装置 | |
US4796072A (en) | Solid-state imaging device with potential barriers between pixels | |
KR100265871B1 (ko) | 반도체 장치와 그 제조방법 | |
CN101494256B (zh) | X射线感测器及其制作方法 | |
JP3059514B2 (ja) | 光電変換装置ならびにイメージセンサおよびそれらの作製方法 | |
US6459132B1 (en) | Image sensing device and production process thereof | |
JP3410411B2 (ja) | イメージセンサ及びその作製方法 | |
JPH1187683A (ja) | 電子機器およびその作製方法 | |
EP0449585B1 (en) | Thin film semiconductor device | |
JP3403986B2 (ja) | イメージセンサ及びその作製方法 | |
JP3207448B2 (ja) | 画像読み取り装置 | |
JPS6292364A (ja) | 半導体デバイスおよびその製造方法 | |
JPH05136386A (ja) | イメージセンサ | |
JP2000200897A (ja) | 半導体装置およびその作製方法 | |
JP2000188403A (ja) | 半導体装置の作製方法 | |
JP3164602B2 (ja) | 光センサの製造方法 | |
JP3247119B2 (ja) | イメージセンサー | |
JP2603285B2 (ja) | 光導電型イメージセンサの製造方法 | |
JPH05315591A (ja) | Ccd撮像素子の光電子読み出し部の形成方法 | |
JP3404025B2 (ja) | イメージセンサー | |
KR840001604B1 (ko) | 고체촬상소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |