JP3402242B2 - Active matrix type liquid crystal display device and driving method thereof - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置及びその駆動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device and a driving method thereof.

【０００２】[0002]

【従来の技術】TN（Twisted Nematic）モードのアクテ
ィブマトリクス型液晶表示装置は、他のモードを利用す
る液晶表示装置に比べ高いコントラスト比が得られるこ
とから、ノートPCのディスプレイの様な直視型液晶表示
装置や、プロジェクタのライトバルブの様な投写型液晶
表示装置などに幅広く使われている。2. Description of the Related Art A TN (Twisted Nematic) mode active matrix type liquid crystal display device has a higher contrast ratio than a liquid crystal display device using other modes. Widely used in display devices and projection-type liquid crystal display devices such as light valves in projectors.

【０００３】また、アクティブ素子であるTFT（Thin Fi
lm Transistor）としてpoly-Si（ポリシリコン）TFTを
用いた場合、画素マトリクスのデータ線、ゲート線を駆
動するデータドライバ回路やゲートドライバ回路を画素
と同一の基板上に作製できる。特に、データドライバ回
路としてサンプル・ホルダとアンプを内蔵したものは、
液晶表示装置を駆動する外部回路をより簡素化でき、さ
らに高精細、大面積液晶表示装置を高速に駆動できるこ
とから盛んに研究がなされている。In addition, a TFT (Thin Fi
When a poly-Si (polysilicon) TFT is used as an lm transistor, a data driver circuit for driving a data line and a gate line of a pixel matrix and a gate driver circuit can be formed on the same substrate as a pixel. In particular, the one with a built-in sample holder and amplifier as a data driver circuit,
Since the external circuit for driving the liquid crystal display device can be further simplified and a high-definition, large-area liquid crystal display device can be driven at high speed, much research has been done.

【０００４】このような液晶表示装置の従来例を図１４
に示す。これは画素TFT Mpと画素容量Clc、蓄積容量Cst
からなる画素PIXが縦横に配置された画素マトリクス１
と、画素マトリクス１のデータ線DBを駆動するデータド
ライバ回路２、及び、ゲート線GAを駆動するゲートドラ
イバ回路３が、画素マトリクス１と同一のTFT基板上に
作製されたものである。また、このTFT基板と液晶を挟
んで対峙する対向基板には、全ての画素に共通な対向電
極が形成されており、その対向電極には外部からVcomと
いう電位が供給される（いずれも図示略）。A conventional example of such a liquid crystal display device is shown in FIG.
Shown in. This is pixel TFT Mp, pixel capacity Clc, storage capacity Cst
Pixel matrix 1 in which pixels PIX consisting of
The data driver circuit 2 that drives the data line DB of the pixel matrix 1 and the gate driver circuit 3 that drives the gate line GA are manufactured on the same TFT substrate as the pixel matrix 1. In addition, a counter electrode common to all pixels is formed on a counter substrate facing the TFT substrate with a liquid crystal interposed therebetween, and a potential Vcom is supplied to the counter electrode from the outside (both are not shown). ).

【０００５】TFT基板上に作製されたデータドライバ回
路２は、走査回路と、TFT Msp、容量Cspとで構成され走
査回路の出力SMPでビデオ信号配線SIGの電圧を順次サン
プリングするサンプルホールド回路、サンプルホールド
回路の電圧を保持容量Ctrに転送するTFT Mtr、保持容量
CtrをリセットするTFT Mrsで構成される保持部、この保
持部に保持された電圧をデータ線に書き込むアンプAmp
とで構成されている。The data driver circuit 2 formed on the TFT substrate is composed of a scanning circuit, a TFT Msp, and a capacitor Csp, and a sample hold circuit for sampling the voltage of the video signal wiring SIG sequentially by the output SMP of the scanning circuit. TFT Mtr that transfers the voltage of the hold circuit to the holding capacitor Ctr, holding capacitor
A holding unit composed of TFT Mrs that resets Ctr, an amplifier Amp that writes the voltage held in this holding unit to the data line
It consists of and.

【０００６】この液晶表示装置の駆動方法を図１５に示
すタイミングチャートを用いて説明する。液晶に入力さ
れる映像信号は、液晶表示装置の１行分ずつ１水平期間
ごとに基準クロックCdotに同期して順次印加される。走
査回路は、基準クロックCdotに同期してサンプリングパ
ルスSMPを順次出力させていく。すると、ビデオ信号配
線SIGに印加された電圧が順次サンプルホールド回路に
サンプリングされる。A method of driving this liquid crystal display device will be described with reference to the timing chart shown in FIG. The video signal input to the liquid crystal is sequentially applied in synchronization with the reference clock Cdot for each horizontal period for each row of the liquid crystal display device. The scanning circuit sequentially outputs the sampling pulse SMP in synchronization with the reference clock Cdot. Then, the voltage applied to the video signal wiring SIG is sequentially sampled by the sample hold circuit.

【０００７】１行分の映像信号がサンプリングされた後
に、TFT Mtrが導通することで、全てのサンプルホール
ド回路にサンプリングされた映像信号が、同時に保持部
に転送される。ここで、この転送が行われる直前に保持
容量CtrはTFT Mrsによりリセットされる。すると、アン
プは一斉に全てのデータ線DBに保持部に転送された映像
信号を書き込む。After the video signals for one row are sampled, the TFT Mtr becomes conductive, and the video signals sampled by all the sample and hold circuits are simultaneously transferred to the holding section. Here, the storage capacitor Ctr is reset by the TFT Mrs immediately before this transfer is performed. Then, the amplifier simultaneously writes the video signals transferred to the holding unit to all the data lines DB.

【０００８】ここで、このときゲート線GAnが画素TFT M
pを導通状態にする電圧であるとすると、データ線DBに
書き込まれた映像信号が、画素TFT Mpを通して画素容量
Clcと蓄積容量Cstに書き込まれる。このような動作を全
ての画素行に対して行うことで、２次元の映像を表示さ
せることができる。At this time, the gate line GAn is changed to the pixel TFT M
If it is a voltage that makes p conductive, the video signal written to the data line DB will pass through the pixel TFT Mp
It is written in Clc and the storage capacity Cst. By performing such an operation for all pixel rows, a two-dimensional image can be displayed.

【０００９】[0009]

【発明が解決しようとする課題】しかしながら、この従
来の液晶表示装置では以下のような問題点があった。第
一に、データドライバ回路のアンプAmpはデータ線の数
と同数以上必要となるが、これらアンプAmpにオフセッ
トばらつきが生じた場合、画素に印加される映像信号に
ばらつき成分が加算され正しい電圧が書き込まれなくな
るという問題点である。液晶画素に入力される映像信号
電圧のばらつきの許容値は数十mV以下といわれており、
poly-Si TFTによるアンプAmpでばらつきを数十mV以下に
抑えることは、TFTの閾値電圧等のばらつきからきわめ
て困難となる。However, this conventional liquid crystal display device has the following problems. First, the number of amplifiers Amp of the data driver circuit is equal to or greater than the number of data lines, but if offset variations occur in these amplifiers Amp , the variation component is added to the video signal applied to the pixel and the correct voltage is obtained. The problem is that it will not be written. It is said that the allowable value of the variation of the video signal voltage input to the liquid crystal pixel is several tens of mV or less.
Amplifier with poly-Si TFT Amp less than tens of mV
It is extremely difficult to suppress it due to variations in the threshold voltage of the TFT.

【００１０】第二に、液晶表示装置では液晶に印加され
る電圧の極性がフレーム毎に変化するように駆動する交
流駆動を行う必要があるのだが、そのために映像信号と
して対向電極に対して正極性となる信号と、負極性とな
る信号を生成する必要がある。Secondly, in the liquid crystal display device, it is necessary to carry out AC driving so that the polarity of the voltage applied to the liquid crystal changes for each frame. Therefore, as a video signal, a positive voltage is applied to the counter electrode. It is necessary to generate a negative polarity signal and a negative polarity signal.

【００１１】図１６はある画素にフレームn-1に黒、nに
白、n+1に白、を表示するときの映像信号を示したもの
である。このように、同じ白を表示させる場合でも、フ
レームnとn+1とでは、対向電極の電位Vcomに対して極性
が反転するように異なる電圧を印加しなければならな
い。このように２つの極性の映像信号を生成するため
に、外部回路が複雑化するという問題点があった。FIG. 16 shows a video signal for displaying black in a frame n-1, white in n, and white in n + 1 on a pixel. Thus, even when displaying the same white, different voltages must be applied between the frames n and n + 1 so that the polarities are inverted with respect to the potential Vcom of the counter electrode. Thus, there is a problem in that the external circuit is complicated because the video signals of two polarities are generated.

【００１２】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、データドライバ回
路のアンプのオフセット電圧のばらつきによる影響を抑
制し、また、回路構成の簡略化を図ることの可能なアク
ティブマトリクス型液晶表示装置及びその駆動方法を提
供する点にある。The present invention has been made in view of these problems, and an object thereof is to suppress the influence of variations in the offset voltage of the amplifier of the data driver circuit and to simplify the circuit configuration. An object is to provide an active matrix type liquid crystal display device and a driving method thereof that can be achieved.

【００１３】[0013]

【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。本発明の請求項１に
記載の発明の要旨は、複数のデータ信号線と、これらデ
ータ信号線に交差して設けられた複数のゲート信号線
と、これらデータ信号線及びゲート信号線の交差部近傍
に設けられ、マトリクス状に配置された画素とを備える
アクティブマトリクス型液晶表示装置において、前記画
素は複数の副画素からなり、各副画素は異なる前記デー
タ信号線に接続され、さらに、前記副画素には１画素行
分の映像信号が入力される１水平期間内において異なる
信号が供給され、１つのアンプで駆動される前記複数の
データ信号線は、１画素を形成する前記複数の副画素に
接続されたデータ信号線であり、前記副画素がそれぞれ
異なる前記データ信号線に接続されることで前記画素の
それぞれが異なる複数の前記データ信号線に接続された
構成を有し、前記副画素のそれぞれがＴＦＴを備えるこ
とで前記画素のそれぞれが前記副画素と同数の前記ＴＦ
Ｔを備えた構成となっており、当該画素のそれぞれの対
向電極が画素毎に分かれ前記副画素と重なる面積毎に分
離されたパターンとなっており、１画素を形成する前記
複数の副画素に接続された前記データ信号線を駆動する
駆動回路は、前記画素のそれぞれに接続された前記複数
のデータ信号線を１つのアンプで駆動するために、当該
アンプと前記データ信号線の間にそれぞれ１つずつのス
イッチが設けられていることを特徴とするアクティブマ
トリクス型液晶表示装置に存する。本発明の請求項２に
記載の発明の要旨は、複数のデータ信号線と、これらデ
ータ信号線に交差して設けられた複数のゲート信号線
と、これらデータ信号線及びゲート信号線の交差部近傍
に設けられ、マトリクス状に配置された画素とを備える
アクティブマトリクス型液晶表示装置において、前記画
素は２つの画素トランジスタを備えるとともに各画素列
毎に２本の前記データ信号線を有し、これら２本のデー
タ信号線は前記画素トランジスタのそれぞれに接続さ
れ、各画素列毎の２本の前記データ信号線には、基準電
圧または映像信号のいずれかがそれぞれ供給され、２つ
の画素トランジスタのそれぞれには、２つで１画素を構
成する画素電極のいずれかが接続されるとともに、液晶
層を挟んで前記画素電極に対峙する 対向基板の画素電極
が前記各画素毎に電気的に分離され、２つの前記画素電
極と重なるように配置されていることを特徴とするアク
ティブマトリクス型液晶表示装置に存する。本発明の請
求項３に記載の発明の要旨は、前記データ信号線を駆動
するデータドライバ回路を備え、このデータドライバ回
路は、１画素行分の前記映像信号を保持、出力するサン
プル・ホルダと、画素列の数と同数以上のアンプからな
るアンプアレイと、前記各アンプの入力を前記サンプル
・ホルダからの出力または前記基準電圧のいずれかに択
一的に切り替えるスイッチアレイと、前記アンプの出力
を２分配して前記画素列毎の２本の前記データ信号線に
供給するとともに、これら前記データ信号線と前記アン
プとの導通を制御するスイッチアレイとを備えることを
特徴とする請求項２に記載のアクティブマトリクス型液
晶表示装置に存する。本発明の請求項４に記載の発明の
要旨は、前記データドライバ回路はポリシリコン薄膜ト
ランジスタまたは単結晶シリコントランジスタを備える
ことを特徴とする請求項３記載のアクティブマトリクス
型液晶表示装置に存する。本発明の請求項５に記載の発
明の要旨は、前記データドライバ回路及び前記ゲート信
号線を駆動するゲートドライバ回路が前記画素とともに
同一の基板上に形成されていることを特徴とする請求項
３または４記載のアクティブマトリクス型液晶表示装置
に存する。本発明の請求項６に記載の発明の要旨は、１
画素行分の映像信号が入力される１水平期間を２分割
し、一方の期間において、前記画素列毎の２本のデータ
信号線の双方に前記基準電圧を印加し、他方の期間にお
いて前記映像信号を２本のデータ信号線のいずれか一方
にのみ印加し、前記１水平期間中において、表示すべき
前記画素行のゲート信号線の電位を、そのゲート信号線
に接続された画素トランジスタが導通状態となる電位に
する、請求項２に記載の構成を有するアクティブマトリ
クス型液晶表示装置を駆動する方法であって、共通の前
記ゲート信号線に接続された画素行に映像信号対応する
信号が供給される期間を１水平期間とした場合に当該１
水平期間を２つの期間に分割し、当該２つの期間とも画
素行にある前記ＴＦＴを導通状態とし、当該２つの期間
の初めの期間で各画素列を駆動する前記アンプが、各画
素列に接続された前記複数のデータ信号線に基準電圧を
書き込み、当該２つの期間の後半の期間に各画素列に接
続された前記複数のデータ信号線の内の１本の前記デー
タ信号線にのみ、映像信号を書き込むことを特徴とする
アクティブマトリクス型液晶表示装置の駆動方法に存す
る。本発明の請求項７に記載の発明の要旨は、前記映像
信号が印加される前記データ信号線をフレーム単位で切
り替えることを特徴とする請求項６記載のアクティブマ
トリクス型液晶表示装置の駆動方法に存する。本発明の
請求項８に記載の発明の要旨は、前記映像信号が印加さ
れる前記データ信号線を前記画素行毎で切り替えること
を特徴とする請求項６または７記載のアクティブマトリ
クス型液晶表示装置の駆動方法に存する。本発明の請求
項９に記載の発明の要旨は、前記データ信号線を駆動す
るデータドライバ回路を備え、前記１水平期間はこのデ
ータドライバ回路の出力周期であることを特徴とする請
求項６〜８のいずれかに記載のアクティブマトリクス型
液晶表示装置の駆動方法に存する。The present invention has the following constitution in order to solve the above problems. The gist of the invention according to claim 1 of the present invention is to provide a plurality of data signal lines, a plurality of gate signal lines provided to intersect these data signal lines, and an intersection of these data signal lines and gate signal lines. In an active matrix liquid crystal display device provided with pixels arranged in a matrix in the vicinity thereof, the pixel is composed of a plurality of sub-pixels, each sub-pixel is connected to the different data signal line, and the sub-pixel is further connected. Different signals are supplied to the pixels within one horizontal period in which a video signal for one pixel row is input, and the plurality of data signal lines driven by one amplifier are the plurality of sub-pixels forming one pixel. Data signal lines connected to the sub-pixels, and the sub-pixels are connected to different data signal lines, so that each of the pixels is connected to a plurality of different data signal lines. It has formed, wherein the TF respectively in the same number as that of said sub-pixels of the pixel by each sub-pixel comprises a TFT
The counter electrode of the pixel has a pattern in which each counter electrode is divided for each pixel and for each area overlapping the sub-pixel, and the plurality of sub-pixels forming one pixel are formed. The drive circuit for driving the connected data signal line is configured to drive the plurality of data signal lines connected to each of the pixels by one amplifier, and to drive each of the plurality of data signal lines by one amplifier. The present invention resides in an active matrix type liquid crystal display device characterized in that each switch is provided. Claim 2 of the present invention
The gist of the described invention is to provide a plurality of data signal lines and these data signal lines.
Gate signal lines that intersect the data signal lines
And near the intersection of these data signal lines and gate signal lines
And pixels arranged in a matrix.
In an active matrix liquid crystal display device,
The pixel has two pixel transistors and each pixel column
Each has two data signal lines, and these two data signal lines are
Signal line is connected to each of the pixel transistors.
A reference voltage is applied to the two data signal lines for each pixel column.
Either pressure or video signal is supplied respectively and two
Each of the pixel transistors in
Is connected to one of the pixel electrodes
Pixel electrode of the counter substrate facing the pixel electrode with a layer in between
Are electrically separated for each pixel, and
An actuator characterized by being arranged so as to overlap the poles.
It exists in the active matrix type liquid crystal display device. A third aspect of the present invention provides a data driver circuit for driving the data signal line, the data driver circuit including a sample holder for holding and outputting the video signal for one pixel row. An amplifier array consisting of amplifiers equal to or more than the number of pixel columns, a switch array that selectively switches the input of each amplifier to either the output from the sample holder or the reference voltage, and the output of the amplifier the supplies to two of the data signal lines for every two dispensing to the pixel columns, to claim 2, characterized in that it comprises a switch array for controlling conduction between these said data signal line and the amplifier It exists in the active matrix type liquid crystal display device described. A fourth aspect of the present invention resides in the active matrix type liquid crystal display device according to the third aspect, wherein the data driver circuit includes a polysilicon thin film transistor or a single crystal silicon transistor. According to a fifth aspect of the present invention, the data driver circuit and the gate driver circuit for driving the gate signal line are formed on the same substrate together with the pixel.
The present invention resides in the active matrix liquid crystal display device described in 3 or 4 . The gist of the invention according to claim 6 of the present invention is 1
One horizontal period in which a video signal for a pixel row is input is divided into two, the reference voltage is applied to both of the two data signal lines for each pixel column in one period, and the video in the other period. The signal is applied to only one of the two data signal lines, and the potential of the gate signal line of the pixel row to be displayed is made conductive by the pixel transistor connected to the gate signal line during the one horizontal period. A method for driving an active matrix type liquid crystal display device having a configuration according to claim 2, wherein a potential corresponding to a video signal is supplied to a pixel row connected to the common gate signal line. If the horizontal period is 1
The horizontal period is divided into two periods, the TFTs in the pixel rows are made conductive in both the two periods, and the amplifier that drives each pixel column in the first period of the two periods is connected to each pixel column. A reference voltage is written to the plurality of data signal lines that have been stored, and only one of the plurality of data signal lines connected to each pixel column in the latter half of the two periods has a video image. A driving method of an active matrix type liquid crystal display device characterized by writing a signal. A seventh aspect of the present invention is the method for driving an active matrix type liquid crystal display device according to the sixth aspect, wherein the data signal line to which the video signal is applied is switched in a frame unit. Exist. The invention according to claim 8 of the present invention is characterized in that the data signal line to which the video signal is applied is switched for each pixel row, and the active matrix liquid crystal display device according to claim 6 or 7. It depends on the driving method. The invention according to claim 9 of the present invention includes a data driver circuit for driving the data signal line, and the one horizontal period is an output cycle of the data driver circuit . The method for driving an active matrix type liquid crystal display device according to any one of 8 ).

【００１４】[0014]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings.

【００１５】（第１実施形態） 図１に本実施形態のアクティブマトリクス型液晶表示装
置とデータドライバ回路の構成図を示す。First Embodiment FIG. 1 shows a block diagram of an active matrix type liquid crystal display device and a data driver circuit of this embodiment.

【００１６】本実施形態の液晶表示装置の画素マトリク
ス１０を構成する各画素PIXは、２つの画素TFT Mpa，Mp
bと２つの画素電極と対向電極とで構成される２つの画
素容量Clca，Clcbと２つの蓄積容量Csa，Csbとで構成さ
れる。この液晶表示装置は各画素列毎に２つのデータ線
DBA，DBBを有し、各画素の画素TFT Mpaのドレイン端子
はデータ線DBAに接続され、画素TFT Mpbのドレイン端子
はデータ線DBBに接続されている。また、画素TFT Mpa，
Mpbのゲート端子は画素行毎に設けられたゲート線GAに
接続されている。データ線DBA，DBBに接続された容量Cp
a，Cpbはそれぞれ各データ線DBA，DBBとゲート線GA等と
のオーバーラップによる寄生容量を示している。Each pixel PIX forming the pixel matrix 10 of the liquid crystal display device of the present embodiment is composed of two pixels TFT Mpa and Mp.
It is composed of two pixel capacitors Clca , Clcb and two storage capacitors Csa , Csb composed of b, two pixel electrodes and a counter electrode. This liquid crystal display device has two data lines for each pixel column.
It has DBA and DBB, the drain terminal of the pixel TFT Mpa of each pixel is connected to the data line DBA, and the drain terminal of the pixel TFT Mpb is connected to the data line DBB. Also, the pixel TFT Mpa,
The gate terminal of Mpb is connected to a gate line GA provided for each pixel row. Capacitance Cp connected to data lines DBA and DBB
a and Cpb represent the parasitic capacitance due to the overlap between the data lines DBA and DBB and the gate line GA, respectively.

【００１７】図２はこの液晶表示装置の１画素分のレイ
アウトを模式的に表したものである。画素容量Cpa，Cpb
はそれぞれ、TFT基板画素電極Aと対向基板画素電極との
オーバーラップ、TFT基板画素電極Bと対向基板画素電極
とのオーバーラップで形成される。FIG. 2 schematically shows the layout of one pixel of this liquid crystal display device. Pixel capacity Cpa , Cpb
Are formed by the overlap between the TFT substrate pixel electrode A and the counter substrate pixel electrode, and the overlap between the TFT substrate pixel electrode B and the counter substrate pixel electrode, respectively.

【００１８】図３に、図２の点線部の断面を示す。対向
基板画素電極は画素毎に分離され周囲の対向基板画素電
極とは電気的に分離されている。この様な構成の場合、
画素容量ClcaとClcbは対向基板画素電極により直列に接
続され、その両端が画素TFTMpa，Mpbで駆動されること
になる。つまり１画素分の等価回路として図４で示すよ
うな構成となっている。FIG. 3 shows a cross section taken along the dotted line in FIG. The counter substrate pixel electrode is separated for each pixel and is electrically separated from the surrounding counter substrate pixel electrode. With such a configuration,
The pixel capacitors Clca and Clcb are connected in series by the counter substrate pixel electrodes, and both ends of them are driven by the pixels TFTMpa and Mpb. That is, the equivalent circuit for one pixel is configured as shown in FIG.

【００１９】この液晶表示装置のデータ線DBA，DBB、及
びゲート線GAはそれぞれデータドライバ回路１１、ゲー
トドライバ回路１２により駆動される。データドライバ
回路１１は、１行分の映像信号をサンプリング保持でき
るサンプル・ホルダと、液晶パネルの画素列と同数以上
のアンプAmp、アンプAmpの入力を基準電圧Vrefとサンプ
ル・ホルダの出力とで切り替えるスイッチSWin、アンプ
Ampの出力を２つに分け、それぞれの出力端子とアンプ
との導通を制御するスイッチSWda，SWdbとで構成され
る。スイッチSWinは信号SLIで制御され、スイッチSWd
a，SWdbはそれぞれ信号SLDA，SLDBで制御される。The data lines DBA and DBB and the gate line GA of this liquid crystal display device are driven by a data driver circuit 11 and a gate driver circuit 12, respectively. The data driver circuit 11 switches between a sample holder capable of sampling and holding one row of video signals, an amplifier Amp equal in number to the pixel columns of the liquid crystal panel, and an input of the amplifier Amp between the reference voltage Vref and the output of the sample holder. Switch SWin, amplifier
The output of Amp is divided into two, and it is composed of switches SWda and SWdb that control the continuity between each output terminal and the amplifier. Switch SWin is controlled by signal SLI, switch SWd
a and SWdb are controlled by signals SLDA and SLDB, respectively.

【００２０】次に、図５、６のタイミングチャートを用
いて本実施形態の液晶表示装置とデータドライバ回路１
１の動作方法を説明する。Next, the liquid crystal display device and the data driver circuit 1 of this embodiment will be described with reference to the timing charts of FIGS.
The operation method of No. 1 will be described.

【００２１】ここで、図５は奇数フレームn行目の画素
列に映像信号を書き込む際のタイミングチャートを示し
ており、図６は偶数フレームn行目の画素列に映像信号
を書き込む際のタイミングチャートを示している。ま
た、サンプル・ホルダは水平同期信号Hsyncに同期して
各出力端子に保持している映像信号を出力するものとす
る。Here, FIG. 5 shows a timing chart at the time of writing the video signal in the pixel column of the nth row of the odd frame, and FIG. 6 shows a timing at the time of writing the video signal in the pixel column of the nth row of the even frame. The chart is shown. Further, the sample holder outputs the video signal held in each output terminal in synchronization with the horizontal synchronizing signal Hsync.

【００２２】本実施形態では、この水平同期信号Ｈsync
の周期TH（n行目の周期はTHnとして表す）を２つの期間
TrefとTsigに分ける。期間Trefでは、制御信号SLIによ
りスイッチSWinを切り替え、アンプAmpに配線REFより供
給される基準電圧を入力し、期間Tsigでは、アンプにサ
ンプル・ホルダの出力を入力する。In the present embodiment, this horizontal synchronizing signal Hsync
Period TH (the period of the nth row is represented as THn) for two periods
Divide into Tref and Tsig. In the period Tref, the switch SWin is switched by the control signal SLI, the reference voltage supplied from the wiring REF is input to the amplifier Amp , and in the period Tsig, the output of the sample holder is input to the amplifier.

【００２３】図５に示すように、奇数フレームでは期間
Trefに、スイッチSWda，SWdbを両方導通状態とし、期間
TsigではスイッチSWdaのみを導通状態とする。すると、
データ線DBAには期間Trefにおいてアンプに基準電圧Vre
fを入力した際のアンプ出力電圧が印加され、期間Tsig
においてアンプAmpにサンプル・ホルダの出力である映
像信号Vsigを入力した時のアンプ出力電圧が印加され
る。一方、データ線DBBには期間Trefにおいてアンプに
基準電圧Vrefを入力した際のアンプ出力電圧が印加され
るが、期間TsigではスイッチSWdbが非導通状態となるた
め期間Trefに書き込まれたアンプ出力電圧が保持され
る。As shown in FIG. 5, in odd frames, the period is
Both switches SWda and SWdb are turned on to Tref, and
In Tsig, only the switch SWda is turned on. Then,
For the data line DBA, the reference voltage Vre is applied to the amplifier during the period Tref.
The amplifier output voltage when f is input is applied, and the period Tsig
Amplifier output voltage when the input video signal Vsig, which is the output of the sample holder to the amplifier Amp are applied in. On the other hand, the amplifier output voltage when the reference voltage Vref is input to the amplifier is applied to the data line DBB in the period Tref, but the switch SWdb becomes non-conductive in the period Tsig, so the amplifier output voltage written in the period Tref. Is retained.

【００２４】この時、n行目の画素行のゲート線GAnが画
素TFT Mpa，MpbをON状態とする電位にあったとすると、
画素TFT Mpa，MpbがON状態となり、データ線DBA，DBBの
電圧が画素容量Clca，Clcbの両端であるノードa，bに印
加される。At this time, if the gate line GAn of the n-th pixel row is at a potential for turning on the pixels TFT Mpa and Mpb,
The pixels TFT Mpa and Mpb are turned on, and the voltages of the data lines DBA and DBB are applied to the nodes a and b which are both ends of the pixel capacitors Clca and Clcb.

【００２５】ここで、アンプAmpに基準電圧Vref、映像
信号Vsigを入力した際の出力電圧を、それぞれV'ref，
V'sigとすると、画素容量Clca，Clcbの両端電圧Vlca，V
lcbは以下の様に表される。このとき電圧は対向基板側
から見たTFT基板側の電位とする。Here, the amplifierAmpToReference voltageVref, Video
signalThe output voltage when Vsig is input is V'ref，
If V'sig, the pixel capacity Clca，Clcb terminal voltage Vlca，V
lcb is represented as follows. At this time, the voltage is on the opposite substrate side.
The potential on the TFT substrate side as seen from above.

【数１】 Vlca = Vpa - Vcm = Clca/(Clca + Clcb)(Vpa - Vpb) = Clca/(Clca + Clcb)(V'sig - V'ref) (1) Vlcb = Vpb - Vcm = Clcb/(Clca + Clcb)(Vpb - Vpa) = - Clcb/(Clca + Clcb)(V'sig - V'ref) (2)[Equation 1] Vlca = Vpa-Vcm = Clca / (Clca + Clcb) (Vpa-Vpb) = Clca / (Clca + Clcb) (V'sig-V'ref) (1) Vlcb = Vpb-Vcm = Clcb / (Clca + Clcb) (Vpb-Vpa) =-Clcb / (Clca + Clcb) (V'sig-V'ref) (2)

【００２６】TFT基板画素電極A，Bの面積を等しくする
と、Clca = Clcbとなり、電圧Vlca，Vlcbは以下の様に
なる。When the areas of the TFT substrate pixel electrodes A and B are made equal, Clca = Clcb, and the voltages Vlca and Vlcb are as follows.

【数２】 Vlca = 1/2(V'sig - V'ref) (3) Vlcb = - 1/2(V'sig - V'ref) (4) よって、2つに分割された画素のそれぞれに、映像信号
と基準信号の差分電圧の半分の電圧が書き込まれること
になる。[Formula 2] Vlca = 1/2 (V'sig-V'ref) (3) Vlcb =-1/2 (V'sig-V'ref) (4) Therefore, each of the pixels divided into two Then, half of the voltage difference between the video signal and the reference signal is written.

【００２７】一方、図６に示すように、偶数フレームに
おいては、期間Trefに、スイッチSWda，SWdbを両方導通
状態とし、期間TsigではスイッチSWdbのみを導通状態と
する。すると、データ線DBAには期間Trefにおいてアン
プAmpに基準電圧Vrefを入力した際の出力電圧が印加さ
れるが、期間TsigにはスイッチSWdaが非導通状態となる
ため期間Trefに書き込まれた電圧が保持される。一方、
データ線DBBには期間TrefにおいてアンプAmpに基準電圧
Vrefを入力した際の出力電圧が印加され、期間Tsigでは
アンプAmpにサンプル・ホルダの出力である映像信号Vsi
gを入力した時のアンプ出力電圧が印加される。On the other hand, as shown in FIG. 6, in the even-numbered frame, both the switches SWda and SWdb are made conductive in the period Tref, and only the switch SWdb is made conductive in the period Tsig. Then, the output voltage when the reference voltage Vref is input to the amplifier Amp in the period Tref is applied to the data line DBA, but since the switch SWda is in the non-conduction state in the period Tsig, the voltage written in the period Tref is applied. Retained. on the other hand,
The reference voltage is applied to the amplifier Amp during the period Tref on the data line DBB.
The output voltage when Vref is input is applied, and during the period Tsig, the video signal Vsi output from the sample holder is output to the amplifier Amp.
The amplifier output voltage when g is input is applied.

【００２８】この時、ゲート線GAnが画素TFT Mpa，Mpb
をON状態とする電位にあったとすると、画素TFT Mpa，M
pbがON状態となり、データ線DBA，DBBの電圧が画素容量
Clca，Clcbの両端に印加され、その印加電圧は奇数フレ
ームの時と同様に下記のように表される。At this time, the gate line GAn is connected to the pixel TFTs Mpa and Mpb.
If there is a potential that turns on , the pixel TFTs Mpa , M
When pb turns ON , the voltage of data lines DBA and DBB changes to pixel capacitance.
It is applied to both ends of Clca and Clcb, and the applied voltage is expressed as follows as in the case of odd frames.

【数３】 Vlca = - 1/2(V'sig - V'ref) (5) Vlcb = 1/2(V'sig - V'ref) (6) これは、奇数フレームの時と符号が逆転した状態であ
る。[Formula 3] Vlca =-1/2 (V'sig-V'ref) (5) Vlcb = 1/2 (V'sig-V'ref) (6) This is the opposite sign to that of the odd frame. It is in the state of having done.

【００２９】ここで、アンプAmpのゲインを１としたと
き映像信号Vsigとして図７に示す電圧を印加するとす
る。これはある画素にフレームn-1の時に黒、nの時に
白、n+1の時に白を表示させるときの映像信号を示して
いる。Assume that the voltage shown in FIG. 7 is applied as the video signal Vsig when the gain of the amplifier Amp is 1. This shows a video signal when a pixel is displayed in black at frame n-1, white at n, and white at n + 1.

【００３０】液晶画素に黒を表示させるのに必要な電圧
をVblack、白を表示させる時に必要な電圧をVwhiteとす
ると、フレームn-1には2Vblack + Vref、フレームnには
2Vwhite + Vref、フレームn+1には2Vwhite + VrefをVsi
gとして与える。すると、式(3)〜(5)にこれらの値を代
入すれば明らかなように、黒を表示させる際にはVblack
が、白を表示させる際にはVwhiteが書き込まれる。ま
た、奇数フレームと偶数フレームとで、画素容量に印加
される電圧の極性を反転させる駆動が実現できる。When the voltage required to display black on the liquid crystal pixel is Vblack and the voltage required to display white is Vwhite, 2Vblack + Vref for frame n-1 and 2n for frame n
2Vwhite + Vref, 2Vwhite + Vref Vsi for frame n + 1
give as g. Then, as is clear by substituting these values into equations (3) to (5), when displaying black, Vblack
However, Vwhite is written when displaying white. In addition, it is possible to realize driving in which the polarity of the voltage applied to the pixel capacitance is inverted between the odd frame and the even frame.

【００３１】本実施形態の液晶表示装置を、同じく本実
施形態のデータドライバ回路を用いて図５〜図７に示す
駆動方法により動作させたので、以下に掲げる効果を奏
することができる。Since the liquid crystal display device of the present embodiment is operated by the driving method shown in FIGS. 5 to 7 also using the data driver circuit of the present embodiment, the following effects can be obtained.

【００３２】まず第一に、アンプAmpの出力にオフセッ
トばらつきが生じていた場合でも、液晶画素に書き込ま
れる電圧はそのばらつきの影響を受けない。データドラ
イバ回路１１は液晶表示装置のデータ線と同数以上のア
ンプAmpを有しているが、そのアンプAmp間にオフセット
電圧のばらつきが生じている場合を仮定する。アンプAm
pの出力は式(7)のように表すことができる。First of all, even if there is offset variation in the output of the amplifier Amp , the voltage written in the liquid crystal pixel is not affected by the variation. The data driver circuit 11 has the same number or more of amplifiers Amp as the data lines of the liquid crystal display device, but it is assumed that the offset voltage varies between the amplifiers Amp . Amplifier Am
The output of p can be expressed as in equation (7).

【数４】Vout ＝α×Vin＋Vof (7) ここで、Voutはアンプの出力電圧、αはアンプAmpのゲ
イン、VinはアンプAmpの入力電圧、VofはアンプAmpのオ
フセット電圧である。先に説明した動作を行うと、偶数
フレーム、奇数フレームで画素に印加される電圧は、式
(7)を式(3)，(4)，(5)，(6)に代入することにより求め
られ以下のように記述される。Equation 4] Vout = α × Vin + Vof ( 7) where, Vout is the output voltage of the amplifier, alpha is the gain of the amplifier Amp, Vin is an input voltage of the amplifier Amp, Vof is an offset voltage of the amplifier Amp. When the operation described above is performed, the voltage applied to the pixel in the even frame and the odd frame is
It is obtained by substituting (7) into Eqs. (3) , (4) , (5) , and (6), and is described as follows.

【数５】 奇数フレーム ：Vlca = α/2(Vsig - Vref) (8) ：Vlcb = -α/2(Vsig - Vref) (9) 偶数フレーム ：Vlca = -α/2(Vsig - Vref) (10) ：Vlcb = α/2(Vsig - Vref) (11)[Equation 5] Odd frame: Vlca = α / 2 (Vsig-Vref) (8) : Vlcb = -α / 2 (Vsig-Vref) (9) Even frame: Vlca = -α / 2 (Vsig-Vref) (10) : Vlcb = α / 2 (Vsig-Vref) (11)

【００３３】よって、アンプAmpのオフセット電圧Vofに
ばらつきが生じていた場合でも、液晶層に印加される電
圧ではオフセット電圧はキャンセルされるため、常に正
しい電圧を印加することが可能となる。従って、アンプ
にオフセット電圧誤差が生じた場合でも、液晶に正しい
電圧を印加することが可能となり、アンプ回路の設計を
容易にしコストを下げることが可能となる。Therefore, even if the offset voltage Vof of the amplifier Amp varies, the offset voltage is canceled by the voltage applied to the liquid crystal layer, so that the correct voltage can always be applied. Therefore, even if an offset voltage error occurs in the amplifier, the correct voltage can be applied to the liquid crystal, and the amplifier circuit can be designed easily and the cost can be reduced.

【００３４】第二に、対向電極電位に対して正極性とな
る映像信号電圧と負極性となる映像信号電圧を生成する
ことなく、液晶を交流駆動することが可能となる。これ
は動作説明の際に記述したとおり、奇数フレームと偶数
フレームとで２つに分割された画素の印加電圧の極性が
異なることより明らかである。これにより、外部回路あ
るいはデータドライバ回路で正極性・負極性の映像信号
を生成することなく交流駆動が実現できることから、回
路の簡素化が可能となる。この際実現される交流駆動方
式はフレーム反転駆動と同等のものとなる。従って、従
来液晶を交流駆動するために、対向電極電位に対し正極
性・負極性となる映像信号を外部駆動回路あるいはデー
タドライバ回路で生成していたところを、本発明では正
極性・負極性の映像信号を生成することなく交流駆動が
実現できることから、外部回路あるいはデータドライバ
回路の簡素化が実現でき液晶表示機器のコストを下げる
ことが可能となる。Secondly, the liquid crystal can be AC-driven without generating a video signal voltage having a positive polarity and a video signal voltage having a negative polarity with respect to the counter electrode potential. This is clear from the fact that the polarities of the voltages applied to the pixels divided into two are different between the odd frame and the even frame, as described in the explanation of the operation. Accordingly, AC driving can be realized without generating an image signal of positive polarity / negative polarity in an external circuit or a data driver circuit, so that the circuit can be simplified. The AC driving method realized at this time is equivalent to the frame inversion driving. Therefore, in the present invention, in order to AC drive the liquid crystal, a video signal having a positive polarity / negative polarity with respect to the counter electrode potential is generated by an external drive circuit or a data driver circuit. Since AC drive can be realized without generating a video signal, the external circuit or the data driver circuit can be simplified and the cost of the liquid crystal display device can be reduced.

【００３５】次に、図８のタイミングチャートを用い
て、本実施形態の液晶表示装置とデータドライバ回路の
別の動作方法を説明する。Next, another operation method of the liquid crystal display device and the data driver circuit of this embodiment will be described with reference to the timing chart of FIG.

【００３６】図５〜図７に示した先の動作方法と同様
に、サンプル・ホルダは水平同期信号Hsyncに同期して
各出力端子に保持している映像信号を出力するとする。
ここで、この水平同期信号の周期THを２つの期間Trefと
Tsigに分ける。期間Trefでは、制御信号SLIによりスイ
ッチSWinを切り替え、アンプに配線REFより供給される
基準電圧を入力し、期間Tsigでは、アンプAmpにサンプ
ル・ホルダの出力を入力する。Similar to the previous operation method shown in FIGS. 5 to 7, it is assumed that the sample holder outputs the video signal held at each output terminal in synchronization with the horizontal synchronizing signal Hsync.
Here, the period TH of this horizontal synchronizing signal is set to two periods Tref.
Divide into Tsig. In the period Tref, the switch SWin is switched by the control signal SLI, the reference voltage supplied from the wiring REF is input to the amplifier, and in the period Tsig, the output of the sample holder is input to the amplifier Amp .

【００３７】第n行の画素に映像信号を書き込む水平期
間THnにおいて、期間Trefに、スイッチSWda，SWdbを両
方導通状態とし、期間TsigではスイッチSWdaのみを導通
状態とする。すると、データ線DBAには期間Trefにおい
てアンプに基準電圧Vrefを入力した際のアンプ出力電圧
が印加され、期間Tsigにおいてアンプにサンプル・ホル
ダの出力である映像信号Vsigを入力した時のアンプ出力
電圧が印加される。一方、データ線DBBには期間Trefに
おいてアンプに基準電圧Vrefを入力した際の出力電圧が
印加されるが、期間TsigではスイッチSWdbが非導通状態
となるため期間Trefに書き込まれたアンプ出力電圧が保
持される。In the horizontal period THn in which the video signal is written in the pixels of the nth row, both the switches SWda and SWdb are made conductive in the period Tref, and only the switch SWda is made conductive in the period Tsig. Then, the amplifier output voltage when the reference voltage Vref is input to the amplifier in the period Tref is applied to the data line DBA, and the amplifier output voltage when the video signal Vsig that is the output of the sample holder is input to the amplifier in the period Tsig. Is applied. On the other hand, the output voltage when the reference voltage Vref is input to the amplifier is applied to the data line DBB in the period Tref, but since the switch SWdb is in the non-conduction state in the period Tsig, the amplifier output voltage written in the period Tref is applied. Retained.

【００３８】この時、n行目の画素行のゲート線GAnが画
素TFT Mpa，MpbをON状態とする電位にあったとすると、
画素TFT Mpa，MpbがON状態となり、データ線DBA，DBBの
電圧が画素容量Clca，Clcbの両端に印加される。ここ
で、アンプAmpに基準電圧Vref、映像信号Vsigを入力し
た際の出力電圧を、それぞれ出力電圧V'ref，V'sigとす
ると、画素容量Clca，Clcbの両端電圧Vlca，Vlcbは式
(3)，(4)と等しくなる。At this time, if the gate line GAn of the nth pixel row is at a potential for turning on the pixels TFT Mpa and Mpb,
The pixels TFT Mpa and Mpb are turned on, and the voltages of the data lines DBA and DBB are applied to both ends of the pixel capacitors Clca and Clcb. Here, the amplifier Amp to the reference voltage Vref, the output voltage produced by the input video signal Vsig, respectively output voltages V'ref, When V'sig, pixel capacitor Clca, the voltage across the Clcb Vlca, Vlcb formula
It becomes equal to (3) and (4).

【００３９】第n+1行の画素に映像信号を書き込む水平
期間THn+1では、期間TrefにおいてスイッチSWda，SWdb
を両方導通状態とし、期間TsigではスイッチSWdbのみを
導通状態とする。すると、データ線DBAには期間Trefに
アンプAmpに基準電圧Vrefを入力した際の出力電圧が印
加されるが、期間TsigにはスイッチSWdaが非導通状態と
なるため期間Trefに書き込まれた出力電圧が保持され
る。一方、データ線DBBには期間TrefにおいてアンプAmp
に基準電圧Vrefを入力した際のアンプ出力電圧が印加さ
れ、期間TsigではアンプAmpにサンプル・ホルダの出力
である映像信号Vsigを入力した時のアンプ出力電圧が印
加される。In the horizontal period THn + 1 in which the video signal is written in the pixels of the (n + 1) th row, the switches SWda and SWdb are set in the period Tref.
Are made conductive, and only the switch SWdb is made conductive in the period Tsig. Then, the output voltage when the reference voltage Vref is input to the amplifier Amp is applied to the data line DBA in the period Tref, but the switch SWda is in the non-conducting state in the period Tsig, so the output voltage written in the period Tref. Is retained. On the other hand, the amplifier Amp is connected to the data line DBB in the period Tref.
The amplifier output voltage when the reference voltage Vref is input is applied to the amplifier, and the amplifier output voltage when the video signal Vsig that is the output of the sample holder is input to the amplifier Amp is applied during the period Tsig.

【００４０】この時、n+1行目の画素行のゲート線GAn+1
が画素TFT Mpa，MpbをON状態とする電位にあったとする
と、画素TFT Mpa，MpbがON状態となり、データ線DBA，D
BBの電圧が画素容量Clca，Clcbの両端に印加され、その
印加電圧は式(5)，(6)と等しくなる。このような動作を
全ての画素行に対して行うことにより、２次元の画像を
得ることができる。ここで、映像信号として印加する電
圧Vsigの値は、図５〜図７の動作説明で示した値と同様
とする。また、連続するフレーム間でスイッチSWdaとス
イッチSWdbを導通させるタイミングを交互に入れ替える
ことで、交流駆動が実現できる。At this time, the gate line GAn + 1 of the (n + 1) th pixel row
There pixel TFT Mpa, when there was a potential to ON state Mpb, pixel TFT Mpa, Mpb is turned ON, the data lines DBA, D
The voltage of BB is applied to both ends of the pixel capacitors Clca and Clcb, and the applied voltage is equal to Eqs. (5) and (6). By performing such an operation for all pixel rows, a two-dimensional image can be obtained. Here, the value of the voltage Vsig applied as a video signal is the same as the value shown in the operation description of FIGS. Also, switch SWda and switch between consecutive frames .
AC drive can be realized by alternately switching the timings at which the switch SWdb is turned on.

【００４１】従って、本実施形態の液晶表示装置を、同
じく本実施形態のデータドライバ回路を用いて図８に示
す駆動方法により動作させたので、以下のような効果を
奏することができる。Therefore, since the liquid crystal display device of the present embodiment is operated by the driving method shown in FIG. 8 also using the data driver circuit of the present embodiment, the following effects can be obtained.

【００４２】まず第一に、図５〜図７の駆動方法の場合
と同様に、アンプの出力にオフセットばらつきが生じて
いた場合でも、液晶画素に書き込まれる電圧はそのばら
つきの影響を受けない。First of all, as in the case of the driving method shown in FIGS. 5 to 7, even if there is offset variation in the output of the amplifier, the voltage written in the liquid crystal pixel is not affected by the variation.

【００４３】第二に、図５〜図７の駆動方法の場合と同
様に、対向電極電位に対して正極性となる映像信号電圧
と負極性となる映像信号電圧を生成することなく、液晶
を交流駆動することが可能となる。Secondly, as in the case of the driving method of FIGS. 5 to 7, the liquid crystal is driven without generating a video signal voltage having a positive polarity and a video signal voltage having a negative polarity with respect to the potential of the counter electrode. It becomes possible to drive by alternating current.

【００４４】さらに、この駆動方法では、各水平期間毎
に基準電圧を印加するデータ線が変化することから、１
フレーム期間内のデータ線に印加される電圧が常に変動
することになり、縦クロストークに対する耐性のあると
いわれるゲート線反転駆動と同様の効果が得られる。Further, in this driving method, since the data line to which the reference voltage is applied changes every horizontal period, 1
Since the voltage applied to the data line in the frame period is constantly changed, the same effect as that of the gate line inversion drive, which is said to have resistance to vertical crosstalk, can be obtained.

【００４５】（第２実施形態） 図９に本発明であるアクティブマトリクス型液晶表示装
置の構成図を示す。これは、第１実施形態で示した画素
マトリクス２０と、データドライバ回路２１と、画素マ
トリクス２０のゲート線を駆動するゲートドライバ回路
２２を同一基板上に作製したものである。(Second Embodiment) FIG. 9 shows a block diagram of an active matrix type liquid crystal display device of the present invention. This is the pixel matrix 20 shown in the first embodiment, the data driver circuit 21, and the gate driver circuit for driving the gate lines of the pixel matrix 20.
22 is manufactured on the same substrate.

【００４６】データドライバ回路２１の具体的な実施例
を図１０に示す。これは、走査回路とTFT Mspと容量Csp
によるサンプル・ホールド回路と、サンプルホールド回
路の電圧を保持容量Ctrに転送するN型TFT Mtr、保持容
量CtrをリセットするTFT Mrsから構成されるサンプル・
ホルダと、アンプAmpの入力を切り替えるTFT Msig，Mre
fからなるスイッチ、アンプAmpの出力を２つに分け、そ
の導通を制御するTFTMda，Mdbとで構成される。サンプ
ル・ホールド回路のTFT Mspは走査回路の出力SMPで駆動
され、TFT Mtr，Mrsは制御線TRF，RSTで制御される。ま
た、TFT Msig，Mrefは制御線SLSIG，SLREFで制御され、
TFT Mrefのドレイン端子は配線REFに接続されている。T
FT Mda，Mdbは制御線SLDA，SLDBで制御され、そのソー
ス端子はそれぞれ画素マトリクス２０のデータ線DBA，D
BBに接続されている。A concrete embodiment of the data driver circuit 21 is shown in FIG. This is the scanning circuit, TFT Msp, and capacitance Csp.
A sample-and-hold circuit that consists of an N-type TFT Mtr that transfers the voltage of the sample-and-hold circuit to the holding capacitor Ctr and a TFT Mrs that resets the holding capacitor Ctr.
TFT Msig , Mre switching between holder and amplifier Amp input
It is composed of a switch consisting of f, the output of Amp Amp is divided into two, and TFTMda and Mdb which control the conduction. The TFT Msp of the sample and hold circuit is driven by the output SMP of the scanning circuit, and the TFT Mtr and Mrs are controlled by the control lines TRF and RST. Also, TFT Msig and Mref are controlled by control lines SLSIG and SLREF,
The drain terminal of the TFT Mref is connected to the wiring REF. T
FT Mda and Mdb are controlled by control lines SLDA and SLDB, and their source terminals are data lines DBA and D of the pixel matrix 20 , respectively.
Connected to BB.

【００４７】図９のゲートドライバ回路２２は画素マト
リクス２０の画素行と同数以上の出力端子を持ち、ゲー
ト線GAに接続され、画素マトリクス２０の１辺あるいは
両辺に配置されている。The gate driver circuit 22 of FIG. 9 has the same number of output terminals as the pixel rows of the pixel matrix 20, is connected to the gate line GA, and is arranged on one side or both sides of the pixel matrix 20.

【００４８】ここで図１０では、データドライバ回路２
２を構成するTFT Msp，Mtr，Mrs，Msig，MrefはN型のTF
Tで表記してあるが、P型のTFT，CMOS構成のスイッチで
もかまわない。Here, in FIG. 10, the data driver circuit 2
The TFTs Msp , Mtr , Mrs , Msig , and Mref that compose 2 are N-type TFs.
Although it is indicated by T, a P-type TFT and a CMOS configuration switch may be used.

【００４９】次に、図１１、１２に示したタイミングチ
ャートを用いて本実施形態の液晶表示装置の動作方法を
説明する。Next, the operation method of the liquid crystal display device of this embodiment will be described with reference to the timing charts shown in FIGS.

【００５０】まず、サンプル・ホルダの動作を説明す
る。これは、奇数フレーム・偶数フレームに関わらず、
全ての水平期間で同様の動作を行う。Cdotはビデオ信号
配線SIGに１画素分の映像信号が書き込まれるタイミン
グに同期したクロック信号であり、Hsyncはビデオ信号
配線SIGに１行分の映像信号が書き込まれるタイミング
に同期した水平同期信号である。走査回路はクロックCd
otに同期してサンプリングパルスSMPを順次出力する。
すると映像信号がTFT Mspを通して容量Cspにサンプリン
グされる。１行分の映像信号が全ての容量Cspにサンプ
リングされた後、制御信号TRFによってTFT Mtrが導通状
態となり、容量Cspの電圧が容量Ctrに転送される。この
時、TFT Mtrが導通状態となる直前に制御信号RSTにより
TFT Mrsを導通状態とすることにより容量Ctrの電圧をリ
セットしておく。ここで、Csp>>Ctrとなるように容量を
決めると、容量Cspにサンプリングされた電圧はほぼそ
のまま、容量Ctrに転送されることになる。First, the operation of the sample holder will be described. This is regardless of whether it is an odd frame or an even frame
The same operation is performed in all horizontal periods. Cdot is a clock signal synchronized with the timing when a video signal for one pixel is written in the video signal wiring SIG , and Hsync is a horizontal synchronization signal synchronized with the timing when a video signal for one row is written in the video signal wiring SIG. . Scanning circuit is clock Cd
The sampling pulse SMP is sequentially output in synchronization with ot.
Then, the video signal is sampled to the capacitance Csp through the TFT Msp. After the video signals for one row are sampled in all the capacitors Csp, the control signal TRF causes the TFT Mtr to be conductive, and the voltage of the capacitor Csp is transferred to the capacitor Ctr. At this time, immediately before the TFT Mtr becomes conductive, the control signal RST
The voltage of the capacitor Ctr is reset by making the TFT Mrs conductive. Here, if the capacitance is determined so that Csp >> Ctr, the voltage sampled in the capacitance Csp is transferred to the capacitance Ctr almost as it is.

【００５１】次に、奇数フレームの動作を図１１を用い
て説明する。これは、第n行の画素列に映像信号を書き
込む際のタイミングチャートを示している。Next, the operation of odd-numbered frames will be described with reference to FIG. This shows a timing chart when a video signal is written in the pixel column of the nth row.

【００５２】先に説明したようにサンプル・ホルダは制
御信号TRFにより水平期間毎にサンプリングされた映像
信号を同時に出力する。この制御信号TRFに同期した水
平期間THを２つの期間TrefとTsigとに分ける。As described above, the sample holder simultaneously outputs the video signal sampled every horizontal period by the control signal TRF. The horizontal period TH synchronized with the control signal TRF is divided into two periods Tref and Tsig.

【００５３】期間Trefでは制御信号SLSIGとSLREFにより
TFT Msigを非導通、TFT Mrefを導通状態とする。する
と、アンプには配線REFに印加された基準電圧Vrefが入
力される。これと同時に制御信号SLDAとSLDBによりTFT
Mda，Mdbを両方とも導通状態とする。すると、データ線
DBA，DBBにアンプに基準電圧Vrefを入力した際の出力電
圧V'refが書き込まれる。期間Tsigでは、TFT Msigを導
通状態、TFT Mrefを非導通状態とし、さらにTFT Mdaを
導通状態、TFT Mdbを非導通状態とする。すると、デー
タ線DBAのみにアンプAmpに映像信号Vsigを入力した際の
出力電圧V'sigが書き込まれる。During the period Tref, the control signals SLSIG and SLREF
Nonconductive TFT Msig, the TFT Mref conductive. Then, the reference voltage Vref applied to the wiring REF is input to the amplifier. At the same time, the TFT is controlled by the control signals SLDA and SLDB.
Make both Mda and Mdb conductive. Then the data line
The output voltage V'ref when the reference voltage Vref is input to the amplifier is written to DBA and DBB. In the period Tsig, conducting the TFT Msig state, the TFT Mref nonconductive, further conductive state TFT Mda, the TFT MDB nonconductive. Then, the output voltage V'sig when the video signal Vsig is input to the amplifier Amp is written only to the data line DBA.

【００５４】ここで、n行目のゲート線GAnの電位を期間
Trefから期間Tsigにかけて、画素TFTがON状態となるよ
うに電圧を印加させると、ノードa，bにそれぞれ出力電
圧V'sig，V'refが書き込まれる。すると、画素容量Cl
a，Clbの両端電圧は、第１実施形態の動作説明で示した
ように式(3)，(4)のようになる。Here, the potential of the gate line GAn of the nth row is
From Tref to the period Tsig, when a voltage is applied so that the pixel TFT is turned on, the output voltage is output to the nodes a and b, respectively.
The pressures V'sig and V'ref are written. Then, the pixel capacity Cl
The voltages across a and Clb are as shown in equations (3) and (4) as shown in the explanation of the operation of the first embodiment.

【００５５】さらに、偶数フレームの動作を図１２のタ
イミングチャートを用いて説明する。奇数フレームの時
と同様に水平期間THを２つの期間TrefとTsigとに分け
る。期間Trefでは制御信号SLSIGとSLREFによりTFT Msig
を非導通状態、TFT Mrefを導通状態とする。すると、ア
ンプには配線REFに印加された基準電圧Vrefが入力され
る。これと同時に制御信号SLDAとSLDBによりTFT Mda，M
dbを両方とも導通状態とする。すると、データ線DBA，D
BBにアンプAmpに基準電圧Vrefを入力した際の出力電圧
V'refが書き込まれる。期間Tsigでは、Msigを導通、TFT
Mrefを非導通状態とし、さらにTFT Mdaを非導通状態、
TFT Mdbを導通状態とする。すると、データ線DBBのみに
アンプAmpに映像信号Vsigを入力した際の出力電圧V'sig
が書き込まれる。The operation of even frames will be described with reference to the timing chart of FIG. As in the case of odd frames, the horizontal period TH is divided into two periods Tref and Tsig. During the period Tref, TFT Msig is set by the control signals SLSIG and SLREF.
The non-conducting state, the TFT Mref conductive. Then, the reference voltage Vref applied to the wiring REF is input to the amplifier. At the same time, by controlling signals SLDA and SLDB, TFT Mda , M
Make both db conductive. Then the data lines DBA , D
Output voltage when the reference voltage Vref is input to the amplifier Amp to BB
V'ref is written. During the period Tsig, conducts Msig, TFT
Mref is non-conducting, and TFT Mda is non-conducting .
Make TFT Mdb conductive. Then, the output voltage V'sig when the video signal Vsig is input to the amplifier Amp only to the data line DBB
Is written.

【００５６】ここで、n行目のゲート線GAnの電位を期間
Trefから期間Tsigにかけて、画素TFTがON状態となるよ
うに電圧を印加させると、ノードa，bにそれぞれ出力電
圧V'ref，V'sigが書き込まれる。すると、画素容量Cl
a，Clbの両端電圧は、第１実施形態の動作説明で示した
ように式(5)，(6)のようになる。ここで、第１実施形態
の動作説明で説明したように映像信号Vsigとして液晶画
素に印加したい電圧の２倍の電圧に基準電圧Vrefを加算
した電圧を印加することで、所望の電圧を全ての画素に
書き込むことができる。Here, the potential of the gate line GAn on the n-th row is
From Tref to the period Tsig, when a voltage is applied so that the pixel TFT is turned on, the output voltage is output to the nodes a and b, respectively.
The pressures V'ref and V'sig are written. Then, the pixel capacity Cl
The voltages across a and Clb are as shown in equations (5) and (6) as shown in the explanation of the operation of the first embodiment. Here, as described in the description of the operation of the first embodiment, by applying the voltage obtained by adding the reference voltage Vref to the voltage twice as high as the voltage desired to be applied to the liquid crystal pixel as the video signal Vsig , all the desired voltages are applied. Can write to a pixel.

【００５７】第２実施形態の液晶表示装置を、図１１、
図１２に示す動作方法で駆動したので、第１実施形態で
示した同様の理由で、アンプAmpの出力にオフセットば
らつきが生じていた場合でも、液晶画素に書き込まれる
電圧はそのばらつきの影響を受けないという効果と、対
抗電極電位に対して正極性となる映像信号電圧と負極性
となる映像信号電圧を生成することなく、液晶を交流駆
動することが可能となるという効果が得られる。The liquid crystal display device of the second embodiment is shown in FIG.
Since the driving is performed by the operation method shown in FIG. 12, for the same reason as described in the first embodiment, even when the offset variation occurs in the output of the amplifier Amp , the voltage written in the liquid crystal pixel is affected by the variation. There is an effect that the liquid crystal can be driven by an alternating current without generating a video signal voltage having a positive polarity and a video signal voltage having a negative polarity with respect to the counter electrode potential.

【００５８】次に、図１３に示したタイミングチャート
を用いて、第２実施形態の液晶表示装置の別の動作方法
を説明する。Next, another operation method of the liquid crystal display device of the second embodiment will be described with reference to the timing chart shown in FIG.

【００５９】サンプル・ホルダ回路の動作は、図１１、
図１２で示した方法と同じである。また、同様に水平期
間THを２つの期間TrefとTsigとに分ける。液晶表示装置
の第n行の画素に電圧を書き込む期間Trefnでは制御信号
SLSIGとSLREFによりMsigを非導通、TFT Mrefを導通状態
とする。すると、アンプAmpには配線REFに印加された基
準電圧Vrefが入力される。これと同時に制御信号SLDAと
SLDBによりTFT Mda，Mdbを両方とも導通状態とする。す
ると、データ線DBA，DBBにアンプAmpに基準電圧Vrefを
入力した際の出力電圧V'refが書き込まれる。期間Tsign
では、TFT Msigを導通状態、TFT Mrefを非導通状態と
し、さらにTFT Mdaを導通状態、TFT Mdbを非導通状態と
する。すると、データ線DBAのみにアンプAmpに映像信号
Vsigを入力した際の出力電圧V'sigが書き込まれる。The operation of the sample holder circuit is shown in FIG.
This is the same as the method shown in FIG. Similarly, the horizontal period TH is divided into two periods Tref and Tsig. In the period Trefn during which voltage is written to the pixels in the nth row of the liquid crystal display device, the control signal
SLSIG and SLREF turn Msig off and TFT Mref on. Then, the reference voltage Vref applied to the wiring REF is input to the amplifier Amp . At the same time as the control signal SLDA
Both TFT Mda and Mdb are made conductive by SLDB. Then, the output voltage V'ref when the reference voltage Vref is input to the amplifier Amp is written in the data lines DBA and DBB. Period Tsign
In conduction the TFT Msig state, the TFT Mref nonconductive, further conductive state TFT Mda, the TFT MDB nonconductive. Then, the video signal is sent to the amplifier Amp only on the data line DBA.
The output voltage V'sig when Vsig is input is written.

【００６０】ここで、n行目のゲート線GAnの電位を期間
Trefnから期間Tsignにかけて、画素TFTがON状態となる
ように電圧を印加させると、ノードa，bにそれぞれ出力
電圧V'sig，V'refが書き込まれる。すると、画素容量Cl
a，Clbの両端電圧は、図５〜図７の動作説明で示したよ
うに式(3)，(4)のようになる。Here, the potential of the gate line GAn of the nth row is
Over a period Tsign from Trefn, when a voltage is applied so that the pixel TFT is turned ON, the node a, respectively b output
The voltages V'sig and V'ref are written. Then, the pixel capacity Cl
The voltages across a and Clb are as shown in equations (3) and (4) as shown in the explanation of the operation of FIGS.

【００６１】次に、第n+1行の画素に電圧を書き込む期
間Trefn+1では、制御信号SLSIGとSLREFによりTFT Msig
を非導通、TFT Mrefを導通状態とする。すると、アンプ
Ampには配線REFに印加された基準電圧Vrefが入力され
る。これと同時に制御信号SLDAとSLDBによりTFT Mda，M
dbを両方とも導通状態とする。すると、データ線DBA，D
BBにアンプAmpに基準電圧Vrefを入力した際の出力電圧
V'refが書き込まれる。期間Tsign+1では、TFT Msigを導
通状態、Mrefを非導通状態とし、さらにTFT Mdaを非導
通状態、TFT Mdbを導通状態とする。すると、データ線D
BBのみにアンプAmpに映像信号Vsigを入力した際の出力
電圧V'sigが書き込まれる。Next, in the period Trefn + 1 for writing the voltage to the pixels on the (n + 1) th row, the TFT Msig is set by the control signals SLSIG and SLREF.
Is turned off and the TFT Mref is turned on. Then the amplifier
The reference voltage Vref applied to the wiring REF is input to Amp . At the same time, by controlling signals SLDA and SLDB, TFT Mda , M
Make both db conductive. Then the data lines DBA , D
Output voltage when the reference voltage Vref is input to the amplifier Amp to BB
V'ref is written. In the period Tsign + 1, conducting the TFT Msig state, the Mref nonconductive, further nonconductive TFT Mda, the TFT MDB conductive. Then the data line D
The output voltage V'sig when the video signal Vsig is input to the amplifier Amp is written only to BB.

【００６２】ここで、n+1行目のゲート線GAn+1の電位を
期間Trefn+1から期間Tsign+1にかけて、画素TFTがON状
態となるように電圧を印加させると、ノードa，bにそれ
ぞれ出力電圧V'ref，V'sigが書き込まれる。すると、画
素容量Cla，Clbの両端電圧は、図５〜図７の動作説明で
示したように式(5)，(6)のようになる。Here, if a voltage is applied so that the pixel TFT is turned on from the period Trefn + 1 to the period Tsign + 1 from the potential of the gate line GAn + 1 of the n + 1th row, the nodes a and b are applied. The output voltages V'ref and V'sig are written into the respective channels. Then, the voltages across the pixel capacitors Cla and Clb are expressed by equations (5) and (6) as shown in the explanation of the operation of FIGS.

【００６３】ここで、図５〜図７に示す動作説明で説明
したように、映像信号として液晶画素に印加したい電圧
の２倍の電圧に基準電圧Vrefを加算した電圧を印加する
ことで、所望の電圧を全ての画素に書き込むことができ
る。また、連続するフレーム間でTFT MdaとMdbを導通さ
せるタイミングを交互に入れ替えることで、交流駆動が
実現できる。Here, as described in the explanation of the operation shown in FIGS. 5 to 7, by applying the voltage obtained by adding the reference voltage Vref to the voltage twice the voltage desired to be applied to the liquid crystal pixel as the video signal, the desired voltage is applied. Can be written to all pixels. Also, alternating drive can be realized by alternately switching the timings at which TFT Mda and Mdb are conducted between consecutive frames.

【００６４】従って、本実施実施の液晶表示装置を、図
１１、図１２で示した動作方法で駆動したので、図８の
動作方法で示した同様の理由で、アンプAmpの出力にオ
フセットばらつきが生じていた場合でも、液晶画素に書
き込まれる電圧はそのばらつきの影響を受けないという
効果と、対抗電極電位に対して正極性となる映像信号電
圧と負極性となる映像信号電圧を生成することなく、液
晶を交流駆動することが可能となるという効果と、各水
平期間毎に基準電圧Vrefを印加するデータ線DBA，DBBが
変化することから、１フレーム期間内のデータ線に印加
される電圧が常に変動することになり、縦クロストーク
に対する耐性のあるといわれるゲート線反転駆動と同様
の効果が得られる。Therefore, since the liquid crystal display device of the present embodiment is driven by the operation method shown in FIGS. 11 and 12, for the same reason as shown in the operation method of FIG. 8, there is an offset variation in the output of the amplifier Amp. Even if it occurs, the effect that the voltage written in the liquid crystal pixel is not affected by the variation and that the video signal voltage having the positive polarity and the video signal voltage having the negative polarity with respect to the counter electrode potential are not generated. , The effect that the liquid crystal can be driven by alternating current, and the data lines DBA and DBB to which the reference voltage Vref is applied change every horizontal period, the voltage applied to the data line within one frame period is Since it constantly fluctuates, the same effect as the gate line inversion drive, which is said to have resistance to vertical crosstalk, can be obtained.

【００６５】なお、本実施の形態においては、本発明は
上述の液晶表示装置及びその駆動方法に限定されず、本
発明を適用する上で好適なアクティブマトリクス型液晶
表示装置及びその駆動方法に適用することができる。一
例として、上述の各実施形態では液晶駆動のアクティブ
素子としてＴＦＴを用いていたが、このＴＦＴはいわゆ
るα-Si（アモルファスシリコン）ＴＦＴ，poly-Si（ポ
リシリコン）ＴＦＴであってもよく、さらには、ＴＦＴ
に限らず単結晶シリコントランジスタであってもよい。
また、上記構成部材の数、位置、形状等は上記実施の形
態に限定されず、本発明を実施する上で好適な数、位
置、形状等にすることができる。なお、各図において、
同一構成要素には同一符号を付している。In the present embodiment, the present invention is not limited to the above-mentioned liquid crystal display device and its driving method, but is applied to the active matrix type liquid crystal display device and its driving method suitable for applying the present invention. can do. As an example, a TFT is used as an active element for driving a liquid crystal in each of the above-described embodiments, but this TFT may be a so-called α-Si (amorphous silicon) TFT or poly-Si (polysilicon) TFT. Is the TFT
However, it may be a single crystal silicon transistor.
Further, the number, position, shape, etc. of the above-mentioned constituent members are not limited to those in the above-mentioned embodiment, and the number, position, shape, etc. suitable for carrying out the present invention can be adopted. In each figure,
The same components are designated by the same reference numerals.

【００６６】[0066]

【発明の効果】本発明は以上のように構成されているの
で、データドライバ回路のアンプのオフセット電圧のば
らつきによる影響を抑制し、また、回路構成の簡略化を
図ることの可能なアクティブマトリクス型液晶表示装置
及びその駆動方法を実現できる、という効果を奏する。Since the present invention is configured as described above, it is possible to suppress the influence of variations in the offset voltage of the amplifier of the data driver circuit and to simplify the circuit configuration. The liquid crystal display device and the driving method thereof can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１実施形態であるアクティブマトリ
クス型液晶表示装置とデータドライバ回路の構成を示す
回路図である。FIG. 1 is a circuit diagram showing configurations of an active matrix type liquid crystal display device and a data driver circuit according to a first embodiment of the present invention.

【図２】第１実施形態の液晶表示装置の１画素分のレイ
アウトを模式的に表した図である。FIG. 2 is a diagram schematically showing a layout for one pixel of the liquid crystal display device of the first embodiment.

【図３】図２の矢視断面図である。3 is a cross-sectional view taken along the arrow in FIG.

【図４】第１実施形態の液晶表示装置の１画素分の等価
回路を示す図である。FIG. 4 is a diagram showing an equivalent circuit of one pixel of the liquid crystal display device of the first embodiment.

【図５】第１実施形態の動作方法の一例を示す図であっ
て、奇数フレームの動作方法を示すタイミングチャート
である。FIG. 5 is a diagram showing an example of the operating method of the first embodiment and is a timing chart showing the operating method of an odd frame.

【図６】第１実施形態の動作方法の一例を示す図であっ
て、偶数フレームの動作方法を示すタイミングチャート
である。FIG. 6 is a diagram showing an example of the operation method of the first embodiment and is a timing chart showing the operation method of an even frame.

【図７】第１実施形態の映像信号を示す図である。FIG. 7 is a diagram showing a video signal of the first embodiment.

【図８】第１実施形態の動作方法の他の例を示すタイミ
ングチャートである。FIG. 8 is a timing chart showing another example of the operation method of the first embodiment.

【図９】本発明の第２実施形態であるアクティブマトリ
クス型液晶表示装置とデータドライバ回路の構成を示す
回路図である。FIG. 9 is a circuit diagram showing configurations of an active matrix type liquid crystal display device and a data driver circuit according to a second embodiment of the present invention.

【図１０】第２実施形態のデータドライバ回路の構成を
示す回路図である。FIG. 10 is a circuit diagram showing a configuration of a data driver circuit according to a second embodiment.

【図１１】第２実施形態の動作方法の一例を示す図であ
って、奇数フレームの動作方法を示すタイミングチャー
トである。FIG. 11 is a diagram showing an example of the operating method of the second embodiment and is a timing chart showing the operating method of an odd frame.

【図１２】第２実施形態の動作方法の一例を示す図であ
って、偶数フレームの動作方法を示すタイミングチャー
トである。FIG. 12 is a diagram showing an example of the operating method of the second embodiment, and is a timing chart showing the operating method of an even frame.

【図１３】第２実施形態の動作方法の他の例を示すタイ
ミングチャートである。FIG. 13 is a timing chart showing another example of the operating method of the second embodiment.

【図１４】従来のアクティブマトリクス型液晶表示装置
の構成の一例を示す回路図である。FIG. 14 is a circuit diagram showing an example of a configuration of a conventional active matrix type liquid crystal display device.

【図１５】図１４に示すアクティブマトリクス型液晶表
示装置の駆動方法の一例を示すタイミングチャートであ
る。15 is a timing chart showing an example of a driving method of the active matrix liquid crystal display device shown in FIG.

【図１６】映像信号の一例を示す図である。FIG. 16 is a diagram showing an example of a video signal.

【符号の説明】[Explanation of symbols]

１，１０，２０ 画素マトリクス ２，１１，２１ データドライバ回路 ３，１２，２２ ゲートドライバ回路 Amp アンプ DBA，DBB データ線 GA ゲート線 Mpa，Mpb 画素TFT PIX 画素1 , 10 , 20 Pixel matrix 2 , 11 , 21 Data driver circuit 3 , 12 , 22 Gate driver circuit Amp amplifier DBA , DBB Data line GA Gate line Mpa , Mpb pixel TFT PIX pixel

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/133 550 G02F 1/1345 G02F 1/1368 G00G 3/20 623 G09G 3/36 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. ⁷ , DB name) G02F 1/133 550 G02F 1/1345 G02F 1/1368 G00G 3/20 623 G09G 3/36

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 複数のデータ信号線と、これらデータ信
号線に交差して設けられた複数のゲート信号線と、これ
らデータ信号線及びゲート信号線の交差部近傍に設けら
れ、マトリクス状に配置された画素とを備えるアクティ
ブマトリクス型液晶表示装置において、 前記画素は複数の副画素からなり、各副画素は異なる前
記データ信号線に接続され、さらに、前記副画素には１
画素行分の映像信号が入力される１水平期間内において
異なる信号が供給され、 １つのアンプで駆動される前記複数のデータ信号線は、
１画素を形成する前記複数の副画素に接続されたデータ
信号線であり、 前記副画素がそれぞれ異なる前記データ信号線に接続さ
れることで前記画素のそれぞれが異なる複数の前記デー
タ信号線に接続された構成を有し、 前記副画素のそれぞれがＴＦＴを備えることで前記画素
のそれぞれが前記副画素と同数の前記ＴＦＴを備えた構
成となっており、当該画素のそれぞれの対向電極が画素
毎に分かれ前記副画素と重なる面積毎に分離されたパタ
ーンとなっており、 １画素を形成する前記複数の副画素に接続された前記デ
ータ信号線を駆動する駆動回路は、前記画素のそれぞれ
に接続された前記複数のデータ信号線を１つのアンプで
駆動するために、当該アンプと前記データ信号線の間に
それぞれ１つずつのスイッチが設けられていることを特
徴とするアクティブマトリクス型液晶表示装置。1. A plurality of data signal lines, a plurality of gate signal lines provided so as to intersect these data signal lines, a plurality of gate signal lines provided near the intersections of these data signal lines and gate signal lines, and arranged in a matrix. In the active matrix liquid crystal display device, the pixel is composed of a plurality of sub-pixels, each sub-pixel is connected to a different data signal line, and the sub-pixel is 1
Different signals are supplied within one horizontal period in which video signals for pixel rows are input, and the plurality of data signal lines driven by one amplifier are
Data signal lines connected to the plurality of sub-pixels forming one pixel, wherein the sub-pixels are connected to the different data signal lines, so that each of the pixels is connected to the plurality of different data signal lines. Each of the sub-pixels is provided with a TFT, and thus each of the pixels is provided with the same number of the TFTs as the sub-pixels. The driving circuit for driving the data signal lines connected to the plurality of sub-pixels forming one pixel is connected to each of the pixels. One switch is provided between the amplifier and the data signal line in order to drive the plurality of data signal lines generated by one amplifier. Active matrix liquid crystal display device according to. 【請求項２】 複数のデータ信号線と、これらデータ信
号線に交差して設けられた複数のゲート信号線と、これ
らデータ信号線及びゲート信号線の交差部近傍に設けら
れ、マトリクス状に配置された画素とを備えるアクティ
ブマトリクス型液晶表示装置において、 前記画素は２つの画素トランジスタを備えるとともに各
画素列毎に２本の前記データ信号線を有し、これら２本
のデータ信号線は前記画素トランジスタのそれぞれに接
続され、各画素列毎の２本の前記データ信号線には、基
準電圧または映像信号のいずれかがそれぞれ供給され、 ２つの画素トランジスタのそれぞれには、２つで１画素
を構成する画素電極のいずれかが接続されるとともに、
液晶層を挟んで前記画素電極に対峙する対向基板の画素
電極が前記各画素毎に電気的に分離され、２つの前記画
素電極と重なるように配置されていることを特徴とする
アクティブマトリクス型液晶表示装置。 2. A plurality of data signal lines and these data signals.
A plurality of gate signal lines provided to intersect the signal line, and
From the intersection of the data signal line and the gate signal line.
And pixels arranged in a matrix.
In the matrix-type liquid crystal display device, the pixel includes two pixel transistors and
Each pixel column has two data signal lines, and these two
Data signal line is connected to each of the pixel transistors.
The two data signal lines for each pixel column are connected to
Each of the two pixel transistors is supplied with either a quasi-voltage or a video signal, and each of the two pixel transistors has one pixel.
Is connected to any of the pixel electrodes constituting
Pixels on a counter substrate facing the pixel electrodes with a liquid crystal layer sandwiched therebetween
The electrodes are electrically separated for each pixel, and the two
Characterized by being arranged so as to overlap with the elementary electrode
Active matrix liquid crystal display device. 【請求項３】 前記データ信号線を駆動するデータドラ
イバ回路を備え、このデータドライバ回路は、 １画素行分の前記映像信号を保持、出力するサンプル・
ホルダと、 画素列の数と同数以上のアンプからなるアンプアレイ
と、 前記各アンプの入力を前記サンプル・ホルダからの出力
または前記基準電圧のいずれかに択一的に切り替えるス
イッチアレイと、 前記アンプの出力を２分配して前記画素列毎の２本の前
記データ信号線に供給するとともに、これら前記データ
信号線と前記アンプとの導通を制御するスイッチアレイ
とを備えることを特徴とする請求項２に記載のアクティ
ブマトリクス型液晶表示装置。3. A data driver circuit for driving the data signal line, wherein the data driver circuit holds and outputs the video signal for one pixel row.
A holder, an amplifier array composed of at least as many amplifiers as the number of pixel columns, a switch array for selectively switching the input of each amplifier to either the output from the sample holder or the reference voltage, and the amplifier And a switch array for controlling the conduction between the data signal lines and the amplifier while supplying the two output signals of the above to the two data signal lines for each pixel column. 2. The active matrix liquid crystal display device according to item 2 . 【請求項４】 前記データドライバ回路はポリシリコン
薄膜トランジスタまたは単結晶シリコントランジスタを
備えることを特徴とする請求項３記載のアクティブマト
リクス型液晶表示装置。4. The active matrix type liquid crystal display device according to claim 3, wherein the data driver circuit comprises a polysilicon thin film transistor or a single crystal silicon transistor. 【請求項５】 前記データドライバ回路及び前記ゲート
信号線を駆動するゲートドライバ回路が前記画素ととも
に同一の基板上に形成されていることを特徴とする請求
項３または４記載のアクティブマトリクス型液晶表示装
置。5. The active matrix type liquid crystal display according to claim 3, wherein the data driver circuit and the gate driver circuit for driving the gate signal line are formed together with the pixel on the same substrate. apparatus. 【請求項６】 １画素行分の映像信号が入力される１水
平期間を２分割し、一方の期間において、前記画素列毎
の２本のデータ信号線の双方に前記基準電圧を印加し、
他方の期間において前記映像信号を２本のデータ信号線
のいずれか一方にのみ印加し、前記１水平期間中におい
て、表示すべき前記画素行のゲート信号線の電位を、そ
のゲート信号線に接続された画素トランジスタが導通状
態となる電位にする、請求項２に記載の構成を有するア
クティブマトリクス型液晶表示装置を駆動する方法であ
って、 共通の前記ゲート信号線に接続された画素行に映像信号
対応する信号が供給される期間を１水平期間とした場合
に当該１水平期間を２つの期間に分割し、当該２つの期
間とも画素行にある前記ＴＦＴを導通状態とし、当該２
つの期間の初めの期間で各画素列を駆動する前記アンプ
が、各画素列に接続された前記複数のデータ信号線に基
準電圧を書き込み、当該２つの期間の後半の期間に各画
素列に接続された前記複数のデータ信号線の内の１本の
前記データ信号線にのみ、映像信号を書き込むことを特
徴とするアクティブマトリクス型液晶表示装置の駆動方
法。6. One horizontal period in which a video signal for one pixel row is input is divided into two, and in one period, the reference voltage is applied to both of the two data signal lines for each pixel column,
The video signal is applied to only one of the two data signal lines in the other period, and the potential of the gate signal line of the pixel row to be displayed is connected to the gate signal line during the one horizontal period. A method for driving an active matrix type liquid crystal display device having the structure according to claim 2, wherein the selected pixel transistor is set to a potential at which the pixel transistor becomes conductive. When a period in which a signal corresponding to a signal is supplied is one horizontal period, the one horizontal period is divided into two periods, and in each of the two periods, the TFT in a pixel row is brought into a conductive state,
The amplifier that drives each pixel column in the first period of one period writes a reference voltage to the plurality of data signal lines connected to each pixel column, and connects to each pixel column in the latter half period of the two periods. A method of driving an active matrix type liquid crystal display device, characterized in that a video signal is written only in one of the plurality of data signal lines that have been recorded. 【請求項７】 前記映像信号が印加される前記データ信
号線をフレーム単位で切り替えることを特徴とする請求
項６記載のアクティブマトリクス型液晶表示装置の駆動
方法。7. The method of driving an active matrix type liquid crystal display device according to claim 6, wherein the data signal line to which the video signal is applied is switched in frame units. 【請求項８】 前記映像信号が印加される前記データ信
号線を前記画素行毎で切り替えることを特徴とする請求
項６または７記載のアクティブマトリクス型液晶表示装
置の駆動方法。8. The method of driving an active matrix liquid crystal display device according to claim 6, wherein the data signal line to which the video signal is applied is switched for each pixel row. 【請求項９】 前記データ信号線を駆動するデータドラ
イバ回路を備え、前記１水平期間はこのデータドライバ
回路の出力周期であることを特徴とする請求項６〜８の
いずれかに記載のアクティブマトリクス型液晶表示装置
の駆動方法。9. The active matrix according to claim 6 , further comprising a data driver circuit for driving the data signal line, wherein the one horizontal period is an output cycle of the data driver circuit. Method of driving type liquid crystal display device.