JP3400874B2 - Image forming device - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、画像を任意の角度で回
転する画像回転装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image rotating device for rotating an image at an arbitrary angle.

【０００２】[0002]

【従来の技術】一般に、画像を任意の角度で回転する場
合には、後述する式（１）に示すアフィン変換をそのま
ま実行することにより実現することができる。しかしな
がら、この方法では高速処理が困難であるので、高速回
転を行う従来の方法としては、マイクロプロセッサを用
いることにより、例えば特開昭６０−９７４７３号公報
に示すように画像データを斜変軸変換の後に拡大縮小
し、更に斜変軸変換を行うが提案されている。また、特
開昭６０−９７４７４号公報に示すようにマイクロプロ
セッサを用いて画像データから座標データの更新により
一方向の斜変軸変換と拡大縮小変換を行い、更に他方向
の斜変軸変換と拡大縮小変換を行う方法が提案されてい
る。2. Description of the Related Art Generally, when an image is rotated at an arbitrary angle, it can be realized by directly executing an affine transformation shown in the equation (1) described later. However, since high-speed processing is difficult with this method, as a conventional method for performing high-speed rotation, a microprocessor is used to convert image data into an oblique axis conversion as shown in, for example, Japanese Patent Laid-Open No. 60-97473. It is proposed that the scaling is performed after that, and further the oblique axis conversion is performed. In addition, as disclosed in Japanese Patent Laid-Open No. 60-97474, by using a microprocessor, coordinate data is updated from image data to perform one-direction oblique change axis conversion and enlargement / reduction conversion, and further another direction oblique change axis conversion. A method of performing scaling conversion has been proposed.

【０００３】[0003]

【発明が解決しようとする課題】しかしながら、上記従
来の画像回転方法では、マイクロプロセッサを用いて斜
体変換と倍率変換を行うので、例えば転写紙の速度に合
うようなリアルタイムで処理することができないという
問題点がある。また、例えば既存のデジタル複写機にお
いて上記画像回転処理機能を実現するためには新たなハ
ードウエアを追加しなければならないという問題点があ
る。However, in the above-described conventional image rotation method, since italic conversion and magnification conversion are performed using a microprocessor, it is impossible to perform processing in real time that matches the speed of the transfer paper, for example. There is a problem. Further, there is a problem that new hardware must be added in order to realize the image rotation processing function in an existing digital copying machine, for example.

【０００４】本発明は上記従来の問題点に鑑み、転写紙
の搬送速度に合うようなリアルタイムで処理することが
でき、また、例えば既存のデジタル複写機において新た
なハードウエアを追加することなく処理することができ
る画像回転装置を提供することを目的とする。In view of the above-mentioned conventional problems, the present invention can perform processing in real time so as to match the transfer paper conveyance speed, and can be processed in an existing digital copying machine without adding new hardware. It is an object of the present invention to provide an image rotation device capable of performing.

【０００５】[0005]

【課題を解決するための手段】第１の手段は上記目的を
達成するために、読み取った原稿を１スキャン毎にフレ
ームメモリに格納し、フレームメモリに格納された画像
データを読み出して記録媒体に可視画像を形成する画像
形成手段を備えた画像形成装置において、画像データの
主走査方向を倍率変換する倍率変換回路と、前記倍率変
換回路により処理された画像データを斜体変換する斜体
変換回路と、前記フレームメモリを含み、前記斜体変換
回路により処理された画像データを９０°単位で回転さ
せることが可能な画像回転回路と、前記画像回転回路に
より処理された画像データを前記倍率変換回路の前段に
戻すか前記斜体変換回路の後段に戻すかを選択し、再度
前記倍率変換回路及び斜体変換回路に戻すことによりそ
れぞれ倍率変換と斜体変換を再度行わせるか否かを設定
するスイッチを含む画像バスとを備えていることを特徴
とする。In order to achieve the above-mentioned object, the first means is to read the read original document for each scan.
Image stored in the frame memory and stored in the frame memory
An image that reads data and forms a visible image on a recording medium
In an image forming apparatus including a forming unit, a magnification conversion circuit that performs magnification conversion in the main scanning direction of image data, an italic conversion circuit that performs italic conversion of the image data processed by the magnification conversion circuit, and the frame memory, The image data processed by the italic conversion circuit is rotated by 90 °.
And an image rotation circuit capable of causing the image data processed by the image rotation circuit in the preceding stage of the magnification conversion circuit.
Select whether to return or to return to the latter stage of the italic conversion circuit, and again
By returning to the magnification conversion circuit and the italic conversion circuit,
Set whether to perform magnification conversion and italic conversion again respectively
And an image bus including a switch for switching .

【０００６】第２の手段は、読み取った原稿を１スキャ
ン毎にフレームメモリに格納し、フレームメモリに格納
された画像データを読み出して記録媒体に可視画像を形
成する画像形成手段を備えた画像形成装置において、画
像データの主走査方向を倍率変換するとともに斜体変換
する倍率変換・シフト回路と、前記フレームメモリを含
み、前記倍率・シフト回路により処理された画像データ
を９０°単位で回転させることが可能な画像回転回路
と、前記画像回転回路により処理された画像データを前
記倍率変換・シフト回路の前段に戻すか後段に戻すかを
選択し、再度前記倍率変換・シフト回路に戻すことによ
りそれぞれ倍率変換と斜体変換を再度行わせるか否かを
設定するスイッチを含む画像バスと、前倍率変換・シフ
ト回路に対して変倍制御データを出力する制御回路とを
備え、前記倍率変換・シフト回路は、補間演算回路及び
トグル動作するＦＩＦＯメモリを含み、等倍時には前記
倍率変換・シフト回路に入力されたデータがそのまま、
縮小時には前記補間演算回路により間引かれたデータ
が、拡大時には前記補間演算回路により補間されたデー
タがそれぞれ前記ＦＩＦＯメモリに入力され、次のライ
ンで前記ＦＩＦＯメモリから読み出されて再度前記補間
演算回路及びＦＩＦＯメモリの前段のセレクタに入力さ
れ、等倍、縮小、拡大に応じて前記セレクタによって選
択された補間演算回路あるいはＦＩＦＯメモリからのデ
ータが前記倍率変換・シフト回路から出力され、この出
力されたデータに基づいて画像形成が行われることを特
徴とする。The second means is to scan the read original by one scan.
Each frame is stored in the frame memory and stored in the frame memory
The image data that has been read is read and a visible image is formed on the recording medium.
Image forming apparatus equipped with an image forming unit
Magnification conversion in the main scanning direction of image data and italic conversion
It includes a magnification conversion / shift circuit and a frame memory.
Image data processed by the magnification / shift circuit
Image rotation circuit that can rotate the image in 90 ° increments
And the image data processed by the image rotation circuit
Whether to return to the previous stage or the subsequent stage of the magnification conversion / shift circuit
By selecting and returning to the magnification conversion / shift circuit again
Whether to perform the magnification conversion and italic conversion again.
Image bus including switches to set, and pre-magnification conversion / shift
Control circuit that outputs scaling control data to the
The magnification conversion / shift circuit includes an interpolation calculation circuit and
Includes a FIFO memory that toggles.
The data input to the magnification conversion / shift circuit is as it is,
Data thinned out by the interpolation calculation circuit at the time of reduction
However, when expanding, the data interpolated by the interpolation calculation circuit is
Data is input to the FIFO memory and the next write
Read out from the FIFO memory and re-interpolate
It is input to the selector before the arithmetic circuit and FIFO memory.
Selected by the selector according to the same size, reduction, or enlargement.
Data from the selected interpolation calculation circuit or FIFO memory
Data is output from the magnification conversion / shift circuit.
It is characterized in that an image is formed based on the applied data .

【０００７】[0007]

【作用】第１の手段では、倍率変換回路、斜体変換回
路、画像回転回路及び画像バスにより構成されるハード
ウエアにより画像が任意の角度で回転される。したがっ
て、高速で処理することができるので、転写紙の搬送速
度に合うようなリアルタイムで処理することができる。In the first means, the image is rotated at an arbitrary angle by the hardware composed of the magnification conversion circuit, the italic conversion circuit, the image rotation circuit and the image bus. Therefore, since the processing can be performed at high speed, the processing can be performed in real time so as to match the transfer speed of the transfer sheet.

【０００８】第２の手段では、倍率変換と斜体変換が共
通のＦＩＦＯメモリで処理されるので、例えば既存のデ
ジタル複写機において新たなハードウエアを追加するこ
となく処理することができる。In the second means, the magnification conversion and the italic conversion are processed by the common FIFO memory, so that they can be processed in an existing digital copying machine without adding new hardware.

【０００９】[0009]

【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は本発明に係る画像回転機能を有する画像処
理装置の一実施例を示すブロック図、図２は図１の画像
処理装置が適用されたデジタル複写機のスキャナとプリ
ンタを示す構成図である。Embodiments of the present invention will be described below with reference to the drawings. 1 is a block diagram showing an embodiment of an image processing apparatus having an image rotating function according to the present invention, and FIG. 2 is a block diagram showing a scanner and a printer of a digital copying machine to which the image processing apparatus of FIG. 1 is applied. .

【００１０】先ず、図２を参照して本実施例の画像処理
装置が適用されたデジタル複写機のスキャナの構成を説
明する。装置の上面には原稿を載置するためのコンタク
トガラス１が設けられ、コンタクトガラス１上の原稿は
光源２により反射され、その反射光はミラー３、４、５
により順次９０°反射され、レンズ６を介してＣＣＤラ
インイメージセンサ７により読み取られる。光源２とミ
ラー３は走行体８により支持され、ミラー４、５は走行
体８により支持されて副走査方向に移動可能である。First, the structure of a scanner of a digital copying machine to which the image processing apparatus of this embodiment is applied will be described with reference to FIG. A contact glass 1 for placing a document is provided on the upper surface of the apparatus, and the document on the contact glass 1 is reflected by a light source 2, and the reflected light is reflected by mirrors 3, 4, and 5.
Is sequentially reflected by 90 ° and is read by the CCD line image sensor 7 via the lens 6. The light source 2 and the mirror 3 are supported by the traveling body 8, and the mirrors 4, 5 are supported by the traveling body 8 and are movable in the sub scanning direction.

【００１１】ラインイメージセンサ７により読み取られ
た画像信号は、図１に示すＶＰＵ（Video Processing U
nit ）１００により適正なゲインを与えられた後Ａ／Ｄ
変換され、ＩＰＵ（Image Processing Unit ）１１０に
対してクロックＣＫ１に同期した８ビットのデジタルデ
ータＤＡＴＡ０〜７が印加される。なお、ＩＰＵ１１０
からＶＰＵ１００に対しては、ＣＣＤラインイメージセ
ンサ７の読み出しタイミングを決めるＣＣＤＳＴＮ信号
と、１０ＭＨｚのクロックＣＫ１が印加されている。The image signal read by the line image sensor 7 is a VPU (Video Processing U) shown in FIG.
A / D after being given proper gain by nit) 100
The 8-bit digital data DATA0 to 7 that are converted and are synchronized with the clock CK1 are applied to the IPU (Image Processing Unit) 110. In addition, IPU110
Therefore, to the VPU 100, the CCDSTN signal that determines the read timing of the CCD line image sensor 7 and the clock CK1 of 10 MHz are applied.

【００１２】ＩＰＵ１１０は黒オフセット補正回路１１
１、シェーディング補正回路１１２、ＭＴＦ補正回路１
１３、主走査方向の倍率変換回路１１４、γ変換部１１
５、画質補正回路１１６を有する。ＥＤＵ（EDiting Un
it）１２０は編集加工を行う場合に、γ変換部１１５に
よりγ補正された画像データに対して斜体、白黒反転、
網掛けなどの編集加工処理を行い、処理後のデータをγ
変換部１１５の後段（図示Ａ）に戻す。The IPU 110 is a black offset correction circuit 11
1, shading correction circuit 112, MTF correction circuit 1
13, a main scanning direction magnification conversion circuit 114, a γ conversion unit 11
5. It has an image quality correction circuit 116. EDU (EDiting Un
it) 120 is for iterative, black and white inversion, with respect to the image data that has been γ corrected by the γ conversion unit 115 when performing editing processing
Edit processing such as shading is performed, and the processed data is γ
It returns to the latter stage (illustration A) of the conversion unit 115.

【００１３】ＩＰＵ１１０について詳しく説明すると、
先ず、黒オフセット補正回路１１１はＣＣＤラインイメ
ージセンサ７の暗電流の黒レベルを画像データから減算
する。次いでシェーディング補正回路１１２は主走査方
向の光源２の光量むらやＣＣＤラインイメージセンサ７
の各画素間の感度差によるむらを除去するために、原稿
走査前に予め濃度が均一な白板を読み取って各画素毎に
記憶し、原稿の読み取りデータを白板の基準データで除
算する。ＭＴＦ補正回路１１３は光学系の周波数特性の
劣化などを空間フィルタにより補正し、画質補正回路１
１６はモードに応じて文字処理、誤差拡散処理、ディザ
処理などを行う。The IPU 110 will be described in detail.
First, the black offset correction circuit 111 subtracts the black level of the dark current of the CCD line image sensor 7 from the image data. Next, the shading correction circuit 112 detects the light amount unevenness of the light source 2 in the main scanning direction and the CCD line image sensor 7.
In order to eliminate the unevenness due to the difference in sensitivity between the pixels, a white plate having a uniform density is read in advance before scanning the document and stored for each pixel, and the read data of the document is divided by the reference data of the white plate. The MTF correction circuit 113 corrects the deterioration of the frequency characteristic of the optical system by a spatial filter, and the image quality correction circuit 1
16 performs character processing, error diffusion processing, dither processing, etc. according to the mode.

【００１４】ＦＭＵ（Frame Memory Unit ）１３０はＡ
３サイズをカバーする５０００×６８００画素のデータ
を１画素が８ビットの深さで蓄積可能であり、また、フ
レームメモリに書き込んだデータを書き込み順に読み出
す普通のモード（ＦＩＦＯ）の他に、Ｘ方向のアドレス
とＹ方向のアドレスを入れ替えて読み出すことにより画
像を９０°単位で回転する回転モードを有する。このＦ
ＭＵ１３０にはＥＤＵ１２０により処理されたデータ
（図示Ｂ）が印加され、その処理データは画像バス１１
７の切替えスイッチ１３１により選択されて倍率変換回
路１１４（図示Ｂ’）又は画質補正回路１１６（図示
Ｂ）に選択的に出力される。The FMU (Frame Memory Unit) 130 is
Data of 5000 x 6800 pixels covering 3 sizes can be stored with a depth of 8 bits per pixel, and in addition to the normal mode (FIFO) for reading the data written in the frame memory in the writing order, the X direction It has a rotation mode in which an image is rotated in 90 ° units by reading out the address of and the address in the Y direction. This F
The data processed by the EDU 120 (B in the figure) is applied to the MU 130, and the processed data is the image bus 11
It is selected by the changeover switch 131 of No. 7 and selectively output to the magnification conversion circuit 114 (B ′ in the drawing) or the image quality correction circuit 116 (B in the drawing).

【００１５】また、図示省略されているが、ＩＰＵ１１
０は複写機のメイン制御回路のＣＰＵとアドレスバス、
データバスを共有することによりＣＰＵとの間で通信を
行っている。メイン制御回路はスキャナやプリンタのモ
ータをコントロールし、また、その他に各種クラッチ、
ソレノイドをコントロールする。ＩＰＵ１１０の出力デ
ータＳＤＴ０〜７は、書き込みクロックに応じて速度変
換された後、ＬＤ変調回路に送られる。ＬＤ変調回路で
は８ビット（２５６階調）の画像データに応じて、図２
に示す半導体レーザ発生器１７に印加される電流のパル
ス幅（ＰＷＭ）や電流の量（ＰＷ）がコントロールされ
る。Although not shown, the IPU 11
0 is the CPU and address bus of the main control circuit of the copying machine,
Communication is performed with the CPU by sharing the data bus. The main control circuit controls the scanner and printer motors, and also various clutches,
Control the solenoid. The output data SDT0 to 7 of the IPU 110 are speed-converted according to the write clock and then sent to the LD modulation circuit. In the LD modulation circuit, according to the image data of 8 bits (256 gradations), as shown in FIG.
The pulse width (PWM) of the current applied to the semiconductor laser generator 17 and the amount (PW) of the current are controlled.

【００１６】図２に示すプリンタでは、レーザ発生器１
７からのレーザビームが光学系１８、反射ミラー１９を
介して、予め帯電チャージャ２１により帯電されている
感光体２０上に到達すると感光体２０の表面に潜像が形
成される。この潜像は現像ローラ２２によりトナーで現
像され、このトナー像が用紙に転写され、次いで感光体
２０上の残存トナーがクリーニングユニット３２により
除去される。In the printer shown in FIG. 2, the laser generator 1
When the laser beam from 7 reaches the photoconductor 20 that has been charged by the charging charger 21 through the optical system 18 and the reflection mirror 19, a latent image is formed on the surface of the photoconductor 20. This latent image is developed with toner by the developing roller 22, the toner image is transferred to a sheet, and then the residual toner on the photoconductor 20 is removed by the cleaning unit 32.

【００１７】用紙はカセット２４、２５から給紙コロ２
７により給紙され、レジストローラ２３により感光体２
０上のトナー像に一致するように搬送されて転写チャー
ジャ２８によりトナー像が転写され、分離チャージャ２
９により感光体２０から分離され、搬送ベルト３０によ
り搬送され、定着ユニット３１によりトナー像が定着さ
れ、排出トレイ３３上に排出される。Paper is fed from cassettes 24 and 25 to the paper feed roller 2.
7 is fed by the registration roller 23 to the photoconductor 2
0 is transferred so that the toner image is transferred so that the toner image is transferred by the transfer charger 28.
The toner image is separated from the photoconductor 20 by 9 and is transported by the transport belt 30, and the toner image is fixed by the fixing unit 31 and discharged onto the discharge tray 33.

【００１８】上記構成において、通常の原稿読み取りモ
ードでは、コンタクトガラス１上に画像面が下向きにな
るように原稿された状態でスタートボタンが押される
と、ＣＰＵからＩＰＵ１１０に対してスキャン信号ＳＳ
ＣＡＮが印加され、また、副走査方向の画像有効範囲を
示す信号ＦＧＡＴＥＮがアクティブとなり、次いで走行
体８、９が副走査方向に移動を開始し、原稿が走査され
る。この場合、走行体９は走行体８の１／２の速度で移
動する。In the above-mentioned structure, in the normal original reading mode, when the start button is pressed while the original is placed on the contact glass 1 with the image surface facing downward, the CPU sends the scan signal SS to the IPU 110.
CAN is applied, and the signal FGATEN indicating the image effective range in the sub-scanning direction becomes active. Then, the traveling bodies 8 and 9 start moving in the sub-scanning direction, and the document is scanned. In this case, the traveling body 9 moves at half the speed of the traveling body 8.

【００１９】光源２により照明された原稿の反射光（読
み取り光）は、ミラー３→ミラー４→ミラー５→レンズ
６を経由してラインイメージセンサ７により光電変換さ
れ、ＶＰＵ１００によりＡ／Ｄ変換され、ＩＰＵ１１０
に印加される。ＩＰＵ１１０では、黒オフセット補正回
路１１１、シェーディング補正回路１１２、ＭＴＦ補正
回路１１３、主走査方向の倍率変換回路１１４、γ変換
部１１５、画質補正回路１１６により各処理が施され、
プリンタに出力される。ここで、通常のコピー時には副
走査方向の画像有効範囲を示す信号ＦＧＡＴＥＮの発生
とほぼ同時に、プリンタの動作開始信号ＤＦＧＡＴＥＮ
がアクティブとなり、プリンタによる書き込みが行われ
る。The reflected light (reading light) of the document illuminated by the light source 2 is photoelectrically converted by the line image sensor 7 via the mirror 3 → mirror 4 → mirror 5 → lens 6 and A / D converted by the VPU 100. , IPU110
Applied to. In the IPU 110, each processing is performed by the black offset correction circuit 111, the shading correction circuit 112, the MTF correction circuit 113, the magnification conversion circuit 114 in the main scanning direction, the γ conversion unit 115, and the image quality correction circuit 116.
It is output to the printer. Here, at the time of normal copying, almost simultaneously with the generation of the signal FGATEN indicating the image effective range in the sub-scanning direction, the printer operation start signal DFGATEN
Becomes active and writing is performed by the printer.

【００２０】これに対し、フレームメモリ（ＦＭＵ１３
０）を用いたハイスピードモード時には、黒オフセット
補正回路１１１、シェーディング補正回路１１２、ＭＴ
Ｆ補正回路１１３、主走査方向の倍率変換回路１１４、
γ変換部１１５により各処理が施された後、信号ＦＧＡ
ＴＥＮに同期して１スキャン分のデータがフレームメモ
リに蓄えられる。この後、プリンタの動作開始信号ＤＦ
ＧＡＴＥＮがアクティブとなり、フレームメモリから画
像データが読み出され、バススイッチ１３１を介して画
質補正回路１１６（図示Ｂ）に出力される。以下、２枚
目以降のコピーを行う場合にはフレームメモリに蓄えら
れている画像データが繰り返して読み出される。On the other hand, the frame memory (FMU13
0) in the high speed mode, the black offset correction circuit 111, the shading correction circuit 112, the MT
An F correction circuit 113, a magnification conversion circuit 114 in the main scanning direction,
After each processing is performed by the γ conversion unit 115, the signal FGA
Data for one scan is stored in the frame memory in synchronization with TEN. After this, the printer operation start signal DF
GATEN becomes active, image data is read from the frame memory, and is output to the image quality correction circuit 116 (B in the figure) via the bus switch 131. Hereinafter, when copying the second and subsequent sheets, the image data stored in the frame memory is repeatedly read.

【００２１】次に、任意角度で回転する原理を説明す
る。通常回転は式（１）で示されるアフィン変換が一般
的である。しかしながら、この方法は現状のハードウエ
アではコストとスピードの面で問題があるので、本実施
例では式（１）を展開した式（２）を順次実行する。Next, the principle of rotating at an arbitrary angle will be described. Normally, affine transformation represented by the equation (1) is generally used for rotation. However, since this method has a problem in terms of cost and speed with the current hardware, in this embodiment, the equation (2) obtained by expanding the equation (1) is sequentially executed.

【００２２】[0022]

【数１】 [Equation 1]

【００２３】[0023]

【数２】 [Equation 2]

【００２４】ここで、式（２）における第１項目はｘ軸
（主走査方向軸）に対する倍率変換と斜体変換を行うこ
とを示し、係数Ａはsin θであるので縮小変換であり、
係数Ｂはcos θであるので４５°未満の斜体変換であ
る。第２項目は原点に対する９０°回転を表す。第３項
目はｘ軸（主走査方向軸）に対する倍率変換と斜体変換
を行うことを示し、係数Ｃは１／sin θであるので拡大
変換であり、係数Ｄはcot θであるので斜体変換であ
る。Here, the first item in equation (2) indicates that magnification conversion and italic conversion are performed with respect to the x-axis (main scanning direction axis), and the coefficient A is sin θ, which is reduction conversion.
Since the coefficient B is cos θ, it is an italic transformation less than 45 °. The second item represents a 90 ° rotation with respect to the origin. The third item indicates that magnification conversion and italic conversion are performed with respect to the x-axis (main scanning direction axis). The coefficient C is 1 / sin θ, which is expansion conversion, and the coefficient D is cot θ, which is italic conversion. is there.

【００２５】次に、画像を回転する動作について説明す
る。先ず、ユーザにより操作パネル（図示省略）を介し
て回転角θが設定されると、この回転角θに応じて式
（２）における係数Ａ、Ｂ、Ｃ、Ｄがメイン制御部のＣ
ＰＵにより計算される。次いでスタートボタンが押され
ると原稿が読み取られ、ＶＰＵ１００からＩＰＵ１１０
に対してクロックｃｋ１に同期した８ビットのデジタル
データＤＡＴＡ０〜７が印加され、黒オフセット補正回
路１１１、シェーディング補正回路１１２、ＭＴＦ補正
回路１１３により各処理が施される。Next, the operation of rotating the image will be described. First, when the rotation angle θ is set by the user via the operation panel (not shown), the coefficients A, B, C, and D in the equation (2) are set to C of the main control unit according to the rotation angle θ.
Calculated by PU. Next, when the start button is pressed, the document is read and the VPU 100 changes to the IPU 110.
, 8-bit digital data DATA0 to 7 synchronized with the clock ck1 are applied, and each processing is performed by the black offset correction circuit 111, the shading correction circuit 112, and the MTF correction circuit 113.

【００２６】次いで、倍率変換回路１１４では式（２）
における係数Ａ倍の主走査方向の電気変倍が行われ、次
いで通常モード時と同様にγ変換部１１５によりγが補
正される。そして、画像回転モード時には画像データが
ＥＤＵ１２０に流れるように画像バス１１７が切り換え
られており、ＥＤＵ１２０ではtan φ＝cos θを満たす
角度φの斜体変換が行われることにより式（２）におけ
る第１項目が実行される。Next, in the magnification conversion circuit 114, equation (2)
The electrical scaling in the main scanning direction is performed by the factor A times in the main scanning direction, and γ is corrected by the γ conversion unit 115 as in the normal mode. Then, in the image rotation mode, the image bus 117 is switched so that the image data flows to the EDU 120, and the EDU 120 performs the italic transformation of the angle φ that satisfies tan φ = cos θ, whereby the first item in the equation (2). Is executed.

【００２７】ＥＤＵ１２０により処理された画像データ
はＩＰＵ１２０を介してＦＭＵ１３０に入力し、１スキ
ャン分のデータがＦＭＵ１３０に蓄えられるとｘ、ｙの
アドレスを入れ替えて読み出すことにより式（２）にお
ける第２項目が実行され、９０°回転される。次いでＦ
ＭＵ１３０により処理された画像データはバススイッチ
１３１を介して倍率変換回路１１４（図示Ｂ’）に戻さ
れ、式（２）における係数Ｃ倍の主走査方向の電気変倍
が行われる。次いで通常モード時と同様にγ変換部１１
５によりγが補正される。The image data processed by the EDU 120 is input to the FMU 130 via the IPU 120, and when the data for one scan is stored in the FMU 130, the addresses of x and y are exchanged and read out. Is executed and rotated by 90 °. Then F
The image data processed by the MU 130 is returned to the magnification conversion circuit 114 (B ′ in the drawing) via the bus switch 131, and the electric magnification in the main scanning direction by the coefficient C times in Expression (2) is performed. Next, as in the normal mode, the γ conversion unit 11
Γ is corrected by 5.

【００２８】そして、画像回転モード時には画像データ
がＥＤＵ１２０に流れるようにバス１１７が切り換えら
れており、ＥＤＵ１２０ではtan φ＝cot θを満たす角
度φ（９０−θ）の斜体変換が行われることにより式
（２）における第３項目が実行される。次いで、ＥＤＵ
１２０により処理された画像データは画質補正回路１１
６により処理され、プリンタに出力される。したがっ
て、この一例の変換は式（１）におけるアフィン変換と
等価であるので、任意の角度で回転することができる。In the image rotation mode, the bus 117 is switched so that the image data flows to the EDU 120, and the EDU 120 performs the italic transformation of the angle φ (90−θ) that satisfies tan φ = cot θ. The third item in (2) is executed. Then EDU
The image data processed by 120 is the image quality correction circuit 11
6 and output to the printer. Therefore, since the transformation of this example is equivalent to the affine transformation in the equation (1), it can rotate at an arbitrary angle.

【００２９】次に図３〜図９を参照して第２の実施例を
説明する。図３において図１に示す倍率変換回路１１４
の代わりに図４に詳しく示すような倍率変換・シフト回
路１１４ａが設けられている。また、ＥＤＵ１２０の代
わりにＣＰＵ１４０が用いられ、ＣＰＵ１４０はアドレ
スバス１４１及びデータバス１４２を介して倍率変換・
シフト回路１１４ａに接続されている。Next, a second embodiment will be described with reference to FIGS. In FIG. 3, the magnification conversion circuit 114 shown in FIG.
Instead of this, a magnification conversion / shift circuit 114a as shown in detail in FIG. 4 is provided. Further, a CPU 140 is used instead of the EDU 120, and the CPU 140 converts the magnification via an address bus 141 and a data bus 142.
It is connected to the shift circuit 114a.

【００３０】図４に示す倍率変換・シフト回路１１４ａ
は３次関数コンボリューションによる補間で２５％〜５
１２％（１％刻み）の主走査方向の変倍を行うと共に、
シフト方向とシフト量をコマンドにより設定することに
より画像を主走査方向に１画素単位で、且つ１ライン毎
に異なるシフト量でシフトして斜体変換する。拡大、縮
小の選択はＣＰＵ１４０からのコマンドｋａｋｄｉで行
い、実際の変倍動作のコントロールは５１２×４ビット
のＣＰＵ１４０の内部ＲＡＭに書き込まれた変倍制御デ
ータにより行われる。Magnification conversion / shift circuit 114a shown in FIG.
Is 25% to 5 in interpolation by cubic function convolution
12% (in 1% increments) scaling in the main scanning direction,
By setting the shift direction and the shift amount by a command, the image is shifted in the main scanning direction in units of one pixel and with a different shift amount for each line to perform italic transformation. Enlargement or reduction is selected by a command kakdi from the CPU 140, and actual scaling operation control is performed by the scaling control data written in the internal RAM of the 512 × 4 bit CPU 140.

【００３１】図４においてＳＫＤ＜７：０＞は回路１１
４ａの入力データ、ＨＫＤ＜７：０＞は回路１１４ａの
出力データ、ＢＯＵＴ＜７：０＞はＦＩＦＯメモリ（Ｆ
ＩＦＯ１、２）への出力データ、ＢＩＮ＜７：０＞はＦ
ＩＦＯメモリ（ＦＩＦＯ１、２）からの入力データ、Ｓ
ＭＰＬ＜７：０＞は内部ＲＡＭからの再サンプリング位
置データを示す。ｂｏｕｔ＜７：０＞、ｂｉｎ＜７：０
＞には５ｋ×８ビットのＦＩＦＯメモリ（ＦＩＦＯ１、
２）が並列に接続され、トグル動作する。In FIG. 4, SKD <7: 0> is the circuit 11
4a input data, HKD <7: 0> is output data of the circuit 114a, and BOUT <7: 0> is FIFO memory (F
Output data to IFO1, 2), BIN <7: 0> is F
Input data from the IFO memory (FIFO1, 2), S
MPL <7: 0> indicates resampling position data from the internal RAM. bout <7: 0>, bin <7: 0
> Is a 5k × 8 bit FIFO memory (FIFO1,
2) are connected in parallel and operate as a toggle.

【００３２】フリップフロップＦＦ２、ＦＦ３はイネー
ブル端子ｅｎ付きであり、ＦＦ１、ＦＦ４は通常の８ビ
ットフリップフロップである。また、セレクタＳＥＬ１
〜３は８ビットであり、補間演算回路（ｈｏｋａｎ２５
６９は８ビット多値データを補間する。ＦＦ３に対する
リードイネーブル信号ｒｅｎとＦＦ２に対するライトイ
ネーブル信号ｗｅｎはＣＰＵ１４０の内部ＲＡＭの変倍
制御データによりＨ／Ｌがコントロールされる。The flip-flops FF2 and FF3 are provided with an enable terminal en, and the FF1 and FF4 are normal 8-bit flip-flops. Also, the selector SEL1
3 to 8 are 8 bits, and the interpolation calculation circuit (hokan25
69 interpolates 8-bit multi-valued data. The read enable signal ren for the FF3 and the write enable signal wen for the FF2 are H / L controlled by the scaling control data of the internal RAM of the CPU 140.

【００３３】等倍時には拡大、縮小選択コマンドｋａｋ
ｄｉ＝Ｌに設定され、また、図５に示すようにリードイ
ネーブル信号ｒｅｎとライトイネーブル信号ｗｅｎの両
方がインアクティブに設定される。この場合、入力デー
タＳＫＤ＜７：０＞はＦＦ１により取り込まれると、補
間演算回路（ｈｏｋａｎ２５６）を通り、出力データＢ
ＯＵＴ＜７：０＞がＦＩＦＯメモリ（ＦＩＦＯ１又は
２）に書き込まれる。このデータは次のラインでデータ
ＢＩＮ＜７：０＞として読み出され、ＦＦ３、ＦＦ４を
介して出力データＨＫＤ＜７：０＞として出力される。
この場合には、ｒｅｎ＝ｗｅｎ＝Ｌであるので速度変換
が行われず、等倍動作を行う。Enlargement / reduction selection command kak at the same size
di = L is set, and both the read enable signal ren and the write enable signal wen are set to inactive as shown in FIG. In this case, when the input data SKD <7: 0> is fetched by the FF1, the input data SKD <7: 0> passes through the interpolation calculation circuit (hokan256) and the output data B
OUT <7: 0> is written to the FIFO memory (FIFO 1 or 2). This data is read out as data BIN <7: 0> on the next line and output as output data HKD <7: 0> via FF3 and FF4.
In this case, since ren = wen = L, speed conversion is not performed, and the same-magnification operation is performed.

【００３４】縮小時にはｋａｋｄｉ＝Ｌに設定され、ま
た、図６に示すようにライトイネーブル信号ｗｅｎがア
クティブ、リードイネーブル信号ｒｅｎがインアクティ
ブに設定される。この場合、入力データＳＫＤ＜７：０
＞はＦＦ１により取り込まれると、補間演算回路（ｈｏ
ｋａｎ２５６）において３次関数コンボリューションに
より補間される。補間を行うときのサンプリング位置は
ＣＰＵ１４０の内部ＲＡＭに予め書き込まれた変倍制御
データを読み出すことにより得られる。At the time of reduction, kakdi = L is set, and as shown in FIG. 6, the write enable signal wen is set active and the read enable signal ren is set inactive. In this case, the input data SKD <7: 0
> Is taken in by FF1, the interpolation calculation circuit (ho
kan256) interpolated by cubic convolution. The sampling position when performing the interpolation is obtained by reading the scaling control data previously written in the internal RAM of the CPU 140.

【００３５】補間されたデータはＦＦ２においてライト
イネーブル信号ｗｅｎにより間引かれ、ＦＩＦＯメモリ
（ＦＩＦＯ１又は２）に書き込まれる。このデータは次
のラインで読み出され、ＦＦ３（ｒｅｎ＝Ｌ）により等
倍され、ＦＦ４を介して出力データＨＫＤ＜７：０＞と
して出力される。The interpolated data is thinned out by the write enable signal wen in FF2 and written in the FIFO memory (FIFO 1 or 2). This data is read in the next line, is multiplied by FF3 (ren = L), and is output as output data HKD <7: 0> via FF4.

【００３６】拡大時にはｋａｋｄｉ＝Ｈに設定され、ま
た、図７に示すようにライトイネーブル信号ｗｅｎがイ
ンアクティブ、リードイネーブル信号ｒｅｎがアクティ
ブに設定される。この場合、入力データＳＫＤ＜７：０
＞はＦＦ１により取り込まれると、ＦＦ２（ｗｅｎ＝
Ｌ）により等倍され、ＦＩＦＯメモリ（ＦＩＦＯ１又は
２）に書き込まれる。このデータは次のラインで読み出
され、ＦＦ３によりリードイネーブル信号ｒｅｎで速度
変換され、補間演算回路（ｈｏｋａｎ２５６）において
３次関数コンボリューションにより補間される。At the time of enlargement, kakdi = H is set, and as shown in FIG. 7, the write enable signal wen is set inactive and the read enable signal ren is set active. In this case, the input data SKD <7: 0
> Is taken in by FF1, FF2 (wen =
L) and is written to the FIFO memory (FIFO 1 or 2). This data is read in the next line, speed converted by the read enable signal ren by the FF3, and interpolated by cubic function convolution in the interpolation calculation circuit (hokan256).

【００３７】補間を行うときのサンプリング位置はＣＰ
Ｕ１４０の内部ＲＡＭに予め書き込まれた変倍制御デー
タを読み出すことにより得られ、読み出しを停止された
データに対してサンプリング位置が変化して複数回補間
を行うことにより拡大される。補間されたデータはＦＦ
４を通り、出力される。The sampling position for interpolation is CP
It is obtained by reading the scaling control data written in advance in the internal RAM of U140, and the sampling position is changed with respect to the data whose reading is stopped, and the data is enlarged by performing interpolation a plurality of times. The interpolated data is FF
It is output after passing through 4.

【００３８】この回路１１４ａはまた、ＦＩＦＯメモリ
の１ライン毎の読み出し時間を変更することにより主走
査方向に可変のシフト量でシフトして斜体変換すること
ができる。図８は右方向（左向き斜体）、図９は左方向
（右向き斜体）にシフトする場合を示す。右方向にシフ
トする場合にはライトイネーブル信号ｗｅｎとライトリ
セット信号ｗｒｅｓはそのままでリードイネーブル信号
ｒｅｎとリードリセット信号ｒｒｅｓをシフト量分だけ
遅く発生する。左方向にシフトする場合にはライトイネ
ーブル信号ｗｅｎとライトリセット信号ｗｒｅｓをシフ
ト量分だけ遅く発生し、リードイネーブル信号ｒｅｎと
リードリセット信号ｒｒｅｓを通常タイミングで発生さ
せる。The circuit 114a is also capable of shifting in the main scanning direction by a variable shift amount to perform italic conversion by changing the read time for each line of the FIFO memory. FIG. 8 shows the case of shifting to the right (leftward italic) and FIG. 9 shows the case of shifting to the left (rightward italic). When shifting to the right, the write enable signal wen and the write reset signal wres are generated as they are, and the read enable signal ren and the read reset signal rres are delayed by the shift amount. When shifting to the left, the write enable signal wen and the write reset signal wres are delayed by the shift amount, and the read enable signal ren and the read reset signal rres are generated at normal timing.

【００３９】したがって、この実施例では、倍率変換用
のＦＩＦＯメモリにより斜体変換を行うことにより新た
にハードウエアを追加することなく倍率変換と斜体変換
を行うことができ、したがった、同一のＦＩＦＯメモリ
を用いて任意の角度で回転することができる。Therefore, in this embodiment, the italic conversion is performed by the FIFO memory for the magnification conversion, so that the magnification conversion and the italic conversion can be performed without adding new hardware. Therefore, the same FIFO memory is used. Can be used to rotate at any angle.

【００４０】[0040]

【発明の効果】以上説明したように請求項１記載の発明
は、倍率変換回路、斜体変換回路、画像回転回路及び画
像バスにより構成されるハードウエアにより画像を任意
の角度で回転させることができるので、記録媒体の搬送
速度に合うようにリアルタイムで処理することができ
る。The invention of claim 1, wherein, as described in the foregoing can be magnification conversion circuit, italic conversion circuit, the image rotation circuit, and image bus images by hardware configured to rotate at any angle Therefore, it is possible to perform processing in real time so as to match the conveyance speed of the recording medium .

【００４１】請求項２記載の発明は、倍率変換と斜体変
換が共通のＦＩＦＯメモリで処理されるので、画像形成
装置、例えば既存のデジタル複写機において新たなハー
ドウエアを追加することなく処理することができる。According to the second aspect of the present invention, since the magnification conversion and the italic conversion are processed by the common FIFO memory, image formation is performed.
It can be processed without adding new hardware in a device such as an existing digital copying machine.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明に係る画像回転装置の一実施例を示すブ
ロック図である。FIG. 1 is a block diagram showing an embodiment of an image rotation device according to the present invention.

【図２】図１の画像回転装置が適用されたデジタル複写
機のスキャナとプリンタを示す構成図である。2 is a configuration diagram showing a scanner and a printer of a digital copying machine to which the image rotating device of FIG. 1 is applied.

【図３】第２の実施例の画像回転装置を示すブロック図
である。FIG. 3 is a block diagram showing an image rotation device of a second embodiment.

【図４】図３の倍率変換・シフト回路を詳しく示すブロ
ック図である。FIG. 4 is a block diagram showing the magnification conversion / shift circuit of FIG. 3 in detail.

【図５】図４の倍率変換・シフト回路における等倍時の
主要信号を示すタイミングチャートである。5 is a timing chart showing main signals at the same magnification in the magnification conversion / shift circuit of FIG.

【図６】図４の倍率変換・シフト回路における縮小時の
主要信号を示すタイミングチャートである。6 is a timing chart showing main signals at the time of reduction in the magnification conversion / shift circuit of FIG.

【図７】図４の倍率変換・シフト回路における拡大時の
主要信号を示すタイミングチャートである。7 is a timing chart showing main signals at the time of enlargement in the magnification conversion / shift circuit of FIG.

【図８】図４の倍率変換・シフト回路における右方向シ
フト時の主要信号を示すタイミングチャートである。8 is a timing chart showing main signals at the time of rightward shifting in the magnification conversion / shift circuit of FIG.

【図９】図４の倍率変換・シフト回路における左方向シ
フト時の主要信号を示すタイミングチャートである。9 is a timing chart showing main signals at the time of leftward shift in the magnification conversion / shift circuit of FIG.

【符号の説明】[Explanation of symbols]

１１４ 倍率変換回路 １１４，１１４ａ 倍率変換・シフト回路 １２０ ＥＤＵ（EDiting Unit）（斜体変換回路） １１７ 画像バス １３０ ＦＭＵ（Frame Memory Unit ）（９０°回転回
路） ＦＩＦＯ１，２ ＦＩＦＯメモリ114 Magnification Conversion Circuits 114 and 114a Magnification Conversion / Shift Circuit 120 EDU (EDiting Unit) (Italic Conversion Circuit) 117 Image Bus 130 FMU (Frame Memory Unit) (90 ° Rotation Circuit) FIFO1, FIFO Memory

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 読み取った原稿を１スキャン毎にフレー
ムメモリに格納し、フレームメモリに格納された画像デ
ータを読み出して記録媒体に可視画像を形成する画像形
成手段を備えた画像形成装置において、 画像データの主走査方向を倍率変換する倍率変換回路
と、 前記倍率変換回路により処理された画像データを斜体変
換する斜体変換回路と、前記フレームメモリを含み、 前記斜体変換回路により処
理された画像データを９０°単位で回転させることが可
能な画像回転回路と、 前記画像回転回路により処理された画像データを前記倍
率変換回路の前段に戻すか前記斜体変換回路の後段に戻
すかを選択し、再度前記倍率変換回路及び斜体変換回路
に戻すことによりそれぞれ倍率変換と斜体変換を再度行
わせるか否かを設定するスイッチを含む画像バスと、 を備えていることを特徴とする 画像形成装置。 1. The scanned original is framed for each scan.
Image data stored in the frame memory.
An image type that reads data and forms a visible image on a recording medium
In an image forming apparatus including a forming unit, a magnification conversion circuit that performs magnification conversion in the main scanning direction of image data, an italic conversion circuit that performs italic conversion of the image data processed by the magnification conversion circuit, and the frame memory, Image data processed by the italic conversion circuit can be rotated in 90 ° increments.
An image rotation circuit Noh, the image data processed by the image rotation circuit the multiplying
Return to the previous stage of the rate conversion circuit or return to the latter stage of the italic conversion circuit.
Select either one, and again the magnification conversion circuit and italic conversion circuit
, And the italic conversion is performed again.
An image forming apparatus , comprising: an image bus including a switch for setting whether or not to displace the image. 【請求項２】 読み取った原稿を１スキャン毎にフレー
ムメモリに格納し、フレームメモリに格納された画像デ
ータを読み出して記録媒体に可視画像を形成する画像形
成手段を備えた画像形成装置において、 画像データの主走査方向を倍率変換するとともに斜体変
換する倍率変換・シフト回路と、 前記フレームメモリを含み、前記倍率・シフト回路によ
り処理された画像データを９０°単位で回転させること
が可能な画像回転回路と、 前記画像回転回路により処理された画像データを前記倍
率変換・シフト回路の前段に戻すか後段に戻すかを選択
し、再度前記倍率変換・シフト回路に戻すことによりそ
れぞれ倍率変換と斜体変換を再度行わせるか否かを設定
するスイッチを含む画像バスと、 前倍率変換・シフト回路に対して変倍制御データを出力
する制御回路と、 を備え、 前記倍率変換・シフト回路は、補間演算回路及びトグル
動作するＦＩＦＯメモリを含み、等倍時には前記倍率変
換・シフト回路に入力されたデータがそのまま 、縮小時
には前記補間演算回路により間引かれたデータが、拡大
時には前記補間演算回路により補間されたデータがそれ
ぞれ前記ＦＩＦＯメモリに入力され、次のラインで前記
ＦＩＦＯメモリから読み出されて再度前記補間演算回路
及びＦＩＦＯメモリの前段のセレクタに入力され、等
倍、縮小、拡大に応じて前記セレクタによって選択され
た補間演算回路あるいはＦＩＦＯメモリからのデータが
前記倍率変換・シフト回路から出力され、この出力され
たデータに基づいて画像形成が行われることを特徴とす
る画像形成装置。 2. The scanned original is framed for each scan.
Image data stored in the frame memory.
An image type that reads data and forms a visible image on a recording medium
In the image forming apparatus equipped with the image forming means, the main scanning direction of the image data is scaled and the diagonal conversion is performed.
The magnification / shift circuit includes a frame conversion / shift circuit for converting the frame and the frame memory.
Rotate the processed image data in 90 ° increments
Image rotation circuit capable of performing the above, and the image data processed by the image rotation circuit
Select whether to return to the front stage or the rear stage of the rate conversion / shift circuit
Then, return it to the magnification conversion / shift circuit again.
Set whether to perform magnification conversion and italic conversion again respectively
Outputs the scaling control data to the image bus including the switch and the pre-magnification conversion / shift circuit
And a control circuit for performing the multiplication , the magnification conversion / shift circuit includes an interpolation calculation circuit and a toggle.
Includes an operating FIFO memory, and at the same magnification, the magnification change
When data is input to the conversion / shift circuit as is , when reducing
The data thinned by the interpolation calculation circuit is expanded
Sometimes the data interpolated by the interpolation calculation circuit is
Each is input to the FIFO memory, and the next line
The interpolation operation circuit is read again from the FIFO memory and is again
And input to the selector in the previous stage of the FIFO memory, etc.
Selected by the selector according to double, reduce, enlarge
Data from the interpolation calculation circuit or FIFO memory
Output from the magnification conversion / shift circuit, and output
Image formation is performed based on the data
Image forming apparatus.