JP3397999B2 - Method for manufacturing semiconductor device - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は半導体装置及び半導
体装置の製造方法に関し、特に、横型高耐圧ＭＯＳＦＥ
Ｔに形成されるＬＯＣＯＳ（Local oxidation of silic
on）直下に設けられた耐圧向上のために形成された不純
物拡散層の濃度の安定化に関する。 【０００２】 【従来の技術】以下に、従来例に係る横型高耐圧ＭＯＳ
ＦＥＴについて図面を参照しながら説明する。図２は、
一般的な横型高耐圧ＭＯＳＦＥＴの断面図であり、横型
高耐圧ＭＯＳＦＥＴは、半導体基板１と、その基板表層
にドレイン領域となる第１のウェル領域２と、その第１
のウェル領域２に形成された耐圧を向上させるための拡
散領域３（以下、高耐圧用拡散領域３という。）、及び
高濃度ドレイン領域８と、高耐圧用拡散領域３上に形成
されたＬＯＣＯＳ酸化膜５と、チャネルを形成する高濃
度の第２のウェル領域１２と、その第２のウェル領域１
２に形成された高濃度ソース領域７及びソース領域７を
共通接続するＰ型の高濃度共通接続領域１３と、第２の
ウェル１２とＬＯＣＯＳ酸化膜５上に形成されたゲート
電極６とをから構成される。 【０００３】この横型高耐圧ＭＯＳＦＥＴは、図２に示
すように、例えば、Ｐ型の半導体基板１上に、Ｎ型不純
物を拡散してドレイン領域となる第１のウェル領域２が
形成され、その表層にボロン（Ｂ+ ）などのＰ型の不純
物を注入、拡散して高耐圧用拡散領域３が形成されてい
る。この高耐圧用拡散領域３は、ドレイン−ソース間、
特にドレイン領域となる第１のウェル領域２で生じるジ
ャンクション効果により、空乏層の広がりを内側に向け
る事により、ドレイン−ソース間の高耐圧化を向上させ
るものであり、横型高耐圧ＭＯＳＦＥＴにおいては必須
の拡散領域である。 【０００４】高耐圧用拡散領域３上にはゲート・ドレイ
ン間耐圧を向上させるために所定の厚みのＬＯＣＯＳ酸
化膜５が形成されており、ＬＯＣＯＳ酸化膜５が形成さ
れていない領域の半導体基板１上には酸化膜或いは窒化
膜等によりゲート絶縁膜４が形成されている。また、第
１のウェル領域２に隣接して高濃度のＰ型不純物を拡散
してチャネルを形成する高濃度の第２のウェル領域１２
が形成され、その表層にはＮ+ 型不純物が拡散されて高
濃度ソース領域７が形成されている。さらに、高耐圧用
拡散領域３が形成されていない第１のウェル領域２の表
層上には、Ｎ+ 不純物を注入・拡散して高濃度ドレイン
領域８が形成される。 【０００５】さらにゲート絶縁膜４からＬＯＣＯＳ酸化
膜５上に、第２のウェル領域１２にチャネル形成及び耐
圧特性を向上させるためのポリシリコンを堆積してゲー
ト電極６及び耐圧用電極６Ａが形成されており、それら
を被覆するように層間絶縁膜９が形成されている。ソー
ス領域７、ドレイン領域８の形成領域の層間絶縁膜９に
は開口が形成され、この開口中にアルミなどからなるソ
ース電極１０，ドレイン電極１１が形成されている。上
記耐圧用電極６Ａはドレイン電極１１と電気的に接続さ
れる。また、上記高耐圧用拡散領域３は、図示されない
が、ソース電極１０と電気的に接続され基板１と同電位
にしてある。 【０００６】上述した横型高耐圧ＭＯＳＦＥＴにおいて
は、耐圧特性をいかに向上させるかの検討が行われてい
る。耐圧特性を向上させるために、上述したように、Ｌ
ＯＣＯＳ酸化膜５の直下に、例えば、Ｐ+型の不純物拡
散で高耐圧用拡散領域３を形成している。この高耐圧用
拡散領域３は、ＬＯＣＯＳ酸化膜５の形成と同一の熱処
理工程により形成される。以下に、高耐圧用拡散領域３
の形成方法を図３及び図４を参照しながら説明する。 【０００７】まず、図３に示すように、表層にドレイン
領域となるＮ型の第１のウェル領域２を形成したＰ型半
導体基板１表面にシリコン酸化膜等の酸化膜Ａを形成
し、その酸化膜Ａの所定領域にフォトレジストＰＲを選
択形成する。このフォトレジストＰＲをマスクにして、
例えば、ボロンイオン（Ｂ+ ）を加速電圧１００ｋｅ
Ｖ，ドーズ量３×１０13ｃｍ-2の条件で注入する。 【０００８】次いで、図４に示すようにＬＯＣＯＳ法に
よって酸化膜Ａの所定領域、ボロンイオンが注入された
注入領域上にＬＯＣＯＳ酸化膜５を形成する。このと
き、先に注入されたボロンイオン（Ｂ+ ）が、ＬＯＣＯ
Ｓ酸化膜形成時の熱により拡散され、ＬＯＣＯＳ酸化膜
５の直下に所定の濃度を有した高耐圧用拡散領域３が形
成される。 【０００９】 【発明が解決しようとする課題】上述したように、この
高耐圧用拡散領域３は、ＬＯＣＯＳ酸化膜５の酸化工程
を経て形成されるので、酸化膜中のＢ+ の偏析係数及び
ＬＯＣＯＳ酸化膜５の膜厚のばらつきにより、高耐圧用
拡散領域３の不純物濃度が不安定になり、場所ごとにば
らついてしまう。 【００１０】上記従来の条件によって形成された高耐圧
用拡散領域３のボロンイオンの不純物濃度のプロファイ
ルを図５に示す。このときは、ＬＯＣＯＳ酸化膜の膜厚
は７０００オングストロームで基板内に約３１５０オン
グストロームの深さを有している。これによると、図５
に示すように、加速電圧が１００ｋｅＶと比較的低いた
めにボロンイオンは注入時にあまり深く入らずに基板表
面近くに集中するため、不純物濃度の最も高い箇所（以
下、不純物濃度のピークと称する。）が、その後形成さ
れるＬＯＣＯＳ酸化成長のバラツキによって、ＬＯＣＯ
Ｓ酸化膜内に留まってしまうものとそうでないものとが
あった。即ち、同一機種或いは同一工程で製造しなが
ら、ＬＯＣＯＳ酸化膜のバラツキにより、高耐圧用拡散
領域の濃度がＬＯＣＯＳ酸化膜中に吸収され、その濃度
ピークがＬＯＣＯＳ酸化膜内で形成される。 【００１１】従って、高耐圧用拡散領域３形成後に残留
する不純物の総量は、図５の斜線部に示した領域面積と
同じとなり、図５に示すように、その大部分がＬＯＣＯ
Ｓ酸化膜内に吸収されるので、高耐圧用拡散領域３自体
の不純物の総量も少なくなる。ＬＯＣＯＳ酸化膜３を形
成する場合、そのバラツキ（矢印）は深さ方向で約±３
５０オングストローム〜±約７００オングストローム程
度あり、その膜厚の制御は難しく、素子が複数形成され
た場合に、その膜厚が場所によってばらつくことを避け
る事はほとんど不可能である。従って、高耐圧用拡散領
域の不純物濃度のバラツキは避けられないことから、横
型高耐圧ＭＯＳＦＥＴの耐圧が場所によってばらつくこ
ともまた避けられず耐圧特性を均一化、即ち、耐圧特性
の向上化の妨げの原因となっていた。 【００１２】本発明は、上記した事情に鑑みてなされた
ものであり、ＬＯＣＯＳ酸化膜直下に耐圧向上のために
形成された高耐圧用拡散領域の不純物濃度をＬＯＣＯＳ
酸化膜形成時のバラツキに影響されない横型高耐圧ＭＯ
ＳＦＥＴを提供することを目的とする。 【００１３】 【課題を解決するための手段】本発明は、上記課題を解
決するために、以下の構成及び方法を採用した。即ち、
本発明の半導体装置は、一導電型の半導体基板と、前記
半導体基板に形成される逆導電型のドレイン領域と、前
記ドレイン領域に形成されたＬＯＣＯＳ酸化膜と、前記
ＬＯＣＯＳ酸化膜の直下に所定の幅を有し、前記ドレイ
ン領域に形成される空乏層の広がりを抑制する一導電型
の高耐圧用拡散領域と、前記ドレイン領域に形成された
逆導電型の高濃度ドレイン領域と、チャネルを形成する
一導電型のウェル領域と、前記ＬＯＣＯＳ酸化膜上に形
成されたゲート電極とを有し、前記ＬＯＣＯＳ酸化膜と
前記ドレイン領域との一番深い界面領域より深い位置
に、前記一導電型の高耐圧用拡散領域の濃度ピークを設
定することを特徴としている。 【００１４】また、本発明の半導体装置の製造方法は、
一導電型の半導体基板の表層に酸化膜を形成する工程
と、前記酸化膜のＬＯＣＯＳ酸化膜を形成する領域に、
前記ＬＯＣＯＳ酸化膜を形成した時の一番深い界面領域
より深い領域で濃度ピークを有するように一導電型の高
濃度不純物を注入する工程と、前記ＬＯＣＯＳ酸化膜を
形成する領域に所定膜厚のＬＯＣＯＳ酸化膜を形成する
と同時に前記一導電型の高濃度不純物を拡散し一導電型
の高耐圧用拡散領域を形成する工程と、前記基板表層に
一導電型の高濃度不純物を注入・拡散し、チャネル領域
を形成するウェル領域を形成する工程と、前記ウェル領
域及び前記基板表層にソース領域及びドレイン領域とな
る逆導電型の高濃度不純物を注入する工程と、前記ＬＯ
ＣＯＳ酸化膜の形成されていない領域にゲート絶縁膜を
形成する工程と、前記ウェル領域及び前記ＬＯＣＯＳ酸
化膜上にチャネルを形成するためのゲート電極を形成す
る工程とを有したことを特徴としている。 【００１５】ここで、前記一導電型の高濃度不純物は１
５０ｋｅＶ〜２２０ＫｅＶの加速電圧で注入することを
特徴としている。上述したように、ＬＯＣＯＳ酸化膜と
前記ドレイン領域との一番深い界面領域より深い位置
に、一導電型の高耐圧用拡散領域の濃度ピークを設定す
ることにより、高耐圧用拡散領域の不純物濃度の低下又
は、増加する度合いが著しく減少するために耐圧特性を
均一化させることができる。 【００１６】また、ＬＯＣＯＳ酸化膜を形成する領域
に、ＬＯＣＯＳ酸化膜を形成した時の一番深い界面領域
より深い領域で濃度ピークを有するように一導電型の高
濃度不純物を注入し、ＬＯＣＯＳ酸化膜を形成すると同
時に一導電型の高濃度不純物を拡散し一導電型の高耐圧
用拡散領域を形成することにより、ＬＯＣＯＳ酸化膜形
成時に膜厚にバラツキがあったとしても、高耐圧用拡散
領域の濃度低下及び増加の度合いを著しく減少でき耐圧
特性の均一化が可能となる。 【００１７】 【発明の実施の形態】以下に、本発明の実施形態に係る
半導体装置、及びその製造方法について説明する。本発
明の半導体装置は、横型高耐圧ＭＯＳＦＥＴに関するも
のであり、一般的な横型高耐圧ＭＯＳＦＥＴは従来例で
説明したが再度説明する。図２は、一般的な横型高耐圧
ＭＯＳＦＥＴの断面図であり、横型高耐圧ＭＯＳＦＥＴ
は、半導体基板１と、その基板表層にドレイン領域とな
る第１のウェル領域２と、その第１のウェル領域２に形
成された耐圧を向上させるための拡散領域３（以下、高
耐圧用拡散領域３という。）、及び高濃度ドレイン領域
８と、高耐圧用拡散領域３上に形成されたＬＯＣＯＳ酸
化膜５と、チャネルを形成する高濃度の第２のウェル領
域１２と、その第２のウェル領域１２に形成された高濃
度ソース領域７及びソース領域７を共通接続するＰ型の
高濃度共通接続領域１３と、第２のウェル１２とＬＯＣ
ＯＳ酸化膜５上に形成されたゲート電極６とをから構成
される。 【００１８】この横型高耐圧ＭＯＳＦＥＴは、図２に示
すように、例えば、Ｐ型の半導体基板１上に、Ｎ型不純
物を拡散してドレイン領域となる第１のウェル領域２が
形成され、その表層にボロン（Ｂ+ ）などのＰ型の不純
物を注入、拡散して高耐圧用拡散領域３が形成されてい
る。この高耐圧用拡散領域３は、ドレイン−ソース間、
特にドレイン領域となる第１のウェル領域２で生じるジ
ャンクション効果により、空乏層の広がりを内側に向け
る事により、ドレイン−ソース間の高耐圧化を向上させ
るものであり、横型高耐圧ＭＯＳＦＥＴにおいては必須
の拡散領域である。 【００１９】高耐圧用拡散領域３上にはゲート耐圧を向
上させるために所定の厚みのＬＯＣＯＳ酸化膜５が形成
されており、ＬＯＣＯＳ酸化膜５が形成されていない領
域の半導体基板１上には酸化膜或いは窒化膜等によりゲ
ート絶縁膜４が形成されている。また、第１のウェル領
域２に隣接して高濃度のＰ型不純物を拡散してチャネル
を形成する高濃度の第２のウェル領域１２が形成され、
その表層にはＮ+ 型不純物が拡散されて高濃度ソース領
域７が形成されている。さらに、高耐圧用拡散領域３が
形成されていない第１のウェル領域２の表層上には、Ｎ
+ 不純物を注入・拡散して高濃度ドレイン領域８が形成
される。 【００２０】さらにゲート絶縁膜４からＬＯＣＯＳ酸化
膜５上に、第２のウェル領域１２にチャネル形成及び耐
圧特性を向上させるためのポリシリコンを堆積してゲー
ト電極６及び耐圧用電極６Ａが形成されており、それら
を被覆するように層間絶縁膜９が形成されている。ソー
ス領域７、ドレイン領域８の形成領域の層間絶縁膜９に
は開口が形成され、この開口中にアルミなどからなるソ
ース電極１０，ドレイン電極１１が形成されている。上
記耐圧用電極６Ａはドレイン電極１１と電気的に接続さ
れる。また、上記高耐圧用拡散領域３は、図示されない
が、ソース電極１０と電気的に接続され基板１と同電位
にしてある。 【００２１】本発明の特徴とするところは、上記した高
耐圧用拡散領域３の濃度がＬＯＣＯＳ酸化膜５を形成す
る際に生じる膜厚のバラツキによる高耐圧用拡散領域３
の濃度の低下及び増加により生じる耐圧特性の低下及び
バラツキを改善するものであり、具体的には、本発明で
は、ＬＯＣＯＳ酸化膜５とドレイン領域８との一番深い
界面領域Ｘより深い位置に、高耐圧用拡散領域３の濃度
ピークＣＰを設定するものである。 【００２２】以下に、高耐圧用拡散領域３の形成方法に
ついて図１，図３，図４を参照しながら説明する。ま
ず、図３に示すように、例えば、表層に約６μｍ程度の
ドレイン領域となるＮ型の第１のウェル領域２を形成し
たＰ型半導体基板１表面にシリコン酸化膜等の酸化膜Ａ
を形成し、その酸化膜Ａの所定領域にフォトレジストＰ
Ｒを選択形成する。 【００２３】このフォトレジストＰＲをマスクにして、
例えば、ボロンイオン（Ｂ+ ）を注入する。このボロン
イオンの注入は、ＬＯＣＯＳ酸化膜を形成したときに、
ＬＯＣＯＳ酸化膜形成時におけるバラツキを考慮して、
ＬＯＣＯＳ酸化膜の一番深い界面領域より深い領域で濃
度ピークを有するようにボロンイオンを注入する。具体
的には、例えば、ドレイン領域となる第１のウェル領域
２の濃度が５×１０12ｃｍ-2の時、加速電圧約１５０〜
２２０ｋｅＶ，ドーズ量１．３〜１．１×１０13ｃｍ-2
の条件でドレイン領域となる第１のウェル２内に深く注
入する。 【００２４】次いで、図４に示すようにＬＯＣＯＳ法に
よって酸化膜Ａの所定領域、ボロンイオンが注入された
注入領域上に厚さ約７０００オングストロームのＬＯＣ
ＯＳ酸化膜５を形成する。このとき、先に注入されたボ
ロンイオン（Ｂ+ ）が、ＬＯＣＯＳ酸化膜形成時の熱に
より拡散され、ＬＯＣＯＳ酸化膜５の直下に約１．５μ
ｍで所定の濃度を有した高耐圧用拡散領域３が形成され
る。 【００２５】本実施形態においては、上記のボロンイオ
ン（Ｂ+ ）の注入工程において、従来よりも約１．５倍
以上の大きい加速電圧で加速して注入しているので、基
板内でのボロンイオンの飛程距離が長くなり、ボロンイ
オンは従来よりも基板１の内部に深く打ち込まれ、従来
と異なり基板１の奥深くに集中する。また、打ち込みの
際のドーズ量が従来の半分程度の１．３×１０13ｃｍ-2
になっている。これらのことより、このときのボロンイ
オンの濃度のプロファイルは、図１に示すようになり、
不純物濃度のピーク（図１のＣｐ）が、従来のようにＬ
ＯＣＯＳ酸化膜５内に現れるのではなく、高耐圧用拡散
領域３にまで達する。 【００２６】すると、図１に示すように、図１の斜線部
に示す領域面積は、その大部分がＬＯＣＯＳ酸化膜５の
界面領域ょり深い領域で存在し、ＬＯＣＯＳ酸化膜３形
成後において膜厚にバラツキ（矢印）がある場合でも高
耐圧用拡散領域３の不純物の総量は、図５に示す従来の
方法による不純物の総量に比して多くなる。従って、Ｌ
ＯＣＯＳ酸化膜５形成時に生じる膜厚のバラツキがあっ
たとしても、高耐圧用拡散領域を形成する不純物の濃度
ピークはＬＯＣＯＳ酸化膜５の界面領域より深い領域と
成るために、ＬＯＣＯＳ酸化膜５が深さ方向にバラツキ
があっても高耐圧用拡散領域自体の不純物濃度は従来に
比してバラツキがなくなるので、横型高耐圧ＭＯＳＦＥ
Ｔの耐圧特性を均一化することができる。 【００２７】なお、本実施形態では、注入の際の加速電
圧を１５０〜２２０ｋｅＶとし、注入の際のドーズ量を
１．３×１０13ｃｍ-2とし、加速電圧を従来の約１．５
倍程度、注入の際のドーズ量を従来の半分程度にしてい
るが、本発明はこれに限らず、不純物濃度のピークが高
耐圧用拡散領域３において現れるような条件で注入すれ
ば同様の効果を奏する。 【００２８】また、本実施形態では、高耐圧用拡散領域
３の不純物としてボロンイオンを注入しているが、Ｐ型
不純物であれば同様の効果を奏する。さらに、本実施形
態では、ドレイン領域を第１のウェル領域２として用い
たが、本発明はこれに限定されるものではなく、ドレイ
ン領域として第１のウェル領域の代わりに、Ｐ型基板１
上にＮ型エピタキシャル層を形成して、そのエピタキシ
ャル層をドレイン領域として用いることも可能である。 【００２９】上述した実施形態ではＮチャネル横型高耐
圧ＭＯＳＦＥＴについて説明したが、本発明はＰチャネ
ル横型高耐圧ＭＯＳＦＥＴにおいても同様に成し得るこ
とは説明するまでもない。 【００３０】 【発明の効果】上述したように、本発明の半導体装置に
よれば、ＬＯＣＯＳ酸化膜とドレイン領域との一番深い
界面領域より深い位置に、一導電型の高耐圧用拡散領域
の濃度ピークを設定することにより、高耐圧用拡散領域
の不純物濃度の増減を著しく抑制するために耐圧特性を
均一化することがき、信頼性の優れた横型高耐圧ＭＯＳ
ＦＥＴを提供することができる。 【００３１】また、本発明の半導体装置の製造方法によ
れば、ＬＯＣＯＳ酸化膜を形成する領域に、ＬＯＣＯＳ
酸化膜を形成した時の一番深い界面領域より深い領域で
濃度ピークを有するように一導電型の高濃度不純物を注
入し、ＬＯＣＯＳ酸化膜を形成すると同時に一導電型の
高濃度不純物を拡散し一導電型の高耐圧用拡散領域を形
成することにより、ＬＯＣＯＳ酸化膜形成時に膜厚にバ
ラツキがあったとしても、高耐圧用拡散領域の濃度の増
減を抑制でき耐圧特性を均一化することができる。その
結果、同一工程で製造しても耐圧特性の優れた横型高耐
圧ＭＯＳＦＥＴを提供することができる。Description: BACKGROUND OF THE INVENTION [0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor device and a method of manufacturing a semiconductor device, and more particularly, to a lateral high voltage MOSFET.
LOCOS (Local oxidation of silic) formed in T
on) The present invention relates to stabilization of the concentration of an impurity diffusion layer formed immediately below for improving withstand voltage. 2. Description of the Related Art A conventional high-voltage lateral high-voltage MOS is described below.
The FET will be described with reference to the drawings. FIG.
1 is a cross-sectional view of a general lateral high-voltage MOSFET. The lateral high-voltage MOSFET includes a semiconductor substrate 1, a first well region 2 serving as a drain region on a surface layer of the substrate, and a first well region 2.
A diffusion region 3 (hereinafter referred to as a high-breakdown-voltage diffusion region 3) formed in the well region 2 and a high-concentration drain region 8 and a LOCOS formed on the high-breakdown-voltage diffusion region 3 are formed. Oxide film 5, high-concentration second well region 12 for forming a channel, and second well region 1
The P-type high-concentration common connection region 13 that connects the high-concentration source region 7 and the source region 7 formed in the second well 2, the second well 12 and the gate electrode 6 formed on the LOCOS oxide film 5 Be composed. In this lateral high-voltage MOSFET, as shown in FIG. 2, for example, a first well region 2 serving as a drain region is formed on a P-type semiconductor substrate 1 by diffusing an N-type impurity. A high breakdown voltage diffusion region 3 is formed by implanting and diffusing a P-type impurity such as boron (B +) into the surface layer. This high breakdown voltage diffusion region 3 is formed between the drain and the source,
In particular, the junction effect generated in the first well region 2 serving as the drain region improves the breakdown voltage between the drain and the source by directing the expansion of the depletion layer toward the inside. This is essential for a lateral high breakdown voltage MOSFET. Is a diffusion region. A LOCOS oxide film 5 having a predetermined thickness is formed on the high-breakdown-voltage diffusion region 3 in order to improve the gate-drain breakdown voltage, and the semiconductor substrate 1 in a region where the LOCOS oxide film 5 is not formed is formed. A gate insulating film 4 made of an oxide film, a nitride film, or the like is formed thereon. A high concentration second well region 12 is formed adjacent to the first well region 2 to form a channel by diffusing a high concentration P-type impurity.
Is formed, and an N + -type impurity is diffused in the surface layer to form a high-concentration source region 7. Further, on the surface layer of the first well region 2 where the high breakdown voltage diffusion region 3 is not formed, an N + impurity is implanted and diffused to form a high concentration drain region 8. Further, polysilicon is deposited on the second well region 12 from the gate insulating film 4 to the LOCOS oxide film 5 to form a channel and improve withstand voltage characteristics to form a gate electrode 6 and a withstand voltage electrode 6A. And an interlayer insulating film 9 is formed so as to cover them. An opening is formed in the interlayer insulating film 9 in a region where the source region 7 and the drain region 8 are formed, and a source electrode 10 and a drain electrode 11 made of aluminum or the like are formed in the opening. The withstand voltage electrode 6 </ b> A is electrically connected to the drain electrode 11. Although not shown, the high-breakdown-voltage diffusion region 3 is electrically connected to the source electrode 10 and has the same potential as the substrate 1. In the above-mentioned lateral high-voltage MOSFET, how to improve the withstand voltage characteristics is being studied. In order to improve the breakdown voltage characteristics, as described above, L
Immediately below the OCOS oxide film 5, the high breakdown voltage diffusion region 3 is formed by, for example, P + type impurity diffusion. This high-breakdown-voltage diffusion region 3 is formed by the same heat treatment step as that for forming the LOCOS oxide film 5. The following describes the diffusion region 3 for high withstand voltage.
Will be described with reference to FIGS. 3 and 4. FIG. First, as shown in FIG. 3, an oxide film A such as a silicon oxide film is formed on the surface of a P-type semiconductor substrate 1 having an N-type first well region 2 serving as a drain region formed in a surface layer. A photoresist PR is selectively formed in a predetermined region of the oxide film A. Using this photoresist PR as a mask,
For example, boron ions (B +) are accelerated at an acceleration voltage of 100 ke.
V is implanted under the conditions of a dose of 3 × 10 13 cm −2. Next, as shown in FIG. 4, a LOCOS oxide film 5 is formed on a predetermined region of the oxide film A, that is, on the implantation region into which boron ions have been implanted, by the LOCOS method. At this time, the previously implanted boron ions (B +)
The diffusion region 3 for high breakdown voltage having a predetermined concentration is formed immediately below the LOCOS oxide film 5 by being diffused by the heat at the time of forming the S oxide film. As described above, since the high-breakdown-voltage diffusion region 3 is formed through the oxidation process of the LOCOS oxide film 5, the segregation coefficient of B + in the oxide film and Due to the variation in the thickness of the LOCOS oxide film 5, the impurity concentration of the high-breakdown-voltage diffusion region 3 becomes unstable and varies from place to place. FIG. 5 shows the profile of the impurity concentration of boron ions in the high breakdown voltage diffusion region 3 formed under the above conventional conditions. At this time, the thickness of the LOCOS oxide film is 7,000 angstroms, and has a depth of about 3150 angstroms in the substrate. According to FIG.
As shown in (1), since the acceleration voltage is relatively low at 100 keV, boron ions do not enter deeply at the time of implantation and concentrate near the substrate surface. Therefore, a portion having the highest impurity concentration (hereinafter referred to as an impurity concentration peak). Is caused by the variation of LOCOS oxidation growth that is formed thereafter.
Some remained in the S oxide film and others did not. That is, while manufacturing the same type or in the same process, the concentration of the high breakdown voltage diffusion region is absorbed in the LOCOS oxide film due to the variation of the LOCOS oxide film, and the concentration peak is formed in the LOCOS oxide film. Therefore, the total amount of impurities remaining after the formation of the high-breakdown-voltage diffusion region 3 is the same as the area of the region shown by hatching in FIG. 5, and as shown in FIG.
Since it is absorbed in the S oxide film, the total amount of impurities in the high breakdown voltage diffusion region 3 itself also decreases. When the LOCOS oxide film 3 is formed, its variation (arrow) is about ± 3 in the depth direction.
The thickness is about 50 angstroms to about ± 700 angstroms, and it is difficult to control the film thickness. When a plurality of elements are formed, it is almost impossible to prevent the film thickness from varying depending on the location. Therefore, since the variation in the impurity concentration of the high-breakdown-voltage diffusion region is inevitable, the breakdown voltage of the lateral high-breakdown-voltage MOSFET cannot be scattered from place to place. Was the cause. SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned circumstances, and has been made to reduce the impurity concentration of a high-breakdown-voltage diffusion region formed immediately below a LOCOS oxide film to improve the breakdown voltage.
Horizontal high withstand voltage MO not affected by variations in oxide film formation
It is intended to provide an SFET. In order to solve the above-mentioned problems, the present invention employs the following constitution and method. That is,
The semiconductor device of the present invention includes a semiconductor substrate of one conductivity type, a drain region of opposite conductivity type formed on the semiconductor substrate, a LOCOS oxide film formed on the drain region, and a predetermined LOCOS oxide film immediately below the LOCOS oxide film. A diffusion region for high breakdown voltage of one conductivity type, which suppresses the spread of a depletion layer formed in the drain region; a high-concentration drain region of opposite conductivity type formed in the drain region; A well region of one conductivity type to be formed; and a gate electrode formed on the LOCOS oxide film. The one conductivity type well region is located deeper than a deepest interface region between the LOCOS oxide film and the drain region. Is characterized by setting a concentration peak of the diffusion region for high breakdown voltage. Further, a method of manufacturing a semiconductor device according to the present invention
A step of forming an oxide film on a surface layer of a semiconductor substrate of one conductivity type, and a step of forming a LOCOS oxide film on the oxide film,
Implanting a high-concentration impurity of one conductivity type so as to have a concentration peak in a region deeper than the deepest interface region when the LOCOS oxide film is formed; Forming a LOCOS oxide film and simultaneously diffusing the one-conductivity-type high-concentration impurity to form a one-conductivity-type high-withstand-voltage diffusion region; and injecting and diffusing one-conductivity-type high-concentration impurity into the substrate surface layer; Forming a well region for forming a channel region; implanting a high-concentration impurity of a reverse conductivity type to be a source region and a drain region into the well region and the substrate surface layer;
A step of forming a gate insulating film in a region where the COS oxide film is not formed, and a step of forming a gate electrode for forming a channel on the well region and the LOCOS oxide film. . Here, the one-conductivity-type high-concentration impurity is 1%.
The injection is performed at an acceleration voltage of 50 keV to 220 keV. As described above, the impurity concentration of the high breakdown voltage diffusion region is set by setting the concentration peak of the one conductivity type high breakdown voltage diffusion region at a position deeper than the deepest interface region between the LOCOS oxide film and the drain region. , Or the degree of increase is significantly reduced, so that the breakdown voltage characteristics can be made uniform. Further, a high-concentration impurity of one conductivity type is implanted into a region where the LOCOS oxide film is formed so as to have a concentration peak in a region deeper than a deepest interface region when the LOCOS oxide film is formed. Simultaneously with the formation of the film, the one-conductivity-type high-concentration impurity is diffused to form the one-conductivity-type high-breakdown-voltage diffusion region. Therefore, even if the film thickness varies when the LOCOS oxide film is formed, the high-breakdown-voltage diffusion region is formed. And the degree of concentration decrease and increase can be remarkably reduced, and the breakdown voltage characteristics can be made uniform. DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device according to an embodiment of the present invention and a method for manufacturing the same will be described below. The semiconductor device of the present invention relates to a lateral high-voltage MOSFET, and a general lateral high-voltage MOSFET has been described in the conventional example, but will be described again. FIG. 2 is a sectional view of a general lateral high-voltage MOSFET.
Are a semiconductor substrate 1, a first well region 2 serving as a drain region in a surface layer of the substrate, and a diffusion region 3 (hereinafter referred to as a high withstand voltage diffusion) formed in the first well region 2 for improving the withstand voltage. Region 3), a high-concentration drain region 8, a LOCOS oxide film 5 formed on the high-breakdown-voltage diffusion region 3, a high-concentration second well region 12 for forming a channel, and a second A high-concentration source region 7 formed in the well region 12 and a P-type high-concentration common connection region 13 for commonly connecting the source regions 7;
And a gate electrode 6 formed on the OS oxide film 5. In this lateral high-voltage MOSFET, as shown in FIG. 2, for example, a first well region 2 serving as a drain region is formed on a P-type semiconductor substrate 1 by diffusing an N-type impurity. A high breakdown voltage diffusion region 3 is formed by implanting and diffusing a P-type impurity such as boron (B +) into the surface layer. This high breakdown voltage diffusion region 3 is formed between the drain and the source,
In particular, the junction effect generated in the first well region 2 serving as the drain region improves the breakdown voltage between the drain and the source by directing the expansion of the depletion layer toward the inside. This is essential for a lateral high breakdown voltage MOSFET. Is a diffusion region. A LOCOS oxide film 5 having a predetermined thickness is formed on the high-breakdown-voltage diffusion region 3 in order to improve the gate breakdown voltage, and the LOCOS oxide film 5 is formed on the semiconductor substrate 1 in a region where the LOCOS oxide film 5 is not formed. The gate insulating film 4 is formed of an oxide film, a nitride film, or the like. A high concentration second well region 12 is formed adjacent to the first well region 2 to diffuse a high concentration P-type impurity to form a channel.
In the surface layer, an N + type impurity is diffused to form a high concentration source region 7. Further, on the surface layer of the first well region 2 where the high breakdown voltage diffusion region 3 is not formed, N
+ A high concentration drain region 8 is formed by implanting and diffusing impurities. Further, polysilicon is deposited on the second well region 12 from the gate insulating film 4 to the LOCOS oxide film 5 to improve channel formation and breakdown voltage characteristics, thereby forming a gate electrode 6 and a breakdown voltage electrode 6A. And an interlayer insulating film 9 is formed so as to cover them. An opening is formed in the interlayer insulating film 9 in a region where the source region 7 and the drain region 8 are formed, and a source electrode 10 and a drain electrode 11 made of aluminum or the like are formed in the opening. The withstand voltage electrode 6 </ b> A is electrically connected to the drain electrode 11. Although not shown, the high-breakdown-voltage diffusion region 3 is electrically connected to the source electrode 10 and has the same potential as the substrate 1. The feature of the present invention resides in that the concentration of the high-breakdown-voltage diffusion region 3 is varied due to a variation in film thickness caused when the LOCOS oxide film 5 is formed.
In the present invention, specifically, in the present invention, at a position deeper than the deepest interface region X between the LOCOS oxide film 5 and the drain region 8, it is intended to improve the reduction and the variation of the breakdown voltage characteristic caused by the decrease and increase of the concentration of , A concentration peak CP of the high withstand voltage diffusion region 3 is set. Hereinafter, a method of forming the high withstand voltage diffusion region 3 will be described with reference to FIGS. First, as shown in FIG. 3, for example, an oxide film A such as a silicon oxide film is formed on the surface of a P-type semiconductor substrate 1 in which an N-type first well region 2 serving as a drain region of about 6 μm is formed in a surface layer.
Is formed, and a photoresist P is formed in a predetermined region of the oxide film A.
R is selectively formed. Using this photoresist PR as a mask,
For example, boron ions (B +) are implanted. This boron ion implantation is performed when a LOCOS oxide film is formed.
In consideration of the variation at the time of forming the LOCOS oxide film,
Boron ions are implanted so as to have a concentration peak in a region deeper than the deepest interface region of the LOCOS oxide film. Specifically, for example, when the concentration of the first well region 2 serving as the drain region is 5.times.10@12 cm @ -2, the acceleration
220 keV, dose 1.3 to 1.1.times.10@13 cm @ -2
Is deeply implanted into the first well 2 serving as the drain region under the conditions described above. Next, as shown in FIG. 4, a LOCOS method having a thickness of about 7000 angstroms is formed on a predetermined region of the oxide film A, that is, on an implantation region where boron ions are implanted.
An OS oxide film 5 is formed. At this time, the boron ions (B @ +) implanted earlier are diffused by the heat at the time of forming the LOCOS oxide film, and about 1.5 .mu.
A high withstand voltage diffusion region 3 having a predetermined concentration at m is formed. In the present embodiment, in the above-described boron ion (B +) implantation step, boron ions (B +) are implanted by accelerating at an acceleration voltage that is about 1.5 times or more larger than that in the prior art. The range of the ions becomes longer, and boron ions are implanted deeper into the substrate 1 than before, and are concentrated deep inside the substrate 1 unlike the conventional case. In addition, the dose at the time of implantation is 1.3 × 10 13 cm −2, which is about half of the conventional dose.
It has become. From these facts, the profile of the concentration of boron ions at this time is as shown in FIG.
The peak of the impurity concentration (Cp in FIG. 1) is L
Instead of appearing in the OCOS oxide film 5, it reaches the high breakdown voltage diffusion region 3. Then, as shown in FIG. 1, most of the area of the region indicated by the hatched portion in FIG. 1 exists in a region deeper than the interface region of the LOCOS oxide film 5, and the film area after the LOCOS oxide film 3 is formed. Even if the thickness varies (arrows), the total amount of impurities in the high-breakdown-voltage diffusion region 3 is larger than the total amount of impurities according to the conventional method shown in FIG. Therefore, L
Even if the thickness of the LOCOS oxide film 5 varies when the OCOS oxide film 5 is formed, the concentration peak of the impurity forming the high-breakdown-voltage diffusion region is deeper than the interface region of the LOCOS oxide film 5. Even if there is variation in the depth direction, the impurity concentration of the high-breakdown-voltage diffusion region itself does not vary as compared with the conventional case, so that the lateral high-breakdown-voltage MOSFE is used.
The breakdown voltage characteristics of T can be made uniform. In this embodiment, the acceleration voltage at the time of implantation is 150 to 220 keV, the dose at the time of implantation is 1.3.times.10@13 cm @ -2, and the acceleration voltage is about 1.5 times that of the conventional one.
Although the dose at the time of implantation is about half that of the conventional case, the present invention is not limited to this, and the same effect can be obtained by implanting under the condition that the impurity concentration peak appears in the high breakdown voltage diffusion region 3. To play. In the present embodiment, boron ions are implanted as impurities in the high-breakdown-voltage diffusion region 3. However, similar effects can be obtained with P-type impurities. Further, in the present embodiment, the drain region is used as the first well region 2. However, the present invention is not limited to this, and instead of the first well region, the P-type substrate 1 is used as the drain region.
It is also possible to form an N-type epitaxial layer thereon and use the epitaxial layer as a drain region. In the above embodiment, an N-channel lateral high breakdown voltage MOSFET has been described. However, it is needless to say that the present invention can be similarly applied to a P-channel lateral high breakdown voltage MOSFET. As described above, according to the semiconductor device of the present invention, the one conductivity type high withstand voltage diffusion region is located at a position deeper than the deepest interface region between the LOCOS oxide film and the drain region. By setting the concentration peak, the withstand voltage characteristics can be made uniform in order to significantly suppress the increase or decrease in the impurity concentration of the high withstand voltage diffusion region.
An FET can be provided. According to the method of manufacturing a semiconductor device of the present invention, the LOCOS oxide film is formed in the region where the LOCOS oxide film is to be formed.
One conductivity type high concentration impurity is implanted so as to have a concentration peak in a region deeper than the deepest interface region when the oxide film is formed, and at the same time as the LOCOS oxide film is formed, the one conductivity type high concentration impurity is diffused. By forming the one-conductivity type high-breakdown-voltage diffusion region, even if the film thickness varies at the time of forming the LOCOS oxide film, it is possible to suppress an increase or decrease in the concentration of the high-breakdown-voltage diffusion region and to make the breakdown voltage characteristics uniform. it can. As a result, it is possible to provide a lateral high withstand voltage MOSFET having excellent withstand voltage characteristics even when manufactured in the same process.

【図面の簡単な説明】 【図１】本発明の実施形態に係る高耐圧用拡散領域の不
純物注入後の不純物濃度のプロファイルを示す図であ
る。 【図２】一般の高耐圧ＭＯＳＦＥＴの構造を説明する断
面図である。 【図３】高耐圧ＭＯＳＦＥＴの高耐圧用拡散領域を形成
する工程を説明する第１の断面図である。 【図４】高耐圧ＭＯＳＦＥＴの高耐圧用拡散領域を形成
する工程を説明する第２の断面図である。 【図５】従来の高耐圧用拡散領域の不純物注入後の不純
物濃度のプロファイルを示す図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a view showing a profile of an impurity concentration after impurity implantation in a high breakdown voltage diffusion region according to an embodiment of the present invention. FIG. 2 is a cross-sectional view illustrating a structure of a general high breakdown voltage MOSFET. FIG. 3 is a first cross-sectional view illustrating a step of forming a high-breakdown-voltage diffusion region of a high-breakdown-voltage MOSFET. FIG. 4 is a second sectional view illustrating a step of forming a high-breakdown-voltage diffusion region of the high-breakdown-voltage MOSFET. FIG. 5 is a diagram showing a profile of impurity concentration after impurity implantation in a conventional high breakdown voltage diffusion region.

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/78 Continuation of front page (58) Field surveyed (Int.Cl. ⁷ , DB name) H01L 29/78

Claims (1)

(57)【特許請求の範囲】 【請求項１】 一導電型の半導体基板の表層に酸化膜を
形成する工程と、前記酸化膜のＬＯＣＯＳ酸化膜を形成
する領域に、前記ＬＯＣＯＳ酸化膜を形成した時の一番
深い界面領域より深い領域で濃度ピークを有するように
一導電型の高濃度不純物を注入する工程と、 前記ＬＯＣＯＳ酸化膜を形成する領域に所定膜厚のＬＯ
ＣＯＳ酸化膜を形成すると同時に前記一導電型の高濃度
不純物を拡散し前記ＬＯＣＯＳ酸化膜の下で前記濃度ピ
ークを有する一導電型の高耐圧用拡散領域を形成する工
程と、 前記基板表層に一導電型の高濃度不純物を注入・拡散
し、チャネル領域を形成するウェル領域を形成する工程
と、 前記ウェル領域及び前記基板表層にソース領域及びドレ
イン領域となる逆導電型の高濃度不純物を注入する工程
と、 前記ＬＯＣＯＳ酸化膜の形成されていない領域にゲート
絶縁膜を形成する工程と、 前記ウェル領域及び前記ＬＯＣＯＳ酸化膜上にチャネル
を形成するためのゲート電極を形成する工程とを、具備
することを特徴とする半導体装置の製造方法。(57) Claims 1. A step of forming an oxide film on a surface layer of a semiconductor substrate of one conductivity type, and forming the LOCOS oxide film in a region of the oxide film where a LOCOS oxide film is formed. Implanting a one-conductivity-type high-concentration impurity so as to have a concentration peak in a region deeper than the deepest interface region when the LOCOS oxide film is formed.
At the same time as forming the COS oxide film, the one-conductivity-type high-concentration impurity is diffused and the concentration pin is formed under the LOCOS oxide film.
Forming a one-conductivity-type high-withstand-voltage diffusion region having a peak, implanting and diffusing one-conductivity-type high-concentration impurities into the surface layer of the substrate, and forming a well region for forming a channel region; Implanting a high-concentration impurity of the opposite conductivity type to be a source region and a drain region into a well region and the surface layer of the substrate; forming a gate insulating film in a region where the LOCOS oxide film is not formed; And a step of forming a gate electrode for forming a channel on the LOCOS oxide film.