JP3396524B2 - 電圧電流変換回路 - Google Patents
電圧電流変換回路Info
- Publication number
- JP3396524B2 JP3396524B2 JP33758093A JP33758093A JP3396524B2 JP 3396524 B2 JP3396524 B2 JP 3396524B2 JP 33758093 A JP33758093 A JP 33758093A JP 33758093 A JP33758093 A JP 33758093A JP 3396524 B2 JP3396524 B2 JP 3396524B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- voltage
- transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、入力としての電圧の変
化を電流の変化として出力する電圧電流変換回路に関
し、より詳細には、半導体集積回路において、電圧制御
増幅回路（以下、ＶＣＡ（Voltage-Controlled Amplifi
er）という。）の入力段に接続され、その入力信号とな
る電流等を出力する電圧電流変換回路に関する。
化を電流の変化として出力する電圧電流変換回路に関
し、より詳細には、半導体集積回路において、電圧制御
増幅回路（以下、ＶＣＡ（Voltage-Controlled Amplifi
er）という。）の入力段に接続され、その入力信号とな
る電流等を出力する電圧電流変換回路に関する。
【０００２】近年、半導体デバイスの利用範囲が拡がり
つつあることに伴い、それぞれの半導体デバイスを構成
する半導体回路の特性として、電圧振幅の高い入力信号
に対して、歪みの少ない出力信号を出力する特性をもつ
ことが要望されている。
つつあることに伴い、それぞれの半導体デバイスを構成
する半導体回路の特性として、電圧振幅の高い入力信号
に対して、歪みの少ない出力信号を出力する特性をもつ
ことが要望されている。
【０００３】このような半導体回路のうち、一般的に用
いられる基本的な回路構成の一つに、電圧電流変換回路
がある。
いられる基本的な回路構成の一つに、電圧電流変換回路
がある。
【０００４】
【従来の技術】従来技術の電圧電流変換回路としては、
トランジスタ等の半導体素子を差動対として利用した回
路が一般的である。
トランジスタ等の半導体素子を差動対として利用した回
路が一般的である。
【０００５】トランジスタ差動対を用いた第１の従来技
術の電圧電流変換回路を図３に示す。図３における電圧
電流変換回路は、ｎｐｎ型バイポーラトランジスタ１０
１及び１０２、固定抵抗１０３並びに定電流源１０４及
び１０５により構成される差動対１００と、入力バイア
ス電圧１０６と、電源ＶCCとで構成されており、トラン
ジスタ１０１及び１０２のベース端子に印加される入力
電圧ＶINに対応した出力電流ＩOUT が、トランジスタ１
０２のコレクタ電流として得られる。
術の電圧電流変換回路を図３に示す。図３における電圧
電流変換回路は、ｎｐｎ型バイポーラトランジスタ１０
１及び１０２、固定抵抗１０３並びに定電流源１０４及
び１０５により構成される差動対１００と、入力バイア
ス電圧１０６と、電源ＶCCとで構成されており、トラン
ジスタ１０１及び１０２のベース端子に印加される入力
電圧ＶINに対応した出力電流ＩOUT が、トランジスタ１
０２のコレクタ電流として得られる。
【０００６】本従来技術における歪みの発生源として、
トランジスタ１０１及び１０２のベース−エミッタ間電
圧（以下、ベース−エミッタ間電圧をＶBEという。）が
持つ非線形性による出力電流ＩOUT の歪みが考えられ
る。これについては、入力電圧ＶINが小さい範囲におい
ては、ＶBEの非線形性による歪み成分が出力電流ＩOUT
に与える影響が少ないため、出力電流ＩOUT としての歪
み率は小さくなる。
トランジスタ１０１及び１０２のベース−エミッタ間電
圧（以下、ベース−エミッタ間電圧をＶBEという。）が
持つ非線形性による出力電流ＩOUT の歪みが考えられ
る。これについては、入力電圧ＶINが小さい範囲におい
ては、ＶBEの非線形性による歪み成分が出力電流ＩOUT
に与える影響が少ないため、出力電流ＩOUT としての歪
み率は小さくなる。
【０００７】しかし、入力電圧ＶINが大きい範囲になる
と、ＶBEの非線形性による歪み成分が大きくなり、この
歪み成分が出力電流ＩOUT に与える影響が大きくなるこ
とに加え、定電流源１０４及び１０５が飽和することに
より、入力電圧ＶINが変化しても出力電流ＩOUT が変化
しなくなるため、出力電流ＩOUT 全体としての歪み率は
大きくなる。
と、ＶBEの非線形性による歪み成分が大きくなり、この
歪み成分が出力電流ＩOUT に与える影響が大きくなるこ
とに加え、定電流源１０４及び１０５が飽和することに
より、入力電圧ＶINが変化しても出力電流ＩOUT が変化
しなくなるため、出力電流ＩOUT 全体としての歪み率は
大きくなる。
【０００８】そこで、上記の問題点を解決する電圧電流
変換回路として、図４に示す第２の従来技術の電圧電流
変換回路がある。図４における電圧電流変換回路は、６
個のｐｎｐ型バイポーラトランジスタ２０１、２０２、
２１１、２１２、２２１、２２２及び定電流源２０３、
２１５、２２３により３個の差動対２００、２１０、２
２０がそれぞれ構成され、トランジスタ２０１及び２２
２のそれぞれのベース端子に入力電圧ＶINが印加され
る。また、出力電流ＩOUT は、トランジスタ２１１のコ
レクタ電流として得られる。
変換回路として、図４に示す第２の従来技術の電圧電流
変換回路がある。図４における電圧電流変換回路は、６
個のｐｎｐ型バイポーラトランジスタ２０１、２０２、
２１１、２１２、２２１、２２２及び定電流源２０３、
２１５、２２３により３個の差動対２００、２１０、２
２０がそれぞれ構成され、トランジスタ２０１及び２２
２のそれぞれのベース端子に入力電圧ＶINが印加され
る。また、出力電流ＩOUT は、トランジスタ２１１のコ
レクタ電流として得られる。
【０００９】本従来技術における各トランジスタのＶBE
の非線形性による歪みについては、本回路がトランジス
タ２０１及び２２２のベース端子を正転入力端子とし、
トランジスタ２０２及び２２１のベース端子を反転入力
端子とし、トランジスタ２１１及び２１２のエミッタ端
子を出力端子とする差動増幅器の全負帰還回路となり、
１００％の負帰還がかかるために、当該全負帰還回路の
オープンループゲインをＧOPとすると、ＶBEの非線形性
による歪みはほぼ１／ＧOPに圧縮されるので、歪み率の
低い出力電流ＩOUT が得られる。
の非線形性による歪みについては、本回路がトランジス
タ２０１及び２２２のベース端子を正転入力端子とし、
トランジスタ２０２及び２２１のベース端子を反転入力
端子とし、トランジスタ２１１及び２１２のエミッタ端
子を出力端子とする差動増幅器の全負帰還回路となり、
１００％の負帰還がかかるために、当該全負帰還回路の
オープンループゲインをＧOPとすると、ＶBEの非線形性
による歪みはほぼ１／ＧOPに圧縮されるので、歪み率の
低い出力電流ＩOUT が得られる。
【００１０】
【発明が解決しようとする課題】しかし、第２の従来技
術においては、出力電流の経路に直列に電圧電流変換抵
抗２１３及び２１４が挿入されているので、この抵抗に
よる損失の影響と定電流源２１５の動作に必要な電圧の
影響により、入力電圧ＶINのダイナミックレンジが狭め
られるという問題点があった。
術においては、出力電流の経路に直列に電圧電流変換抵
抗２１３及び２１４が挿入されているので、この抵抗に
よる損失の影響と定電流源２１５の動作に必要な電圧の
影響により、入力電圧ＶINのダイナミックレンジが狭め
られるという問題点があった。
【００１１】本発明の目的は、出力電流ＩOUT に対する
トランジスタのＶBEの非線形性による歪みの影響をなく
し、且つ、ダイナミックレンジを狭めることがない電圧
電流変換回路を提供することにある。
トランジスタのＶBEの非線形性による歪みの影響をなく
し、且つ、ダイナミックレンジを狭めることがない電圧
電流変換回路を提供することにある。
【００１２】
【課題を解決するための手段】以上の課題を解決するた
めに、請求項１に記載の発明は、例えば図１に示すよう
に、高電位側電源に接続されたカレントミラー回路の入
力端と低電位側電源との間に、制御端子が当該カレント
ミラー回路の出力端に接続されると共に入力端子が前記
入力端に接続された第１半導体素子と、一端が前記第１
半導体素子の出力端子に接続されると共に他端が前記低
電位側電源に接続され且つ前記カレントミラー回路に流
れる電流とは無相関の一定電流を発生させる定電流源
と、からなる直列回路が形成され、前記入力端から前記
第１半導体素子に入力される電流とほぼ等しい電流値を
もつ電流を出力する前記出力端と前記低電位側電源との
間に、前記第１半導体素子と同様の物理的特性を有する
第２半導体素子と、固定電圧値を有するバイアス電圧を
発生させるバイアス電源と、からなる直列回路が形成さ
れ、変換されるべき入力電圧が入力される入力端子と前
記第１半導体素子の出力端子との間に、前記入力電圧の
変化を電流の変化に変換する入力抵抗が接続されている
ことを特徴として構成される。
めに、請求項１に記載の発明は、例えば図１に示すよう
に、高電位側電源に接続されたカレントミラー回路の入
力端と低電位側電源との間に、制御端子が当該カレント
ミラー回路の出力端に接続されると共に入力端子が前記
入力端に接続された第１半導体素子と、一端が前記第１
半導体素子の出力端子に接続されると共に他端が前記低
電位側電源に接続され且つ前記カレントミラー回路に流
れる電流とは無相関の一定電流を発生させる定電流源
と、からなる直列回路が形成され、前記入力端から前記
第１半導体素子に入力される電流とほぼ等しい電流値を
もつ電流を出力する前記出力端と前記低電位側電源との
間に、前記第１半導体素子と同様の物理的特性を有する
第２半導体素子と、固定電圧値を有するバイアス電圧を
発生させるバイアス電源と、からなる直列回路が形成さ
れ、変換されるべき入力電圧が入力される入力端子と前
記第１半導体素子の出力端子との間に、前記入力電圧の
変化を電流の変化に変換する入力抵抗が接続されている
ことを特徴として構成される。
【００１３】請求項２に記載の発明は、例えば図１に示
すように、高電位側電源に接続されたカレントミラー回
路の入力端と低電位側電源との間に、ベース端子が当該
カレントミラー回路の出力端に接続されると共にコレク
タ端子が前記入力端に接続された電流増幅用トランジス
タと、一端が前記電流増幅用トランジスタのエミッタ端
子に接続されると共に他端が前記低電位側電源に接続さ
れ且つ前記カレントミラー回路に流れる電流とは無相関
の一定電流を発生させる定電流源と、からなる直列回路
が形成され、前記入力端から前記電流増幅用トランジス
タに入力される電流とほぼ等しい電流値をもつ電流を出
力する前記出力端と前記低電位側電源との間に、前記電
流増幅用トランジスタのベース−エミッタ間電圧特性と
同様の電圧特性を有する半導体素子と、固定電圧値を有
するバイアス電圧を発生させるバイアス電源と、からな
る直列回路が形成され、変換されるべき入力電圧が入力
される入力端子と前記電流増幅用トランジスタのエミッ
タ端子との間に、前記入力電圧の変化を電流の変化に変
換する入力抵抗が接続されていることを特徴として構成
される。
すように、高電位側電源に接続されたカレントミラー回
路の入力端と低電位側電源との間に、ベース端子が当該
カレントミラー回路の出力端に接続されると共にコレク
タ端子が前記入力端に接続された電流増幅用トランジス
タと、一端が前記電流増幅用トランジスタのエミッタ端
子に接続されると共に他端が前記低電位側電源に接続さ
れ且つ前記カレントミラー回路に流れる電流とは無相関
の一定電流を発生させる定電流源と、からなる直列回路
が形成され、前記入力端から前記電流増幅用トランジス
タに入力される電流とほぼ等しい電流値をもつ電流を出
力する前記出力端と前記低電位側電源との間に、前記電
流増幅用トランジスタのベース−エミッタ間電圧特性と
同様の電圧特性を有する半導体素子と、固定電圧値を有
するバイアス電圧を発生させるバイアス電源と、からな
る直列回路が形成され、変換されるべき入力電圧が入力
される入力端子と前記電流増幅用トランジスタのエミッ
タ端子との間に、前記入力電圧の変化を電流の変化に変
換する入力抵抗が接続されていることを特徴として構成
される。
【００１４】
【作用】請求項１に記載の発明によれば、例えば図１に
示すように、入力抵抗は入力電圧の変化を入力抵抗を流
れる電流の変化に変換する。
示すように、入力抵抗は入力電圧の変化を入力抵抗を流
れる電流の変化に変換する。
【００１５】定電流源は、第１半導体素子の入力電流と
入力抵抗を流れる電流を合わせた電流の値を一定に保
つ。その結果、第１半導体素子の入力電流が入力抵抗を
流れる電流の変化に対応して変化するため、第１半導体
素子の出力電流も入力抵抗を流れる電流の変化に対応し
て変化する。
入力抵抗を流れる電流を合わせた電流の値を一定に保
つ。その結果、第１半導体素子の入力電流が入力抵抗を
流れる電流の変化に対応して変化するため、第１半導体
素子の出力電流も入力抵抗を流れる電流の変化に対応し
て変化する。
【００１６】バイアス電源は、第１半導体素子の制御端
子の電位を固定するためのバイアス電圧を供給する。カ
レントミラー回路は、第１半導体素子及び第２半導体素
子を同じ条件で動作させるために、第１半導体素子の出
力電流とほぼ等しい大きさを持つ電流を第２半導体素子
に供給する。
子の電位を固定するためのバイアス電圧を供給する。カ
レントミラー回路は、第１半導体素子及び第２半導体素
子を同じ条件で動作させるために、第１半導体素子の出
力電流とほぼ等しい大きさを持つ電流を第２半導体素子
に供給する。
【００１７】第２半導体素子は、第１半導体素子と同じ
物理的特性を持つように製作されているので、第１半導
体素子における当該第１半導体素子の非線形特性による
電流増幅時の歪みを補償する。
物理的特性を持つように製作されているので、第１半導
体素子における当該第１半導体素子の非線形特性による
電流増幅時の歪みを補償する。
【００１８】したがって、第１半導体素子における電圧
増幅時の歪みを第２半導体素子により補償し、且つ、入
力電圧を電流に変換する入力抵抗と定電流源とを入力電
圧が入力される入力段に配置することで出力段の抵抗に
おける電圧降下による電圧損失がないので、歪みが少な
く且つダイナミックレンジを狭めることのない電圧電流
変換が可能になる。
増幅時の歪みを第２半導体素子により補償し、且つ、入
力電圧を電流に変換する入力抵抗と定電流源とを入力電
圧が入力される入力段に配置することで出力段の抵抗に
おける電圧降下による電圧損失がないので、歪みが少な
く且つダイナミックレンジを狭めることのない電圧電流
変換が可能になる。
【００１９】請求項２に記載の発明によれば、例えば図
１に示すように、入力抵抗は入力電圧の変化を入力抵抗
を流れる電流の変化に変換する。定電流源は、電流増幅
用トランジスタのエミッタ電流と入力抵抗を流れる電流
を合わせた電流の値を一定に保つ。
１に示すように、入力抵抗は入力電圧の変化を入力抵抗
を流れる電流の変化に変換する。定電流源は、電流増幅
用トランジスタのエミッタ電流と入力抵抗を流れる電流
を合わせた電流の値を一定に保つ。
【００２０】その結果、電流増幅用トランジスタのエミ
ッタ電流が入力抵抗を流れる電流の変化に対応して変化
するため、電流増幅用トランジスタのコレクタ電流も入
力抵抗を流れる電流の変化に対応して変化する。
ッタ電流が入力抵抗を流れる電流の変化に対応して変化
するため、電流増幅用トランジスタのコレクタ電流も入
力抵抗を流れる電流の変化に対応して変化する。
【００２１】バイアス電源は、電流増幅用トランジスタ
のベース端子の電位を固定するためのバイアス電圧を供
給する。カレントミラー回路は、電流増幅用トランジス
タ及び半導体素子を同じ条件で動作させるために、電流
増幅用トランジスタのコレクタ電流とほぼ等しい大きさ
をもつ電流を半導体素子に供給する。
のベース端子の電位を固定するためのバイアス電圧を供
給する。カレントミラー回路は、電流増幅用トランジス
タ及び半導体素子を同じ条件で動作させるために、電流
増幅用トランジスタのコレクタ電流とほぼ等しい大きさ
をもつ電流を半導体素子に供給する。
【００２２】半導体素子は電流増幅用トランジスタのＶ
BEの特性と同じ電圧特性を持つように製作されている。
その結果、電流増幅用トランジスタのコレクタ電流（出
力電流）を表す式（例えば、後述の（３）式参照）にお
いて、電流増幅用トランジスタのＶBEの非直線性を示す
項が、半導体素子の電圧特性の非直線性を示す項により
相殺されるので、電流増幅用トランジスタのＶBEの非直
線性に起因する電流増幅時の歪みが半導体素子の電圧特
性の非直線性により補償されることとなる。
BEの特性と同じ電圧特性を持つように製作されている。
その結果、電流増幅用トランジスタのコレクタ電流（出
力電流）を表す式（例えば、後述の（３）式参照）にお
いて、電流増幅用トランジスタのＶBEの非直線性を示す
項が、半導体素子の電圧特性の非直線性を示す項により
相殺されるので、電流増幅用トランジスタのＶBEの非直
線性に起因する電流増幅時の歪みが半導体素子の電圧特
性の非直線性により補償されることとなる。
【００２３】したがって、電流増幅用トランジスタにお
ける電流増幅時の歪みを半導体素子により補償し、且
つ、入力電圧を電流に変換する入力抵抗と定電流源とを
入力電圧が入力される入力段に配置することで出力段の
抵抗における電圧降下による電圧損失がないので、歪み
が少なく且つダイナミックレンジを狭めることのない電
圧電流変換が可能になる。
ける電流増幅時の歪みを半導体素子により補償し、且
つ、入力電圧を電流に変換する入力抵抗と定電流源とを
入力電圧が入力される入力段に配置することで出力段の
抵抗における電圧降下による電圧損失がないので、歪み
が少なく且つダイナミックレンジを狭めることのない電
圧電流変換が可能になる。
【００２４】
【実施例】次に、本発明の説明に好適な実施例を図面に
基づいて説明する。 （Ｉ）第１実施例 図１に本発明の第１実施例を示す。
基づいて説明する。 （Ｉ）第１実施例 図１に本発明の第１実施例を示す。
【００２５】本実施例は、電源ＶCCに接続されたカレン
トミラー回路６と、カレントミラー回路６の入力端にコ
レクタ端子が接続され、カレントミラー回路６の出力端
にベース端子が接続され、エミッタ端子が定電流ＩC を
流す定電流源５を介して接地されている第１トランジス
タ１と、ベース端子とコレクタ端子が共通接続となって
カレントミラー回路６の出力端と第１トランジスタ１の
ベース端子の接続点に接続され、エミッタ端子が第１ト
ランジスタ１のベース電位を固定するための固定バイア
ス電源ＶB を介して接地されている第２トランジスタ２
と、第１トランジスタ１のエミッタ端子と定電流源５の
接続点と入力端子ＩＮとの間に接続された入力抵抗３で
構成されている。
トミラー回路６と、カレントミラー回路６の入力端にコ
レクタ端子が接続され、カレントミラー回路６の出力端
にベース端子が接続され、エミッタ端子が定電流ＩC を
流す定電流源５を介して接地されている第１トランジス
タ１と、ベース端子とコレクタ端子が共通接続となって
カレントミラー回路６の出力端と第１トランジスタ１の
ベース端子の接続点に接続され、エミッタ端子が第１ト
ランジスタ１のベース電位を固定するための固定バイア
ス電源ＶB を介して接地されている第２トランジスタ２
と、第１トランジスタ１のエミッタ端子と定電流源５の
接続点と入力端子ＩＮとの間に接続された入力抵抗３で
構成されている。
【００２６】なお、カレントミラー回路６の入力端を流
れる電流は本実施例の出力電流ＩOU T でもあり、かつカ
レントミラー回路６の基準電流となるものでもある。カ
レントミラー回路６は、３個のｐｎｐ型バイポーラトラ
ンジスタ６１、６２及び６３からなる３トランジスタ型
カレントミラー回路であり、出力電流ＩOUTに対する各
トランジスタのアーリー効果の影響を軽減するための固
定抵抗６４及び６５がトランジスタ６１及び６２のそれ
ぞれのエミッタ端子と電源ＶCCとの間に接続されてい
る。
れる電流は本実施例の出力電流ＩOU T でもあり、かつカ
レントミラー回路６の基準電流となるものでもある。カ
レントミラー回路６は、３個のｐｎｐ型バイポーラトラ
ンジスタ６１、６２及び６３からなる３トランジスタ型
カレントミラー回路であり、出力電流ＩOUTに対する各
トランジスタのアーリー効果の影響を軽減するための固
定抵抗６４及び６５がトランジスタ６１及び６２のそれ
ぞれのエミッタ端子と電源ＶCCとの間に接続されてい
る。
【００２７】カレントミラー回路６はトランジスタ６２
のコレクタ電流として流れる基準電流と大きさの等しい
出力電流がトランジスタ６１のコレクタ電流として流れ
るように構成されている。
のコレクタ電流として流れる基準電流と大きさの等しい
出力電流がトランジスタ６１のコレクタ電流として流れ
るように構成されている。
【００２８】第１トランジスタ１及び第２トランジスタ
２は、温度特性及びＶBEの非線形性等の物理的特性が同
じになるように製作されたｎｐｎ型バイポーラトランジ
スタで構成されている。
２は、温度特性及びＶBEの非線形性等の物理的特性が同
じになるように製作されたｎｐｎ型バイポーラトランジ
スタで構成されている。
【００２９】本実施例の電圧電流変換回路において、入
力電圧ＶINは、入力抵抗３を介して第１トランジスタ１
のエミッタ端子に入力される。このとき、入力電圧ＶIN
には、第１トランジスタ１の動作点を固定するためのエ
ミッタ入力バイアス電圧ＶE1が重畳されている。
力電圧ＶINは、入力抵抗３を介して第１トランジスタ１
のエミッタ端子に入力される。このとき、入力電圧ＶIN
には、第１トランジスタ１の動作点を固定するためのエ
ミッタ入力バイアス電圧ＶE1が重畳されている。
【００３０】次に動作を説明する。エミッタ入力バイア
ス電圧ＶE1とともに入力される入力電圧ＶINの変化は、
入力抵抗３によって入力抵抗３を流れる電流ＩR の変化
に変換される。
ス電圧ＶE1とともに入力される入力電圧ＶINの変化は、
入力抵抗３によって入力抵抗３を流れる電流ＩR の変化
に変換される。
【００３１】ここで、電流ＩR と第１トランジスタ１の
エミッタ電流ＩE1を合成した電流の値は、定電流源５に
よって一定値（ＩC ）に保たれている。したがって、電
流Ｉ R の変化は電流ＩE1の変化に変換される。
エミッタ電流ＩE1を合成した電流の値は、定電流源５に
よって一定値（ＩC ）に保たれている。したがって、電
流Ｉ R の変化は電流ＩE1の変化に変換される。
【００３２】第１トランジスタ１においては、ベース電
流がほとんど零となるように設定されているので、電流
ＩE1の変化は、そのまま電流増幅されて第１トランジス
タ１のコレクタ電流の変化となり、このコレクタ電流が
出力電流ＩOUT となる。
流がほとんど零となるように設定されているので、電流
ＩE1の変化は、そのまま電流増幅されて第１トランジス
タ１のコレクタ電流の変化となり、このコレクタ電流が
出力電流ＩOUT となる。
【００３３】上記の動作により、入力電圧ＶINの変化が
出力電流ＩOUT の変化に変換され、本実施例の回路が電
圧電流変換回路として動作する。次に、カレントミラー
回路６は、第１トランジスタ１のコレクタ端子及び第２
トランジスタ２のコレクタ端子にほぼ等しい大きさの電
流を供給する。
出力電流ＩOUT の変化に変換され、本実施例の回路が電
圧電流変換回路として動作する。次に、カレントミラー
回路６は、第１トランジスタ１のコレクタ端子及び第２
トランジスタ２のコレクタ端子にほぼ等しい大きさの電
流を供給する。
【００３４】また、本実施例を半導体集積回路として製
作した場合には、第１トランジスタ１と第２トランジス
タ２は、共通の工程を経て製作され、且つ近接して製作
されるため、両者は温度依存性及びＶBEの非線形性が同
じ特性を持つこととなる。
作した場合には、第１トランジスタ１と第２トランジス
タ２は、共通の工程を経て製作され、且つ近接して製作
されるため、両者は温度依存性及びＶBEの非線形性が同
じ特性を持つこととなる。
【００３５】よって、上記の電圧電流変換過程におい
て、出力電流ＩOUT に影響する非線形性を持つ第１トラ
ンジスタ１のＶBEは、第２トランジスタのＶBEによって
相殺され、出力電流ＩOUT に対する第１トランジスタ１
のＶBEの非線形性の影響はなくなる。
て、出力電流ＩOUT に影響する非線形性を持つ第１トラ
ンジスタ１のＶBEは、第２トランジスタのＶBEによって
相殺され、出力電流ＩOUT に対する第１トランジスタ１
のＶBEの非線形性の影響はなくなる。
【００３６】次に、第１トランジスタ１のＶBEが第２ト
ランジスタのＶBEによって相殺されることに関して詳説
する。今、第１トランジスタ１のＶBEをＶBE1 、第２ト
ランジスタのＶBEをＶBE2 、入力抵抗３の抵抗値を
ＲIN、第１トランジスタ１のベース接地電流増幅率をｈ
FBとすると、図３におけるエミッタ入力バイアス電圧Ｖ
E1、入力電圧ＶIN、入力抵抗３、第１トランジスタ１、
第２トランジスタ２及び固定バイアス電源ＶB で構成さ
れる閉回路において、第１トランジスタ１のエミッタ端
子と入力抵抗３との接続点の電位を中心として、次式
（１）が成立する。
ランジスタのＶBEによって相殺されることに関して詳説
する。今、第１トランジスタ１のＶBEをＶBE1 、第２ト
ランジスタのＶBEをＶBE2 、入力抵抗３の抵抗値を
ＲIN、第１トランジスタ１のベース接地電流増幅率をｈ
FBとすると、図３におけるエミッタ入力バイアス電圧Ｖ
E1、入力電圧ＶIN、入力抵抗３、第１トランジスタ１、
第２トランジスタ２及び固定バイアス電源ＶB で構成さ
れる閉回路において、第１トランジスタ１のエミッタ端
子と入力抵抗３との接続点の電位を中心として、次式
（１）が成立する。
【００３７】
ＶE1＋ＶIN＋Ｒ・ＩR ＝ＶB ＋ＶBE2 −ＶBE1 …（１）
また、出力電流ＩOUT に関して次式（２）が成立する。
ＩOUT ＝ｈFB・ＩE1＝ｈFB（ＩC −ＩR ） …（２）
よって、式（１）及び式（２）より、
ＩOUT ＝ｈFB｛ＩC −（ＶB ＋ＶBE2 −ＶBE1 −ＶE1−ＶIN）／Ｒ｝
…（３）
ここで、第１トランジスタ１と第２トランジスタ２はＶ
BEの非線形性及び温度依存性等の物理的特性がほぼ等し
くなるように製作され、且つ本実施例においては、カレ
ントミラー回路６により、第１トランジスタ１及び第２
トランジスタ２のコレクタ端子にほぼ等しい値の電流が
供給されていることから、第１トランジスタ１及び第２
トランジスタ２が同じ条件で動作するため、次式（４）
が成立する。
BEの非線形性及び温度依存性等の物理的特性がほぼ等し
くなるように製作され、且つ本実施例においては、カレ
ントミラー回路６により、第１トランジスタ１及び第２
トランジスタ２のコレクタ端子にほぼ等しい値の電流が
供給されていることから、第１トランジスタ１及び第２
トランジスタ２が同じ条件で動作するため、次式（４）
が成立する。
【００３８】
ＶBE2 ＝ＶBE1 …（４）
ゆえに、式（３）及び式（４）より、
ＩOUT ＝ｈFB｛ＩC −（ＶB −ＶE1−ＶIN）／Ｒ｝ …（５）
となり、式（５）よりＩOUT の値はＶBE2 又はＶBE1 と
は無関係となる。
は無関係となる。
【００３９】したがって、出力電流ＩOUT に対する第１
トランジスタ１のＶBEの非線形性の影響はなくなること
となる。さらに、本実施例によると、出力段の抵抗にお
ける電圧降下による電圧損失がないので入力電圧ＶINの
ダイナミックレンジを狭めることがない。 （II）第２実施例 図２に本発明の第２実施例を示す。
トランジスタ１のＶBEの非線形性の影響はなくなること
となる。さらに、本実施例によると、出力段の抵抗にお
ける電圧降下による電圧損失がないので入力電圧ＶINの
ダイナミックレンジを狭めることがない。 （II）第２実施例 図２に本発明の第２実施例を示す。
【００４０】本実施例において、第１実施例と共通の部
分については、同一の番号を付し、細部の説明は省略す
る。本実施例は、本発明の電圧電流変換回路の出力電流
ＩOUT をＶＣＡ回路の入力電流として活用した例であ
る。
分については、同一の番号を付し、細部の説明は省略す
る。本実施例は、本発明の電圧電流変換回路の出力電流
ＩOUT をＶＣＡ回路の入力電流として活用した例であ
る。
【００４１】本実施例は、補償用トランジスタ４を付加
した第１実施例に示す電圧電流変換回路に加えて、定電
流源５が出力する定電流ＩC の鏡像電流ＩC1を生成して
第１トランジスタ１のエミッタ電流ＩE1と入力抵抗３を
流れる電流ＩR を合成した電流の値を一定値（ＩC1）に
保つためのカレントミラー回路８と、ＶＣＡ回路１０の
入力電流とするための出力電流ＩOUT の鏡像電流ＩOUT2
及びＩOUT3を生成する出力回路７と、ＶＣＡ回路１０に
より構成されている。
した第１実施例に示す電圧電流変換回路に加えて、定電
流源５が出力する定電流ＩC の鏡像電流ＩC1を生成して
第１トランジスタ１のエミッタ電流ＩE1と入力抵抗３を
流れる電流ＩR を合成した電流の値を一定値（ＩC1）に
保つためのカレントミラー回路８と、ＶＣＡ回路１０の
入力電流とするための出力電流ＩOUT の鏡像電流ＩOUT2
及びＩOUT3を生成する出力回路７と、ＶＣＡ回路１０に
より構成されている。
【００４２】出力回路７は、カレントミラー回路６のト
ランジスタ６２とともに他のカレントミラー回路を構成
し出力電流ＩOUT の鏡像電流ＩOUT2を出力するトランジ
スタ７１と、カレントミラー回路６のトランジスタ６２
とともに他のカレントミラー回路を構成し出力電流Ｉ
OUT の鏡像電流ＩOUT3を出力するトランジスタ７２で構
成されている。ここで、出力電流ＩOUT 、出力電流Ｉ
OUT の鏡像電流ＩOUT2及びＩOUT3の間には、ＩOUT2＝Ｉ
OUT3＝ＩOUT の関係が成立する。
ランジスタ６２とともに他のカレントミラー回路を構成
し出力電流ＩOUT の鏡像電流ＩOUT2を出力するトランジ
スタ７１と、カレントミラー回路６のトランジスタ６２
とともに他のカレントミラー回路を構成し出力電流Ｉ
OUT の鏡像電流ＩOUT3を出力するトランジスタ７２で構
成されている。ここで、出力電流ＩOUT 、出力電流Ｉ
OUT の鏡像電流ＩOUT2及びＩOUT3の間には、ＩOUT2＝Ｉ
OUT3＝ＩOUT の関係が成立する。
【００４３】ＶＣＡ回路１０は、２組の差動対Ｓ1 及び
Ｓ2 を構成する出力トランジスタ１１、１２、１３及び
１４と、カレントミラー回路８のトランジスタ８１とと
もに他のカレントミラー回路を構成し、定電流源ＩC の
２倍の電流値をもつ鏡像電流ＩC2を生成するためのトラ
ンジスタ６６と、出力回路７におけるトランジスタ７２
の出力電流ＩOUT3の鏡像電流を生成し、差動対Ｓ2 の入
力信号電流ＩS2-IN とするためのカレントミラー回路９
と、で構成されている。
Ｓ2 を構成する出力トランジスタ１１、１２、１３及び
１４と、カレントミラー回路８のトランジスタ８１とと
もに他のカレントミラー回路を構成し、定電流源ＩC の
２倍の電流値をもつ鏡像電流ＩC2を生成するためのトラ
ンジスタ６６と、出力回路７におけるトランジスタ７２
の出力電流ＩOUT3の鏡像電流を生成し、差動対Ｓ2 の入
力信号電流ＩS2-IN とするためのカレントミラー回路９
と、で構成されている。
【００４４】本実施例におけるＶＣＡ回路１０は、出力
トランジスタ１１及び１２のエミッタ端子に流れる電流
ＩS1-IN 並びに出力トランジスタ１３及び１４のエミッ
タ端子に流れる電流ＩS2-IN を入力信号電流とし、２個
の差動対Ｓ1 及びＳ2 におけるそれぞれの出力トランジ
スタのベース−ベース間電圧ＶCTL1及びＶCTL2を図示し
ない制御回路から出力される制御信号として出力トラン
ジスタ１１、１２、１３及び１４の増幅率を制御するこ
とにより、互いに逆相関係（正転信号と逆転信号の関
係）にある２つの出力電流ＯＵＴＰＵＴを変化させるも
のである。
トランジスタ１１及び１２のエミッタ端子に流れる電流
ＩS1-IN 並びに出力トランジスタ１３及び１４のエミッ
タ端子に流れる電流ＩS2-IN を入力信号電流とし、２個
の差動対Ｓ1 及びＳ2 におけるそれぞれの出力トランジ
スタのベース−ベース間電圧ＶCTL1及びＶCTL2を図示し
ない制御回路から出力される制御信号として出力トラン
ジスタ１１、１２、１３及び１４の増幅率を制御するこ
とにより、互いに逆相関係（正転信号と逆転信号の関
係）にある２つの出力電流ＯＵＴＰＵＴを変化させるも
のである。
【００４５】ここで、互いに逆相関係の２つの出力を得
るためには、入力信号電流である電流ＩS1-IN と電流Ｉ
S2-IN に関しても、互いに逆相関係になるように入力さ
れる必要がある。
るためには、入力信号電流である電流ＩS1-IN と電流Ｉ
S2-IN に関しても、互いに逆相関係になるように入力さ
れる必要がある。
【００４６】次に動作を説明する。本実施例に示す回路
においては、第１実施例に示す回路の動作に加えて、補
償用トランジスタ４は、カレントミラー回路６から第１
トランジスタ１及び第２トランジスタ２のコレクタ端子
に供給される電流を等しくする。
においては、第１実施例に示す回路の動作に加えて、補
償用トランジスタ４は、カレントミラー回路６から第１
トランジスタ１及び第２トランジスタ２のコレクタ端子
に供給される電流を等しくする。
【００４７】カレントミラー回路８は、定電流源５から
出力される定電流ＩC と同じ大きさを持つ鏡像電流ＩC1
を生成し、第１トランジスタ１のエミッタ電流ＩE1と入
力抵抗３に流れる電流ＩR を合成した電流の値を一定値
（ＩC1）に保つ。よって、第１実施例と同様に、入力電
圧ＶINの変化による電流ＩR の変化が、電流ＩE1の変化
に変換される。
出力される定電流ＩC と同じ大きさを持つ鏡像電流ＩC1
を生成し、第１トランジスタ１のエミッタ電流ＩE1と入
力抵抗３に流れる電流ＩR を合成した電流の値を一定値
（ＩC1）に保つ。よって、第１実施例と同様に、入力電
圧ＶINの変化による電流ＩR の変化が、電流ＩE1の変化
に変換される。
【００４８】出力回路７におけるトランジスタ７１及び
７２は、カレントミラー回路６のトランジスタ６２とと
もに、それぞれ個別のカレントミラー回路を構成し、第
１トランジスタ１のコレクタ電流として流れる出力電流
ＩOUT の鏡像電流ＩOUT2及びＩOUT3を生成する。よっ
て、出力回路７から出力電流ＩOUT と等しい大きさを持
つ２つの電流ＩOUT2及びＩOUT3が出力され、これらはＶ
ＣＡ回路１０における入力信号電流ＩS1-IN 及びＩ
S2-IN を生成するためにＶＣＡ回路１０に供給される。
７２は、カレントミラー回路６のトランジスタ６２とと
もに、それぞれ個別のカレントミラー回路を構成し、第
１トランジスタ１のコレクタ電流として流れる出力電流
ＩOUT の鏡像電流ＩOUT2及びＩOUT3を生成する。よっ
て、出力回路７から出力電流ＩOUT と等しい大きさを持
つ２つの電流ＩOUT2及びＩOUT3が出力され、これらはＶ
ＣＡ回路１０における入力信号電流ＩS1-IN 及びＩ
S2-IN を生成するためにＶＣＡ回路１０に供給される。
【００４９】ＶＣＡ回路１０におけるカレントミラー回
路９は、出力回路７のトランジスタ７２の出力電流Ｉ
OUT3に対してさらに鏡像作用を施すことにより、差動対
Ｓ2 の入力信号電流ＩS2-IN を生成する。
路９は、出力回路７のトランジスタ７２の出力電流Ｉ
OUT3に対してさらに鏡像作用を施すことにより、差動対
Ｓ2 の入力信号電流ＩS2-IN を生成する。
【００５０】ＶＣＡ回路１０におけるトランジスタ６６
は、カレントミラー回路８のトランジスタ８１と他のカ
レントミラー回路を構成する。その結果、トランジスタ
６６のコレクタ電流として、定電流源５が出力する定電
流ＩC の２倍の電流値をもつ定電流ＩC2が流れる。よっ
て、出力回路７のトランジスタ７１から出力された出力
電流ＩOUT2と、差動対Ｓ1 の入力信号電流ＩS1-IN を合
成した電流の値が一定値（ＩC2）に保たれるので、出力
電流ＩOUT2と逆相関係にある入力信号電流ＩS1 -IN が得
られる。ここで、出力電流ＩOUT2は、差動対Ｓ2 の入力
信号電流ＩS2-I N と等しい大きさを持つ。
は、カレントミラー回路８のトランジスタ８１と他のカ
レントミラー回路を構成する。その結果、トランジスタ
６６のコレクタ電流として、定電流源５が出力する定電
流ＩC の２倍の電流値をもつ定電流ＩC2が流れる。よっ
て、出力回路７のトランジスタ７１から出力された出力
電流ＩOUT2と、差動対Ｓ1 の入力信号電流ＩS1-IN を合
成した電流の値が一定値（ＩC2）に保たれるので、出力
電流ＩOUT2と逆相関係にある入力信号電流ＩS1 -IN が得
られる。ここで、出力電流ＩOUT2は、差動対Ｓ2 の入力
信号電流ＩS2-I N と等しい大きさを持つ。
【００５１】以上のカレントミラー回路９及びトランジ
スタ６６により、互いに逆相関係を持ち、出力電流Ｉ
OUT の変化に対応して変化する入力信号電流ＩS1-IN 及
びＩS2 -IN が得られる。
スタ６６により、互いに逆相関係を持ち、出力電流Ｉ
OUT の変化に対応して変化する入力信号電流ＩS1-IN 及
びＩS2 -IN が得られる。
【００５２】ＶＣＡ回路１０においては、上記の入力信
号電流ＩS1-IN 及びＩS2-IN を入力信号電流とし、Ｖ
CTL1及びＶCTL2を制御信号として、出力トランジスタ１
１、１２、１３及び１４の増幅率を制御し、出力電流Ｏ
ＵＴＰＵＴを変化させる。
号電流ＩS1-IN 及びＩS2-IN を入力信号電流とし、Ｖ
CTL1及びＶCTL2を制御信号として、出力トランジスタ１
１、１２、１３及び１４の増幅率を制御し、出力電流Ｏ
ＵＴＰＵＴを変化させる。
【００５３】以上説明した第２実施例に示す回路の動作
により、入力電圧ＶINの変化に対応した入力電流により
動作するＶＣＡが構成される。以上の各実施例における
電圧電流変換回路においては、第１トランジスタ１のＶ
BEを第２トランジスタ２のＶBEにより相殺することによ
り、ＶBEの持つ非線形性及び温度依存性による出力電流
ＩOUT の歪みをなくすことができる。
により、入力電圧ＶINの変化に対応した入力電流により
動作するＶＣＡが構成される。以上の各実施例における
電圧電流変換回路においては、第１トランジスタ１のＶ
BEを第２トランジスタ２のＶBEにより相殺することによ
り、ＶBEの持つ非線形性及び温度依存性による出力電流
ＩOUT の歪みをなくすことができる。
【００５４】さらに、出力段の抵抗における電圧降下に
よる電圧損失がないので入力電圧Ｖ INのダイナミックレ
ンジを狭めることがない。変型例 上記の２つの実施例において、全てのｎｐｎ型バイポー
ラトランジスタをｐｎｎ型バイポーラトランジスタに置
き換え、全てのｐｎｐ型バイポーラ・トランジスタをｎ
ｐｎ型バイポーラ・トランジスタに置き換え、電流
ＶCC、エミッタ入力バイアス電圧ＶEI及び固定バイアス
電流ＶB の正負の極性を反転し、定電流源５の方向を逆
にして構成した場合にも同様な効果が得られる。このと
き、第１トランジスタ１と第２トランジスタ２となる２
個のｐｎｐ型バイポーラトランジスタの条件として、そ
の温度依存性及びＶBEの非線形性等の物理的特性が互い
に等しいことが必要である。
よる電圧損失がないので入力電圧Ｖ INのダイナミックレ
ンジを狭めることがない。変型例 上記の２つの実施例において、全てのｎｐｎ型バイポー
ラトランジスタをｐｎｎ型バイポーラトランジスタに置
き換え、全てのｐｎｐ型バイポーラ・トランジスタをｎ
ｐｎ型バイポーラ・トランジスタに置き換え、電流
ＶCC、エミッタ入力バイアス電圧ＶEI及び固定バイアス
電流ＶB の正負の極性を反転し、定電流源５の方向を逆
にして構成した場合にも同様な効果が得られる。このと
き、第１トランジスタ１と第２トランジスタ２となる２
個のｐｎｐ型バイポーラトランジスタの条件として、そ
の温度依存性及びＶBEの非線形性等の物理的特性が互い
に等しいことが必要である。
【００５５】また、上記の２つの実施例における一部又
は全てのトランジスタを電界効果トランジスタを用いて
構成しても良い。このとき、第１トランジスタ１及び第
２トランジスタ２として用いる電界効果トランジスタに
ついては、温度依存性等の物理的特性が同じである必要
がある。
は全てのトランジスタを電界効果トランジスタを用いて
構成しても良い。このとき、第１トランジスタ１及び第
２トランジスタ２として用いる電界効果トランジスタに
ついては、温度依存性等の物理的特性が同じである必要
がある。
【００５６】
【発明の効果】以上説明したように、請求項１に記載の
発明によれば、相互に同じ物理的特性を持つ第１半導体
素子及び第２半導体素子に対し、ほぼ等しい大きさの電
流を供給することにより、第１半導体素子における電流
増幅時の歪みを第２半導体素子により補償し、且つ、入
力電圧を電流に変換する入力抵抗と定電流源とを入力電
圧が入力される入力段に配置することで出力段の抵抗の
電圧降下による電圧損失がないので、歪みがなくダイナ
ミックレンジを狭めることのない電圧電流変換が可能に
なる。
発明によれば、相互に同じ物理的特性を持つ第１半導体
素子及び第２半導体素子に対し、ほぼ等しい大きさの電
流を供給することにより、第１半導体素子における電流
増幅時の歪みを第２半導体素子により補償し、且つ、入
力電圧を電流に変換する入力抵抗と定電流源とを入力電
圧が入力される入力段に配置することで出力段の抵抗の
電圧降下による電圧損失がないので、歪みがなくダイナ
ミックレンジを狭めることのない電圧電流変換が可能に
なる。
【００５７】請求項２に記載の発明によれば、電流増幅
用トランジスタ及び当該電流増幅用トランジスタのベー
ス−エミッタ間電圧特性と同じ電圧特性を持つように製
作された半導体素子に対し、ほぼ等しい大きさの電流を
供給することにより、電流増幅用トランジスタのＶBEの
非直線性が半導体素子の電圧特性の非直線性により相殺
される。
用トランジスタ及び当該電流増幅用トランジスタのベー
ス−エミッタ間電圧特性と同じ電圧特性を持つように製
作された半導体素子に対し、ほぼ等しい大きさの電流を
供給することにより、電流増幅用トランジスタのＶBEの
非直線性が半導体素子の電圧特性の非直線性により相殺
される。
【００５８】したがって、電流増幅用トランジスタのＶ
ＢＥの非直線性に起因する電流増幅時の歪みを半導体素
子の電圧の非直線性により補償し、且つ、入力電圧を電
流に変換する入力抵抗と定電流源とを入力電圧が入力さ
れる入力段に配置することで出力段の抵抗の電圧降下に
よる電圧損失がないので、歪みがなくダイナミックレン
ジを狭めることのない電圧電流変換が可能になる。
ＢＥの非直線性に起因する電流増幅時の歪みを半導体素
子の電圧の非直線性により補償し、且つ、入力電圧を電
流に変換する入力抵抗と定電流源とを入力電圧が入力さ
れる入力段に配置することで出力段の抵抗の電圧降下に
よる電圧損失がないので、歪みがなくダイナミックレン
ジを狭めることのない電圧電流変換が可能になる。
【図１】本発明の第１実施例を示す図である。
【図２】本発明の第２実施例を示す図である。
【図３】第１の従来技術を示す図である。
【図４】第２の従来技術を示す図である。
１…第１トランジスタ
２…第２トランジスタ
３…入力抵抗
４…補償用トランジスタ
５…定電流源
６、８、９…カレントミラー回路
７…出力回路
１０…ＶＣＡ
１１〜１４…出力トランジスタ
６１〜６３、６６、７１、７２、８１、８２…トランジ
スタ ６４、６５…抵抗 １００…差動対 １０１、１０２…ｎｐｎ型バイポーラトランジスタ １０３…固定抵抗 １０４、１０５…定電流源 １０６…入力バイアス電圧 ２００、２１０、２２０…差動対 ２０１、２０２、２１１、２１２、２２１、２２２…ト
ランジスタ ２１３、２１４…電圧電流変換抵抗 ２０３、２１５、２２３…定電流源 Ｓ1 、Ｓ2 …差動対 ＩＮ…入力端子 ＶIN…入力電圧 ＶCC…電源 ＶE1…エミッタ入力バイアス電圧 ＶB …固定バイアス電圧 ＩOUT …出力電流 ＩOUT2、ＩOUT3…出力電流ＩOUT の鏡像電流 ＩR …入力電流 ＩE1…第１トランジスタのエミッタ電流 ＩC …定電流 ＩC1、ＩC2…定電流ＩC の鏡像電流 ＩS1-IN …差動対Ｓ1 の入力信号電流 ＩS2-IN …差動対Ｓ2 の入力信号電流 ＶCTL1、ＶCTL2…制御信号 ＯＵＴＰＵＴ…出力電流
スタ ６４、６５…抵抗 １００…差動対 １０１、１０２…ｎｐｎ型バイポーラトランジスタ １０３…固定抵抗 １０４、１０５…定電流源 １０６…入力バイアス電圧 ２００、２１０、２２０…差動対 ２０１、２０２、２１１、２１２、２２１、２２２…ト
ランジスタ ２１３、２１４…電圧電流変換抵抗 ２０３、２１５、２２３…定電流源 Ｓ1 、Ｓ2 …差動対 ＩＮ…入力端子 ＶIN…入力電圧 ＶCC…電源 ＶE1…エミッタ入力バイアス電圧 ＶB …固定バイアス電圧 ＩOUT …出力電流 ＩOUT2、ＩOUT3…出力電流ＩOUT の鏡像電流 ＩR …入力電流 ＩE1…第１トランジスタのエミッタ電流 ＩC …定電流 ＩC1、ＩC2…定電流ＩC の鏡像電流 ＩS1-IN …差動対Ｓ1 の入力信号電流 ＩS2-IN …差動対Ｓ2 の入力信号電流 ＶCTL1、ＶCTL2…制御信号 ＯＵＴＰＵＴ…出力電流
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−316203（ＪＰ，Ａ)
特開 昭52−154332（ＪＰ，Ａ)
特開 平２−180414（ＪＰ，Ａ)
特開 昭62−126705（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/32
H03F 3/34
Claims (2)
- 【請求項１】 高電位側電源に接続されたカレントミラ
ー回路の入力端と低電位側電源との間に、制御端子が当
該カレントミラー回路の出力端に接続されると共に入力
端子が前記入力端に接続された第１半導体素子と、一端
が前記第１半導体素子の出力端子に接続されると共に他
端が前記低電位側電源に接続され且つ前記カレントミラ
ー回路に流れる電流とは無相関の一定電流を発生させる
定電流源と、からなる直列回路が形成され、 前記入力端から前記第１半導体素子に入力される電流と
ほぼ等しい電流値をもつ電流を出力する前記出力端と前
記低電位側電源との間に、前記第１半導体素子と同様の
物理的特性を有する第２半導体素子と、固定電圧値を有
するバイアス電圧を発生させるバイアス電源と、からな
る直列回路が形成され、変換されるべき入力電圧が入力される 入力端子と前記第
１半導体素子の出力端子との間に、前記入力電圧の変化
を電流の変化に変換する入力抵抗が接続されていること
を特徴とする電圧電流変換回路。 - 【請求項２】 高電位側電源に接続されたカレントミラ
ー回路の入力端と低電位側電源との間に、ベース端子が
当該カレントミラー回路の出力端に接続されると共にコ
レクタ端子が前記入力端に接続された電流増幅用トラン
ジスタと、一端が前記電流増幅用トランジスタのエミッ
タ端子に接続されると共に他端が前記低電位側電源に接
続され且つ前記カレントミラー回路に流れる電流とは無
相関の一定電流を発生させる定電流源と、からなる直列
回路が形成され、 前記入力端から前記電流増幅用トランジスタに入力され
る電流とほぼ等しい電流値をもつ電流を出力する前記出
力端と前記低電位側電源との間に、前記電流増幅用トラ
ンジスタのベース−エミッタ間電圧特性と同様の電圧特
性を有する半導体素子と、固定電圧値を有するバイアス
電圧を発生させるバイアス電源と、からなる直列回路が
形成され、変換されるべき入力電圧が入力される 入力端子と前記電
流増幅用トランジスタのエミッタ端子との間に、前記入
力電圧の変化を電流の変化に変換する入力抵抗が接続さ
れていることを特徴とする電圧電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33758093A JP3396524B2 (ja) | 1993-12-28 | 1993-12-28 | 電圧電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33758093A JP3396524B2 (ja) | 1993-12-28 | 1993-12-28 | 電圧電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202578A JPH07202578A (ja) | 1995-08-04 |
| JP3396524B2 true JP3396524B2 (ja) | 2003-04-14 |
Family
ID=18309993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33758093A Expired - Fee Related JP3396524B2 (ja) | 1993-12-28 | 1993-12-28 | 電圧電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3396524B2 (ja) |
-
1993
- 1993-12-28 JP JP33758093A patent/JP3396524B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07202578A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677646A (en) | Differential pair amplifier with improved linearity in low-voltage applications | |
| KR19990062584A (ko) | 가변 선형성을 갖는 차동 증폭기 | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| GB2058504A (en) | Amlifiers with non-linear component current amplifiers | |
| JPH05102758A (ja) | 外部バイアスを利用した光帯域線形利得調節増幅器 | |
| JPH08237054A (ja) | 利得可変回路 | |
| JPH04369107A (ja) | 差動増幅器 | |
| JP3396524B2 (ja) | 電圧電流変換回路 | |
| US4612496A (en) | Linear voltage-to-current converter | |
| GB2039184A (en) | Wide-bandwidth low-distortion amplifier | |
| US6060870A (en) | Voltage-to-current converter with error correction | |
| JP3430415B2 (ja) | 差動増幅器 | |
| JPS6213844B2 (ja) | ||
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| JP3140107B2 (ja) | 差動増幅器 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP3534275B2 (ja) | 電流源及び集積回路 | |
| JP3381100B2 (ja) | 増幅器 | |
| JP2665833B2 (ja) | リミッタ回路 | |
| JP2596125Y2 (ja) | 演算増幅回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JP3008569B2 (ja) | 増幅回路 | |
| JP2724713B2 (ja) | 電力増幅器 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP3258202B2 (ja) | 差動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120207 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |