JP3396122B2 - 位相制御回路を搭載した電源装置 - Google Patents
位相制御回路を搭載した電源装置Info
- Publication number
- JP3396122B2 JP3396122B2 JP33507095A JP33507095A JP3396122B2 JP 3396122 B2 JP3396122 B2 JP 3396122B2 JP 33507095 A JP33507095 A JP 33507095A JP 33507095 A JP33507095 A JP 33507095A JP 3396122 B2 JP3396122 B2 JP 3396122B2
- Authority
- JP
- Japan
- Prior art keywords
- phase control
- circuit
- power supply
- triac
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Conversion In General (AREA)
- Control Of Voltage And Current In General (AREA)
Description
ヒータやランプ等を位相制御によりオンオフを制御する
位相制御回路を搭載した電源装置に関する。
A機器においても省エネが要求され、待機時の消費電力
に制限を加える規格(エナジスター等)が提案され決定
されつつある。このような規制により、電源装置の設計
仕様には待機時の消費電力を可能な限り低減することが
求められている。このような電源装置においては、交流
電源から負荷に供給する電力をトライアックにより位相
制御する位相制御回路が搭載されており、この位相制御
回路に対する電源供給を待機時等には遮断することが最
も確実な消費電力の低減方法になる。
うな位相制御回路は、常時電源を供給することを前提に
して設計されているため、単純に電源を遮断した場合
は、その電源電圧が変化する瞬間に不安定領域が発生
し、トライアックのゲート駆動回路を構成するホトカプ
ラのダイオードに数μsの不要パルスが発生することが
ある。このようなパルスでトライアックが誤点弧する不
具合が発生する。この不具合は、装置全体の信頼性の低
下を引き起こす場合があり、解消する必要がある。ま
た、トライアックの誤点弧発生により、負荷のランプや
ヒータに大きな突入電流が流れ、トライアックの故障
や、負荷の寿命低下の原因となり、製品全体の信頼性も
低下させてしまう。
鑑みてなされたもので、その目的とするところは、省エ
ネを目的に位相制御回路の電源を頻繁にオンオフして
も、ゲート駆動回路に不要パルスを発生することなく、
安定に動作する位相制御回路を搭載した電源装置を提供
することである。
め、第1の手段は、トライアックにより交流電源の位相
制御を行う位相制御回路を搭載した電源装置において、
前記位相制御回路の電源を遮断する電源オフ手段と、前
記トライアックのゲート駆動回路の出力をオフ状態に固
定する前記トライアックのための誤点弧防止手段と、こ
の誤点弧防止手段に安定電圧を供給する安定電圧供給回
路と、位相制御信号を出力する位相制御信号発生手段と
を備え、前記位相制御信号発生手段及び前記誤点弧防止
手段は前記電源オフ手段により電源供給が停止された状
態でも前記安定電源供給回路から電源供給を受け、それ
ぞれトライアックのゲート駆動回路の出力のオフ状態を
維持し、前記位相制御信号発生手段は入力信号のオンオ
フに基づいて位相制御信号を徐々に変化させソフトスタ
ート動作を行わせることを特徴とする。
位相制御信号発生手段は、前記電源オフ手段により前記
位相制御回路の電源が遮断された後、位相制御信号の位
相角を0度以下の状態に維持することを特徴とする。
施の形態について説明する。図1はこの実施の形態にお
ける電気的な構成の要部を示す回路図、図2は図1の構
成の動作を説明するための波形図、図3は図1のスロー
プ発生回路の動作を説明するための波形図である。
電源1、負荷2およびトライアック3とにより閉ループ
を構成し、トライアック3の出力端子の両端に、トライ
アック3の両端電圧がゼロボルト近傍で同期信号を出力
するゼロクロス同期信号回路4を設け、ゼロクロス同期
信号回路4の出力をのこぎり波発生回路5に出力するよ
うに接続している。のこぎり波発生回路5の出力である
のこぎり波波形は位相制御タイミング回路6の比較器C
OMP1においてスロープ発生回路7からの位相制御信
号と比較し、トライアック3のゲートを駆動するための
ゲート駆動回路8に設けられたホトカプラPC1の発光
ダイオードを点滅させることで位相制御を行うようにな
っている。ホトカプラPC1はトライアック3のゲート
に接続され、交流電源1の交流入力電圧により動作して
発光するホトサイリスタと、このホトサイリスタからの
光により動作する発光ダイオードとで構成されている。
スロープ発生回路7は入力端子9からの入力信号のオン
オフにより位相制御信号を徐々に変化させるためのもの
で、入力信号のオン時位相角を0度から徐々に大きくす
るソフトスタート動作を行う。位相制御回路は更に、位
相制御回路全体の電源であるVccのオンオフを制御す
る電源オフ手段である電源オンオフ回路11と、入力端
子9からの入力信号がオフ状態の場合はのこぎり波発生
回路5の出力を直接ローレベルにし、上記の入力信号が
オン状態の場合は位相制御タイミング回路6の出力をオ
フ状態にして、外来ノイズ等による誤動作を防止するた
めのトライアック誤点弧防止手段であるトライアック停
止信号回路12と、このトライアック停止信号回路12
とスロープ発生回路7に電源Vccがオフの時に安定な
電圧を供給する安定電圧供給回路13とを有している。
の交流入力電圧により動作して発光するホトサイリスタ
とこのホトサイリスタからの光により動作するトランジ
スタとで構成されたホトカプラPC2と、交流電源1の
交流入力電圧レベルの反転と、信号の増幅を行いのこぎ
り波発生回路5に信号を伝達する比較器COMP2とを
有している。のこぎり波発生回路5は、ツェナーダイオ
ードD1と、直列接続された抵抗R1とコンデンサC1
とで構成されている。ツェナーダイオードD1の出力側
は抵抗R1とコンデンサC1の接続中点に接続されてい
る。位相制御タイミング回路6は、上述した比較器CO
MP1とこの比較器COMP1の出力によりオンオフす
るトランジスタTR1とを有している。スロープ発生回
路7は、抵抗R2とダイオードD2の並列回路とこの並
列回路の出力側に接続されたコンデンサC2とを有して
いる。ゲート駆動回路8は上述したホトカプラPC1を
有し、その発光ダイオードの出力側が位相制御タイミン
グ回路6のトランジスタTR1のコレクタに接続されて
いる。
の制御信号がベースに印加されるトランジスタTR2を
有し、そのエミッタは安定電圧供給回路13の電源Vc
cが印加される端子15に接続されている。トライアッ
ク停止信号回路12は電圧供給回路13の出力側にベー
スが接続されたトランジスタTR3を有し、そのコレク
タは位相制御タイミング回路6の比較器COMP1の出
力側に接続されている。入力端子9にはトランジスタT
R4のベースが接続され、そのコレクタ側がスロープ発
生回路7およびトライアック停止信号回路12の各入力
側に、そして電圧供給回路13の出力側にそれぞれ接続
されている。安定電圧供給回路13は、電源Vccが印
加される端子15と抵抗器R3とを有し、電源Vccを
電源オンオフ回路11のトランジスタTR2のエミッタ
に印加するとともに、抵抗器R3を介してスロープ発生
回路7とトライアック停止信号回路12の各入力側およ
び入力端子9にベースが接続されたトランジスタTR4
のコレクタに接続されている。
作を説明する。交流電源1からは図2の(a)に示すよ
うな波形の交流電圧がトライアック3に印加する。な
お、(a)において実線は交流電源1からの入力波形、
点線はトライアック3の端子電圧である。ゼロクロス同
期信号回路4は、交流入力のホトカプラPC2を有し、
ホトカプラPC2に内蔵された発光ダイオードは入力電
圧がゼロボルト付近を通過する際、電圧が印加されない
ため発光を停止する。これによりホトカプラPC2に内
蔵されたトランジスタのコレクタ電流も停止し、図2の
(b)のゼロクロス同期信号回路4のホトカプラPC2
の出力電圧波形に示すように、ゼロボルト付近でハイレ
ベルの同期信号を出力する。この同期信号は比較器CO
MP2により信号の増幅とレベルを反転し、のこぎり波
発生回路5に信号を伝達する。同期信号のゼロクロス点
前後における比較器COMP2の出力はローレベルであ
り、のこぎり波発生回路5の抵抗器R1の電流は位相制
御タイミング回路6の比較器COMP1に流れるため、
コンデンサC1には充電されず、のこぎり波発生回路5
の出力もローレベルとなる。ゼロクロス点を通過した後
は、比較器COMP2の出力はオープンとなり、抵抗器
R1の電流でコンデンサC1は充電され、次のゼロクロ
ス点までその電圧は増加し、比較器COMP2によって
放電される。このような動作の繰り返しによって、図2
の(c)ののこぎり波発生回路5の出力波形に示すよう
に、右上がりののこぎり波波形がのこぎり波発生回路5
から位相制御タイミング回路6の比較器COMP1に出
力される。
P1では、図2の(d)の位相制御タイミング回路6内
の比較器COMP1の出力電圧波形に示すように、のこ
ぎり波発生回路5からののこぎり波の出力電圧レベル
を、スロープ発生回路7からの出力電圧である位相制御
信号の電圧レベルと比較し、位相制御動作を行う。すな
わち、位相制御信号の電圧がのこぎり波のピーク電圧よ
り大きい場合は、比較器COMP1の出力はローレベル
となり、位相制御タイミング回路6のトランジスタTR
1はオフとなり、ゲート駆動回路8のホトカプラPC1
の発光ダイオードは点灯しない。したがって、トライア
ック3にゲート電流は供給されず、トライアック3はオ
フ状態を維持する。(位相制御角は0度の状態であ
る。)なお、スロープ発生回路7の動作波形は、図3に
示すようになり、図3の(a)は入力端子9からの入力
信号を、そして(b)はスロープ発生回路7から位相制
御タイミング回路6の比較器COMP1に印加される位
相制御信号を示している。
ピーク電圧より低い電圧に設定(入力)する。この状態
では比較器COMP1の出力はオープンとなり、位相制
御タイミング回路6のトランジスタTR1はオンとな
り、ゲート駆動回路8のホトカプラPC1の発光ダイオ
ードは点灯する。これにより、トライアック3にゲート
電流が供給され、トライアック3は点弧してオンする。
トライアック3のオンにより、ゼロクロス同期信号回路
4に電圧は印加されず、そのホトカプラPC2のトラン
ジスタもオフとなる。更に、ゼロクロス同期信号回路4
の比較器COMP2の出力もローレベルとなり、のこぎ
り波の電圧もローレベルとなり、位相制御タイミング回
路6の比較器COMP1の出力もローレベルとなること
で、位相制御タイミング回路6のトランジスタTR1は
オフし、ゲート駆動回路8のホトカプラPC1の発光ダ
イオードは消灯する。但し、トライアック3は一度点弧
すると、交流の半サイクル状態を維持し、ゼロクロス点
でオフする。このような動作を繰り返すことで、位相制
御信号の電圧レベルとのこぎり波波形により決定される
位相角でトライアック3は点弧され、位相制御が実現す
る。
フで、位相制御信号を徐々に変化させるスロープ発生回
路7により、入力信号のオン時の位相角を0度から徐々
に大きくするソフトスタート動作が可能になる。この入
力信号がオフの時は、スロープ発生回路7において、抵
抗R2と並列に配置したダイオードD2によりコンデン
サC2を急速に充電することで、位相制御信号を短時間
で位相角0度以下(のこぎり波のピーク電圧値以上)に
することでクイックオフを実現している。
加された制御信号がハイレベル入力の時、電源オンオフ
回路11内のトランジスタTR2をオフし、位相制御回
路全体の電源供給を停止し、消費電力を抑制する。この
制御信号がローレベルで入力された時は、トランジスタ
TR2をオンして、位相制御回路全体の電源供給を行
う。
プ発生回路7およびトライアック停止信号回路12に、
電源オンオフ回路11のオンオフに影響されない安定な
電圧を供給し、位相制御回路全体の電源供給が停止状態
の時、スロープ発生回路7の出力電位を位相角0度に、
そしてトライアック停止信号回路12はトライアック3
を停止状態にそれぞれ固定する。
オフ時に位相制御タイミング回路6より発生する不要パ
ルスの伝達を、入力端子9からの入力信号がオフ状態
(ローレベル)の場合、トライアック停止信号回路12
を経由し、位相制御タイミング回路6の比較器COMP
1の出力を低レベルに固定して阻止し、トライアック3
の誤点弧を防止する。また、スロープ発生回路7の出力
電位を位相角0度に固定してあるため、電源オンオフ回
路11により位相制御回路はその電源供給直後から回路
の動作が可能になる。
トライアック3の誤点弧を防止した位相制御回路を実現
でき、待機時の消費電力の少ない信頼性の高い商品設計
が可能となる。更に、スロープ発生回路7等の初期設定
を位相制御回路の電源のオンオフに関わりなく設定でき
るため、電源オン直後より回路動作が可能であり、商品
設計時の自由度が高く、使いやすい回路となる。
ロクロス同期信号回路4内に設けられた交流入力のホト
カプラPC2は、ブリッジダイオード等の整流回路と直
流型のホトカプラで構成しても同一の効果を得ることが
できる。
求項1記載の発明によれば、位相制御回路の電源をオン
オフした場合に比較器等の動作不安定領域に発生する不
要パルスがゲート回路に伝達されることを阻止でき、ト
ライアックの誤点弧を確実に防止することができる。こ
れにより待機時の消費電力が少ない信頼性の高い電源装
置を提供することができる。
号の位相角を0度以下の状態に電圧維持しているので、
位相制御回路に電源を供給後、直ちに位相制御回路の動
作が可能になる。
部を示す回路図である。
る。
の波形図である。
Claims (2)
- 【請求項1】 トライアックにより交流電源の位相制御
を行う位相制御回路を搭載した電源装置において、 前記位相制御回路の電源を遮断する電源オフ手段と、 前記トライアックのゲート駆動回路の出力をオフ状態に
固定する前記トライアックのための誤点弧防止手段と、 この誤点弧防止手段に安定電圧を供給する安定電圧供給
回路と、位相制御信号を出力する位相制御信号発生手段と、 を備え、 前記位相制御信号発生手段及び前記誤点弧防止手段は前
記電源オフ手段により電源供給が停止された状態でも前
記安定電源供給回路から電源供給を受け、それぞれトラ
イアックのゲート駆動回路の出力のオフ状態を維持し、 前記位相制御信号発生手段は入力信号のオンオフに基づ
いて位相制御信号を徐々に変化させソフトスタート動作
を行わせることを 特徴とする位相制御回路を搭載した電
源装置。 - 【請求項2】 前記位相制御信号発生手段は、前記電源
オフ手段により前記位相制御回路の電源が遮断された
後、位相制御信号の位相角を0度以下の状態に維持する
ことを特徴とする請求項1記載の位相制御回路を搭載し
た電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33507095A JP3396122B2 (ja) | 1995-12-22 | 1995-12-22 | 位相制御回路を搭載した電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33507095A JP3396122B2 (ja) | 1995-12-22 | 1995-12-22 | 位相制御回路を搭載した電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09182412A JPH09182412A (ja) | 1997-07-11 |
JP3396122B2 true JP3396122B2 (ja) | 2003-04-14 |
Family
ID=18284433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33507095A Expired - Lifetime JP3396122B2 (ja) | 1995-12-22 | 1995-12-22 | 位相制御回路を搭載した電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3396122B2 (ja) |
-
1995
- 1995-12-22 JP JP33507095A patent/JP3396122B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09182412A (ja) | 1997-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005108473A (ja) | 放電ランプ点灯装置 | |
KR970068110A (ko) | 표시장치용 전원장치 | |
JP3396122B2 (ja) | 位相制御回路を搭載した電源装置 | |
US7161306B2 (en) | Multi-phase input ballast with dimming and method therefor | |
JPH0119238B2 (ja) | ||
JP2003317982A (ja) | 放電ランプ点灯装置 | |
EP2130413B1 (en) | Method of ignition regulation of discharge lamp and the corresponding electronic ballast circuit | |
US4779036A (en) | AC power control apparatus | |
JP4726578B2 (ja) | 照明制御装置及びそれを備えた照明装置 | |
JP4454382B2 (ja) | スイッチング電源装置 | |
JP3372146B2 (ja) | 位相制御回路 | |
JP3184554B2 (ja) | 照明制御装置 | |
JP2563918B2 (ja) | 放電灯点灯装置 | |
KR0131165B1 (ko) | 가스레인지의 마그네틱 파워 유니트 구동 제어장치 | |
JP3003876B2 (ja) | 放電灯点灯装置 | |
KR0162572B1 (ko) | 모니터의 절전회로 | |
JPH09320770A (ja) | 点灯装置 | |
JP4395882B2 (ja) | 炎検出装置 | |
JPH0746670A (ja) | 制御端末器及び照明制御システム | |
JP2552280B2 (ja) | 放電灯点灯装置 | |
JPH05316794A (ja) | ステッピングモータ駆動方法およびその装置 | |
JP2816185B2 (ja) | エンジンの警告及び停止装置 | |
KR20040021551A (ko) | 무여자 작동형 브레이크의 여자제어장치 | |
JPS63299784A (ja) | インバ−タ回路 | |
JP4513637B2 (ja) | 放電灯点灯装置及び照明器具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110207 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120207 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130207 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130207 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140207 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |