JP3396041B2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP3396041B2 JP3396041B2 JP20186592A JP20186592A JP3396041B2 JP 3396041 B2 JP3396041 B2 JP 3396041B2 JP 20186592 A JP20186592 A JP 20186592A JP 20186592 A JP20186592 A JP 20186592A JP 3396041 B2 JP3396041 B2 JP 3396041B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulses
- shift
- vertical scanning
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【0001】
【産業上の利用分野】この発明は、簡単な構成のシャッ
ター機能をもつX−Yアドレス型の固体撮像素子に関す
る。
ター機能をもつX−Yアドレス型の固体撮像素子に関す
る。
【0002】
【従来の技術】従来、固体撮像素子の多機能化としてシ
ャッター機能を素子自体にもたせたものがあり、高速移
動物体の撮影や、フリッカー対策など幅広い用途で用い
られている。X−Yアドレス型固体撮像素子では、信号
のリセットと読み出しのタイミングをずらして行うこと
により、シャッター動作を行うことができる。このよう
な動作を実現するために、従来は、例えば1987年テレビ
ジョン学会全国大会予稿集4−7に示されるように、リ
セット及び読み出し用の垂直走査回路を2個別々に設け
る方法が知られている。
ャッター機能を素子自体にもたせたものがあり、高速移
動物体の撮影や、フリッカー対策など幅広い用途で用い
られている。X−Yアドレス型固体撮像素子では、信号
のリセットと読み出しのタイミングをずらして行うこと
により、シャッター動作を行うことができる。このよう
な動作を実現するために、従来は、例えば1987年テレビ
ジョン学会全国大会予稿集4−7に示されるように、リ
セット及び読み出し用の垂直走査回路を2個別々に設け
る方法が知られている。
【0003】次に、この垂直走査回路を2個別々に設け
てシャッター動作を行わせるようにした固体撮像素子の
構成を図7に基づいて説明する。図7において、101 は
信号掃き出し用垂直走査回路、102 は水平走査回路、10
3 は信号読み出し用垂直走査回路、104 は光電変換素子
を画素として行列状に2次元に配列した受光部である。
このような構成の固体撮像素子においてシャッター動作
を行うには、信号掃き出し用垂直走査回路101 を信号読
み出し用垂直走査回路103 より先行動作させて、掃き出
し走査を行わせる。
てシャッター動作を行わせるようにした固体撮像素子の
構成を図7に基づいて説明する。図7において、101 は
信号掃き出し用垂直走査回路、102 は水平走査回路、10
3 は信号読み出し用垂直走査回路、104 は光電変換素子
を画素として行列状に2次元に配列した受光部である。
このような構成の固体撮像素子においてシャッター動作
を行うには、信号掃き出し用垂直走査回路101 を信号読
み出し用垂直走査回路103 より先行動作させて、掃き出
し走査を行わせる。
【0004】例えば、信号掃き出し用垂直走査回路101
が、信号読み出し用垂直走査回路103 に対し、nライン
分だけ先行して動作しているとすると、まず2次元に配
列された受光部104 の各画素は、信号掃き出し用垂直走
査回路101 の出力パルス及び水平走査回路102 の出力パ
ルスにより、順次光蓄積信号がリセットされる。そして
nラインの周期分だけ時間が経過した後、信号読み出し
用垂直走査回路103 及び水平走査回路102 の出力パルス
により、各画素の光蓄積信号が読み出される。以上の動
作により、各画素信号はnラインの光蓄積時間ののち読
み出されることになり、nライン周期分のシャッター時
間でシャッター動作が行われたことになる。
が、信号読み出し用垂直走査回路103 に対し、nライン
分だけ先行して動作しているとすると、まず2次元に配
列された受光部104 の各画素は、信号掃き出し用垂直走
査回路101 の出力パルス及び水平走査回路102 の出力パ
ルスにより、順次光蓄積信号がリセットされる。そして
nラインの周期分だけ時間が経過した後、信号読み出し
用垂直走査回路103 及び水平走査回路102 の出力パルス
により、各画素の光蓄積信号が読み出される。以上の動
作により、各画素信号はnラインの光蓄積時間ののち読
み出されることになり、nライン周期分のシャッター時
間でシャッター動作が行われたことになる。
【0005】この動作時において、各垂直走査回路101
,103 から出力される走査パルスのタイミングを図8
に示す。ここでφV は各垂直走査回路101 ,103 を動作
させるための、周期が1水平走査期間(1H)のクロッ
クであり、また101-1 ,101-2,101-3 は信号掃き出し
用垂直走査回路101 の出力パルス、103-1 ,103-2 ,10
3-3 は信号読み出し用垂直走査回路103 の出力パルスで
あり、出力パルス101-1と103-1 、出力パルス101-2 と1
03-2 、出力パルス101-3 と103-3 が、それぞれ同じ行
に配列された画素行に接続された、リセット及び読み出
しを制御する各水平ラインにそれぞれ与えられるように
なっている。
,103 から出力される走査パルスのタイミングを図8
に示す。ここでφV は各垂直走査回路101 ,103 を動作
させるための、周期が1水平走査期間(1H)のクロッ
クであり、また101-1 ,101-2,101-3 は信号掃き出し
用垂直走査回路101 の出力パルス、103-1 ,103-2 ,10
3-3 は信号読み出し用垂直走査回路103 の出力パルスで
あり、出力パルス101-1と103-1 、出力パルス101-2 と1
03-2 、出力パルス101-3 と103-3 が、それぞれ同じ行
に配列された画素行に接続された、リセット及び読み出
しを制御する各水平ラインにそれぞれ与えられるように
なっている。
【0006】以上説明したように、X−Yアドレス型固
体撮像素子においては、位相のずれた垂直走査パルス列
を実現することにより、シャッター動作が可能となる。
体撮像素子においては、位相のずれた垂直走査パルス列
を実現することにより、シャッター動作が可能となる。
【0007】
【発明が解決しようとする課題】しかしながら、従来の
垂直走査方式を用いてシャッター機能をもたせたX−Y
アドレス型固体撮像素子を実現しようとすると、次に述
べるような問題が生じる。すなわち、図7に示したよう
に信号掃き出し用と信号読み出し用の2つの垂直走査回
路をそれぞれ設けた場合、チップ面積が増大し、固体撮
像素子のコストが増大してしまう。
垂直走査方式を用いてシャッター機能をもたせたX−Y
アドレス型固体撮像素子を実現しようとすると、次に述
べるような問題が生じる。すなわち、図7に示したよう
に信号掃き出し用と信号読み出し用の2つの垂直走査回
路をそれぞれ設けた場合、チップ面積が増大し、固体撮
像素子のコストが増大してしまう。
【0008】本発明は、従来のシャッター機能を備えた
X−Yアドレス型固体撮像素子における上記問題点を解
消するためになされたもので、チップ面積増大の割合を
低減しコストの増大を抑えた簡単な構成のシャッター機
能を有する固体撮像素子を提供することを目的とする。
X−Yアドレス型固体撮像素子における上記問題点を解
消するためになされたもので、チップ面積増大の割合を
低減しコストの増大を抑えた簡単な構成のシャッター機
能を有する固体撮像素子を提供することを目的とする。
【0009】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、光電変換素子を画素として行列
状に2次元に配列した受光部と、該受光部の各画素の光
蓄積電荷信号を順次アドレスして読み出すための水平及
び垂直走査回路とを備えた固体撮像素子において、前記
垂直走査回路を、駆動パルスの1周期分をハイレベルあ
るいはローレベルとして各々間隔の異なる2個のパルス
からなり、位相差を有する2組のパルスを入力とし、該
パルスを順次シフトして出力させるシフトレジスタ手段
と、該シフトレジスタ手段から出力される2組のシフト
パルスの当該段のシフトパルス出力と、当該段のシフト
パルス出力と重複部分を有する後段のシフトパルス出力
とを組み合わせて、2組のシフトパルスの一方から前記
受光部の対応する画素行を順次選択する読み出し信号を
発生し他方からリセット信号を発生する手段とで構成す
るか、あるいは駆動パルスの1周期分をハイレベルある
いはローレベルとして位相差を有する2個のパルスを入
力とし、該パルスを順次シフトして出力させるシフトレ
ジスタ手段と、該シフトレジスタ手段から出力される位
相差を有する2個のシフトパルスとコントロールパルス
ラインより供給される位相が異なる複数のコントロール
パルスのうちの所望のコントロールパルスとを組み合わ
せて、2個のシフトパルスの一方から前記受光部の対応
する画素行を順次選択する読み出し信号を発生し、他方
からリセット信号を発生する手段とで構成するものであ
る。
決するため、本発明は、光電変換素子を画素として行列
状に2次元に配列した受光部と、該受光部の各画素の光
蓄積電荷信号を順次アドレスして読み出すための水平及
び垂直走査回路とを備えた固体撮像素子において、前記
垂直走査回路を、駆動パルスの1周期分をハイレベルあ
るいはローレベルとして各々間隔の異なる2個のパルス
からなり、位相差を有する2組のパルスを入力とし、該
パルスを順次シフトして出力させるシフトレジスタ手段
と、該シフトレジスタ手段から出力される2組のシフト
パルスの当該段のシフトパルス出力と、当該段のシフト
パルス出力と重複部分を有する後段のシフトパルス出力
とを組み合わせて、2組のシフトパルスの一方から前記
受光部の対応する画素行を順次選択する読み出し信号を
発生し他方からリセット信号を発生する手段とで構成す
るか、あるいは駆動パルスの1周期分をハイレベルある
いはローレベルとして位相差を有する2個のパルスを入
力とし、該パルスを順次シフトして出力させるシフトレ
ジスタ手段と、該シフトレジスタ手段から出力される位
相差を有する2個のシフトパルスとコントロールパルス
ラインより供給される位相が異なる複数のコントロール
パルスのうちの所望のコントロールパルスとを組み合わ
せて、2個のシフトパルスの一方から前記受光部の対応
する画素行を順次選択する読み出し信号を発生し、他方
からリセット信号を発生する手段とで構成するものであ
る。
【0010】このように構成した固体撮像素子において
は、垂直走査回路より出力される位相差のある読み出し
信号及びリセット信号に同期して受光部の各画素行が選
択され、各選択時点において光蓄積電荷信号の読み出し
動作及びリセット動作が行われる。したがって、複数の
垂直走査回路を必要とせず、チップ面積の増大を低減
し、コストの増大を抑えたシャッター機能を有するX−
Yアドレス型の固体撮像素子を実現できる。
は、垂直走査回路より出力される位相差のある読み出し
信号及びリセット信号に同期して受光部の各画素行が選
択され、各選択時点において光蓄積電荷信号の読み出し
動作及びリセット動作が行われる。したがって、複数の
垂直走査回路を必要とせず、チップ面積の増大を低減
し、コストの増大を抑えたシャッター機能を有するX−
Yアドレス型の固体撮像素子を実現できる。
【0011】
【実施例】次に実施例について説明する。図1は、本発
明に係るシャッター機能を備えた固体撮像素子の第1実
施例の主要部である垂直走査回路の構成を示す回路構成
図である。なお、その他の受光部並びに水平走査回路等
の構成は従来例と同じであり、その説明を省略する。ま
た、図2は、図1に示した垂直走査回路の動作を説明す
るためのパルスタイミングを示す図である。図1におい
て、1は垂直走査回路に用いられるシフトレジスタで、
1-(n-2),1-(n-1),1-(n),1-(n+1),1-(n+2),1
-(n+3),・・・ はシフトレジスタを構成する各段を示して
いる。このシフトレジスタ1は、水平走査期間を1周期
とする駆動パルスφV によりパルスをシフトする機能を
有している。そして、この垂直走査回路においては、駆
動パルスφV 1周期分の“H”レベル周期をもつ2個の
パルスの間隔が異なる2組のパルスを、シフトレジスタ
1中をシフト動作させると、その各段1-(n),1-(n+
1),1-(n+2),1-(n+3)の各出力端子2-(n),2-(n+
1),2-(n+2),2-(n+3)には、それぞれ図2において、
出力端子と同じ符号2-(n),2-(n+1),2-(n+2),2-
(n+3)で示されるパルスが出力される。この実施例で
は、図2に示すように、2組のパルスのパルス間隔が、
一方は駆動パルスφV の0周期分、他方は駆動パルスφ
V の1周期分となっている。そしてシフトレジスタ1の
第n段目1-(n)の出力端子2-(n)からの出力は、第n−
2段目の読み出し信号6-(n-2)を発生する2入力AND
回路4-(n-2)、第n−1段目のリセット信号5-(n-1)を
発生する2入力AND回路3-(n-1)、第n段目の読み出
し信号6-(n)を発生する2入力AND回路4-(n)、及び
第n段目のリセット信号5-(n)を発生する2入力AND
回路3-(n)の各入力端子に、それぞれ入力されるように
なっている。
明に係るシャッター機能を備えた固体撮像素子の第1実
施例の主要部である垂直走査回路の構成を示す回路構成
図である。なお、その他の受光部並びに水平走査回路等
の構成は従来例と同じであり、その説明を省略する。ま
た、図2は、図1に示した垂直走査回路の動作を説明す
るためのパルスタイミングを示す図である。図1におい
て、1は垂直走査回路に用いられるシフトレジスタで、
1-(n-2),1-(n-1),1-(n),1-(n+1),1-(n+2),1
-(n+3),・・・ はシフトレジスタを構成する各段を示して
いる。このシフトレジスタ1は、水平走査期間を1周期
とする駆動パルスφV によりパルスをシフトする機能を
有している。そして、この垂直走査回路においては、駆
動パルスφV 1周期分の“H”レベル周期をもつ2個の
パルスの間隔が異なる2組のパルスを、シフトレジスタ
1中をシフト動作させると、その各段1-(n),1-(n+
1),1-(n+2),1-(n+3)の各出力端子2-(n),2-(n+
1),2-(n+2),2-(n+3)には、それぞれ図2において、
出力端子と同じ符号2-(n),2-(n+1),2-(n+2),2-
(n+3)で示されるパルスが出力される。この実施例で
は、図2に示すように、2組のパルスのパルス間隔が、
一方は駆動パルスφV の0周期分、他方は駆動パルスφ
V の1周期分となっている。そしてシフトレジスタ1の
第n段目1-(n)の出力端子2-(n)からの出力は、第n−
2段目の読み出し信号6-(n-2)を発生する2入力AND
回路4-(n-2)、第n−1段目のリセット信号5-(n-1)を
発生する2入力AND回路3-(n-1)、第n段目の読み出
し信号6-(n)を発生する2入力AND回路4-(n)、及び
第n段目のリセット信号5-(n)を発生する2入力AND
回路3-(n)の各入力端子に、それぞれ入力されるように
なっている。
【0012】次に、このように構成された垂直走査回路
の動作を、垂直走査回路の第n段目の出力に注目して説
明する。まずシフトレジスタ1中を、駆動パルスφV 1
周期分“H”レベル期間をもつ2個のパルスの間隔が駆
動パルスφV の0周期分であるシフトパルスがシフトし
てきた場合について説明する。シフトレジスタ1の第n
段目1-(n)の出力端子2-(n)の出力は、t1 〜t3 の期
間“H”レベルとなり、第n+1段目1-(n+1)の出力端
子2-(n+1)の出力は、t2 〜t4 の期間“H”レベルと
なる。したがって、2入力AND回路3-(n)は、t2 〜
t3 の期間“H”レベルとなるリセット信号5-(n)を発
生する。
の動作を、垂直走査回路の第n段目の出力に注目して説
明する。まずシフトレジスタ1中を、駆動パルスφV 1
周期分“H”レベル期間をもつ2個のパルスの間隔が駆
動パルスφV の0周期分であるシフトパルスがシフトし
てきた場合について説明する。シフトレジスタ1の第n
段目1-(n)の出力端子2-(n)の出力は、t1 〜t3 の期
間“H”レベルとなり、第n+1段目1-(n+1)の出力端
子2-(n+1)の出力は、t2 〜t4 の期間“H”レベルと
なる。したがって、2入力AND回路3-(n)は、t2 〜
t3 の期間“H”レベルとなるリセット信号5-(n)を発
生する。
【0013】次にシフトレジスタ1中を、駆動パルスφ
v 1周期分“H”レベル期間をもつ2個のパルスの間隔
が駆動パルスφv の1周期分であるシフトパルスがシフ
トしてきた場合について説明する。シフトレジスタ1の
第n段目1-(n)の出力端子2-(n)の出力は、t6 〜t7
及びt8 〜t9 の期間“H”レベルとなり、第n+2段
目1-(n+2)の出力端子2-(n+2)の出力は、t8 〜t9 及
びt10〜t11の期間“H”レベルとなる。したがって2
入力AND回路4-(n)は、t8 〜t9 の期間“H”レベ
ルとなる読み出し信号6-(n)を発生する。以下同様にし
て、第n+1段目のリセット信号を発生する2入力AN
D回路3-(n+1)は、t3 〜t4 の期間“H”レベルとな
るリセット信号5-(n+1)を発生し、第n+1段目の読み
出し信号を発生する2入力AND回路4-(n+1)は、t9
〜t10の期間“H”レベルとなる読み出し信号6-(n+1)
を発生する。そして、これらの読み出し信号及びリセッ
ト信号を受光部の行選択線に与えることによって画素行
を順次選択し、各画素の読み出し及びリセット動作を行
わせる。
v 1周期分“H”レベル期間をもつ2個のパルスの間隔
が駆動パルスφv の1周期分であるシフトパルスがシフ
トしてきた場合について説明する。シフトレジスタ1の
第n段目1-(n)の出力端子2-(n)の出力は、t6 〜t7
及びt8 〜t9 の期間“H”レベルとなり、第n+2段
目1-(n+2)の出力端子2-(n+2)の出力は、t8 〜t9 及
びt10〜t11の期間“H”レベルとなる。したがって2
入力AND回路4-(n)は、t8 〜t9 の期間“H”レベ
ルとなる読み出し信号6-(n)を発生する。以下同様にし
て、第n+1段目のリセット信号を発生する2入力AN
D回路3-(n+1)は、t3 〜t4 の期間“H”レベルとな
るリセット信号5-(n+1)を発生し、第n+1段目の読み
出し信号を発生する2入力AND回路4-(n+1)は、t9
〜t10の期間“H”レベルとなる読み出し信号6-(n+1)
を発生する。そして、これらの読み出し信号及びリセッ
ト信号を受光部の行選択線に与えることによって画素行
を順次選択し、各画素の読み出し及びリセット動作を行
わせる。
【0014】以上説明したように、図1に示した構成の
垂直走査回路によれば、2個のパルス間隔が異なる2組
のパルスの位相差に相当する光蓄積時間をもつシャッタ
ー動作が行えることになり、MOS形,CMD(Charge
Modulation device),SIT(Static Induction Tra
nsistor )などXYアドレス方式で信号を読み出す固体
撮像素子に適用できる。
垂直走査回路によれば、2個のパルス間隔が異なる2組
のパルスの位相差に相当する光蓄積時間をもつシャッタ
ー動作が行えることになり、MOS形,CMD(Charge
Modulation device),SIT(Static Induction Tra
nsistor )などXYアドレス方式で信号を読み出す固体
撮像素子に適用できる。
【0015】なお上記第1実施例においては、駆動パル
ス1周期分“H”レベルであるパルスを情報の伝達に用
いたものを示したが、勿論“L”レベルの部分を情報の
伝達に使うことも可能であり、また2組のパルスのパル
ス間隔も0周期分と1周期分の組み合わせに限定され
ず、他の組み合わせも可能なことは明らかである。
ス1周期分“H”レベルであるパルスを情報の伝達に用
いたものを示したが、勿論“L”レベルの部分を情報の
伝達に使うことも可能であり、また2組のパルスのパル
ス間隔も0周期分と1周期分の組み合わせに限定され
ず、他の組み合わせも可能なことは明らかである。
【0016】図3は、本発明の第2実施例を示す回路構
成図であり、図4は、第2実施例の回路動作を説明する
ためのパルスタイミング図である。図3において、10は
垂直走査回路に用いられるシフトレジスタで、このシフ
トレジスタ10は水平走査期間を1周期とする駆動パルス
φV により、パルスをシフトする機能を有している。こ
の垂直走査回路において、駆動パルス1周期分の“H”
レベル期間をもつ2個のパルスをシフトレジスタ10中を
シフト動作させると、その各段10-(n-1),10-(n),10-
(n+1),10-(n+2),・・・ の出力端子11-(n-1),11-(n),1
1-(n+1),11-(n+2),・・・ には、それぞれ図4に出力端
子と同じ符号で示されるパルスが出力される。そしてシ
フトレジスタ10の第n段目10-(n)の出力端子11-(n)から
の出力は、第n段目のリセット信号を発生する2入力A
ND回路14-(n)の入力端子、及び第n段目の読み出し信
号を発生する2入力AND回路15-(n)の入力端子にそれ
ぞれ入力されるようになっている。
成図であり、図4は、第2実施例の回路動作を説明する
ためのパルスタイミング図である。図3において、10は
垂直走査回路に用いられるシフトレジスタで、このシフ
トレジスタ10は水平走査期間を1周期とする駆動パルス
φV により、パルスをシフトする機能を有している。こ
の垂直走査回路において、駆動パルス1周期分の“H”
レベル期間をもつ2個のパルスをシフトレジスタ10中を
シフト動作させると、その各段10-(n-1),10-(n),10-
(n+1),10-(n+2),・・・ の出力端子11-(n-1),11-(n),1
1-(n+1),11-(n+2),・・・ には、それぞれ図4に出力端
子と同じ符号で示されるパルスが出力される。そしてシ
フトレジスタ10の第n段目10-(n)の出力端子11-(n)から
の出力は、第n段目のリセット信号を発生する2入力A
ND回路14-(n)の入力端子、及び第n段目の読み出し信
号を発生する2入力AND回路15-(n)の入力端子にそれ
ぞれ入力されるようになっている。
【0017】図3において、12,13はコントロールパル
スラインで、ライン12には、図4で示すように、“H”
レベルとなる期間が駆動パルスφV 1周期分で、周期が
駆動パルスφV の2倍のコントロールパルスが与えられ
るようになっており、一方ライン13には、ライン12に与
えられるコントロールパルスの反転パルスが与えられる
ようになっている。そしてコントロールパルスライン12
には、第n−1段目,第n+1段目,・・・ のリセット信
号発生用2入力AND回路14-(n-1),14-(n+1),・・・ の
入力端子、及び第n段目,第n+2段目,・・・ の読み出
し信号発生用2入力AND回路15-(n),15-(n+2),・・・
の入力端子がそれぞれ接続され、一方、コントロールパ
ルスライン13には、第n段目,第n+2段目,・・・ のリ
セット信号発生用2入力AND回路14-(n),14-(n+2),
・・・ の入力端子、及び第n−1段目,第n+1段目,・・
・ の読み出し信号発生用2入力AND回路15-(n-1),15
-(n+1),・・・ の入力端子がそれぞれ接続されている。
スラインで、ライン12には、図4で示すように、“H”
レベルとなる期間が駆動パルスφV 1周期分で、周期が
駆動パルスφV の2倍のコントロールパルスが与えられ
るようになっており、一方ライン13には、ライン12に与
えられるコントロールパルスの反転パルスが与えられる
ようになっている。そしてコントロールパルスライン12
には、第n−1段目,第n+1段目,・・・ のリセット信
号発生用2入力AND回路14-(n-1),14-(n+1),・・・ の
入力端子、及び第n段目,第n+2段目,・・・ の読み出
し信号発生用2入力AND回路15-(n),15-(n+2),・・・
の入力端子がそれぞれ接続され、一方、コントロールパ
ルスライン13には、第n段目,第n+2段目,・・・ のリ
セット信号発生用2入力AND回路14-(n),14-(n+2),
・・・ の入力端子、及び第n−1段目,第n+1段目,・・
・ の読み出し信号発生用2入力AND回路15-(n-1),15
-(n+1),・・・ の入力端子がそれぞれ接続されている。
【0018】次に、このように構成された垂直走査回路
の動作について説明する。まず第n段目において、リセ
ットのタイミングでは、第n段目のリセット信号発生用
2入力AND回路14-(n)の入力端子に接続されるシフト
レジスタ出力端子11-(n)とコントロールパルスライン13
は、t2 〜t3 の期間のみ両者が“H”レベルとなるの
で、2入力AND回路14-(n)は、このt2 〜t3 の期間
“H”レベルとなるリセット信号16-(n)を発生する。一
方、読み出しのタイミングでは、第n段目の読み出し信
号発生用2入力AND回路15-(n)の入力端子に接続され
るシフトレジスタ出力端子11-(n)とコントロールパルス
ライン12は、t6 〜t7 の期間“H”レベルとなるの
で、2入力AND回路15-(n)は、このt6 〜t7 の期間
“H”レベルとなる読み出し信号17-(n)を発生する。
の動作について説明する。まず第n段目において、リセ
ットのタイミングでは、第n段目のリセット信号発生用
2入力AND回路14-(n)の入力端子に接続されるシフト
レジスタ出力端子11-(n)とコントロールパルスライン13
は、t2 〜t3 の期間のみ両者が“H”レベルとなるの
で、2入力AND回路14-(n)は、このt2 〜t3 の期間
“H”レベルとなるリセット信号16-(n)を発生する。一
方、読み出しのタイミングでは、第n段目の読み出し信
号発生用2入力AND回路15-(n)の入力端子に接続され
るシフトレジスタ出力端子11-(n)とコントロールパルス
ライン12は、t6 〜t7 の期間“H”レベルとなるの
で、2入力AND回路15-(n)は、このt6 〜t7 の期間
“H”レベルとなる読み出し信号17-(n)を発生する。
【0019】次に第n+1段目では、2入力AND回路
14-(n+1)の入力端子に接続されるシフトレジスタ出力端
子11-(n+1)とコントロールパルスライン12は、t3 〜t
4 の期間のみ両者は“H”レベルとなるので、この期間
“H”レベルとなるリセット信号16-(n+1)を発生する。
また2入力AND回路15-(n+1)の入力端子に接続される
シフトレジスタ出力端子11-(n+1)とコントロールパルス
ライン13は、t7 〜t8 の期間のみ両者は“H”レベル
となるので、この期間“H”レベルとなる読み出し信号
17-(n+1)を発生する。
14-(n+1)の入力端子に接続されるシフトレジスタ出力端
子11-(n+1)とコントロールパルスライン12は、t3 〜t
4 の期間のみ両者は“H”レベルとなるので、この期間
“H”レベルとなるリセット信号16-(n+1)を発生する。
また2入力AND回路15-(n+1)の入力端子に接続される
シフトレジスタ出力端子11-(n+1)とコントロールパルス
ライン13は、t7 〜t8 の期間のみ両者は“H”レベル
となるので、この期間“H”レベルとなる読み出し信号
17-(n+1)を発生する。
【0020】以上説明したように、図3に示した第2実
施例によれば、2個のパルスの位相差に相当する光蓄積
時間を2倍の水平走査期間ステップで可変できるシャッ
ター動作を行うことができ、XYアドレス方式で信号を
読み出す固体撮像素子に適用できる。
施例によれば、2個のパルスの位相差に相当する光蓄積
時間を2倍の水平走査期間ステップで可変できるシャッ
ター動作を行うことができ、XYアドレス方式で信号を
読み出す固体撮像素子に適用できる。
【0021】なお上記第2実施例においては、コントロ
ールパルスを駆動パルスφV の2倍周期とし、且つコン
トロールパルスラインを2本としたものを示したが、本
発明はこれに限定されるものではなく、またコントロー
ルパルスの“H”レベルとなる期間を変えることによ
り、リセット信号及び読み出し信号の発生期間を変える
ことが可能であることは明らかである。
ールパルスを駆動パルスφV の2倍周期とし、且つコン
トロールパルスラインを2本としたものを示したが、本
発明はこれに限定されるものではなく、またコントロー
ルパルスの“H”レベルとなる期間を変えることによ
り、リセット信号及び読み出し信号の発生期間を変える
ことが可能であることは明らかである。
【0022】次に、CMDを画素として用いた固体撮像
素子に、本発明を適用した第3実施例について説明す
る。図5は、本第3実施例の垂直走査回路内のシフトレ
ジスタ及び読み出し,リセットのタイミング信号発生部
の回路構成を示している。図6は、第3実施例の回路動
作を説明するためのパルスタイミング図である。図5に
おいて、20は垂直走査回路内のシフトレジスタで、この
シフトレジスタ20は水平走査期間を1周期とする駆動パ
ルスφV によりパルスをシフトする機能を有している。
ここで駆動パルスφV の“H”レベルとなる期間を水平
有効期間、“L”レベルとなる期間を水平ブランキング
期間とする。この垂直走査回路において、駆動パルス1
周期分の“H”レベル期間をもつ2個のパルスを、シフ
トレジスタ20中をシフト動作させると、その各段20-(n-
1),20-(n),20-(n+1),20-(n+2),20-(n+3),・・・ の出
力端子21-(n-1),21-(n),21-(n+1),21-(n+2),21-(n+
3),・・・ には、それぞれ図6において出力端子と同じ符
号で示されるパルスが出力される。そしてシフトレジス
タ20の第n段目の出力端子21-(n)の出力は、第n段目の
読み出し,リセットのタイミング信号を発生する2入力
NAND回路25-(n)の入力端子に入力されるようになっ
ている。
素子に、本発明を適用した第3実施例について説明す
る。図5は、本第3実施例の垂直走査回路内のシフトレ
ジスタ及び読み出し,リセットのタイミング信号発生部
の回路構成を示している。図6は、第3実施例の回路動
作を説明するためのパルスタイミング図である。図5に
おいて、20は垂直走査回路内のシフトレジスタで、この
シフトレジスタ20は水平走査期間を1周期とする駆動パ
ルスφV によりパルスをシフトする機能を有している。
ここで駆動パルスφV の“H”レベルとなる期間を水平
有効期間、“L”レベルとなる期間を水平ブランキング
期間とする。この垂直走査回路において、駆動パルス1
周期分の“H”レベル期間をもつ2個のパルスを、シフ
トレジスタ20中をシフト動作させると、その各段20-(n-
1),20-(n),20-(n+1),20-(n+2),20-(n+3),・・・ の出
力端子21-(n-1),21-(n),21-(n+1),21-(n+2),21-(n+
3),・・・ には、それぞれ図6において出力端子と同じ符
号で示されるパルスが出力される。そしてシフトレジス
タ20の第n段目の出力端子21-(n)の出力は、第n段目の
読み出し,リセットのタイミング信号を発生する2入力
NAND回路25-(n)の入力端子に入力されるようになっ
ている。
【0023】図5において、22,23,24はコントロール
パルスラインで、該ライン22,23,24には、それぞれ図
6で示すように、“H”レベルとなる期間が駆動パルス
φV1周期分で、周期が駆動パルスφV の3倍のコント
ロールパルスが与えられるようになっている。そしてコ
ントロールパルスライン22には、第n段目,第n+3段
目,・・・ の読み出し,リセットのタイミング信号を発生
する2入力NAND回路25-(n),25-(n+3),・・・ の入力
端子が接続され、コントロールパルスライン23には、第
n+1段目,第n+4段目,・・・ の読み出し,リセット
のタイミング信号を発生する2入力NAND回路25-(n+
1),25-(n+4),・・・ の入力端子が接続され、更にコント
ロールパルスライン24には、第n−1段目,第n+2段
目,・・・の読み出し,リセットのタイミング信号を発生
する2入力NAND回路25-(n-1),25-(n+2),・・・ の入
力端子が接続されている。
パルスラインで、該ライン22,23,24には、それぞれ図
6で示すように、“H”レベルとなる期間が駆動パルス
φV1周期分で、周期が駆動パルスφV の3倍のコント
ロールパルスが与えられるようになっている。そしてコ
ントロールパルスライン22には、第n段目,第n+3段
目,・・・ の読み出し,リセットのタイミング信号を発生
する2入力NAND回路25-(n),25-(n+3),・・・ の入力
端子が接続され、コントロールパルスライン23には、第
n+1段目,第n+4段目,・・・ の読み出し,リセット
のタイミング信号を発生する2入力NAND回路25-(n+
1),25-(n+4),・・・ の入力端子が接続され、更にコント
ロールパルスライン24には、第n−1段目,第n+2段
目,・・・の読み出し,リセットのタイミング信号を発生
する2入力NAND回路25-(n-1),25-(n+2),・・・ の入
力端子が接続されている。
【0024】次に、このように構成された垂直走査回路
の動作について説明する。まず第n段目において、第n
段目の読み出し,リセットのタイミング信号発生用2入
力NAND回路25-(n)の入力端子に接続されるシフトレ
ジスタ出力端子21-(n)とコントロールパルスライン22
は、t4 〜t5 及びt10〜t11の期間のみ両者が“H”
レベルとなるので、2入力NAND回路25-(n)の出力端
子は、この期間のみ“L”レベルとなる読み出し,リセ
ットのタイミング信号26-(n)を発生する。ここでt4 〜
t5 の期間がリセットのタイミング、t10〜t11の期間
が信号読み出しのタイミングとなる。以下同様にして、
第n+1段目,第n+2段目,・・・ の読み出し,リセッ
トのタイミング信号26-(n+1),26-(n+2),・・・ が発生す
る。
の動作について説明する。まず第n段目において、第n
段目の読み出し,リセットのタイミング信号発生用2入
力NAND回路25-(n)の入力端子に接続されるシフトレ
ジスタ出力端子21-(n)とコントロールパルスライン22
は、t4 〜t5 及びt10〜t11の期間のみ両者が“H”
レベルとなるので、2入力NAND回路25-(n)の出力端
子は、この期間のみ“L”レベルとなる読み出し,リセ
ットのタイミング信号26-(n)を発生する。ここでt4 〜
t5 の期間がリセットのタイミング、t10〜t11の期間
が信号読み出しのタイミングとなる。以下同様にして、
第n+1段目,第n+2段目,・・・ の読み出し,リセッ
トのタイミング信号26-(n+1),26-(n+2),・・・ が発生す
る。
【0025】画素として用いるCMDは、リセットを水
平ブランキング期間、信号読み出しを水平有効期間に行
うので、図6に示した読み出し,リセットのタイミング
信号26-(n),26-(n+1),・・・ を、レベルミックス回路を
通して、CMD受光部の行選択線に与えることによっ
て、2個のシフトパルスの位相差に相当する光蓄積時間
を、3倍の水平走査期間ステップで可変できるシャッタ
ー動作を行うことができる。
平ブランキング期間、信号読み出しを水平有効期間に行
うので、図6に示した読み出し,リセットのタイミング
信号26-(n),26-(n+1),・・・ を、レベルミックス回路を
通して、CMD受光部の行選択線に与えることによっ
て、2個のシフトパルスの位相差に相当する光蓄積時間
を、3倍の水平走査期間ステップで可変できるシャッタ
ー動作を行うことができる。
【0026】なお上記第3実施例のコントロールパルス
の周期及びコントロールパルスラインの数は、第2実施
例と同様に、これに限定されないものであることは明ら
かである。
の周期及びコントロールパルスラインの数は、第2実施
例と同様に、これに限定されないものであることは明ら
かである。
【0027】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、単一の垂直走査回路で、位相差を有す
るパルスから画素行を選択して読み出し動作及びリセッ
ト動作を行う読み出し信号及びリセット信号を発生する
ように構成したので、パルスの位相差に相当する光蓄積
時間を可変でき、簡単な構成でチップ面積の増大の割合
を低減しコストの増大を抑えたシャッター機能を有する
X−Yアドレス型の固体撮像素子を提供することができ
る。
本発明によれば、単一の垂直走査回路で、位相差を有す
るパルスから画素行を選択して読み出し動作及びリセッ
ト動作を行う読み出し信号及びリセット信号を発生する
ように構成したので、パルスの位相差に相当する光蓄積
時間を可変でき、簡単な構成でチップ面積の増大の割合
を低減しコストの増大を抑えたシャッター機能を有する
X−Yアドレス型の固体撮像素子を提供することができ
る。
【図1】本発明に係る固体撮像素子の第1実施例の垂直
走査回路を示す回路構成図である。
走査回路を示す回路構成図である。
【図2】第1実施例の垂直走査回路の動作を説明するた
めのパルスタイミング図である。
めのパルスタイミング図である。
【図3】第2実施例の垂直走査回路を示す回路構成図で
ある。
ある。
【図4】第2実施例の垂直走査回路の動作を説明するた
めのパルスタイミング図である。
めのパルスタイミング図である。
【図5】第3実施例の垂直走査回路を示す回路構成図で
ある。
ある。
【図6】第3実施例の垂直走査回路の動作を説明するた
めのパルスタイミング図である。
めのパルスタイミング図である。
【図7】従来のシャッター機能を備えた固体撮像素子の
構成例を示すブロック構成図である。
構成例を示すブロック構成図である。
【図8】図7に示した従来の固体撮像素子の動作を説明
するためのパルスタイミング図である。
するためのパルスタイミング図である。
1 シフトレジスタ
1-(n-2),1-(n-1),1-(n),・・・ シフトレジスタの
各段 2-(n-2),2-(n-1),2-(n),・・・ シフトレジスタの
出力端子 3-(n-2),3-(n-1),3-(n),・・・ リセット信号発生
用2入力AND回路 4-(n-2),4-(n-1),4-(n),・・・ 読み出し信号発生
用2入力AND回路 10 シフトレジスタ 12,13 コントロールパルスライン 14-(n-1),14-(n),・・・ リセット信号発生用2入力A
ND回路 15-(n-1),15-(n),・・・ 読み出し信号発生用2入力A
ND回路 20 シフトレジスタ 22,23,24 コントロールパルスライン 25-(n-1),25-(n),・・・ 読み出し,リセットのタイミ
ング信号発生用2入力NAND回路
各段 2-(n-2),2-(n-1),2-(n),・・・ シフトレジスタの
出力端子 3-(n-2),3-(n-1),3-(n),・・・ リセット信号発生
用2入力AND回路 4-(n-2),4-(n-1),4-(n),・・・ 読み出し信号発生
用2入力AND回路 10 シフトレジスタ 12,13 コントロールパルスライン 14-(n-1),14-(n),・・・ リセット信号発生用2入力A
ND回路 15-(n-1),15-(n),・・・ 読み出し信号発生用2入力A
ND回路 20 シフトレジスタ 22,23,24 コントロールパルスライン 25-(n-1),25-(n),・・・ 読み出し,リセットのタイミ
ング信号発生用2入力NAND回路
Claims (2)
- 【請求項1】 光電変換素子を画素として行列状に2次
元に配列した受光部と、該受光部の各画素の光蓄積電荷
信号を順次アドレスして読み出すための水平及び垂直走
査回路とを備えた固体撮像素子において、前記垂直走査
回路を、駆動パルスの1周期分をハイレベルあるいはロ
ーレベルとして各々間隔の異なる2個のパルスからな
り、位相差を有する2組のパルスを入力とし、該パルス
を順次シフトして出力させるシフトレジスタ手段と、該
シフトレジスタ手段から出力される2組のシフトパルス
の当該段のシフトパルス出力と、当該段のシフトパルス
出力と重複部分を有する後段のシフトパルス出力とを組
み合わせて、2組のシフトパルスの一方から前記受光部
の対応する画素行を順次選択する読み出し信号を発生し
他方からリセット信号を発生する手段とで構成したこと
を特徴とする固体撮像素子。 - 【請求項2】 光電変換素子を画素として行列状に2次
元に配列した受光部と、該受光部の各画素の光蓄積電荷
信号を順次アドレスして読み出すための水平及び垂直走
査回路とを備えた固体撮像素子において、前記垂直走査
回路を、駆動パルスの1周期分をハイレベルあるいはロ
ーレベルとして位相差を有する2個のパルスを入力と
し、該パルスを順次シフトして出力させるシフトレジス
タ手段と、該シフトレジスタ手段から出力される位相差
を有する2個のシフトパルスとコントロールパルスライ
ンより供給される位相が異なる複数のコントロールパル
スのうちの所望のコントロールパルスとを組み合わせ
て、2個のシフトパルスの一方から前記受光部の対応す
る画素行を順次選択する読み出し信号を発生し、他方か
らリセット信号を発生する手段とで構成したことを特徴
とする固体撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20186592A JP3396041B2 (ja) | 1992-07-07 | 1992-07-07 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20186592A JP3396041B2 (ja) | 1992-07-07 | 1992-07-07 | 固体撮像素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0630344A JPH0630344A (ja) | 1994-02-04 |
JP3396041B2 true JP3396041B2 (ja) | 2003-04-14 |
Family
ID=16448175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20186592A Expired - Fee Related JP3396041B2 (ja) | 1992-07-07 | 1992-07-07 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3396041B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4387684B2 (ja) | 2003-04-04 | 2009-12-16 | パナソニック株式会社 | 固体撮像装置、その駆動方法及びカメラ |
JP5062287B2 (ja) * | 2010-04-19 | 2012-10-31 | ソニー株式会社 | 固体撮像装置の駆動回路 |
-
1992
- 1992-07-07 JP JP20186592A patent/JP3396041B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0630344A (ja) | 1994-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20090029649A (ko) | 고체 촬상 소자 및 카메라 시스템 | |
JP3353921B2 (ja) | 固体撮像装置 | |
JP3392897B2 (ja) | 固体撮像装置 | |
JP3529190B2 (ja) | 固体撮像装置 | |
JP2001008109A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
JP3396041B2 (ja) | 固体撮像素子 | |
JP3808928B2 (ja) | 固体撮像装置 | |
JPH0738815A (ja) | 固体撮像素子 | |
JP3668305B2 (ja) | 固体撮像装置 | |
JPH05137071A (ja) | 固体撮像装置 | |
JPH06339073A (ja) | 固体撮像素子 | |
JP3107212B2 (ja) | 固体撮像素子 | |
JP4285828B2 (ja) | 固体撮像装置の駆動方法 | |
JPH0715673A (ja) | 固体撮像装置 | |
JPH09233393A (ja) | 1チップ固体撮像装置 | |
JP3813653B2 (ja) | 固体撮像装置 | |
JP3172359B2 (ja) | 撮像装置 | |
JP3859294B2 (ja) | 固体撮像装置 | |
JP3889825B2 (ja) | 固体撮像装置 | |
JPH0646341A (ja) | 固体撮像装置 | |
JP3607730B2 (ja) | 固体撮像装置及びその駆動方法 | |
JPH0993492A (ja) | 固体撮像装置 | |
JP2005057471A (ja) | 固体撮像装置及びそれを用いたカメラ | |
JP3886597B2 (ja) | 固体撮像装置の走査方法 | |
US6285016B1 (en) | Scanning circuit for solid-state imaging device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |