JP3395251B2 - フラット型crtディスプレイ装置 - Google Patents

フラット型crtディスプレイ装置

Info

Publication number
JP3395251B2
JP3395251B2 JP14467293A JP14467293A JP3395251B2 JP 3395251 B2 JP3395251 B2 JP 3395251B2 JP 14467293 A JP14467293 A JP 14467293A JP 14467293 A JP14467293 A JP 14467293A JP 3395251 B2 JP3395251 B2 JP 3395251B2
Authority
JP
Japan
Prior art keywords
circuit
display device
wiring pattern
horizontal
crt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14467293A
Other languages
English (en)
Other versions
JPH075854A (ja
Inventor
浩 佐原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14467293A priority Critical patent/JP3395251B2/ja
Publication of JPH075854A publication Critical patent/JPH075854A/ja
Application granted granted Critical
Publication of JP3395251B2 publication Critical patent/JP3395251B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】この発明は、フラット型CRT
(偏平型陰極線管)を使用してなるディスプレイ装置に
関する。 【0002】 【従来の技術】図3は、フラット型CRT1の一例を示
している。図において、1aは電子銃(図示せず)が配
設されたネック部、1bはファンネル部、1cはスクリ
ーンパネル、1dはフロントパネル、1eはスクリーン
パネル1c上に形成された蛍光面、1fはアノード端子
である。蛍光面1eは電子銃の中心軸に対して比較的小
さな角度で傾斜しており、この蛍光面1eに映し出され
る画像を電子銃の中心軸のほぼ垂直方向となるフロント
パネル1d側より観察するようになっている。なお、ス
クリーンパネル1cやフロントパネル1d等は透明ガラ
スでもって形成されている。 【0003】図4は、フラット型CRT1を使用してな
るディスプレイ装置を示す分解斜視図である。 【0004】図において、1はフラット型CRTであ
る。このCRT1のファンネル部1bの周囲に偏向ヨー
ク2が配設され、ネック部1aの端部に導出された端子
ピンにCRTコネクタ3が接続され、アノード端子1f
に高圧を供給するためのアノードキャップ4が接続され
る。CRT1の下面および側面は、黒色プラスチック製
のCRTカバー5で覆われる。このCRTカバー5はC
RT1の形状に合わせて形成されており、テープ6を使
用してCRT1に固定される。このテープ6は、CRT
1の後述するフレームシャーシとの接触部を保護する機
能も有している。 【0005】また、7はステンレス製または鉄製のフレ
ームシャーシであり、このフレームシャーシ7にCRT
1が組み込まれる。CRT1は、ネック部1aとは逆側
をフレームシャーシ7に形成された押え片7aで押えた
状態で、CRT押え8をネジ9でフレームシャーシ7に
取り付けてネック部1a側を押えることで、フレームシ
ャーシ7に固定される。10は、CRT1がフレームシ
ャーシ7に安定して保持されるようにするためのゴム部
材である。なお、フレームシャーシ7の下部には、回路
基板(プリント基板)11が配される。 【0006】図5は、フラット型CRT1を使用してな
るディスプレイ装置の回路構成を示すブロック図であ
る。 【0007】図において、1はフラット型CRTであ
り、Kはカソード電極、G1は第1グリッド電極、G2
は加速電極を構成する第2グリッド電極、G3はフォー
カス電極を構成する第3グリッド電極である。 【0008】15はビデオ信号SVが供給される入力端
子であり、この入力端子15に供給されるビデオ信号S
Vはビデオアンプ16で増幅された後にビデオ出力回路
17を介してCRT1の第1グリッド電極G1に印加さ
れる。すなわち、この例では、第1グリッド電極G1に
ビデオ信号を印加するG1ドライブ方式が採用されてい
る。 【0009】また、ビデオアンプ16より同期分離回路
18にビデオ信号が供給され、そのビデオ信号より水平
同期信号HDおよび垂直同期信号VDが分離される。同
期分離回路18で分離される垂直同期信号VDは垂直発
振回路19に供給され、この垂直発振回路19の出力信
号(のこぎり波信号)は垂直出力回路20に供給され、
この垂直出力回路20によって垂直偏向コイル21に垂
直周期ののこぎり波電流が偏向電流として流される。 【0010】また、同期分離回路18で分離される水平
同期信号HDはAFC回路22に供給されて後述する高
圧発生回路27からの比較パルスPCMPと比較され、そ
の誤差電圧がAFC電圧として水平発振回路23に供給
され、水平発振周波数が水平周波数と等しくなるように
制御されている。水平発振回路23の出力信号(矩形波
信号)は水平ドライブ回路24で増幅されて水平出力回
路25に供給され、この水平出力回路25によって水平
偏向コイル26に水平周期ののこぎり波電流が偏向電流
として流される。 【0011】また、水平ドライブ回路24の出力信号は
図示しないフライバックトランス(FBT)を有してな
る高圧発生回路27に供給される。高圧発生回路27よ
り出力される高圧HVはCRT1に供給され、この高圧
HVは蛍光面1e等に印加される。 【0012】また、高圧発生回路27よりCRT1のグ
リッド電極G2,G3に所定電圧が印加される。また、
高圧発生回路27のFBTに得られるパルス電圧がCR
T1のカソードKにヒータ電圧として供給され、いわゆ
るパルス点火が行なわれている。また、高圧発生回路2
7よりビデオ出力回路17に電源+B0(例えば+50
V)が供給される。 【0013】さらに、高圧発生回路27より電源変調回
路28を介して水平出力回路25に電源(例えば+18
V)が供給される。電源変調回路28には垂直出力回路
20より垂直周期ののこぎり波信号が供給され、水平出
力回路25の電源は垂直周期ののこぎり波信号で変調さ
れたものとなる。これにより、キーストン歪(逆台形状
歪)の補正が行なわれる。 【0014】また、29は電圧安定化回路(レギュレー
タ)であり、この電圧安定化回路29には入力端子29
inより電圧+B(+12V)が供給され、出力端子29
outには安定化された電圧+Vcc(+10V)が得られ
る。なお、29eは接地端子である。そして、出力端子
29outに得られる電圧+Vccは、各回路部に電源とし
て供給される。 【0015】図6は、ビデオアンプ16、ビデオ出力回
路17の具体構成を示している。この図6において、図
5と対応する部分には同一符号を付して示している。 【0016】31はビデオ信号SVが供給される端子で
ある。端子31はコンデンサ32を介してNPN形トラ
ンジスタ33のベースに接続される。また、電圧+Vcc
が供給される電源端子34と接地間には抵抗器35およ
び36の直列回路が接続され、これら抵抗器35および
36の接続点がトランジスタ33のベースに接続され、
これによりトランジスタ33にベースバイアスが供給さ
れる。 【0017】また、トランジスタ33のコレクタは電源
端子34に接続され、そのエミッタは抵抗器37を介し
て接地されて、エミッタホロワ構成とされる。トランジ
スタ33のエミッタと抵抗器37の接続点はコントラス
ト調整用の可変抵抗器38、抵抗器39およびコンデン
サ40の直列回路を介して接地され、抵抗器39および
コンデンサ40の接続点はエミッタ結合差動増幅器を構
成する一方のNPN形トランジスタのベースに接続され
る。可変抵抗器38の可動子はエミッタ結合差動増幅器
を構成する他方のNPN形トランジスタ42のベースに
接続される。 【0018】トランジスタ41のコレクタは抵抗器43
を介して電圧+B0が供給される電源端子44に接続さ
れる。トランジスタ42のコレクタは電源端子34に接
続される。そして、トランジスタ41および42のエミ
ッタ間には抵抗器45および46の直列回路が接続さ
れ、これら抵抗器45および46の接続点は定電流源を
構成する抵抗器47を介して接地される。 【0019】また、ビデオ出力回路17を構成するトラ
ンジスタ41のコレクタおよび抵抗器43の接続点はコ
ンデンサ48を介してCRT1(図6には図示せず)の
第1グリッド電極G1に接続される。 【0020】以上の構成において、トランジスタ41お
よび42のベースには、それぞれトランジスタ33のエ
ミッタ出力より同一の直流電圧がバイアスとして供給さ
れる。また、トランジスタ42のベースには可変抵抗器
38よりビデオ信号が供給される。そのため、トランジ
スタ41のコレクタと抵抗器43の接続点には増幅され
たビデオ信号が得られ、このビデオ信号がコンデンサ4
8を介してCRT1の第1グリッド電極G1に印加され
る。ここで、可変抵抗器38の可動子の位置を移動する
ことで、トランジスタ42のベースに供給されるビデオ
信号の大きさが変化し、これによりコントラスト調整を
することができる。 【0021】また、トランジスタ33のエミッタおよび
抵抗器37の接続点は、抵抗器49、コンデンサ50お
よび抵抗器51、コンデンサ52の並列回路の直列回路
を介して接地される。そして、コンデンサ50および抵
抗器51、コンデンサ52の並列回路の接続点は同期分
離回路18の入力側に接続される。ここで、抵抗器4
9,51、コンデンサ50,52は雑音パルスの抑圧回
路を構成している。 【0022】以上の構成において、トランジスタ33の
エミッタおよび抵抗器37の接続点に得られるビデオ信
号は抵抗器49,51、コンデンサ50,52で構成さ
れる抑圧回路によって雑音パルスが抑圧されたのちに同
期分離回路18に供給される。 【0023】 【発明が解決しようとする課題】上述したフラット形C
RTディスプレイ装置は、CRT1の構造からコンパク
トかつ薄型にまとめる関係で、CRT1、偏向ヨーク2
の真下に回路基板(プリント基板)11が配され、偏向
ヨーク2と回路基板11とは近接した形態となっている
(図4参照)。 【0024】図7は、回路基板11上での一部の回路部
の配置の概要を示しており、図5と対応する部分には同
一符号を付して示している。 【0025】12は開口部であり、回路基板11の偏向
ヨーク2のコイル部に対応する位置に設けられ、偏向ヨ
ーク2と回路基板11との接触が防止されている。 【0026】また、偏向ヨーク2のリーケージフラック
ス(漏れ磁束)によって影響を受けやすい回路部は水
平、垂直偏向に関係ないビデオアンプ16、同期分離回
路18等の小信号部である。そのため、回路基板11の
面積が比較的大きくされ、ビデオアンプ16、同期分離
回路18等は図示のように回路基板11上で偏向ヨーク
2から離れた位置に配置され、偏向ヨーク2のリーケー
ジフラックスによる影響を受けないようにされている。 【0027】このように回路基板11として比較的大き
なサイズのものが使用されるため、従来ではフラット型
CRTディスプレイ装置をコンパクトにまとめるのが困
難であった。 【0028】なお、偏向ヨーク2と回路基板11との間
にシールド板(金属板)を配置して、ビデオアンプ1
6、同期分離回路18等がリーケージフラックスによる
影響を受けないようにすることも提案されている。この
場合は、回路基板11として小さいサイズのものを使用
できるためディスプレイ装置のコンパクト化を図ること
ができるが、シールド板が必要となるため、高価となる
不都合があった。 【0029】ところで、一般にビデオアンプ16の初段
は入力インピーダンスが高くされ、入力信号のS/Nを
良くして使用されるため、ビデオアンプ16の入力部に
偏向ヨーク2のリーケージフラックスによって水平パル
スが誘起され易い。 【0030】また、フラット型CRTディスプレイ装置
のAFC用の比較パルスPCMPとしては水平出力回路2
5からの水平パルスを使用することができず、上述した
ように高圧発生回路27からのコンバータパルスが利用
される。 【0031】この理由は以下の通りである。水平出力回
路25の電源電圧はフラット型CRT特有のキーストン
歪(逆台形状歪)を補正するために、電源変調回路28
でもって垂直周期ののこぎり波信号で変調されている。
この補正量は約70%と大きいので、水平パルスは当然
のことながら垂直周期のリップルが大きく、この水平パ
ルスを比較パルスPCMPとして使用すると、画面曲がり
が発生して画質を著しく悪化させる。そのため、比較パ
ルスPCMPとしてコンバータパルスが利用される。 【0032】このように、AFC用の比較パルスPCMP
としてコンバータパルスを使用するものによれば、水平
パルスとAFCとはループになっておらず、オープンル
ープになる。そのため、上述したようにビデオアンプ1
6の入力部に誘起される水平パルスはAFC動作にとっ
てはノイズ成分となる。 【0033】いま、ビデオアンプ16の入力部、即ちラ
インLa(図6参照)に偏向ヨーク2のリーケージフラ
ックスによって負の水平パルスが誘起されると、その負
の水平パルスによって同期分離回路18が動作し、水平
同期信号HDがAFC回路22に供給される。そして、
このAFC回路22より出力されるAFC電圧が水平発
振回路23に供給されて水平発振周波数が制御されるこ
とになり、誤動作となる。特に、この現象はビデオ信号
が無信号時あるいは小レベル時に顕著となる。この場
合、水平発振周波数f0は15.625KHz(CCI
R方式)から14.5KHz程度まで低下し、消費電力
が大きくなると共に水平出力パルスが大きくなって回路
の信頼性を悪化させる要因になる。 【0034】この発明では、リーケージフラックスで誘
起される水平パルスによる誤動作がなく、容易にコンパ
クト化できると共に、安価に構成できるフラット型CR
Tディスプレイ装置を提供するものである。 【0035】 【課題を解決するための手段】この発明に係るフラット
型CRTディスプレイ装置は、少なくともビデオアンプ
と同期分離回路が配置された回路基板に、偏向ヨークが
装着された偏平型陰極線管を近接して配置したフラット
型CRTディスプレイ装置であって、ビデオアンプにビ
デオ信号を供給するための第1の配線パターンとこのビ
デオアンプより同期分離回路にビデオ信号を供給するた
めの第2の配線パターンとを平行に近接して配設すると
共に、第1の配線パターンおよび第2の配線パターンの
信号伝送方向を互いに逆方向として、偏向ヨークで発生
するリーケージフラックスの影響をキャンセルするよう
にしたものである。 【0036】 【作用】この発明においては、偏向ヨークのリーケージ
フラックスによって第1の配線パターン(ビデオアンプ
の入力部)に負の水平パルスが誘起されるときは、第2
の配線パターン(同期分離回路の入力部)に正の水平パ
ルスが誘起されて互いにキャンセルされる。そのため、
偏向ヨークのリーケージフラックスで誘起される水平パ
ルスによる誤動作が防止される。 【0037】これにより、ビデオアンプ等を偏向ヨーク
に近接して配置しても問題なくなり、基板として従来よ
り小さなサイズのものを使用でき、フラット型CRTデ
ィスプレイ装置をコンパクトにまとめることが容易とな
る。また、偏向ヨークのリーケージフラックスを遮蔽す
るための高価なシールド板が不要となるので、安価に構
成し得る。また、リーケージフラックスで誘起される水
平パルスのよる誤動作がなく、CRTに表示される画像
が安定し、高性能、高品質化を図り得る。 【0038】 【実施例】以下、図面を参照しながら、この発明の一実
施例について説明する。図2は本例のフラット型CRT
ディスプレイ装置を示す分解斜視図である。この図2に
おいて、図4と対応する部分には同一符号を付し、その
詳細説明は省略する。 【0039】61は黒色処理されたフレームシャーシで
ある。このフレームシャーシ61は、例えばABS樹脂
等の合成樹脂を材料として金型を使用して形成される。
フレームシャーシ61のCRT1を支持する底面61b
の形状は、CRT1の被支持部であるスクリーンパネル
1cの形状と一致するように形成される。 【0040】このフレームシャーシ61にCRT1が組
み込まれる。CRT1は、ネック部1aとは逆側をフレ
ームシャーシ61に形成された押え片61aで押えた状
態で、CRT押え62をネジ63でフレームシャーシ6
1に取り付けてネック部1a側を押えることで、フレー
ムシャーシ61に固定される。 【0041】また、フレームシャーシ61の下部には、
CRT1のネック部1a、ファンネル部1bに対応する
位置に、従来より小さなサイズの回路基板64が配され
る。この回路基板64上に、本例のディスプレイ装置の
各回路部(図5参照)が配設される。 【0042】図1は、回路基板64上での各回路部の配
置と、ビデオアンプ16にビデオ信号SVを供給するた
めの配線パターンP1およびビデオアンプ16より同期
分離回路18にビデオ信号SVを供給するための配線パ
ターンP2の概要を示している。この図1において、図
5と対応する部分には同一符号を付し、その詳細説明は
省略する。 【0043】図において、64は回路基板であり、65
はその開口部である。この開口部65は回路基板64の
偏向ヨーク2(図1には図示せず)のコイル部に対応す
る位置に設けられ、偏向ヨーク2と回路基板11との接
触が防止されている。ビデオアンプ16は、図示のよう
に開口部65、従って偏向ヨーク2に近接した位置に配
置される。 【0044】また、ビデオ信号SVおよび電圧+B(+
12V)が4ピンコネクタ66の端子にそれぞれ供給さ
れる。このコネクタ22の残りの端子はアース端子とさ
れる。そして、コネクタ66に供給されるビデオ信号S
Vは配線パターンP1を介してビデオアンプ16に供給
され、またビデオアンプ16より出力されるビデオ信号
SVが配線パターンP2を介して同期分離回路18に供
給される。 【0045】これら配線パターンP1,P2は、図示の
ように開口部65、すなわち、偏向ヨーク2に近接する
位置において、ほぼ平行に近接して回路基板64上に配
設される。そして、これら配線パターンP1,P2のビ
デオ信号SVの伝送方向(矢印参照)は互いに逆方向と
される。 【0046】なお、図1には、図面の簡単化のため、各
回路部への電源およびアースの配線パターンや、上述し
た配線パターンP1,P2以外の信号の配線パターンの
図示を省略している。 【0047】本例においては、ビデオアンプ16の入力
部、すなわちラインLa(配線パターンP1)に偏向ヨ
ーク2のリーケージフラックスによって負の水平パルス
が誘起されるとき、同期分離回路18の入力部、すなわ
ちラインLb(配線パターンP2)に正の水平パルスが
誘起され、これらの水平パルスは互いにキャンセルされ
る(ラインLa,Lbは図6参照)。そのため、偏向ヨ
ーク2のリーケージフラックスで誘起される水平パルス
による誤動作を防止することができる。 【0048】これにより、ビデオアンプ16等を偏向ヨ
ーク2に近接して配置しても問題なく、基板として従来
より小さなサイズのものを使用でき、フラット型CRT
ディスプレイ装置をコンパクトにまとめることが容易と
なる。また、偏向ヨーク2のリーケージフラックスを遮
蔽するための高価なシールド板が不要となるので、安価
に構成できる。また、リーケージフラックスで誘起され
る水平パルスによる誤動作がなく、CRTに表示される
画像が安定し、高性能、高品質化を図ることができる。 【0049】 【発明の効果】この発明によれば、ビデオアンプにビデ
オ信号を供給するための第1の配線パターンとこのビデ
オアンプより同期分離回路にビデオ信号を供給するため
の第2の配線パターンとを平行に近接して配設すると共
に、この第1および第2の配線パターンのビデオ信号の
伝送方向を互いに逆方向とするものであり、偏向ヨーク
のリーケージフラックスによって第1の配線パターン
(ビデオアンプの入力部)に負の水平パルスが誘起され
るときは、第2の配線パターン(同期分離回路の入力
部)に正の水平パルスが誘起されて互いにキャンセルさ
れるため、偏向ヨークのリーケージフラックスで誘起さ
れる水平パルスによる誤動作を防止できる。 【0050】したがって、ビデオアンプ16等を偏向ヨ
ークに近接して配置しても問題なくなることから、基板
として従来より小さなサイズのものを使用でき、フラッ
ト型CRTディスプレイ装置をコンパクトにまとめるこ
とが容易となる。また、偏向ヨークのリーケージフラッ
クスを遮蔽するための高価なシールド板が不要となるの
で、安価に構成できる。また、リーケージフラックスで
誘起される水平パルスによる誤動作がなく、CRTに表
示される画像が安定し、高性能、高品質化を図ることが
できる。
【図面の簡単な説明】 【図1】この発明に係るフラット型CRTディスプレイ
装置の一実施例の回路基板上における各回路部の配置と
配線パターンの概要を示す図である。 【図2】実施例の構成を示す分解斜視図である。 【図3】フラット型CRTの構成を示す斜視図である。 【図4】従来のフラット型CRTディスプレイ装置の一
例の構成を示す分解斜視図である。 【図5】従来のフラット型CRTディスプレイ装置の回
路構成を示すブロック図である。 【図6】ビデオアンプ、ビデオ出力回路の具体構成を示
す回路図である。 【図7】従来のフラット型CRTディスプレイ装置の回
路基板上における回路部の配置例を示す図である。 【符号の説明】 1 フラット型CRT 2 偏向ヨーク 16 ビデオアンプ 18 同期分離回路 64 回路基板 P1,P2 配線パターン

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 少なくともビデオアンプと同期分離回路
    が配置された回路基板に、偏向ヨークが装着された偏平
    型陰極線管を近接して配置したフラット型CRTディス
    プレイ装置であって、 上記ビデオアンプにビデオ信号を供給するための第1の
    配線パターンと上記ビデオアンプより上記同期分離回路
    にビデオ信号を供給するための第2の配線パターンと
    行に近接して配設すると共に、 上記第1の配線パターンおよび第2の配線パターンの信
    号伝送方向を互いに逆方向として、上記偏向ヨークで発
    生するリーケージフラックスの影響をキャンセルするよ
    うにしたことを特徴とするフラット型CRTディスプレ
    イ装置。
JP14467293A 1993-06-16 1993-06-16 フラット型crtディスプレイ装置 Expired - Fee Related JP3395251B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14467293A JP3395251B2 (ja) 1993-06-16 1993-06-16 フラット型crtディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14467293A JP3395251B2 (ja) 1993-06-16 1993-06-16 フラット型crtディスプレイ装置

Publications (2)

Publication Number Publication Date
JPH075854A JPH075854A (ja) 1995-01-10
JP3395251B2 true JP3395251B2 (ja) 2003-04-07

Family

ID=15367561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14467293A Expired - Fee Related JP3395251B2 (ja) 1993-06-16 1993-06-16 フラット型crtディスプレイ装置

Country Status (1)

Country Link
JP (1) JP3395251B2 (ja)

Also Published As

Publication number Publication date
JPH075854A (ja) 1995-01-10

Similar Documents

Publication Publication Date Title
EP0454007B1 (en) Pincushion correction circuit with gullwing compensation
US5663615A (en) Reciprocal deflection type CRT displaying apparatus
US5444338A (en) Left and right raster correction
CA2178156C (en) Television receiver including shading correction without deteriorating s/n ratio
JP3395251B2 (ja) フラット型crtディスプレイ装置
JP3321140B2 (ja) ビデオ表示装置
US4622589A (en) Television receiver on-screen character display
US6108045A (en) Display apparatus with cathode ray tube
KR950005596B1 (ko) 편향회로
JPS61247179A (ja) ビデオ信号処理及び表示装置
US4692670A (en) Vertical deflection circuit
US5036259A (en) Dynamic focus system for CRT display
CA2042480A1 (en) Horizontal deflection circuit
US5491389A (en) Raster edge correction waveform
US5953081A (en) Complementing circuit for tilt of picture in a display device
JPH0134454Y2 (ja)
JPS5823171Y2 (ja) 画質補償装置
JPS62243479A (ja) 左右糸巻歪補正回路
KR100228391B1 (ko) 다이나믹 휘도 보상장치
JPH10145631A (ja) テレビ受像機における水平リニアリティ補正装置
JPH075833A (ja) フラット型crtディスプレイ装置
JPH06253167A (ja) 偏平型陰極線管の画像歪補正装置
JPH05191662A (ja) 垂直偏向回路
JPH054666U (ja) Crt駆動回路
JPH0327089A (ja) Crt表示装置の輝度むら補正回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees