JP3392069B2 - Semiconductor acceleration sensor and method of manufacturing the same - Google Patents

Semiconductor acceleration sensor and method of manufacturing the same

Info

Publication number
JP3392069B2
JP3392069B2 JP03648799A JP3648799A JP3392069B2 JP 3392069 B2 JP3392069 B2 JP 3392069B2 JP 03648799 A JP03648799 A JP 03648799A JP 3648799 A JP3648799 A JP 3648799A JP 3392069 B2 JP3392069 B2 JP 3392069B2
Authority
JP
Japan
Prior art keywords
substrate
weight portion
surface side
back surface
acceleration sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03648799A
Other languages
Japanese (ja)
Other versions
JP2000235044A (en
Inventor
拓郎 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP03648799A priority Critical patent/JP3392069B2/en
Publication of JP2000235044A publication Critical patent/JP2000235044A/en
Application granted granted Critical
Publication of JP3392069B2 publication Critical patent/JP3392069B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
    • G01P2015/0828—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type being suspended at one of its longitudinal ends

Landscapes

  • Pressure Sensors (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、自動車、航空機、
家電製品などに用いられる半導体加速度センサおよびそ
の製造方法に関するものである。TECHNICAL FIELD The present invention relates to an automobile, an aircraft,
The present invention relates to a semiconductor acceleration sensor used for home electric appliances and the like and a manufacturing method thereof.

【０００２】[0002]

【従来の技術】従来より、加速度センサとして、機械的
な歪みを電気抵抗の変化として検出するものと、静電容
量の変化として検出するものがある。ここにおいて、機
械的な歪みを電気抵抗の変化として検出する半導体加速
度センサとして、例えば図２２に示すように、重り部１
２と、ｎ形の単結晶シリコン基板１０の主表面側に形成
され一端が重り部１２と一体連結された薄肉の撓み部１
１と、撓み部１１の他端と一体連結され撓み部１１を介
して重り部１２を揺動自在に支持する支持部１３とを上
記単結晶シリコン基板１０をエッチング加工することで
一体に形成した半導体チップ１を備えたものが提供され
ている。2. Description of the Related Art Conventionally, there are acceleration sensors that detect mechanical strain as a change in electrical resistance and a sensor that detects a change in electrostatic capacitance. Here, as a semiconductor acceleration sensor that detects mechanical strain as a change in electrical resistance, for example, as shown in FIG.
2 and a thin flexible portion 1 formed on the main surface side of the n-type single crystal silicon substrate 10 and having one end integrally connected to the weight portion 12.
1 and a supporting portion 13 that is integrally connected to the other end of the bending portion 11 and supports the weight portion 12 swingably via the bending portion 11 are integrally formed by etching the single crystal silicon substrate 10. A device provided with the semiconductor chip 1 is provided.

【０００３】半導体チップ１の撓み部１１には、該撓み
部１１の変形を検出するセンシング素子たるｐ形の拡散
抵抗１４（以下、ピエゾ抵抗１４と称す）およびピエゾ
抵抗１４に接続された配線用のｐ形の拡散抵抗１５（以
下、配線抵抗１５と称す）が形成されている。また、単
結晶シリコン基板１０の主表面上には、酸化シリコン膜
１８ａが形成され、該酸化シリコン膜１８ａ上には窒化
シリコン膜１９ａが形成されている。ここにおいて、半
導体チップ１は、窒化シリコン膜１９ａおよび酸化シリ
コン膜１８ａに開孔されたコンタクトホール８を通して
配線抵抗１５に接続された電極パッド１６を有してい
る。The flexible portion 11 of the semiconductor chip 1 has a p-type diffusion resistor 14 (hereinafter referred to as piezoresistor 14) which is a sensing element for detecting the deformation of the flexible portion 11 and a wiring connected to the piezoresistor 14. P-type diffusion resistance 15 (hereinafter referred to as wiring resistance 15) is formed. A silicon oxide film 18a is formed on the main surface of the single crystal silicon substrate 10, and a silicon nitride film 19a is formed on the silicon oxide film 18a. Here, the semiconductor chip 1 has an electrode pad 16 connected to the wiring resistor 15 through the contact hole 8 formed in the silicon nitride film 19a and the silicon oxide film 18a.

【０００４】また、半導体チップ１の主表面側（図２２
における上面側）および裏面側（図２２における下面
側）には、それぞれガラスからなる上部キャップ３０お
よび下部キャップ４０が陽極接合により接合されてい
る。ここにおいて、上部キャップ３０および下部キャッ
プ４０は、それぞれ重り部１２との対向面に重り部１２
の揺動空間（重り部１２との間のギャップ）を確保する
とともに重り部１２の移動範囲を規制するための凹所３
０ａ，４０ａが形成されている。なお、上部キャップ３
０は、上記窒化シリコン膜１９ａ上に形成された接合用
電極１７を介して半導体チップ１に接合されている。ま
た、半導体チップ１と上部キャップ３０と下部キャップ
４０とでセンサチップＡ’を構成しており、センサチッ
プＡ’は、下部キャップ４０が図示しないパッケージに
接着される。The main surface side of the semiconductor chip 1 (see FIG. 22)
An upper cap 30 and a lower cap 40 made of glass are bonded to each of the upper surface) and the back surface (lower surface in FIG. 22) by anodic bonding. Here, the upper cap 30 and the lower cap 40 are respectively provided on the surfaces facing the weight portion 12,
A recess 3 for securing a swinging space (gap between the weight portion 12) and for restricting a moving range of the weight portion 12.
0a and 40a are formed. The upper cap 3
0 is bonded to the semiconductor chip 1 through the bonding electrode 17 formed on the silicon nitride film 19a. Further, the semiconductor chip 1, the upper cap 30, and the lower cap 40 constitute a sensor chip A ′, and the sensor chip A ′ is bonded to the package (not shown) with the lower cap 40.

【０００５】以下、図２２の半導体加速度センサの製造
方法について図２３および図２４を参照しながら説明す
る。なお、上記単結晶シリコン基板１０、上部キャップ
３０、下部キャップ４０は、図２３および図２４の全工
程が終了した後に、それぞれ後述のｎ形のシリコンウェ
ハ１０’、ガラス基板３０’、ガラス基板４０’から切
り出されたものである。A method of manufacturing the semiconductor acceleration sensor of FIG. 22 will be described below with reference to FIGS. 23 and 24. Note that the single crystal silicon substrate 10, the upper cap 30, and the lower cap 40 are each an n-type silicon wafer 10 ′, a glass substrate 30 ′, and a glass substrate 40, which will be described later, after all the steps in FIGS. It was cut out from '.

【０００６】まず、図２３（ａ）に示すように、ｎ形の
シリコンウェハ１０’の主表面および裏面にそれぞれ酸
化シリコン膜１８ａ，１８ｂを形成する。その後、図２
３（ｂ）に示すように、シリコンウェハ１０’の主表面
側の酸化シリコン膜１８ａをパターニングしてシリコン
ウェハ１０’の主表面側において上述の撓み部１１（図
２２参照）となる部位の所定位置に不純物拡散によって
ピエゾ抵抗１４を形成する。次に、図２３（ｃ）に示す
ように、酸化シリコン膜１８ａをパターニングして不純
物拡散によって配線抵抗１５を形成する。First, as shown in FIG. 23A, silicon oxide films 18a and 18b are formed on the main surface and the back surface of an n-type silicon wafer 10 ', respectively. After that, Figure 2
As shown in FIG. 3 (b), the silicon oxide film 18a on the main surface side of the silicon wafer 10 'is patterned so that a predetermined portion is formed on the main surface side of the silicon wafer 10' to be the above-mentioned bending portion 11 (see FIG. 22). A piezoresistor 14 is formed at the position by impurity diffusion. Next, as shown in FIG. 23C, the silicon oxide film 18a is patterned and the wiring resistance 15 is formed by impurity diffusion.

【０００７】次に、シリコンウェハ１０’の主表面側お
よび裏面側それぞれに窒化シリコン膜１９ａ，１９ｂを
形成し、図２３（ｄ）に示すように、シリコンウェハ１
０’の裏面側の窒化シリコン膜１９ｂおよび酸化シリコ
ン膜１８ｂをパターニングする。その後、該パターニン
グされた窒化シリコン膜１９ｂをマスクとして、強アル
カリ溶液を用いてシリコンウェハ１０’を異方性エッチ
ングすることにより図２３（ｅ）に示すような凹所１０
ａおよび撓み部１１および重り部１２および支持部１３
を形成する。ここにおいて、凹所１０ａは重り部１２を
囲むように形成されている。Next, silicon nitride films 19a and 19b are formed on the main surface side and the back surface side of the silicon wafer 10 ', respectively, and as shown in FIG.
The silicon nitride film 19b and the silicon oxide film 18b on the back side of 0'are patterned. Then, using the patterned silicon nitride film 19b as a mask, the silicon wafer 10 'is anisotropically etched using a strong alkaline solution to form the recess 10 as shown in FIG.
a, the bending portion 11, the weight portion 12, and the supporting portion 13
To form. Here, the recess 10 a is formed so as to surround the weight portion 12.

【０００８】次に、図２３（ｆ）に示すように、シリコ
ンウェハ１０’の裏面側の窒化シリコン膜１９ｂおよび
酸化シリコン膜１８ｂを除去するとともに、シリコンウ
ェハ１０’の主表面側にて電極パッド１６を配線抵抗１
５に接続するためのコンタクトホール８を形成する。Next, as shown in FIG. 23 (f), the silicon nitride film 19b and the silicon oxide film 18b on the back surface side of the silicon wafer 10 'are removed and at the same time the electrode pad is formed on the main surface side of the silicon wafer 10'. 16 for wiring resistance 1
A contact hole 8 for connecting to 5 is formed.

【０００９】その後、シリコンウェハ１０’の主表面側
の全面にコンタクトホール８が埋め込まれるように金属
膜を堆積させ、該金属膜をパターニングすることによ
り、図２４（ａ）に示すような電極パッド１６および接
合用電極１７を形成する。After that, a metal film is deposited on the entire main surface side of the silicon wafer 10 'so that the contact holes 8 are buried, and the metal film is patterned to form electrode pads as shown in FIG. 16 and the bonding electrode 17 are formed.

【００１０】次に、図２４（ｂ）に示すように、シリコ
ンウェハ１０’の裏面側に、あらかじめ凹所４０ａが形
成されたガラス基板４０’を陽極接合により固着する。
その後、図２４（ｃ）に示すように、シリコンウェハ１
０’に形成された薄肉の撓み部１１のうちピエゾ抵抗１
４が形成された部位の近傍を残して他の部分を反応性イ
オンエッチングによりエッチング除去する。Next, as shown in FIG. 24 (b), a glass substrate 40 'having a recess 40a formed in advance is fixed to the back surface of the silicon wafer 10' by anodic bonding.
After that, as shown in FIG.
Piezoresistor 1 of thin flexure 11 formed in 0 '
Other portions are removed by reactive ion etching, leaving the vicinity of the portion where 4 is formed.

【００１１】次に、図２４（ｄ）に示すように、シリコ
ンウェハ１０’の主表面側に、あらかじめ凹所３０ａが
形成されたガラス基板３０’を陽極接合により固着す
る。なお、ガラス基板３０’には、図２５に示すよう
に、電極パッド１６を露出させるための開口部３０ｂが
形成されている。Next, as shown in FIG. 24 (d), a glass substrate 30 'having a recess 30a formed in advance is fixed to the main surface side of the silicon wafer 10' by anodic bonding. As shown in FIG. 25, an opening 30b for exposing the electrode pad 16 is formed in the glass substrate 30 '.

【００１２】図２４（ｄ）に示したようにシリコンウェ
ハ１０’の主表面側にガラス基板３０’を固着した後
に、シリコンウェハ１０’、ガラス基板３０’，４０’
を切断することにより、図２２に示した構成のセンサチ
ップＡ’が形成される。After the glass substrate 30 'is fixed to the main surface side of the silicon wafer 10' as shown in FIG. 24 (d), the silicon wafer 10 'and the glass substrates 30', 40 '.
By cutting, the sensor chip A ′ having the configuration shown in FIG. 22 is formed.

【００１３】ところで、図２２に示したセンサチップ
Ａ’を備えた半導体加速度センサにおいては、感度を向
上させるための手段の一つとして、重り部１２の重量を
増やすことが考えられる。上記センサチップＡ’におい
て、重り部１２の重量を増やすには、重り部１２の厚さ
あるいは厚み方向に直交する面の面積を増やす必要があ
る。ここにおいて、重り部１２の厚さは、シリコンウェ
ハ１０’の厚さで決まるので、シリコンウェハ１０’と
して厚みの厚いものを用いることで感度を向上させるこ
とができる。By the way, in the semiconductor acceleration sensor having the sensor chip A'shown in FIG. 22, it is conceivable to increase the weight of the weight portion 12 as one means for improving the sensitivity. In the sensor chip A ′, in order to increase the weight of the weight portion 12, it is necessary to increase the thickness of the weight portion 12 or the area of the surface orthogonal to the thickness direction. Here, since the thickness of the weight portion 12 is determined by the thickness of the silicon wafer 10 ′, the sensitivity can be improved by using a thick silicon wafer 10 ′.

【００１４】しかしながら、シリコンウェハ１０’の厚
みが厚くなると、凹所１０ａおよび撓み部１１を形成す
るための異方性エッチングのエッチング時間が長くな
り、生産性が低下するだけでなく、エッチングばらつき
が増大してウェハ面内およびウェハ間の撓み部１１の厚
みのばらつきが大きくなり、センサチップＡ’ごとの感
度のばらつきが大きくなってしまうという不具合があっ
た。However, as the thickness of the silicon wafer 10 'becomes thicker, the etching time of the anisotropic etching for forming the recess 10a and the bending portion 11 becomes longer, which not only lowers the productivity but also causes variations in etching. There is a problem in that the variation in the thickness of the bending portion 11 within the wafer surface and between the wafers increases, and the variation in sensitivity among the sensor chips A ′ also increases.

【００１５】また、上記半導体加速度センサでは、上述
のように、シリコンウェハ１０’（つまり、単結晶シリ
コン基板１０）に凹所１０ａを形成するにあたって、エ
ッチング液として強アルカリ溶液を用いて異方性エッチ
ングを行っている。しかしながら、凹所１０ａはシリコ
ンウェハ１０’の厚み方向の裏面側ほど開口面積が大き
くなる（エッチング断面がシリコンウェハ１０’の面方
位に依存した所定の角度をもったテーパ形状になる）の
で、重り部１２の主表面の形状および面積を一定とした
場合、シリコンウェハ１０’の厚みを増すほどシリコン
ウェハ１０’の裏面の開口面積が大きくなり、シリコン
ウェハ１０’の厚みを増してもそれに比例して重り部１
２の重量が増すわけではなく、しかもチップ面積を一定
とした場合にはシリコンウェハ１０’の厚さがチップ面
積で規定されることもある。Further, in the semiconductor acceleration sensor described above, when forming the recess 10a in the silicon wafer 10 '(that is, the single crystal silicon substrate 10), as described above, a strong alkaline solution is used as an etching solution to achieve anisotropy. It is etching. However, the recess 10a has a larger opening area toward the back surface side in the thickness direction of the silicon wafer 10 '(the etching cross section has a taper shape with a predetermined angle depending on the plane orientation of the silicon wafer 10'). When the shape and area of the main surface of the portion 12 are constant, the opening area of the back surface of the silicon wafer 10 'increases as the thickness of the silicon wafer 10' increases, and even if the thickness of the silicon wafer 10 'increases, it is proportional to that. Weight part 1
2 does not increase the weight, and when the chip area is constant, the thickness of the silicon wafer 10 'may be defined by the chip area.

【００１６】これに対し、チップ面積を大きくすれば、
重り部１２の重量を増大させることができるので感度を
向上させることができるが、チップ面積の増大にともな
いチップコストが増大するとともに、センサの小型化の
妨げになるという不具合があった。On the other hand, if the chip area is increased,
Since the weight of the weight portion 12 can be increased, the sensitivity can be improved, but there are problems that the chip cost increases with the increase of the chip area and the miniaturization of the sensor is hindered.

【００１７】これらの不具合を解決するために、図２６
に示すように、重り部１２に付加重り部２４を付加した
構成の半導体加速度センサが提案されている（例えば、
特開平１０−２２１３６１号公報参照）。この図２６に
示した半導体加速度センサは、重り部１２とともに付加
重り部２４が共動するので、センサの感度を向上するこ
とができる。In order to solve these problems, FIG.
As shown in, a semiconductor acceleration sensor having a configuration in which an additional weight portion 24 is added to the weight portion 12 has been proposed (for example,
See Japanese Patent Laid-Open No. 10-221361). In the semiconductor acceleration sensor shown in FIG. 26, since the additional weight portion 24 moves together with the weight portion 12, the sensitivity of the sensor can be improved.

【００１８】図２６に示した半導体加速度センサのセン
サチップＡ”の基本構成は図２２に示したセンサチップ
Ａ’の構成と略同じであって、単結晶シリコン基板１０
（以下、第１の基板１０と称す）と下部キャップ４０と
の間に第２の基板２０を介在させてある点が相違する。
ここにおいて、第２の基板２０は、第１の基板１０に接
合されており、第２の基板２０を第１の基板１０と接合
した後に、該第２の基板２０をエッチング加工すること
により、第２の基板２０から付加重り部２４を分離形成
している。なお、図２２に示した構成と同様の構成要素
には同一の符号を付して説明を省略する。The basic structure of the sensor chip A "of the semiconductor acceleration sensor shown in FIG. 26 is substantially the same as that of the sensor chip A'shown in FIG. 22, and the single crystal silicon substrate 10 is used.
The difference is that the second substrate 20 is interposed between (hereinafter referred to as the first substrate 10) and the lower cap 40.
Here, the second substrate 20 is bonded to the first substrate 10, and after the second substrate 20 is bonded to the first substrate 10, by etching the second substrate 20, The additional weight portion 24 is formed separately from the second substrate 20. The same components as those shown in FIG. 22 are designated by the same reference numerals and the description thereof will be omitted.

【００１９】[0019]

【発明が解決しようとする課題】ところで、図２６に示
した構成の半導体加速度センサでは、第１の基板１０
（シリコンウェハ１０’）の厚みおよびチップ面積を増
大させることなしに、センサの感度を向上させることが
できるが、センサチップＡ”として、第１の基板１０、
第２の基板２０、上部キャップ３０、下部キャップ４０
の４部材（４つの基板）が必要になるので、センサチッ
プＡ”の厚みが大きくなるという不具合があった。By the way, in the semiconductor acceleration sensor having the configuration shown in FIG. 26, the first substrate 10 is used.
The sensitivity of the sensor can be improved without increasing the thickness and the chip area of the (silicon wafer 10 ′).
Second substrate 20, upper cap 30, lower cap 40
Since four members (four substrates) are required, the thickness of the sensor chip A ″ becomes large.

【００２０】本発明は上記事由に鑑みて為されたもので
あり、その目的は、小型で高感度の半導体加速度センサ
およびその製造方法を提供することにある。The present invention has been made in view of the above circumstances, and an object thereof is to provide a small-sized and highly sensitive semiconductor acceleration sensor and a manufacturing method thereof.

【００２１】[0021]

【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、半導体基板からなる第１の基板
と、第１の基板に形成された重り部と、第１の基板の主
表面側に形成され一端が重り部に一体連結された撓み部
と、第１の基板に形成され撓み部の他端が一体連結され
撓み部を介して重り部を揺動自在に支持する支持部と、
撓み部に形成され撓み部の変形を検出するセンシング素
子と、第１の基板の裏面側に接合された第２の基板と、
第２の基板から分離形成され上記重り部の裏面側に接合
された付加重り部とを備え、第１の基板の主表面から裏
面に向かう向きへの付加重り部の移動範囲を付加重り部
が第２の基板よりも進出しないように規制するストッパ
部が第２の基板に設けられてなることを特徴とするもの
であり、重り部の裏面側に付加重り部が接合されている
ことにより、センサの感度を向上させることができ、ま
た、第１の基板の主表面から裏面に向かう向きへの付加
重り部の移動範囲を付加重り部が第２の基板よりも進出
しないように規制するストッパ部が第２の基板に設けら
れていることにより、従来のような下部キャップを不要
とすることができてセンサチップの小型化を図ることが
できる。In order to achieve the above-mentioned object, a first substrate made of a semiconductor substrate, a weight portion formed on the first substrate, and a first substrate are provided. A flexible portion formed on the main surface side and having one end integrally connected to the weight portion, and the other end of the flexible portion formed on the first substrate integrally connected to support the weight portion swingably through the flexible portion. A support part,
A sensing element that is formed on the bending portion and detects deformation of the bending portion; a second substrate joined to the back surface side of the first substrate;
An additional weight portion formed separately from the second substrate and joined to the back surface side of the weight portion, and the additional weight portion has a moving range of the additional weight portion in the direction from the main surface of the first substrate toward the back surface. The second board is provided with a stopper portion that restricts the second board from advancing further than the second board, and since the additional weight portion is joined to the back surface side of the weight portion, A stopper that can improve the sensitivity of the sensor and that restricts the movement range of the additional weight portion in the direction from the main surface to the back surface of the first substrate so that the additional weight portion does not advance further than the second substrate. Since the portion is provided on the second substrate, it is possible to eliminate the conventional lower cap and reduce the size of the sensor chip.

【００２２】請求項２の発明は、請求項１の発明におい
て、上記ストッパ部は、付加重り部における第１の基板
との接合面と反対側の面を覆うように形成されているの
で、第２の基板をパッケージと接着する場合に、第２の
基板とパッケージとを接着する部分の面積を大きくする
ことができる。According to a second aspect of the present invention, in the first aspect of the invention, the stopper portion is formed so as to cover the surface of the additional weight portion opposite to the joint surface with the first substrate. When the second substrate is attached to the package, the area of the portion where the second substrate and the package are attached can be increased.

【００２３】請求項３の発明は、半導体基板からなる第
１の基板と、第１の基板に形成された重り部と、第１の
基板の主表面側に形成され一端が重り部に一体連結され
た撓み部と、第１の基板に形成され撓み部の他端が一体
連結され撓み部を介して重り部を揺動自在に支持する支
持部と、撓み部に形成され撓み部の変形を検出するセン
シング素子と、第１の基板の裏面側に接合された半導体
基板からなる第２の基板と、第２の基板から分離形成さ
れ上記重り部の裏面側に接合された付加重り部とを備
え、第１の基板の裏面から主表面に向かう向きへの付加
重り部の移動範囲を規制するストッパ部が第２の基板に
設けられてなることを特徴とするものであり、重り部の
裏面側に付加重り部が接合されていることにより、セン
サの感度を向上させることができ、また、第１の基板の
裏面から主表面に向かう向きへの付加重り部の移動範囲
を規制するストッパ部が第２の基板に設けられているこ
とにより、従来のような上部キャップを不要とすること
ができてセンサチップの小型化を図ることができる。According to a third aspect of the present invention, a first substrate formed of a semiconductor substrate, a weight portion formed on the first substrate, and one end formed on the main surface side of the first substrate and integrally connected to the weight portion. And a supporting portion formed on the first substrate, the other end of the bending portion being integrally connected to support the weight portion swingably through the bending portion, and the bending portion formed on the bending portion to prevent deformation of the bending portion. A sensing element for detecting, a second substrate made of a semiconductor substrate joined to the back surface side of the first substrate, and an additional weight portion separated from the second substrate and joined to the back surface side of the weight portion are provided. The second substrate is provided with a stopper portion for restricting a moving range of the additional weight portion in a direction from the back surface of the first substrate toward the main surface, and the back surface of the weight portion is provided. The additional weight is joined to the side to improve the sensitivity of the sensor. Further, since the second substrate is provided with the stopper portion for restricting the moving range of the additional weight portion in the direction from the back surface of the first substrate to the main surface, the upper cap as in the conventional case can be obtained. Can be eliminated and the sensor chip can be downsized.

【００２４】請求項４の発明は、請求項３の発明におい
て、第２の基板は、第１の基板の主表面から裏面へ向か
う向きへの付加重り部の移動範囲を規制する凸部が形成
されているので、第２の基板に形成された凸部によっ
て、第１の基板の主表面から裏面へ向かう向きへの付加
重り部の移動範囲を規制することができる。According to a fourth aspect of the present invention, in the third aspect of the present invention, the second substrate is formed with a convex portion for restricting a moving range of the additional weight portion in a direction from the main surface to the back surface of the first substrate. Therefore, the range of movement of the additional weight portion in the direction from the main surface to the back surface of the first substrate can be regulated by the convex portion formed on the second substrate.

【００２５】請求項５の発明は、請求項４の発明におい
て、上記付加重り部の厚さは、第２の基板の厚さよりも
薄いので、従来のような下部キャップを不要とすること
ができてセンサチップの小型化および低コスト化を図る
ことができる。According to a fifth aspect of the invention, in the invention of the fourth aspect, since the thickness of the additional weight portion is smaller than the thickness of the second substrate, it is possible to eliminate the conventional lower cap. Thus, the sensor chip can be downsized and the cost can be reduced.

【００２６】請求項６の発明は、請求項５の発明におい
て、第２の基板は、第１の基板との接合面と反対側の面
をエッチング加工することによって、第２の基板の一部
の厚みを第２の基板の他の部位よりも薄くしてあるの
で、第２の基板をパッケージに接着した場合にセンサチ
ップがパッケージから受ける応力を少なくすることがで
き、感度温度特性、零点温度特性の歪みや加速度に対す
る感度の非直線性を低減することができる。According to a sixth aspect of the present invention, in the fifth aspect, a part of the second substrate is formed by etching the surface of the second substrate opposite to the surface to be joined with the first substrate. Is thinner than the other parts of the second substrate, it is possible to reduce the stress that the sensor chip receives from the package when the second substrate is bonded to the package. It is possible to reduce the distortion of the characteristics and the non-linearity of the sensitivity to acceleration.

【００２７】請求項７の発明は、請求項１ないし請求項
６のいずれかに記載の半導体加速度センサの製造方法で
あって、上記第２の基板として厚み方向の中間に酸化膜
が形成され主表面側に活性層が形成されたＳＯＩ基板を
用い、第１の基板の裏面側と第２の基板の裏面側とを接
合した後、上記活性層の一部をエッチングすることによ
り上記酸化膜に達する孔を形成し、該孔を通して上記酸
化膜の一部をエッチング除去することにより上記ストッ
パ部を形成することを特徴とし、第１の基板の裏面側と
第２の基板の裏面側とを接合した後に、第２の基板の活
性層の一部をエッチングしてさらに上記酸化膜の一部を
エッチング除去することにより第２の基板の一部からな
る上記ストッパ部を形成しているので、小型で高感度の
半導体加速度センサを提供することができる。A seventh aspect of the present invention is the method of manufacturing a semiconductor acceleration sensor according to any one of the first to sixth aspects, wherein an oxide film is formed in the middle in the thickness direction as the second substrate. Using an SOI substrate having an active layer formed on the front surface side, after bonding the back surface side of the first substrate and the back surface side of the second substrate, a part of the active layer is etched to form the oxide film. A hole reaching the hole is formed, and the stopper portion is formed by etching away a part of the oxide film through the hole, and the back surface side of the first substrate and the back surface side of the second substrate are joined together. After that, a part of the active layer of the second substrate is etched and a part of the oxide film is further removed by etching to form the stopper part formed of a part of the second substrate. And highly sensitive semiconductor acceleration sensor It is possible to provide a.

【００２８】請求項８の発明は、請求項１ないし請求項
６のいずれかに記載の半導体加速度センサの製造方法で
あって、上記第２の基板として厚み方向の主表面側にエ
ピタキシャル層が形成され且つ上記厚み方向においてエ
ピタキシャル層の成長界面近傍で成長界面よりも裏面側
に高濃度不純物拡散層からなる埋込層が形成された基板
を用い、第１の基板の裏面側と第２の基板の裏面側とを
接合した後、上記エピタキシャル層の一部をエッチング
することにより上記埋込層に達する孔を形成し、該孔を
通して上記埋込層をエッチング除去することにより上記
ストッパ部を形成することを特徴とし、第１の基板の裏
面側と第２の基板の裏面側とを接合した後に、第２の基
板のエピタキシャル層の一部をエッチングしてさらに上
記埋込層をエッチング除去することにより第２の基板の
一部からなる上記ストッパ部を形成しているので、小型
で高感度の半導体加速度センサを提供することができ
る。また、上記埋込層のパターンをあらかじめ所望のパ
ターンに形成しておくことができるので、請求項７の発
明に比べて、第１の基板と第２の基板とを接合した後に
エッチングする部分の位置および形状を制御しやすく、
より複雑な形状のストッパ部を形成することができる。The invention according to claim 8 is the method for manufacturing a semiconductor acceleration sensor according to any one of claims 1 to 6, wherein an epitaxial layer is formed on the main surface side in the thickness direction as the second substrate. And a buried layer composed of a high-concentration impurity diffusion layer is formed near the growth interface of the epitaxial layer in the thickness direction on the back side of the growth interface, and the back side of the first substrate and the second substrate are used. After bonding with the back surface side of the substrate, a part of the epitaxial layer is etched to form a hole reaching the embedded layer, and the embedded layer is etched and removed through the hole to form the stopper portion. Characterized in that after bonding the back surface side of the first substrate and the back surface side of the second substrate, a part of the epitaxial layer of the second substrate is etched to further etch the embedded layer. Since the formation of the stopper part consisting of a portion of the second substrate by grayed removal, it is possible to provide a semiconductor acceleration sensor with high sensitivity small. In addition, since the pattern of the buried layer can be formed in a desired pattern in advance, compared with the invention of claim 7, a portion to be etched after the first substrate and the second substrate are bonded to each other is formed. Easy to control position and shape,
It is possible to form a stopper portion having a more complicated shape.

【００２９】[0029]

【発明の実施の形態】（実施形態１）本実施形態の半導
体加速度センサは、図１および図２に示すように、図２
２および図２６それぞれに示した従来構成と同様、重り
部１２と、第１の基板１０（ｎ形の単結晶シリコン基板
１０）の主表面側に形成され一端が重り部１２と一体連
結された薄肉の撓み部１１と、撓み部１１の他端と一体
連結され撓み部１１を介して重り部１２を揺動自在に支
持する支持部１３とを第１の基板１０をエッチング加工
することで一体に形成した半導体チップ１を備えてい
る。半導体チップ１の構成は図２２および図２６に示し
た従来構成と同じなので同様の構成要素には同一の符号
を付して詳細な説明を省略する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (Embodiment 1) As shown in FIGS.
2 and FIG. 26, the weight portion 12 and one end formed on the main surface side of the first substrate 10 (n-type single crystal silicon substrate 10) are integrally connected to the weight portion 12 as in the conventional configuration shown in FIG. The thin flexible portion 11 and the support portion 13 integrally connected to the other end of the flexible portion 11 and swingably supporting the weight portion 12 via the flexible portion 11 are integrally formed by etching the first substrate 10. The semiconductor chip 1 formed in 1. Since the structure of the semiconductor chip 1 is the same as the conventional structure shown in FIGS. 22 and 26, the same components are designated by the same reference numerals and detailed description thereof will be omitted.

【００３０】また、半導体チップ１の主表面側（図１に
おける上面側）には、ガラスからなる上部キャップ３０
が陽極接合により接合されている。ここにおいて、上部
キャップ３０は、重り部１２との対向面に重り部１２の
揺動空間を確保するための凹所３０ａが形成されてい
る。なお、上部キャップ３０は、窒化シリコン膜１９ａ
上に形成された接合用電極１７を介して半導体チップ１
に接合されている。An upper cap 30 made of glass is provided on the main surface side (upper surface side in FIG. 1) of the semiconductor chip 1.
Are joined by anodic bonding. Here, the upper cap 30 is formed with a recess 30 a on the surface facing the weight portion 12 to secure a swing space for the weight portion 12. The upper cap 30 is made of the silicon nitride film 19a.
Semiconductor chip 1 via the bonding electrode 17 formed on the top
Is joined to.

【００３１】本実施形態の半導体加速度センサのセンサ
チップＡは、図１に示すように、第１の基板１０の裏面
側に第２の基板２０が接合され、第２の基板２０から分
離形成された付加重り部２４が重り部１２に接合されて
いる。ここにおいて、本実施形態は、第１の基板１０の
主表面から裏面に向かう向き（図１における下向き）へ
の付加重り部２４の移動範囲を規制するストッパ部２６
が第２の基板２０に設けられている点に特徴がある。As shown in FIG. 1, the sensor chip A of the semiconductor acceleration sensor according to the present embodiment is formed such that the second substrate 20 is bonded to the back surface side of the first substrate 10 and separated from the second substrate 20. The additional weight portion 24 is joined to the weight portion 12. Here, in the present embodiment, the stopper portion 26 that restricts the moving range of the additional weight portion 24 in the direction from the main surface of the first substrate 10 toward the back surface (downward in FIG. 1).
Is provided on the second substrate 20.

【００３２】ストッパ部２６は、第２の基板２０のうち
第１の基板１０に接合され第１の基板１０を支持する支
持部２５から、第２の基板２０と第１の基板１０との接
合面と反対側の面側（つまり、図１における下側）で突
設されており、付加重り部２４が図１における下向きへ
移動した際に第２の基板２０（図１におけるセンサチッ
プＡの下面）から進出しないようになっている。The stopper portion 26 joins the second substrate 20 and the first substrate 10 from the support portion 25 which is joined to the first substrate 10 of the second substrate 20 and supports the first substrate 10. The surface opposite to the surface (that is, the lower side in FIG. 1) is projected, and when the additional weight portion 24 moves downward in FIG. 1, the second substrate 20 (the sensor chip A in FIG. It is designed not to advance from the bottom).

【００３３】ところで、本実施形態では、第２の基板２
０として、図４に示すように厚み方向の中間に酸化シリ
コン膜２２（以下、酸化膜２２と称す）が形成され主表
面側に単結晶シリコンよりなる活性層２３が形成された
ウェハ２０’（以下、ＳＯＩウェハ２０’と称す）を利
用しており、活性層２３と反対側の面（つまり、ＳＯＩ
ウェハ２０’の裏面）が酸化シリコン膜１８ｂ（図６
（ｂ）参照）を介して第１の基板１０の裏面に接合され
ている。ここにおいて、ストッパ部２６は、上記活性層
２３の一部により構成され、付加重り部２４は、ＳＯＩ
ウェハ２０’において酸化膜２２を介して活性層２３を
支持する支持基板２１の一部により構成されている。By the way, in the present embodiment, the second substrate 2
As shown in FIG. 4, a wafer 20 ′ having a silicon oxide film 22 (hereinafter referred to as oxide film 22) formed in the middle in the thickness direction and an active layer 23 made of single crystal silicon formed on the main surface side as shown in FIG. 4 ( Hereinafter, the SOI wafer 20 'is used, and the surface opposite to the active layer 23 (that is, the SOI wafer 20') is used.
The silicon oxide film 18b (FIG. 6) is formed on the back surface of the wafer 20 ′.
It is bonded to the back surface of the first substrate 10 through (see (b)). Here, the stopper portion 26 is composed of a part of the active layer 23, and the additional weight portion 24 is the SOI.
The wafer 20 ′ is configured by a part of the support substrate 21 that supports the active layer 23 via the oxide film 22.

【００３４】以下、本実施形態の半導体加速度センサの
製造方法について図３ないし図６を参照しながら説明す
る。本実施形態の製造方法では、それぞれ所定形状に加
工されたｎ形のシリコンウェハ１０’とＳＯＩウェハ２
０’とを接合してさらに所定の加工を行うが、まず、接
合前のシリコンウェハ１０’の加工について図３を参照
しながら説明する。なお、第１の基板１０、第２の基板
２０、上部キャップ３０は、図３ないし図６の全工程が
終了した後に、それぞれシリコンウェハ１０’、ＳＯＩ
ウェハ２０’、ガラス基板３０’から切り出されたもの
である。Hereinafter, a method of manufacturing the semiconductor acceleration sensor of this embodiment will be described with reference to FIGS. According to the manufacturing method of the present embodiment, the n-type silicon wafer 10 ′ and the SOI wafer 2 which are respectively processed into a predetermined shape.
0'is bonded and further subjected to predetermined processing. First, processing of the silicon wafer 10 'before bonding will be described with reference to FIG. The first substrate 10, the second substrate 20, and the upper cap 30 are formed on the silicon wafer 10 ′ and SOI, respectively, after all the steps of FIGS. 3 to 6 are completed.
It is cut out from the wafer 20 'and the glass substrate 30'.

【００３５】まず、シリコンウェハ１０’の主表面およ
び裏面にそれぞれ酸化シリコン膜１８ａ，１８ｂを形成
し、その後、シリコンウェハ１０’の主表面側の酸化シ
リコン膜１８ａをパターニングしてシリコンウェハ１
０’において撓み部１１となる部位の所定位置に不純物
拡散によってｐ形のピエゾ抵抗１４を形成し、さらにｐ
形の配線抵抗部１５を形成することにより、図３（ａ）
に示す構造が得られる。First, the silicon oxide films 18a and 18b are formed on the main surface and the back surface of the silicon wafer 10 ', respectively, and then the silicon oxide film 18a on the main surface side of the silicon wafer 10' is patterned to form the silicon wafer 1.
In 0 ′, a p-type piezoresistor 14 is formed at a predetermined position of the portion to be the bending portion 11 by impurity diffusion.
3 (a) by forming the wiring resistance portion 15 in the shape of FIG.
The structure shown in is obtained.

【００３６】次に、シリコンウェハ１０’の主表面側お
よび裏面側にそれぞれ窒化シリコン膜１９ａ，１９ｂを
形成し、その後、撓み部１１および重り部１２および支
持部１３を形成するためにシリコンウェハ１０’の裏面
側の窒化シリコン膜１９ｂおよび酸化シリコン膜１８ｂ
をパターニングすることにより、図３（ｂ）に示す構造
が得られる。その後、該パターニングされた窒化シリコ
ン膜１９ｂをマスクとして、強アルカリ溶液を用いてシ
リコンウェハ１０’を異方性エッチングすることにより
図３（ｃ）に示すような凹所１０ａおよび薄肉の撓み部
１１および重り部１２および支持部１３を形成し、さら
に裏面側の窒化シリコン膜１９ｂを除去する。Next, silicon nitride films 19a and 19b are formed on the main surface side and the back surface side of the silicon wafer 10 ', respectively, and then the silicon wafer 10 is formed to form the bending portion 11, the weight portion 12 and the supporting portion 13. 'Rear side silicon nitride film 19b and silicon oxide film 18b
By patterning, the structure shown in FIG. 3 (b) is obtained. Thereafter, using the patterned silicon nitride film 19b as a mask, the silicon wafer 10 'is anisotropically etched using a strong alkaline solution to form a recess 10a and a thin flexure 11 as shown in FIG. 3 (c). Then, the weight portion 12 and the support portion 13 are formed, and the silicon nitride film 19b on the back surface side is removed.

【００３７】一方、上記接合前のＳＯＩウェハ２０’の
加工について図４を参照しながら説明する。On the other hand, the processing of the SOI wafer 20 'before bonding will be described with reference to FIG.

【００３８】ＳＯＩウェハ２０’の主表面（図４（ａ）
における下面）および裏面（図４（ａ）における上面）
にそれぞれ窒化シリコン膜２９ａ，２９ｂを形成した
後、裏面側の窒化シリコン膜２９ｂを付加重り部２４形
成のマスクとするためにパターニングすることにより、
図４（ａ）に示す構造が得られる。次に、該パターニン
グされた窒化シリコン膜２９ｂをマスクとして、ＳＯＩ
ウェハ２０’の支持基板２１をエッチングすることによ
って凹所２１ａおよび付加重り部２４および支持部２５
が形成され図４（ｂ）に示す構造が得られる。ここにお
いて、凹所２１ａは酸化膜２２に達し且つ付加重り部２
４を囲むように形成されている。Main surface of SOI wafer 20 '(FIG. 4A)
Lower surface) and the back surface (upper surface in FIG. 4A)
After the silicon nitride films 29a and 29b are formed on the respective surfaces, the silicon nitride film 29b on the back surface side is patterned to serve as a mask for forming the additional weight portion 24.
The structure shown in FIG. 4A is obtained. Next, using the patterned silicon nitride film 29b as a mask, the SOI
By etching the support substrate 21 of the wafer 20 ', the recess 21a, the additional weight portion 24 and the support portion 25 are formed.
Are formed to obtain the structure shown in FIG. Here, the recess 21 a reaches the oxide film 22 and the additional weight portion 2
It is formed so as to surround 4.

【００３９】その後、ＳＯＩウェハ２０’の主表面およ
び裏面それぞれの窒化シリコン膜２９ａ，２９ｂを除去
することにより、図４（ｃ）に示す構造が得られる。Then, the silicon nitride films 29a and 29b on the main surface and the back surface of the SOI wafer 20 'are removed to obtain the structure shown in FIG. 4 (c).

【００４０】以上のように加工されたシリコンウェハ１
０’（図３（ｃ）参照）とＳＯＩウェハ２０’（図４
（ｃ）参照）とを図５（ａ）に示すように、重り部１２
と付加重り部２４とが互いの厚み方向において重なるよ
うに配置し、シリコンウェハ１０’の裏面の酸化シリコ
ン膜１８ｂを介した直接接合により接合する（貼り合わ
せる）。Silicon wafer 1 processed as described above
0 '(see FIG. 3C) and SOI wafer 20' (see FIG. 4).
(See (c)) and the weight portion 12 as shown in FIG.
And the additional weight portion 24 are arranged so as to overlap each other in the thickness direction, and are bonded (bonded) by direct bonding via the silicon oxide film 18b on the back surface of the silicon wafer 10 '.

【００４１】続いて、シリコンウェハ１０’の主表面側
にて電極パッド１６を配線抵抗１５に接続するためのコ
ンタクトホール８を形成し、シリコンウェハ１０’の主
表面側の全面にコンタクトホール８が埋め込まれるよう
に金属膜を堆積させ、該金属膜をパターニングすること
により、図５（ｂ）に示すような電極パッド１６および
接合用電極１７を形成する。Subsequently, a contact hole 8 for connecting the electrode pad 16 to the wiring resistor 15 is formed on the main surface side of the silicon wafer 10 ', and the contact hole 8 is formed on the entire main surface side of the silicon wafer 10'. By depositing a metal film so as to be embedded and patterning the metal film, the electrode pad 16 and the bonding electrode 17 as shown in FIG. 5B are formed.

【００４２】次に、図５（ｃ）に示すように、撓み部１
１のうちピエゾ抵抗１４が形成された部位の近傍を残し
て他の部分を反応性イオンエッチングによりエッチング
除去することにより、図５（ｃ）に示す構造が得られ
る。Next, as shown in FIG. 5C, the bending portion 1
A portion shown in FIG. 5 (c) is obtained by etching away the other portion of 1 from the portion where the piezoresistor 14 is formed by reactive ion etching.

【００４３】次に、図５（ｄ）に示すように、シリコン
ウェハ１０’の主表面側にガラス基板３０’を陽極接合
により固着する。なお、ガラス基板３０’には、重り部
１２に対向する部位にあらかじめ凹所３０ａが形成さ
れ、また、電極パッド１６を露出させるための開口部３
０ｂがあらかじめ形成されている。Next, as shown in FIG. 5D, the glass substrate 30 'is fixed to the main surface side of the silicon wafer 10' by anodic bonding. It should be noted that the glass substrate 30 ′ is preliminarily formed with a recess 30 a at a portion facing the weight portion 12, and the opening 3 for exposing the electrode pad 16 is formed.
0b is formed in advance.

【００４４】次に、図６（ａ）に示すように、ＳＯＩウ
ェハ２０’の厚み方向において付加重り部２４の下方に
おけるＳＯＩウェハ２０’の活性層２３の一部を反応性
イオンエッチングにより除去して開孔部２３ａを設け酸
化膜２２の一部を露出させる。Next, as shown in FIG. 6A, a part of the active layer 23 of the SOI wafer 20 'below the additional weight portion 24 in the thickness direction of the SOI wafer 20' is removed by reactive ion etching. A hole 23a is provided to expose a part of the oxide film 22.

【００４５】次に、活性層２３をマスクとして、開孔部
２３ａを通してウエットエッチングにより酸化膜２２を
エッチングして開口部２３ａと凹所２１ａとを連通させ
ることにより、図６（ｂ）に示すように、活性層１２の
一部からなるストッパ部２６が形成されるとともに付加
重り部２４がＳＯＩウェハ２０’から分離される。Next, by using the active layer 23 as a mask, the oxide film 22 is etched by wet etching through the opening 23a to connect the opening 23a with the recess 21a, as shown in FIG. 6 (b). At the same time, the stopper portion 26 formed of a part of the active layer 12 is formed, and the additional weight portion 24 is separated from the SOI wafer 20 '.

【００４６】最後に、シリコンウェハ１０’、ＳＯＩウ
ェハ２０’、ガラス基板３０’を切断することにより、
図１に示した構成のセンサチップＡが形成される。Finally, by cutting the silicon wafer 10 ', the SOI wafer 20', and the glass substrate 30 ',
The sensor chip A having the configuration shown in FIG. 1 is formed.

【００４７】しかして、本実施形態の半導体加速度セン
サでは、重り部１２の裏面側に付加重り部２４が接合さ
れていることにより、センサチップＡのチップ面積を大
きくすることなしに加速度の作用を受ける部分の質量が
図２２に示したセンサチップＡ’の場合に比べて増し、
センサの感度を向上させることができる。また、第１の
基板１０の主表面から裏面に向かう向きへの付加重り部
２４の移動範囲を規制するストッパ部２６が第２の基板
２０に設けられていることにより、図２６に示したセン
サチップＡ”の下部キャップ４０が不要となり、図２６
に示したセンサチップＡ”に比べて必要な基板の数を１
枚減らすことができるので、センサチップＡ”に比べて
センサチップＡの小型化を図ることができる。In the semiconductor acceleration sensor of this embodiment, however, since the additional weight portion 24 is joined to the back surface side of the weight portion 12, the action of acceleration is achieved without increasing the chip area of the sensor chip A. The mass of the receiving part is larger than that of the sensor chip A ′ shown in FIG.
The sensitivity of the sensor can be improved. Further, since the second substrate 20 is provided with the stopper portion 26 for restricting the moving range of the additional weight portion 24 in the direction from the main surface to the back surface of the first substrate 10, the sensor shown in FIG. The lower cap 40 of the tip A "is no longer necessary, and
Compared to the sensor chip A ″ shown in Figure 1, the number of substrates required is 1
Since the number of sheets can be reduced, the sensor chip A can be made smaller than the sensor chip A ″.

【００４８】ところで、本実施形態では、重り部１２を
撓み部１１を介して一方向から支持部１３により片持ち
したいわゆる片持梁構造の半導体加速度センサについて
説明したが、図７および図８に示すように、重り部１２
を撓み部１１を介して４方向から支持部１３により両持
ちしたいわゆる両持梁構造の半導体加速度センサであっ
てもよいことは勿論である。なお、図７および図８にお
いて、図１および図２と同様の構成要素には同一の符号
を付して説明を省略する。In the present embodiment, the semiconductor acceleration sensor having a so-called cantilever structure in which the weight portion 12 is cantilevered by the support portion 13 from one direction via the bending portion 11 has been described, but FIG. 7 and FIG. As shown, the weight 12
It is needless to say that the semiconductor acceleration sensor may be a so-called double-supported beam structure, which is supported by the support portion 13 from four directions via the flexible portion 11. 7 and 8, the same components as those in FIGS. 1 and 2 are designated by the same reference numerals and the description thereof will be omitted.

【００４９】（実施形態２）本実施形態の半導体加速度
センサの基本構成は実施形態１と略同じであって、図９
に示すように、第２の基板２０の一部からなるストッパ
部２６が、付加重り部２４における重り部１２との接合
面と反対側の面（図９における下面）を覆うメッシュ状
に形成されている点に特徴がある。なお、実施形態１と
同様の構成要素には同一の符号を付して説明を省略す
る。(Second Embodiment) The semiconductor acceleration sensor according to the present embodiment has the same basic configuration as that of the first embodiment, and the configuration shown in FIG.
As shown in FIG. 9, the stopper portion 26 formed of a part of the second substrate 20 is formed in a mesh shape so as to cover the surface (the lower surface in FIG. 9) of the additional weight portion 24 opposite to the joint surface with the weight portion 12. There is a feature in that. The same components as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

【００５０】しかして、本実施形態では、第２の基板２
０とパッケージ（図示せず）とを接着する場合に、第２
の基板２０とパッケージとを接着する部分の面積を実施
形態１に比べて大きくすることができる。また、実施形
態１に比べてセンサチップＡの強度を高めることができ
る。In this embodiment, however, the second substrate 2
When the 0 and the package (not shown) are bonded, the second
The area of the portion where the substrate 20 and the package are bonded can be made larger than that in the first embodiment. Further, the strength of the sensor chip A can be increased as compared with the first embodiment.

【００５１】本実施形態の半導体加速度センサの製造方
法は実施形態１と略同じであって、実施形態１で説明し
た図６（ａ）において活性層２３をエッチングする際の
マスクのパターンをメッシュ状として実施形態１に比べ
て開口面積の小さな多数の開孔部２３ａを設け、これら
の開孔部２３ａを通して酸化膜２２をエッチングして付
加重り部２４を分離形成する点が相違するだけである。The method of manufacturing the semiconductor acceleration sensor of this embodiment is substantially the same as that of the first embodiment, and the mask pattern when etching the active layer 23 in FIG. As compared with the first embodiment, a large number of apertures 23a having a smaller opening area are provided, and the oxide film 22 is etched through the apertures 23a to separately form the additional weight portion 24.

【００５２】（実施形態３）本実施形態の半導体加速度
センサの基本構成は実施形態１と略同じであって、図１
０に示すように、第１の基板１０の裏面から主表面に向
かう向き（図１０における上向き）への付加重り部１４
の移動範囲を規制するストッパ部２６’が第２の基板２
０に設けられている点に特徴がある。ストッパ部２６’
は、第２の基板２０において第１の基板１０に接合され
た固定部２５から、第２の基板２０と第１の基板１０と
の接合面側（つまり、図１０における上側）で付加重り
部２４へ向かって突設されている。一方、付加重り部２
４からは、付加重り部２４が重り部１２の裏面から主表
面へ向かう向きに所定変位だけ移動した際にストッパ部
２６’に当接する突起部２７が突設されている。なお、
実施形態１と同様の構成要素には同一の符号を付して説
明を省略する。(Embodiment 3) The basic structure of the semiconductor acceleration sensor of this embodiment is substantially the same as that of the first embodiment.
As shown in 0, the additional weight portion 14 in the direction from the back surface of the first substrate 10 toward the main surface (upward in FIG. 10).
The stopper portion 26 'for restricting the movement range of the second substrate 2
It is characterized in that it is provided at 0. Stopper part 26 '
Is an additional weight portion on the joint surface side of the second substrate 20 and the first substrate 10 (that is, on the upper side in FIG. 10) from the fixing portion 25 joined to the first substrate 10 on the second substrate 20. It is projected toward 24. On the other hand, the additional weight section 2
From FIG. 4, a protruding portion 27 is provided so as to abut against the stopper portion 26 ′ when the additional weight portion 24 moves by a predetermined displacement in the direction from the back surface of the weight portion 12 toward the main surface. In addition,
The same components as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

【００５３】ところで、実施形態１では第２の基板２０
としてＳＯＩウェハ２０’を利用していたが、本実施形
態では、第２の基板２０として、図１２（ａ）に示すよ
うに厚み方向の主表面側（図１２（ａ）における下面
側）にエピタキシャル層１２３が形成され且つ上記厚み
方向においてエピタキシャル層１２３の成長界面近傍で
単結晶シリコン基板１２１（つまり、成長界面よりも裏
面側）に高濃度不純物層からなる埋込層１２２が形成さ
れたウェハ２０”（以下、エピウェハ２０”と称す）を
利用している。なお、第２の基板２０は、実施形態１と
同様に、裏面側が酸化シリコン膜１８ｂを介して第１の
基板１０の裏面に接合されている（図１４（ｂ）参
照）。ここにおいて、第２の基板２０におけるストッパ
部２６’は単結晶シリコン基板１２１の一部により構成
されている。By the way, in the first embodiment, the second substrate 20 is used.
Although the SOI wafer 20 'is used as the second substrate 20 in this embodiment, the second substrate 20 is provided on the main surface side in the thickness direction (the lower surface side in FIG. 12A) as shown in FIG. 12A. A wafer in which an epitaxial layer 123 is formed and a buried layer 122 made of a high-concentration impurity layer is formed on the single crystal silicon substrate 121 (that is, on the back surface side of the growth interface) in the vicinity of the growth interface of the epitaxial layer 123 in the thickness direction. 20 ″ (hereinafter referred to as “epi-wafer 20 ″”) is used. The second substrate 20 has the back surface side bonded to the back surface of the first substrate 10 via the silicon oxide film 18b, as in the first embodiment (see FIG. 14B). Here, the stopper portion 26 ′ in the second substrate 20 is composed of a part of the single crystal silicon substrate 121.

【００５４】以下、本実施形態の半導体加速度センサの
製造方法について図１１ないし図１４を参照しながら説
明する。本実施形態の製造方法では、それぞれ所定形状
に加工されたｎ形のシリコンウェハ１０’とエピウェハ
２０”とを接合してさらに所定の加工を行うが、まず、
接合前のシリコンウェハ１０’の加工について図１１を
参照しながら説明する。なお、第１の基板１０、第２の
基板２０、下部キャップ４０は、図１１ないし図１４の
全工程が終了した後に、それぞれシリコンウェハ１
０’、エピウェハ２０”、ガラス基板４０’（図１４
（ｂ）参照）から切り出されたものである。Hereinafter, a method of manufacturing the semiconductor acceleration sensor of this embodiment will be described with reference to FIGS. 11 to 14. In the manufacturing method of the present embodiment, the n-type silicon wafer 10 ′ and the epi-wafer 20 ″ each processed into a predetermined shape are bonded to perform further predetermined processing.
Processing of the silicon wafer 10 'before bonding will be described with reference to FIG. The first substrate 10, the second substrate 20, and the lower cap 40 are respectively formed on the silicon wafer 1 after all the steps of FIGS. 11 to 14 are completed.
0 ′, epi wafer 20 ″, glass substrate 40 ′ (FIG.
(See (b)).

【００５５】まず、シリコンウェハ１０’の主表面およ
び裏面にそれぞれ酸化シリコン膜１８ａ，１８ｂを形成
し、その後、シリコンウェハ１０’の主表面側の酸化シ
リコン膜１８ａをパターニングしてシリコンウェハ１
０’において撓み部１１となる部位の所定位置に不純物
拡散によってｐ形のピエゾ抵抗１４を形成し、さらにｐ
形の配線抵抗１５を形成することにより、図１１（ａ）
に示す構造が得られる。First, the silicon oxide films 18a and 18b are formed on the main surface and the back surface of the silicon wafer 10 ', respectively, and then the silicon oxide film 18a on the main surface side of the silicon wafer 10' is patterned to form the silicon wafer 1.
In 0 ′, a p-type piezoresistor 14 is formed at a predetermined position of the portion to be the bending portion 11 by impurity diffusion.
11A by forming the wiring resistance 15 having the shape of FIG.
The structure shown in is obtained.

【００５６】次に、シリコンウェハ１０’の主表面側お
よび裏面側にそれぞれ窒化シリコン膜１９ａ，１９ｂを
形成し、撓み部１１および重り部１２および支持部１３
を形成するためにシリコンウェハ１０’の裏面側の窒化
シリコン膜１９ｂおよび酸化シリコン膜１８ｂをパター
ニングすることにより図１１（ｂ）に示す構造が得られ
る。その後、該パターニングされた窒化シリコン膜１９
ｂをマスクとして、強アルカリ溶液を用いてシリコンウ
ェハ１０’を異方性エッチングすることにより図１１
（ｃ）に示すような凹所１０ａおよび薄肉の撓み部１１
および重り部１２および支持部１３を形成し、その後、
裏面側の窒化シリコン膜１９ｂを除去する。Next, silicon nitride films 19a and 19b are formed on the main surface side and the back surface side of the silicon wafer 10 ', respectively, and the bending portion 11, the weight portion 12 and the supporting portion 13 are formed.
By patterning the silicon nitride film 19b and the silicon oxide film 18b on the back surface side of the silicon wafer 10 'to form the structure shown in FIG. 11B, the structure shown in FIG. 11B is obtained. Then, the patterned silicon nitride film 19
By anisotropically etching the silicon wafer 10 'with a strong alkaline solution using b as a mask, as shown in FIG.
The recess 10a and the thin flexure 11 as shown in FIG.
And the weight portion 12 and the support portion 13 are formed, and thereafter,
The silicon nitride film 19b on the back surface side is removed.

【００５７】一方、上記接合前のエピウェハ２０”の加
工について図１２を参照しながら説明する。On the other hand, the processing of the epi-wafer 20 "before bonding will be described with reference to FIG.

【００５８】エピウェハ２０”の主表面（図１２（ａ）
における下面）および裏面（図１２（ａ）における上
面）にそれぞれ窒化シリコン膜２９ａ，２９ｂを形成し
た後、裏面側の窒化シリコン膜２９ｂを付加重り部２４
形成のマスクとするためにパターニングすることによ
り、図１２（ａ）に示す構造が得られる。次に、該パタ
ーニングされた窒化シリコン膜２９ｂをマスクとして、
エピウェハ２０”をエッチングして凹所２１ａおよび付
加重り部２４および支持部２５を形成することにより、
図１２（ｂ）に示す構造が得られる。ここにおいて、凹
所２１ａは埋込層１２２に達するように形成されてい
る。The main surface of the epi-wafer 20 "(FIG. 12 (a))
After forming the silicon nitride films 29a and 29b on the lower surface) and the back surface (the upper surface in FIG. 12A), the silicon nitride film 29b on the rear surface is added to the additional weight portion 24.
The structure shown in FIG. 12A is obtained by patterning to use as a mask for formation. Next, using the patterned silicon nitride film 29b as a mask,
By etching the epi-wafer 20 ″ to form the recess 21a and the additional weight portion 24 and the support portion 25,
The structure shown in FIG. 12B is obtained. Here, the recess 21 a is formed so as to reach the buried layer 122.

【００５９】その後、エピウェハ２０”の主表面および
裏面それぞれの窒化シリコン膜２９ａ，２９ｂを除去す
ることにより、図１２（ｃ）に示す構造が得られる。Thereafter, the silicon nitride films 29a and 29b on the main surface and the back surface of the epi-wafer 20 "are removed to obtain the structure shown in FIG. 12 (c).

【００６０】以上のように加工されたシリコンウェハ１
０’（図１１（ｃ）参照）とエピウェハ２０”（図１２
（ｃ）参照）とを図１３（ａ）に示すように、重り部１
２と付加重り部２４とが互いの厚み方向に重なるように
配置し、シリコンウェハ１０’の裏面の酸化シリコン膜
１８ｂを介した直接接合により接合する（貼り合わせ
る）。Silicon wafer 1 processed as described above
0 ′ (see FIG. 11C) and the epi-wafer 20 ″ (see FIG. 12).
As shown in FIG. 13A, the weight portion 1
2 and the additional weight portion 24 are arranged so as to overlap each other in the thickness direction, and are bonded (bonded) by direct bonding via the silicon oxide film 18b on the back surface of the silicon wafer 10 ′.

【００６１】続いて、シリコンウェハ１０’の主表面側
にて電極パッド１６を配線抵抗１５に接続するためのコ
ンタクトホール８を形成し、シリコンウェハ１０’の主
表面側の全面にコンタクトホール８が埋め込まれるよう
に金属膜を堆積させ、該金属膜をパターニングすること
により、図１３（ｂ）に示すような電極パッド１６およ
び接合用電極１７を形成する。Subsequently, a contact hole 8 for connecting the electrode pad 16 to the wiring resistor 15 is formed on the main surface side of the silicon wafer 10 ', and the contact hole 8 is formed on the entire main surface side of the silicon wafer 10'. A metal film is deposited so as to be embedded, and the metal film is patterned to form the electrode pad 16 and the bonding electrode 17 as shown in FIG. 13B.

【００６２】次に、図１３（ｃ）に示すように、エピタ
キシャル層１２３の一部を反応性イオンエッチングによ
りエッチング除去して開孔部１２３ａを設け埋込層１２
２の一部を露出させる。続いて、エピタキシャル層１２
３をマスクとして、開孔部１２３ａを通して埋込層１２
２をウェットエッチングによってエッチング除去して開
孔部１２３ａと凹所２１ａとを連通させることにより、
図１３（ｄ）に示すように、付加重り部２４がエピウェ
ハ２０”から分離形成されるとともに、上記ストッパ部
２６’、突起部２７が形成される。Next, as shown in FIG. 13C, a part of the epitaxial layer 123 is etched away by reactive ion etching to form an opening 123a and the buried layer 12 is formed.
Expose part of 2. Then, the epitaxial layer 12
3 as a mask, the buried layer 12 is passed through the opening 123a.
2 is removed by wet etching so that the opening 123a and the recess 21a communicate with each other,
As shown in FIG. 13D, the additional weight portion 24 is formed separately from the epi wafer 20 ″, and the stopper portion 26 ′ and the protrusion portion 27 are formed.

【００６３】次に、図１４（ａ）に示すように、エピウ
ェハ２０”の主表面側（図１４（ａ）における下面側）
にガラス基板４０’を陽極接合により固着する。Next, as shown in FIG. 14A, the main surface side of the epi-wafer 20 "(the lower surface side in FIG. 14A).
Then, the glass substrate 40 'is fixed by anodic bonding.

【００６４】次に、図１４（ｂ）に示すように、撓み部
１１のうちピエゾ抵抗１４が形成された部位の近傍を残
して他の部分を反応性イオンエッチングによりエッチン
グ除去する。Next, as shown in FIG. 14 (b), the remaining portion of the bent portion 11 in the vicinity of the portion where the piezoresistor 14 is formed is removed by etching by reactive ion etching.

【００６５】最後に、シリコンウェハ１０’、エピウェ
ハ２０”、ガラス基板４０’を切断することにより、図
１０に示した構成のセンサチップＡが形成される。Finally, the silicon wafer 10 ', the epi wafer 20 "and the glass substrate 40' are cut to form the sensor chip A having the structure shown in FIG.

【００６６】しかして、本実施形態の半導体加速度セン
サでは、重り部１２の裏面側に付加重り部２４が接合さ
れていることにより、センサチップＡのチップ面積を大
きくすることなしに加速度の作用を受ける部分の質量が
図２２に示したセンサチップＡ’に比べて増し、センサ
の感度を向上させることができる。また、第１の基板１
０の裏面から主表面へ向かう向きへの付加重り部２４の
移動範囲を規制するストッパ部２６’が第２の基板２０
に設けられていることにより、図２６に示したセンサチ
ップＡ”の上部キャップ３０が不要となり、図２６に示
したセンサチップＡ”に比べてセンサチップを構成する
ための基板の枚数を少なくでき、センサチップの小型化
を図ることができる。なお、上部キャップ３０を設けな
い場合、上述の接合用電極１７も不要とすることができ
る。In the semiconductor acceleration sensor of this embodiment, however, the additional weight portion 24 is joined to the back surface side of the weight portion 12, so that the acceleration action can be achieved without increasing the chip area of the sensor chip A. The mass of the receiving portion is larger than that of the sensor chip A ′ shown in FIG. 22, and the sensitivity of the sensor can be improved. In addition, the first substrate 1
The stopper portion 26 ′ for restricting the moving range of the additional weight portion 24 in the direction from the back surface of 0 to the main surface is the second substrate 20.
26, the upper cap 30 of the sensor chip A ″ shown in FIG. 26 is unnecessary, and the number of substrates for forming the sensor chip can be reduced as compared with the sensor chip A ″ shown in FIG. It is possible to reduce the size of the sensor chip. In addition, when the upper cap 30 is not provided, the bonding electrode 17 described above can be omitted.

【００６７】また、本実施形態では、第２の基板２０と
して埋込層１２２が形成されたエピウェハ２０”を利用
しているので、埋込層１２２をエピウェハ２０”作製時
にあらかじめ所望の位置に所望の形状にパターン形成し
ておくことができ、ＳＯＩウェハ２０’を利用する場合
よりも、エッチング除去する部分の位置および形状を制
御しやすく、より複雑な（入り組んだ）形状も形成する
ことができる。Further, in the present embodiment, since the epi-wafer 20 ″ on which the embedding layer 122 is formed is used as the second substrate 20, the embedding layer 122 is desired at a desired position in advance when the epi-wafer 20 ″ is manufactured. The shape and the shape can be formed in advance, and the position and shape of the portion to be removed by etching can be controlled more easily than in the case of using the SOI wafer 20 ′, and a more complicated (complex) shape can be formed. .

【００６８】（実施形態４）本実施形態の半導体加速度
センサの基本構成は実施形態３と略同じであって、図１
５に示すように、第２の基板２０に、第１の基板１０の
主表面から裏面へ向かう向きへの付加重り部２４の移動
範囲を規制するストッパ部２６が形成されている点に特
徴がある。ここにおいて、付加重り部２４には上記スト
ッパ部２６に対応する部位に凹部２４ａが形成されてい
る。なお、実施形態３と同様の構成要素には同一の符号
を付して説明を省略する。(Embodiment 4) The basic structure of the semiconductor acceleration sensor of this embodiment is substantially the same as that of the third embodiment.
As shown in FIG. 5, the second substrate 20 is characterized in that a stopper portion 26 for restricting the moving range of the additional weight portion 24 in the direction from the main surface to the back surface of the first substrate 10 is formed. is there. Here, a concave portion 24 a is formed in the additional weight portion 24 at a portion corresponding to the stopper portion 26. The same components as those of the third embodiment are designated by the same reference numerals and the description thereof will be omitted.

【００６９】ところで、本実施形態では、実施形態３と
同様に、第２の基板２０として、図１７（ａ）に示すよ
うに厚み方向の主表面側（図１７（ａ）における下面
側）にエピタキシャル層１２３が形成され且つ上記厚み
方向においてエピタキシャル層１２３の成長界面近傍で
単結晶シリコン基板１２１（つまり、成長界面よりも裏
面側）に高濃度不純物層からなる埋込層１２２が形成さ
れたエピウェハ２０”を利用している。なお、第２の基
板２０は、実施形態３と同様に、裏面側が酸化シリコン
膜１８ｂを介して第１の基板１０の裏面に接合されてい
る（図１９（ｂ）参照）。ここにおいて、第２の基板１
０におけるストッパ部２６はエピタキシャル層１２３の
一部により構成されている。By the way, in the present embodiment, as in the third embodiment, the second substrate 20 is provided on the main surface side in the thickness direction (the lower surface side in FIG. 17A) as shown in FIG. 17A. An epitaxial wafer in which an epitaxial layer 123 is formed and a buried layer 122 made of a high-concentration impurity layer is formed in the single crystal silicon substrate 121 (that is, on the back surface side of the growth interface) near the growth interface of the epitaxial layer 123 in the thickness direction. The second substrate 20 is bonded to the back surface of the first substrate 10 via the silicon oxide film 18b, as in the third embodiment (FIG. 19 (b)). )), Where the second substrate 1
The stopper portion 26 at 0 is composed of a part of the epitaxial layer 123.

【００７０】以下、本実施形態の半導体加速度センサの
製造方法について図１６ないし図１９を参照しながら説
明する。本実施形態の製造方法では、それぞれ所定形状
に加工されたｎ形のシリコンウェハ１０’とエピウェハ
２０”とを接合してさらに所定の加工を行うが、まず、
接合前のシリコンウェハ１０’の加工について図１６を
参照しながら説明する。なお、第１の基板１０、第２の
基板２０、下部キャップ４０は、図１６ないし図１９の
全工程が終了した後に、それぞれシリコンウェハ１
０’、エピウェハ２０”、ガラス基板４０’から切り出
されたものである。The method of manufacturing the semiconductor acceleration sensor according to this embodiment will be described below with reference to FIGS. In the manufacturing method of the present embodiment, the n-type silicon wafer 10 ′ and the epi-wafer 20 ″ each processed into a predetermined shape are bonded to perform further predetermined processing.
Processing of the silicon wafer 10 'before bonding will be described with reference to FIG. It should be noted that the first substrate 10, the second substrate 20, and the lower cap 40 are respectively formed on the silicon wafer 1 after the completion of all the steps of FIGS. 16 to 19.
0 ′, epi wafer 20 ″, and glass substrate 40 ′.

【００７１】まず、シリコンウェハ１０’の主表面およ
び裏面にそれぞれ酸化シリコン膜１８ａ，１８ｂを形成
し、その後、シリコンウェハ１０’の主表面側の酸化シ
リコン膜１８ａをパターニングしてシリコンウェハ１
０’において撓み部１１となる部位の所定位置に不純物
拡散によってｐ形のピエゾ抵抗１４を形成し、さらにｐ
形の配線抵抗１５を形成することにより、図１６（ａ）
に示す構造が得られる。First, the silicon oxide films 18a and 18b are formed on the main surface and the back surface of the silicon wafer 10 ', respectively, and then the silicon oxide film 18a on the main surface side of the silicon wafer 10' is patterned to form the silicon wafer 1 '.
In 0 ′, a p-type piezoresistor 14 is formed at a predetermined position of the portion to be the bending portion 11 by impurity diffusion.
16 (a) by forming the wiring resistance 15 in the shape of FIG.
The structure shown in is obtained.

【００７２】次に、シリコンウェハ１０’の主表面側お
よび裏面側にそれぞれ窒化シリコン膜１９ａ，１９ｂを
形成し、撓み部１１および重り部１２および支持部１３
を形成するためにシリコンウェハ１０’の裏面側の窒化
シリコン膜１９ｂおよび酸化シリコン膜１８ｂをパター
ニングすることにより、図１６（ｂ）に示す構造が得ら
れる。その後、該パターニングされた窒化シリコン膜１
９ｂをマスクとして、強アルカリ溶液を用いてシリコン
ウェハ１０’を異方性エッチングすることにより図１６
（ｃ）に示すような凹所１０ａおよび撓み部１１および
重り部１２および支持部１３を形成し、その後、裏面側
の窒化シリコン膜１９ｂを除去する。Next, silicon nitride films 19a and 19b are formed on the main surface side and the back surface side of the silicon wafer 10 ', respectively, and the bending portion 11, the weight portion 12 and the supporting portion 13 are formed.
16B is obtained by patterning the silicon nitride film 19b and the silicon oxide film 18b on the back surface side of the silicon wafer 10 ′ to form the structure. Then, the patterned silicon nitride film 1
By anisotropically etching the silicon wafer 10 'with a strong alkaline solution using 9b as a mask, as shown in FIG.
The recess 10a, the bending portion 11, the weight portion 12, and the supporting portion 13 as shown in FIG. 7C are formed, and then the silicon nitride film 19b on the back surface side is removed.

【００７３】一方、上記接合前のエピウェハ２０”の加
工について図１７を参照しながら説明する。On the other hand, the processing of the epi-wafer 20 "before bonding will be described with reference to FIG.

【００７４】エピウェハ２０”の主表面（図１７（ａ）
における下面）および裏面（図１７（ａ）における上
面）にそれぞれ窒化シリコン膜２９ａ，２９ｂを形成し
た後、裏面側の窒化シリコン膜２９ｂを付加重り部２４
形成のマスクとするためにパターニングすることによ
り、図１７（ａ）に示す構造が得られる。次に、該パタ
ーニングされた窒化シリコン膜２９ｂをマスクとして、
エピウェハ２０”をエッチングして凹所２１ａおよび付
加重り部２４および支持部２５を形成することにより、
図１７（ｂ）に示す構造が得られる。ここにおいて、凹
所２１ａは埋込層１２２に達し且つ付加重り部２４を囲
むように形成されている。The main surface of the epi-wafer 20 "(FIG. 17 (a))
After forming the silicon nitride films 29a and 29b on the lower surface) and the back surface (the upper surface in FIG. 17A), the silicon nitride film 29b on the rear surface is added to the additional weight portion 24.
By patterning to use as a mask for formation, the structure shown in FIG. 17A is obtained. Next, using the patterned silicon nitride film 29b as a mask,
By etching the epi-wafer 20 ″ to form the recess 21a and the additional weight portion 24 and the support portion 25,
The structure shown in FIG. 17B is obtained. Here, the recess 21 a is formed so as to reach the embedded layer 122 and surround the additional weight portion 24.

【００７５】その後、エピウェハ２０”の主表面および
裏面それぞれの窒化シリコン膜２９ａ，２９ｂを除去す
ることにより、図１７（ｃ）に示す構造が得られる。After that, the silicon nitride films 29a and 29b on the main surface and the back surface of the epi-wafer 20 "are removed to obtain the structure shown in FIG. 17C.

【００７６】以上のように加工されたシリコンウェハ１
０’（図１６（ｃ）参照）とエピウェハ２０”（図１７
（ｃ）参照）とを図１８（ａ）に示すように、重り部１
２と付加重り部２４とが互いの厚み方向に重なるように
配置し、シリコンウェハ１０’の裏面の酸化シリコン膜
１８ｂを介した直接接合により接合する（貼り合わせ
る）。Silicon wafer 1 processed as described above
0 ′ (see FIG. 16C) and the epi-wafer 20 ″ (see FIG. 17).
(See (c)) and the weight portion 1 as shown in FIG.
2 and the additional weight portion 24 are arranged so as to overlap each other in the thickness direction, and are bonded (bonded) by direct bonding via the silicon oxide film 18b on the back surface of the silicon wafer 10 ′.

【００７７】続いて、シリコンウェハ１０’の主表面側
にて電極パッド１６を配線抵抗１５に接続するためのコ
ンタクトホール８を形成し、シリコンウェハ１０’の主
表面側の全面にコンタクトホール８を埋め込むように金
属膜を堆積させ、該金属膜をパターニングすることによ
り、図１８（ｂ）に示すような電極パッド１６および接
合用電極１７を形成する。Subsequently, a contact hole 8 for connecting the electrode pad 16 to the wiring resistor 15 is formed on the main surface side of the silicon wafer 10 ', and the contact hole 8 is formed on the entire main surface side of the silicon wafer 10'. A metal film is deposited so as to be embedded, and the metal film is patterned to form an electrode pad 16 and a bonding electrode 17 as shown in FIG. 18B.

【００７８】次に、図１８（ｃ）に示すように、エピタ
キシャル層１２３の一部を反応性イオンエッチングによ
りエッチング除去して開孔部１２３ａを設け埋込層１２
２の一部を露出させる。続いて、エピタキシャル層１２
３をマスクとして、開孔部１２３ａを通して埋込層１２
２をウェットエッチングによってエッチング除去するこ
とにより、図１８（ｄ）に示すように、付加重り部２４
がエピウェハ２０”から分離形成されるとともに、スト
ッパ部２６（凸部）、ストッパ部２６’、突起部２７が
形成される。Next, as shown in FIG. 18C, a part of the epitaxial layer 123 is removed by reactive ion etching to form an opening 123a and the buried layer 12 is formed.
Expose part of 2. Then, the epitaxial layer 12
3 as a mask, the buried layer 12 is passed through the opening 123a.
By removing 2 by wet etching, as shown in FIG.
Is formed separately from the epi-wafer 20 ″, and the stopper portion 26 (projection portion), the stopper portion 26 ′, and the protrusion portion 27 are formed.

【００７９】次に、図１９（ａ）に示すように、エピウ
ェハ２０”の主表面側（図１９（ａ）における下面側）
にガラス基板４０’を陽極接合により固着する。Next, as shown in FIG. 19 (a), the main surface side of the epi-wafer 20 "(lower surface side in FIG. 19 (a)).
Then, the glass substrate 40 'is fixed by anodic bonding.

【００８０】次に、図１９（ｂ）に示すように、撓み部
１１のうちピエゾ抵抗１４が形成された部位の近傍を残
して他の部分を反応性イオンエッチングによりエッチン
グ除去する。Next, as shown in FIG. 19B, the remaining portion of the bending portion 11 in the vicinity of the portion where the piezoresistor 14 is formed is removed by reactive ion etching to remove the other portion.

【００８１】最後に、シリコンウェハ１０’、エピウェ
ハ２０”、ガラス基板４０’を切断することにより、図
１５に示した構成のセンサチップＡが形成される。Finally, the silicon wafer 10 ', the epi wafer 20 ", and the glass substrate 40' are cut to form the sensor chip A having the structure shown in FIG.

【００８２】しかして、本実施形態の半導体加速度セン
サでは、重り部１２の裏面側に付加重り部２４が接合さ
れていることにより、センサチップＡのチップ面積を大
きくすることなしに加速度の作用を受ける部分の質量が
図２２に示したセンサチップＡ’に比べて増し、センサ
の感度を向上させることができる。また、第１の基板１
０の裏面から主表面へ向かう向きの付加重り部２４の移
動範囲を規制するストッパ部２６’が第２の基板２０に
設けられていることにより、図２６に示したセンサチッ
プＡ”の上部キャップ３０が不要となり、図２６にセン
サチップＡ”に比べてセンサチップＡの小型化を図るこ
とができる。However, in the semiconductor acceleration sensor of this embodiment, since the additional weight portion 24 is joined to the back surface side of the weight portion 12, the acceleration action can be achieved without increasing the chip area of the sensor chip A. The mass of the receiving portion is larger than that of the sensor chip A ′ shown in FIG. 22, and the sensitivity of the sensor can be improved. In addition, the first substrate 1
Since the second substrate 20 is provided with the stopper portion 26 ′ that restricts the movement range of the additional weight portion 24 in the direction from the back surface of 0 to the main surface, the upper cap of the sensor chip A ″ shown in FIG. Since 30 is unnecessary, the sensor chip A can be made smaller than the sensor chip A ″ shown in FIG.

【００８３】また、本実施形態では、第２の基板２０と
して埋込層１２２が形成されたエピウェハ２０”を利用
しているので、埋込層１２２をエピウェハ２０”作製時
にあらかじめ所望の位置に所望の形状でパターン形成し
ておくことができるので、ＳＯＩウェハ２０’を利用す
る場合よりも、エッチング除去する部分の位置および形
状を制御しやすく、より複雑な（入り組んだ）形状も形
成することができる。Further, in this embodiment, since the epi-wafer 20 ″ having the buried layer 122 formed thereon is used as the second substrate 20, the buried layer 122 is desired to be formed at a desired position in advance when the epi-wafer 20 ″ is manufactured. Since it is possible to form a pattern with the above shape, it is easier to control the position and shape of the portion to be removed by etching, and a more complicated (complex) shape can be formed, as compared with the case of using the SOI wafer 20 ′. it can.

【００８４】なお、本実施形態では、第２の基板２０と
してエピウェハ２０”を利用しているが、エピウェハ２
０”の代わりに実施形態１で説明したＳＯＩウェハ２
０’を利用しても作製することもできる。Although the epi wafer 20 ″ is used as the second substrate 20 in this embodiment, the epi wafer 2
0 "instead of the SOI wafer 2 described in the first embodiment
It can also be produced by using 0 '.

【００８５】（実施形態５）本実施形態の半導体加速度
センサの基本構成は実施形態４と略同じであって、図２
０に示すように、付加重り部２４の厚さを第２の基板２
０の厚さ、つまり、支持部２５の厚さよりも薄くしてあ
る点に特徴がある。なお、実施形態４と同様の構成要素
には同一の符号を付して説明を省略する。(Fifth Embodiment) The semiconductor acceleration sensor according to the present embodiment has substantially the same basic configuration as that of the fourth embodiment.
0, the thickness of the additional weight portion 24 is set to the second substrate 2
It is characterized in that it has a thickness of 0, that is, thinner than the thickness of the support portion 25. The same components as those in the fourth embodiment are designated by the same reference numerals and the description thereof will be omitted.

【００８６】しかして、本実施形態では、付加重り部２
４の厚さが支持部２５の厚さよりも薄く形成されている
ことにより、下部キャップ４０に実施形態４のような凹
所４０ａを形成しなくても、付加重り部２４と下部キャ
ップ４０との間にギャップを設けることができるので、
下部キャップ４０に凹所４０ａを形成する加工が不要と
なり、製造コストを低減することができる。Therefore, in the present embodiment, the additional weight portion 2
Since the thickness of 4 is thinner than the thickness of the supporting portion 25, the additional weight portion 24 and the lower cap 40 can be formed without forming the recess 40a in the lower cap 40 as in the fourth embodiment. Since there can be a gap between them,
The process of forming the recess 40a in the lower cap 40 is not necessary, and the manufacturing cost can be reduced.

【００８７】また、下部キャップ４０に凹所４０ａを形
成する必要がないので、実施形態４で説明したエピウェ
ハ２０”とガラス基板４０’との接合時（図１９（ａ）
参照）のパターン合わせをする必要がなくなるので、チ
ップ設計において当該接合の合わせ余裕を考慮する必要
がなくなり、チップサイズを小さくすることができ、製
造コストを低減することができる。Further, since it is not necessary to form the recess 40a in the lower cap 40, at the time of bonding the epi-wafer 20 "and the glass substrate 40 'described in Embodiment 4 (FIG. 19A).
Since it is not necessary to perform the pattern matching of (see), it is not necessary to consider the alignment margin of the junction in the chip design, the chip size can be reduced, and the manufacturing cost can be reduced.

【００８８】また、本実施形態では、第２の基板２０に
下部キャップ４０を接合しているが、第２の基板２０を
パッケージ（図示せず）に直接接着すれば、下部キャッ
プ４０が不要となり、２枚の基板１０，２０のみで半導
体加速度センサのセンサチップＡを作製することができ
るので、チップの製造コストを大幅に削減することがで
きる。Further, in the present embodiment, the lower cap 40 is joined to the second substrate 20, but if the second substrate 20 is directly bonded to the package (not shown), the lower cap 40 becomes unnecessary. Since the sensor chip A of the semiconductor acceleration sensor can be manufactured using only the two substrates 10 and 20, the chip manufacturing cost can be significantly reduced.

【００８９】本実施形態の半導体加速度センサの製造方
法は実施形態４と略同じであって、エピタキシャル層１
２３のうち付加重り部２４となる部分の厚さを他の部位
よりも薄くしておく点が相違するだけである。なお、本
実施形態では、第２の基板２０としてエピウェハ２０”
を利用しているが、エピウェハ２０”の代わりに実施形
態１で説明したＳＯＩウェハ２０’を利用しても作製す
ることもできる。The method of manufacturing the semiconductor acceleration sensor of this embodiment is substantially the same as that of the fourth embodiment.
The only difference is that the thickness of the portion that becomes the additional weight portion 24 of 23 is made thinner than other portions. In the present embodiment, the epi wafer 20 ″ is used as the second substrate 20.
However, the SOI wafer 20 ′ described in the first embodiment may be used instead of the epi-wafer 20 ″.

【００９０】（実施形態６）本実施形態の半導体加速度
センサの基本構成は実施形態４と略同じであって、図２
１に示すように、付加重り部２４および第２の基板２０
の支持部２５の一部の厚さを他の部位よりも薄くしてあ
る点に特徴がある。ここにおいて、支持部２５は、矩形
枠状に形成されているが、４片のうちの３片が薄く形成
されており、残りの１片のみを下部キャップ４０と接合
してある。なお、実施形態４と同様の構成要素には同一
の符号を付して説明を省略する。また、下部キャップ４
０を設けずに、第２の基板２０をパッケージ（図示せ
ず）に直接接着してもよい。(Sixth Embodiment) The semiconductor acceleration sensor according to the present embodiment has substantially the same basic structure as that of the fourth embodiment, and the structure shown in FIG.
As shown in FIG. 1, the additional weight portion 24 and the second substrate 20.
It is characterized in that a part of the support portion 25 is thinner than other portions. Here, the support portion 25 is formed in a rectangular frame shape, but three of the four pieces are thinly formed, and only the remaining one piece is joined to the lower cap 40. The same components as those in the fourth embodiment are designated by the same reference numerals and the description thereof will be omitted. Also, the lower cap 4
The second substrate 20 may be directly adhered to the package (not shown) without providing 0.

【００９１】しかして、本実施形態では、下部キャップ
４０（あるいはパッケージ）などの外部から半導体チッ
プ１の受ける応力を少なくすることができ、種々の特性
歪みを低減することができる。特に、感度温度特性、零
点温度特性、加速度に対する感度の非直線性を低減する
ことができる。Therefore, in this embodiment, the stress applied to the semiconductor chip 1 from the outside such as the lower cap 40 (or the package) can be reduced, and various characteristic distortions can be reduced. In particular, it is possible to reduce sensitivity temperature characteristics, zero-point temperature characteristics, and non-linearity of sensitivity to acceleration.

【００９２】本実施形態の半導体加速度センサの製造方
法は実施形態４と略同じであって、エピタキシャル層１
２３のうち付加重り部２４となる部分の厚さと、支持部
２５となる部分のうちの３片の厚さを薄くしておく点が
相違するだけである。なお、本実施形態では、第２の基
板２０としてエピウェハ２０”を利用しているが、エピ
ウェハ２０”の代わりに実施形態１で説明したＳＯＩウ
ェハ２０’を利用しても作製することもできる。The method of manufacturing the semiconductor acceleration sensor of this embodiment is substantially the same as that of the fourth embodiment.
The only difference is that the thickness of the portion that will be the additional weight portion 24 of 23 and the thickness of three pieces of the portion that will be the supporting portion 25 will be reduced. Although the epi wafer 20 ″ is used as the second substrate 20 in the present embodiment, the SOI wafer 20 ′ described in the first embodiment may be used instead of the epi wafer 20 ″ to manufacture the second wafer.

【００９３】ところで、上記各実施形態１〜６は、第２
の基板２０として、ＳＯＩウェハ２０’とエピウェハ２
０”とのどちらを利用しても作製することができる。By the way, in each of the above-described first to sixth embodiments, the second
As the substrate 20 of the SOI wafer 20 ′ and the epi wafer 2
It can be manufactured using either "0".

【００９４】[0094]

【発明の効果】請求項１の発明は、半導体基板からなる
第１の基板と、第１の基板に形成された重り部と、第１
の基板の主表面側に形成され一端が重り部に一体連結さ
れた撓み部と、第１の基板に形成され撓み部の他端が一
体連結され撓み部を介して重り部を揺動自在に支持する
支持部と、撓み部に形成され撓み部の変形を検出するセ
ンシング素子と、第１の基板の裏面側に接合された第２
の基板と、第２の基板から分離形成され上記重り部の裏
面側に接合された付加重り部とを備え、第１の基板の主
表面から裏面に向かう向きへの付加重り部の移動範囲を
付加重り部が第２の基板よりも進出しないように規制す
るストッパ部が第２の基板に設けられているので、重り
部の裏面側に付加重り部が接合されていることにより、
センサの感度を向上させることができ、また、第１の基
板の主表面から裏面に向かう向きへの付加重り部の移動
範囲を付加重り部が第２の基板よりも進出しないように
規制するストッパ部が第２の基板に設けられていること
により、従来のような下部キャップを不要とすることが
できてセンサチップの小型化を図ることができるという
効果がある。According to the invention of claim 1, a first substrate made of a semiconductor substrate, a weight portion formed on the first substrate, and a first substrate are provided.
The flexible portion formed on the main surface side of the substrate of which one end is integrally connected to the weight portion, and the other end of the flexible portion formed of the first substrate are integrally connected, and the weight portion is swingable through the flexible portion. A supporting portion for supporting, a sensing element formed in the bending portion for detecting deformation of the bending portion, and a second portion joined to the back surface side of the first substrate.
And the additional weight portion separately formed from the second substrate and joined to the back surface side of the weight portion, the moving range of the additional weight portion in the direction from the main surface of the first substrate to the back surface is Since the second substrate is provided with the stopper portion that restricts the additional weight portion so as not to advance beyond the second substrate, the additional weight portion is joined to the back surface side of the weight portion,
A stopper that can improve the sensitivity of the sensor and that restricts the movement range of the additional weight portion in the direction from the main surface to the back surface of the first substrate so that the additional weight portion does not advance further than the second substrate. Since the portion is provided on the second substrate, there is an effect that the lower cap as in the related art can be eliminated and the sensor chip can be downsized.

【００９５】請求項２の発明は、請求項１の発明におい
て、上記ストッパ部は、付加重り部における第１の基板
との接合面と反対側の面を覆うように形成されているの
で、第２の基板をパッケージと接着する場合に、第２の
基板とパッケージとを接着する部分の面積を大きくする
ことができるという効果がある。According to a second aspect of the present invention, in the first aspect of the invention, the stopper portion is formed so as to cover the surface of the additional weight portion opposite to the joint surface with the first substrate. When the second substrate and the package are adhered, there is an effect that the area of the portion where the second substrate and the package are adhered can be increased.

【００９６】請求項３の発明は、半導体基板からなる第
１の基板と、第１の基板に形成された重り部と、第１の
基板の主表面側に形成され一端が重り部に一体連結され
た撓み部と、第１の基板に形成され撓み部の他端が一体
連結され撓み部を介して重り部を揺動自在に支持する支
持部と、撓み部に形成され撓み部の変形を検出するセン
シング素子と、第１の基板の裏面側に接合された半導体
基板からなる第２の基板と、第２の基板から分離形成さ
れ上記重り部の裏面側に接合された付加重り部とを備
え、第１の基板の裏面から主表面に向かう向きへの付加
重り部の移動範囲を規制するストッパ部が第２の基板に
設けられているので、重り部の裏面側に付加重り部が接
合されていることにより、センサの感度を向上させるこ
とができ、また、第１の基板の裏面から主表面に向かう
向きへの付加重り部の移動範囲を規制するストッパ部が
第２の基板に設けられていることにより、従来のような
上部キャップを不要とすることができてセンサチップの
小型化を図ることができるという効果がある。According to a third aspect of the present invention, a first substrate made of a semiconductor substrate, a weight portion formed on the first substrate, and one end formed on the main surface side of the first substrate are integrally connected to the weight portion. And a supporting portion formed on the first substrate, the other end of the bending portion being integrally connected to support the weight portion swingably through the bending portion, and the bending portion formed on the bending portion to prevent deformation of the bending portion. A sensing element for detecting, a second substrate made of a semiconductor substrate joined to the back surface side of the first substrate, and an additional weight portion separated from the second substrate and joined to the back surface side of the weight portion are provided. Since the second substrate is provided with the stopper portion for restricting the movement range of the additional weight portion in the direction from the back surface of the first substrate toward the main surface, the additional weight portion is joined to the back surface side of the weight portion. The sensitivity of the sensor can be improved by Since the second substrate is provided with the stopper portion for restricting the moving range of the additional weight portion in the direction from the back surface of the substrate to the main surface, the conventional upper cap can be eliminated. There is an effect that the sensor chip can be downsized.

【００９７】請求項４の発明は、請求項３の発明におい
て、第２の基板は、第１の基板の主表面から裏面へ向か
う向きへの付加重り部の移動範囲を規制する凸部が形成
されているので、第２の基板に形成された凸部によっ
て、第１の基板の主表面から裏面へ向かう向きへの付加
重り部の移動範囲を規制することができるという効果が
ある。According to a fourth aspect of the present invention, in the third aspect of the present invention, the second substrate is formed with a convex portion that regulates the moving range of the additional weight portion in the direction from the main surface to the back surface of the first substrate. Therefore, there is an effect that the moving range of the additional weight portion in the direction from the main surface to the back surface of the first substrate can be regulated by the convex portion formed on the second substrate.

【００９８】請求項５の発明は、請求項４の発明におい
て、上記付加重り部の厚さは、第２の基板の厚さよりも
薄いので、従来のような下部キャップを不要とすること
ができてセンサチップの小型化および低コスト化を図る
ことができるという効果がある。According to a fifth aspect of the invention, in the invention of the fourth aspect, since the thickness of the additional weight portion is smaller than the thickness of the second substrate, it is possible to eliminate the conventional lower cap. As a result, the sensor chip can be downsized and the cost can be reduced.

【００９９】請求項６の発明は、請求項５の発明におい
て、第２の基板は、第１の基板との接合面と反対側の面
をエッチング加工することによって、第２の基板の一部
の厚みを第２の基板の他の部位よりも薄くしてあるの
で、第２の基板をパッケージに接着した場合にセンサチ
ップがパッケージから受ける応力を少なくすることがで
き、感度温度特性、零点温度特性の歪みや加速度に対す
る感度の非直線性を低減することができるという効果が
ある。According to a sixth aspect of the present invention, in the fifth aspect of the invention, the second substrate is part of the second substrate by etching the surface opposite to the bonding surface with the first substrate. Is thinner than the other parts of the second substrate, it is possible to reduce the stress that the sensor chip receives from the package when the second substrate is bonded to the package. There is an effect that it is possible to reduce distortion of characteristics and non-linearity of sensitivity to acceleration.

【０１００】請求項７の発明は、請求項１ないし請求項
６のいずれかに記載の半導体加速度センサの製造方法で
あって、上記第２の基板として厚み方向の中間に酸化膜
が形成され主表面側に活性層が形成されたＳＯＩ基板を
用い、第１の基板の裏面側と第２の基板の裏面側とを接
合した後、上記活性層の一部をエッチングすることによ
り上記酸化膜に達する孔を形成し、該孔を通して上記酸
化膜の一部をエッチング除去することにより上記ストッ
パ部を形成するので、小型で高感度の半導体加速度セン
サを提供することができるという効果がある。A seventh aspect of the present invention is the method of manufacturing a semiconductor acceleration sensor according to any one of the first to sixth aspects, wherein an oxide film is formed in the middle in the thickness direction as the second substrate. Using an SOI substrate having an active layer formed on the front surface side, after bonding the back surface side of the first substrate and the back surface side of the second substrate, a part of the active layer is etched to form the oxide film. Since the stopper portion is formed by forming the reaching hole and etching away a part of the oxide film through the hole, it is possible to provide a small and highly sensitive semiconductor acceleration sensor.

【０１０１】請求項８の発明は、請求項１ないし請求項
６のいずれかに記載の半導体加速度センサの製造方法で
あって、上記第２の基板として厚み方向の主表面側にエ
ピタキシャル層が形成され且つ上記厚み方向においてエ
ピタキシャル層の成長界面近傍で成長界面よりも裏面側
に高濃度不純物拡散層からなる埋込層が形成された基板
を用い、第１の基板の裏面側と第２の基板の裏面側とを
接合した後、上記エピタキシャル層の一部をエッチング
することにより上記埋込層に達する孔を形成し、該孔を
通して上記埋込層をエッチング除去することにより上記
ストッパ部を形成するので、小型で高感度の半導体加速
度センサを提供することができるという効果がある。ま
た、上記埋込層のパターンをあらかじめ所望のパターン
に形成しておくことができるので、請求項７の発明に比
べて、第１の基板と第２の基板とを接合した後にエッチ
ングする部分の位置および形状を制御しやすく、より複
雑な形状のストッパ部を形成することができるという効
果がある。The invention of claim 8 is the method for manufacturing a semiconductor acceleration sensor according to any one of claims 1 to 6, wherein an epitaxial layer is formed on the main surface side in the thickness direction as the second substrate. And a buried layer composed of a high-concentration impurity diffusion layer is formed near the growth interface of the epitaxial layer in the thickness direction on the back side of the growth interface, and the back side of the first substrate and the second substrate are used. After bonding with the back surface side of the substrate, a part of the epitaxial layer is etched to form a hole reaching the embedded layer, and the embedded layer is etched and removed through the hole to form the stopper portion. Therefore, there is an effect that a small-sized and highly sensitive semiconductor acceleration sensor can be provided. In addition, since the pattern of the buried layer can be formed in a desired pattern in advance, compared with the invention of claim 7, a portion to be etched after the first substrate and the second substrate are bonded to each other is formed. There is an effect that the position and shape can be easily controlled, and a stopper portion having a more complicated shape can be formed.

【図面の簡単な説明】[Brief description of drawings]

【図１】実施形態１を示す概略断面図である。FIG. 1 is a schematic cross-sectional view showing a first embodiment.

【図２】同上の要部概略平面図である。FIG. 2 is a schematic plan view of an essential part of the above.

【図３】同上の製造方法を説明するための主要工程断面
図である。FIG. 3 is a cross-sectional view of main steps for explaining the above manufacturing method.

【図４】同上の製造方法を説明するための主要工程断面
図である。FIG. 4 is a cross-sectional view of main steps for explaining the above manufacturing method.

【図５】同上の製造方法を説明するための主要工程断面
図である。FIG. 5 is a cross-sectional view of main steps for explaining the above manufacturing method.

【図６】同上の製造方法を説明するための主要工程断面
図である。FIG. 6 is a cross-sectional view of main steps for explaining the above manufacturing method.

【図７】同上の他の構成例の概略断面図である。FIG. 7 is a schematic cross-sectional view of another configuration example of the above.

【図８】同上の他の構成例の要部概略平面図である。FIG. 8 is a schematic plan view of a main part of another configuration example of the above.

【図９】実施形態２を示す概略断面図である。FIG. 9 is a schematic cross-sectional view showing a second embodiment.

【図１０】実施形態３を示す概略断面図である。FIG. 10 is a schematic cross-sectional view showing a third embodiment.

【図１１】同上の製造方法を説明するための主要工程断
面図である。FIG. 11 is a cross-sectional view of main steps for explaining the above manufacturing method.

【図１２】同上の製造方法を説明するための主要工程断
面図である。FIG. 12 is a cross-sectional view of main steps for explaining the above manufacturing method.

【図１３】同上の製造方法を説明するための主要工程断
面図である。FIG. 13 is a sectional view of a main step for explaining the manufacturing method of the above.

【図１４】同上の製造方法を説明するための主要工程断
面図である。FIG. 14 is a cross-sectional view of main steps for explaining the above manufacturing method.

【図１５】実施形態４を示す概略断面図である。FIG. 15 is a schematic cross-sectional view showing a fourth embodiment.

【図１６】同上の製造方法を説明するための主要工程断
面図である。FIG. 16 is a cross-sectional view of main steps for explaining the above manufacturing method.

【図１７】同上の製造方法を説明するための主要工程断
面図である。FIG. 17 is a cross-sectional view of main steps for explaining the above manufacturing method.

【図１８】同上の製造方法を説明するための主要工程断
面図である。FIG. 18 is a cross-sectional view of main steps for explaining the above manufacturing method.

【図１９】同上の製造方法を説明するための主要工程断
面図である。FIG. 19 is a cross-sectional view of main steps for explaining the above manufacturing method.

【図２０】実施形態５を示す概略断面図である。FIG. 20 is a schematic sectional view showing a fifth embodiment.

【図２１】実施形態６を示す概略断面図である。FIG. 21 is a schematic cross-sectional view showing Embodiment 6.

【図２２】従来例を示す概略断面図である。FIG. 22 is a schematic cross-sectional view showing a conventional example.

【図２３】同上の製造方法を説明するための主要工程断
面図である。FIG. 23 is a sectional view of a main step for explaining the manufacturing method of the above.

【図２４】同上の製造方法を説明するための主要工程断
面図である。FIG. 24 is a main step sectional view for explaining the manufacturing method for the above.

【図２５】同上の製造方法を説明するための概略斜視図
である。FIG. 25 is a schematic perspective view for explaining the manufacturing method of the above.

【図２６】他の従来例を示す概略断面図である。FIG. 26 is a schematic cross-sectional view showing another conventional example.

【符号の説明】[Explanation of symbols]

１ 半導体チップ １０ 第１の基板 １１ 撓み部 １２ 重り部 １４ ピエゾ抵抗 １３ 支持部 ２０ 第２の基板 ２４ 付加重り部 ２６ ストッパ部 ３０ 上部キャップ Ａ センサチップ 1 semiconductor chip 10 First substrate 11 Flexible part 12 Weight 14 Piezoresistor 13 Support 20 Second substrate 24 Additional weight section 26 Stopper 30 upper cap A sensor chip

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01P 15/12 H01L 29/84 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) G01P 15/12 H01L 29/84

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 半導体基板からなる第１の基板と、第１
の基板に形成された重り部と、第１の基板の主表面側に
形成され一端が重り部に一体連結された撓み部と、第１
の基板に形成され撓み部の他端が一体連結され撓み部を
介して重り部を揺動自在に支持する支持部と、撓み部に
形成され撓み部の変形を検出するセンシング素子と、第
１の基板の裏面側に接合された第２の基板と、第２の基
板から分離形成され上記重り部の裏面側に接合された付
加重り部とを備え、第１の基板の主表面から裏面に向か
う向きへの付加重り部の移動範囲を付加重り部が第２の
基板よりも進出しないように規制するストッパ部が第２
の基板に設けられてなることを特徴とする半導体加速度
センサ。1. A first substrate made of a semiconductor substrate, and a first substrate.
A weight portion formed on the first substrate, a bending portion formed on the main surface side of the first substrate and having one end integrally connected to the weight portion,
A support portion formed on the base plate of the flexible body, the other end of the flexible portion being integrally connected to support the weight portion swingably through the flexible portion; a sensing element formed on the flexible portion for detecting deformation of the flexible portion; A second substrate joined to the back side of the first substrate, and an additional weight portion formed separately from the second substrate and joined to the back side of the weight portion, from the main surface of the first substrate to the back surface. The second stopper is provided to limit the range of movement of the additional weight portion in the facing direction so that the additional weight portion does not advance beyond the second substrate.
A semiconductor acceleration sensor, which is provided on a substrate of. 【請求項２】 上記ストッパ部は、付加重り部における
第１の基板との接合面と反対側の面を覆うように形成さ
れてなることを特徴とする請求項１記載の半導体加速度
センサ。2. The semiconductor acceleration sensor according to claim 1, wherein the stopper portion is formed so as to cover a surface of the additional weight portion on a side opposite to a joint surface with the first substrate. 【請求項３】 半導体基板からなる第１の基板と、第１
の基板に形成された重り部と、第１の基板の主表面側に
形成され一端が重り部に一体連結された撓み部と、第１
の基板に形成され撓み部の他端が一体連結され撓み部を
介して重り部を揺動自在に支持する支持部と、撓み部に
形成され撓み部の変形を検出するセンシング素子と、第
１の基板の裏面側に接合された半導体基板からなる第２
の基板と、第２の基板から分離形成され上記重り部の裏
面側に接合された付加重り部とを備え、第１の基板の裏
面から主表面に向かう向きへの付加重り部の移動範囲を
規制するストッパ部が第２の基板に設けられてなること
を特徴とする半導体加速度センサ。3. A first substrate made of a semiconductor substrate, and a first substrate.
A weight portion formed on the first substrate, a bending portion formed on the main surface side of the first substrate and having one end integrally connected to the weight portion,
A support portion formed on the base plate of the flexible body, the other end of the flexible portion being integrally connected to support the weight portion swingably through the flexible portion; a sensing element formed on the flexible portion for detecting deformation of the flexible portion; A second semiconductor substrate bonded to the back side of the second substrate
And the additional weight portion formed separately from the second substrate and joined to the back surface side of the weight portion, the moving range of the additional weight portion in the direction from the back surface of the first substrate toward the main surface is A semiconductor acceleration sensor, wherein a stopper portion for restricting is provided on the second substrate. 【請求項４】 第２の基板は、第１の基板の主表面から
裏面へ向かう向きへの付加重り部の移動範囲を規制する
凸部が形成されてなることを特徴とする請求項３記載の
半導体加速度センサ。4. The second substrate is formed with a convex portion that regulates a range of movement of the additional weight portion in a direction from the main surface of the first substrate toward the back surface of the first substrate. Semiconductor acceleration sensor. 【請求項５】 付加重り部の厚さは、第２の基板の厚さ
よりも薄いことを特徴とする請求項４記載の半導体加速
度センサ。5. The semiconductor acceleration sensor according to claim 4, wherein the thickness of the additional weight portion is smaller than the thickness of the second substrate. 【請求項６】 第２の基板は、第１の基板との接合面と
反対側の面をエッチング加工することによって、第２の
基板の一部の厚みを第２の基板の他の部位よりも薄くし
てあることを特徴とする請求項５記載の半導体加速度セ
ンサ。6. The second substrate is formed by etching the surface opposite to the surface to be joined to the first substrate so that the thickness of a part of the second substrate is smaller than that of the other parts of the second substrate. 6. The semiconductor acceleration sensor according to claim 5, wherein the semiconductor acceleration sensor is also thin. 【請求項７】 請求項１ないし請求項６のいずれかに記
載の半導体加速度センサの製造方法であって、上記第２
の基板として厚み方向の中間に酸化膜が形成され主表面
側に活性層が形成されたＳＯＩ基板を用い、第１の基板
の裏面側と第２の基板の裏面側とを接合した後、上記活
性層の一部をエッチングすることにより上記酸化膜に達
する孔を形成し、該孔を通して上記酸化膜の一部をエッ
チング除去することにより上記ストッパ部を形成するこ
とを特徴とする半導体加速度センサの製造方法。7. The method of manufacturing a semiconductor acceleration sensor according to claim 1, wherein the second acceleration
As an SOI substrate having an oxide film formed in the middle in the thickness direction and an active layer formed on the main surface side as the substrate of No. 1, after bonding the back surface side of the first substrate and the back surface side of the second substrate, A part of the active layer is etched to form a hole reaching the oxide film, and a part of the oxide film is removed by etching through the hole to form the stopper part. Production method. 【請求項８】 請求項１ないし請求項６のいずれかに記
載の半導体加速度センサの製造方法であって、上記第２
の基板として厚み方向の主表面側にエピタキシャル層が
形成され且つ上記厚み方向においてエピタキシャル層の
成長界面近傍で成長界面よりも裏面側に高濃度不純物拡
散層からなる埋込層が形成された基板を用い、第１の基
板の裏面側と第２の基板の裏面側とを接合した後、上記
エピタキシャル層の一部をエッチングすることにより上
記埋込層に達する孔を形成し、該孔を通して上記埋込層
をエッチング除去することにより上記ストッパ部を形成
することを特徴とする半導体加速度センサの製造方法。8. A method of manufacturing a semiconductor acceleration sensor according to claim 1, wherein the second acceleration
A substrate having an epitaxial layer formed on the main surface side in the thickness direction and a buried layer formed of a high-concentration impurity diffusion layer on the back surface side of the growth interface near the growth interface of the epitaxial layer in the thickness direction. After bonding the back surface side of the first substrate and the back surface side of the second substrate, a hole reaching the embedded layer is formed by etching a part of the epitaxial layer, and the embedded layer is passed through the hole. A method for manufacturing a semiconductor acceleration sensor, characterized in that the stopper portion is formed by etching away the embedded layer.
JP03648799A 1999-02-15 1999-02-15 Semiconductor acceleration sensor and method of manufacturing the same Expired - Fee Related JP3392069B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03648799A JP3392069B2 (en) 1999-02-15 1999-02-15 Semiconductor acceleration sensor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03648799A JP3392069B2 (en) 1999-02-15 1999-02-15 Semiconductor acceleration sensor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2000235044A JP2000235044A (en) 2000-08-29
JP3392069B2 true JP3392069B2 (en) 2003-03-31

Family

ID=12471191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03648799A Expired - Fee Related JP3392069B2 (en) 1999-02-15 1999-02-15 Semiconductor acceleration sensor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3392069B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005193B2 (en) * 2003-04-29 2006-02-28 Motorola, Inc. Method of adding mass to MEMS structures
JP4889974B2 (en) 2005-08-01 2012-03-07 新光電気工業株式会社 Electronic component mounting structure and manufacturing method thereof
US8304275B2 (en) * 2010-08-31 2012-11-06 Freescale Semiconductor, Inc. MEMS device assembly and method of packaging same

Also Published As

Publication number Publication date
JP2000235044A (en) 2000-08-29

Similar Documents

Publication Publication Date Title
US5831162A (en) Silicon micromachined motion sensor and method of making
US8776602B2 (en) Acceleration sensor, semiconductor device and method of manufacturing semiconductor device
JP2001203371A (en) Micromechanical device
JP3392069B2 (en) Semiconductor acceleration sensor and method of manufacturing the same
JP2822486B2 (en) Strain-sensitive sensor and method of manufacturing the same
JP2000155030A (en) Manufacture of angular velocity sensor
US7179668B2 (en) Technique for manufacturing silicon structures
JP3690056B2 (en) Manufacturing method of sensor chip of semiconductor pressure sensor
JP3290047B2 (en) Acceleration sensor and method of manufacturing the same
JP3173256B2 (en) Semiconductor acceleration sensor and method of manufacturing the same
JP2600393B2 (en) Manufacturing method of semiconductor acceleration sensor
JPH05340957A (en) Semiconductor sensor and manufacture thereof
JP3399164B2 (en) Acceleration sensor and method of manufacturing the same
JP2001044449A (en) Force detection sensor and manufacture of force detection sensor
JP2833257B2 (en) Semiconductor acceleration sensor
JPH10239345A (en) Semiconductor sensor
JP2600422B2 (en) Manufacturing method of semiconductor acceleration sensor
JP6784565B2 (en) Semiconductor sensor and its manufacturing method
JPH0797644B2 (en) Semiconductor acceleration sensor and manufacturing method thereof
JP2006064532A (en) Semiconductor acceleration sensor
JPH06331471A (en) Semiconductor pressure sensor
JPH09126922A (en) Pressure sensor
JP2001116637A (en) Semiconductor pressure sensor
JP4277343B2 (en) Method for manufacturing acceleration sensor
JP3318743B2 (en) Acceleration sensor and method of manufacturing the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130124

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130124

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees