JP3391306B2 - Replica signal generator for digital communication - Google Patents
Replica signal generator for digital communicationInfo
- Publication number
- JP3391306B2 JP3391306B2 JP22932699A JP22932699A JP3391306B2 JP 3391306 B2 JP3391306 B2 JP 3391306B2 JP 22932699 A JP22932699 A JP 22932699A JP 22932699 A JP22932699 A JP 22932699A JP 3391306 B2 JP3391306 B2 JP 3391306B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- replica
- generator
- replica signal
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、伝送路歪みを除去
するデジタル通信用のレプリカ信号生成器に関し、特
に、小規模な回路で最小パスメトリック履歴情報を生成
する際に使用する受信信号レプリカ信号を生成するデジ
タル通信用のレプリカ信号生成器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a replica signal generator for digital communication that removes transmission line distortion, and more particularly to a received signal replica signal used when generating minimum path metric history information in a small circuit. The present invention relates to a replica signal generator for digital communication that generates a signal.
【０００２】[0002]
【従来の技術】従来、デジタル通信用のレプリカ信号生
成器は一般的に、デジタル信号を用いて伝送を行う通信
システムにおいて、伝送路歪を除去する機器に適用され
る。デジタル伝送を行うデジタル通信用のレプリカ信号
生成器が用いられる伝送路歪を除去する装置として、ビ
タビアルゴリズムによる信号系列推定器があげられる。
これは、実際に受信された信号と、受信された可能性の
ある信号とを比較し、最も尤もらしいものを選択するこ
とを繰り返し行い、結果として伝送された信号系列の推
定を行う方式である。この実際に受信された信号との比
較に用いる送信された可能性のある信号を、受信信号の
レプリカ信号という。2. Description of the Related Art Conventionally, a replica signal generator for digital communication is generally applied to a device for removing transmission path distortion in a communication system for transmitting using a digital signal. A signal sequence estimator based on the Viterbi algorithm is an example of a device that removes transmission path distortion using a replica signal generator for digital communication that performs digital transmission.
This is a method of comparing the actually received signal with a signal that may have been received, repeatedly selecting the most likely signal, and estimating the signal sequence transmitted as a result. . A signal that may have been transmitted and that is used for comparison with the actually received signal is called a replica signal of the received signal.
【０００３】従来では、例えば、受信信号レプリカを生
成するために、まず伝送路のインパルス応答を求め、そ
のインパルス応答と送信信号との畳み込み演算で、送信
信号が伝送路歪を受けた元の信号を求め、レプリカ信号
として使用するという方法を使用している。また、伝送
路のインパルス応答は、データ伝送の開始前のプリアン
ブル期間中に、自己相関の高いビット列を送信し、受信
側では予め送信された信号と同じビット列をメモリ上に
記憶しておき、受信された信号とメモリ上の信号との相
関を求め、インパルス応答として使用できる。Conventionally, for example, in order to generate a received signal replica, first, an impulse response of a transmission line is obtained, and a convolution operation of the impulse response and the transmission signal is performed, so that the transmission signal is an original signal in which the transmission line is distorted Is used and used as a replica signal. The impulse response of the transmission path is such that a bit string with high autocorrelation is transmitted during the preamble period before the start of data transmission, and the same bit string as the signal previously transmitted is stored in the memory on the receiving side and received. The correlation between the generated signal and the signal on the memory is obtained and can be used as an impulse response.
【０００４】従来技術による伝送路推定を行う信号系列
推定器の構成例を図１０に示す。本従来例１において、
信号系列推定器６５では、伝送路歪みを大きく受けた受
信信号の推定を行う。この推定に必要となるのは、受信
信号のレプリカ信号である。このレプリカ信号と、実際
に受信された信号との比較を行い、最小パスメトリック
を求めることで、受信信号の信号系列推定が行われる。FIG. 10 shows a configuration example of a signal sequence estimator for estimating a transmission path according to the prior art. In the conventional example 1,
The signal sequence estimator 65 estimates the received signal that has been greatly affected by the transmission path distortion. What is required for this estimation is a replica signal of the received signal. The signal sequence of the received signal is estimated by comparing this replica signal with the actually received signal and obtaining the minimum path metric.
【０００５】信号系列推定器６５で用いる受信信号のレ
プリカ信号は、インパルス応答推定器６３の出力を元
に、レプリカ生成器６４で生成される。まず、インパル
ス応答推定器６３では、受信信号系列のプリアンブル部
分に含まれる既知のＰＮ符号の受信信号系列と、予め内
部で用意されていたＰＮ符号との相関を求め、この結果
が伝送路のインパルス応答として出力される。The replica signal of the received signal used in the signal sequence estimator 65 is generated in the replica generator 64 based on the output of the impulse response estimator 63. First, the impulse response estimator 63 obtains the correlation between the received signal sequence of the known PN code included in the preamble part of the received signal sequence and the PN code prepared internally beforehand, and the result is the impulse of the transmission path. It is output as a response.
【０００６】レプリカ生成器６４では、上記インパルス
応答と、送信信号パターンとの畳み込み演算から、受信
信号のレプリカ信号を生成し、信号系列推定器６５へ出
力する。切り替え器６２は、プリアンブルを受信してい
る間は、受信信号をインパルス応答推定器６３へ入力
し、データの受信が始まったら信号系列推定器６５へと
切り替える働きをする。The replica generator 64 generates a replica signal of the received signal from the convolution operation of the impulse response and the transmission signal pattern, and outputs it to the signal sequence estimator 65. The switch 62 functions to input the received signal to the impulse response estimator 63 while receiving the preamble, and to switch to the signal sequence estimator 65 when the reception of data starts.
【０００７】図１１は、従来のレプリカ生成器６４の構
成例を示す図である。レプリカ生成器６４は、インパル
ス応答の入力端子７１、送信信号パターン発生器７２、
畳み込み演算器７４、出力端子７３から成る。ここで、
レプリカ生成器６４で必要となる畳み込み演算回路につ
いて、図１２を用いて説明する。伝送路歪のインパルス
応答が（ｈ０，ｈ１，ｈ２）の３シンボルにわたってお
り、変調方式がＢＰＳＫ（binary phase shift keying/
バイナリー相偏移変調）だと仮定する。また、ここでｘ
ｎ，ｘｎ−１，ｘｎ−２は、それぞれ時刻ｎ，ｎ−１，
ｎ−２に送信された送信シンボルを表す。FIG. 11 is a diagram showing a configuration example of a conventional replica generator 64. The replica generator 64 includes an impulse response input terminal 71, a transmission signal pattern generator 72,
It is composed of a convolution calculator 74 and an output terminal 73. here,
The convolution operation circuit required in the replica generator 64 will be described with reference to FIG. The impulse response of the channel distortion extends over 3 symbols (h0, h1, h2), and the modulation method is BPSK (binary phase shift keying /
Binary phase shift keying). Also, here x
n, xn-1, and xn-2 are times n, n-1, and n, respectively.
It represents the transmitted symbol transmitted in n-2.
【０００８】これらの条件下での受信信号ｒｎは、図１
２に示すとおり、ｈ（ｔ）とｘ（ｔ）の畳み込み演算で
与えられる。さらに、この場合の送信信号パターンは、
図１３に示すように、８通り存在する。これら８通りの
信号パターンについて、対応する受信信号のレプリカ信
号ｒを生成するためには、図１２に示すような畳み込み
演算器７４が図１１に示すように８個必要となる。The received signal rn under these conditions is shown in FIG.
As shown in 2, it is given by the convolution operation of h (t) and x (t). Furthermore, the transmitted signal pattern in this case is
As shown in FIG. 13, there are eight types. In order to generate the replica signal r of the corresponding received signal for these eight signal patterns, eight convolution calculators 74 as shown in FIG. 12 are required as shown in FIG.
【０００９】本発明と技術分野が類似する従来例２の特
開平５−６３６０５号公報の「適応型最尤系列推定受信
器」では、プリアンブルを用いて受信信号レプリカを生
成し、かつステップサイズを大きく設定し、適応型トラ
ンスバーサルフィルタのタップ係数すなわち通信路イン
パルスレスポンス推定値の追従速度を上げている。この
ことによって、変動の速い通信路特性への追従を可能と
している。In the "adaptive maximum likelihood sequence estimation receiver" of Japanese Patent Laid-Open No. 5-63605 of the prior art 2 which is similar in technical field to the present invention, a received signal replica is generated using a preamble and the step size is set. By setting a large value, the tap coefficient of the adaptive transversal filter, that is, the tracking speed of the communication path impulse response estimated value is increased. As a result, it is possible to follow the characteristics of a communication path that changes rapidly.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、上記従
来の技術のレプリカ生成方式では、受信信号のインパル
ス応答生成とレプリカ生成の両方において畳み込み演算
が必要であり、回路規模が大きくなる問題点がある。However, the above-described conventional replica generation method has a problem that the convolution operation is required for both the impulse response generation and the replica generation of the received signal, and the circuit scale becomes large.
【００１１】また、上に示したようなレプリカ生成器６
４の回路構成では、より拡いインパルス応答に対応する
ためには、畳み込み演算回路の入力ｈ（ｔ）のシンボル
数を増やす必要がある。この結果、単に入力が増えるだ
けでなく演算回路そのものも２のべき乗で増えていく。Also, the replica generator 6 as shown above.
In the circuit configuration of No. 4, it is necessary to increase the number of symbols of the input h (t) of the convolution operation circuit in order to cope with a wider impulse response. As a result, not only the number of inputs increases, but also the number of arithmetic circuits increases by a power of 2.
【００１２】さらに、レプリカ信号そのものの精度を上
げるために１シンボル辺りのビット数を増やそうとする
と、インパルス応答生成の時点まで遡って精度の向上を
図る必要がある。このために、さらに大規模な回路が必
要となる。Further, if it is attempted to increase the number of bits per symbol in order to improve the accuracy of the replica signal itself, it is necessary to improve the accuracy by going back to the time of impulse response generation. This requires a larger scale circuit.
【００１３】ここで、レプリカ生成器６４の中で、全て
の送信パターンについて同時にレプリカを求めずに、イ
ンパルス応答と畳み込む送信パターンを一つずつ順番に
発生させ、順次レプリカ信号を求める方法を用いること
で、畳み込み演算回路を削減する方法が考えられる。し
かし、この方法では、高速伝送時にレプリカ生成のため
の処理時間が大幅に増大することとなり、高速度処理の
観点からは好ましくない問題を伴う。Here, in the replica generator 64, a method of sequentially generating impulse responses and convolutional transmission patterns one by one without sequentially obtaining replicas for all transmission patterns and sequentially obtaining replica signals is used. Then, a method of reducing the convolution operation circuit can be considered. However, this method significantly increases the processing time for replica generation during high-speed transmission, which is not preferable from the viewpoint of high-speed processing.
【００１４】本発明は、伝送路歪みを大きく受けた受信
信号をビタビアルゴリズムを用いて小規模な回路構成で
受信信号レプリカを精度良く求め得る、デジタル通信用
のレプリカ信号生成器を提供することを目的とする。An object of the present invention is to provide a replica signal generator for digital communication, which can accurately obtain a received signal replica with a small-scale circuit configuration by using a Viterbi algorithm for a received signal that has been greatly affected by transmission path distortion. To aim.
【００１５】[0015]
【課題を解決するための手段】かかる目的を達成するた
め、請求項１記載の発明のデジタル通信用のレプリカ信
号生成器は、送信側から送信された、レプリカ信号生成
に必要な信号系列推定用の信号を受信しレプリカ信号と
して記憶する記憶手段と、レプリカ信号と受信信号とに
基づきビタビアルゴリズムを用いて信号推定を行う信号
系列推定手段と、を有することを特徴とする。In order to achieve the above object, a replica signal generator for digital communication according to a first aspect of the present invention is a replica signal generator transmitted from a transmitting side.
Received the signal for signal sequence estimation necessary for
And a signal sequence estimating means for performing signal estimation using the Viterbi algorithm based on the replica signal and the received signal.
【００１６】請求項２記載の発明は、請求項１記載のデ
ジタル通信用のレプリカ信号生成器において、受信した
信号系列のプリアンブル部を直接記憶手段に記憶してそ
のまま使用し、あるいは受信シンボルの反転操作を行っ
た後にレプリカ信号として使用することを特徴とする。According to a second aspect of the invention, in the replica signal generator for digital communication according to the first aspect, the preamble portion of the received signal sequence is directly stored in the storage means and used as it is, or the received symbol is inverted. It is characterized in that it is used as a replica signal after the operation.
【００１７】請求項３記載の発明は、請求項１または２
記載のデジタル通信用のレプリカ信号生成器において、
さらに、レプリカ信号を用いて他のレプリカ信号を生成
するレプリカ信号生成手段を有することを特徴とする。The invention according to claim 3 is the invention according to claim 1 or 2.
In the replica signal generator for digital communication described,
Further, it is characterized by having a replica signal generating means for generating another replica signal using the replica signal.
【００１８】請求項４記載の発明は、送信側から送信さ
れた、レプリカ信号生成に必要な信号系列推定用の信号
を受信し所定時間遅延させる遅延素子と、遅延素子から
出力される信号を信号系列推定用のレプリカ信号として
記憶する記憶素子と、信号系列推定用のレプリカ信号と
受信信号とに基づきビタビアルゴリズムを用いて信号推
定を行う信号系列推定器とを有し、伝送路歪みによる歪
みを受けた受信信号の伝送路歪みを除去したデジタル信
号を推定して出力することを特徴とする。The invention according to claim 4 is transmitted from the transmitting side.
Signal for signal sequence estimation necessary for replica signal generation
A delay element for receiving and delaying for a predetermined time, a storage element for storing the signal output from the delay element as a replica signal for signal sequence estimation, and a Viterbi algorithm based on the replica signal for signal sequence estimation and the received signal. And a signal sequence estimator for estimating a signal, and estimates and outputs a digital signal from which a transmission path distortion of a reception signal which is distorted by the transmission path distortion is removed.
【００１９】請求項５記載の発明は、送信側から送信さ
れる、レプリカ信号生成に必要な信号系列推定用の信号
の送信順序を記憶した制御手段と、制御手段の制御に基
づいて、受信した信号系列推定用の信号のうちの所定の
信号を記憶し、レプリカ信号として出力する複数の記憶
手段と、信号系列推定用のレプリカ信号と受信信号とに
基づきビタビアルゴリズムを用いて信号推定を行う信号
系列推定器とを有し、複数の記憶手段のうちの一つは、
所定番目の記憶手段の出力を反転させた信号を記憶して
レプリカ信号として出力し、伝送路歪みによる歪みを受
けた受信信号の伝送路歪みを除去したデジタル信号を推
定して出力することを特徴とする。 According to a fifth aspect of the present invention, the data is transmitted from the transmitting side.
Signal for signal sequence estimation required for replica signal generation
Control means that stores the transmission order of the
Of the received signal sequence estimation signal.
Multiple memories that store signals and output them as replica signals
Means for replica signal and received signal for signal sequence estimation
Signal for which signal estimation is performed using the Viterbi algorithm based on
And a sequence estimator, and one of the plurality of storage means is
Store the inverted signal of the output of the predetermined memory
Output as a replica signal and receive distortion due to transmission line distortion.
A digital signal without transmission line distortion of the received signal
The feature is that it is set and output.
【００２０】請求項６記載の発明は、請求項４または５
に記載のデジタル通信用のレプリカ信号生成器におい
て、レプリカ生成器からのレプリカ信号の出力は、プリ
アンブル期間中に実行されることを特徴とする。The invention according to claim 6 is the invention according to claim 4 or 5.
In the replica signal generator for digital communication described in, the output of the replica signal from the replica generator is performed during the preamble period.
【００２１】請求項７記載の発明は、請求項４から６の
何れかに記載のデジタル通信用のレプリカ信号生成器に
おいて、信号系列推定器が行う信号推定は、レプリカ生
成器からの出力と受信信号とを比較し最小パスメトリッ
クを求めて行うことを特徴とする。According to a seventh aspect of the present invention, in the replica signal generator for digital communication according to any of the fourth to sixth aspects, the signal estimation performed by the signal sequence estimator is the output and reception from the replica generator. It is characterized in that the minimum path metric is calculated by comparing with the signal.
【００２２】[0022]
【発明の実施の形態】次に、添付図面を参照して本発明
によるデジタル通信用のレプリカ信号生成器の実施の形
態を詳細に説明する。図１〜図９を参照すると、本発明
のデジタル通信用のレプリカ信号生成器の一実施形態が
示されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of a replica signal generator for digital communication according to the present invention will be described in detail with reference to the accompanying drawings. 1-9, there is shown one embodiment of a replica signal generator for digital communication of the present invention.
【００２３】本発明のデジタル通信用のレプリカ信号生
成器の実施形態の構成例を図１に示す。本実施形態のデ
ジタル通信用のレプリカ信号生成器は、受信信号入力端
子１、入力切り替え器２、レプリカ生成器３、信号系列
推定器４、出力端子５から成る。A configuration example of an embodiment of a replica signal generator for digital communication of the present invention is shown in FIG. The replica signal generator for digital communication of this embodiment includes a reception signal input terminal 1, an input switch 2, a replica generator 3, a signal sequence estimator 4, and an output terminal 5.
【００２４】受信信号入力端子１より入力された二元受
信信号は、プリアンブル期間中にはレプリカ生成器３へ
入力され、レプリカ生成器３では受信信号から必要なレ
プリカ信号を受信し信号系列推定器４へ出力する。ま
た、プリアンブル終了後に切り替え器２からの出力は、
信号系列推定器４へ入力され、信号系列推定器４でレプ
リカ生成器３からの出力と受信信号とを比較し最小パス
メトリックを求めて受信信号の推定を行い、その推定結
果が出力端子５へ出力される。 Dual reception input from the reception signal input terminal 1
The received signal is input to the replica generator 3 during the preamble period, and the replica generator 3 receives the required replica signal from the received signal and outputs it to the signal sequence estimator 4. Also, after the preamble ends, the output from the switch 2 is
It is input to the signal sequence estimator 4, and the signal sequence estimator 4 compares the output from the replica generator 3 with the received signal to obtain the minimum path metric, estimates the received signal, and outputs the estimation result to the output terminal 5. Is output.
【００２５】本実施形態の動作例について説明する。図
２は、図１におけるプリアンブルの構成例を示してい
る。図１では、ｘ（ｔ）が時刻ｔにおける送信信号を、
またｒ（ｔ）は時刻ｔにおける受信信号を表す二元複素
信号である。図２に示すように、まず、送信装置から
は、実際のデータ伝送が始まる前のプリアンブル期間中
に、必要な信号パターンの送信を行う。An operation example of this embodiment will be described. FIG. 2 shows a configuration example of the preamble in FIG. In FIG. 1, x (t) is the transmission signal at time t,
Further, r (t) is a binary complex signal representing the received signal at time t. As shown in FIG. 2, first, the transmitter transmits a required signal pattern during the preamble period before the actual data transmission starts.
【００２６】ここで、伝送路のインパルス応答はｋシン
ボルに拡がっており、その応答を（ｈ０，ｈ１，ｈ２，
…，ｈｋ−１）と表すとする。また、符号ｍは２のｋ乗
を表す値とし、図２のｘ（ｔ）はｋシンボルの送信信号
の組がｍ個送信されている様子を表している。このｍ個
の送信シンボル系列は、それぞれ異なるシンボル列であ
り、ｋシンボルの全てが“−１”である系列から、全て
が“１”である系列までの全てのパターンを含むものと
する。Here, the impulse response of the transmission line is spread over k symbols, and its response is (h0, h1, h2,
, Hk-1). Further, the symbol m is a value representing the power of 2 and x (t) in FIG. 2 represents a state in which m sets of transmission signals of k symbols are transmitted. The m transmission symbol sequences are different symbol sequences, and include all patterns from a sequence in which all k symbols are "-1" to a sequence in which all k symbols are "1".
【００２７】この時、ｋシンボル時間毎の受信信号に着
目して考える。最初に受信される受信信号ｒ１ｋは、下
記の［数１］に示すような式で表され、送信信号系列
（ｘ１１，ｘ１２，…，ｘ１ｋ）が送信され、伝送路歪
を受けた場合の受信信号である。よって、この受信信号
ｒ１ｋは、（ｘ１１，ｘ１２，…，ｘ１ｋ）に対応する
レプリカ信号として使用できる。同様に、受信信号ｒ１
ｋからｋシンボル後に受信される受信信号ｒ２ｋは、
（ｘ２１，ｘ２２，…，ｘ２ｋ）に対応するレプリカ信
号として使用できる。At this time, let us consider the received signal every k symbol time. The received signal r1k that is received first is represented by the formula shown in the following [Equation 1], and the received signal sequence (x11, x12, ..., x1k) is transmitted and received when the transmission line distortion is received. It is a signal. Therefore, this received signal r1k can be used as a replica signal corresponding to (x11, x12, ..., X1k). Similarly, the received signal r1
The received signal r2k received k symbols after k is
It can be used as a replica signal corresponding to (x21, x22, ..., x2k).
【００２８】[0028]
【数１】 [Equation 1]
【００２９】このように、ｋシンボルで構成される送信
信号系列の全てのパターンを予め決められた順序で送信
装置から送信すれば、受信装置ではｋシンボル間隔毎に
受信される信号を決められた順序でレプリカ信号として
記憶し、ビタビアルゴリズムを用いた信号系列推定器４
での信号推定に用いることができる。In this way, if all the patterns of the transmission signal sequence consisting of k symbols are transmitted from the transmission device in a predetermined order, the reception device can determine the signal to be received at every k symbol intervals. A signal sequence estimator 4 that stores the replica signals in order and uses the Viterbi algorithm
Can be used for signal estimation in.
【００３０】また、本方式において受信レプリカ信号の
精度を上げるためには、受信信号のＡＤ変換の出力ビッ
ト数を増やせばよく、演算回路の規模には影響させずに
比較的容易に精度を上げることができる。Further, in order to improve the accuracy of the received replica signal in this method, the number of output bits of AD conversion of the received signal may be increased, and the accuracy is relatively easily increased without affecting the scale of the arithmetic circuit. be able to.
【００３１】次に本発明の実施の形態についてさらに詳
しく説明する。本実施形態では、伝送路歪みのインパル
ス応答を（ｈ０，ｈ１，ｈ２）の３シンボルに拡がって
いると仮定し、変調方式としてＢＰＳＫ（binary phase
shiftkeying/バイナリー相偏移変調）を用いて説明す
る。また、信号系列推定器１０３は、３タップのＭＬＳ
Ｅを用いたものとし、図３に示すようにブランチ数は８
つとなる。Next, embodiments of the present invention will be described in more detail. In the present embodiment, it is assumed that the impulse response of the channel distortion is spread to 3 symbols (h0, h1, h2), and the modulation method is BPSK (binary phase).
shift keying / binary phase shift keying). Further, the signal sequence estimator 103 uses a 3-tap MLS.
Assuming that E is used, the number of branches is 8 as shown in FIG.
It becomes one.
【００３２】この場合、受信信号のレプリカ信号も３シ
ンボルのパターン全てに対応するものが必要となるた
め、全部でレプリカ信号は８シンボル必要となる。レプ
リカ信号と送信信号ｘｎ，ｘｎ−１，ｘｎ−２との対応
を、図１３に示す。また図４に示すように、送信装置か
ら送信されるプリアンブルのパターンと受信装置におけ
るレプリカ信号との対応を、受信側では３シンボル毎に
受信した信号とレプリカ信号として使用できる。In this case, since the replica signal of the received signal also needs to correspond to all the patterns of 3 symbols, the replica signal requires 8 symbols in total. The correspondence between the replica signal and the transmission signals xn, xn-1, xn-2 is shown in FIG. Further, as shown in FIG. 4, the correspondence between the preamble pattern transmitted from the transmission device and the replica signal in the reception device can be used as a signal and a replica signal received every three symbols on the reception side.
【００３３】図１におけるレプリカ生成器３の構成例を
図５に示す。図５において、本実施形態のレプリカ生成
器３は、入力端子１１、遅延素子１２〜１９、記憶素子
２０〜２７、出力端子２８〜３５から成る。入力端子１
１には受信信号が入力される。この入力された受信信号
は、３シンボル毎に遅延素子１２に入力される。遅延素
子１２〜１９の遅延時間は、レプリカ信号を受信してか
ら次のレプリカ信号を受信するまでの時間、すなわち３
シンボルに相当する。８シンボル全てのレプリカ信号の
受信を終えたら、レプリカ信号は、遅延素子１２〜１９
から記憶素子２０〜２７へと出力され、出力端子２８〜
３５を通して信号系列推定器４に設定される。FIG. 5 shows a configuration example of the replica generator 3 in FIG. In FIG. 5 , the replica generator 3 of the present embodiment includes an input terminal 11, delay elements 12 to 19, storage elements 20 to 27, and output terminals 28 to 35. Input terminal 1
The received signal is input to 1. The received signal thus input is input to the delay element 12 every three symbols. The delay time of the delay elements 12 to 19 is the time from the reception of a replica signal to the reception of the next replica signal, that is, 3
Corresponds to a symbol. When the reception of the replica signals of all eight symbols is completed, the replica signals are delayed by the delay elements 12-19.
Is output to the storage elements 20 to 27 and output terminals 28 to 27
It is set in the signal sequence estimator 4 through 35.
【００３４】信号系列推定器４では、図３に示すビタビ
アルゴリズムにおいて信号系列推定が行われる。図３の
８つのブランチメトリックは、下の［数２］において示
す式（１）から式（８）の計算式に基づいて求められ
る。ここで符号ｒｎは、ｎシンボル目に受信された受信
信号である。The signal sequence estimator 4 estimates the signal sequence in the Viterbi algorithm shown in FIG. The eight branch metrics in FIG. 3 are obtained based on the calculation formulas (1) to (8) shown in [Equation 2] below. Here, the symbol rn is the received signal received at the nth symbol.
【００３５】[0035]
【数２】 [Equation 2]
【００３６】パスメトリックは、下の［数３］において
示す式（９）から式（１２）に示す計算式に基づいて求
められる。さらに最小パスメトリックは、式（１３）に
基づいて求められる。これらの式に従って信号系列推定
器４ではブランチメトリックおよびパスメトリックが求
められ、これらパスメトリックの内から最小の値をもつ
最小パスメトリックが選択される。そして、最小パスメ
トリック値を持つパスからトレースバックを行うことに
より受信信号が推定され、その推定結果が出力端子５へ
出力される。The path metric is calculated based on the equations (9) to (12) shown in [Equation 3] below. Further, the minimum path metric is obtained based on the equation (13). The branch metric and the path metric are obtained by the signal sequence estimator 4 according to these equations, and the minimum path metric having the minimum value is selected from these path metrics. Then, the received signal is estimated by performing traceback from the path having the minimum path metric value, and the estimation result is output to the output terminal 5.
【００３７】[0037]
【数３】 [Equation 3]
【００３８】（他の実施の形態）
次に本発明における他の実施の形態について説明する。
伝送路歪みのインパルス応答を（ｈ０，ｈ１，ｈ２，ｈ
３，ｈ４）の５シンボルに拡がっていると仮定し、変調
方式としてＢＰＳＫを用いて説明する。この場合、全て
の信号パターンをプリアンブル中に送信すると、図６に
示すように、５シンボル×（２の５乗）＝１６０シンボ
ルのプリアンブルをレプリカ生成のために送信すること
になり、伝送すべきデータが少ない場合には伝送効率へ
の影響が無視できない。ここで、全信号パターンを効率
良く送信するために、ＰＮ符号を用いたレプリカ生成方
式について以下に説明する。(Other Embodiments) Next, other embodiments of the present invention will be described.
The impulse response of the transmission line distortion is (h0, h1, h2, h
3 and h4), the explanation will be made using BPSK as the modulation method. In this case, if all the signal patterns are transmitted during the preamble, as shown in FIG. 6, a preamble of 5 symbols × (2 to the power of 5) = 160 symbols will be transmitted for replica generation and should be transmitted. If there is little data, go to transmission efficiency
Influence of can not be ignored. Here, a replica generation method using a PN code in order to efficiently transmit all signal patterns will be described below.
【００３９】まず送信装置では、図７に示すような５ビ
ットの線形シフトレジスタによって擬似雑音信号を発生
させる。この擬似雑音信号は、３１ｂｉｔを１周期とす
る「０」もしくは「１」の繰り返しであり、３１ｂｉｔ
中の任意場所から５ｂｉｔを切り出すと、他のいかなる
場所から切り出した５ｂｉｔとも同じではないという特
徴をもち、全てのｂｉｔ０であるパターンを除く５ｂｉ
ｔで表される信号パターンの全てがこの３１ｂｉｔ中に
含まれる。First, in the transmitter, a pseudo noise signal is generated by a 5-bit linear shift register as shown in FIG. This pseudo noise signal is a repetition of "0" or "1" with 31 bits as one cycle.
It has the characteristic that when 5 bits are cut out from any arbitrary location, it is not the same as 5 bits that are cut out from any other location.
All the signal patterns represented by t are included in this 31 bit.
【００４０】このような特徴をもつ擬似雑音信号を用い
たプリアンブルの構成図を、図８に示す。図４と比較す
ると分かるように、図８では、レプリカ信号として使用
する受信信号は５シンボルおきに受信するのではなく、
最初の５シンボルを待った後は連続して受信することが
できる。このようにして、レプリカ信号の内の２番目か
ら３２番目までの３１シンボルは、３５シンボルのプリ
アンブルを送信し、それを予め決められた順序で記憶装
置に記憶していく。このことで、レプリカ信号として生
成できる。FIG. 8 shows a block diagram of a preamble using a pseudo noise signal having such characteristics. As can be seen by comparing with FIG. 4, in FIG. 8, the received signal used as the replica signal is not received every 5 symbols, but
After waiting for the first 5 symbols, continuous reception is possible. In this way, the 31st symbol from the 2nd to the 32nd of the replica signal transmits the 35-symbol preamble and stores it in the storage device in a predetermined order. As a result, a replica signal can be generated.
【００４１】レプリカ信号の１番目である送信シンボル
が、全て「−１」であるパターンに相当するレプリカ信
号の生成について考える。いま、変調方式はＢＰＳＫを
用いているので、送信シンボルが「−１」と「１」では
二元の受信信号のそれぞれの要素を反転したシンボルと
なる。いま、「ｘ＋１」は「＋１」の複素ＢＰＳＫシン
ボルを表し、「ｘ−１」は「−１」の複素ＢＰＳＫシン
ボルを表すものとする。すると、式（１４）に示すよう
に、伝送路歪を加えた場合でも送信シンボル系列全てが
反転している場合には、受信信号そのものを反転した信
号となる。Consider generation of a replica signal in which the first transmitted symbol of the replica signal is all "-1". Since BPSK is used as the modulation system now, when the transmission symbols are "-1" and "1",
It is a symbol obtained by inverting each element of the binary received signal. Now, it is assumed that “x + 1” represents a “+1” complex BPSK symbol and “x−1” represents a “−1” complex BPSK symbol. Then, as shown in Expression (14), even if the transmission path distortion is added, if the entire transmission symbol sequence is inverted, the received signal itself is inverted.
【００４２】[0042]
【数４】 [Equation 4]
【００４３】よって、送信シンボルが全て「−１」であ
るパターンに相当するレプリカ信号は、送信シンボルが
全て「１」であるパターンに相当するレプリカ信号を反
転させることによって生成できる。Therefore, the replica signal corresponding to the pattern in which all the transmission symbols are "-1" can be generated by inverting the replica signal corresponding to the pattern in which all the transmission symbols are "1".
【００４４】図９は、本方式を適用したレプリカ生成器
３である。図９に示すように、レプリカ生成器３は、入
力端子５１、切り替え器５２、制御部５３、反転素子５
４、３２個の記憶素子５５、３２個の出力端子５６から
なる。FIG. 9 shows a replica generator 3 to which this method is applied. As shown in FIG. 9, the replica generator 3 includes an input terminal 51, a switch 52, a controller 53, and an inverting element 5.
It is composed of 4, 32 storage elements 55 and 32 output terminals 56.
【００４５】制御部５３では、図８に示すような受信信
号レプリカの受信される順序を記憶しておく。入力端子
５１から入力された受信信号は、制御部５３によって順
序よく切り替えられる切り替え器５２によって、それぞ
れ適切な記憶素子５５へ入力される。また、レプリカ信
号ｒ１は、レプリカ信号ｒ３２を反転素子５４で反転さ
せたものが記憶素子５５へと入力される。出力端子５６
では、全てのレプリカ信号が揃った時点で、信号系列推
定器４へレプリカ信号を出力する。The control section 53 stores the reception order of the reception signal replicas as shown in FIG. The reception signal input from the input terminal 51 is input to each appropriate storage element 55 by the switcher 52 that is sequentially switched by the control unit 53. Further, the replica signal r1 is obtained by inverting the replica signal r32 by the inverting element 54 and is input to the storage element 55. Output terminal 56
Then, when all the replica signals are gathered, the replica signal is output to the signal sequence estimator 4.
【００４６】以上の手順を用いることにより、送信すべ
きシンボル数は、図８に示すとおり３５シンボルとな
り、当初の１６０シンボルより大幅に削減され、伝送効
率の低下を防ぐことができる。By using the above procedure, the number of symbols to be transmitted is 35 symbols as shown in FIG. 8, which is significantly reduced from the initial 160 symbols, and the deterioration of transmission efficiency can be prevented.
【００４７】上記の実施形態では、予め送信信号系列の
プリアンブル部に、送信信号パターンの全てもしくは一
部を送信することで、受信側では受信信号系列のプリア
ンブル部を直接記憶素子に記憶してそのまま使用し、あ
るいは受信シンボルの反転操作を行った後にレプリカ信
号として使用している。これは、デジタル通信におい
て、受信信号に含まれる伝送路歪みを補正するためのビ
タビアルゴリズムを用いた信号系列推定器を受信装置に
適用し、予め送信装置側からレプリカ生成に必要な信号
を伝送する。このことで、伝送路推定の結果からレプリ
カ信号を生成することなく、プリアンブル部の受信信号
をそのままレプリカ信号として使用することを可能とす
る。In the above-described embodiment, by transmitting all or part of the transmission signal pattern to the preamble part of the transmission signal sequence in advance, the reception side stores the preamble part of the reception signal sequence directly in the storage element and directly. It is used or used as a replica signal after inverting the received symbol. This is because in digital communication, a signal sequence estimator using a Viterbi algorithm for correcting transmission path distortion included in a received signal is applied to a receiving device, and a signal necessary for replica generation is transmitted from the transmitting device side in advance. . This makes it possible to use the reception signal of the preamble part as it is as a replica signal without generating a replica signal from the result of channel estimation.
【００４８】従来はレプリカ生成のために畳み込み演算
回路を用い、また精度よく信号推定するためには、これ
ら演算回路の規模を増大させてレプリカ演算を行わなけ
ればならなかったが、上記の実施形態を用いれば、回路
規模の大きな畳み込み演算回路を必要とせずにレプリカ
信号を得ることができる。そのため、レプリカ生成のた
めの大規模な回路を必要とせず正確に受信信号系列を得
ることができ、推定能力を劣化させることなく回路規模
を削減した信号系列推定器が実現できる。よって、装置
の小型化・省電力化が可能となる。Conventionally, a convolutional arithmetic circuit is used for replica generation, and in order to accurately estimate a signal, the scale of these arithmetic circuits must be increased to perform replica arithmetic. By using, it is possible to obtain a replica signal without the need for a convolution operation circuit having a large circuit scale. Therefore, a received signal sequence can be accurately obtained without requiring a large-scale circuit for replica generation, and a signal sequence estimator with a reduced circuit scale can be realized without degrading the estimation capability. Therefore, it is possible to downsize the device and save power.
【００４９】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。The above-described embodiment is an example of a preferred embodiment of the present invention. However, it is not limited to this,
Various modifications can be made without departing from the scope of the present invention.
【００５０】[0050]
【発明の効果】以上の説明より明かなように、本発明の
デジタル通信用のレプリカ信号生成器は、送信信号パタ
ーンの少なくとも一部が送信された信号系列推定用の信
号をレプリカ信号として記憶し、レプリカ信号と受信信
号とに基づきビタビアルゴリズムを用いて信号推定を行
う。この手順によれば、送信信号パターンの全てもしく
は一部を送信することで、受信側では受信信号系列のプ
リアンブル部を直接記憶してそのまま使用し、あるいは
受信シンボルの反転操作を行った後にレプリカ信号とし
て使用できる。そのため、レプリカ生成のための大規模
な回路を必要とせず正確に受信信号系列が得られ、推定
能力を劣化させることなく回路規模を削減した信号系列
推定器が実現できる。As is apparent from the above description, the replica signal generator for digital communication according to the present invention stores a signal sequence estimation signal in which at least a part of a transmission signal pattern is transmitted as a replica signal. , The signal is estimated using the Viterbi algorithm based on the replica signal and the received signal. According to this procedure, by transmitting all or part of the transmission signal pattern, the receiving side directly stores the preamble part of the reception signal sequence and uses it as it is, or after performing the inversion operation of the reception symbol, the replica signal. Can be used as Therefore, a received signal sequence can be accurately obtained without requiring a large-scale circuit for replica generation, and a signal sequence estimator with a reduced circuit scale can be realized without degrading the estimation capability.
【図１】本発明のデジタル通信用のレプリカ信号生成器
の実施形態を示すブロック構成図である。FIG. 1 is a block diagram showing an embodiment of a replica signal generator for digital communication of the present invention.
【図２】プリアンブルのより詳細な構成例１を示す図で
ある。FIG. 2 is a diagram showing a more detailed configuration example 1 of a preamble.
【図３】ビタビアルゴリズムを適用した信号系列推定器
の一パスメトリック図である。FIG. 3 is a path metric diagram of a signal sequence estimator to which the Viterbi algorithm is applied.
【図４】プリアンブルのより詳細な構成例２を示す図で
ある。FIG. 4 is a diagram showing a more detailed configuration example 2 of a preamble.
【図５】レプリカ生成器の構成例を示すブロック図であ
る。FIG. 5 is a block diagram showing a configuration example of a replica generator.
【図６】送信信号パターンの構成例を示す図である。FIG. 6 is a diagram showing a configuration example of a transmission signal pattern.
【図７】ＰＮ発生器の構成例を示すブロック図である。FIG. 7 is a block diagram showing a configuration example of a PN generator.
【図８】プリアンブルのより詳細な構成例３を示す図で
ある。FIG. 8 is a diagram showing a more detailed configuration example 3 of a preamble.
【図９】レプリカ生成器の構成例を示すブロック図であ
る。FIG. 9 is a block diagram showing a configuration example of a replica generator.
【図１０】従来のデジタル通信用のレプリカ信号生成器
の構成例を示すブロック図である。FIG. 10 is a block diagram showing a configuration example of a conventional replica signal generator for digital communication.
【図１１】従来のレプリカ生成器の構成例を示すブロッ
ク図である。FIG. 11 is a block diagram showing a configuration example of a conventional replica generator.
【図１２】従来の畳み込み演算器の構成例を示すブロッ
ク図である。FIG. 12 is a block diagram showing a configuration example of a conventional convolutional computing unit.
【図１３】従来の送信信号パターンの構成例を示すブロ
ック図である。FIG. 13 is a block diagram showing a configuration example of a conventional transmission signal pattern.
１ 受信信号入力端子 ２ 入力切り替え器 ３ レプリカ生成器 ４ 信号系列推定器 ５ 出力端子 １１ 入力端子 １２〜１９ 遅延素子 ２０〜２７ 記憶素子 ２８〜３５ 出力端子 ５１ 入力端子 ５２ 切り替え器 ５３ 制御部 ５４ 反転素子 ５５ 記憶素子 ５６ 出力端子 1 Received signal input terminal 2-input switch 3 Replica generator 4 Signal sequence estimator 5 output terminals 11 input terminals 12 to 19 delay element 20-27 storage element 28 to 35 output terminals 51 Input terminal 52 Switch 53 Control unit 54 Inversion element 55 Memory element 56 output terminals
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 1/76 H04B 3/00 H04B 7/005 - 7/015 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H04B 1/76 H04B 3/00 H04B 7/005-7/015
Claims (7)
成に必要な信号系列推定用の信号を受信し前記レプリカ
信号として記憶する記憶手段と、 前記レプリカ信号と受信信号とに基づきビタビアルゴリ
ズムを用いて信号推定を行う信号系列推定手段と、 を有することを特徴とするデジタル通信用のレプリカ信
号生成器。1. A replica signal source transmitted from a transmitting side.
The replica for receiving the signal for signal sequence estimation necessary for
A replica signal generator for digital communication, comprising: storage means for storing as a signal; and signal sequence estimation means for performing signal estimation using a Viterbi algorithm based on the replica signal and the received signal.
カ信号生成器は、前記受信した信号系列のプリアンブル
部を直接前記記憶手段に記憶してそのまま使用し、ある
いは受信シンボルの反転操作を行った後にレプリカ信号
として使用することを特徴とするデジタル通信用のレプ
リカ信号生成器。2. The replica signal generator for digital communication according to claim 1, wherein the preamble part of the received signal sequence is directly stored in the storage means and used as it is, or the received symbol is inverted. A replica signal generator for digital communication, which is used later as a replica signal.
用のレプリカ信号生成器は、さらに、前記レプリカ信号
を用いて他のレプリカ信号を生成するレプリカ信号生成
手段を有することを特徴とするデジタル通信用のレプリ
カ信号生成器。3. The replica signal generator for digital communication according to claim 1 or 2, further comprising replica signal generating means for generating another replica signal using the replica signal. Replica signal generator for communication.
成に必要な信号系列推定用の信号を受信し所定時間遅延
させる遅延素子と、 前記遅延素子 から出力される信号を信号系列推定用のレ
プリカ信号として記憶する記憶素子と、 前記信号系列推定用のレプリカ信号と受信信号とに基づ
きビタビアルゴリズムを用いて信号推定を行う信号系列
推定器とを有し、 伝送路歪みによる歪みを受けた前記受信信号の伝送路歪
みを除去したデジタル信号を推定して出力することを特
徴とするデジタル通信用のレプリカ信号生成器。4. A replica signal source transmitted from a transmitting side.
Receives the signal for signal sequence estimation necessary for generation and delays for a predetermined time
A delay element, a storage element for storing the signal output from the delay element as a replica signal for signal sequence estimation, and signal estimation using a Viterbi algorithm based on the replica signal for signal sequence estimation and the received signal. A replica signal generator for digital communication, comprising a signal sequence estimator for performing estimation, and estimating and outputting a digital signal in which the transmission path distortion of the received signal which has been distorted by the transmission path distortion is removed.
成に必要な信号系列推定用の信号の送信順序を記憶した
制御手段と、 前記制御手段の制御に基づいて、受信した信号系列推定
用の信号のうちの所定の信号を記憶し、レプリカ信号と
して出力する複数の記憶手段と、 前記信号系列推定用のレプリカ信号と受信信号とに基づ
きビタビアルゴリズムを用いて信号推定を行う信号系列
推定器とを有し、 前記複数の記憶手段のうちの一つは、所定番目の記憶手
段の出力を反転させた信号を記憶してレプリカ信号とし
て出力し、 伝送路歪みによる歪みを受けた前記受信信号の伝送路歪
みを除去したデジタル信号を推定して出力することを特
徴とするデジタル通信用のレプリカ信号生成器。 5. A replica signal source transmitted from a transmitting side.
The transmission order of signals for signal sequence estimation necessary for
Control means and a received signal sequence estimation based on the control of the control means
Store a predetermined signal among the signals for use as a replica signal
Based on the replica signal for signal sequence estimation and the received signal.
Signal sequence for signal estimation using the Viterbi algorithm
An estimator, and one of the plurality of storage means is a predetermined storage
The signal obtained by inverting the output of the stage is stored as a replica signal.
And output the received signal, and the transmission line distortion of the received signal is distorted by the transmission line distortion.
The feature is that it estimates and outputs the digital signal with only the
Replica signal generator for digital communication.
用のレプリカ信号生成器において、前記レプリカ生成器
からのレプリカ信号の出力は、プリアンブル期間中に実
行されることを特徴とするデジタル通信用のレプリカ信
号生成器。6. The replica signal generator for digital communication according to claim 4 or 5, wherein output of the replica signal from the replica generator is executed during a preamble period. Replica signal generator.
ル通信用のレプリカ信号生成器において、前記信号系列
推定器が行う信号推定は、前記レプリカ生成器からの出
力と受信信号とを比較し最小パスメトリックを求めて行
うことを特徴とするデジタル通信用のレプリカ信号生成
器。7. The replica signal generator for digital communication according to claim 4, wherein in the signal estimation performed by the signal sequence estimator, an output from the replica generator and a received signal are compared. A replica signal generator for digital communication characterized by performing a minimum path metric.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22932699A JP3391306B2 (en) | 1999-08-13 | 1999-08-13 | Replica signal generator for digital communication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22932699A JP3391306B2 (en) | 1999-08-13 | 1999-08-13 | Replica signal generator for digital communication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053652A JP2001053652A (en) | 2001-02-23 |
| JP3391306B2 true JP3391306B2 (en) | 2003-03-31 |
Family
ID=16890407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22932699A Expired - Fee Related JP3391306B2 (en) | 1999-08-13 | 1999-08-13 | Replica signal generator for digital communication |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3391306B2 (en) |
-
1999
- 1999-08-13 JP JP22932699A patent/JP3391306B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001053652A (en) | 2001-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5673294A (en) | Adaptive maximum likelihood sequence estimation apparatus and adaptive maximum likelihood sequence estimation method | |
| CA2067669C (en) | Method and apparatus of estimating data sequence transmitted using viterbi algorithm | |
| JP2637222B2 (en) | Equalizer | |
| JPH07312619A (en) | Torerisu decoding method | |
| WO2002082668A2 (en) | Equalizer for communication over noisy channels | |
| JPH04291522A (en) | Receiver consisting of at least two receiving rranches | |
| US5272726A (en) | Blind type sequence estimator for use in communications system | |
| CN1166140C (en) | Appts. methods and computer program products for sequential maximum likelihood estimating communications signals using whitening path meterics | |
| KR100210534B1 (en) | Receiver for a digital transmission system | |
| EP0653715B1 (en) | Integrated circuit comprising a coprocessor for Viterbi decoding | |
| US20030115061A1 (en) | MPSK equalizer | |
| EP1213852A1 (en) | Receiving apparatus and receiving method for radio communication | |
| US7277506B1 (en) | Maximum likelihood sequence estimator which computes branch metrics in real time | |
| JP2002519945A (en) | Symbol estimation using soft output algorithm and feedback | |
| US5140617A (en) | Frame phase estimation method and circuit | |
| JP3391306B2 (en) | Replica signal generator for digital communication | |
| JP3424723B2 (en) | Adaptive equalizer | |
| US6219388B1 (en) | Digital data demodulating device for estimating channel impulse response | |
| US7054392B2 (en) | Process and device for estimating the successive values of digital symbols, in particular for the equalization of an information transmission channel in mobile telephony | |
| JP2560893B2 (en) | Data signal receiver | |
| US6529557B1 (en) | Add-compare selection circuit | |
| JP3368574B2 (en) | Maximum likelihood sequence estimation circuit | |
| JP2894406B2 (en) | Maximum likelihood sequence estimator | |
| US6578172B1 (en) | Method and arrangement for implementing convolutional decoding | |
| JP3244722B2 (en) | Maximum likelihood sequence estimator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021224 |
|
| LAPS | Cancellation because of no payment of annual fees |