JP3387011B2

JP3387011B2 - 電子放出素子及びそれを利用した電界放出型ディスプレイ装置、並びにそれらの製造方法

Info

Publication number: JP3387011B2
Application number: JP23928498A
Authority: JP
Inventors: 浩二秋山; 英雄黒川
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1997-08-27
Filing date: 1998-08-25
Publication date: 2003-03-17
Anticipated expiration: 2018-08-25
Also published as: JPH11167860A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界放出型ディス
プレイ装置或いは撮像管などに用いられる、高い電子放
出特性ならびに高い表面安定性を有する長寿命の電子放
出素子、及びそのような電子放出素子の製造方法に関す
る。また、本発明は、上記のような電子放出素子を使用
して構成される電界放出型ディスプレイ装置、及びその
製造方法に関する。

【０００２】

【従来の技術】薄型・軽量のディスプレイ装置として現
在最も広く用いられているのが、液晶ディスプレイパネ
ルである。これは、１つ１つの画素において、液晶層に
印加される電圧を薄膜トランジスタ或いはＭＩＭ（金属
／絶縁体／金属）素子などのスイッチング素子によって
コントロールし、液晶層を通過する光量を調節する光バ
ルブである。このように液晶ディスプレイ装置は、それ
自身が発光する自発光素子ではないため、一般的に暗
く、視野角が狭いという問題がある。

【０００３】このような液晶ディスプレイ装置の問題点
を解決する薄型且つ軽量の自発光素子として、電子放出
素子が期待されている。この電子放出素子は、従来のＣ
ＲＴのようにカソードを加熱して電子を放出させる熱電
子放出タイプではなく、電界によってカソードから電子
を引っ張り出す冷陰極タイプである。

【０００４】従来の電子放出素子に関しては、例えば、
半導体トランジスタ等の製造に使用されている微細加工
技術を利用してミクロンサイズの微小な真空素子を作製
する技術が研究開発されている（例えば、（１）伊藤順
司、応用物理、第５９巻第２号、第１６４〜１６９頁、
１９９０年、或いは（２）横尾邦義、電気学会誌、第１
１２巻第４号、１９９２年）。

【０００５】この電子放出素子は、図７に示すように、
導電性シリコン基板（陰極基板）７０１と、このシリコ
ン基板７０１の上に形成され且つ表面に円錐状突起７０
２を有するシリコン層と、により構成されている。円錐
状突起７０２は、微細加工技術を使用して成形加工さ
れ、シリコン電子エミッタ部となる。また、この電子エ
ミッタ部を有する陰極基板７０１に対向して、陽極基板
が配置されている。この陽極基板は、透明なガラス基板
７０３に、透明電極７０４及び蛍光体薄膜７０５、更に
必要に応じて金属薄膜を順次積層して形成されたもので
あり、蛍光体薄膜７０５の設けられている側が電子エミ
ッタ部に対向するように配置されている。

【０００６】このように、発光素子を構成する対向した
陰極基板と陽極基板とを高真空中に設置して、陰極基板
と陽極基板との間に所定の電圧を印加すると、電子エミ
ッタ部の先端から真空中に電子が放出される。この放出
された電子は、印加された電圧によって加速されて蛍光
体薄膜７０５に到達する。このような電子の蛍光体薄膜
７０５への衝突によって、蛍光体薄膜７０５が発光す
る。蛍光体薄膜７０５は、その構成材料を変えることに
より、赤・青・緑の３原色、或いはその中間色を、自由
に発光させることが可能である。また、蛍光体の発光輝
度の制御は、ゲート電極７０６の電圧を調整することに
より行う。

【０００７】上記のような発光素子を平面上に複数個配
列して、ディスプレイ装置を構成する。

【０００８】

【発明が解決しようとする課題】上記のような従来の電
子放出素子は、低電圧での動作を可能にするために、電
子エミッタ部分を円錐形にし、その先端部分での電界強
度を高めて、電子を放出している。このため、先端部分
での電流密度が大きくなる。

【０００９】加えて、電子エミッタ部の構成材料が金属
に比べて導電性の低いシリコンであるために、素子動作
中に先端部分に熱が発生し易い。そのため、エミッタ先
端部分が熱によって蒸発したり溶けたりすることによ
り、エミッタ部先端の曲率半径が大きくなって、電子放
出特性が劣化するという問題点がある。

【００１０】また、上記のようにして電子放出特性が劣
化すると蛍光体の発光輝度が低下するため、輝度を高め
るためには、動作電圧をより高くして、エミッタを流れ
る電流を回復させなければならない。しかし、前述のよ
うにエミッタ先端部分での電気抵抗が大きくなっている
ため、この部分での発熱量は一層大きくなり、電子放出
特性の劣化が一層加速される。その結果、素子が破壊さ
れて所期の電子放出が実現されない。

【００１１】このように、従来の電子放出素子は、エミ
ッタ部分が先端の尖った形状をしているが故に、動作電
流を大きくすることができず、発光輝度が低く、且つ寿
命が短いとともに動作安定性及び信頼性に乏しく、ディ
スプレイ装置として実用化することは極めて困難であ
る。

【００１２】本発明は、上記の課題を解決するためにな
されたものであって、その目的は、（１）動作電流が大
きく且つエミッタ部の劣化が無く、長寿命で動作安定性
及び信頼性に優れた電子放出素子を提供すること、
（２）そのような電子放出素子の製造方法を提供するこ
と、及び、（３）上記の電子放出素子を利用した電界放
出型ディスプレイ装置及びその製造方法を提供するこ
と、である。

【００１３】

【課題を解決するための手段】本発明の電子放出素子
は、電子を放出するエミッタ部を備えた電子放出素子で
あって、該エミッタ部が、少なくとも第１の導電性電極
の上に第１の半導体層、第２の半導体層、絶縁体層、及
び第２の導電性電極が順次積層された構造を有し、該第
１及び第２の半導体層が、炭素、シリコン、ゲルマニウ
ムのうちの少なくとも１種類以上を主成分とし、且つ第
１の半導体層が非晶質であって、炭素原子、酸素原子、
窒素原子のうちの該主成分とは異なる１種類以上を、含
有量の和が０．００１原子％以上、１０原子％以下の範
囲で含有しており、そのことにより上記目的が達成され
る。

【００１４】また、本発明の電子放出素子は、電子を放
出するエミッタ部を備えた電子放出素子であって、該エ
ミッタ部が、少なくとも第１の導電性電極の上に第１の
半導体層、第２の半導体層、絶縁体層、及び第２の導電
性電極が順次積層された構造を有し、該第１及び第２の
半導体層が、炭素、シリコン、ゲルマニウムのうちの少
なくとも１種類以上を主成分とし、且つ第１の半導体層
が非晶質であって、炭素原子、酸素原子、窒素原子のう
ちの該主成分とは異なる１種類以上を含有するととも
に、不対電子密度が１×１０ ¹⁸ ｃｍ ^-3 以上であり、そり
ことにより上記目的が達成される。

【００１５】

【００１６】前記絶縁体層が、少なくとも炭素、ケイ
素、ゲルマニウムのうちの１種類以上を主成分とし得
る。

【００１７】ある実施形態では、前記第２の半導体層と
前記絶縁体層との間に、該第２の半導体層を構成する元
素と該絶縁体層を構成する元素とが混在している傾斜領
域が存在する。

【００１８】好ましくは、前記傾斜領域の厚さが約０．
０１μｍ以上で且つ前記絶縁体層の厚さより薄い。

【００１９】ある実施形態では、少なくとも前記第２の
半導体層と前記絶縁体層との界面に凹凸形状が形成され
ている。

【００２０】好ましくは、前記界面の前記凹凸形状の最
大深さが、前記絶縁体層の厚さの約１／１００以上で且
つ該絶縁体層の厚さより小さい。

【００２１】ある実施形態では、前記第１の導電性電極
と前記第１の半導体層との間の界面に凹凸形状が形成さ
れている。

【００２２】ある実施形態では、前記第２の半導体層が
少なくとも微結晶を含む。

【００２３】前記第１及び第２の半導体層は少なくとも
水素を含み得る。

【００２４】前記第２の半導体層の内部には、非晶質領
域と微結晶領域とが混在し得る。

【００２５】好ましくは、前記第２の半導体層に含まれ
る前記微結晶の粒径が約１ｎｍ〜約５００ｎｍの範囲内
である。

【００２６】本発明によって提供される電界放出型ディ
スプレイ装置は、上記のような特徴を有する電子放出素
子を含み、該電子放出素子の前記第２の導電性電極の表
面が該ディスプレイ装置の電子放出源として機能するよ
うに構成されていて、そのことによって、前述の目的が
達成される。

【００２７】本発明の電子放出素子の製造方法は、第１
の導電性電極を形成する工程と、該第１の導電性電極の
表面にハロゲンイオン或いはハロゲンラジカルを接触さ
せて凹凸形状を形成する工程と、該第１の導電性電極の
表面に、第１の半導体膜、第２の半導体層、絶縁体層、
及び第２の導電性電極を順次形成する工程と、を包含し
ており、そのことによって、前述の目的が達成される。

【００２８】本発明の他の電子放出素子の製造方法は、
第１の導電性電極を形成する工程と、シリコン原子を含
有するガスを水素ガスで体積比１：１０以上に希釈した
混合ガスをグロー放電にて分解することによって、該第
１の導電性電極の表面に第１の半導体層及び第２の半導
体層を順次形成する工程と、該第２の半導体層の表面
に、絶縁体層及び第２の導電性電極を順次形成する工程
と、を包含しており、そのことによって、前述の目的が
達成される。

【００２９】本発明のさらに他の電子放出素子の製造方
法は、第１の導電性電極、第１の半導体層、及び第２の
半導体層を順次形成する工程と、該第１の半導体層或い
は該第２の半導体層の表面にハロゲンイオン或いはハロ
ゲンラジカルを接触させて凹凸形状を形成する工程と、
該第２の半導体層の表面に、絶縁体層及び第２の導電性
電極を順次形成する工程と、を包含しており、そのこと
によって、前述の目的が達成される。

【００３０】本発明のさらに他の電子放出素子の製造方
法は、第１の導電性電極、第１の半導体層、及び第２の
半導体層を順次形成する工程と、該第１及び第２の半導
体層を加熱して、少なくとも該第２の半導体層の内部に
微結晶を成長させる工程と、該第２の半導体層の表面
に、絶縁体層及び第２の導電性電極を順次形成する工程
と、を包含しており、そのことによって、前述の目的が
達成される。

【００３１】本発明によって提供される電界放出型ディ
スプレイ装置の製造方法は、上記のような特徴を有する
電子放出素子の製造方法に従って前記電子放出素子を形
成する工程と、蛍光体層を表面に有する陽極基板を形成
する工程と、該電子放出素子の前記第２の導電性電極の
表面と該陽極基板の該蛍光体層とを対向させ、該第２の
導電性電極の表面が該蛍光体層に対する電子放出源とし
て機能するように配置する工程と、を包含しており、そ
のことによって、前述の目的が達成される。

【００３２】

【発明の実施の形態】以下、本発明の幾つかの実施形態
を添付の図面を参照して説明する。

【００３３】（第１の実施形態）図１は、本発明の第１
の実施形態に係わる電子放出素子１００、及びそれを使
用した電界放出型ディスプレイ装置１０００の概略構成
図である。以下に、図１を参照しながら、電子放出素子
１００や電界放出型ディスプレイ装置１０００の構成や
製造方法を説明する。

【００３４】まず、ガラス基板１０１の上に、第１の導
電性電極１０２として、Ａｌ、Ａｌ−Ｌｉ合金、Ｍｇ、
Ｍｇ−Ａｇ合金、Ａｇ、Ｃｒ、Ｗ、Ｍｏ、Ｔａ、或いは
Ｔｉの薄膜を、スパッタ法或いは真空蒸着法により、厚
さ約０．０１μｍ〜約１００μｍ、典型的には約０．０
５μｍ〜約１μｍに形成する。

【００３５】次に、Ｓｉをターゲットとするスパッタ装
置の内部に基板１０１を配置して、Ｈｅ、Ｎｅ、Ａｒ、
或いはＫｒなどの希ガスとＯ₂、Ｏ₃、Ｎ₂Ｏ、ＮＯ、Ｎ
Ｏ₂、Ｏ、Ｏ₂など酸素原子をその分子内に含むガスとの
混合ガスを、スパッタ装置内に導入する。その際、装置
内の圧力を約１ｍＴｏｒｒ〜約１０ｍＴｏｒｒ、典型的
には約２ｍＴｏｒｒ〜約５ｍＴｏｒｒに調整する。その
後に、高周波電力（１３．５６ＭＨｚ）を印加して、第
１の導電性電極１０２の上に、酸素を含む非晶質シリコ
ン膜を厚さ約１ｎｍ〜約１００ｎｍ、典型的には約５ｎ
ｍ〜約５０ｎｍに形成して、第１の半導体層１０３とす
る。但し、このときの層１０３の中の酸素含有量は、約
０．０００１原子％〜約１０原子％、典型的には約０．
００１原子％〜約１原子％である。

【００３６】次に、同じスパッタ装置内で、上記希ガス
のみを用いて非晶質シリコン膜を厚さ約１μｍ〜約１０
μｍ、典型的には約２μｍ〜約６μｍに形成し、第２の
半導体層１０４とする。但し、第１及び第２の半導体層
１０３及び１０４の成膜時の基板加熱温度は、約３００
℃〜約４００℃、典型的には約３５０℃とする。

【００３７】続いて、同じスパッタ装置内で、上記希ガ
スに加えて上記の酸素原子を分子内に含むガスを導入
し、ＳｉＯ_x膜（但し、ｘは０．２５以上且つ２以下）
を約０．４μｍの厚さで形成し、絶縁体層１０５とす
る。さらに、第２の導電性電極１０６として、第１の導
電性電極１０２の構成材料よりも大きい仕事関数を有す
る金属（例えば、Ａｕ、Ｐｔ、Ｎｉ、或いはＰｄ等）の
薄膜を、厚さ約１ｎｍ〜約５０ｎｍ、典型的には約５ｎ
ｍ〜約２０ｎｍで、スパッタ法或いは真空蒸着法により
積層する。

【００３８】以上によって、電子放出素子１００が形成
される。

【００３９】この電子放出素子１００を陰極とし、それ
に対向するように、ガラス基板１０７の上にＩＴＯ或い
はＳｎＯ₂等からなる透明電極１０８と蛍光体薄膜１０
９とが積層された陽極基板１５０を配置する。これによ
って、電界放出型ディスプレイ装置１０００を構成す
る。

【００４０】上記のような電子放出素子（陰極）１００
と陽極基板（陽極）１５０との間を真空状態にし、さら
に直流電源１１０及び１１１を使ってバイアス電圧を陰
極１００と陽極１５０との間に印加する。その結果、直
流電源１１０の電圧が約１０〜約２００Ｖ、直流電源１
１１の電圧が約３ｋＶ〜約１０ｋＶというバイアス条件
下で、第２の導電性電極１０６の表面から真空中に電子
が放出され、この放出された電子が、直流電源１１１に
よる電界によって加速されて蛍光体薄膜１０９と衝突
し、蛍光体薄膜１０９が発光することが観測された。

【００４１】この素子の電子放出効率（直流電源１１１
を流れる電流と直流電源１１０を流れる電流との比）
は、約４％〜約３２％と高い。また、第２の導電性電極
１０６と蛍光体１０９との間を流れる電流密度も約１ｍ
Ａ／ｃｍ²を越えており、動作電流が大きいことが確認
できた。

【００４２】蛍光体層１０９の発光輝度は、図７に示す
従来構造のものに比べて、２桁〜３桁ほど明るかった。
さらに、１０００時間以上の連続動作を行っても電子放
出素子１００からの電子放出効率はほとんど変化せず、
図１の電子放出素子１００が長寿命を有し且つ動作安定
性に優れていることが確認できた。

【００４３】電子放出素子１００の電子放出効率が高
く、また、従来例に比べて動作電流が大きく高輝度が得
られた原因を調べたところ、第１の半導体層１０３の中
に存在する酸素含有量に関連があることが判明した。こ
れを以下に説明する。

【００４４】先ず比較のために、上記の電子放出素子１
００の第１の半導体層１０３の形成条件において、上記
酸素原子を含むガスを混合せずに、希ガスのみを用いて
酸素を全く含まない非晶質シリコンを形成し、他の構成
要素は素子１００と全く同様にして、比較用電子放出素
子を作製した。そして、この比較用素子について上記と
同様に電子放出特性を調べたところ、直流電源１１０の
電圧を４００Ｖ以上に大きくしても素子中を電流がほと
んど流れず、電子放出も観測できなかった。

【００４５】このように第１の半導体層の特性が異なる
２つの素子において電子放出特性が大きく異なった原因
を探るため、本実施形態における素子１００の第１の半
導体層１０３を単結晶Ｓｉウェーハ上に成膜し、電子ス
ピン共鳴（ＥＳＲ）法により分析したところ、第１の半
導体層１０３中の電子スピン（不対電子或いはダングリ
ングボンドともいう）の密度が約１×１０¹⁸ｃｍ^-3〜約
５×１０¹⁹ｃｍ^-3の範囲の値であるとともに、酸素含有
量が約０．０００１原子％〜約１０原子％の範囲では、
酸素含有量が増えれば増えるほど電子スピン密度が増加
することが判明した。また、電子スピン密度の大きい場
合ほど、電子放出効率が大きいことが確認できた。

【００４６】一方、比較用素子の第１の半導体層を同様
に分析したところ、その電子スピン密度は約１×１０¹⁸
ｃｍ^-3より小さいことが判明した。

【００４７】これらの結果より、本実施形態における電
子放出素子１００が上記のように高い電子放出効率を示
す原因は、第１の半導体層１０３の電子スピン密度の高
さにあると考えられる。この電子スピンは半導体の禁止
帯内部に局在準位を生成するため、この電子スピン密度
の増加にともなって、局在準位密度も増加する。通常、
第１の導電性電極１０２から第１の半導体層１０３へ電
子を注入する場合、フェルミ準位の差によって生じるエ
ネルギー障壁の存在によって注入効率が悪い。しかし、
第１の半導体層１０３中に多くの局在準位が存在する
と、第１の導電性電極１０２中の電子は、第１の導電性
電極１０２のフェルミ準位からこの局在準位を介して第
１の半導体層１０３中に注入されるため、エネルギー障
壁がなく、注入効率が飛躍的に高くなる。注入された電
子は、局在準位間をホッピング伝導しながら第１の半導
体層１０３中を移動すると同時に、徐々に熱的に励起さ
れ、伝導帯にも到達するようになる。伝導帯に到達した
電子は、第１の半導体層１０３と同じ主成分からなる第
２の半導体層１０４へは、何の障壁もなく注入される。
次の絶縁体層１０５中にも、一般的には多くの局在準位
が存在するため、第２の半導体層１０４中を移動してき
た電子は、絶縁体層１０５との界面においても、ほぼ等
しいエネルギーをもった絶縁体層１０５中の局在準位に
何の障壁もなく移動する。

【００４８】さらに、直流電源１１０の電圧の大部分は
絶縁体層１０５に印加されているため、絶縁体層１０５
中の局在準位に存在する電子は、熱的に伝導帯へ励起さ
れるとこの高電界によって加速されてホットエレクトロ
ンとなり、厚さの薄い第２の導電性電極１０６を突き抜
けて真空中に飛び出す。飛び出した電子は、直流電源１
１１の作る電界によって蛍光体層１０９に衝突し、これ
を発光させる。従って、絶縁体層１０５中に注入される
電子の数の増加は、そのまま蛍光体層１０９の発光輝度
の増加につながる。

【００４９】一方、電子スピン密度の小さい酸素を含ま
ない非晶質シリコンを第１の半導体層として使用した比
較用素子の場合、局在準位を介しての第１の半導体層へ
の電子注入が行われないため、素子を流れる電流が小さ
く、電子放出も起こらないと考えられる。すなわち、効
率の高い電子放出を行うキーの１つが、第１の導電性電
極１０２から第１の半導体層１０３への電子の注入効率
を高めることであると考えられる。

【００５０】第１の半導体層１０３の酸素含有量を１０
原子％以上にすると、電子放出効率が減少する。ここ
で、酸素含有量の増加時には、電子スピン密度は逆に急
減している。一般に、非晶質シリコン膜は、その中のダ
ングリングボンドを意図的に水素原子で終端させて使用
されることが多いが、上記のように酸素含有量が大きい
場合は、酸素原子は水素原子と同様にダングリングボン
ドを終端する作用を呈すると考えられる。

【００５１】上記の結果より、第１の半導体層１０３の
中の電子スピン密度が約１０¹⁸ｃｍ ^-3以上であれば高い
電子放出効率が得られるが、これは、電子スピン密度の
値が大きいほど、第１の導電性電極１０２から第１の半
導体層１０３への電子注入効率が大きくなるためと思わ
れる。なお、好ましい電子スピン密度の値は約１×１０
¹⁸ｃｍ^-3以上であり、より好ましくは、約１×１０¹⁹ｃ
ｍ^-3以上である。

【００５２】また、本実施形態の電子放出素子１００
は、図７を参照して説明した従来技術における構造とは
異なって、エミッタ部分が尖っておらず平坦である。こ
のため、局部的な電流集中がなく、それに起因したエミ
ッタ部分の損傷が発生しないので、素子寿命が長くなる
とともに動作電流が安定する。

【００５３】このように、本実施形態では、従来の一般
的な非晶質シリコン膜の使用方法とは異なって、第１の
半導体層１０３の中のダングリングボンドを終端させず
に適切な電子スピン密度（不対電子密度、或いはダング
リングボンドの密度）を得ることによって、電子放出素
子としての高い電子放出効率を実現している。なお、第
１の半導体層１０３、第２の半導体層１０４、及び絶縁
体層１０５の形成方法としては、上記の範囲の適切な電
子スピン密度（不対電子密度、或いはダングリングボン
ドの密度）が得られる限りは、上記で説明したスパッタ
法に限られず、電子ビーム蒸着法や各種の化学的気相蒸
着（ＣＶＤ）法など、半導体技術で一般的に使用される
積層方法を使用することが可能である。

【００５４】また、例えば水素を含有しない非晶質シリ
コン膜として上記の第１の半導体層１０３を形成した
り、或いは水素化非晶質シリコン膜として上記の第１の
半導体層１０３を形成した後に例えば電気炉内での約６
００℃以上の加熱処理によって第１の半導体層１０３か
ら水素を放出させたりして、結果として、上述の範囲の
適切な電子スピン密度（不対電子密度、或いはダングリ
ングボンドの密度）を得るようにしても、上記の特徴
（効果）を達成することが可能である。

【００５５】（第２の実施形態）本発明の第２の実施形
態では、第１の実施形態で作製した電子放出素子１００
において、第１の半導体層１０３として、上記の酸素を
含むガスの代わりに窒素原子を含むガス（Ｎ₂、ＮＨ₃、
ＮＦ₃、Ｎ₂Ｏ、ＮＯなど）或いは炭素原子を含むガス
（ＣＯ、ＣＯ₂、ＣＨ₄、Ｃ₂Ｈ₆、Ｃ₃Ｈ₈、Ｃ₂Ｈ₂など）
を使用して、窒素或いは炭素を含む非晶質シリコン層を
形成する。その他の各構成要素は第１の実施形態で説明
したものと同様であり、それらの説明はここでは省略す
る。

【００５６】第１の実施形態と同様に本実施形態の素子
の電子放出特性を調べたところ、第１の実施形態におけ
る素子１００とほぼ同じ結果を得た。さらに、１０００
時間以上の連続動作を行っても電子放出効率はほとんど
変化せず、長寿命で動作安定性に優れていることが確認
できた。但し、上記のような特性を得るためには、窒素
或いは炭素を含む非晶質シリコン層からなる第１の半導
体層１０３における窒素或いは炭素含有量は、好ましく
は約０．０００１原子％〜約１０原子％に設定する。こ
のような設定によって、第１の半導体層１０３の中の電
子スピン密度が第１の実施形態で説明した適切な範囲内
に設定されて、第１の実施形態と同様の特徴（効果）が
達成される。

【００５７】なお、第１の半導体層１０３中に酸素原
子、炭素原子、及び窒素原子のうちの複数種類を含有し
ている場合も、それぞれの含有量の和が約０．０００１
原子％〜約１０原子％の範囲であれば、第１の半導体層
１０３の中の電子スピン密度が第１の実施形態で説明し
た適切な範囲内に設定されて、第１の実施形態で説明し
た電子放出素子と同等の特性が得られる。

【００５８】（第３の実施形態）本発明の第３の実施形
態では、第１の実施形態で作製した電子放出素子１００
において、第１の半導体層１０３及び第２の半導体層１
０４を、Ｓｉターゲットの代わりにＧｅターゲットを使
用して非晶質ゲルマニウムで構成する。また、絶縁体層
１０５を、ＳｉＯ_x膜或いはＧｅＯ_x膜（但し、ｘは０．
２５以上且つ２以下）とする。その他の各構成要素は第
１の実施形態で説明したものと同様であり、それらの説
明はここでは省略する。

【００５９】第１の実施形態と同様に本実施形態の素子
の電子放出特性を調べたところ、第１の実施形態におけ
る素子１００とほぼ同じ結果を得た。

【００６０】（第４の実施形態）本発明の第４の実施形
態では、第１の実施形態で作製した電子放出素子１００
において、第１の半導体層１０３及び第２の半導体層１
０４を、Ｓｉターゲットの代わりにグラファイトターゲ
ットを使用して非晶質カーボンで構成する。また、絶縁
体層１０５を、ＳｉＯ_x膜或いはＧｅＯ_x膜（但し、ｘは
０．２５以上且つ２以下）とする。その他の各構成要素
は第１の実施形態で説明したものと同様であり、それら
の説明はここでは省略する。

【００６１】第１の実施形態と同様に本実施形態の素子
の電子放出特性を調べたところ、第１の実施形態におけ
る素子１００とほぼ同じ結果を得た。

【００６２】（第５の実施形態）本発明の第５の実施形
態では、第１の実施形態で作製した電子放出素子１００
において、絶縁体層１０５を、ＳｉＯ_x膜の代わりに、
Ｓｉ_1-xＣ_xＯ_y膜或いはＧｅ_1-xＣ_xＯ_y膜（但し、０＜ｘ
＜１、及び、ｙは０．２５以上且つ２以下）とする。そ
の他の各構成要素は第１の実施形態で説明したものと同
様であり、それらの説明はここでは省略する。

【００６３】第１の実施形態と同様に本実施形態の素子
の電子放出特性を調べたところ、第１の実施形態におけ
る素子１００とほぼ同じ結果を得た。

【００６４】（第６の実施形態）本発明の第６の実施形
態では、第１の実施形態で作製した電子放出素子１００
において、第１の半導体層１０３を非晶質シリコンの代
わりに非晶質ゲルマニウムで構成した第１の電子放出素
子を構成した。さらに、第１の実施形態で作製した電子
放出素子１００において、第２の半導体層１０４を非晶
質シリコンの代わりに非晶質カーボンで構成した第２の
電子放出素子を構成した。第１及び第２の素子のそれぞ
れにおいて、その他の各構成要素は第１の実施形態で説
明したものと同様であり、それらの説明はここでは省略
する。

【００６５】第１の実施形態と同様に、本実施形態の第
１及び第２の素子の電子放出特性を調べたところ、第１
の実施形態における素子１００とほぼ同じ結果を得た。

【００６６】第１の半導体層１０３及び第２の半導体層
１０４を異なる材料で構成する場合は、上記のように、
第２の半導体層１０４の構成材料の禁止帯幅が第１の半
導体層１０３の構成材料の禁止帯幅よりも大きくなるよ
うに組み合わせると、好ましい結果が得られる。しか
し、逆に、第１の半導体層１０３の構成材料よりも第２
の半導体層１０４の構成材料の方が小さい禁止帯幅を有
するように組み合わせると（例えば、第１の半導体層１
０３を非晶質シリコン層とし、第２の半導体層１０４を
非晶質ゲルマニウム層とする場合）、電子放出効率は急
減する。

【００６７】（第７の実施形態）図２は、本発明の第７
の実施形態に係わる電子放出素子２００、及びそれを使
用した電界放出型ディスプレイ装置２０００の概略構成
図である。

【００６８】本実施形態の電子放出素子２００の製造に
あたっては、第１の実施形態における電子放出素子１０
０の製造時と同様のプロセスで第２の半導体層１０４ま
での構成を形成した後に、Ｏ₂ガスを徐々にその流量を
増加させながらスパッタ装置の中に導入して、図２に示
すように、ＳｉＯ_x膜（但し、ｘは０．２５以上且つ２
以下）からなる絶縁体層１０５と第２の半導体層１０４
との間に傾斜層２０１を形成する。傾斜層２０１の厚さ
は、好ましくは約０．０１μｍとし、一方、絶縁体層１
０５の厚さは約０．４μｍとする。

【００６９】その後に、第２の導電性電極１０６とし
て、Ａｕ或いはＰｔ薄膜を約１０ｎｍの厚さにスパッタ
法或いは真空蒸着法により積層して、電子放出素子２０
０を形成する。さらに、第１の実施形態の電界放出型デ
ィスプレイ装置１０００と同様に、陽極基板１５０を電
子放出素子２００に対向して配置することによって、電
界放出型ディスプレイ装置２０００を構成する。

【００７０】なお、電子放出素子２００及び電界放出型
ディスプレイ装置２０００のその他の構成要素は、第１
の実施形態における素子１００及びディスプレイ装置１
０００と同様であり、それらの説明はここでは省略す
る。

【００７１】本実施形態の素子２００について、第１の
実施形態１と同様に電子放出特性を測定したところ、直
流電源１１０の電圧が約５０Ｖ〜約１００Ｖ、直流電源
１１１の電圧が約５ｋＶのバイアス条件下で、蛍光体薄
膜１０９の発光が観測された。また、このときの電子放
出効率（直流電源１１１を流れる電流と直流電源１１０
を流れる電流との比）は約１０％〜約３５％と高く、さ
らに、第２の導電性電極１０６と蛍光体１０９との間を
流れる電流密度も約１ｍＡ／ｃｍ²を越えており、動作
電流が大きいことが確認できた。これは、第２の半導体
層１０４と絶縁体層１０５との間に傾斜層２０１を設け
ることで、第２の半導体層１０４の伝導帯から絶縁体層
１０５の伝導帯への電子の注入が、より効率的に行われ
るためと考えられる。

【００７２】（第８の実施形態）本発明の第８の実施形
態では、第７の実施形態で作製した電子放出素子２００
において、傾斜層２０１の厚さを様々に変化させた一連
の電子放出素子を作製して、それらの動作特性を調べ
た。

【００７３】その結果、傾斜層２０１の厚さが約０．０
１μｍより小さくなると、第１の実施形態における電子
放出素子１００と電子放出効率がほとんど同じになっ
た。一方、傾斜層２０１の厚さを絶縁体層１０５と同じ
約０．４μｍ或いはそれ以上にすると、電子放出を開始
する直流電源１１０の電圧が、約１２０Ｖ〜約２５０Ｖ
と高くなった。

【００７４】これより、傾斜層２０１の厚さは、約０．
０１μｍ以上であって絶縁体層１０５の厚さより薄いこ
とが好ましい。

【００７５】（第９の実施形態）本実施形態では、図３
に示すように、１枚の基板上に複数の電子放出素子をア
レイ状に形成して、電子放出素子アレイ３００を形成す
る。

【００７６】具体的には、ガラス基板１０１上に、Ｌｉ
を約１原子％〜約３０原子％含有するＡｌ−Ｌｉ合金か
らなる第１の導電性電極１０２を、厚さ約０．０５μｍ
〜約０．５μｍに真空蒸着法或いはスパッタ法により形
成する。その際に、適切なパターンのマスクを使用する
ことによって、４８０本の互いに電気的絶縁された矩形
の電極パターンとして形成する。

【００７７】次に、第１の実施形態においてと同様に、
Ｓｉをターゲットとする高周波スパッタ法によって、酸
素を含む非晶質シリコン膜を厚さ約１ｎｍ〜約１００ｎ
ｍ、典型的には約５ｎｍ〜約５０ｎｍに形成して、第１
の半導体層１０３とする。次に、同じスパッタ装置内
で、上記希ガスのみを用いて非晶質シリコン膜を厚さ約
１μｍ〜約１０μｍ、典型的には約２μｍ〜約６μｍに
形成し、第２の半導体層１０４とする。さらに、続いて
同じスパッタ装置内で、上記希ガスに加えて上記の酸素
原子を分子内に含むガスを導入し、ＳｉＯ_x膜（但し、
ｘは０．２５以上且つ２以下）を約０．４μｍの厚さで
形成し、絶縁体層１０５とする。また、Ａｕ、Ｃｕ、Ａ
ｌ、Ｃｒ、Ｔｉ、Ｐｔ、Ｐｄ、Ｍｏ、Ａｇなどの金属か
らなる配線用の矩形電極３０１を、真空蒸着法或いはス
パッタ法により、第１の導電性電極１０２とは直交する
方向に所定のパターンのマスクを使用して計６４０個配
列する。

【００７８】その後に、第２の導電性電極１０６とし
て、Ｐｔ薄膜を厚さ約１ｎｍ〜約１００ｎｍ、典型的に
は約５ｎｍ〜約２０ｎｍで、スパッタ法或いは真空蒸着
法により積層する。但し、このときに、第２の導電性電
極１０６は、適切なパターンのマスクを使用することに
よって、４８０個×６４０個の島状電極１０６のアレイ
として形成し、個々の島状電極１０６は配線用電極３０
１の何れか１本に電気的に接続させる。

【００７９】以上によって、電子放出素子アレイ３００
が形成される。また、この電子放出素子アレイ３００に
対向するように陽極基板を配置することによって、電界
放出型ディスプレイ装置が構成される。

【００８０】この電子放出素子アレイ３００について、
第１の実施形態と同様に電子放出特性を調べた。その結
果、第１の導電性電極１０２と配線用電極３０１との間
に線順次に直流電圧を印加したところ、蛍光体層１０９
からの発光はモノクロ画像を表示した。さらに、１００
０時間以上の連続動作を行っても蛍光体層１０９の発光
輝度はほとんど変化せず、長寿命を有し且つ動作の安定
性に優れていることが確認できた。

【００８１】なお、絶縁体層１０５の構成材料として
は、Ｓｉ_1-xＯ_x膜の代わりに、Ｓｉ_1- _xＮ_x膜（０＜ｘ＜
０．５７）、Ｓｉ_1-xＣ_x膜（０＜ｘ＜１）、Ｇｅ_1-xＣ_x
膜（０．３＜ｘ＜１）、Ｇｅ_1-xＯ_x膜（０．２＜ｘ＜
１）、Ｇｅ_1-xＮ_x膜（０．２＜ｘ＜０．５７）、水素化
非晶質カーボン（ａ−Ｃ：Ｈ）膜、ダイヤモンド膜、Ａ
ｌＮ膜、ＢＮ膜、Ａｌ₂Ｏ₃膜、ＭｇＯ膜、ＣａＦ₂膜、
ＭｇＦ₂膜など、第２の半導体層１０４の構成材料より
も大きい禁止帯幅を有する材料で有れば、同様の効果が
得られる。

【００８２】また、第７及び第８の実施形態として説明
したように、第２の半導体層（非晶質シリコン層）１０
４と絶縁層（ＳｉＯ_x層）１０５の間に傾斜層２０１を
設ければ、より高い放出効率が得られる。

【００８３】カラー画像を表示するためには、蛍光体層
１０９として、アレイ状に設けられた複数の第２の導電
性電極１０６の各々に対応してＲ、Ｇ、Ｂを発色する３
種類の蛍光体を配置させればよい。

【００８４】また、第１の導電性電極１０２、配線用電
極３０１、及び第２の導電性電極１０６を形成する際
に、上記ではマスクを使用しているが、フォトリソグラ
フィ法やリフトオフ法を使用しても、所期の電極パター
ンが形成できる。

【００８５】（第１０の実施形態）図４は、本発明の第
１０の実施形態に係わる電子放出素子４００、及びそれ
を使用した電界放出型ディスプレイ装置４０００の概略
構成図である。以下に、図４を参照しながら、電子放出
素子４００や電界放出型ディスプレイ装置４０００の構
成や製造方法を説明する。

【００８６】まず、ガラス基板１０１の上に、第１の導
電性電極１０２として、Ａｌ、Ａｌ−Ｌｉ合金、Ｍｇ、
Ｍｇ−Ａｇ合金、Ａｇ、Ｃｒ、Ｗ、Ｍｏ、Ｔａ、或いは
Ｔｉの薄膜を、スパッタ法或いは真空蒸着法により、厚
さ約０．０１μｍ〜約１００μｍ、典型的には約０．０
５μｍ〜約１μｍに形成する。

【００８７】次に、ＳｉＨ₄、水素、及び第１の実施形
態で説明した酸素原子を含むガスを混合したガスを用い
た平行平板容量結合型プラズマＣＶＤ法により、酸素を
含んだ水素化非晶質シリコン（以下、ａ−Ｓｉ：Ｈと略
記する）薄膜を、厚さ約１ｎｍ〜約１００ｎｍに形成し
て、第１の半導体層１０３とする。次に、ＳｉＨ₄を水
素で希釈した混合ガス（但し、希釈時の体積比をＨ₂／
ＳｉＨ₄＝１０以上とする）を用いて、非晶質領域と微
結晶領域とが混在している水素を含んだシリコン薄膜を
厚さ約２μｍに形成し、第２の半導体層１０４とする。
なお、第１及び第２の半導体層１０３及び１０４の成膜
時に、基板加熱温度は約２００℃〜約４００℃、典型的
には約２５０℃〜約３５０℃、圧力は約０．２Ｔｏｒｒ
〜約１．０Ｔｏｒｒ、典型的には約０．５Ｔｏｒｒ〜約
１Ｔｏｒｒ、高周波電極面積は約１２０ｃｍ²、及び高
周波電力は約５Ｗ〜約５０Ｗ、典型的には約１０Ｗ〜約
３０Ｗとする。

【００８８】続いて、ＳｉＨ₄、水素、及び上記の酸素
原子を含むガスの混合ガスを用いて、同様のプラズマＣ
ＶＤ法により、ＳｉＯ_x膜（但し、ｘは０．２５以上且
つ２以下）を約０．４μｍの厚さで形成し、絶縁体層１
０５とする。さらに、第２の導電性電極１０６として、
第１の導電性電極１０２の構成材料よりも大きい仕事関
数を有する金属（例えば、Ａｕ、Ｐｔ、Ｎｉ、或いはＰ
ｄ等）の薄膜を、厚さ約１ｎｍ〜約１００ｎｍ、典型的
には約５ｎｍ〜約２０ｎｍで、スパッタ法或いは真空蒸
着法により積層する。

【００８９】以上によって、電子放出素子４００が形成
される。

【００９０】この電子放出素子４００を陰極とし、それ
に対向するように、ガラス基板１０７の上にＩＴＯ或い
はＳｎＯ₂等からなる透明電極１０８と蛍光体薄膜１０
９とが積層された陽極基板１５０を配置する。これによ
って、電界放出型ディスプレイ装置４０００を構成す
る。

【００９１】本実施形態の素子４００について、第１の
実施形態と同様に電子放出特性を測定したところ、直流
電源１１０の電圧が約１０Ｖ〜約２００Ｖ、直流電源１
１１の電圧が約３ｋＶ〜約１０ｋＶのバイアス条件下
で、第２の導電性電極１０６の表面から真空中に電子が
放出され、この放出された電子が直流電源１１１による
電界によって加速されて蛍光体薄膜１０９と衝突するこ
とにより、蛍光体薄膜１０９の発光が観測された。

【００９２】このときの電子放出効率（直流電源１１１
を流れる電流と直流電源１１０を流れる電流との比）は
約５％〜約３０％と高く、さらに、第２の導電性電極１
０６と蛍光体１０９との間を流れる電流密度も約１ｍＡ
／ｃｍ²を越えており、動作電流が大きいことが確認で
きた。

【００９３】蛍光体層１０９の発光輝度は、図７に示す
従来構造のものに比べて、２桁〜３桁ほど明るかった。
さらに、１０００時間以上の連続動作を行っても電子放
出素子１００からの電子放出効率はほとんど変化せず、
図４の電子放出素子４００が長寿命を有し且つ動作安定
性に優れていることが確認できた。

【００９４】電子放出素子４００の電子放出効率が高
く、また、従来例に比べて動作電流が大きく高輝度が得
られた原因を調べたところ、第２の半導体層１０４と絶
縁体層１０５との界面４１１の凹凸によるものであるこ
とが判明した。これを、以下に説明する。

【００９５】先ず比較のために、上記の電子放出素子４
００の第２の半導体層１０４の形成条件において、体積
比Ｈ₂：ＳｉＨ₄＝８：１の混合ガスを使用して水素を含
んだシリコン薄膜を形成し、他の構成要素は素子４００
と全く同様にして、比較用電子放出素子を作製した。そ
して、この比較用素子について上記と同様に電子放出特
性を調べたところ、直流電源１１０の電圧を大きくして
も電子放出はわずかに観測されただけで、その放出効率
は、本実施形態における素子４００に比べて１桁小さか
った。このように、第２の半導体層１０４の作製条件が
異なる２つの素子間で電子放出特性が大きく異なる理由
について考察した内容を、以下に述べる。

【００９６】本実施形態における素子４００の第２の半
導体層１０４を透過電子顕微鏡により分析したところ、
層１０４の内部には微結晶領域と非晶質領域とが混在し
ており、その内の微結晶領域には柱状に成長した微結晶
粒が見られた。また、微結晶粒の大きさは、厚さ方向で
約５ｎｍ〜約５００ｎｍ、厚さ方向と垂直な方向では約
１ｎｍ〜約５０ｎｍであった。さらに、作製時のＳｉＨ
₄に対するＨ₂の割合を大きくすれば、微結晶の大きさが
それに応じて増加して、非晶質領域の面積に対する微結
晶領域の面積の割合が増加することが判明した。

【００９７】さらに、素子４００における第２の半導体
層１０４の表面（すなわち、第２の半導体層１０４と絶
縁体層１０５との間の界面４１１）を電子顕微鏡で観察
したところ、図５の模式的な拡大図に示すように、微結
晶粒の成長に起因した、周期性がなく高さも一定でない
不均一な凹凸が形成されていることが確認された。凹凸
の高低差は、最小で約５ｎｍ及び最大で約２００ｎｍの
範囲に分布しており、その平均は、約５０ｎｍ〜約１０
０ｎｍであった。なお、観察した素子４００の大きさ
は、２ｍｍ×２ｍｍであった。

【００９８】一方、比較用素子における第２の半導体層
は、均一なａ−Ｓｉ：Ｈ層であり、その表面も鏡面状
で、本実施形態の素子４００におけるような凹凸は、第
２の半導体層（均一なａ−Ｓｉ：Ｈ層）と絶縁体層との
界面には形成されていないことが判明した。

【００９９】さらに、素子４００では、絶縁体層１０５
の表面にも凹凸が見られたのに対して、第２の半導体層
（均一なａ−Ｓｉ：Ｈ層）と絶縁体層との界面が平坦で
ある比較用素子では、絶縁体層１０４の表面には凹凸が
見られなかった。これより、素子４００の絶縁体層１０
５の表面の凹凸は、絶縁体層１０５に起因しているので
はなく、界面４１１、すなわち第２の半導体層１０４の
表面状態が反映していると考えられる。

【０１００】以上の結果より、本実施形態の電子放出素
子４００が上記のようにより高い電子放出効率を示す原
因は、界面４１１の凹凸に起因すると考えられる。すな
わち、凹凸の有る界面４１１では、平坦な界面に比べて
接合面積が増加すること、さらに、界面４１１の凸部分
で電界強度が局部的に大きくなり、第２の半導体層１０
４から絶縁体層１０５への電子の注入効率が増加すると
いう効果がもたらされることによって、結果として絶縁
体層１０５中を流れる電子の数が増大するためと考えら
れる。

【０１０１】直流電源１１０の電圧の大部分は絶縁体層
１０５に印加されているため、絶縁体層１０５中を走行
する電子は大きく加速される。さらに、第２の導電性電
極１０６が薄いために、電子は第２の導電性電極１０６
を突き抜けて真空中に飛び出す。飛び出した電子は、直
流電源１１１の作る電界によって蛍光体層１０９に衝突
し、これを発光させる。従って、界面４１１の凹凸の作
用によって絶縁体層１０５中に注入される電子の数が増
加すれば、そのまま蛍光体層１０９の発光輝度の増加に
つながる。

【０１０２】また、本実施形態の電子放出素子１００
は、図７を参照して説明した従来技術における構造とは
異なって、エミッタ部分が尖っておらず平坦である。こ
のため、局部的な電流集中がなく、それに起因したエミ
ッタ部分の損傷が発生しないので、素子寿命が長くなる
とともに動作電流が安定する。

【０１０３】（第１１の実施形態）本発明の第１１の実
施形態では、第１０の実施形態で作製した電子放出素子
４００において、ａ−Ｓｉ：Ｈからなる第２の半導体層
１０４を形成した後に、第２の半導体層１０４を電気炉
にて約６００℃以上に加熱して内部に微結晶を成長さ
せ、その後に順次絶縁体層１０５及び第２の導電性電極
１０６を形成する。その他の各構成要素は第１０の実施
形態で説明したものと同様であり、それらの説明はここ
では省略する。

【０１０４】第１０の実施形態と同様に本実施形態の素
子の電子放出特性を調べたところ、第１０の実施形態に
おける素子４００とほぼ同じ結果を得た。

【０１０５】また、ａ−Ｓｉ：Ｈ層１０４へのエキシマ
レーザ或いは電子ビームの照射によってａ−Ｓｉ：Ｈ層
１０４の内部に微結晶を成長させても、同様の結果を得
た。

【０１０６】（第１２の実施形態）本発明の第１２の実
施形態では、第１０の実施形態で作製した電子放出素子
４００において、第１及び第２の半導体層１０３及び１
０４の厚さは変えずに、絶縁体層１０５の厚さを様々に
変化させた一連の素子を作製し、それらの動作特性を調
べた。

【０１０７】その結果、絶縁体層１０５の厚さが約０．
１μｍより小さくなると、素子がブレークダウンして動
作しなくなる場合が発生し、実用には供しえないことが
分かった。一方、絶縁体層１０５の厚さを約５μｍより
厚くすると、絶縁体層１０５の内部応力による剥離が発
生し易くなるとともに、直流電源１１０からの印加電圧
を約１ｋＶ以上に大きくする必要が生じて、やはり実用
には供し得ないことが分かった。

【０１０８】これより、絶縁体層１０５の厚さは、約
０．１μｍ〜約５μｍの範囲に設定することが好まし
い。

【０１０９】さらに、界面４１１の凹凸の最大深さと絶
縁体層１０５の厚さとの関係を調べた。その結果を、表
１に示す。但し、界面４１１の凹凸の最大深さは、第１
０の実施形態における測定時と同様に、電子放出素子を
２ｍｍ×２ｍｍの大きさに切り出し、電子顕微鏡でその
断面を観察することにより測定した。

【０１１０】

【表１】これより、界面４１１の凹凸の高低差の平均値が、絶縁
体層１０５の厚さの約１／１００以上あれば、高い電子
放出効率が得られる。なお、表１の結果によれば、絶縁
体層１０５の厚さと界面４１１の凹凸の最大深さとが等
しいときに、電子放出効率は最も高くなっている。但
し、実際には、このような条件下では絶縁体層１０５の
絶縁破壊が生じ易く、素子の動作が不安定になって短寿
命になるために、実用には不向きである。

【０１１１】従って、界面４１１に凹凸を形成する場合
に、凹凸の高低差が有りすぎると、局部的に異常に高電
界の部分が形成されて、絶縁体層１０５の絶縁破壊が生
じ易くなる。一方、界面４１１の凹凸の高低差が小さす
ぎると、平坦な界面の場合と殆ど変化なくなって、高い
電子放出効率が得られない。さらに良好な動作特性を実
現するためには、界面４１１の凹凸の高低差に応じて、
絶縁体層１０５の厚さを調整する必要がある。

【０１１２】（第１３の実施形態）本発明の第１３の実
施形態では、第１０の実施形態で作製した電子放出素子
４００において、絶縁体層１０５の厚さは変えずに、第
２の半導体層１０４の厚さを様々に変化させた一連の素
子を作製し、それらの動作特性を調べた。

【０１１３】その結果、第２の半導体層１０４の厚さが
約０．０１μｍより小さくなると、第２の半導体層１０
４の内部における非晶質領域と微結晶領域の混在という
不均一性が、その表面でも観察されるようになる。その
結果、素子の電子放出効率の面内分布（不均一性）が顕
著になり、全体的な電子放出効率（言い替えれば動作電
流）が低下すると共に素子寿命が減少して、実用には供
し得なくなる。

【０１１４】一方、第２の半導体層１０４の厚さを約５
０μｍまで大きくしたが、動作特性の変化は見られなか
った。

【０１１５】（第１４の実施形態）本発明の第１４の実
施形態では、第１０の実施形態で作製した電子放出素子
４００において、第２の半導体層１０４として、微結晶
粒を含むＳｉ層の代わりに、ほぼ同じ大きさの微結晶を
含むＧｅ層、Ｓｉ_1-xＣ_x合金層、Ｓｉ_1-xＧｅ_x合金層、
或いはＧｅ_1-xＣ_x合金層（但し、０＜ｘ＜１）を形成す
る。その他の各構成要素は第１０の実施形態で説明した
ものと同様であり、それらの説明はここでは省略する。

【０１１６】第２の半導体層１０４を上記の材料で構成
しても、第１０の実施形態と同様に本実施形態の素子の
電子放出特性を調べたところ、第１０の実施形態におけ
る素子４００とほぼ同じ結果を得た。

【０１１７】また、第２の半導体層１０４を上記の材料
で形成する際に、原料ガスにＦ₂、ＳｉＦ₄、ＣＦ₄、Ｇ
ｅＦ₄などのフッ素を含むガスを混合することにより、
微結晶粒径を約１桁大きくすることができた。

【０１１８】さらに、原料ガスにＰＦ₃、ＰＨ₃、ＡｓＨ
₃などのガスを混合し、第２の半導体層１０４にＰ、Ａ
ｓなどの不純物を約０．０１ｐｐｍ〜約１０００ｐｐｍ
だけ添加することにより、第２の半導体層１０４から絶
縁体層１０５への電子の注入を低い電界で発生させるこ
とが可能になり、電子放出が始まる直流電源１１０の印
加電圧が低減される。

【０１１９】（第１５の実施形態）本発明の第１５の実
施形態では、第１０の実施形態で作製した電子放出素子
４００の作製プロセスに改変を加えている。以下に、そ
の内容を説明する。

【０１２０】まず、ガラス基板１０１上に、Ｌｉを約１
原子％〜約３０原子％含有するＡｌ−Ｌｉ合金からなる
第１の導電性電極１０２を、厚さ約０．０５μｍ〜約
０．５μｍに真空蒸着法により形成する。その後に、ハ
ロゲン原子を含むガス（例えば、ＣＦ₄、Ｃ₂Ｆ₆、Ｎ
Ｆ₃、ＣｌＦ₃、Ｆ₂、ＳＦ₆、ＨＦ、Ｃｌ₂ガス、ＨＣｌ
ガス、など）をグロー放電により分解して生成したハロ
ゲンラジカルやハロゲンイオンを用いる化学的ドライエ
ッチング或いは反応性イオンエッチングによって、電極
１０２の表面から深さ方向に約１ｎｍ〜約１００ｎｍの
範囲をエッチングした。

【０１２１】続いて、ＳｉＨ４及び酸素の混合ガスを用
いたプラズマＣＶＤ法により、酸素を含んだａ−Ｓｉ：
Ｈ層（第１の半導体層）１０３を約１０ｎｍ〜約１００
ｎｍの厚さに形成し、さらに、ガス混合比（Ｈ₂／Ｓｉ
Ｈ₄）を約０〜約１０としたプラズマＣＶＤ法により、
ａ−Ｓｉ：Ｈ膜（第２の半導体層）１０４を約１μｍ〜
約５μｍの厚さに形成した。但し、第１及び第２の半導
体層１０３及び１０４の成膜時の基板加熱温度は、約１
５０℃〜約３５０℃とする。このとき、ａ−Ｓｉ：Ｈ膜
１０４の表面を走査型電子顕微鏡により観察したとこ
ろ、深さが約１０ｎｍ（最小）〜３００ｎｍ（最大）の
範囲の凹凸が形成されていた。

【０１２２】次に、ＳｉＨ₄／Ｏ₂混合比を約０．５〜約
４とし、さらにＨ₂を混合したガスを用いたプラズマＣ
ＶＤ法により、絶縁体層１０５としてのＳｉＯ_x（ｘは
１〜１．６）膜１０５を、厚さ約０．１μｍ〜約０．６
μｍに形成し、さらにその上にスパッタ法により第２の
導電性電極としてのＰｔ薄膜１０６を、厚さ約１０ｎｍ
に形成して、電子放出素子を作製する。

【０１２３】このようにして形成した素子について、第
１０の実施形態と同様に電子放出効率を調べたところ、
約１０％〜約３０％と高い値が得られた。

【０１２４】第１０の実施形態では、微結晶粒を含まな
いａ−Ｓｉ：Ｈ層によって第２の半導体層１０４を形成
する場合には、電子放出は生じなかった。これに対し
て、上記のように、下地の電極１０２の表面をエッチン
グし、面内におけるわずかなエッチング速度のバラツキ
を利用して電極１０２の表面に凹凸を形成することによ
り、本来であれば表面に凹凸が形成されない半導体層
（例えばａ−Ｓｉ：Ｈ層）の表面に、所望の凹凸を形成
することができる。これによって、絶縁体層１０５への
電子の注入効率を上げることができる。

【０１２５】また、第２の半導体層１０４として、ａ−
Ｓｉ：Ｈ層の代わりに、ａ−Ｇｅ：Ｈ層、ａ−Ｓｉ_1-x
Ｃ_x：Ｈ合金層、ａ−Ｓｉ_1-xＧｅ_x：Ｈ合金層、ａ−Ｇ
ｅ_1-xＣ_x：Ｈ合金層（但し、０＜ｘ＜１）などを使用し
ても、上記と同様の結果を得ることができる。さらに、
これらの材料から構成される第２の半導体層１０４に、
Ｐ、Ａｓ、Ｓｂなどの不純物を約１ｐｐｍ〜約１０００
０ｐｐｍだけ添加することにより、第１４の実施形態と
同様に、電子放出が始まる直流電源１１０の印加電圧が
低減される。

【０１２６】或いは、第２の半導体層１０４の構成材料
として、上記のような非晶質材料の他に、もともの成膜
時に凹凸が形成される、少なくとも微結晶を含むシリコ
ン薄膜、Ｇｅ層、Ｓｉ_1-xＣ_x合金層、Ｓｉ_1-xＧｅ_x合金
層、Ｇｅ_1-xＣ_x合金層（但し、０＜ｘ＜１）等を使用し
ても、上記と同様の結果を得ることができる。

【０１２７】さらに、第１の導電性電極１０２の表面を
エッチングせずに、まず微結晶を含む半導体層を約０．
１μｍ〜約１μｍの厚さに形成し、続いて非晶質半導体
層を約０．５μｍ〜約５μｍの厚さに積層することによ
って、２層構造を有する第２の半導体層１０４を形成し
ても、その界面４１１に深さ約１０ｎｍ〜約３００ｎｍ
の範囲の凹凸が形成されて、上記と同様の結果を得るこ
とができる。

【０１２８】（第１６の実施形態）本発明の第１６の実
施形態では、第１５の実施形態で作製した電子放出素子
において、第１の導電層１０２の代わりに低抵抗（約１
Ωｃｍ以下）のシリコンウェハを使用する。この場合の
シリコンウェハは、これまでの実施形態でガラス基板１
０１が果たしていた支持体としての機能も同時に奏する
ので、ガラス基板１０１は省略可能である。

【０１２９】上記の場合でも、第１５の実施形態におい
てと同様の結果が得られる。

【０１３０】（第１７の実施形態）本発明の第１７の実
施形態では、第１０の実施形態で作製した電子放出素子
４００の作製プロセスに改変を加えている。以下に、そ
の内容を説明する。

【０１３１】まず、ガラス基板１０１上に、Ｌｉを約１
原子％〜約３０原子％含有するＡｌ−Ｌｉ合金からなる
第１の導電性電極１０２を、厚さ約０．０５μｍ〜約
０．５μｍに真空蒸着法により形成する。

【０１３２】続いて、ＳｉＨ₄及び酸素の混合ガスを用
いたプラズマＣＶＤ法により、酸素を含んだａ−Ｓｉ：
Ｈ層（第１の半導体層）１０３を約１０ｎｍ〜約１００
ｎｍの厚さに形成し、さらに、ガス混合比（Ｈ₂／Ｓｉ
Ｈ₄）を約０〜約１０としたプラズマＣＶＤ法により、
ａ−Ｓｉ：Ｈ膜（第２の半導体層）１０４を約２μｍ〜
約５μｍの厚さに形成した。但し、第１及び第２の半導
体層１０３及び１０４の成膜時の基板加熱温度は、約１
５０℃〜約３５０℃とする。

【０１３３】その後に、ハロゲン原子を含むガス（例え
ば、ＣＦ₄、Ｃ₂Ｆ₆、ＮＦ₃、ＣｌＦ ₃、Ｆ₂、ＳＦ₆、Ｈ
Ｆ、Ｃｌ₂ガス、ＨＣｌガス、など）をグロー放電によ
り分解して生成したハロゲンラジカルやハロゲンイオン
を用いる化学的ドライエッチング或いは反応性イオンエ
ッチングによって、ａ−Ｓｉ：Ｈ層１０４の表面から深
さ方向に約０．１μｍ〜約１μｍの範囲をエッチングし
た。このとき、ａ−Ｓｉ：Ｈ膜１０４の表面を走査型電
子顕微鏡により観察したところ、深さが約１０ｎｍ（最
小）〜約５００ｎｍ（最大）の範囲の凹凸が形成されて
いた。

【０１３４】次に、ＳｉＨ₄／Ｏ₂混合比を約０．５〜約
４とし、さらにＨ₂を混合したガスを用いたプラズマＣ
ＶＤ法により、絶縁体層１０５としてのＳｉＯ_x（ｘは
１〜１．６）膜１０５を、厚さ約０．１μｍ〜約０．６
μｍに形成し、さらにその上にスパッタ法により第２の
導電性電極としてのＰｔ薄膜１０６を、厚さ約１０ｎｍ
に形成して、電子放出素子を作製する。

【０１３５】このようにして形成した素子について、第
１０の実施形態と同様に電子放出効率を調べたところ、
約１０％〜約３０％と高い値が得られた。

【０１３６】第１０の実施形態では、微結晶粒を含まな
いａ−Ｓｉ：Ｈ層によって第２の半導体層１０４を形成
する場合には、電子放出は生じなかった。これに対し
て、上記のように、ａ−Ｓｉ：Ｈ層１０４の表面をエッ
チングし、面内におけるわずかなエッチング速度のバラ
ツキを利用してａ−Ｓｉ：Ｈ層１０４の表面に凹凸を形
成することにより、本来であれば表面に凹凸が形成され
ない半導体層（例えばａ−Ｓｉ：Ｈ層）の表面に、所望
の凹凸を形成することができる。これによって、絶縁体
層１０５への電子の注入効率を上げることができる。

【０１３７】また、第２の半導体層１０４として、ａ−
Ｓｉ：Ｈ層の代わりに、ａ−Ｇｅ：Ｈ層、ａ−Ｓｉ_1-x
Ｃ_x：Ｈ合金層、ａ−Ｓｉ_1-xＧｅ_x：Ｈ合金層、ａ−Ｇ
ｅ_1-xＣ_x：Ｈ合金層（但し、０＜ｘ＜１）などを使用し
ても、上記と同様の結果を得ることができる。さらに、
これらの材料から構成される第２の半導体層１０４に、
Ｐ、Ａｓ、Ｓｂなどの不純物を約１ｐｐｍ〜約１０００
０ｐｐｍだけ添加することにより、第１４の実施形態と
同様に、電子放出が始まる直流電源１１０の印加電圧が
低減される。

【０１３８】或いは、第２の半導体層１０４の構成材料
として、上記のような非晶質材料の他に、もともの成膜
時に凹凸が形成される、少なくとも微結晶を含むシリコ
ン薄膜、Ｇｅ層、Ｓｉ_1-xＣ_x合金層、Ｓｉ_1-xＧｅ_x合金
層、Ｇｅ_1-xＣ_x合金層（但し、０＜ｘ＜１）等を使用し
ても、上記と同様の結果を得ることができる。

【０１３９】（第１８の実施形態）本実施形態では、図
６に示すように、１枚の基板上に複数の電子放出素子を
アレイ状に形成して、電子放出素子アレイ６００を形成
する。

【０１４０】具体的には、ガラス基板１０１上に、Ｌｉ
を約１原子％〜約３０原子％含有するＡｌ−Ｌｉ合金か
らなる第１の導電性電極１０２を、厚さ約０．０５μｍ
〜約０．５μｍに真空蒸着法或いはスパッタ法により形
成する。その際に、適切なパターンのマスクを使用する
ことによって、４８０本の互いに電気的絶縁された矩形
の電極パターンとして形成する。

【０１４１】次に、第１０の実施形態においてと同様
に、ＳｉＨ₄、水素、及び酸素原子を含むガスを混合し
たガスを用いた平行平板容量結合型プラズマＣＶＤ法に
より、ａ−Ｓｉ：Ｈ薄膜を、厚さ約１ｎｍ〜約１００ｎ
ｍに形成して、第１の半導体層１０３とする。次に、Ｓ
ｉＨ₄を水素で希釈した混合ガス（但し、希釈時の体積
比をＨ₂／ＳｉＨ₄＝１０以上とする）を用いて、非晶質
領域と微結晶領域とが混在している水素を含んだシリコ
ン薄膜を厚さ約１μｍ〜約５μｍに形成し、第２の半導
体層１０４とする。なお、第１及び第２の半導体層１０
３及び１０４の成膜時に、基板加熱温度は約２００℃〜
約４００℃、典型的には約２５０℃〜約３５０℃、圧力
は約０．２Ｔｏｒｒ〜約１．０Ｔｏｒｒ、典型的には約
０．５Ｔｏｒｒ〜約１Ｔｏｒｒ、高周波電極面積は約１
２０ｃｍ²、及び高周波電力は約５Ｗ〜約５０Ｗ、典型
的には約１０Ｗ〜約３０Ｗとする。このとき、第２の半
導体層１０４の表面４１１には、深さが約３０ｎｍ〜約
５００ｎｍの範囲の凹凸が形成されている。

【０１４２】続いて、ＳｉＨ₄、水素、及び上記の酸素
原子を含むガスの混合ガスを用いて、同様のプラズマＣ
ＶＤ法により、ＳｉＯ_x膜（但し、ｘは０．２５以上且
つ２以下）を約０．３μｍ〜約０．５μｍの厚さで形成
し、絶縁体層１０５とする。さらに、Ａｕ、Ｃｕ、Ａ
ｌ、Ｃｒ、Ｔｉ、Ｐｔ、Ｐｄ、Ｍｏ、Ａｇなどの金属か
らなる配線用の矩形電極３０１を、真空蒸着法或いはス
パッタ法により、第１の導電性電極１０２とは直交する
方向に所定のパターンのマスクを使用して計６４０個配
列する。続いて、第２の導電性電極１０６として、Ｐｔ
薄膜を厚さ約１ｎｍ〜約１００ｎｍ、典型的には約５ｎ
ｍ〜約２０ｎｍで、スパッタ法或いは真空蒸着法により
積層する。但し、このときに、第２の導電性電極１０６
は、適切なパターンのマスクを使用することによって、
４８０個×６４０個の島状電極１０６のアレイとして形
成し、個々の島状電極１０６は配線用電極３０１の何れ
か１本に電気的に接続させる。

【０１４３】以上によって、電子放出素子アレイ６００
が形成される。また、この電子放出素子アレイ６００に
対向するように陽極基板を配置することによって、電界
放出型ディスプレイ装置が構成される。

【０１４４】この電子放出素子アレイ６００について、
第１の実施形態と同様に電子放出特性を調べた。その結
果、第１の導電性電極１０２と配線用電極３０１との間
に線順次に直流電圧を印加したところ、蛍光体層１０９
からの発光はモノクロ画像を表示した。さらに、１００
０時間以上の連続動作を行っても蛍光体層１０９の発光
輝度はほとんど変化せず、長寿命を有し且つ動作の安定
性に優れていることが確認できた。

【０１４５】なお、絶縁体層１０５の構成材料として
は、Ｓｉ_1-xＯ_x膜の代わりに、Ｓｉ_1- _xＮ_x膜（０＜ｘ＜
０．５７）、Ｓｉ_1-xＣ_x膜（０＜ｘ＜１）、Ｇｅ_1-xＣ_x
膜（０．３＜ｘ＜１）、Ｇｅ_1-xＯ_x膜（０．２＜ｘ＜
１）、Ｇｅ_1-xＮ_x膜（０．２＜ｘ＜０．５７）、水素化
非晶質カーボン（ａ−Ｃ：Ｈ）膜、ダイヤモンド膜、Ａ
ｌＮ膜、ＢＮ膜、Ａｌ₂Ｏ₃膜、ＭｇＯ膜、ＣａＦ₂膜、
ＭｇＦ₂膜など、第２の半導体層１０４の構成材料より
も大きい禁止帯幅を有する材料で有れば、同様の効果が
得られる。

【０１４６】カラー画像を表示するためには、蛍光体層
１０９として、アレイ状に設けられた複数の第２の導電
性電極１０６の各々に対応してＲ、Ｇ、Ｂを発色する３
種類の蛍光体を配置させればよい。

【０１４７】また、第１の導電性電極１０２、配線用電
極３０１、及び第２の導電性電極１０６を形成する際
に、上記ではマスクを使用しているが、フォトリソグラ
フィ法やリフトオフ法を使用しても、所期の電極パター
ンが形成できる。

【０１４８】

【発明の効果】以上のように、本発明によれば、動作電
流が大きく且つエミッタ部の劣化が無い、長寿命で動作
安定性及び信頼性に優れた電子放出素子が提供される。
この電子放出素子は、容易に製造可能である。

【図面の簡単な説明】

【図１】本発明のある実施形態における電子放出素子、
及びそれを用いて構成される電界放出型ディスプレイ装
置の構成を模式的に示す図である。

【図２】本発明の他の実施形態における電子放出素子、
及びそれを用いて構成される電界放出型ディスプレイ装
置の構成を模式的に示す図である。

【図３】図１に示す電子放出素子をアレイ状に構成した
本発明の電子放出素子アレイの構成を模式的に示す図で
ある。

【図４】本発明の他の実施形態における電子放出素子、
及びそれを用いて構成される電界放出型ディスプレイ装
置の構成を模式的に示す図である。

【図５】図４の電子放出素子の界面部の形状を模式的に
示す拡大図である。

【図６】図４に示す電子放出素子をアレイ状に構成した
本発明の電子放出素子アレイの構成を模式的に示す図で
ある。

【図７】従来技術による電子放出素子の構成を模式的に
示す図である。

【符号の説明】

１０１、１０７ガラス基板１０２第１の導電性電極１０３第１の半導体層１０４第２の半導体層１０５絶縁体層１０６第２の導電性電極１０８透明導電性電極１０９蛍光体層１１０、１１１直流電源２０１傾斜層３０１配線用電極４１１界面１００、２００、４００電子放出素子１５０陽極基板３００、６００電子放出素子アレイ１０００、２０００、４０００電子放出素子型ディス
プレイ装置

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 1/312 H01J 9/02

Claims

(57)【特許請求の範囲】

【請求項１】電子を放出するエミッタ部を備えた電子
放出素子であって、該エミッタ部が、少なくとも第１の導電性電極の上に第
１の半導体層、第２の半導体層、絶縁体層、及び第２の
導電性電極が順次積層された構造を有し、該第１及び第２の半導体層が、炭素、シリコン、ゲルマ
ニウムのうちの少なくとも１種類以上を主成分とし、且
つ第１の半導体層が非晶質であって、炭素原子、酸素原
子、窒素原子のうちの該主成分とは異なる１種類以上
を、含有量の和が０．００１原子％以上、１０原子％以
下の範囲で含有する、電子放出素子。
【請求項２】電子を放出するエミッタ部を備えた電子
放出素子であって、該エミッタ部が、少なくとも第１の導電性電極の上に第
１の半導体層、第２の半導体層、絶縁体層、及び第２の
導電性電極が順次積層された構造を有し、該第１及び第２の半導体層が、炭素、シリコン、ゲルマ
ニウムのうちの少なくとも１種類以上を主成分とし、且
つ第１の半導体層が非晶質であって、炭素原子、酸素原
子、窒素原子のうちの該主成分とは異なる１種類以上を
含有するとともに、不対電子密度が１×１０ ¹⁸ ｃｍ ^-3 以
上である、電子放出素子。
【請求項３】前記絶縁体層が、少なくとも炭素、ケイ
素、ゲルマニウムのうちの１種類以上を主成分とする、
請求項１または２に記載の電子放出素子。
【請求項４】前記第２の半導体層と前記絶縁体層との
間に、該第２の半導体層を構成する元素と該絶縁体層を
構成する元素とが混在している傾斜領域が存在する、請
求項１または２に記載の電子放出素子。
【請求項５】前記傾斜領域の厚さが約０．０１μｍ以
上で且つ前記絶縁体層の厚さより薄い、請求項４に記載
の電子放出素子。
【請求項６】少なくとも前記第２の半導体層と前記絶
縁体層との界面に凹凸形状が形成されている、請求項１
または２に記載の電子放出素子。
【請求項７】前記界面の前記凹凸形状の最大深さが、
前記絶縁体層の厚さの約１／１００以上で且つ該絶縁体
層の厚さより小さい、請求項６に記載の電子放出素子。
【請求項８】前記第１の導電性電極と前記第１の半導
体層との間の界面に凹凸形状が形成されている、請求項
１または２に記載の電子放出素子。
【請求項９】前記第２の半導体層が少なくとも微結晶
を含む、請求項１または２に記載の電子放出素子。
【請求項１０】前記第１及び第２の半導体層が少なく
とも水素を含む、請求項９に記載の電子放出素子。
【請求項１１】前記第２の半導体層の内部に非晶質領
域と微結晶領域とが混在している、請求項９に記載の電
子放出素子。
【請求項１２】前記第２の半導体層に含まれる前記微
結晶の粒径が約１ｎｍ〜約５００ｎｍの範囲内である、
請求項９に記載の電子放出素子。
【請求項１３】請求項１または２に記載の電子放出素
子を含む電界放出型ディスプレイ装置であって、該電子
放出素子の前記第２の導電性電極の表面が該ディスプレ
イ装置の電子放出源として機能するように構成されてい
る、電界放出型ディスプレイ装置。