JP3386339B2 - Ｂｉ層状強誘電体薄膜を有する電極構造、その形成方法および強誘電体薄膜メモリ素子 - Google Patents
Ｂｉ層状強誘電体薄膜を有する電極構造、その形成方法および強誘電体薄膜メモリ素子Info
- Publication number
- JP3386339B2 JP3386339B2 JP18548597A JP18548597A JP3386339B2 JP 3386339 B2 JP3386339 B2 JP 3386339B2 JP 18548597 A JP18548597 A JP 18548597A JP 18548597 A JP18548597 A JP 18548597A JP 3386339 B2 JP3386339 B2 JP 3386339B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- ferroelectric thin
- layered ferroelectric
- electrode structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、Ｂｉ層状強誘電
体薄膜を有する電極構造、その形成方法および強誘電体
薄膜メモリ素子に関する。
体薄膜を有する電極構造、その形成方法および強誘電体
薄膜メモリ素子に関する。
【０００２】
【従来の技術】従来の強誘電体薄膜を有する電極構造と
しては、例えば文献（文献：強誘電体薄膜メモリ、サイ
エンスフォーラム、１９９５年、ｐ．２６１〜２７１）
に開示されたものがある。
しては、例えば文献（文献：強誘電体薄膜メモリ、サイ
エンスフォーラム、１９９５年、ｐ．２６１〜２７１）
に開示されたものがある。
【０００３】この文献に開示されている電極構造は、電
極（ゲート電極）構造をＭＦＭＩＳ（Ｍｅｔａｌ−Ｆｅ
ｒｒｏｅｌｅｃｔｒｉｃ−Ｍｅｔａｌ−Ｉｎｓｕｌａｔ
ｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造にしてある。
従来のＭＦＭＩＳ構造の電界効果型トランジスタ（ＦＥ
Ｔ）は、シリコン基板上に、ＳｉＯ2 膜、不純物ドープ
ポリシリコン層、Ｉｒ（イリジウム）酸化物層、Ｉｒ
層、強誘電体薄膜（ＰＺＴ薄膜）、Ｉｒ酸化物層および
Ｉｒ層を順次に積層してある。すなわち、従来のＦＥＴ
の概略的な構成は、電極構造の上部から、Ｉｒ層
（Ｍ）、ＰＺＴ薄膜（Ｆ）、不純物ドープポリＳｉ（シ
リコン）（Ｍ）、絶縁膜であるＳｉＯ 2 膜（Ｉ）、半導
体基板であるＳｉ基板（Ｓ）が順次に設けられている。
極（ゲート電極）構造をＭＦＭＩＳ（Ｍｅｔａｌ−Ｆｅ
ｒｒｏｅｌｅｃｔｒｉｃ−Ｍｅｔａｌ−Ｉｎｓｕｌａｔ
ｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造にしてある。
従来のＭＦＭＩＳ構造の電界効果型トランジスタ（ＦＥ
Ｔ）は、シリコン基板上に、ＳｉＯ2 膜、不純物ドープ
ポリシリコン層、Ｉｒ（イリジウム）酸化物層、Ｉｒ
層、強誘電体薄膜（ＰＺＴ薄膜）、Ｉｒ酸化物層および
Ｉｒ層を順次に積層してある。すなわち、従来のＦＥＴ
の概略的な構成は、電極構造の上部から、Ｉｒ層
（Ｍ）、ＰＺＴ薄膜（Ｆ）、不純物ドープポリＳｉ（シ
リコン）（Ｍ）、絶縁膜であるＳｉＯ 2 膜（Ｉ）、半導
体基板であるＳｉ基板（Ｓ）が順次に設けられている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
強誘電体薄膜を有する電極構造においては、強誘電体薄
膜として、比較的低温で成膜されるＰＺＴ（ＰｂＺｒＴ
ｉＯ）を用いている。しかし、近年、比誘電率が小さ
く、残留分極も小さいＢｉ層状強誘電体薄膜を用いたＦ
ＥＴの開発が進展している。従来のＰＺＴの代わりにＢ
ｉ層状強誘電体薄膜を用いた場合、以下に述べるような
問題があった。
強誘電体薄膜を有する電極構造においては、強誘電体薄
膜として、比較的低温で成膜されるＰＺＴ（ＰｂＺｒＴ
ｉＯ）を用いている。しかし、近年、比誘電率が小さ
く、残留分極も小さいＢｉ層状強誘電体薄膜を用いたＦ
ＥＴの開発が進展している。従来のＰＺＴの代わりにＢ
ｉ層状強誘電体薄膜を用いた場合、以下に述べるような
問題があった。
【０００５】Ｂｉ層状強誘電体薄膜は、ＰＺＴに比
べ、高温でアニール処理を行なうため、Ｂｉ層状強誘電
体薄膜に含まれている酸素（Ｏ2 ）がＩｒ層と反応して
非晶質のＩｒ酸化物を形成してしまう。このため、Ｉｒ
酸化物層上に形成されるＢｉ層状強誘電体薄膜の結晶配
向性を制御することが難しかった。
べ、高温でアニール処理を行なうため、Ｂｉ層状強誘電
体薄膜に含まれている酸素（Ｏ2 ）がＩｒ層と反応して
非晶質のＩｒ酸化物を形成してしまう。このため、Ｉｒ
酸化物層上に形成されるＢｉ層状強誘電体薄膜の結晶配
向性を制御することが難しかった。
【０００６】また、Ｉｒ酸化物層と不純物ドープポリ
Ｓｉ層との密着性が悪いため、ポリＳｉ層上に直接Ｉｒ
酸化物層を形成することはできない。このため、従来
は、ポリＳｉ層とＩｒ酸化物層との間に密着を確保する
ための密着層（例えば、ＴｉＮ層、Ｉｒ層またはＴｉ
（チタン）層）を設けている。しかしながら、従来のＴ
ｉＮ層を用いた場合、ＴｉＮ層は酸素と反応してＴｉＯ
を形成して抵抗値を増大させる。また、Ｉｒ酸化物中の
ＩｒとＴｉＮとが合金を形成してＴｉＮ層を劣化させ
る。
Ｓｉ層との密着性が悪いため、ポリＳｉ層上に直接Ｉｒ
酸化物層を形成することはできない。このため、従来
は、ポリＳｉ層とＩｒ酸化物層との間に密着を確保する
ための密着層（例えば、ＴｉＮ層、Ｉｒ層またはＴｉ
（チタン）層）を設けている。しかしながら、従来のＴ
ｉＮ層を用いた場合、ＴｉＮ層は酸素と反応してＴｉＯ
を形成して抵抗値を増大させる。また、Ｉｒ酸化物中の
ＩｒとＴｉＮとが合金を形成してＴｉＮ層を劣化させ
る。
【０００７】また、Ｉｒ層を用いた場合、Ｂｉ層状強誘
電体薄膜の成膜工程の際の高温アニールにより、ポリＳ
ｉ層中にＩｒが拡散して基板上のＳｉＯ2 膜にまで到達
してしまうので、ＳｉＯ2 膜を劣化（絶縁抵抗の低下な
ど）させてしまう。
電体薄膜の成膜工程の際の高温アニールにより、ポリＳ
ｉ層中にＩｒが拡散して基板上のＳｉＯ2 膜にまで到達
してしまうので、ＳｉＯ2 膜を劣化（絶縁抵抗の低下な
ど）させてしまう。
【０００８】また、Ｔｉ層を用いた場合、酸素がＴｉ層
と反応してチタン酸化物を形成して、新たな寄生容量と
なるため好ましくない。このように従来、Ｂｉ層状強誘
電体薄膜に対して好適な密着層がなかった。
と反応してチタン酸化物を形成して、新たな寄生容量と
なるため好ましくない。このように従来、Ｂｉ層状強誘
電体薄膜に対して好適な密着層がなかった。
【０００９】そこで、配向性の優れたＢｉ層状強誘電体
薄膜を有する電極構造、その形成方法および強誘電体薄
膜メモリ素子の出現が望まれていた。
薄膜を有する電極構造、その形成方法および強誘電体薄
膜メモリ素子の出現が望まれていた。
【００１０】また、Ｉｒ酸化物層と不純物ドープポリＳ
ｉ層との間の密着性に優れたＢｉ層状強誘電体薄膜を有
する電極構造、その形成方法および強誘電体薄膜メモリ
素子の出現が望まれていた。
ｉ層との間の密着性に優れたＢｉ層状強誘電体薄膜を有
する電極構造、その形成方法および強誘電体薄膜メモリ
素子の出現が望まれていた。
【００１１】
【課題を解決するための手段】このため、この発明によ
れば、半導体基板上に、少なくとも絶縁膜、不純物ドー
プポリシリコン層およびＢｉ層状強誘電体薄膜を順次に
形成したＢｉ層状強誘電体薄膜を有する電極構造におい
て、不純物ドープポリシリコン層とＢｉ層状強誘電体薄
膜との間に、不純物ドープポリシリコン層側からチタン
シリサイド層、イリジウム−チタン合金層、イリジウム
層および結晶性イリジウム酸化物層を順次に設けたこと
を特徴とする。
れば、半導体基板上に、少なくとも絶縁膜、不純物ドー
プポリシリコン層およびＢｉ層状強誘電体薄膜を順次に
形成したＢｉ層状強誘電体薄膜を有する電極構造におい
て、不純物ドープポリシリコン層とＢｉ層状強誘電体薄
膜との間に、不純物ドープポリシリコン層側からチタン
シリサイド層、イリジウム−チタン合金層、イリジウム
層および結晶性イリジウム酸化物層を順次に設けたこと
を特徴とする。
【００１２】この発明では、不純物ドープポリシリコン
層とＢｉ層状強誘電体薄膜との間に、結晶性イリジウム
酸化物、例えば上面に（２００）面および（１１０）面
の双方の面方位を有するＩｒ酸化物層を設けてあるの
で、このＩｒ酸化物層上に形成されるＢｉ層状強誘電体
薄膜の結晶配向性を制御することができる。
層とＢｉ層状強誘電体薄膜との間に、結晶性イリジウム
酸化物、例えば上面に（２００）面および（１１０）面
の双方の面方位を有するＩｒ酸化物層を設けてあるの
で、このＩｒ酸化物層上に形成されるＢｉ層状強誘電体
薄膜の結晶配向性を制御することができる。
【００１３】また、不純物ドープポリシリコン層とＢｉ
層状強誘電体薄膜との間に、Ｉｒ酸化物層およびＩｒ−
Ｔｉ合金層を設けているので、これらの層は酸素の透過
を抑制する働きをする。このため、Ｂｉ層状強誘電体薄
膜を成膜する際に高温アニールを行なっても、当該強誘
電体薄膜の酸素が下方に透過して不純物ドープポリシリ
コン層（ｎ形ポリシリコン層）とか絶縁膜とかを劣化さ
せることがなくなる。
層状強誘電体薄膜との間に、Ｉｒ酸化物層およびＩｒ−
Ｔｉ合金層を設けているので、これらの層は酸素の透過
を抑制する働きをする。このため、Ｂｉ層状強誘電体薄
膜を成膜する際に高温アニールを行なっても、当該強誘
電体薄膜の酸素が下方に透過して不純物ドープポリシリ
コン層（ｎ形ポリシリコン層）とか絶縁膜とかを劣化さ
せることがなくなる。
【００１４】また、この発明の実施に当たり、好ましく
は、Ｂｉ層状強誘電体薄膜をＢｉ4Ｔｉ3 Ｏ12、Ｂｉ2
ＷＯ6 、ＳｒＢｉ2 ＴａＯ9 またはＢｉ2 ＭｏＯ6 とす
るのが良い。
は、Ｂｉ層状強誘電体薄膜をＢｉ4Ｔｉ3 Ｏ12、Ｂｉ2
ＷＯ6 、ＳｒＢｉ2 ＴａＯ9 またはＢｉ2 ＭｏＯ6 とす
るのが良い。
【００１５】このような構成により、Ｂｉ層状強誘電体
薄膜は従来のＰＺＴに比べ、残留分極が小さいので優れ
た強誘電体メモリを構成することができる。
薄膜は従来のＰＺＴに比べ、残留分極が小さいので優れ
た強誘電体メモリを構成することができる。
【００１６】また、この発明によれば、半導体基板上
に、少なくとも絶縁膜、不純物ドープポリシリコン層お
よびＢｉ層状強誘電体薄膜を順次に形成したＢｉ層状強
誘電体薄膜を有する電極構造を形成するに当たり、不純
物ドープポリシリコン層上に、チタン（Ｔｉ）層および
イリジウム（Ｉｒ）層を順次に形成する工程と、Ｔｉ層
およびＩｒ層を含む構造体を熱処理して、Ｔｉ層をＴｉ
−Ｉｒ合金層とＴｉシリサイド層とに変える工程と、Ｉ
ｒ層上に結晶性Ｉｒ酸化物層を形成する工程とを含むこ
とを特徴とする。
に、少なくとも絶縁膜、不純物ドープポリシリコン層お
よびＢｉ層状強誘電体薄膜を順次に形成したＢｉ層状強
誘電体薄膜を有する電極構造を形成するに当たり、不純
物ドープポリシリコン層上に、チタン（Ｔｉ）層および
イリジウム（Ｉｒ）層を順次に形成する工程と、Ｔｉ層
およびＩｒ層を含む構造体を熱処理して、Ｔｉ層をＴｉ
−Ｉｒ合金層とＴｉシリサイド層とに変える工程と、Ｉ
ｒ層上に結晶性Ｉｒ酸化物層を形成する工程とを含むこ
とを特徴とする。
【００１７】このように、この発明では、不純物ドープ
ポリシリコン層上にチタン（Ｔｉ）層およびイリジウム
（Ｉｒ）層を順次に形成した後、この構造体を熱処理し
て、Ｔｉ層をＩｒ−Ｔｉ合金層とＴｉシリサイド層とに
変える。したがって、当初形成したＴｉ層は、それぞれ
Ｉｒ−Ｔｉ合金層とＴｉシリサイド層に変わるので、Ｉ
ｒ−Ｔｉ合金層が酸素に対するバリヤ層の役割をする。
したがって、Ｂｉ層状強誘電体薄膜の成膜の際に、高温
アニールを行なってもＢｉ層状強誘電体薄膜に含まれて
いる酸素が基板側に透過して不純物ドープポリシリコン
層や絶縁膜へ達することがなくなる。このため、基板上
に形成されている不純物ドープポリシリコン層や絶縁膜
の劣化を防止することができる。また、不純物ドープポ
リシリコン層とＩｒ酸化物層との間にＩｒ／Ｉｒ−Ｔｉ
合金／Ｔｉシリサイドを設けているので、不純物ドープ
ポリシリコン層とＩｒ酸化物層との間の剥離を防止する
ことができる。
ポリシリコン層上にチタン（Ｔｉ）層およびイリジウム
（Ｉｒ）層を順次に形成した後、この構造体を熱処理し
て、Ｔｉ層をＩｒ−Ｔｉ合金層とＴｉシリサイド層とに
変える。したがって、当初形成したＴｉ層は、それぞれ
Ｉｒ−Ｔｉ合金層とＴｉシリサイド層に変わるので、Ｉ
ｒ−Ｔｉ合金層が酸素に対するバリヤ層の役割をする。
したがって、Ｂｉ層状強誘電体薄膜の成膜の際に、高温
アニールを行なってもＢｉ層状強誘電体薄膜に含まれて
いる酸素が基板側に透過して不純物ドープポリシリコン
層や絶縁膜へ達することがなくなる。このため、基板上
に形成されている不純物ドープポリシリコン層や絶縁膜
の劣化を防止することができる。また、不純物ドープポ
リシリコン層とＩｒ酸化物層との間にＩｒ／Ｉｒ−Ｔｉ
合金／Ｔｉシリサイドを設けているので、不純物ドープ
ポリシリコン層とＩｒ酸化物層との間の剥離を防止する
ことができる。
【００１８】また、この発明では、Ｉｒ層上に結晶性Ｉ
ｒ酸化物層を形成してあるので、この結晶性Ｉｒ酸化物
層上にＢｉ層状強誘電体薄膜を形成した場合、Ｂｉ層状
強誘電体薄膜の結晶配向性を制御することができる。し
たがって、Ｂｉ層状強誘電体薄膜は、従来のＰＺＴなど
に比べて、残留分極が小さいので、動作特性の優れた強
誘電体薄膜メモリ素子を実現することが可能となる。
ｒ酸化物層を形成してあるので、この結晶性Ｉｒ酸化物
層上にＢｉ層状強誘電体薄膜を形成した場合、Ｂｉ層状
強誘電体薄膜の結晶配向性を制御することができる。し
たがって、Ｂｉ層状強誘電体薄膜は、従来のＰＺＴなど
に比べて、残留分極が小さいので、動作特性の優れた強
誘電体薄膜メモリ素子を実現することが可能となる。
【００１９】また、この発明の実施に当たり、好ましく
は、結晶性Ｉｒ酸化物層の成膜条件として、アルゴン
（Ａｒ）ガスと酸素（Ｏ2 ）ガスとの流量比を１：１〜
１：１．５７とするのが良い。このような、ガス流量比
に設定することにより、結晶配向性を有するＩｒ酸化物
層を形成することができる。
は、結晶性Ｉｒ酸化物層の成膜条件として、アルゴン
（Ａｒ）ガスと酸素（Ｏ2 ）ガスとの流量比を１：１〜
１：１．５７とするのが良い。このような、ガス流量比
に設定することにより、結晶配向性を有するＩｒ酸化物
層を形成することができる。
【００２０】また、この発明の実施にあたり、好ましく
は、結晶性Ｉｒ酸化物層を形成した後、このＩｒ酸化物
層を含む構造体を、酸素雰囲気中で、基板温度が６００
〜８００℃の温度範囲内にしてアニールを行なうのが良
い。
は、結晶性Ｉｒ酸化物層を形成した後、このＩｒ酸化物
層を含む構造体を、酸素雰囲気中で、基板温度が６００
〜８００℃の温度範囲内にしてアニールを行なうのが良
い。
【００２１】このようなアニールを行なうことにより、
結晶性Ｉｒ酸化物層の表面が実質的に酸化されると共
に、このＩｒ酸化物の結晶化がさらに促進されて柱状結
晶を有するＩｒ酸化物層を形成することができる。
結晶性Ｉｒ酸化物層の表面が実質的に酸化されると共
に、このＩｒ酸化物の結晶化がさらに促進されて柱状結
晶を有するＩｒ酸化物層を形成することができる。
【００２２】
【発明の実施の形態】以下、図を参照して、この発明の
Ｂｉ層状強誘電体薄膜を有する電極構造、その形成方法
および強誘電体薄膜メモリ素子の実施の形態につき説明
する。なお、図１、図２および図５は、この発明が理解
できる程度に各構成成分の形状、大きさおよび配置関係
を概略的に示してあるにすぎない。
Ｂｉ層状強誘電体薄膜を有する電極構造、その形成方法
および強誘電体薄膜メモリ素子の実施の形態につき説明
する。なお、図１、図２および図５は、この発明が理解
できる程度に各構成成分の形状、大きさおよび配置関係
を概略的に示してあるにすぎない。
【００２３】［Ｂｉ層状強誘電体薄膜を有する電極構
造］図１を参照して、この発明のＢｉ層状強誘電体薄膜
を有する電極構造につき説明する。なお、図１は、Ｂｉ
層状強誘電体薄膜を有する電極構造の主要構成を説明す
るための断面図である。なお、図１中、断面を表すハッ
チングを一部省略してある。
造］図１を参照して、この発明のＢｉ層状強誘電体薄膜
を有する電極構造につき説明する。なお、図１は、Ｂｉ
層状強誘電体薄膜を有する電極構造の主要構成を説明す
るための断面図である。なお、図１中、断面を表すハッ
チングを一部省略してある。
【００２４】この発明のＢｉ層状強誘電体薄膜を有する
電極構造は、半導体基板（図示せず）上に、絶縁膜１
２、ポリシリコン層１４、Ｔｉシリサイド層１６、Ｉｒ
−Ｔｉ合金層１８、Ｉｒ層２０、結晶性Ｉｒ酸化物層２
２およびＢｉ層状強誘電体薄膜２４を具えている。そし
て、基板上に、絶縁膜（ＳｉＯ2 膜）１２、および不純
物ドープポリシリコン層であるｎ形ポリシリコン層１４
を設けてある点は従来の構成と同様な構成である。ここ
では、ＳｉＯ2 膜の膜厚を約１０ｎｍとし、ｎ形ポリシ
リコン層１４の膜厚を約１５０ｎｍとしてある。
電極構造は、半導体基板（図示せず）上に、絶縁膜１
２、ポリシリコン層１４、Ｔｉシリサイド層１６、Ｉｒ
−Ｔｉ合金層１８、Ｉｒ層２０、結晶性Ｉｒ酸化物層２
２およびＢｉ層状強誘電体薄膜２４を具えている。そし
て、基板上に、絶縁膜（ＳｉＯ2 膜）１２、および不純
物ドープポリシリコン層であるｎ形ポリシリコン層１４
を設けてある点は従来の構成と同様な構成である。ここ
では、ＳｉＯ2 膜の膜厚を約１０ｎｍとし、ｎ形ポリシ
リコン層１４の膜厚を約１５０ｎｍとしてある。
【００２５】この発明の実施の形態では、Ｂｉ層状強誘
電体薄膜を有する電極構造とするため、ｎ形ポリシリコ
ン層１４とＢｉ層状強誘電体薄膜２４との間に、ｎ形ポ
リシリコン層１４側からＴｉシリサイド層１６、Ｉｒ−
Ｔｉ合金層１８、Ｉｒ層２０および結晶性Ｉｒ酸化物層
２２を順次に設けてある。
電体薄膜を有する電極構造とするため、ｎ形ポリシリコ
ン層１４とＢｉ層状強誘電体薄膜２４との間に、ｎ形ポ
リシリコン層１４側からＴｉシリサイド層１６、Ｉｒ−
Ｔｉ合金層１８、Ｉｒ層２０および結晶性Ｉｒ酸化物層
２２を順次に設けてある。
【００２６】結晶性Ｉｒ酸化物層２２としては、（２０
０）および（１１０）の双方の面方位を有するＩｒ酸化
物層を用いる。また、Ｂｉ層状強誘電体薄膜２４として
は、例えばＢＩＴ（Ｂｉ4 Ｔｉ3 Ｏ12）薄膜を用いる。
以下、ここでは、Ｂｉ層状強誘電体薄膜をＢＩＴ薄膜と
称する。また、ここでは、Ｔｉシリサイド層１６の膜厚
を約２０ｎｍとし、Ｉｒ−Ｔｉ合金層１８の膜厚を約３
０ｎｍとし、Ｉｒ層２０の膜厚を約１００ｎｍとし、結
晶性Ｉｒ酸化物層２２の膜厚を約１００ｎｍとし、ＢＩ
Ｔ薄膜２４の膜厚を約５００ｎｍとしてある。
０）および（１１０）の双方の面方位を有するＩｒ酸化
物層を用いる。また、Ｂｉ層状強誘電体薄膜２４として
は、例えばＢＩＴ（Ｂｉ4 Ｔｉ3 Ｏ12）薄膜を用いる。
以下、ここでは、Ｂｉ層状強誘電体薄膜をＢＩＴ薄膜と
称する。また、ここでは、Ｔｉシリサイド層１６の膜厚
を約２０ｎｍとし、Ｉｒ−Ｔｉ合金層１８の膜厚を約３
０ｎｍとし、Ｉｒ層２０の膜厚を約１００ｎｍとし、結
晶性Ｉｒ酸化物層２２の膜厚を約１００ｎｍとし、ＢＩ
Ｔ薄膜２４の膜厚を約５００ｎｍとしてある。
【００２７】［ＢＩＴ薄膜を有する電極構造の形成方
法］次に、図２の（Ａ）〜（Ｄ）を参照して、この発明
のＢｉ層状強誘電体薄膜を有する電極構造の形成方法に
つき説明する。なお、図２の（Ａ）〜（Ｄ）は、電極構
造の形成工程を説明するための断面図である。
法］次に、図２の（Ａ）〜（Ｄ）を参照して、この発明
のＢｉ層状強誘電体薄膜を有する電極構造の形成方法に
つき説明する。なお、図２の（Ａ）〜（Ｄ）は、電極構
造の形成工程を説明するための断面図である。
【００２８】半導体基板１０として、例えばシリコン
（Ｓｉ）基板を用いる。このＳｉ基板１０を例えば１体
積％フッ酸溶液に約６０秒間浸漬して基板１０の表面の
自然酸化膜を除去する。続いて、洗浄したＳｉ基板１０
を酸化炉に搬入する。酸化炉内を乾燥酸素雰囲気にし
て、例えば約９００℃の基板温度で熱酸化を行なって基
板の上面にＳｉＯ2 膜１２を形成する。
（Ｓｉ）基板を用いる。このＳｉ基板１０を例えば１体
積％フッ酸溶液に約６０秒間浸漬して基板１０の表面の
自然酸化膜を除去する。続いて、洗浄したＳｉ基板１０
を酸化炉に搬入する。酸化炉内を乾燥酸素雰囲気にし
て、例えば約９００℃の基板温度で熱酸化を行なって基
板の上面にＳｉＯ2 膜１２を形成する。
【００２９】次に、例えば減圧ＣＶＤ法を用いてＳｉＯ
2 膜１２上にポリシリコン層（ポリＳｉ層）を形成す
る。その後、当該ポリＳｉ層に不純物、例えば燐（Ｐ）
を拡散させてｎ形ポリＳｉ層１４を形成する。続いて、
ｎ形ポリＳｉ層１４を約５体積％フッ酸溶液に浸漬して
基板上面に付着している不純物を除去する。ここまでの
工程は、従来と同様な工程とする。
2 膜１２上にポリシリコン層（ポリＳｉ層）を形成す
る。その後、当該ポリＳｉ層に不純物、例えば燐（Ｐ）
を拡散させてｎ形ポリＳｉ層１４を形成する。続いて、
ｎ形ポリＳｉ層１４を約５体積％フッ酸溶液に浸漬して
基板上面に付着している不純物を除去する。ここまでの
工程は、従来と同様な工程とする。
【００３０】この発明では、ｎ形ポリＳｉ層１４を含む
構造体をマルチチャンバ式ＤＣスパッタチャンバ（図示
せず）内に搬入する。スパッタチャンバ内を高真空（例
えば３×１０-3Ｔｏｒｒ）にしてＴｉをスパッタしてｎ
形ポリＳｉ層１４上にＴｉ層１７を形成する。このとき
の成膜条件を以下の通りとする。
構造体をマルチチャンバ式ＤＣスパッタチャンバ（図示
せず）内に搬入する。スパッタチャンバ内を高真空（例
えば３×１０-3Ｔｏｒｒ）にしてＴｉをスパッタしてｎ
形ポリＳｉ層１４上にＴｉ層１７を形成する。このとき
の成膜条件を以下の通りとする。
【００３１】ターゲット ：Ｔｉ
ＤＣパワー ：約５００Ｗ
成膜圧力 ：３×１０-3Ｔｏｒｒ
Ａｒガス流量：約２３ｓｃｃｍ
成膜処理時間：約３０秒
成膜温度 ：約２４℃
次に、Ｉｒのターゲットを具えたスパッタチャンバ内
に、Ｔｉ層１７を含む構造体を搬入して、Ｔｉ層１７上
にＩｒ層２０を形成する（図２の（Ａ））。このとき、
Ｉｒ成膜条件を以下の通りとする。
に、Ｔｉ層１７を含む構造体を搬入して、Ｔｉ層１７上
にＩｒ層２０を形成する（図２の（Ａ））。このとき、
Ｉｒ成膜条件を以下の通りとする。
【００３２】ターゲット：Ｉｒ
ＤＣパワー：約１０００Ｗ
成膜圧力 ：４×１０-3Ｔｏｒｒ
Ａｒ流量 ：約３２ｓｃｃｍ
成膜処理時間：約６０秒
成膜温度 ：約２４℃
その後、Ｔｉ層１７およびＩｒ層２０を含む構造体をス
パッタチャンバ内から搬出して、アニール炉（図示せ
ず）に搬入する。
パッタチャンバ内から搬出して、アニール炉（図示せ
ず）に搬入する。
【００３３】このアニール炉内でＴｉ層１７およびＩｒ
層２０を含む構造体を熱処理して、Ｔｉ層１７をＩｒー
Ｔｉ合金層１８とＴｉシリサイド層１６とに変える（図
２の（Ｂ））。このときの熱処理は以下の通りとする。
まず、アニール炉内に例えば窒素ガスを導入して基板温
度を約８００℃とし、約３０分間の熱処理を行なう。こ
のような熱処理により、Ｉｒ層２０とＴｉ層１７との界
面付近ではＩｒ−Ｔｉ合金層１８が形成され、Ｔｉ層１
７とｎ形ポリＳｉ層１４との界面付近ではＴｉシリサイ
ド層１６が形成される。したがって、この工程では、初
期に成膜したＴｉ層１７がすべてＩｒ−Ｔｉ合金層１８
とＴｉシリサイド層１６とに変わるが、Ｉｒ／Ｔｉの界
面に隣接した領域には、Ｉｒ層２０の一部が表面層２０
ａとして残存する。一方、Ｔｉ／ポリＳｉの界面に隣接
した基板側の領域はｎ形ポリＳｉ層１４が残存する。
層２０を含む構造体を熱処理して、Ｔｉ層１７をＩｒー
Ｔｉ合金層１８とＴｉシリサイド層１６とに変える（図
２の（Ｂ））。このときの熱処理は以下の通りとする。
まず、アニール炉内に例えば窒素ガスを導入して基板温
度を約８００℃とし、約３０分間の熱処理を行なう。こ
のような熱処理により、Ｉｒ層２０とＴｉ層１７との界
面付近ではＩｒ−Ｔｉ合金層１８が形成され、Ｔｉ層１
７とｎ形ポリＳｉ層１４との界面付近ではＴｉシリサイ
ド層１６が形成される。したがって、この工程では、初
期に成膜したＴｉ層１７がすべてＩｒ−Ｔｉ合金層１８
とＴｉシリサイド層１６とに変わるが、Ｉｒ／Ｔｉの界
面に隣接した領域には、Ｉｒ層２０の一部が表面層２０
ａとして残存する。一方、Ｔｉ／ポリＳｉの界面に隣接
した基板側の領域はｎ形ポリＳｉ層１４が残存する。
【００３４】次に、Ｔｉシリサイド層１６およびＩｒ−
Ｔｉ合金層１８を含む構造体をスパッタチャンンバ内に
導入して、表面層（Ｉｒ層）２０ａ上に結晶性Ｉｒ酸化
物層２２を形成する（図２の（Ｃ））。このときの結晶
性Ｉｒ酸化物層２２の成膜条件は以下の通りとする。
Ｔｉ合金層１８を含む構造体をスパッタチャンンバ内に
導入して、表面層（Ｉｒ層）２０ａ上に結晶性Ｉｒ酸化
物層２２を形成する（図２の（Ｃ））。このときの結晶
性Ｉｒ酸化物層２２の成膜条件は以下の通りとする。
【００３５】Ａｒガス／Ｏ2 ガスの流量：２８．５ｓｃ
ｃｍ／４５ｓｃｃｍ（流量比に換算するとＡｒ／Ｏ2 は
１対１．５７となる）。 成膜圧力 ：約３×１０-3Ｔｏｒｒ ＤＣパワー：約１０００Ｗ 成膜処理時間：約３０秒 なお、上記の成膜条件は、最適条件であり、Ａｒガスと
Ｏ2 ガスとの流量比をＡｒ：Ｏ2 ＝１：１〜１：１．５
７の流量範囲にしても良い。すなわち、この実施の形態
例では酸素ガスを４５ｓｃｃｍからアルゴンガスと同じ
流量（２８．５ｓｃｃｍ）までの範囲に設定しても良
い。このような成膜処理を行なうことにより、Ｉｒ酸化
物層の膜厚は約１００ｎｍとなる。また、成形されたＩ
ｒ酸化物層２２は、（１１０）面および（２００）の面
方位を有する結晶性Ｉｒ酸化物層となる。
ｃｍ／４５ｓｃｃｍ（流量比に換算するとＡｒ／Ｏ2 は
１対１．５７となる）。 成膜圧力 ：約３×１０-3Ｔｏｒｒ ＤＣパワー：約１０００Ｗ 成膜処理時間：約３０秒 なお、上記の成膜条件は、最適条件であり、Ａｒガスと
Ｏ2 ガスとの流量比をＡｒ：Ｏ2 ＝１：１〜１：１．５
７の流量範囲にしても良い。すなわち、この実施の形態
例では酸素ガスを４５ｓｃｃｍからアルゴンガスと同じ
流量（２８．５ｓｃｃｍ）までの範囲に設定しても良
い。このような成膜処理を行なうことにより、Ｉｒ酸化
物層の膜厚は約１００ｎｍとなる。また、成形されたＩ
ｒ酸化物層２２は、（１１０）面および（２００）の面
方位を有する結晶性Ｉｒ酸化物層となる。
【００３６】次に、結晶性Ｉｒ酸化物層２２を含む構造
体をアニール炉に搬入する。アニール炉に乾燥した酸素
ガスを導入して、構造体に対して例えば基板温度６００
℃、３０分のアニール処理を行なう。なお、ここでは、
アニール温度を６００℃としたが、６００〜８００℃の
温度範囲で行なっても良い。
体をアニール炉に搬入する。アニール炉に乾燥した酸素
ガスを導入して、構造体に対して例えば基板温度６００
℃、３０分のアニール処理を行なう。なお、ここでは、
アニール温度を６００℃としたが、６００〜８００℃の
温度範囲で行なっても良い。
【００３７】このような工程により、結晶性Ｉｒ酸化物
層２２の成膜時では、不完全であった結晶性Ｉｒ酸化物
層２２の表面の酸化がさらに促進されると共に、柱状の
結晶が成長して結晶配向性の強い結晶性Ｉｒ酸化物層と
なる。
層２２の成膜時では、不完全であった結晶性Ｉｒ酸化物
層２２の表面の酸化がさらに促進されると共に、柱状の
結晶が成長して結晶配向性の強い結晶性Ｉｒ酸化物層と
なる。
【００３８】次に、結晶性Ｉｒ酸化物層２２上に有機金
属分解法（ＭＯＤ法）を用いてＢｉ層状強誘電体薄膜、
ここではＢＩＴ薄膜を形成する。なお、このＢＩＴ薄膜
は、周知の薄膜であるため、ここではＢＩＴ薄膜の形成
方法を簡単に説明する。
属分解法（ＭＯＤ法）を用いてＢｉ層状強誘電体薄膜、
ここではＢＩＴ薄膜を形成する。なお、このＢＩＴ薄膜
は、周知の薄膜であるため、ここではＢＩＴ薄膜の形成
方法を簡単に説明する。
【００３９】ＢｉおよびＴｉを含む有機金属化合物を好
適な溶媒に溶かした溶液（例えば高純度化学社製）を用
意する。なお、ここではＢｉとＴｉの比は４．４：３と
する。
適な溶媒に溶かした溶液（例えば高純度化学社製）を用
意する。なお、ここではＢｉとＴｉの比は４．４：３と
する。
【００４０】この溶液を約２ｃｃピペットに採取して、
基板１０上の結晶性Ｉｒ酸化物層２２上に滴下した後、
スピンコータにより回転塗布する。このときの回転数を
例えば２５００ｒｐｍとする。
基板１０上の結晶性Ｉｒ酸化物層２２上に滴下した後、
スピンコータにより回転塗布する。このときの回転数を
例えば２５００ｒｐｍとする。
【００４１】次に、ＢｉおよびＴｉ有機金属化合物を含
む溶液を塗布した構造体をホットプレートにより基板温
度を１５０℃にし、１分間の乾燥処理を行って溶媒を飛
散させる。
む溶液を塗布した構造体をホットプレートにより基板温
度を１５０℃にし、１分間の乾燥処理を行って溶媒を飛
散させる。
【００４２】さらに、乾燥した構造体を高温ホットプレ
ートにより基板温度を約４５０℃にし、１５分間の処理
を行って構造体を仮焼成する。この仮焼成を行うことに
より有機金属が分解されて、ＢＩＴ薄膜（Ｂｉ4 Ｔｉ3
Ｏ12薄膜）２４が形成される（図２の（Ｄ））。
ートにより基板温度を約４５０℃にし、１５分間の処理
を行って構造体を仮焼成する。この仮焼成を行うことに
より有機金属が分解されて、ＢＩＴ薄膜（Ｂｉ4 Ｔｉ3
Ｏ12薄膜）２４が形成される（図２の（Ｄ））。
【００４３】次に、ＢＩＴ薄膜２４を含む構造体をアニ
ール炉内に搬入して、酸素雰囲気中で基板温度を約８０
０℃にし、約１分間のアニールを行う。このようなアニ
ール工程によりｃ軸に結晶配向したＢＩＴ薄膜が形成さ
れる。
ール炉内に搬入して、酸素雰囲気中で基板温度を約８０
０℃にし、約１分間のアニールを行う。このようなアニ
ール工程によりｃ軸に結晶配向したＢＩＴ薄膜が形成さ
れる。
【００４４】上記の工程で得られたＢＩＴ薄膜を有する
電極構造の断面を電子顕微鏡を用いて観察した結果、ｎ
形ポリＳｉ層１４とＳｉＯ2 膜１２との界面またはＴｉ
シリサイド層１６とｎ形ポリＳｉ層１４との界面には酸
化物などは全く観察されず、また、両界面での膜剥れも
生じていなかった。
電極構造の断面を電子顕微鏡を用いて観察した結果、ｎ
形ポリＳｉ層１４とＳｉＯ2 膜１２との界面またはＴｉ
シリサイド層１６とｎ形ポリＳｉ層１４との界面には酸
化物などは全く観察されず、また、両界面での膜剥れも
生じていなかった。
【００４５】次に、図３および図４を参照して、Ｉｒ酸
化物層のアニールの有無に対するＢＩＴ薄膜の結晶配向
性につき説明する。図３は、Ｉｒ酸化物層に対してアニ
ールを行なわない場合のＸ線回折結果を示す図であり、
図４は、Ｉｒ酸化物層に対してアニールを行ったときの
Ｘ線回折結果を示す図である。なお、図３および図４と
も、横軸に回折角度２θを取り、縦軸に強度（任意）を
取って表す。この実施の形態に使用した試料は、上述し
た図２の（Ａ）〜（Ｄ）工程を経てＩｒ酸化物層上にＢ
ＩＴ薄膜を形成した試料を用いる。
化物層のアニールの有無に対するＢＩＴ薄膜の結晶配向
性につき説明する。図３は、Ｉｒ酸化物層に対してアニ
ールを行なわない場合のＸ線回折結果を示す図であり、
図４は、Ｉｒ酸化物層に対してアニールを行ったときの
Ｘ線回折結果を示す図である。なお、図３および図４と
も、横軸に回折角度２θを取り、縦軸に強度（任意）を
取って表す。この実施の形態に使用した試料は、上述し
た図２の（Ａ）〜（Ｄ）工程を経てＩｒ酸化物層上にＢ
ＩＴ薄膜を形成した試料を用いる。
【００４６】図３および図４から理解できるように、Ｉ
ｒ酸化物層に対してアニールを行わないでＢＩＴ薄膜を
形成したときは、約２８度にＩｒ酸化物の（１１０）面
のピークが現れ、約３０度にＢＩＴの（１１７）面のピ
ークが現れ、約４０度にＩｒ酸化物の（２００）面のピ
ークが現れている。
ｒ酸化物層に対してアニールを行わないでＢＩＴ薄膜を
形成したときは、約２８度にＩｒ酸化物の（１１０）面
のピークが現れ、約３０度にＢＩＴの（１１７）面のピ
ークが現れ、約４０度にＩｒ酸化物の（２００）面のピ
ークが現れている。
【００４７】これに対して、結晶性Ｉｒ酸化物層２２に
対してアニールを行った後、ＢＩＴ薄膜２４を形成した
ときは、約３０度に現れていたＢＩＴの（１１７）面の
ピークは消失している。そして、図４では、約２８度に
（１１０）面、約４０度に（２００）面のみが現れてい
る。また、結晶性Ｉｒ酸化物層２２に対してアニールを
行った場合は、アニールなしに比べ、（１１０）面のピ
ーク強度が強くなる。
対してアニールを行った後、ＢＩＴ薄膜２４を形成した
ときは、約３０度に現れていたＢＩＴの（１１７）面の
ピークは消失している。そして、図４では、約２８度に
（１１０）面、約４０度に（２００）面のみが現れてい
る。また、結晶性Ｉｒ酸化物層２２に対してアニールを
行った場合は、アニールなしに比べ、（１１０）面のピ
ーク強度が強くなる。
【００４８】一方、アニールを行った（２００）面のピ
ーク強度はアニールを行わない場合に比べ、弱くなる。
なお、図３および図４において、上述したＩｒ酸化物層
以外のピークはすべてＢＩＴ薄膜の面方位であり、上述
した（１１７）面のピーク以外はすべてｃ軸方向のピー
クである。
ーク強度はアニールを行わない場合に比べ、弱くなる。
なお、図３および図４において、上述したＩｒ酸化物層
以外のピークはすべてＢＩＴ薄膜の面方位であり、上述
した（１１７）面のピーク以外はすべてｃ軸方向のピー
クである。
【００４９】この結果から理解できるように、結晶性Ｉ
ｒ酸化物層２２を含む構造体を酸素雰囲気中でアニール
することにより（１１７）面は消失して、ｃ軸方向の面
方位のみを有するＢＩＴ薄膜２４が得られる。
ｒ酸化物層２２を含む構造体を酸素雰囲気中でアニール
することにより（１１７）面は消失して、ｃ軸方向の面
方位のみを有するＢＩＴ薄膜２４が得られる。
【００５０】［ＢＩＴ薄膜を有する強誘電体薄膜メモリ
素子］次に、図５を参照して、この発明のＢｉ層状強誘
電体薄膜を有する強誘電体薄膜メモリ素子の主要構造に
つき説明する。図５は、Ｂｉ層状強誘電体薄膜を有する
電極の強誘電体薄膜メモリ素子の構造を説明するための
図である。
素子］次に、図５を参照して、この発明のＢｉ層状強誘
電体薄膜を有する強誘電体薄膜メモリ素子の主要構造に
つき説明する。図５は、Ｂｉ層状強誘電体薄膜を有する
電極の強誘電体薄膜メモリ素子の構造を説明するための
図である。
【００５１】半導体基板１０として、例えばｎ形Ｓｉ基
板を用いる。このｎ形Ｓｉ基板１０上に上述した電極構
造と同様な各層、すなわち、ＳｉＯ2 膜１２、ｎ形ポリ
Ｓｉ層１４、Ｔｉシリサイド層１６、Ｉｒ−Ｔｉ合金層
１８、Ｉｒ層２０、結晶性Ｉｒ酸化物層２２およびＢｉ
層状強誘電体薄膜２４を順次に設ける。なお、ここで
は、Ｂｉ層状強誘電体薄膜２４として、ＢＩＴ薄膜を用
いる。
板を用いる。このｎ形Ｓｉ基板１０上に上述した電極構
造と同様な各層、すなわち、ＳｉＯ2 膜１２、ｎ形ポリ
Ｓｉ層１４、Ｔｉシリサイド層１６、Ｉｒ−Ｔｉ合金層
１８、Ｉｒ層２０、結晶性Ｉｒ酸化物層２２およびＢｉ
層状強誘電体薄膜２４を順次に設ける。なお、ここで
は、Ｂｉ層状強誘電体薄膜２４として、ＢＩＴ薄膜を用
いる。
【００５２】その後、このメモリ素子では、ＢＩＴ薄膜
２４上にＩｒ酸化物層２６およびＩｒ層２８を順次に設
ける。
２４上にＩｒ酸化物層２６およびＩｒ層２８を順次に設
ける。
【００５３】また、ＢＩＴ薄膜を有する電極構造の両側
に露出しているｎ形Ｓｉ基板１０の表面には、ソース領
域およびドレイン領域となるｐ形ドレイン領域３０ａと
ｐ形ソース領域３０ｂを設けてある。
に露出しているｎ形Ｓｉ基板１０の表面には、ソース領
域およびドレイン領域となるｐ形ドレイン領域３０ａと
ｐ形ソース領域３０ｂを設けてある。
【００５４】なお、この実施の形態例では、ｎ形Ｓｉ基
板１０を用いたメモリ素子につき説明したが、ｎ形Ｓｉ
基板１０の代わりにｐ形Ｓｉ基板を用いても良い。ｐ形
Ｓｉ基板を用いた場合は、ソースおよびドレイン領域
は、ｎ形ソースおよびドレイン領域とすることはいうま
でもない。
板１０を用いたメモリ素子につき説明したが、ｎ形Ｓｉ
基板１０の代わりにｐ形Ｓｉ基板を用いても良い。ｐ形
Ｓｉ基板を用いた場合は、ソースおよびドレイン領域
は、ｎ形ソースおよびドレイン領域とすることはいうま
でもない。
【００５５】このようにして構成した強誘電体薄膜メモ
リ素子は、電極にＢＩＴ薄膜を設けてあるので、従来に
比べ、残留分極が小さく、比誘電率が小さいメモリ素子
を形成することができる。
リ素子は、電極にＢＩＴ薄膜を設けてあるので、従来に
比べ、残留分極が小さく、比誘電率が小さいメモリ素子
を形成することができる。
【００５６】上述した実施の形態では、Ｂｉ層状強誘電
体薄膜として、ＢＩＴ（Ｂｉ4 Ｔｉ3 Ｏ12）を用いた
が、ＢＩＴの代わりにＢｉ2 ＷＯ6 、ＳｒＢｉ2 ＴａＯ
9 またはＢｉ2 ＭｏＯ6 を用いても良い。これらの材料
を用いても、ＢＩＴと同様な結果を得ることができる。
体薄膜として、ＢＩＴ（Ｂｉ4 Ｔｉ3 Ｏ12）を用いた
が、ＢＩＴの代わりにＢｉ2 ＷＯ6 、ＳｒＢｉ2 ＴａＯ
9 またはＢｉ2 ＭｏＯ6 を用いても良い。これらの材料
を用いても、ＢＩＴと同様な結果を得ることができる。
【００５７】
【発明の効果】上述した説明から明らかなように、この
発明のＢｉ層状強誘電体薄膜を有する電極構造および強
誘電体薄膜メモリ素子によれば、不純物ドープポリシリ
コン層とＢｉ層状強誘電体薄膜との間に、不純物ドープ
ポリシリコン層側からチタンシリサイド、イリジウム−
チタン合金、イリジウムおよび結晶性イリジウム酸化物
層を順次に設けてあるので、結晶性Ｉｒ酸化物上に形成
されるＢｉ層状強誘電体薄膜は配向性を有する薄膜とな
る。このため、優れた残留分極特性を有する電極構造お
よび高速動作特性を有する強誘電体薄膜メモリ素子を形
成することができる。
発明のＢｉ層状強誘電体薄膜を有する電極構造および強
誘電体薄膜メモリ素子によれば、不純物ドープポリシリ
コン層とＢｉ層状強誘電体薄膜との間に、不純物ドープ
ポリシリコン層側からチタンシリサイド、イリジウム−
チタン合金、イリジウムおよび結晶性イリジウム酸化物
層を順次に設けてあるので、結晶性Ｉｒ酸化物上に形成
されるＢｉ層状強誘電体薄膜は配向性を有する薄膜とな
る。このため、優れた残留分極特性を有する電極構造お
よび高速動作特性を有する強誘電体薄膜メモリ素子を形
成することができる。
【００５８】不純物ドープポリシリコン層とＢｉ層状強
誘電体薄膜との間に、結晶性Ｉｒ酸化物層とＩｒ−Ｔｉ
合金層とを設けてある。したがって、これら両層が酸素
の透過を防止する役目をするので、Ｂｉ層状強誘電体薄
膜の成膜時に高温アニールを行っても、Ｂｉ層状強誘電
体薄膜中の酸素が基板方向へ拡散することはなくなる。
したがって、基板上に形成されている不純物ドープポリ
シリコン層の酸化を防止することができる。また、不純
物ドープポリシリコン層とＩｒ酸化物層との間にはＩｒ
／Ｉｒ−Ｔｉ合金／Ｔｉシリサイドを設けているので、
Ｉｒ酸化物層および不純物ドープポリシリコン層間の剥
離はなくなる。したがって、製品歩留りが大幅に向上す
る。
誘電体薄膜との間に、結晶性Ｉｒ酸化物層とＩｒ−Ｔｉ
合金層とを設けてある。したがって、これら両層が酸素
の透過を防止する役目をするので、Ｂｉ層状強誘電体薄
膜の成膜時に高温アニールを行っても、Ｂｉ層状強誘電
体薄膜中の酸素が基板方向へ拡散することはなくなる。
したがって、基板上に形成されている不純物ドープポリ
シリコン層の酸化を防止することができる。また、不純
物ドープポリシリコン層とＩｒ酸化物層との間にはＩｒ
／Ｉｒ−Ｔｉ合金／Ｔｉシリサイドを設けているので、
Ｉｒ酸化物層および不純物ドープポリシリコン層間の剥
離はなくなる。したがって、製品歩留りが大幅に向上す
る。
【００５９】また、この発明のＢｉ層状強誘電体薄膜を
有する電極構造の形成方法によれば、不純物ドープポリ
シリコン層上に、チタン（Ｔｉ）層およびイリジウム
（Ｉｒ）層を順次に形成する工程と、Ｔｉ層およびＩｒ
層を含む構造体を熱処理して、Ｔｉ層をＩｒ−Ｔｉ合金
層とＴｉシリサイド層とに変える工程と、Ｉｒ層上に結
晶性Ｉｒ酸化物層を形成する工程とを含む。
有する電極構造の形成方法によれば、不純物ドープポリ
シリコン層上に、チタン（Ｔｉ）層およびイリジウム
（Ｉｒ）層を順次に形成する工程と、Ｔｉ層およびＩｒ
層を含む構造体を熱処理して、Ｔｉ層をＩｒ−Ｔｉ合金
層とＴｉシリサイド層とに変える工程と、Ｉｒ層上に結
晶性Ｉｒ酸化物層を形成する工程とを含む。
【００６０】このように、結晶性Ｉｒ酸化物層上にＢｉ
層状強誘電体薄膜を形成するため、当該強誘電体薄膜の
結晶配向性を制御することができる。また、不純物ドー
プポリシリコン層とＢｉ層状強誘電体薄膜との間に、結
晶性Ｉｒ酸化物層とＩｒ−Ｔｉ合金層とを設けている。
この結晶性Ｉｒ酸化物層とＩｒ−Ｔｉ合金層とが酸素に
対するバリヤ層としての役割をするので、Ｂｉ層状強誘
電体薄膜の成膜時の高温アニールによりこの強誘電体薄
膜中に含まれている酸素が基板側へ透過するのを防止す
ることができる。このため、Ｉｒ層、Ｉｒ−Ｔｉ合金
層、Ｔｉシリサイド層および不純物ドープポリシリコン
層が酸化されることはなくなる。また、Ｔｒ酸化物層と
不純物ドープポリシリコン層との間に、Ｉｒ／Ｉｒ−Ｔ
ｉ合金／Ｔｉシリサイドを設けてあるので、Ｉｒ酸化物
層および不純物ドープポリシリコン層間の剥離はなくな
る。
層状強誘電体薄膜を形成するため、当該強誘電体薄膜の
結晶配向性を制御することができる。また、不純物ドー
プポリシリコン層とＢｉ層状強誘電体薄膜との間に、結
晶性Ｉｒ酸化物層とＩｒ−Ｔｉ合金層とを設けている。
この結晶性Ｉｒ酸化物層とＩｒ−Ｔｉ合金層とが酸素に
対するバリヤ層としての役割をするので、Ｂｉ層状強誘
電体薄膜の成膜時の高温アニールによりこの強誘電体薄
膜中に含まれている酸素が基板側へ透過するのを防止す
ることができる。このため、Ｉｒ層、Ｉｒ−Ｔｉ合金
層、Ｔｉシリサイド層および不純物ドープポリシリコン
層が酸化されることはなくなる。また、Ｔｒ酸化物層と
不純物ドープポリシリコン層との間に、Ｉｒ／Ｉｒ−Ｔ
ｉ合金／Ｔｉシリサイドを設けてあるので、Ｉｒ酸化物
層および不純物ドープポリシリコン層間の剥離はなくな
る。
【００６１】また、結晶性Ｉｒ酸化物層を形成した後、
酸素雰囲気中で６００〜８００℃の基板温度範囲でアニ
ールを行っているので、Ｉｒ酸化物層の結晶成長が促進
され、配向性の良好な結晶性Ｉｒ酸化物層を得ることが
できる。
酸素雰囲気中で６００〜８００℃の基板温度範囲でアニ
ールを行っているので、Ｉｒ酸化物層の結晶成長が促進
され、配向性の良好な結晶性Ｉｒ酸化物層を得ることが
できる。
【図１】この発明のＢｉ層状強誘電体薄膜を有する電極
構造を説明するために供する断面図である。
構造を説明するために供する断面図である。
【図２】（Ａ）〜（Ｄ）は、この発明のＢｉ層状強誘電
体薄膜を有する電極構造の形成方法を説明するために供
する工程断面図である。
体薄膜を有する電極構造の形成方法を説明するために供
する工程断面図である。
【図３】Ｉｒ酸化物層をアニールせずにＢｉ層状強誘電
体薄膜を形成した試料についてＸ線回折した結果を示す
図である。
体薄膜を形成した試料についてＸ線回折した結果を示す
図である。
【図４】Ｉｒ酸化物層に対してアニールを行った後、Ｂ
ｉ層状強誘電体薄膜を形成した試料についてＸ線回折し
た結果を示す図である。
ｉ層状強誘電体薄膜を形成した試料についてＸ線回折し
た結果を示す図である。
【図５】この発明の強誘電体薄膜メモリ素子の構造を説
明するために供する図である。
明するために供する図である。
１０：Ｓｉ基板
１２：ＳｉＯ2 膜
１４：ｎ形ポリＳｉ層
１６：Ｔｉシリサイド層
１７：Ｔｉ層
１８：Ｉｒ−Ｔｉ合金層
２０：Ｉｒ層
２０ａ：残存したＩｒ層
２２：結晶性Ｉｒ酸化物層
２４：ＢＩＴ薄膜
２６：Ｉｒ酸化物層
２８：Ｉｒ層
３０ａ：ｐ形ドレイン領域
３０ｂ：ｐ形ソース領域
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/105
H01L 21/8242
H01L 21/8247
H01L 27/108
H01L 29/788
H01L 29/792
Claims (8)
- 【請求項１】 半導体基板上に、少なくとも絶縁膜、不
純物ドープポリシリコン層およびＢｉ層状強誘電体薄膜
を順次に形成したＢｉ層状強誘電体薄膜を有する電極構
造において、 前記不純物ドープポリシリコン層と前記Ｂｉ層状強誘電
体薄膜との間に、前記不純物ドープポリシリコン層側か
らチタンシリサイド層、イリジウム−チタン合金層、イ
リジウム層および結晶性イリジウム酸化物層を順次に設
けたことを特徴とするＢｉ層状強誘電体薄膜を有する電
極構造。 - 【請求項２】 請求項１に記載のＢｉ層状強誘電体薄膜
を有する電極構造において、前記Ｂｉ層状強誘電体薄膜
をＢｉ4 Ｔｉ3 Ｏ12、Ｂｉ2 ＷＯ6 、ＳｒＢｉ2 ＴａＯ
9 またはＢｉ2 ＭｏＯ6 とすることを特徴とするＢｉ層
状強誘電体薄膜を有する電極構造。 - 【請求項３】 請求項１に記載のＢｉ層状強誘電体薄膜
を有する電極構造において、前記イリジウム酸化物層
は、（２００）および（１１０）の面方位を有している
ことを特徴とするＢｉ層状強誘電体薄膜を有する電極構
造。 - 【請求項４】 半導体基板上に、少なくとも絶縁膜、不
純物ドープポリシリコン層およびＢｉ層状強誘電体薄膜
を順次に形成したＢｉ層状強誘電体薄膜を有する電極構
造を形成するに当たり、 （ａ）不純物ドープポリシリコン層上に、チタン（Ｔ
ｉ）層およびイリジウム（Ｉｒ）層を順次に形成する工
程と、 （ｂ）前記Ｔｉ層およびＩｒ層を含む構造体を熱処理し
て、前記Ｔｉ層をＴｉ−Ｉｒ合金層とＴｉシリサイド層
とに変える工程と、 （ｃ）前記Ｉｒ層上に結晶性Ｉｒ酸化物層を形成する工
程とを含むことを特徴とするＢｉ層状強誘電体薄膜を有
する電極構造の形成方法。 - 【請求項５】 請求項４に記載のＢｉ層状強誘電体薄膜
を有する電極構造の形成方法において、前記（ｃ）工程
の前記Ｉｒ酸化物層の成膜条件として、アルゴン（Ａ
ｒ）ガスと酸素（Ｏ2 ）ガスとの流量比を１：１〜１：
１．５７とすることを特徴とするＢｉ層状強誘電体薄膜
を有する電極構造の形成方法。 - 【請求項６】 請求項４に記載のＢｉ層状強誘電体薄膜
を有する電極構造の形成方法において、前記（ｃ）工程
後に、前記結晶性Ｉｒ酸化物層を含む構造体を、酸素雰
囲気中で、６００〜８００℃の基板温度範囲にしてアニ
ールを行なうことを特徴とするＢｉ層状強誘電体薄膜を
有する電極構造の形成方法。 - 【請求項７】 請求項４に記載のＢｉ層状強誘電体薄膜
を有する電極構造の形成方法において、前記結晶性Ｉｒ
酸化物層の面方位を、（２００）および（１１０）面と
することを特徴とするＢｉ層状強誘電体薄膜を有する電
極構造の形成方法。 - 【請求項８】 半導体基板上に、少なくとも絶縁膜、不
純物ドープポリシリコン層およびＢｉ層状強誘電体薄膜
を順次に形成したＢｉ層状強誘電体薄膜を有する強誘電
体薄膜メモリ素子において、 前記不純物ドープポリシリコン層と前記Ｂｉ層状強誘電
体薄膜との間に、前記不純物ドープポリシリコン層側か
らチタンシリサイド層、イリジウム−チタン合金層、イ
リジウム層および結晶性イリジウム酸化物層を順次に設
けたことを特徴とするＢｉ層状強誘電体薄膜を有する強
誘電体薄膜メモリ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18548597A JP3386339B2 (ja) | 1997-07-10 | 1997-07-10 | Ｂｉ層状強誘電体薄膜を有する電極構造、その形成方法および強誘電体薄膜メモリ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18548597A JP3386339B2 (ja) | 1997-07-10 | 1997-07-10 | Ｂｉ層状強誘電体薄膜を有する電極構造、その形成方法および強誘電体薄膜メモリ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1131791A JPH1131791A (ja) | 1999-02-02 |
| JP3386339B2 true JP3386339B2 (ja) | 2003-03-17 |
Family
ID=16171601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18548597A Expired - Fee Related JP3386339B2 (ja) | 1997-07-10 | 1997-07-10 | Ｂｉ層状強誘電体薄膜を有する電極構造、その形成方法および強誘電体薄膜メモリ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3386339B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073648A (ja) * | 2004-08-31 | 2006-03-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4637733B2 (ja) * | 2005-11-30 | 2011-02-23 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| JP4845126B2 (ja) * | 2007-02-16 | 2011-12-28 | ラピスセミコンダクタ株式会社 | 強誘電体メモリセルおよび強誘電体メモリセルの製造方法 |
| JP5360161B2 (ja) * | 2011-08-17 | 2013-12-04 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
1997
- 1997-07-10 JP JP18548597A patent/JP3386339B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1131791A (ja) | 1999-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3320836B2 (ja) | 半導体装置とその製造方法 | |
| US6313539B1 (en) | Semiconductor memory device and production method of the same | |
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| JP3169866B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| US6759250B2 (en) | Deposition method for lead germanate ferroelectric structure with multi-layered electrode | |
| JPH11502673A (ja) | 積層超格子材料およびそれを含む電子デバイスの低温製造方法 | |
| US6815223B2 (en) | Low thermal budget fabrication of ferroelectric memory using RTP | |
| US20060108623A1 (en) | Oxidative top electrode deposition process, and microelectronic device structure | |
| CN1364313A (zh) | 制造超晶格材料的快速递变退火方法 | |
| JPH10247723A (ja) | 半導体装置のキャパシタの製造方法 | |
| JP3386339B2 (ja) | Ｂｉ層状強誘電体薄膜を有する電極構造、その形成方法および強誘電体薄膜メモリ素子 | |
| JP2000022105A (ja) | 半導体装置の製造方法 | |
| JP3486118B2 (ja) | 半導体装置の製造方法 | |
| JP2001326337A (ja) | 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法 | |
| JPH0969614A (ja) | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 | |
| JPH0964309A (ja) | 半導体メモリ素子及び該素子の製造方法 | |
| JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
| JP3543916B2 (ja) | 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法 | |
| JP3308513B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JPH09321234A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JPH10223847A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 | |
| JP3127086B2 (ja) | 半導体メモリ素子 | |
| US6440751B1 (en) | Method of manufacturing thin film and thin film capacitor | |
| JPH07176704A (ja) | 強誘電体薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |