JP3383459B2 - Multiplex transmission equipment - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、例えば、共通の多重伝
送路に接続された複数の通信用ノードが夫々のノードに
接続された電装ユニットを制御する多重伝送装置に関
し、特に通信ノードが自ノードのＣＰＵの異常を検出す
るための異常検出回路を有する多重伝送装置に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multiplex transmission apparatus for controlling, for example, an electrical equipment unit in which a plurality of communication nodes connected to a common multiplex transmission path are connected to respective nodes. The present invention relates to a multiplex transmission device having an abnormality detection circuit for detecting an abnormality in a CPU of a node.

【０００２】[0002]

【従来の技術】近年、自動車の電子部品（電装ユニッ
ト）の増加に伴う該電装ユニット間を結ぶ配線（ワイヤ
ハーネス）の肥大化、複雑化を解消するために、複数の
電装ユニットを制御するために設けられた通信用ノード
を共通の多重通信線に接続し、各電装ユニット間の信号
伝送を各通信ノード間で行う多重通信が注目されてい
る。2. Description of the Related Art In recent years, in order to control enlargement and complexity of wiring (wire harness) that connects the electric component units with the increase in the number of electronic parts (electric component units) of automobiles, a plurality of electric component units are controlled. Attention has been paid to the multiplex communication in which the communication nodes provided in the above are connected to a common multiplex communication line, and the signal transmission between the electrical units is performed between the communication nodes.

【０００３】図１に、上記通信ノードの回路構成を示
す。図示のように、例えば、ABSコントローラ(Anti-loc
k-brakesystem )を司る通信ノードは、通信用ＩＣ１０
１を介して高速伝送路ＭＢ１及び中低速伝送路ＭＢ２に
接続されている。１００は制御を行なうＣＰＵであり、
ＲＡＭ／ＲＯＭ１０２に格納されたプログラムに従って
動作する。CSMA/CD方式の物理層レベルのプロトコル制
御は通信ＩＣ１０１により行なわれる。ＣＰＵ１００
は、入力インタフェース（Ｉ／Ｆ）部１０３を介して各
種センサやスイッチ等の入力補器１０４から信号が入力
されると共に、出力インタフェース（Ｉ／Ｆ）部１０５
を介して、ソレノイドバルブ駆動モータ等の出力補器１
０６に制御信号を出力する。FIG. 1 shows a circuit configuration of the communication node. As shown, for example, ABS controller (Anti-loc
The communication node that controls the k-brake system) is the communication IC 10
1 is connected to the high speed transmission line MB1 and the medium / low speed transmission line MB2. 100 is a CPU for controlling,
It operates according to a program stored in the RAM / ROM 102. The communication IC 101 controls the physical layer level protocol of the CSMA / CD system. CPU100
Is input with a signal from an input auxiliary device 104 such as various sensors and switches via an input interface (I / F) unit 103, and an output interface (I / F) unit 105.
Output auxiliary device 1 such as a solenoid valve drive motor
A control signal is output to 06.

【０００４】更に、ＣＰＵ１００は、通信用ＩＣ１０１
を制御し、入力補器１０４から入力した信号を他の通信
ノードが用いる所定の通信フレームに記入して多重伝送
路ＭＢ１又はＭＢ２に送出すると共に、通信用ＩＣ１０
１が受け取った他のノードからのデータを制御信号に演
算処理して出力補器１０６に送出する。即ち、ＣＰＵ１
００は、バス上のフレームデータを電装ユニット１０４
が使用可能なフォーマットに変換したり、電装ユニット
１０４からのデータを所定のフレームフォーマットに変
換したりする。Further, the CPU 100 is a communication IC 101.
Control signal, the signal input from the input auxiliary device 104 is written in a predetermined communication frame used by another communication node, and is sent to the multiplex transmission path MB1 or MB2.
1 receives the data from the other node as a control signal and sends it to the output auxiliary device 106. That is, CPU1
00 designates the frame data on the bus as the electrical component unit 104
, Or the data from the electrical component unit 104 into a predetermined frame format.

【０００５】入力補器１０４からの入力信号は、入力イ
ンタフェース（Ｉ／Ｆ）部１０３を介してＣＰＵ１００
に出力される。一方、ＣＰＵ１００から出力される制御
信号は、診断機能付き出力ドライバ１０９（IPS : inte
lligent power switching )を介して出力補器１０６に
送出される。ＩＰＳ１０９はＣＰＵ１００から送出され
る制御信号が正常か否かを診断する。An input signal from the input auxiliary device 104 is sent to the CPU 100 via an input interface (I / F) unit 103.
Is output to. On the other hand, the control signal output from the CPU 100 is the output driver 109 (IPS: inte
It is sent to the output auxiliary device 106 via the lligent power switching. The IPS 109 diagnoses whether the control signal sent from the CPU 100 is normal.

【０００６】ＷＤ（ウォッチドック）回路１０７’は、
ＣＰＵ１００における暴走等の異常状態を検出する。こ
のＷＤ回路１０７’は、ＣＰＵ１００の異常を検出する
ことにより、ＣＰＵから出力補器に対して正常な制御信
号が出力されなくなり、ソレノイドバルブ等において誤
動作等が発生するのを防止する。ＷＤ回路１０７’は、
ＣＰＵが正常な場合、ＣＰＵからパルスを周期的に出力
され、このパルスが出力されなくなったときにＣＰＵが
暴走又は何らかの異常が発生したと判断して、ＣＰＵに
対してリセットする信号を出力する。The WD (Watchdog) circuit 107 'is
An abnormal state such as a runaway in the CPU 100 is detected. The WD circuit 107 'prevents the CPU 100 from outputting a normal control signal to the output auxiliary device by detecting an abnormality in the CPU 100, thereby preventing malfunctions or the like in the solenoid valve or the like. The WD circuit 107 'is
When the CPU is normal, a pulse is periodically output from the CPU, and when the pulse is no longer output, the CPU determines that a runaway or some abnormality has occurred, and outputs a reset signal to the CPU.

【０００７】以上説明したＣＰＵ１００、通信ＩＣ１０
１、入力及び出力Ｉ／Ｆ部１０３、１０５、ＷＤ回路１
０７’は、電源回路部１０８を介して外部のバッテリ／
アクセサリー電源供給路＋Ｂ／ＡＣＣ又はイグニッショ
ン電源ＩＧから電源が供給されている。電源回路部１０
８は、各電源に接続され、通信ノード用の駆動電圧（例
えば、＋５Ｖ）に調圧した後、通信ノード内部の各回路
へ電力を供給する。The CPU 100 and communication IC 10 described above
1, input and output I / F units 103 and 105, WD circuit 1
07 'is an external battery / power source via the power supply circuit unit 108.
Power is supplied from the accessory power supply path + B / ACC or the ignition power IG. Power supply circuit section 10
Reference numeral 8 is connected to each power supply, regulates the drive voltage for the communication node (for example, + 5V), and then supplies power to each circuit inside the communication node.

【０００８】従来の多重伝送システムにおいては、２種
類の多重伝送路が設けられ、イグニッションスイッチの
オンにより通信可能となるもの（便宜上、高速伝送路と
呼ぶ）と、バッテリ電源に接続され常時通信可能なもの
（便宜上、中低速伝送路と呼ぶ）とに大別される。これ
ら２種類の多重伝送路に接続される通信用ノードにおい
て、高速伝送路に接続される通信用ノードは、エンジン
制御やABS制御を司る通信用ノードでありＣＰＵの演算
処理速度やメモリ容量が大きく設定されている。一方、
中低速伝送路に接続される通信用ノードは、ワイパーや
各種のランプの作動を司る通信用ノードでありＣＰＵの
演算処理速度やメモリ容量が高速のものに比べて低く設
定されていたり、場合によってはＣＰＵを搭載しないで
通信ＩＣを介して通信フレームの送信、受信を行うもの
がある。In the conventional multiplex transmission system, two types of multiplex transmission lines are provided, and communication is possible by turning on an ignition switch (for convenience, referred to as a high-speed transmission line) and a battery power source for continuous communication. (Referred to as a medium-low speed transmission line for convenience). Of the communication nodes connected to these two types of multiplex transmission lines, the communication node connected to the high-speed transmission line is the communication node that controls engine control and ABS control, and the CPU processing speed and memory capacity are large. It is set. on the other hand,
The communication node connected to the medium to low speed transmission line is a communication node that controls the operation of the wiper and various lamps, and the calculation processing speed and memory capacity of the CPU are set to be lower than those of high speed, or in some cases. There is a type that does not have a CPU and transmits and receives a communication frame via a communication IC.

【０００９】ところで、上記高速伝送路及び中低速伝送
路の中で、特に中低速伝送路においては、バッテリ電源
に常時接続され、回線が切断されることがないため、そ
の中低速伝送路に接続された通信ノードが多くなるほど
バッテリの消費電力が大きくなり、通信ノードは常にオ
ンされた状態のため動作していない時の暗電流も大きく
なる。このため、従来からこの暗電流を低減する対策と
して、通信ノードに所定の条件が成立した時に電力供給
を停止するスリープモードを設けたものが提案されてい
る（特開昭６４−１４３５３５号公報参照）。By the way, among the above-mentioned high-speed transmission line and medium-low speed transmission line, particularly in the medium-low speed transmission line, since it is always connected to the battery power source and the line is not disconnected, it is connected to the medium-low speed transmission line. As the number of connected communication nodes increases, the power consumption of the battery increases, and the dark current when not operating because the communication nodes are always on also increases. For this reason, conventionally, as a measure for reducing this dark current, there has been proposed one in which a communication node is provided with a sleep mode for stopping power supply when a predetermined condition is satisfied (see Japanese Patent Laid-Open No. 64-143535). ).

【００１０】また、通信ノードのＣＰＵは、その動作状
態が正常な場合、ＷＤ回路１０７’からリセット信号が
出力されないように周期的にパルスを出力するのである
が、ＣＰＵにスリープモードを設けると、スリープ状態
ではこのパルスが出力されなくなり正常であるにも係わ
らずリセットされてしまう。このため、ＷＤ回路１０
７’には、一定周期毎にＣＰＵをスリープから覚ますと
同時に、ＷＤ回路１０７’に対してパルスを出力するた
めのパルス出力回路（不図示）を備える。Further, the CPU of the communication node periodically outputs a pulse so that the reset signal is not output from the WD circuit 107 'when the operating state is normal. When the CPU is provided with a sleep mode, In the sleep state, this pulse is not output and is reset although it is normal. Therefore, the WD circuit 10
7'is equipped with a pulse output circuit (not shown) for waking up the CPU from sleep at regular intervals and at the same time outputting a pulse to the WD circuit 107 '.

【００１１】以上説明したＣＰＵの暴走を検出するＷＤ
回路を設けた従来技術として、多重伝送システムにおけ
る制御ノードにＷＤ回路を内蔵し、ＣＰＵの異常が検出
された場合、ＣＰＵにリセットをかけると共に、多重Ｌ
ＳＩにＣＰＵからの送信要求を受け付けないような禁止
回路を設けものが提案されている（特開平５−１７３９
０３号）。WD for detecting CPU runaway described above
As a conventional technique having a circuit, a WD circuit is built in a control node in a multiplex transmission system, and when an abnormality of the CPU is detected, the CPU is reset and the multiplex L
It has been proposed to provide the SI with a prohibition circuit that does not accept a transmission request from the CPU (Japanese Patent Laid-Open No. 5-17939).
03).

【００１２】[0012]

【発明が解決しようとする課題】しかしながら、上述し
たような従来の多重伝送装置においては、ＷＤ回路１０
７’からのリセット信号の出力周期及びパルス出力回路
１０７からのパルス信号の出力周期は、例えば９０msec
に設定されている。言い換えると、このＷＤ回路による
ＣＰＵの異常検出周期は９０msec毎であり、例えば、Ｃ
ＰＵがスリープ状態である場合、パルス信号は、スリー
プ状態のＣＰＵを９０msecの周期で一時的に起こし、起
こされたＣＰＵが、ＷＤ回路に対してパルス信号を出力
するように作用する。本来スリープモードは、バッテリ
電源に接続されたＣＰＵの消費電力を低減するために設
けられているのに、結果的に、ＣＰＵにスリープモード
を設けても、ＣＰＵが９０msecの周期で起こされてしま
っては、バッテリ電源の消費電力を効率よく低減するこ
とができなくなる。However, in the conventional multiplex transmission apparatus as described above, the WD circuit 10 is used.
The output cycle of the reset signal from 7'and the output cycle of the pulse signal from the pulse output circuit 107 are, for example, 90 msec.
Is set to. In other words, the abnormality detection cycle of the CPU by this WD circuit is every 90 msec.
When the PU is in the sleep state, the pulse signal temporarily wakes up the CPU in the sleep state at a cycle of 90 msec, and the waked CPU acts to output the pulse signal to the WD circuit. Originally, the sleep mode is provided in order to reduce the power consumption of the CPU connected to the battery power source. As a result, even if the sleep mode is provided for the CPU, the CPU is awakened in a cycle of 90 msec. As a result, it becomes impossible to efficiently reduce the power consumption of the battery power supply.

【００１３】従って、本発明は上記従来技術の問題点を
解決するために提案されたもので、その目的とするとこ
ろは、異常検出回路を有する通信ノードを低減できる共
に、バッテリ電源の負荷を抑えることができる多重伝送
装置を提案するところにある。Therefore, the present invention has been proposed to solve the above-mentioned problems of the prior art. The object of the present invention is to reduce the number of communication nodes having an abnormality detection circuit and to suppress the load on the battery power supply. There is a proposal for a multiplex transmission device that can do this.

【００１４】[0014]

【課題を解決するための手段】及び[Means for Solving the Problems] and

【作用】上述の課題を解決し、目的を達成するため、本
発明の多重伝送装置は、以下の構成を備える。即ち、複
数の通信ノードが共通の多重伝送路を介して接続され、
該夫々の通信ノードは夫々に接続された車両の電装ユニ
ットを制御する多重伝送装置において、この多重伝送装
置は、少なくとも所定周期毎に自ノードのＣＰＵの異常
を検出する異常検出回路を備える所定通信ノードを含
み、前記複数の通信ノードに接続された電装ユニットの
中で、自ノードのＣＰＵに対して前記異常検出回路によ
り監視を必要とする電装ユニットを前記所定通信ノード
に集約して接続したことを特徴とする。In order to solve the above problems and achieve the object, the multiplex transmission apparatus of the present invention has the following configuration. That is, a plurality of communication nodes are connected via a common multiplex transmission line,
Each of the communication nodes is a multiplex transmission device which controls an electric equipment unit of a vehicle connected to the communication node. The multiplex transmission device includes an abnormality detection circuit that detects an abnormality of a CPU of its own node at least every predetermined period. Among the electrical equipment units including the node and connected to the plurality of communication nodes, the electrical equipment units that need to be monitored by the abnormality detection circuit for the CPU of the own node are collectively connected to the predetermined communication node. Is characterized by.

【００１５】また、自動車を構成するいくつかの組立品
毎に分割して構成されると共に、該組立品を単位として
複数の通信ノードが共通の多重伝送路を介して接続さ
れ、該夫々の通信ノードは夫々に接続された車両の電装
ユニットを制御する多重伝送装置において、この多重伝
送装置は、少なくとも所定周期毎に自ノードのＣＰＵの
異常を検出する異常検出回路を備える所定通信ノードを
含み、前記複数の通信ノードに接続された電装ユニット
の中で、自ノードのＣＰＵに対して前記異常検出回路に
より監視を必要とする電装ユニットを前記所定通信ノー
ドに集約して接続したことを特徴とする。In addition, the vehicle is divided into several parts constituting an automobile, and a plurality of communication nodes are connected to each other through a common multiplex transmission line in units of the parts, and the respective communication is performed. The node is a multiplex transmission device that controls an electric unit of a vehicle connected to each of the nodes, and the multiplex transmission device includes a predetermined communication node including an abnormality detection circuit that detects an abnormality of the CPU of the own node at least every predetermined period, Among the electrical equipment units connected to the plurality of communication nodes, electrical equipment units that need to be monitored by the abnormality detection circuit for the CPU of its own node are collectively connected to the predetermined communication node. .

【００１６】以上のように、バッテリ電源で作動する電
装ユニットにおいて、特にＣＰＵの暴走による誤作動の
影響の大きい電装ユニットを、その電装ユニットを制御
するＣＰＵの異常検出回路を有する通信ノードに集約的
にまとめて接続することにより、異常検出回路を有する
通信ノードを低減できる共に、バッテリ電源の負荷を抑
えるように作用する。As described above, in the electrical equipment unit which is operated by the battery power source, the electrical equipment unit having a great influence of malfunction due to the runaway of the CPU is concentrated on the communication node having the abnormality detecting circuit of the CPU for controlling the electrical equipment unit. By collectively connecting to, it is possible to reduce the number of communication nodes having the abnormality detection circuit and to suppress the load on the battery power supply.

【００１７】[0017]

【実施例】以下、本願発明の実施例について添付図面を
参照しながら詳細に説明する。尚、以下に説明する実施
例の多重伝送装置は、所謂CSMA(Carrier Sense Multipl
eAccess)/CD(Collision Detection)と呼ばれるＬＡＮア
クセス方式の車両用多重伝送装置に適用した例である。
また、以下の説明では、本発明に係わる実施例と従来技
術とを対応させ、両者における構成の相違が明確になる
ように説明を進める。Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. The multiplex transmission device of the embodiment described below is a so-called CSMA (Carrier Sense Multipl
This is an example applied to a vehicle multiplex transmission device of LAN access system called eAccess) / CD (Collision Detection).
Further, in the following description, the embodiment according to the present invention and the related art will be made to correspond to each other, and the description will be made so that the difference in configuration between the two will be clear.

【００１８】（全通信ノードの配置位置及び電源体系）
図２は、多重伝送システム全体として通信ノードの配置
位置及び電源体系を示す図である。図２に示すように、
自動車は大別すると、フロントサブAssy１、フロアサブ
Assy２、リアサブAssy３という３つのサブAssy単位（部
位別）に分割される。図２において、フロント領域を構
成するサブAssy１には、左右のヘッドランプ等を点灯す
るフロントＬノード１２０、フロントＲノード１３０、
他ノードからの通信信号を分岐して出力するMFB(Multi
Function Box)ノード３００、エンジン制御を司るエン
ジンノード３１０、ABSコントローラ(Anti-lock-brakes
ystem )を司るABSノード３２０が設けられる。フロア領
域を構成するサブAssy２には、ＡＳＣ(Auto-speed-cont
rol)システムを制御するノード１４０、左右のドアミラ
ーモータ等を駆動するカウルＬノード１５０、カウルＲ
ノード１６０、エアコンをコントロールするエアコンス
イッチノード１７０、インパネのスイッチを監視するイ
ンパネスイッチノード１８０、スピードメータやタコメ
ータを表示するメーターノード１９０、コラムスイッチ
を監視するコラムスイッチノード２００、センタコンソ
ールのスイッチ類を監視するセンタコンソールノード２
１０、４枚のドアのロック、アンロックを制御するドア
ＦＬ２２０、ドアＲＬ２３０、ドアＦＲ２４０、ドアＲ
Ｒ２５０が設けられる。リア領域を構成するサブAssy３
には、左右のストップランプ等を点灯するリアＬノード
３３０、リアＲノード３４０、４ＷＳ（４輪操舵システ
ム）制御ノード３５０、テールランプの点灯等を実行す
るテールノード２６０が設けられる。(Arrangement position of all communication nodes and power supply system)
FIG. 2 is a diagram showing an arrangement position of a communication node and a power supply system in the entire multiplex transmission system. As shown in FIG.
Cars are roughly classified into Front Sub Assy 1 and Floor Sub
It is divided into 3 sub-assy units (by site): Assy 2 and rear sub-assy 3. In FIG. 2, the sub-Assy 1 that forms the front area includes a front L node 120, a front R node 130 that lights left and right headlamps, and the like.
MFB (Multi
Function Box) node 300, engine node 310 that controls engine control, ABS controller (Anti-lock-brakes)
An ABS node 320 that manages the ystem) is provided. ASC (Auto-speed-cont
rol) node 140 that controls the system, cowl L node 150 that drives left and right door mirror motors, etc.
A node 160, an air conditioner switch node 170 for controlling the air conditioner, an instrument panel switch node 180 for monitoring the instrument panel switches, a meter node 190 for displaying speedometers and tachometers, a column switch node 200 for monitoring column switches, and switches for the center console. Center console node 2 to monitor
Door FL220, door RL230, door FR240, door R for controlling lock / unlock of 10, 4 doors
R250 is provided. Sub-Assy3 that constitutes the rear area
A rear L node 330 that lights the left and right stop lamps, a rear R node 340, a 4WS (four-wheel steering system) control node 350, and a tail node 260 that lights the tail lamps are provided in the vehicle.

【００１９】図２に示す通信ノードの中で、他ノードか
らの通信信号を分岐して出力するMFBノード３００、エ
ンジンノード３１０、ABSノード３２０、リアＬノード
３３０、リアＲノード３４０、４ＷＳ制御ノード３５０
は、後述の高速伝送路ＭＢ１に接続され、イグニッショ
ンスイッチがオンされて電源が供給される（以下、これ
らの高速伝送路に接続された通信ノードを高速ノードと
呼ぶ）。また、図２に示す高速ノード以外の通信ノード
は、フロントＬノード１２０、フロントＲノード１３
０、ＡＳＣシステムを制御するノード１４０カウルＬノ
ード１５０、カウルＲノード１６０、エアコンスイッチ
ノード１７０、インパネスイッチノード１８０、メータ
ーノード１９０、コラムスイッチノード２００、センタ
コンソールノード２１０、ドアＦＬ２２０、ドアＲＬ２
３０、ドアＦＲ２４０、ドアＲＲ２５０、テールノード
２６０であり、後述の中低速伝送路ＭＢ２に接続され、
バッテリ電源が供給されるものや、アクセサリースイッ
チＡＣＣがオンされて電源が供給されるものがある（以
下、これらの中低速伝送路に接続された通信ノードを中
低速ノードと呼ぶ）。Among the communication nodes shown in FIG. 2, the MFB node 300, the engine node 310, the ABS node 320, the rear L node 330, the rear R node 340, and the 4WS control node which branch and output the communication signals from other nodes. 350
Is connected to a high-speed transmission line MB1 described later, an ignition switch is turned on, and power is supplied (hereinafter, communication nodes connected to these high-speed transmission lines are referred to as high-speed nodes). The communication nodes other than the high speed node shown in FIG. 2 are the front L node 120 and the front R node 13.
0, node 140 that controls the ASC system, cowl L node 150, cowl R node 160, air conditioner switch node 170, instrument panel switch node 180, meter node 190, column switch node 200, center console node 210, door FL 220, door RL 2
30, a door FR240, a door RR250, and a tail node 260, which are connected to a medium-to-low speed transmission line MB2, which will be described later.
There are those which are supplied with battery power and those which are supplied with power by turning on the accessory switch ACC (hereinafter, communication nodes connected to these medium and low speed transmission lines are referred to as medium and low speed nodes).

【００２０】〈通信ノードのネットワーク構成〉図３
は、図２に示す自動車のフロント領域におけるエンジン
ルーム内のサブAssy１についての通信ノードのネットワ
ーク構成を示す図であり、図４は、本発明に基づく実施
例の自動車のフロント領域におけるエンジンルーム内の
サブAssy１についての通信ノードのネットワーク構成を
示す図である。図３において、フロントＬノード１２
０、フロントＲノード１３０は、中低速伝送路ＭＢ２に
接続された中低速ノードであり、各ノードは内部にデー
タ処理用のＣＰＵ１００及びＣＰＵの異常を検出するＷ
Ｄ回路１０７’を有する。また、フロントＬノード１２
０には、左側のヘッドライト（ハイビーム／ロービー
ム）、ウインカーランプ１２１等の出力補器１２１（図
１に示す出力補器１０６に対応している）が接続され
る。同じように、フロントＲノード１３０には、右側の
ヘッドライト（ハイビーム／ロービーム）、ウインカー
ランプ等の出力補器１３１が接続される。これらの中低
速ノードは、バッテリ電源により常時電源が供給され、
イグニッションスイッチやアクセサリースイッチがオフ
されても電源ラインはカットされない。また、フロント
Ｌノード１２０、フロントＲノード１３０は、いずれも
ＷＤ回路を備え、ＣＰＵの暴走により、夜間走行中にヘ
ッドライトが点灯しなくなる等のトラブルを防止する。
これらのノードは、イグニッションスイッチがオフの状
態で、トランクドアを含む全てのドアが閉じられ、３０
秒以上経過すると、スリープモードに移行してＣＰＵが
動作していない時の暗電流を極力抑えている。<Network Configuration of Communication Node> FIG. 3
FIG. 4 is a diagram showing a network configuration of a communication node for a sub-Assy 1 in the engine room in the front area of the vehicle shown in FIG. 2, and FIG. 4 is a diagram showing a network configuration in the engine room in the front area of the vehicle of the embodiment according to the present invention. It is a figure which shows the network structure of the communication node about sub Assy1. In FIG. 3, the front L node 12
0, the front R node 130 is a medium-low speed node connected to the medium-low speed transmission line MB2, and each node internally detects the CPU 100 for data processing and the abnormality of the CPU W
It has a D circuit 107 '. Also, the front L node 12
An output auxiliary device 121 (corresponding to the output auxiliary device 106 shown in FIG. 1) such as a left headlight (high beam / low beam), a turn signal lamp 121, etc. is connected to 0. Similarly, an output auxiliary device 131 such as a right headlight (high beam / low beam) or a turn signal lamp is connected to the front R node 130. These middle and low speed nodes are always powered by battery power,
The power line is not cut even if the ignition switch or accessory switch is turned off. Further, each of the front L node 120 and the front R node 130 is provided with a WD circuit, and prevents troubles such as the headlights not being turned on during nighttime travel due to CPU runaway.
These nodes have the ignition switch turned off, all doors, including the trunk doors, closed,
After a lapse of more than a second, it shifts to the sleep mode and suppresses the dark current as much as possible when the CPU is not operating.

【００２１】MFBノード３００、エンジンノード３１
０、ABSノード３２０は、高速伝送路ＭＢ１に接続され
た高速ノードであり、中低速ノードと同じように、各ノ
ードは内部にデータ処理用のＣＰＵ及びＣＰＵの異常を
検出するＷＤ回路１０７’を有する。MFBノード３００
には、出力補器としてASCアクチュエータ３０１やワイ
パーモータ３０２が接続される。同じように、エンジン
ノード３１０には、エンジン３１１を制御するＥＧＩユ
ニット等が接続される。更に、ABSノード３２０には、A
BSコントロールバルブ等を駆動するアクチュエータ３２
１が接続される。これらの高速速ノードは、イグニッシ
ョンスイッチがオンされた時だけ電源が供給される。ま
た、高速ノードも中低速ノードと同様に、ＷＤ回路を備
え、ＣＰＵの暴走により、ABS等のトラブルを防止す
る。しかしながら、これらの高速ノードは、スリープモ
ードを備えていない。なぜならば、イグニッションスイ
ッチがオフの状態で電源供給がカットされるため、暗電
流の過多によるバッテリ上がり心配はなく、従って中低
速ノードのようにスリープモードを設ける必要がないの
である。MFB node 300, engine node 31
0, the ABS node 320 is a high-speed node connected to the high-speed transmission line MB1, and each node internally has a CPU for data processing and a WD circuit 107 'for detecting an abnormality of the CPU, like the medium-low speed node. Have. MFB node 300
An ASC actuator 301 and a wiper motor 302 are connected as an output auxiliary device. Similarly, an EGI unit or the like for controlling the engine 311 is connected to the engine node 310. Further, the ABS node 320 has A
Actuator 32 for driving BS control valve etc.
1 is connected. These high speed nodes are powered only when the ignition switch is turned on. Further, the high-speed node also has a WD circuit like the medium-low speed node, and prevents troubles such as ABS due to runaway of the CPU. However, these high speed nodes do not have a sleep mode. This is because the power supply is cut off when the ignition switch is off, so there is no concern about the battery going dead due to excessive dark current, and therefore it is not necessary to provide a sleep mode like in medium-low speed nodes.

【００２２】（従来技術と実施例との対比）次に、図３
と図４の多重伝送ネットワーク構成を参照して、本発明
に基づく実施例の多重伝送ネットワーク構成を図３に示
す従来技術と対比させながら説明する。尚、図４におい
て、図３と同じ番号が付されている部分は、同一の機能
を有するものとして説明を省略する。(Comparison between Prior Art and Example) Next, FIG.
4 and the multiplex transmission network configuration of FIG. 4, the multiplex transmission network configuration of the embodiment according to the present invention will be described in comparison with the conventional technique shown in FIG. Incidentally, in FIG. 4, the parts having the same numbers as those in FIG. 3 have the same functions, and the description thereof will be omitted.

【００２３】さて、図３において、図２のサブAssy１に
おけるフロントＬノード１２０、フロントＲノード１３
０に注目すると、いずれもヘッドライトやウインカーラ
ンプの点灯を司るノードであるので、誤動作防止のため
にＷＤ回路１０７’を設けてＣＰＵ１００の暴走を検出
する必要がある。一方で、これらのノードはバッテリ電
源が常時接続されているため、スリープモードを設けて
暗電流を低減する必要がある。それゆえ、これらのノー
ドにはＷＤ回路及びスリープモードを両立させるため
に、［従来の技術］の項で説明したパルス出力回路（不
図示）を設けている。ところが、パルス出力回路により
一定周期毎にＣＰＵをスリープから解除させたのでは、
その周期毎にＣＰＵ１００、パルス出力回路及びＷＤ回
路１０７’に消費される電力が多大なものとなる。この
ため、本実施例では、図４に示すように、フロントＲノ
ード１３０に接続された出力補器１３１を集約してフロ
ントＬノード１２０に接続した構成とした。このように
構成することで、フロントＲノード１３０にＷＤ回路１
０７’を設ける必要がなくなり、パルス出力回路及びＷ
Ｄ回路１０７’に消費される電力分を省くことができ
る。また、フロントＲノード１３０は、ＷＤ回路１０
７’を有さない新たなフロントＲノード１３０’として
誤動作の影響の少ない出力補器１３１’を接続して従来
通り用いることができる。Now, referring to FIG. 3, the front L node 120 and the front R node 13 in the sub Assy 1 of FIG.
Focusing on 0, all of them are the nodes that control the lighting of the headlights and the turn signal lamps, so it is necessary to provide the WD circuit 107 ′ to detect the runaway of the CPU 100 in order to prevent malfunction. On the other hand, since a battery power source is always connected to these nodes, it is necessary to provide a sleep mode to reduce dark current. Therefore, in order to make the WD circuit and the sleep mode compatible with each other, the pulse output circuit (not shown) described in the section [Prior Art] is provided in these nodes. However, if the CPU is released from sleep at regular intervals by the pulse output circuit,
The power consumed by the CPU 100, the pulse output circuit, and the WD circuit 107 'in each cycle becomes large. Therefore, in the present embodiment, as shown in FIG. 4, the output auxiliary devices 131 connected to the front R node 130 are integrated and connected to the front L node 120. With this configuration, the front R node 130 has the WD circuit 1
It is not necessary to provide 07 ', the pulse output circuit and W
It is possible to save the power consumed by the D circuit 107 '. Further, the front R node 130 is connected to the WD circuit 10.
As a new front R node 130 'having no 7', an output auxiliary device 131 'which is less affected by malfunction can be connected and used as usual.

【００２４】上記の構成で１つ問題となるのは、図４に
おいて、出力補器１３１とフロントＬノード１２０との
間のワイヤ長が若干従来より長くなることである。この
問題に対して、本実施例では、フロントＬノード１２
０、フロントＲノード１３０との関係のように、互いに
機能が類似し、比較的近接して設けられるフロント領域
のサブAssy１内の通信ノードを対象として上記構成を取
り入れるように対処している。従って、サブAssy１、
２、３毎に、例えば、図２に示すサブAssy２のカウルＬ
ノードとカウルＲノードに対して本実施例の構成を適用
してもよい。即ち、本実施例によれば、ワイヤ長を少々
長くしても、サブAssy内であれば回路を増加する必要が
なく、結果的に暗電流による電力消費の大きいＷＤ回路
を有する通信ノードを低減できるので、多重伝送システ
ム全体として低消費電力化、簡略化、コストダウン等が
図れる。また、サブAssy１、２、３の夫々の中で、通信
ノードをその機能に基づいて再配置し出力補器を接続し
た後、サブAssy毎にコネクタ等を介して多重伝送路及び
電源を接続することにより、システムの組付け性を向上
させることができる。但し、複雑な制御を必要とするエ
ンジン、ABS、４ＷＳノードは、ワイヤ長を短くするた
め夫々制御対象補器の近傍に独立して配置される。One problem with the above configuration is that in FIG. 4, the wire length between the output auxiliary device 131 and the front L node 120 is slightly longer than the conventional one. With respect to this problem, in this embodiment, the front L node 12
0, the relation with the front R node 130 is similar to each other, and the above configuration is applied to the communication nodes in the sub-Assy1 in the front area, which are provided relatively close to each other. Therefore, sub-Assy1,
Every two or three, for example, the cowl L of the sub Assy2 shown in FIG.
The configuration of this embodiment may be applied to the node and the cowl R node. That is, according to this embodiment, even if the wire length is slightly increased, it is not necessary to increase the number of circuits within the sub-Assy, and as a result, the number of communication nodes having a WD circuit that consumes a large amount of power due to dark current is reduced. Therefore, low power consumption, simplification, cost reduction, etc. can be achieved in the entire multiplex transmission system. Also, in each of the sub-assemblies 1, 2, and 3, the communication node is rearranged based on its function, the output auxiliary device is connected, and then the multiplex transmission line and the power supply are connected via a connector or the like for each sub-assy. As a result, the assemblability of the system can be improved. However, the engine, the ABS, and the 4WS node, which require complicated control, are independently arranged near the control target auxiliary device in order to shorten the wire length.

【００２５】（実施例の効果）図５は従来のＷＤ回路か
ら出力されるパルスに応じた消費電流を示す。また、図
６は、ＷＤ回路を内蔵しない通信ノードのスリープ時の
消費電流を示す。図５、図６を比較すると一目瞭然のよ
うに、バッテリ電源で作動し、特にＣＰＵの暴走による
誤作動の影響の大きい出力補器を、各サブAssy内におい
て、ＷＤ回路を内蔵する通信ノードに集約して接続する
ことにより、ＷＤ回路を内蔵する通信ノードを低減でき
る共に、バッテリ電源の負荷を抑えることができる。 〈変形〉尚、本発明は上記実施例に限定されないのは明
らかである。(Effect of the Embodiment) FIG. 5 shows the current consumption according to the pulse output from the conventional WD circuit. Further, FIG. 6 shows current consumption during sleep of a communication node that does not include a WD circuit. As is clear from a comparison of FIG. 5 and FIG. 6, output sub-devices that operate on battery power and that are particularly affected by malfunctions due to CPU runaway are integrated in each sub-assay into a communication node that incorporates a WD circuit. By connecting them in parallel, it is possible to reduce the number of communication nodes incorporating the WD circuit and to suppress the load on the battery power supply. <Modification> It is obvious that the present invention is not limited to the above embodiment.

【００２６】例えば、ＣＰＵのリセット周期は、上記実
施例に限定されず、多重伝送システムにおける通信ノー
ドが出力補器を制御する場合において、出力補器の制御
に悪影響を及ぼさない程度の周期であれば、ＣＰＵの動
作環境に基づいて最適値に設定できる。また、多重伝送
ネットワークを構成する通信ノードの種類は、上記実施
例に限定されない。For example, the reset cycle of the CPU is not limited to the above-described embodiment, and may be a cycle that does not adversely affect the control of the output auxiliary device when the communication node in the multiplex transmission system controls the output auxiliary device. For example, the optimum value can be set based on the operating environment of the CPU. Further, the types of communication nodes that make up the multiplex transmission network are not limited to those in the above embodiments.

【００２７】[0027]

【発明の効果】以上説明したように、本発明の多重伝送
装置によれば、ＣＰＵの監視が必要な該ＣＰＵの暴走に
よる誤作動の影響の大きい電装ユニットを、その電装ユ
ニットを制御するＣＰＵの異常検出回路を有する通信ノ
ードに集約して接続することにより、異常検出回路を有
する通信ノードを低減できる共に、多重伝送装置全体の
システムの簡易化とコストダウンとを実現できる効果が
ある。As described above, according to the multiplex transmission apparatus of the present invention, an electrical equipment unit that needs to be supervised by the CPU and is greatly affected by malfunction due to the runaway of the CPU is installed in the CPU that controls the electrical equipment unit. By collectively connecting to the communication node having the abnormality detecting circuit, the communication nodes having the abnormality detecting circuit can be reduced, and at the same time, the system of the entire multiplex transmission device can be simplified and the cost can be reduced.

【００２８】また、ＣＰＵの暴走による誤作動の影響の
大きい電装ユニットを少なくともバッテリ電源で作動す
る電装ユニットを制御する通信ノードに集約して接続す
るので、他の異常検出回路を有する通信ノードを減らす
ことができ、その通信ノード分の暗電流を低減できる効
果がある。また、異常検出回路を有する通信ノードのＣ
ＰＵは、所定条件が成立した場合、スリープ状態となる
モードを有するので、さらに暗電流の低減を図ることが
できる効果がある。Further, since the electrical equipment units which are largely affected by malfunction due to CPU runaway are collectively connected to the communication nodes which control the electrical equipment units which are operated by the battery power source, the number of communication nodes having other abnormality detection circuits is reduced. It is possible to reduce the dark current of the communication node. Also, C of the communication node having the abnormality detection circuit
Since the PU has a mode in which it sleeps when a predetermined condition is satisfied, it is possible to further reduce the dark current.

【００２９】また、異常検出回路により監視を必要とす
る電装ユニットをＣＰＵからの制御信号に基づいて作動
する補器にすることで、補器の誤作動を防止して、装置
全体の信頼性が向上する効果がある。また、自動車を構
成するいくつかの組立品毎に分割して構成される多重伝
送装置において、その組立品を単位としてＣＰＵの監視
が必要なＣＰＵの暴走による誤作動の影響の大きい電装
ユニットを、その電装ユニットを制御するＣＰＵの異常
検出回路を有する通信ノードに集約して接続することに
より、自動組付け性の向上及び多重通信線の低減を図る
ことができる効果がある。Further, by making the electrical equipment unit, which needs to be monitored by the abnormality detection circuit, an auxiliary equipment which operates based on a control signal from the CPU, malfunction of the auxiliary equipment is prevented and the reliability of the entire apparatus is improved. Has the effect of improving. In addition, in a multiplex transmission device configured by dividing each of several assemblies constituting an automobile, an electrical unit having a large influence of malfunction due to runaway of the CPU, which requires monitoring of the CPU for each assembly, By collectively connecting to the communication node having the abnormality detection circuit of the CPU that controls the electrical component unit, there is an effect that the automatic assembling property can be improved and the multiple communication lines can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図１】従来の多重通信システムにおける通信ノードの
回路構成を示す図である。FIG. 1 is a diagram showing a circuit configuration of a communication node in a conventional multiplex communication system.

【図２】システム全体の通信ノードの電源体系を示す図
である。FIG. 2 is a diagram showing a power supply system of a communication node of the entire system.

【図３】図２に示すシステムの一部として、自動車のエ
ンジンルーム内のサブAssyについての通信ノードのネッ
トワーク構成を示す図である。3 is a diagram showing a network configuration of a communication node for a sub-assy in an engine room of an automobile as a part of the system shown in FIG.

【図４】本発明に基づく実施例の自動車のエンジンルー
ム内のサブAssyについての通信ノードのネットワーク構
成を示す図である。FIG. 4 is a diagram showing a network configuration of a communication node for a sub-assy in an engine room of an automobile according to an embodiment of the present invention.

【図５】従来のＷＤ回路から出力されるパルスに応じた
消費電流を示す図である。FIG. 5 is a diagram showing current consumption according to a pulse output from a conventional WD circuit.

【図６】ＷＤ回路を内蔵しない通信ノードのスリープ時
の消費電流を示す図である。FIG. 6 is a diagram showing current consumption during sleep of a communication node that does not include a WD circuit.

【符号の説明】[Explanation of symbols]

１００…ＣＰＵ １０７’…ＷＤ（ウォッチドック）回路 １２０〜２６０…中低速ノード ３００〜３５０…高速ノード ＭＢ１…高速伝送路 ＭＢ２…中低速伝送路 100 ... CPU 107 '... WD (Watchdog) circuit 120 to 260 ... Medium / low speed node 300-350 ... High-speed node MB1 ... High-speed transmission line MB2 ... Medium-low speed transmission line

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−121495（ＪＰ，Ａ) 特開 昭62−3540（ＪＰ，Ａ) 特開 昭64−47638（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/40 H04Q 9/00 B60R 16/00 ─────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-2-121495 (JP, A) JP-A 62-3540 (JP, A) JP-A 64-47638 (JP, A) (58) Field (Int.Cl. ⁷ , DB name) H04L 12/40 H04Q 9/00 B60R 16/00

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 複数の通信ノードが共通の多重伝送路を
介して接続され、該夫々の通信ノードは夫々に接続され
た車両の電装ユニットを制御する多重伝送装置におい
て、この多重伝送装置は、少なくとも所定周期毎に自ノ
ードのＣＰＵの異常を検出する異常検出回路を備える所
定通信ノードを含み、 前記複数の通信ノードに接続された電装ユニットの中
で、自ノードのＣＰＵに対して前記異常検出回路により
監視を必要とする電装ユニットを前記所定通信ノードに
集約して接続したことを特徴とする多重伝送装置。1. A multiplex transmission apparatus in which a plurality of communication nodes are connected via a common multiplex transmission path, and each of the communication nodes controls an electric component unit of a vehicle connected to the communication node, the multiplex transmission apparatus comprising: A predetermined communication node including an abnormality detection circuit that detects an abnormality of the CPU of the own node at least every predetermined period, and the abnormality detection is performed on the CPU of the own node among the electrical equipment units connected to the plurality of communication nodes. A multiplex transmission device, wherein electrical equipment units that require monitoring by a circuit are integrated and connected to the predetermined communication node. 【請求項２】 自動車を構成するいくつかの組立品毎に
分割して構成されると共に、該組立品を単位として複数
の通信ノードが共通の多重伝送路を介して接続され、該
夫々の通信ノードは夫々に接続された車両の電装ユニッ
トを制御する多重伝送装置において、この多重伝送装置
は、少なくとも所定周期毎に自ノードのＣＰＵの異常を
検出する異常検出回路を備える所定通信ノードを含み、 前記複数の通信ノードに接続された電装ユニットの中
で、自ノードのＣＰＵに対して前記異常検出回路により
監視を必要とする電装ユニットを前記所定通信ノードに
集約して接続したことを特徴とする多重伝送装置。2. The vehicle is divided into several assemblies constituting an automobile, and a plurality of communication nodes are connected to each other through a common multiplex transmission line in units of the assembly, and the respective communication is performed. The node is a multiplex transmission device that controls an electric unit of a vehicle connected to each of the nodes, and the multiplex transmission device includes a predetermined communication node including an abnormality detection circuit that detects an abnormality of the CPU of the own node at least every predetermined period, Among the electrical equipment units connected to the plurality of communication nodes, electrical equipment units that need to be monitored by the abnormality detection circuit for the CPU of its own node are collectively connected to the predetermined communication node. Multiplexer. 【請求項３】 前記所定通信ノードは、少なくともバッ
テリ電源で作動する車両の電装ユニットを制御すること
を特徴とする請求項１又は請求項２に記載の多重伝送装
置。3. The multiplex transmission device according to claim 1, wherein the predetermined communication node controls at least an electric component unit of a vehicle that operates on battery power. 【請求項４】 前記所定通信ノードのＣＰＵは、所定条
件が成立した場合、スリープ状態となるモードを有する
ことを特徴とする請求項１又は請求項２に記載の多重伝
送装置。4. The multiplex transmission device according to claim 1, wherein the CPU of the predetermined communication node has a mode in which a sleep state is set when a predetermined condition is satisfied. 【請求項５】 前記所定条件とは、少なくとも前記所定
通信ノードに前記バッテリ電源のみが供給された状態で
成立することを特徴とする請求項４に記載の多重伝送装
置。5. The multiplex transmission device according to claim 4, wherein the predetermined condition is satisfied when at least the battery power is supplied to at least the predetermined communication node. 【請求項６】 前記異常検出回路は、前記所定通信ノー
ドのＣＰＵに異常を検出した場合、該ＣＰＵに対してリ
セット信号を出力することを特徴とする請求項１又は請
求項２に記載の多重伝送装置。6. The multiplex according to claim 1 or 2, wherein the abnormality detection circuit outputs a reset signal to the CPU when the CPU of the predetermined communication node detects an abnormality. Transmission equipment. 【請求項７】 前記異常検出回路により監視を必要とす
る電装ユニットは、前記ＣＰＵから制御信号が出力され
る補器であることを特徴とする請求項１又は請求項２に
記載の多重伝送装置。7. The multiplex transmission device according to claim 1 or 2, wherein the electrical equipment unit that needs to be monitored by the abnormality detection circuit is an auxiliary device to which a control signal is output from the CPU. .