JP3383170B2 - 消費電力制限機能つきプロセッサ - Google Patents
消費電力制限機能つきプロセッサInfo
- Publication number
- JP3383170B2 JP3383170B2 JP28697596A JP28697596A JP3383170B2 JP 3383170 B2 JP3383170 B2 JP 3383170B2 JP 28697596 A JP28697596 A JP 28697596A JP 28697596 A JP28697596 A JP 28697596A JP 3383170 B2 JP3383170 B2 JP 3383170B2
- Authority
- JP
- Japan
- Prior art keywords
- module
- processor
- power consumption
- register
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
- G06F1/206—Cooling means comprising thermal management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は消費電力制限機能つ
きプロセッサに関し、特に、実行するプログラムの挙動
によらずに、電力消費に伴う発熱量が一定以上となるこ
とを回避するプロセッサの消費電力制御技術に関する。
きプロセッサに関し、特に、実行するプログラムの挙動
によらずに、電力消費に伴う発熱量が一定以上となるこ
とを回避するプロセッサの消費電力制御技術に関する。
【０００２】
【従来の技術】図４にプロセッサの構成概念図を示す。
プロセッサは一般的に次のような動作をする。まず、プ
ログラムカウンタ４３によって指定される命令をメモリ
４５から読み出してきて、命令デコーダ５１によって命
令の内容を制御信号に変換する。
プロセッサは一般的に次のような動作をする。まず、プ
ログラムカウンタ４３によって指定される命令をメモリ
４５から読み出してきて、命令デコーダ５１によって命
令の内容を制御信号に変換する。
【０００３】命令の内容によって、レジスタまたは主記
憶メモリ４１からデータが読み出され、命令の実行を担
う演算器によってデータが加工され、結果をレジスタま
たはメモリに格納する。
憶メモリ４１からデータが読み出され、命令の実行を担
う演算器によってデータが加工され、結果をレジスタま
たはメモリに格納する。
【０００４】ただし、しばしば主記憶の内容は高速で小
容量のメモリにキャッシュされ（キャッシュメモリ）、
プロセッサが演算に際してアクセスするメモリとは、こ
のキャッシュメモリであることが多い。
容量のメモリにキャッシュされ（キャッシュメモリ）、
プロセッサが演算に際してアクセスするメモリとは、こ
のキャッシュメモリであることが多い。
【０００５】プロセッサを構成する場合、これらのよう
な動作に着眼して、各々の機能を担う機構をモジュール
化することがほとんど不可欠である。モジュールの例と
しては、ＡＬＵのような演算器や、キャッシュメモリ、
汎用レジスタといった機能ブロック、パイプライン制御
ロジック回路をまとめたものなどが挙げられる。モジュ
ールの切り分けの単位には様々なものが考えられること
は言うまでもない。また、各モジュールはより細かい機
能・動作を担う小さいモジュールを持つというように、
モジュールが階層的に構成されているのが一般的であ
る。図はモジュールの間の信号、データの流れを表して
いると言うこともできる。
な動作に着眼して、各々の機能を担う機構をモジュール
化することがほとんど不可欠である。モジュールの例と
しては、ＡＬＵのような演算器や、キャッシュメモリ、
汎用レジスタといった機能ブロック、パイプライン制御
ロジック回路をまとめたものなどが挙げられる。モジュ
ールの切り分けの単位には様々なものが考えられること
は言うまでもない。また、各モジュールはより細かい機
能・動作を担う小さいモジュールを持つというように、
モジュールが階層的に構成されているのが一般的であ
る。図はモジュールの間の信号、データの流れを表して
いると言うこともできる。
【０００６】ここで、近年のプロセッサにおいては、デ
ジタルシグナルプロセッサ（以下ＤＳＰと略する）をモ
ジュール化したものが登場しており、特に最近、画像デ
ータを扱うＤＳＰ機能を搭載するマイクロプロセッサが
多い。これらのＤＳＰ機能を担うＤＳＰ演算器は一般に
演算能力が高く、演算中（すなわち動作中）は大きな電
力を消費する。なぜなら、一般に、同一のサイクル数で
より大きな演算力を持つ演算器は回路規模が大きくなる
ため、動作中に充放電される負荷が大きいからである。
ジタルシグナルプロセッサ（以下ＤＳＰと略する）をモ
ジュール化したものが登場しており、特に最近、画像デ
ータを扱うＤＳＰ機能を搭載するマイクロプロセッサが
多い。これらのＤＳＰ機能を担うＤＳＰ演算器は一般に
演算能力が高く、演算中（すなわち動作中）は大きな電
力を消費する。なぜなら、一般に、同一のサイクル数で
より大きな演算力を持つ演算器は回路規模が大きくなる
ため、動作中に充放電される負荷が大きいからである。
【０００７】これらのＤＳＰ演算器（例えば積和演算器
など）は一般にマイクロプロセッサに搭載される演算器
（ＡＬＵ、分岐ユニットなど）に比較して極めて大きな
電力を消費する。従って、このようなマイクロプロセッ
サではこれらのＤＳＰ演算器が動作する回数が多いとプ
ロセッサ全体の消費電力も大きく、ＤＳＰ演算器の動作
回数が少ないとプロセッサ全体の消費電力も小さくな
る。
など）は一般にマイクロプロセッサに搭載される演算器
（ＡＬＵ、分岐ユニットなど）に比較して極めて大きな
電力を消費する。従って、このようなマイクロプロセッ
サではこれらのＤＳＰ演算器が動作する回数が多いとプ
ロセッサ全体の消費電力も大きく、ＤＳＰ演算器の動作
回数が少ないとプロセッサ全体の消費電力も小さくな
る。
【０００８】従って、これらのＤＳＰ混載マイクロプロ
セッサは、実行するプログラムにおけるＤＳＰ命令の出
現頻度によって消費電力が大きく異なる。なぜなら、そ
れによってマイクロプロセッサ動作におけるＤＳＰ演算
器の単位時間当たりの動作回数（動作頻度、活性化率）
が大きく異なるからである。
セッサは、実行するプログラムにおけるＤＳＰ命令の出
現頻度によって消費電力が大きく異なる。なぜなら、そ
れによってマイクロプロセッサ動作におけるＤＳＰ演算
器の単位時間当たりの動作回数（動作頻度、活性化率）
が大きく異なるからである。
【０００９】実際、圧縮データの伸長を行なうような画
像処理プログラムをＤＳＰ命令を用いて実行する場合、
ＤＳＰ命令を含まないプログラムの実行時の数倍の消費
電力となることがある。
像処理プログラムをＤＳＰ命令を用いて実行する場合、
ＤＳＰ命令を含まないプログラムの実行時の数倍の消費
電力となることがある。
【００１０】ここで、活性化率と消費電力について触れ
る。現在のプロセッサは電位伝達デバイスで構成される
ことが多い。電位の伝達デバイスにおいては、消費電力
は主に、回路における負荷の充放電である。図５に示す
ＭＯＳデバイスを例にとって説明する。
る。現在のプロセッサは電位伝達デバイスで構成される
ことが多い。電位の伝達デバイスにおいては、消費電力
は主に、回路における負荷の充放電である。図５に示す
ＭＯＳデバイスを例にとって説明する。
【００１１】図の６３，６７がＰＭＯＳ、６５，６９が
ＮＭＯＳ、７１が配線などに寄生する容量である。初期
状態でノード７３はＶｓｓと同電位、ＰＭＯＳ６３がＯ
ＦＦ状態、ＮＭＯＳ６５がＯＮ状態だったとする。この
状態では電流がほとんど流れず、従って電力の消費も無
視できる程度しかない。
ＮＭＯＳ、７１が配線などに寄生する容量である。初期
状態でノード７３はＶｓｓと同電位、ＰＭＯＳ６３がＯ
ＦＦ状態、ＮＭＯＳ６５がＯＮ状態だったとする。この
状態では電流がほとんど流れず、従って電力の消費も無
視できる程度しかない。
【００１２】ここで、ＰＭＯＳ６３、ＮＭＯＳ６５がス
イッチングして、ＰＭＯＳ６３がＯＮ状態、ＮＭＯＳ６
５がＯＦＦ状態になったとする。ＯＮしているＰＭＯＳ
６３を通じて、Ｖｃｃから容量７１、ＰＭＯＳ６７が持
つゲート容量、ＮＭＯＳ６９が持つゲート容量に電流が
流れる。この時、電力が消費される。これにより、初期
状態でＶｓｓと同電位だったノード７３は電流によって
Ｖｃｃまでチャージされる。ノード７３がＶｃｃまでチ
ャージされると電流は無視できるほど小さくなる（電流
が完全な０にならないのはトランジスタのリーク電流が
主な原因である）。ノード７３がＶｃｃまでチャージさ
れた後は、これにより、電力の消費も無視できる程度ま
で小さくなる。
イッチングして、ＰＭＯＳ６３がＯＮ状態、ＮＭＯＳ６
５がＯＦＦ状態になったとする。ＯＮしているＰＭＯＳ
６３を通じて、Ｖｃｃから容量７１、ＰＭＯＳ６７が持
つゲート容量、ＮＭＯＳ６９が持つゲート容量に電流が
流れる。この時、電力が消費される。これにより、初期
状態でＶｓｓと同電位だったノード７３は電流によって
Ｖｃｃまでチャージされる。ノード７３がＶｃｃまでチ
ャージされると電流は無視できるほど小さくなる（電流
が完全な０にならないのはトランジスタのリーク電流が
主な原因である）。ノード７３がＶｃｃまでチャージさ
れた後は、これにより、電力の消費も無視できる程度ま
で小さくなる。
【００１３】このように、電位の伝達デバイスにおいて
は、消費電力は主に、回路における負荷の充放電であ
り、言い替えれば、負荷ノードを駆動する電流源（上の
例で言えばＰＭＯＳ、ＮＭＯＳ）のスイッチングによっ
ている。このスイッチングがなければ、電力の消費は極
めて小さい。それ故、ある負荷がある時間に消費した電
力は、その時間内に何回その負荷が充放電されたか、つ
まり、その負荷の充放電のために駆動源が何回スイッチ
ングしたかに比例する。すなわち、ある負荷がある時間
に消費した電力は、その負荷のその時間内の活性化率に
比例する。
は、消費電力は主に、回路における負荷の充放電であ
り、言い替えれば、負荷ノードを駆動する電流源（上の
例で言えばＰＭＯＳ、ＮＭＯＳ）のスイッチングによっ
ている。このスイッチングがなければ、電力の消費は極
めて小さい。それ故、ある負荷がある時間に消費した電
力は、その時間内に何回その負荷が充放電されたか、つ
まり、その負荷の充放電のために駆動源が何回スイッチ
ングしたかに比例する。すなわち、ある負荷がある時間
に消費した電力は、その負荷のその時間内の活性化率に
比例する。
【００１４】このことから、ある時間のプロセッサ全体
の消費電力は、全てのノードの負荷の大きさにそれらの
各々の活性化率をかけた積（ノードの消費電力）の和に
よって求められる。
の消費電力は、全てのノードの負荷の大きさにそれらの
各々の活性化率をかけた積（ノードの消費電力）の和に
よって求められる。
【００１５】プロセッサはモジュールから構成されるの
で、モジュールごとに各ノードの消費電力の電力の和を
出し、全モジュールについてそれらの値を足せば、プロ
セッサ全体の消費電力が分かる。
で、モジュールごとに各ノードの消費電力の電力の和を
出し、全モジュールについてそれらの値を足せば、プロ
セッサ全体の消費電力が分かる。
【００１６】
【発明が解決しようとする課題】従来のマイクロプロセ
ッサについては、いくつかの典型的なプログラムを想定
して各演算器の活性化率を見積り、それを元にしてマイ
クロプロセッサ全体の平均消費電力を見積もっていた。
消費電力とその電力での動作時間が、プロセッサの発熱
となる。耐熱性を着眼点とした場合のプロセッサのパッ
ケージの選定はそれを元に行なわれていた。プロセッサ
の動作状態を監視する機構をプロセッサ自体に持たせる
ことが行なわれていなかった。
ッサについては、いくつかの典型的なプログラムを想定
して各演算器の活性化率を見積り、それを元にしてマイ
クロプロセッサ全体の平均消費電力を見積もっていた。
消費電力とその電力での動作時間が、プロセッサの発熱
となる。耐熱性を着眼点とした場合のプロセッサのパッ
ケージの選定はそれを元に行なわれていた。プロセッサ
の動作状態を監視する機構をプロセッサ自体に持たせる
ことが行なわれていなかった。
【００１７】上述の場合、パッケージの選定は、ピーク
の電力に合わせて高価な耐熱性パッケージを用いるか、
または平均消費電力に合わせて廉価な耐熱性の悪いパッ
ケージを用いるかである。
の電力に合わせて高価な耐熱性パッケージを用いるか、
または平均消費電力に合わせて廉価な耐熱性の悪いパッ
ケージを用いるかである。
【００１８】しかしながら、前者の場合でかつ平均電力
が小さい場合は、平均電力で動作している時のパッケー
ジコストが無駄である。また、後者の場合、プロセッサ
の発熱がパッケージの耐熱能力を超えないことをプログ
ラムが保証しなければならない。消費電力の高くなるプ
ログラムを書いてしまい、プロセッサの発熱がパッケー
ジの耐熱能力を超えた場合、パッケージは破壊される。
ＤＳＰが小規模であったり、ある特定の用途にしか用い
ない時はこれで問題ないが、画像処理のようにＤＳＰが
大規模であり、かつ、不特定多数の用途を想定すると、
これは非常に困難である。
が小さい場合は、平均電力で動作している時のパッケー
ジコストが無駄である。また、後者の場合、プロセッサ
の発熱がパッケージの耐熱能力を超えないことをプログ
ラムが保証しなければならない。消費電力の高くなるプ
ログラムを書いてしまい、プロセッサの発熱がパッケー
ジの耐熱能力を超えた場合、パッケージは破壊される。
ＤＳＰが小規模であったり、ある特定の用途にしか用い
ない時はこれで問題ないが、画像処理のようにＤＳＰが
大規模であり、かつ、不特定多数の用途を想定すると、
これは非常に困難である。
【００１９】また、パッケージの問題とは別に、システ
ムを構成した時に何らかの理由でマイクロプロセッサの
電力の上限を抑えたい時、やはり、プログラムが電力の
上限を保証しなければならない。これは事実上困難であ
る。
ムを構成した時に何らかの理由でマイクロプロセッサの
電力の上限を抑えたい時、やはり、プログラムが電力の
上限を保証しなければならない。これは事実上困難であ
る。
【００２０】本発明は上記事情に鑑みてなされたもので
あり、その目的とするところは、実行するプログラムの
挙動によらずに、電力消費に伴う発熱量が一定以上とな
ることを回避する消費電力制限機能つきプロセッサを提
供することにある。
あり、その目的とするところは、実行するプログラムの
挙動によらずに、電力消費に伴う発熱量が一定以上とな
ることを回避する消費電力制限機能つきプロセッサを提
供することにある。
【００２１】
【課題を解決するための手段】本発明の発明者は上述の
ような問題点を解決するためには、プロセッサの発熱を
一定値以下に抑えることをハードウエアが保証するよう
な構成にすればよいことに気がついた。すなわち、発熱
量と密接な関係を有する活性化率がある予め定めた値を
超えた場合、低消費電力のモードに移行したり、モジュ
ールの動作を停止したりするようにすれば上記の問題点
は一気に解消できることに気がついた。そこで本発明の
発明者は慎重な研究を重ねた結果、以下のような発明を
することが出来た。
ような問題点を解決するためには、プロセッサの発熱を
一定値以下に抑えることをハードウエアが保証するよう
な構成にすればよいことに気がついた。すなわち、発熱
量と密接な関係を有する活性化率がある予め定めた値を
超えた場合、低消費電力のモードに移行したり、モジュ
ールの動作を停止したりするようにすれば上記の問題点
は一気に解消できることに気がついた。そこで本発明の
発明者は慎重な研究を重ねた結果、以下のような発明を
することが出来た。
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】本発明に係る電力の消費を制限する機能を
有するプロセッサは、このプロセッサに備わるモジュー
ルの動作クロック数をカウントする手段と、システム全
体に供給されるクロックであるシステムクロックをカウ
ントする手段と、前記システムクロックをカウントする
手段がある予め定めた値までカウントした場合に前記モ
ジュールの動作クロック数をカウントする手段を初期化
する手段と、前記モジュールの動作クロック数をカウン
トする手段がある予め定めた値までカウントした場合、
該当するモジュールの動作を停止させる手段と、を有す
ることを特徴とする。
有するプロセッサは、このプロセッサに備わるモジュー
ルの動作クロック数をカウントする手段と、システム全
体に供給されるクロックであるシステムクロックをカウ
ントする手段と、前記システムクロックをカウントする
手段がある予め定めた値までカウントした場合に前記モ
ジュールの動作クロック数をカウントする手段を初期化
する手段と、前記モジュールの動作クロック数をカウン
トする手段がある予め定めた値までカウントした場合、
該当するモジュールの動作を停止させる手段と、を有す
ることを特徴とする。
【００２９】また、本発明に係る複数のモジュールを備
え、電力の消費を制限する機能を有するプロセッサは、
前記各モジュールの動作クロック数をカウントする手段
と、前記各モジュールの動作クロック数のカウント結果
をモジュールごとに所定の重みづけをして加算する手段
と、システム全体に供給されるクロックであるシステム
クロックをカウントする手段と、前記システムクロック
をカウントする手段がある予め定めた値までカウントし
た場合に各モジュールの動作クロック数をカウントする
手段を初期化する手段と、を備え、各モジュールの動作
クロック数のカウント結果をモジュールごとに所定の重
みづけをして加算し、その加算結果がある予め定めた値
に到達した場合に停止の優先度の高いモジュールから順
番に停止させていくことを特徴とする。
え、電力の消費を制限する機能を有するプロセッサは、
前記各モジュールの動作クロック数をカウントする手段
と、前記各モジュールの動作クロック数のカウント結果
をモジュールごとに所定の重みづけをして加算する手段
と、システム全体に供給されるクロックであるシステム
クロックをカウントする手段と、前記システムクロック
をカウントする手段がある予め定めた値までカウントし
た場合に各モジュールの動作クロック数をカウントする
手段を初期化する手段と、を備え、各モジュールの動作
クロック数のカウント結果をモジュールごとに所定の重
みづけをして加算し、その加算結果がある予め定めた値
に到達した場合に停止の優先度の高いモジュールから順
番に停止させていくことを特徴とする。
【００３０】ここで、前記予め定めた値は、レジスタに
セットされるようにすることが好ましい。
セットされるようにすることが好ましい。
【００３１】また、前記モジュールまたはシステムの活
性化率が制限値に達したことを示すレジスタを備え、前
記モジュールまたはシステムの活性化率が制限値に達し
た場合にそのレジスタをセットすることが好ましい。
性化率が制限値に達したことを示すレジスタを備え、前
記モジュールまたはシステムの活性化率が制限値に達し
た場合にそのレジスタをセットすることが好ましい。
【００３２】また、活性化率が制限値に達したモジュー
ルを識別できるように構成されることが好ましい。
ルを識別できるように構成されることが好ましい。
【００３３】また、前記モジュールまたはシステムの活
性化率が制限値に達した場合に例外を発生し、例外復帰
プログラムを実行することが好ましい。
性化率が制限値に達した場合に例外を発生し、例外復帰
プログラムを実行することが好ましい。
【００３４】また、前記モジュールまたはシステムの活
性化率が制限値に達した場合にカウント結果をクリアす
ることが好ましい。
性化率が制限値に達した場合にカウント結果をクリアす
ることが好ましい。
【００３５】ここで、モジュールとは演算器のほかに、
レジスタファイルやキャッシュメモリといった機能を受
け持つマクロ、まとまりを含む。
レジスタファイルやキャッシュメモリといった機能を受
け持つマクロ、まとまりを含む。
【００３６】また、例えば、モジュールの活性化率の計
算のため、モジュールの動作サイクル数を数えるカウン
タとシステムクロックのカウンタを設けるようにしても
よい。システムクロックカウンタの最上位に１が立つ周
期の中でモジュールが何回動いたかをカウントすること
で活性化率が計算できる。活性化率がある予め定めた値
を超えたらモジュールを停止する。
算のため、モジュールの動作サイクル数を数えるカウン
タとシステムクロックのカウンタを設けるようにしても
よい。システムクロックカウンタの最上位に１が立つ周
期の中でモジュールが何回動いたかをカウントすること
で活性化率が計算できる。活性化率がある予め定めた値
を超えたらモジュールを停止する。
【００３７】一般に、プロセッサの設計段階でモジュー
ルの活性化率とモジュールの消費電力の関係が明らかに
なっているので、最大許容活性化率を決めていくことで
プロセッサ全体の消費電力を一定値以下に抑えることが
できる。
ルの活性化率とモジュールの消費電力の関係が明らかに
なっているので、最大許容活性化率を決めていくことで
プロセッサ全体の消費電力を一定値以下に抑えることが
できる。
【００３８】上記発明によれば、マイクロプロセッサが
プログラムの挙動によらず、消費電力（と発熱）を一定
の値以下に保証することができる。また、これにより適
切なコストのパッケージを用いることができる。
プログラムの挙動によらず、消費電力（と発熱）を一定
の値以下に保証することができる。また、これにより適
切なコストのパッケージを用いることができる。
【００３９】
【発明の実施の形態】以下、本発明に係る消費電力制限
機能つきプロセッサの実施形態について、図面を用いて
説明する。
機能つきプロセッサの実施形態について、図面を用いて
説明する。
【００４０】第１の実施形態
図１に本実施形態の構成概要図を示す。モジュール１
は、演算器のほかにレジスタファイルやキャッシュメモ
リといった機能を受け持つマクロ、まとまりを含むもの
である。このモジュール１へのクロック（以下、ローカ
ルクロックと記す）の供給は配線３により行われる。配
線３はインクリメンタ５ａにも接続され、このインクリ
メンタ５ａは数十ビットデータを保持するレジスタ７ａ
に接続される。レジスタ７ａには初期状態で０がセット
されている。インクリメンタ５ａはローカルクロックに
同期してレジスタ７ａの内容に１を加えていくように配
線される。
は、演算器のほかにレジスタファイルやキャッシュメモ
リといった機能を受け持つマクロ、まとまりを含むもの
である。このモジュール１へのクロック（以下、ローカ
ルクロックと記す）の供給は配線３により行われる。配
線３はインクリメンタ５ａにも接続され、このインクリ
メンタ５ａは数十ビットデータを保持するレジスタ７ａ
に接続される。レジスタ７ａには初期状態で０がセット
されている。インクリメンタ５ａはローカルクロックに
同期してレジスタ７ａの内容に１を加えていくように配
線される。
【００４１】一方、インクリメンタ５ｂは、プロセッサ
全体に配分されるクロック（以下、システムクロックと
記す）に接続される。インクリメンタ５ｂにはレジスタ
７ａよりも大きなビット幅を持つレジスタ７ｂが接続さ
れている。レジスタ７ｂにも同様に初期状態で０がセッ
トされている。インクリメンタ５ｂはシステムクロック
に同期してレジスタ７ｂの内容に１を加えていく。
全体に配分されるクロック（以下、システムクロックと
記す）に接続される。インクリメンタ５ｂにはレジスタ
７ａよりも大きなビット幅を持つレジスタ７ｂが接続さ
れている。レジスタ７ｂにも同様に初期状態で０がセッ
トされている。インクリメンタ５ｂはシステムクロック
に同期してレジスタ７ｂの内容に１を加えていく。
【００４２】レジスタ７ａの最上位ビットは、インバー
タゲートを通ってＮＡＮＤゲート９に入力される。ＮＡ
ＮＤゲート９はローカルクロックを供給する配線３を結
んでいる。レジスタ７ａの最上位ビットが１になるとＮ
ＡＮＤゲート９の働きにより、ローカルクロックが停止
する。レジスタ７ａの最上位ビットはレジスタ７ｂに対
する全ビットクリア信号１１を作り、これが１となる
と、レジスタ７ｂの全ビットを０にクリアする。
タゲートを通ってＮＡＮＤゲート９に入力される。ＮＡ
ＮＤゲート９はローカルクロックを供給する配線３を結
んでいる。レジスタ７ａの最上位ビットが１になるとＮ
ＡＮＤゲート９の働きにより、ローカルクロックが停止
する。レジスタ７ａの最上位ビットはレジスタ７ｂに対
する全ビットクリア信号１１を作り、これが１となる
と、レジスタ７ｂの全ビットを０にクリアする。
【００４３】レジスタ７ｂの最上位ビットはレジスタ７
ａに対する全ビットクリア信号となり、これが１となる
と、配線１３を通じてレジスタ７ａの全ビットを０にク
リアする。
ａに対する全ビットクリア信号となり、これが１となる
と、配線１３を通じてレジスタ７ａの全ビットを０にク
リアする。
【００４４】次に、本実施形態の消費電力制限機能つき
プロセッサの動作について、図面を参照しながら説明す
る。まず初期状態ではレジスタ７ａ、７ｂは０にセット
されている。プロセッサが動作を始めると、インクリメ
ンタ５ｂによりシステムクロックがカウントされてい
く。カウント数はレジスタ７ｂに保持される。システム
クロックは通常、常に供給されるので、カウント数は動
作時間に比例する。
プロセッサの動作について、図面を参照しながら説明す
る。まず初期状態ではレジスタ７ａ、７ｂは０にセット
されている。プロセッサが動作を始めると、インクリメ
ンタ５ｂによりシステムクロックがカウントされてい
く。カウント数はレジスタ７ｂに保持される。システム
クロックは通常、常に供給されるので、カウント数は動
作時間に比例する。
【００４５】一方、ローカルクロックはモジュール１の
動作イネーブル信号の配線１５によってモジュール１へ
の供給を制御されており、モジュール１動作時のみロー
カルクロックがモジュール１に供給される。ローカルク
ロックに同期してインクリメンタ５ａによりレジスタ７
ａの内容が＋１されていくので、レジスタ７ａはモジュ
ール１が動作した回数を保持することになる。
動作イネーブル信号の配線１５によってモジュール１へ
の供給を制御されており、モジュール１動作時のみロー
カルクロックがモジュール１に供給される。ローカルク
ロックに同期してインクリメンタ５ａによりレジスタ７
ａの内容が＋１されていくので、レジスタ７ａはモジュ
ール１が動作した回数を保持することになる。
【００４６】レジスタ７ａ、７ｂの内容のインクリメン
トが並行して進むが、モジュール１は必要時以外は動作
しないので、レジスタ７ａがインクリメントされる速さ
はレジスタ７ｂがインクリメントされる速さより遅い。
モジュール１の使用頻度が大きくない場合、レジスタ７
ａの最上位ビットが１になる前にレジスタ７ｂの最上位
ビットが１になる。レジスタ７ｂの最上位ビットが１に
なったら、全ビットクリア信号を出力する配線１３によ
り、レジスタ７ａの内容が０にクリアされると同時に、
レジスタ７ｂ自身を全ビット０にクリアする。
トが並行して進むが、モジュール１は必要時以外は動作
しないので、レジスタ７ａがインクリメントされる速さ
はレジスタ７ｂがインクリメントされる速さより遅い。
モジュール１の使用頻度が大きくない場合、レジスタ７
ａの最上位ビットが１になる前にレジスタ７ｂの最上位
ビットが１になる。レジスタ７ｂの最上位ビットが１に
なったら、全ビットクリア信号を出力する配線１３によ
り、レジスタ７ａの内容が０にクリアされると同時に、
レジスタ７ｂ自身を全ビット０にクリアする。
【００４７】一方、モジュール１の使用頻度が大きい場
合、レジスタ７ａ（そのビット幅はレジスタ７ｂのそれ
よりも小さい）の最上位ビットはレジスタ７ｂの最上位
ビットが１になる前に１となる。レジスタ７ａの最上位
ビットが１になったことはＮＡＮＤゲート９に伝わり、
モジュール１に対するローカルクロックの供給を止め、
モジュール１の動作を停止する。同時に全ビットクリア
信号１１によりレジスタ７ｂが０にクリアされる。レジ
スタ７ａの最上位ビットが１になったことはパイプライ
ン制御ロジックに伝えられ、適切にパイプラインが制御
される。
合、レジスタ７ａ（そのビット幅はレジスタ７ｂのそれ
よりも小さい）の最上位ビットはレジスタ７ｂの最上位
ビットが１になる前に１となる。レジスタ７ａの最上位
ビットが１になったことはＮＡＮＤゲート９に伝わり、
モジュール１に対するローカルクロックの供給を止め、
モジュール１の動作を停止する。同時に全ビットクリア
信号１１によりレジスタ７ｂが０にクリアされる。レジ
スタ７ａの最上位ビットが１になったことはパイプライ
ン制御ロジックに伝えられ、適切にパイプラインが制御
される。
【００４８】以上から明らかなように、レジスタ７ｂの
ビット幅は活性化率検出のサンプリング時間を規定す
る。また、レジスタ７ａのビット幅はモジュール１に許
容する活性化率を規定する。この構成により、モジュー
ル１はレジスタ７ｂのビット幅に対するレジスタ７ａの
ビット幅によって定められた活性化率以下の動作頻度に
強制的に抑えられる。
ビット幅は活性化率検出のサンプリング時間を規定す
る。また、レジスタ７ａのビット幅はモジュール１に許
容する活性化率を規定する。この構成により、モジュー
ル１はレジスタ７ｂのビット幅に対するレジスタ７ａの
ビット幅によって定められた活性化率以下の動作頻度に
強制的に抑えられる。
【００４９】設計段階においてモジュール１単体の動作
時の電力は明らかになるので、それを元にモジュール１
に許容する活性化率を決定し、レジスタ７ｂのビット幅
に対するレジスタ７ａのビット幅を決定すればよい。
時の電力は明らかになるので、それを元にモジュール１
に許容する活性化率を決定し、レジスタ７ｂのビット幅
に対するレジスタ７ａのビット幅を決定すればよい。
【００５０】本実施形態のように、モジュールの活性化
率を何らかの方法で求め、それがある値に達した場合に
そのモジュールを停止することによって、モジュールが
消費する電力を一定以下に抑えるプロセッサの消費電力
を抑制することが可能である。
率を何らかの方法で求め、それがある値に達した場合に
そのモジュールを停止することによって、モジュールが
消費する電力を一定以下に抑えるプロセッサの消費電力
を抑制することが可能である。
【００５１】上の例のうち、モジュールの活性化率に関
する記述は一つの例に過ぎない。しかしながら、システ
ム全体の動作時間をカウントし（上の例ではシステムク
ロックがその働きをしていた）、モジュールが動作して
いることを検出することから活性化率を求める方法は、
有力な方法の一つである。
する記述は一つの例に過ぎない。しかしながら、システ
ム全体の動作時間をカウントし（上の例ではシステムク
ロックがその働きをしていた）、モジュールが動作して
いることを検出することから活性化率を求める方法は、
有力な方法の一つである。
【００５２】第２の実施形態
次に、第２の実施形態の消費電力制限機能つきプロセッ
サについて図面を参照しながら説明する。本実施形態で
は、複数のモジュールにカウンタを設ける。システムク
ロックのカウンタのクリア信号を、それらモジュールの
カウンタの値に処理を施して和をとったものから生成す
る。処理の内容は、各モジュール単体の電力の違いに基
づいた、カウンタの値の重みづけである。単体の電力が
大きいモジュールのカウンタの値は、他のモジュールの
カウンタの値との和を取られる時、他のモジュールのカ
ウンタの値よりも重みづけられる。これによって単体の
消費電力が異なる複数のモジュールの動作状況を示すカ
ウンタの値から電力の総和を実情に近く推定できる。ま
た、複数のモジュールを停止させていく時、全モジュー
ルを一斉に止めるのではなく、予め定めた順番に停止さ
せていくという構成をとることができる。そのようにす
れば、各モジュールの動作についてより細かい制御が可
能になる。この構成をとった時の構成図を図２に示す。
ここではモジュールの重みづけを、各モジュールのカウ
ンタ出力をモジュールごとに定められた分だけビットシ
フトしてから加算することで達成している。各モジュー
ルのカウンタの総和は停止モジュール選択ロジック３３
に送られる。停止させるモジュールを選択後、対象モジ
ュールのローカルクロックを停止する信号を生成する。
サについて図面を参照しながら説明する。本実施形態で
は、複数のモジュールにカウンタを設ける。システムク
ロックのカウンタのクリア信号を、それらモジュールの
カウンタの値に処理を施して和をとったものから生成す
る。処理の内容は、各モジュール単体の電力の違いに基
づいた、カウンタの値の重みづけである。単体の電力が
大きいモジュールのカウンタの値は、他のモジュールの
カウンタの値との和を取られる時、他のモジュールのカ
ウンタの値よりも重みづけられる。これによって単体の
消費電力が異なる複数のモジュールの動作状況を示すカ
ウンタの値から電力の総和を実情に近く推定できる。ま
た、複数のモジュールを停止させていく時、全モジュー
ルを一斉に止めるのではなく、予め定めた順番に停止さ
せていくという構成をとることができる。そのようにす
れば、各モジュールの動作についてより細かい制御が可
能になる。この構成をとった時の構成図を図２に示す。
ここではモジュールの重みづけを、各モジュールのカウ
ンタ出力をモジュールごとに定められた分だけビットシ
フトしてから加算することで達成している。各モジュー
ルのカウンタの総和は停止モジュール選択ロジック３３
に送られる。停止させるモジュールを選択後、対象モジ
ュールのローカルクロックを停止する信号を生成する。
【００５３】図２に示し、上に説明した例のように、個
々のモジュールの活性化率を何らかの方法で求め、その
値から全体の消費電力を推定し、その推定値がある値に
達した場合に予め定めておいて順番にモジュールを停止
していくことによって、プロセッサ全体の消費電力を制
御することが可能である。
々のモジュールの活性化率を何らかの方法で求め、その
値から全体の消費電力を推定し、その推定値がある値に
達した場合に予め定めておいて順番にモジュールを停止
していくことによって、プロセッサ全体の消費電力を制
御することが可能である。
【００５４】やはりここでもモジュールの活性化率に関
する記述は一つの例に過ぎない。しかしながら、システ
ム全体の動作時間をカウントし（上の例ではシステムク
ロックがその働きをしていた）、モジュールが動作して
いることを検出することから活性化率を求める方法は、
有力な方法の一つである。
する記述は一つの例に過ぎない。しかしながら、システ
ム全体の動作時間をカウントし（上の例ではシステムク
ロックがその働きをしていた）、モジュールが動作して
いることを検出することから活性化率を求める方法は、
有力な方法の一つである。
【００５５】以上の例では、いずれの場合でも活性化率
が上限に達した場合にモジュールを停止していた。しか
し、もちろん、モジュールを停止するのではなく、何ら
かの低消費電力モードにモジュールまたはシステム全体
が移行するというものも考えられる。低消費電力モード
の例としては、周波数を低減する、供給する電圧を落と
すなどといったことが考えられるが、当然、この２つの
ほかにも様々な手法が考えられる。
が上限に達した場合にモジュールを停止していた。しか
し、もちろん、モジュールを停止するのではなく、何ら
かの低消費電力モードにモジュールまたはシステム全体
が移行するというものも考えられる。低消費電力モード
の例としては、周波数を低減する、供給する電圧を落と
すなどといったことが考えられるが、当然、この２つの
ほかにも様々な手法が考えられる。
【００５６】また、以上の例では活性化率をモジュール
に供給されるクロックとシステムクロックから検出して
いた。その他にも、モジュールにｖａｌｉｄビットを付
加して、ｖａｌｉｄビットが立っているサイクル数を検
出することによって活性化率を検出したり、あるいはデ
ータパスを通るデータの変化も考慮した手法も考えられ
る。
に供給されるクロックとシステムクロックから検出して
いた。その他にも、モジュールにｖａｌｉｄビットを付
加して、ｖａｌｉｄビットが立っているサイクル数を検
出することによって活性化率を検出したり、あるいはデ
ータパスを通るデータの変化も考慮した手法も考えられ
る。
【００５７】また、以上の説明ではカウンタのレジスタ
幅が固定であったが、レジスタクリア信号を生成するビ
ットを制御レジスタにセットすることによって、レジス
タクリア信号を生成するビットを指定するようにするこ
とも可能である。そのような構成にした場合、図１のレ
ジスタ７ａ、７ｂ周りを図３のような構成にすればよ
い。この場合、レジスタの内容によって、レジスタ全ビ
ットクリア信号を生成するカウンタの値が可変になるの
で、モジュールの最大動作頻度が可変になる。
幅が固定であったが、レジスタクリア信号を生成するビ
ットを制御レジスタにセットすることによって、レジス
タクリア信号を生成するビットを指定するようにするこ
とも可能である。そのような構成にした場合、図１のレ
ジスタ７ａ、７ｂ周りを図３のような構成にすればよ
い。この場合、レジスタの内容によって、レジスタ全ビ
ットクリア信号を生成するカウンタの値が可変になるの
で、モジュールの最大動作頻度が可変になる。
【００５８】また、モジュールが最大許容活性化率に達
した場合、レジスタクリア信号を用いて制御レジスタを
セットすることが可能である。このようにすれば、プロ
セッサに最大許容活性化率に達したモジュールがあった
ことを、この制御レジスタ参照によって検出できる。更
にこのレジスタをプロセッサの外部ピンからアクセスで
きる構成を取れば、プロセッサ外部から状態の監視が行
なえて便利である。
した場合、レジスタクリア信号を用いて制御レジスタを
セットすることが可能である。このようにすれば、プロ
セッサに最大許容活性化率に達したモジュールがあった
ことを、この制御レジスタ参照によって検出できる。更
にこのレジスタをプロセッサの外部ピンからアクセスで
きる構成を取れば、プロセッサ外部から状態の監視が行
なえて便利である。
【００５９】また、このレジスタを複数本用意して、モ
ジュールごとに持たせることができる。この構成によれ
ば、モジュールごとの状態が制御レジスタ参照によって
分かる。各々のレジスタを外部ピンからアクセスできる
ようにすれば、プロセッサ外部から各モジュールの状態
がモニタできるので、システム全体として、より細かい
制御が行なえるようになるのは言うまでもない。
ジュールごとに持たせることができる。この構成によれ
ば、モジュールごとの状態が制御レジスタ参照によって
分かる。各々のレジスタを外部ピンからアクセスできる
ようにすれば、プロセッサ外部から各モジュールの状態
がモニタできるので、システム全体として、より細かい
制御が行なえるようになるのは言うまでもない。
【００６０】これら装置に関し、最大活性化率に達した
場合に例外を発生し（例外信号をレジスタの信号から生
成する）、例外処理プログラムに処理を移すという構成
をとることができる。このことにより、適切な例外復帰
プログラムを用意すれば、モジュールの停止状態や低消
費電力モードからの適切な復帰が可能になる。
場合に例外を発生し（例外信号をレジスタの信号から生
成する）、例外処理プログラムに処理を移すという構成
をとることができる。このことにより、適切な例外復帰
プログラムを用意すれば、モジュールの停止状態や低消
費電力モードからの適切な復帰が可能になる。
【００６１】また、最大活性化率に達した場合に例外を
発生すると同時にカウンタのレジスタをクリアすること
が可能である。この場合、ハードがカウンタをクリアす
ることを保証するので、例外復帰プログラムからカウン
タをクリアするルーチンを外すことができる。
発生すると同時にカウンタのレジスタをクリアすること
が可能である。この場合、ハードがカウンタをクリアす
ることを保証するので、例外復帰プログラムからカウン
タをクリアするルーチンを外すことができる。
【００６２】
【発明の効果】以上説明してきたように、本発明に係る
消費電力制限機能つきプロセッサによれば、マイクロプ
ロセッサがプログラムの挙動によらず、消費電力（と発
熱）を一定の値以下に保証することができる。また、こ
れにより適正なコストのパッケージを用いることができ
るので、プロセッサの製造コストを低減することができ
る。
消費電力制限機能つきプロセッサによれば、マイクロプ
ロセッサがプログラムの挙動によらず、消費電力（と発
熱）を一定の値以下に保証することができる。また、こ
れにより適正なコストのパッケージを用いることができ
るので、プロセッサの製造コストを低減することができ
る。
【図１】第１の実施形態の消費電力制限機能つきプロセ
ッサを示すブロック図である。
ッサを示すブロック図である。
【図２】第２の実施形態の消費電力制限機能つきプロセ
ッサを示すブロック図である。
ッサを示すブロック図である。
【図３】レジスタ全ビットクリア信号を生成するカウン
タの値を可変とする構成を示すブロック図である。
タの値を可変とする構成を示すブロック図である。
【図４】一般的なプロセッサの構成を示すブロック図で
ある。
ある。
【図５】活性化率と消費電力について説明するための図
である。
である。
１ モジュール
３ モジュールにローカルクロックを供給する配線
５ インクリメンタ
７ レジスタ
９ ＮＡＮＤゲート
１１ レジスタ７ｂに対して全ビットクリア信号を出力
する配線 １３ レジスタ７ａに対して全ビットクリア信号を出力
する配線 １５ モジュールのイネーブル信号を出力する配線 １７ パイプライン制御ロジック １９ モジュール１、インクリメンタ５、レジスタ７を
まとめたもの ２１ レジスタの最上位ビットを出力する配線 ２３，２５ 配線２１の内容をある量ビットシフトして
加算器に入力するシフタ ２７，２９，３１ 加算器 ３３ 停止対象モジュール選択ロジック ３５ モジュール停止信号 ３７ マルチプレクサ ３９ セレクト信号 ４１ 主記憶 ４３ プログラムカウンタ ４５ 命令キャッシュ ４７ データキャッシュ ４９ 制御ロジック ５１ 命令デコーダ ５３ 汎用レジスタ ５５ 分岐ユニット ５７ ＡＬＵ／シフタ ５９ 積和演算器 ６１ ロードストアユニット ６３，６７ ＰＭＯＳ ６５，６９ ＮＭＯＳ ７１ 寄生容量 ７３ ノード
する配線 １３ レジスタ７ａに対して全ビットクリア信号を出力
する配線 １５ モジュールのイネーブル信号を出力する配線 １７ パイプライン制御ロジック １９ モジュール１、インクリメンタ５、レジスタ７を
まとめたもの ２１ レジスタの最上位ビットを出力する配線 ２３，２５ 配線２１の内容をある量ビットシフトして
加算器に入力するシフタ ２７，２９，３１ 加算器 ３３ 停止対象モジュール選択ロジック ３５ モジュール停止信号 ３７ マルチプレクサ ３９ セレクト信号 ４１ 主記憶 ４３ プログラムカウンタ ４５ 命令キャッシュ ４７ データキャッシュ ４９ 制御ロジック ５１ 命令デコーダ ５３ 汎用レジスタ ５５ 分岐ユニット ５７ ＡＬＵ／シフタ ５９ 積和演算器 ６１ ロードストアユニット ６３，６７ ＰＭＯＳ ６５，６９ ＮＭＯＳ ７１ 寄生容量 ７３ ノード
Claims (7)
- 【請求項１】 電力の消費を制限する機能を有するプロ
セッサにおいて、このプロセッサに備わるモジュールの
動作クロック数をカウントする手段と、システム全体に
供給されるクロックであるシステムクロックをカウント
する手段と、前記システムクロックをカウントする手段
がある予め定めた値までカウントした場合に前記モジュ
ールの動作クロック数をカウントする手段を初期化する
手段と、前記モジュールの動作クロック数をカウントす
る手段がある予め定めた値までカウントした場合、該当
するモジュールの動作を停止させる手段と、を有するこ
とを特徴とする消費電力制限機能つきプロセッサ。 - 【請求項２】 複数のモジュールを備え、電力の消費を
制限する機能を有するプロセッサにおいて、前記各モジ
ュールの動作クロック数をカウントする手段と、前記各
モジュールの動作クロック数のカウント結果をモジュー
ルごとに所定の重みづけをして加算する手段と、システ
ム全体に供給されるクロックであるシステムクロックを
カウントする手段と、前記システムクロックをカウント
する手段がある予め定めた値までカウントした場合に各
モジュールの動作クロック数をカウントする手段を初期
化する手段と、を備え、各モジュールの動作クロック数
のカウント結果をモジュールごとに所定の重みづけをし
て加算し、その加算結果がある予め定めた値に到達した
場合に停止の優先度の高いモジュールから順番に停止さ
せていくことを特徴とする消費電力制限機能つきプロセ
ッサ。 - 【請求項３】 前記予め定めた値は、レジスタにセット
されるようにすることを特徴とする請求項１又は２に記
載の消費電力制限機能つきプロセッサ。 - 【請求項４】 前記モジュールまたはシステムの活性化
率が制限値に達したことを示すレジスタを備え、前記モ
ジュールまたはシステムの活性化率が制限値に達した場
合にそのレジスタをセットすることを特徴とする請求項
１乃至３のいずれか１項に記載の消費電力制限機能つき
プロセッサ。 - 【請求項５】 前記レジスタは、活性化率が制限値に達
したモジュールを識別できるように構成されることを特
徴とする請求項４記載の消費電力制限機能つきプロセッ
サ。 - 【請求項６】 前記モジュールまたはシステムの活性化
率が制限値に達した場合に例外を発生し、例外復帰プロ
グラムを実行することを特徴とする請求項１乃至５のい
ずれか１項に記載の消費電力制限機能つきプロセッサ。 - 【請求項７】 前記モジュールまたはシステムの活性化
率が制限値に達した場合にカウント結果をクリアするこ
とを特徴とする請求項６記載の消費電力制限機能つきプ
ロセッサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28697596A JP3383170B2 (ja) | 1996-10-29 | 1996-10-29 | 消費電力制限機能つきプロセッサ |
| US08/960,363 US6327665B1 (en) | 1996-10-29 | 1997-10-29 | Processor with power consumption limiting function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28697596A JP3383170B2 (ja) | 1996-10-29 | 1996-10-29 | 消費電力制限機能つきプロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10133789A JPH10133789A (ja) | 1998-05-22 |
| JP3383170B2 true JP3383170B2 (ja) | 2003-03-04 |
Family
ID=17711392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28697596A Expired - Fee Related JP3383170B2 (ja) | 1996-10-29 | 1996-10-29 | 消費電力制限機能つきプロセッサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6327665B1 (ja) |
| JP (1) | JP3383170B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3692089B2 (ja) * | 2002-04-02 | 2005-09-07 | 株式会社東芝 | 消費電力制御方法及び情報処理装置 |
| US20050210304A1 (en) * | 2003-06-26 | 2005-09-22 | Copan Systems | Method and apparatus for power-efficient high-capacity scalable storage system |
| US10437964B2 (en) * | 2003-10-24 | 2019-10-08 | Microsoft Technology Licensing, Llc | Programming interface for licensing |
| US20070022277A1 (en) * | 2005-07-20 | 2007-01-25 | Kenji Iwamura | Method and system for an enhanced microprocessor |
| US7447923B2 (en) * | 2005-08-19 | 2008-11-04 | International Business Machines Corporation | Systems and methods for mutually exclusive activation of microprocessor resources to control maximum power |
| US7631149B2 (en) | 2006-07-24 | 2009-12-08 | Kabushiki Kaisha Toshiba | Systems and methods for providing fixed-latency data access in a memory system having multi-level caches |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4698655A (en) * | 1983-09-23 | 1987-10-06 | Motorola, Inc. | Overvoltage and overtemperature protection circuit |
| US4907117A (en) * | 1988-09-08 | 1990-03-06 | National Semiconductor Corporation | Integrated circuit thermal limit |
| US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
| JP3034362B2 (ja) | 1990-11-22 | 2000-04-17 | 株式会社日立製作所 | 周辺制御装置およびｓｃｓｉバス制御装置 |
| US5640573A (en) * | 1994-02-02 | 1997-06-17 | Advanced Micro Devices, Inc. | Power management message bus for integrated processor |
| US5787292A (en) * | 1996-04-01 | 1998-07-28 | International Business Machines Corporation | Power saving method and apparatus for use in multiple frequency zone drives |
| US5781783A (en) * | 1996-06-28 | 1998-07-14 | Intel Corporation | Method and apparatus for dynamically adjusting the power consumption of a circuit block within an integrated circuit |
| US5761517A (en) * | 1996-08-14 | 1998-06-02 | International Business Machines Corporation | System and method for reducing power consumption in high frequency clocked circuits |
| US6006168A (en) * | 1997-12-12 | 1999-12-21 | Digital Equipment Corporation | Thermal model for central processing unit |
-
1996
- 1996-10-29 JP JP28697596A patent/JP3383170B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-29 US US08/960,363 patent/US6327665B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10133789A (ja) | 1998-05-22 |
| US6327665B1 (en) | 2001-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8051315B2 (en) | Power throttling apparatus | |
| KR101421346B1 (ko) | 프로세서 명령어 발행 스로틀링 | |
| CN103150146B (zh) | 基于可扩展处理器架构的专用指令集处理器及其实现方法 | |
| US5544342A (en) | System and method for prefetching information in a processing system | |
| US5553276A (en) | Self-time processor with dynamic clock generator having plurality of tracking elements for outputting sequencing signals to functional units | |
| KR100385156B1 (ko) | 배수클럭옵션을갖는마이크로프로세서에서의자기구성속도경로 | |
| Brooks et al. | Value-based clock gating and operation packing: dynamic strategies for improving processor power and performance | |
| JP3759647B2 (ja) | ２４ビットおよび１６ビット算術演算の双方を実行するための装置および方法 | |
| US7406588B2 (en) | Dynamically reconfigurable stages pipelined datapath with data valid signal controlled multiplexer | |
| Lee et al. | Power analysis and low-power scheduling techniques for embedded DSP software | |
| Mehta et al. | Instruction level power profiling | |
| KR100446564B1 (ko) | 데이타처리시스템및이시스템에서의연산실행방법 | |
| GB2330226A (en) | Digital signal processor for performing fixed-point and/or integer arithmetic | |
| EP1258802B1 (en) | Instruction address generation | |
| US5740410A (en) | Static clock generator | |
| US20070288724A1 (en) | Microprocessor | |
| JP3383170B2 (ja) | 消費電力制限機能つきプロセッサ | |
| US9015216B2 (en) | Fast static rotator/shifter with non two's complemented decode and fast mask generation | |
| Nielsen et al. | A low-power asynchronous data-path for a FIR filter bank | |
| CN101727434B (zh) | 一种特定应用算法专用集成电路结构 | |
| EP1255188A2 (en) | Method and apparatus to correct leading one prediction | |
| Glokler et al. | ICORE: A low-power application specific instruction set processor for DVB-T acquisition and tracking | |
| CN101221494B (zh) | 一种8位risc微控制器构架 | |
| US6035310A (en) | Method and circuit for performing a shift arithmetic right operation | |
| JPH1021122A (ja) | プロセッサモニタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |