JP3381892B2 - Method for manufacturing mounting substrate for hybrid optoelectronic integration - Google Patents
Method for manufacturing mounting substrate for hybrid optoelectronic integrationInfo
- Publication number
- JP3381892B2 JP3381892B2 JP20186296A JP20186296A JP3381892B2 JP 3381892 B2 JP3381892 B2 JP 3381892B2 JP 20186296 A JP20186296 A JP 20186296A JP 20186296 A JP20186296 A JP 20186296A JP 3381892 B2 JP3381892 B2 JP 3381892B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- optical waveguide
- core
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Integrated Circuits (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、光通信および光情
報処理に用いられるハイブリッド光電子集積回路に関す
るもので、特にそのプラットフォームとなるハイブリッ
ド光電子集積用実装基板の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid optoelectronic integrated circuit used for optical communication and optical information processing, and more particularly to a method for manufacturing a hybrid optoelectronic integrated mounting substrate which is a platform thereof.
【０００２】[0002]
【従来の技術】近年の光通信や光情報処理の高度化に伴
い、異種材料からなる光素子を同一基板上に集積化する
ハイブリッド光電子集積回路の実現が期待されている。
特に、基板材料としてシリコン（Ｓｉ）を、一方光導波
路材料としてガラスを用いたハイブリッド光電子集積用
実装基板は、Ｓｉの持つ高加工性を利用した光ベンチ機
能と、ガラス光導波路の優れた導波特性とを合わせ持つ
ものとして非常に有望である。2. Description of the Related Art With the advancement of optical communication and optical information processing in recent years, realization of a hybrid optoelectronic integrated circuit in which optical devices made of different materials are integrated on the same substrate is expected.
In particular, the mounting substrate for hybrid optoelectronic integration, which uses silicon (Si) as the substrate material and glass as the optical waveguide material, has an optical bench function that utilizes the high processability of Si and excellent waveguide of the glass optical waveguide. It is very promising as a combination of characteristics.
【０００３】従来、このようなハイブリッド光電子集積
回路用実装基板（以下、単に実装基板ともいう）とし
て、例えば図１２および図１３に示すような構造が提案
されている。Conventionally, as such a mounting substrate for hybrid optoelectronic integrated circuits (hereinafter, also simply referred to as a mounting substrate), a structure as shown in FIGS. 12 and 13 has been proposed.
【０００４】図１２は、従来のハイブリッド光電子集積
用実装基板の一例の概略的構成を説明するための断面図
である。この図において、実装基板は、平坦基板（Ｓｉ
基板）１ａと、該基板上に形成された石英系光導波路部
２ａと、該光導波路部２ａに隣接した光素子搭載部３ａ
とから構成される。この光素子搭載部３ａは、光素子４
ａを搭載するためのもので、光導波路部の所定の領域を
切欠し、図１２に示す断面に対して直交する方向の断面
形状が凹型となるようにして設けられたものである。さ
らに、光導波路が除去されて露出した基板表面上に電気
配線部５ａが形成されている。このような構成からなる
ハイブリッド光電子集積用実装基板は、図１３に示すよ
うな製造方法によって製造される。FIG. 12 is a sectional view for explaining a schematic structure of an example of a conventional mounting substrate for hybrid optoelectronic integration. In this figure, the mounting substrate is a flat substrate (Si
Substrate) 1a, silica-based optical waveguide portion 2a formed on the substrate, and optical element mounting portion 3a adjacent to the optical waveguide portion 2a
Composed of and. The optical element mounting portion 3a includes an optical element 4
This is for mounting a, and is provided by cutting out a predetermined region of the optical waveguide portion so that the cross-sectional shape in the direction orthogonal to the cross section shown in FIG. 12 is concave. Further, the electric wiring portion 5a is formed on the substrate surface exposed by removing the optical waveguide. The hybrid optoelectronic integrated packaging substrate having such a configuration is manufactured by the manufacturing method shown in FIG.
【０００５】まず、通常の受動型光導波路を作製する工
程と同様にして、図１３の（ａ）および（ｂ）の工程を
実施する。すなわち、平坦基板１ａ上に下部クラッド層
６ａおよびコア層７ａを順次堆積する（図１３
（ａ））。つぎに、コア層７ａの光を導波させる部分を
パターンニングした後、上部クラッド層８ａでコア部７
ａを埋め込んで光導波路部を形成する（図１３
（ｂ））。First, steps (a) and (b) of FIG. 13 are carried out in the same manner as the step of manufacturing a usual passive optical waveguide. That is, the lower clad layer 6a and the core layer 7a are sequentially deposited on the flat substrate 1a (FIG. 13).
(A)). Next, after patterning the portion of the core layer 7a that guides light, the core portion 7 is formed by the upper clad layer 8a.
a is embedded to form an optical waveguide portion (see FIG. 13).
(B)).
【０００６】つぎに、図１３（ｃ）に示すように、光導
波路の所望部分をエッチング除去して光素子搭載部３ａ
を形成し、最後に絶縁層９ａおよび電気配線部５ａを形
成することによって、ハイブリッド光電子集積用実装基
板が得られる。Next, as shown in FIG. 13C, a desired portion of the optical waveguide is removed by etching to remove the optical element mounting portion 3a.
Is formed, and finally the insulating layer 9a and the electric wiring portion 5a are formed to obtain a mounting substrate for hybrid optoelectronic integration.
【０００７】ところで、従来の実装基板では電気特性の
面が余り考慮されておらず、例えば図１２および図１３
に示す構造ではＳｉ基板上に薄い誘電体層９ａ（絶縁
層）を介して全ての電気配線部が形成されている。この
ような構成の場合、Ｓｉ基板が誘電率が大きく、誘電率
の虚数部分に対応した誘電損失が大きいため、高周波領
域での電気信号の伝搬損失が大きくなるので、光素子の
高速動作は困難となる。By the way, in the conventional mounting substrate, the aspect of electric characteristics is not considered so much, and for example, FIGS.
In the structure shown in (1), all electric wiring portions are formed on the Si substrate via the thin dielectric layer 9a (insulating layer). In such a configuration, since the Si substrate has a large dielectric constant and the dielectric loss corresponding to the imaginary part of the dielectric constant is large, the propagation loss of the electric signal in the high frequency region becomes large, which makes high-speed operation of the optical element difficult. Becomes
【０００８】そこで、電気特性の問題を解決する構造と
して、図１４に示すような構造からなる実装基板が提案
されている。この構造は、最近活発に研究が進められて
いる、凹凸を有する基板１ｂ上の凹部に光導波路部２ｂ
を、凸部１０に光素子搭載部３ｂを形成した「テラス付
き光導波路基板」上にレーザーダイオード（ＬＤ）４ｂ
を集積化した例である（山田他、１９９３年電子情報通
信学会春季大会Ｃ−２３４「ハイブリッド光電子集積用
ＳｉＯ2 ／Ｓｉ基板の形成」）。この構造では、光素子
を搭載する基板凸部以外は電気配線部５ｂとＳｉ基板１
ｂとの間に光導波路材料のガラスからなる誘電体層が存
在するため、良好な電気特性が得られる。このような構
成からなる実装基板の製造方法を図１５を参照しながら
説明する。Therefore, as a structure for solving the problem of electrical characteristics, a mounting board having a structure as shown in FIG. 14 has been proposed. This structure has recently been actively researched, and the optical waveguide portion 2b is formed in the concave portion on the substrate 1b having irregularities.
Laser diode (LD) 4b on the "optical waveguide substrate with terrace" in which the optical element mounting portion 3b is formed on the convex portion 10.
(Yamada et al., 1993 Spring Conference of the Institute of Electronics, Information and Communication Engineers C-234 “Formation of SiO 2 / Si Substrate for Hybrid Optoelectronic Integration”). In this structure, except for the convex portion of the substrate on which the optical element is mounted, the electric wiring portion 5b and the Si substrate 1 are
Since a dielectric layer made of glass, which is an optical waveguide material, exists between b and b, good electric characteristics can be obtained. A method of manufacturing the mounting board having such a configuration will be described with reference to FIG.
【０００９】まず、図１５（ａ）に示すように、基板上
の光素子搭載部を形成する場所に凸部１０を形成した
後、該凸部を埋め込むようにして第１の下部クラッド層
６ｂを堆積する。つぎに、図１５（ｂ）に示すように、
光素子アライメント時の高さ方向基準面を形成するため
に基板表面の平坦化研磨を行う。つづいて、図１５
（ｃ）に示すように、高さ調整用の第２の下部クラッド
層６ｃおよびコア層７ｂを順次堆積し、さらにコア層７
ｂを加工する。その後、上部クラッド層８ｂをコア層７
ｂ上に設けて光導波路を作製する。最後に、図１５
（ｄ）に示すように、所望の部分の光導波路を凹部形状
に除去して光素子搭載部を作製するとともに、電気配線
部５ｂを設けて実装基板の作製を完了するFirst, as shown in FIG. 15 (a), a convex portion 10 is formed on a substrate at a location where an optical element mounting portion is formed, and then the convex portion is embedded so that the first lower cladding layer 6b is formed. Deposit. Next, as shown in FIG.
The surface of the substrate is flattened and polished in order to form a height-direction reference plane for optical element alignment. Next, Fig. 15
As shown in (c), a second lower clad layer 6c for height adjustment and a core layer 7b are sequentially deposited, and the core layer 7
Process b. Then, the upper clad layer 8b is replaced by the core layer 7
An optical waveguide is prepared by providing it on b. Finally, FIG.
As shown in (d), the optical element mounting portion is manufactured by removing the optical waveguide of a desired portion into the concave shape, and the electric wiring portion 5b is provided to complete the manufacturing of the mounting substrate.
【００１０】[0010]
【発明が解決しようとする課題】しかし、図１５に示す
ような従来の実装基板の製造方法においては幾つかの解
決すべき課題を有する。すなわち、第１に、上記従来の
実装基板作製では、図１５に示されるように、非常に複
雑な工程を必要とするという点である。第２に、作製に
用いられている研磨工程が難しく、熟練を要するという
点である。光導波路材料と基板材料の２つの異なる材料
からなる複合基板を、研磨後に第１の下部クラッド層の
膜厚を均一に、かつ基板凸部境界で段差無く研磨する必
要があり、熟練を要する難しい工程となっている。ま
た、研磨表面の劣化により、光導波路の導波特性劣化や
凸部表面の加工性劣化等が懸念される。However, the conventional method of manufacturing a mounting board as shown in FIG. 15 has some problems to be solved. That is, firstly, the above-mentioned conventional mounting board fabrication requires very complicated steps as shown in FIG. Secondly, the polishing process used for fabrication is difficult and requires skill. It is necessary to polish a composite substrate made of two different materials, an optical waveguide material and a substrate material, after polishing, to make the film thickness of the first lower clad layer uniform and to have no step at the boundary of the convex portion of the substrate, which requires skill. It is a process. In addition, deterioration of the polished surface may cause deterioration of the waveguide characteristics of the optical waveguide, workability of the convex surface, and the like.
【００１１】以上説明したように、従来の実装基板は、
（ｉ）図１２および図１３に示すように作製工程が簡単
ではあるが電気特性のことを考慮していない構造になっ
ているか、または（ｉｉ）図１４または図１５に示され
るように電気特性は優れているが作製工程が非常に複雑
であるか、のどちらかである。したがって、従来から簡
略な工程で作製可能であることと、十分な電気特性を有
することを兼ね備ねた実装基板を提供することが求めら
れている。As described above, the conventional mounting board is
(I) The manufacturing process is simple as shown in FIGS. 12 and 13, but the structure does not take electric characteristics into consideration, or (ii) the electric characteristics as shown in FIG. 14 or FIG. Is excellent but the manufacturing process is either very complicated. Therefore, there has been a demand for providing a mounting board that has both a simple manufacturing process and sufficient electric characteristics.
【００１２】したがって、本発明は上記課題を解決し、
作製工程が従来のものに比べて著しく簡単で経済性が高
く、かつ良好な電気特性を有するハイブリッド光電子集
積用実装基板およびその製造方法を提供することを目的
とする。Therefore, the present invention solves the above problems,
It is an object of the present invention to provide a mounting substrate for a hybrid optoelectronic integrated circuit, which has a significantly simpler manufacturing process than the conventional one, is highly economical, and has good electrical characteristics, and a manufacturing method thereof.
【００１３】[0013]
【課題を解決するための手段】上記課題を解決するため
に、本発明にもとづくハイブリッド光電子集積用実装基
板の製造方法は、Ｓｉ基板上に下部クラッド層およびコ
ア層を順次積層する工程と、前記コア層を所望の形状の
コア部にパターン化し、続いて上部クラッド層を積層し
て光導波路部を設ける工程と、前記光導波路部の所望分
を断面凹型状に除去して光素子搭載部を形成する工程
と、該凹形状の底部に電気配線部を設ける工程とを有
し、さらに、前記コア層を所望の形状のコア部にパター
ン化する際に、前記電気配線部の少なくとも一部を含む
領域に対応した部分が前記パターン化されたコア部に含
まれるようにするとともに、前記光素子搭載部を形成さ
せるのと同時に、前記パターン化されたコア部に対応し
た部分のＳｉ基板上に下部クラッド層の一部を残し、前
記光導波路部は、石英系ガラス、多成分ガラス、もしく
は有機材料のいずれかであることを特徴とする。In order to solve the above problems, a method of manufacturing a hybrid optoelectronic integrated packaging substrate according to the present invention comprises a step of sequentially laminating a lower clad layer and a core layer on a Si substrate, and A step of patterning the core layer into a core portion having a desired shape and subsequently providing an optical waveguide portion by laminating an upper clad layer, and removing a desired portion of the optical waveguide portion in a concave sectional shape to form an optical element mounting portion. A step of forming and a step of providing an electric wiring portion on the bottom of the concave shape, and further, when patterning the core layer into a core portion having a desired shape, at least a part of the electric wiring portion is formed. A portion corresponding to the containing region is included in the patterned core portion, and the optical element mounting portion is formed, and at the same time, a portion corresponding to the patterned core portion is formed on the Si substrate. Leaving a part of the lower cladding layer, before
The optical waveguide part is made of quartz glass, multi-component glass, or
Is an organic material .
【００１４】好ましくは、前記Ｓｉ基板上に前記下部ク
ラッド層を積層するのに先立って、前記電気配線部の一
部を含む領域に対応した部分のＳｉ基板上に、溝部を形
成する。[0014] Preferably, the Si prior to laminating the lower clad layer on a substrate, on a Si substrate of a portion corresponding to a region including a portion of the electric wiring section, forming the groove.
【００１５】好ましくは、基板上に形成された溝部に誘
電体層が形成されている。ここで、誘電体層の端部は斜
面形状であり、ここを経由して基板上から誘電体層上へ
電気配線部が形成される。また、誘電体材料はガラス材
料若しくは有機材料、特にポリイミド材料であることが
好ましい。Preferably, a dielectric layer is formed in the groove formed on the substrate. Here, the end portion of the dielectric layer has an inclined surface shape, and the electric wiring portion is formed from the substrate to the dielectric layer via the end portion. Further, the dielectric material is preferably a glass material or an organic material, particularly a polyimide material.
【００１６】このように、本発明にもとづくイブリッド
光電子集積用実装基板の製造方法は、従来方法と比較し
て、作製工程が簡単であり、かつ電気配線部と基板の間
に誘電体層を形成することにより電気特性の向上を図っ
ていることが異なっている。As described above, the manufacturing method of the mounting substrate for the hybrid optoelectronic integrated circuit according to the present invention is simpler in the manufacturing process than the conventional method, and the dielectric layer is formed between the electric wiring portion and the substrate. The difference is that by doing so, the electrical characteristics are improved.
【００１７】[0017]
【発明の実施の形態】本発明にもとづくハイブリッド光
電子集積用実装基板の製造方法によれば、平坦基板上に
誘電体材料からなる光導波路を作製する工程で、コア層
のパターン化の際に光を導波させる部分に加えて電気配
線部の全部若しくは一部を含む領域に対応した場所にも
コアパターンを形成することのみにより、作製工程を増
やすことなく、光導波路の所望部分をエッチングして光
素子搭載部を形成した際に自動的にコア加工時と同じ形
状および膜厚の下部クラッド層からなる誘電体層を電気
配線下に形成することが可能となる。ここで、火炎堆積
法（ＦＨＤ法）等を用いることにより、コアパターンを
滑らかに埋め込むことが可能であり、形成された誘電体
層の端部も緩やかな斜面を有することとなる。また、下
部クラッド層形成前の一番最初の工程で、予め基板上に
溝部を形成しておくという簡単な工程を付加しておき、
前述と同様に電気配線部用のコアパターンを形成してお
けば、溝部の中にも自動的に誘電体を形成することが可
能であり、多様な電気配線構造を採用することができ、
より一層の電気特性向上が図れる。さらに、溝部内を誘
電体層で充填した場合は、光素子搭載部の底面はほぼ平
面になり、電気配線形成時のフォトリソ工程が容易にな
る。ここで、これらの本発明による実装基板作製工程
は、通常の受動型光導波路の作製工程に、光素子搭載部
および電気配線部の形成工程を加えるだけであり、最も
簡単な実装基板の製造方法であると言える。従来のテラ
ス付き光導波路基板に比べて、研磨工程やコア中心の高
さ調整工程等の複雑な工程が不要になり、また、研磨工
程に起因する種々の問題を解決することが可能となる。BEST MODE FOR CARRYING OUT THE INVENTION According to the method of manufacturing a mounting substrate for hybrid optoelectronic integration according to the present invention, in the step of manufacturing an optical waveguide made of a dielectric material on a flat substrate, an optical waveguide is used when patterning the core layer. The desired portion of the optical waveguide can be etched without increasing the number of manufacturing steps by only forming the core pattern at the location corresponding to the area including all or part of the electric wiring portion in addition to the portion for guiding When the optical element mounting portion is formed, it is possible to automatically form the dielectric layer having the same shape and film thickness as the core clad layer at the time of the core processing under the electric wiring. Here, by using the flame deposition method (FHD method) or the like, the core pattern can be smoothly embedded, and the end portion of the formed dielectric layer also has a gentle slope. In addition, in the first step before forming the lower clad layer, a simple step of previously forming a groove on the substrate is added,
If the core pattern for the electric wiring portion is formed in the same manner as described above, it is possible to automatically form the dielectric in the groove portion, and various electric wiring structures can be adopted,
It is possible to further improve the electrical characteristics. Further, when the groove portion is filled with the dielectric layer, the bottom surface of the optical element mounting portion becomes substantially flat, and the photolithography process at the time of forming the electric wiring is facilitated. Here, the mounting board manufacturing process according to the present invention is the simplest method for manufacturing a mounting substrate, in which only the steps of forming the optical element mounting portion and the electrical wiring portion are added to the manufacturing process of the normal passive optical waveguide. Can be said to be Compared with the conventional optical waveguide substrate with a terrace, complicated steps such as a polishing step and a step of adjusting the height of the core center are not required, and various problems caused by the polishing step can be solved.
【００１８】さらに、本発明の実装基板の別の作製工程
においては、光素子搭載部を形成した後、平坦基板上若
しくは基板上に形成されて溝部内の電気配線部を含む領
域に誘電体層を形成することにより、前述の通り電気特
性の向上が図れる。ここで、この工程は光導波路の作製
工程と別の工程であるため、誘電体の形状や厚さは任意
に設定することが可能であり、コア膜厚以上の誘電体層
厚が必要な場合も対応できる。また、誘電体材料として
感光性を有する材料、特に感光性ポリイミドを用いた場
合は、簡便に誘電体層を形成することができ、キュア処
理を施すことにより、誘電体端部を斜面形状に加工する
ことが可能となる。Further, in another step of manufacturing the mounting substrate of the present invention, after forming the optical element mounting portion, the dielectric layer is formed on the flat substrate or on the substrate and in the region including the electric wiring portion in the groove portion. By forming the, the electrical characteristics can be improved as described above. Here, since this step is a step different from the step of manufacturing the optical waveguide, the shape and thickness of the dielectric can be set arbitrarily, and when a dielectric layer thickness equal to or larger than the core film thickness is required. Can also handle. In addition, when a material having photosensitivity, particularly photosensitive polyimide is used as the dielectric material, the dielectric layer can be easily formed, and the end portion of the dielectric is processed into a slope shape by performing the curing treatment. It becomes possible to do.
【００１９】さらにまた、本発明にもとづく製造方法に
よって得られるハイブリッド光電子集積用実装基板は、
電気配線部と基板との間に誘電体層が形成されているた
め、良好な電気特性が得ることができる。例えば、高周
波領域で問題になる電気信号の伝搬損失や、光素子をＬ
ＳＩに接続する際に問題となってくる電気配線の容量を
十分低くすることが可能となる。また、本発明の実装基
板によれば、基板に溝部を形成することにより、誘電体
層を配置する構造やその厚さ等を多様に採用することが
可能となり、電気特性の更なる向上を図っていくことを
可能とする。加えて、基板との境界部の誘電体層端部が
緩やかな斜面を有しているため、基板上から誘電体層上
に電気配線を形成した場合、断面等の問題は発生しな
い。Furthermore, the mounting substrate for hybrid optoelectronic integration obtained by the manufacturing method according to the present invention is
Since the dielectric layer is formed between the electric wiring portion and the substrate, good electric characteristics can be obtained. For example, the propagation loss of an electric signal which becomes a problem in the high frequency region and the optical element
It is possible to sufficiently reduce the capacitance of the electric wiring which becomes a problem when connecting to SI. Further, according to the mounting board of the present invention, by forming the groove portion in the board, it is possible to adopt various structures such as a structure in which the dielectric layer is arranged, the thickness thereof, and the like, and further improve the electrical characteristics. It is possible to go. In addition, since the end of the dielectric layer at the boundary with the substrate has a gentle slope, when an electric wiring is formed on the dielectric layer from the substrate, problems such as a cross section do not occur.
【００２０】以下、図面を参照して本発明にもとづくハ
イブリッド光電子集積用実装基板の製造方法の実施例に
ついて説明する。An embodiment of a method of manufacturing a mounting substrate for hybrid optoelectronic integration according to the present invention will be described below with reference to the drawings.
【００２１】＜実施例１＞図１は、本発明のハイブリッ
ド光電子集積用実装基板の製造方法の一例を説明するた
めの断面図である。この実施例は、光導波路として石英
系導波路、光素子としてレーザーダイオード（ＬＤ）を
用いてハイブリッド集積を行っている。ここで、参照符
号１ｃはＳｉ基板、２ｃは石英系導波路、３ｃは光素子
搭載部、４ｃはＬＤ、６ａは誘電体層である。なお、以
降の全ての実施例において、基板としてＳｉ基板を、光
導波路として石英系導波路を用いた。Example 1 FIG. 1 is a sectional view for explaining an example of a method for manufacturing a hybrid optoelectronic integrated mounting substrate of the present invention. In this embodiment, hybrid integration is performed by using a silica-based waveguide as an optical waveguide and a laser diode (LD) as an optical element. Here, reference numeral 1c is a Si substrate, 2c is a silica-based waveguide, 3c is an optical element mounting portion, 4c is an LD, and 6a is a dielectric layer. In all of the following examples, a Si substrate was used as the substrate and a silica-based waveguide was used as the optical waveguide.
【００２２】図２に本実施例の実装基板の作製工程を示
す。（ａ）および（ｂ）は光導波路部を形成する工程で
ある。まず（ａ）平坦基板（Ｓｉ基板）１ｃ上に火炎堆
積法（ＦＨＤ法）により下部クラッド層６ｄおよびコア
層７ｃを連続して堆積した。ここで、光導波路部の各膜
厚は、Ｓｉ基板表面を基準面として光導波路のコア中心
と搭載する光素子の活性層中心とが一致するように、光
素子搭載部での各層の厚さと光素子構造により設定され
る。そこで、後の工程で形成される光素子搭載部におい
ては、ＬＤの活性層中心から上部電極表面までの距離を
６μｍ、電気絶縁用ＳｉＯ2 膜９ｂ／導体層１２ａ／半
田層１３ａの厚さがそれぞれ１／１／３μｍであるた
め、光導波路の下部クラッド層厚を８μｍ、コア形状を
６μｍ角、比屈折率差を０．７５％と設定した。つぎ
に、図２（ｂ）に示すように、フッ素系ガスを用いた反
応性イオンエッチング法（ＲＩＥ法）によりコア層のパ
ターン化を行った。この際、光を導波させる部分（コア
パターン形成部）７ｄに加えて、ＬＤ搭載部を除いた電
気配線部が形成される部分より一回り大きい領域に対応
した部分（コアパターン形成部）７ｅにもコアパターン
を形成した。その後、上部クラッド層８ｃを堆積してコ
ア部を埋め込んで光導波路部を形成した。この時、光の
導波路部分のように細いパターンは、上部クラッド層を
形成した際に表面が平坦に埋め込まれるが、電気配線用
の大きなコアパターンは、その部分がコア膜厚（エッチ
ング深さ）分盛り上がることとなる。FIG. 2 shows a manufacturing process of the mounting board of this embodiment. (A) and (b) are steps of forming an optical waveguide portion. First, (a) a lower clad layer 6d and a core layer 7c were successively deposited on a flat substrate (Si substrate) 1c by a flame deposition method (FHD method). Here, the respective film thicknesses of the optical waveguide portion are the same as the thicknesses of the respective layers in the optical element mounting portion so that the core center of the optical waveguide and the active layer center of the mounted optical element coincide with the Si substrate surface as a reference plane. It is set by the optical element structure. Therefore, in the optical element mounting portion formed in a later step, the distance from the center of the LD active layer to the upper electrode surface is 6 μm, and the thickness of the electrically insulating SiO 2 film 9b / conductor layer 12a / solder layer 13a is Since each of them is 1/1/3 μm, the thickness of the lower clad layer of the optical waveguide is set to 8 μm, the core shape is set to 6 μm square, and the relative refractive index difference is set to 0.75%. Next, as shown in FIG. 2B, the core layer was patterned by a reactive ion etching method (RIE method) using a fluorine-based gas. At this time, in addition to the portion (core pattern forming portion) 7d that guides light, a portion (core pattern forming portion) 7e corresponding to a region slightly larger than the portion where the electric wiring portion is formed excluding the LD mounting portion. A core pattern was also formed. After that, the upper clad layer 8c was deposited and the core part was embedded to form an optical waveguide part. At this time, the surface of a thin pattern such as a light waveguide part is buried flat when the upper clad layer is formed, but the large core pattern for electric wiring has a core film thickness (etching depth). ) It will be exciting.
【００２３】図２（ｃ）および（ｄ）は光素子搭載部を
形成する工程である。まず、図２（ｃ）に示すように、
ＲＩＥ法により光導波路をエッチングして、光素子搭載
部のＳｉ基板表面１１を露出させた。この時、コア層の
パターン化の際に形成された電気配線部回りのコアパタ
ーンが転写されて、コア層と同じ厚みの下部クラッド層
６ａが自動的に形成される。また、Ｓｉ基板表面は、フ
ッ素系ガスでのガラスとＳｉとのエッチング速度の大き
な違いからエッチング・ストップ面として働き、高さ方
向アライメント時の基準面として十分機能する。そして
最後に、絶縁膜９ｂ、導体層１２ａおよび半田層１３ａ
を形成し、実装基板の作製を完了した。ここで、集積化
されたＬＤの電気特性は、従来の薄い誘電体層（絶縁
膜）上に全ての電気配線部が形成されていたものに比較
して高周波特性に優れ、１ＧＨｚ以上の高速動作が可能
となった。2C and 2D show a process of forming an optical element mounting portion. First, as shown in FIG.
The optical waveguide was etched by the RIE method to expose the Si substrate surface 11 of the optical element mounting portion. At this time, the core pattern around the electric wiring portion formed at the time of patterning the core layer is transferred, and the lower clad layer 6a having the same thickness as the core layer is automatically formed. Further, the Si substrate surface acts as an etching stop surface due to a large difference in etching rate between glass and Si with a fluorine-based gas, and sufficiently functions as a reference surface during alignment in the height direction. And finally, the insulating film 9b, the conductor layer 12a, and the solder layer 13a.
Then, the fabrication of the mounting board was completed. Here, the electric characteristics of the integrated LD are excellent in high-frequency characteristics as compared with the conventional one in which all electric wiring portions are formed on a thin dielectric layer (insulating film), and high-speed operation of 1 GHz or higher. Became possible.
【００２４】なお、本実施例においては、光導波路作製
にＦＨＤ法を用いているが、この製造方法に何ら限定さ
れるものではなく、化学気相堆積法（ＣＶＤ法）を用い
ることや、下部クラッド層としてＳｉ基板の表面熱酸化
層を用いることも可能である。また、光導波路用材料と
して石英系ガラスを用いているが、この材料に対しても
何ら限定されるものではなく、多成分ガラスやポリイミ
ド等の有機材料を用いることが可能である。In the present embodiment, the FHD method is used for manufacturing the optical waveguide, but the manufacturing method is not limited to this, and a chemical vapor deposition method (CVD method) or a lower part is used. It is also possible to use the surface thermal oxide layer of the Si substrate as the cladding layer. Further, although quartz-based glass is used as the material for the optical waveguide, the material is not limited at all, and it is possible to use an organic material such as multi-component glass or polyimide.
【００２５】＜実施例２＞図３は、本発明のハイブリッ
ド光電子集積用実装基板の第２の実施例の概略的構成を
説明するための断面図である。実施例１では光素子４ｃ
の下部から離れた位置に誘電体層６ａが設けられていた
けれども、この実施例では光素子１４の下部に誘電体層
６ｂの一端が位置している。また実施例１では光素子と
してレーザダイオード（ＬＤ）を用いたが、この実施例
では光素子としてフォトダイオード（ＰＤ）を用いてハ
イブリッド集積を行っている。なお、参照符号１ｄはＳ
ｉ基板、２ｄは石英系導波路である。<Embodiment 2> FIG. 3 is a sectional view for explaining a schematic structure of a second embodiment of a mounting substrate for hybrid optoelectronic integration according to the present invention. In Example 1, the optical element 4c
Although the dielectric layer 6a is provided at a position apart from the lower part of the optical element, one end of the dielectric layer 6b is located below the optical element 14 in this embodiment. Further, although the laser diode (LD) is used as the optical element in the first embodiment, the hybrid integration is performed by using the photodiode (PD) as the optical element in this embodiment. The reference numeral 1d is S
The i substrate and 2d are quartz waveguides.
【００２６】また、本実施例の実装基板の作製工程は、
基本的に実施例１の工程と同様である。光導波路の構造
は、ＰＤの活性層中心から電極表面までの距離を５μ
ｍ、電気配線部の各層の厚さを実施例１と同じ値と設定
したため、光導波路の下部クラッド層を７μｍ、コア形
状を６μｍ角、比屈折率差を０．７５％とした。Further, the manufacturing process of the mounting board of this embodiment is as follows.
The process is basically the same as that of the first embodiment. The structure of the optical waveguide is such that the distance from the center of the PD active layer to the electrode surface is 5μ.
m, and the thickness of each layer of the electric wiring portion was set to the same value as in Example 1. Therefore, the lower clad layer of the optical waveguide was 7 μm, the core shape was 6 μm square, and the relative refractive index difference was 0.75%.
【００２７】ここで、実施例１においては光素子（Ｌ
Ｄ）の外側に誘電体層を形成しているが、本実施例にお
いては、実施例においては、素子の下にも誘電体層を形
成している。このような構造の作製は、実施例１の工程
の中で次の２つの点を変更することにより作製できる。
まず、第１に、コア層のパターン化の際に電気配線部用
のコアパターンを光素子の電極が配置される直近部分ま
で形成することである。これにより、光導波路のエッチ
ング時に残る誘電体層６ｂを光素子電極に極めて近づけ
ることが可能となる。第２は、誘電体層の厚みを半田層
１３ｂとＰＤ表面のリッジ１５の高さの和以下に設定す
ることであり、光導波路加工時にオーバーエッチングし
て膜厚を調整することが可能である。ここで、本実施例
においては、半田層厚を３μｍ、リッジ高さを２μｍと
したので、通常では誘電体が６μｍ残るところ、２μｍ
余分にエッチングして４μｍとした。Here, in the first embodiment, the optical element (L
Although the dielectric layer is formed on the outside of D), in the present embodiment, the dielectric layer is also formed under the element in the embodiment. Such a structure can be manufactured by changing the following two points in the process of the first embodiment.
First, first, when patterning the core layer, a core pattern for an electric wiring portion is formed up to a portion closest to where an electrode of an optical element is arranged. As a result, the dielectric layer 6b that remains when the optical waveguide is etched can be brought very close to the optical element electrode. Secondly, the thickness of the dielectric layer is set to be equal to or less than the sum of the heights of the solder layer 13b and the ridge 15 on the PD surface, and the film thickness can be adjusted by over-etching when processing the optical waveguide. . Here, in this embodiment, the solder layer thickness is 3 μm and the ridge height is 2 μm, so normally, when the dielectric remains 6 μm, 2 μm.
Excessive etching was performed to 4 μm.
【００２８】ここで、ＰＤ電極を接続する部分以外の電
気配線部を厚い誘電体層の上に形成することにより、集
積化されたＰＤにおいては、ＬＳＩ（プリアンプ）に接
続する際に問題となる電気配線の容量を、従来の場合に
比べて１／１０以下に大幅に低減することが可能となっ
た。Here, by forming the electric wiring portion other than the portion for connecting the PD electrode on the thick dielectric layer, in the integrated PD, there is a problem in connecting to the LSI (preamplifier). It has become possible to significantly reduce the capacity of electric wiring to 1/10 or less as compared with the conventional case.
【００２９】また、光素子搭載部形成のためのエッチン
グを余分に行った場合、基準面であるＳｉ基板表面の変
形が懸念されるが、実施例１で説明した通り、エッチン
グ速度の違いにより基板は殆どエッチングされず、十分
基準面として働く。このことは、酸素ガスを用いて有機
材料をエッチングした場合も同様である。Further, if extra etching for forming the optical element mounting portion is performed, there is a concern that the surface of the Si substrate, which is the reference surface, may be deformed. However, as described in the first embodiment, the difference in etching rate causes the substrate to be deformed. Is hardly etched, and sufficiently acts as a reference surface. This is the same when the organic material is etched using oxygen gas.
【００３０】＜実施例３＞図４は、本発明のハイブリッ
ド光電子集積用実装基板の第３の実施例を示す断面図で
ある。この実施例では基板の一端部側に溝部１６ａを形
成し、光素子搭載部３ｄと光導波路２ｃとの間に段差が
できるようにして基板上に形成された溝部１６ａの内に
誘電体層６ｃが形成されている例である。ここで、本実
施例ではＬＤの集積化を行っており、１ｅはＳｉ基板、
４ｄはＬＤ素子である。また、各素子の構造は全てを実
施例１と同じ値に設定した。<Embodiment 3> FIG. 4 is a sectional view showing a third embodiment of a mounting substrate for hybrid optoelectronic integration according to the present invention. In this embodiment, the groove portion 16a is formed on one end side of the substrate, and the dielectric layer 6c is formed in the groove portion 16a formed on the substrate so that a step is formed between the optical element mounting portion 3d and the optical waveguide 2c. Is formed. Here, in this embodiment, LD is integrated, 1e is a Si substrate,
4d is an LD element. Further, the structures of the respective elements were all set to the same values as in Example 1.
【００３１】図５に本実施例の実装基板の作製工程を示
す。まず、Ｓｉ基板１ｅ上の、電気配線部が形成される
部分より一回り大きい領域に対応した場所に溝部１６ａ
を形成した（図５（ａ））。ここで、溝部１６ａの形成
にはＫＯＨを用いたウエットエッチングで行い、その深
さはコア層厚分の６μｍとした。つぎに、図５（ｂ）に
示すように、この基板上に下部クラッド層６ｃおよびコ
ア層７ｃを順次形成した後、溝部１６ａより僅かに小さ
い領域に対応する部分７ｆを加えてコア膜のパターン化
を行った。そして、図５（ｃ）に示すように、上部クラ
ッド層８ｃを形成した後、光導波路を基板表面が露出す
るまでエッチングして光素子搭載部を形成した。ここ
で、溝部の中には自動的にコア膜厚と同じ６μｍの下部
クラッド層６ｃが残される。最後に、図５（ｄ）に示す
ように、電気配線、および半田層１３ｃを形成して実装
基板の作製を完了し、ＬＤのハイブリッド集積を行った
（絶縁層は下部クラッド層が既に形成されているため形
成不要である）。FIG. 5 shows a manufacturing process of the mounting board of this embodiment. First, the groove 16a is formed at a location on the Si substrate 1e corresponding to a region slightly larger than the portion where the electric wiring portion is formed.
Was formed (FIG. 5 (a)). Here, the groove portion 16a was formed by wet etching using KOH, and the depth thereof was set to 6 μm, which corresponds to the thickness of the core layer. Next, as shown in FIG. 5B, after the lower clad layer 6c and the core layer 7c are sequentially formed on this substrate, a portion 7f corresponding to a region slightly smaller than the groove 16a is added to form a pattern of the core film. Was made. Then, as shown in FIG. 5C, after forming the upper clad layer 8c, the optical waveguide was etched until the substrate surface was exposed to form an optical element mounting portion. Here, the lower clad layer 6c having a thickness of 6 μm, which is the same as the core film thickness, is automatically left in the groove. Finally, as shown in FIG. 5D, the electrical wiring and the solder layer 13c were formed to complete the fabrication of the mounting substrate, and LD hybrid integration was performed (the lower clad layer was already formed as the insulating layer. It does not need to be formed).
【００３２】集積化されたＬＤの特性は、電気配線部の
全てが下部クラッドからなる誘電体層の上に形成されて
いるため、実施例２のように一部の電気配線部がＳｉ基
板上に薄い絶縁膜を介して形成されている場合に比べ
て、さらに高周波領域での電気伝搬損失が大幅に低減さ
れ、搭載したＬＤの５Ｇｂｉｔ／ｓ以上での駆動が可能
となった。The characteristics of the integrated LD are that all the electric wiring portions are formed on the dielectric layer composed of the lower clad, so that some electric wiring portions are formed on the Si substrate as in the second embodiment. In comparison with the case where a thin insulating film is formed, the electric propagation loss in the high frequency region is further reduced, and the mounted LD can be driven at 5 Gbit / s or more.
【００３３】なお、基板上に残る誘電体層の膜厚は通常
コア層のパターン化時のエッチング深さにほぼ等しい
が、残すべき誘電体層の膜厚を大きくした場合は下部ク
ラッド層までエッチングしてエッチング量を大きくする
ことにより対応可能である。Although the film thickness of the dielectric layer remaining on the substrate is usually almost equal to the etching depth during patterning of the core layer, when the film thickness of the dielectric layer to be left is increased, etching is performed up to the lower clad layer. This can be dealt with by increasing the etching amount.
【００３４】＜参考例１＞
図６は、本発明のハイブリッド光電子集積用実装基板の
参考例１の概略的構成を説明するための断面図である。
本参考例１では、Ｓｉ基板１ｆの表面に絶縁層９ｃを形
成した後、感光性ポリイミドを用いて誘電体層６ｄを形
成した。なお、参照符号２ｆは光導波路、および４ｅは
ＬＤである。また、各素子の構造の寸法を実施例１と同
じ値に設定した。 Reference Example 1 FIG. 6 shows a mounting substrate for hybrid optoelectronic integration according to the present invention.
3 is a cross-sectional view for explaining the schematic configuration of Reference Example 1. FIG.
In this reference example 1 , after forming the insulating layer 9c on the surface of the Si substrate 1f, the dielectric layer 6d was formed using photosensitive polyimide. Reference numeral 2f is an optical waveguide, and 4e is an LD. The dimensions of the structure of each element were set to the same values as in Example 1.
【００３５】図７に本参考例１の実装基板の作製工程を
示す。まず、図７の（ａ）の工程を実施する。すなわ
ち、平坦基板１ｆ上に下部クラッド層６ｆおよびコア層
７ａを順次堆積する。つぎに、コア層７ａの光を導波さ
せる部分をパターンニングした後、上部クラッド層８ｆ
でコア層を埋め込んで光導波路部２ｆを形成する。つぎ
に、図７（ｂ）に示すように、基板表面に絶縁層９ｃを
形成した後、感光性ポリイミドを用いて５μｍ厚の誘電
体層６ｄを形成し、高温硬化処理を行った。最後に、図
７（ｃ）に示すように、電気配線部を形成し、実装基板
の作製を完了した。ここで、この構造は実施例１の下部
クラッド層からなる誘電体をポリイミド層に置き換えた
ものであり、集積化したＬＤ４ｅは同等の良好な高周波
特性が得られた。FIG. 7 shows a manufacturing process of the mounting board of the present reference example 1 . First, the step of FIG. 7A is performed. That is, the lower clad layer 6f and the core layer 7a are sequentially deposited on the flat substrate 1f. Next, after patterning the light guiding portion of the core layer 7a, the upper cladding layer 8f
Then, the core layer is embedded to form the optical waveguide portion 2f. Next, as shown in FIG. 7B, after forming an insulating layer 9c on the surface of the substrate, a dielectric layer 6d having a thickness of 5 μm was formed using photosensitive polyimide, and a high temperature curing treatment was performed. Finally, as shown in FIG. 7C, the electric wiring portion was formed, and the fabrication of the mounting board was completed. Here, in this structure, the dielectric formed of the lower clad layer of Example 1 was replaced with a polyimide layer, and the integrated LD 4e obtained equivalent high frequency characteristics.
【００３６】ここで、電気配線部を形成する前の工程で
誘電体層を形成するプロセスでは、誘電体層の膜厚およ
び形状を任意に設定できる利点がある。Here, the process of forming the dielectric layer in the step before forming the electric wiring portion has an advantage that the thickness and shape of the dielectric layer can be arbitrarily set.
【００３７】＜参考例２＞
図８は、本発明のハイブリッド光電子集積用実装基板の
参考例２の概略的構成を説明するための断面図である。
この参考例２では、後工程で基板上への溝部１６ｂおよ
び誘電体層６ｅの形成を行う。また、本参考例２ではＬ
Ｄ４ｆの集積化を行った。ここで、各素子の構造は全て
を実施例１と同じ値に設定した。< Reference Example 2 > FIG. 8 shows a mounting substrate for hybrid optoelectronic integration according to the present invention.
7 is a cross-sectional view for explaining the schematic configuration of Reference Example 2. FIG.
In this reference example 2 , the groove portion 16b and the dielectric layer 6e are formed on the substrate in a later step. In this reference example 2 , L
D4f was integrated. Here, all the structures of the respective elements were set to the same values as in Example 1.
【００３８】図９は、本参考例２の実装基板の作製工程
を示す。すなわち、平坦基板１ｆ上に下部クラッド層６
ｆおよびコア層７ｆを順次堆積する。つぎに、コア層７
ａの光を導波させる部分をパターンニングした後、上部
クラッド層８ｆでコア層を埋め込んで光導波路部を形成
する（図９（ａ））。つぎに、図９（ｂ）に示すよう
に、Ｓｉ基板上の、電気配線部が形成される部分より一
回り大きい領域に対応した場所に溝部１６ｂを形成し
た。ここで、溝部の形成にはＫＯＨを用いたウエットエ
ッチングで行った。また、後工程で誘電体層を形成する
ため、誘電体層の厚みおよび溝部の深さは任意に設定可
能であり、本参考例２においては共に１０μｍとした。
そして、図９（ｃ）に示すように、溝部内に感光性ポリ
イミドを用いて誘電体層６ｅを形成し、硬化処理を施し
た後、図９（ｄ）に示すように、電気配線部を形成し
て、実装基板の作製を完了した。この構造は、実施例３
の下部クラッドからなる誘電体層をポリイミド層に置き
換えたものであり、集積化されたＬＤ素子は実施例３と
同等に５ＧＨｚでの高速駆動が可能であった。FIG. 9 shows a manufacturing process of the mounting substrate of the second reference example . That is, the lower clad layer 6 is formed on the flat substrate 1f.
f and the core layer 7f are sequentially deposited. Next, the core layer 7
After patterning the light guiding portion of a, the core layer is embedded with the upper cladding layer 8f to form an optical waveguide portion (FIG. 9A). Next, as shown in FIG. 9B, a groove 16b was formed at a location on the Si substrate corresponding to a region slightly larger than the portion where the electric wiring portion is formed. Here, the groove portion was formed by wet etching using KOH. In addition, since the dielectric layer is formed in a later step, the thickness of the dielectric layer and the depth of the groove can be set arbitrarily, and in Reference Example 2 , both were set to 10 μm.
Then, as shown in FIG. 9 (c), a dielectric layer 6e is formed in the groove portion by using a photosensitive polyimide, and after curing treatment is performed, an electric wiring portion is formed as shown in FIG. 9 (d). After the formation, the fabrication of the mounting board was completed. This structure corresponds to the third embodiment.
The polyimide layer was used instead of the dielectric layer formed of the lower clad of Example 1, and the integrated LD element was capable of high-speed driving at 5 GHz, as in Example 3.
【００３９】ここで、本参考例２においては、溝部の形
成を光導波路のエッチング後に行っているが、一番最初
の工程で下部クラッド層形成前に行うことがも可能であ
る。Here, in the present reference example 2 , the groove is formed after the optical waveguide is etched, but it may be formed in the first step before the lower clad layer is formed.
【００４０】＜参考例３＞
図１０は、本発明のハイブリッド光電子集積用実装基板
の参考例３を示す図であり、下部クラッド層６ｆおよび
ポリイミド層６ｇの２層の誘電体層を採用した例であ
る。ここで、本参考例３ではＬＤ４ｇの集積化を行って
おり、各素子の構造は全てを実施例１と同じ値に設定し
た。< Reference Example 3 > FIG. 10 is a view showing Reference Example 3 of the mounting substrate for hybrid optoelectronic integration according to the present invention, in which two dielectric layers of a lower clad layer 6f and a polyimide layer 6g are adopted. Is. Here, in this reference example 3 , LD 4g was integrated, and the structure of each element was set to the same value as that of the example 1.
【００４１】図１１に本実装基板の作製工程を示す。ま
ず、図１１（ａ）に示すように、実施例３と同様の工程
で基板上に溝部の下部クラッド層からなる第１の誘電体
層６ｆが形成された構造を作製する。つぎに、図１１
（ｂ）に示すように、溝部内の第１の誘電体層上にグラ
ンド層となる第１の導体層１２ｂを形成する。続いて、
図１１（ｃ）に示すように、第１の電気配線部を埋め込
むように第２の誘電体層６ｇを感光性ポリイミドにより
形成する。そして最後に、図１１（ｄ）に示すように、
信号線となる第２の導体層１２ｃを形成し、マイクロス
トリップ線を作製した。FIG. 11 shows a manufacturing process of the present mounting board. First, as shown in FIG. 11A, a structure in which the first dielectric layer 6f made of the lower clad layer of the groove is formed on the substrate by the same process as in Example 3 is manufactured. Next, FIG.
As shown in (b), a first conductor layer 12b serving as a ground layer is formed on the first dielectric layer in the groove. continue,
As shown in FIG. 11C, the second dielectric layer 6g is formed of photosensitive polyimide so as to fill the first electric wiring portion. And finally, as shown in FIG.
The second conductor layer 12c to be the signal line was formed, and the microstrip line was produced.
【００４２】集積化されたＬＤの特性は、高周波対応の
電気配線を採用しているため、１０ＧＨｚでの高速動作
が可能となった。The characteristic of the integrated LD is that high-speed operation at 10 GHz is possible because electric wiring compatible with high frequencies is adopted.
【００４３】ここで、本参考例３においては、第１およ
び第２の誘電体層としてそれぞれ下部クラッド層および
感光性ポリイミド層を用いているが、両方共に感光性ポ
リイミドを用いて作製することも可能である。Here, in this reference example 3 , the lower clad layer and the photosensitive polyimide layer are used as the first and second dielectric layers, respectively, but both may be made using photosensitive polyimide. It is possible.
【００４４】以上説明したように、本発明の製造方法に
よって得られるハイブリッド光電子集積用実装基板にお
いては、電気配線部の全部若しくは一部と基板との間に
誘電体層を形成することにより、搭載する光素子の電気
特性の大幅な向上を可能としている。この構造は、実装
基板のベースとして有望なＳｉ基板を用いた場合は非常
に有効であり、かつ高速動作をさせる場合には必須であ
る。As described above, the mounting substrate for hybrid optoelectronic integration obtained by the manufacturing method of the present invention is mounted by forming a dielectric layer between all or part of the electric wiring portion and the substrate. It is possible to greatly improve the electrical characteristics of the optical element. This structure is extremely effective when a promising Si substrate is used as the base of the mounting substrate, and is essential when operating at high speed.
【００４５】また、本発明の製造方法にもとづいた実装
基板の作製においては、通常の平坦基板上への受動型光
導波路の作製工程に光素子搭載部および電気配線部の作
製工程を加えた簡便な工程により作製可能であるため、
現在用いられているテラス付き光導波路基板と比較し
て、研磨工程等の複雑な工程を用いないために大幅に経
済的な実装基板の作製が期待できる。具体的には２つの
方法があり、まず第１に、本発明においては、通常のコ
ア層のパターン化において光を導波させる部分をパター
ン化するのに加えて、電気配線部の全部若しくは一部を
含む領域に対応した場所にもコアパターンを形成するこ
とだけの簡便な方法により、複雑な工程をとることなく
誘電体材料である光導波路の一部を電気配線と基板の間
に形成できる。また、一番最初に基板上に溝部を形成す
るという簡単な工程を組み合わせる事により、電気配線
部全体を誘電体層上に形成することができ、さらに優れ
た電気特性を実現する事が可能となる。Further, in the production of the mounting substrate based on the production method of the present invention, it is simple to add the production process of the optical element mounting portion and the electric wiring portion to the production process of the passive optical waveguide on the ordinary flat substrate. Since it can be manufactured by various processes,
Compared with the currently used optical waveguide substrate with a terrace, it is possible to expect a significantly economical production of a mounting substrate because complicated processes such as a polishing process are not used. Specifically, there are two methods. First of all, in the present invention, in addition to patterning a portion for guiding light in the usual patterning of the core layer, all or one of the electric wiring portions is patterned. A part of the optical waveguide, which is a dielectric material, can be formed between the electrical wiring and the substrate without complicated steps by a simple method that only forms the core pattern at the location corresponding to the region including the parts. . Also, by combining the simple process of forming the groove on the substrate first, the entire electric wiring part can be formed on the dielectric layer, and it is possible to realize further excellent electric characteristics. Become.
【００４６】第２の方法は、後工程により誘電体層を形
成することであり、前工程の制約無く任意の形状の誘電
体層を形成することが可能であり、また、誘電体材料と
して感光性材料を用いた場合はプロセスは非常に簡単と
なる。そして、この方法の場合も基板上に溝部を形成す
ることにより多様な電気配線の構造を採用できる。The second method is to form a dielectric layer by a post-process, and it is possible to form a dielectric layer having an arbitrary shape without restriction of the pre-process, and a dielectric material is used as a photosensitive material. The process is very simple when using a flexible material. Also in this method, various electric wiring structures can be adopted by forming the groove portion on the substrate.
【００４７】さらに、本発明において、第１および第２
の誘電体層製造方法を組み合わせることにより多層の誘
電体層を有する電気配線部を形成することが可能とな
り、１０ＧＨｚ以上の超高速での光素子の動作が期待で
きる。Further, in the present invention, the first and second
It is possible to form an electric wiring part having a plurality of dielectric layers by combining the above-mentioned dielectric layer manufacturing methods, and it is expected that the optical element operates at an ultrahigh speed of 10 GHz or more.
【００４８】なお、本発明にもとづくハイブリッド光電
子集積用実装基板の製造方法は、上記実施例に限定され
ることなく、特許請求の範囲の記載にもとづいて該特許
請求の範囲内で種々の変形例あるいは他の実施例を想到
することは当業者にとって容易であろう。The manufacturing method of the mounting substrate for hybrid optoelectronic integration according to the present invention is not limited to the above-mentioned embodiment, but various modifications within the scope of the claims based on the description of the claims. Alternatively, it will be easy for those skilled in the art to think of other embodiments.
【００４９】[0049]
【発明の効果】以上説明したように、本発明にもとづく
ハイブリッド光電子集積用実装基板の製造方法によれ
ば、従来方法と比較して、作製工程が簡単であり、かつ
電気配線部と基板の間に誘電体層を形成することにより
電気特性の向上を図ることが可能となる。As described above, according to the method for manufacturing a hybrid optoelectronic integrated mounting board according to the present invention, the manufacturing process is simpler than that of the conventional method, and the space between the electrical wiring portion and the board is reduced. By forming a dielectric layer on the substrate, it is possible to improve the electrical characteristics.
【図１】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法によって得られる実装基板の模式的断
面図である（実施例１）。FIG. 1 is a schematic cross-sectional view of a mounting board obtained by a method for manufacturing a mounting board for hybrid optoelectronic integration according to the present invention (Example 1).
【図２】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法の各工程を示すもので、（ａ）〜
（ｄ）は各工程における実装基板の模式的断面図である
（実施例１）。FIG. 2 shows each step of the method for manufacturing a mounting substrate for hybrid optoelectronic integration according to the present invention.
(D) is a schematic sectional view of a mounting board in each step (Example 1).
【図３】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法によって得られる実装基板の模式的断
面図である（実施例２）。FIG. 3 is a schematic cross-sectional view of a mounting board obtained by a method for manufacturing a mounting board for hybrid optoelectronic integration according to the present invention (Example 2).
【図４】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法によって得られる実装基板の模式的断
面図である（実施例３）。FIG. 4 is a schematic cross-sectional view of a mounting board obtained by a method for manufacturing a mounting board for hybrid optoelectronic integration according to the present invention (Example 3).
【図５】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法の各工程を示すもので、（ａ）〜
（ｄ）は各工程における実装基板の模式的断面図である
（実施例３）。FIG. 5 shows steps of a method of manufacturing a mounting substrate for hybrid optoelectronic integration according to the present invention.
(D) is a schematic sectional view of a mounting board in each step (Example 3).
【図６】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法によって得られる実装基板の模式的断
面図である（参考例１）。FIG. 6 is a schematic cross-sectional view of a mounting board obtained by a method for manufacturing a mounting board for hybrid optoelectronic integration according to the present invention ( reference example 1 ).
【図７】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法の各工程を示すもので、（ａ）〜
（ｃ）は各工程における実装基板の模式的断面図である
（参考例１）。FIG. 7 shows each step of a method for manufacturing a mounting substrate for hybrid optoelectronic integration according to the present invention.
(C) is a schematic sectional view of a mounting board in each step ( reference example 1 ).
【図８】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法によって得られる実装基板の模式的断
面図である（参考例２）。FIG. 8 is a schematic cross-sectional view of a mounting board obtained by a method for manufacturing a mounting board for hybrid optoelectronic integration according to the present invention ( reference example 2 ).
【図９】本発明にもとづくハイブリッド光電子集積用実
装基板の製造方法の各工程を示すもので、（ａ）〜
（ｄ）は各工程における実装基板の模式的断面図である
（参考例２）。FIG. 9 is a diagram showing each step of the method for manufacturing a hybrid optoelectronic integrated mounting substrate according to the present invention.
(D) is a schematic sectional view of a mounting board in each step ( reference example 2 ).
【図１０】本発明にもとづくハイブリッド光電子集積用
実装基板の製造方法によって得られる実装基板の模式的
断面図である（参考例３）。FIG. 10 is a schematic cross-sectional view of a mounting board obtained by a method for manufacturing a mounting board for hybrid optoelectronic integration according to the present invention ( reference example 3 ).
【図１１】本発明にもとづくハイブリッド光電子集積用
実装基板の製造方法の各工程を示すもので、（ａ）〜
（ｄ）は各工程における実装基板の模式的断面図である
（参考例３）。FIG. 11 shows each step of the method for manufacturing a hybrid optoelectronic integrated mounting substrate according to the present invention.
(D) is a schematic sectional view of a mounting board in each step ( reference example 3 ).
【図１２】従来のハイブリッド光電子集積用実装基板の
製造方法によって得られる実装基板の模式的断面図であ
る。FIG. 12 is a schematic cross-sectional view of a mounting board obtained by a conventional method for manufacturing a mounting board for hybrid optoelectronic integration.
【図１３】従来のハイブリッド光電子集積用実装基板の
製造方法の各工程を示すもので、（ａ）〜（ｄ）は各工
程における実装基板の模式的断面図である。FIG. 13 shows each step of a conventional method for manufacturing a mounting substrate for hybrid optoelectronic integration, and (a) to (d) are schematic cross-sectional views of the mounting substrate in each process.
【図１４】従来のハイブリッド光電子集積用実装基板の
製造方法によって得られる実装基板の模式的断面図であ
る。FIG. 14 is a schematic cross-sectional view of a mounting substrate obtained by a conventional method for manufacturing a hybrid optoelectronic integrated mounting substrate.
【図１５】従来のハイブリッド光電子集積用実装基板の
製造方法の各工程を示すもので、（ａ）〜（ｄ）は各工
程における実装基板の模式的断面図である。FIG. 15 shows each step of the conventional method for manufacturing a mounting substrate for hybrid optoelectronic integration, and (a) to (d) are schematic cross-sectional views of the mounting substrate in each process.
１ｃ Ｓｉ基板（平坦基板） １ｄ Ｓｉ基板（平坦基板） １ｅ Ｓｉ基板（平坦基板） １ｆ Ｓｉ基板（平坦基板） ２ｃ 石英系導波路（光導波路） ２ｄ 石英系導波路（光導波路） ２ｅ 石英系導波路（光導波路） ２ｆ 石英系導波路（光導波路） ３ｃ 光素子搭載部 ３ｄ 光素子搭載部 ３ｆ 光素子搭載部 ４ｃ レーザーダイオード（ＬＤ） ４ｅ ＬＤ ４ｇ ＬＤ ６ａ 誘電体層（下部クラッド層） ６ｂ 誘電体層（下部クラッド層） ６ｃ 誘電体層（下部クラッド層） ６ｄ 誘電体層（下部クラッド層） ６ｅ 誘電体層（下部クラッド層） ６ｆ 誘電体層（下部クラッド層） ６ｇ ポリイミド層（第２の誘電体層） ７ａ コア層 ７ｃ コア層 ７ｄ コアパターン形成部 ７ｅ コアパターン形成部 ８ｃ 上部クラッド層 ８ｆ 上部クラッド層 ９ｂ 絶縁層（電気絶縁用ＳｉＯ2 膜） １１ 光素子搭載部のＳｉ基板表面 １２ａ 導体層 １２ｂ 導体層 １２ｃ 第２の導体層 １３ａ 半田層 １３ｂ 半田層 １３ｃ 半田層 １４ フォトダイオード（ＰＤ） １５ ＰＤ表面のリッジ １６ａ 溝部 １６ｂ 溝部1c Si substrate (flat substrate) 1d Si substrate (flat substrate) 1e Si substrate (flat substrate) 1f Si substrate (flat substrate) 2c Silica-based waveguide (optical waveguide) 2d Silica-based waveguide (optical waveguide) 2e Silica-based waveguide Waveguide (optical waveguide) 2f Silica-based waveguide (optical waveguide) 3c Optical element mounting portion 3d Optical element mounting portion 3f Optical element mounting portion 4c Laser diode (LD) 4e LD 4g LD 6a Dielectric layer (lower clad layer) 6b Dielectric Body layer (lower clad layer) 6c Dielectric layer (lower clad layer) 6d Dielectric layer (lower clad layer) 6e Dielectric layer (lower clad layer) 6f Dielectric layer (lower clad layer) 6g Polyimide layer (second layer) Dielectric layer 7a Core layer 7c Core layer 7d Core pattern forming portion 7e Core pattern forming portion 8c Upper clad layer 8f Upper clad layer 9b Insulating layer (electrical insulation) SiO 2 film) 11 Si substrate surface of optical element mounting portion 12a Conductor layer 12b Conductor layer 12c Second conductor layer 13a Solder layer 13b Solder layer 13c Solder layer 14 Photodiode (PD) 15 PD surface ridge 16a Groove portion 16b Groove portion
フロントページの続き (56)参考文献 特開 平８−78657（ＪＰ，Ａ) 特開 平６−201930（ＪＰ，Ａ) 特開 平２−211406（ＪＰ，Ａ) 特開 平８−110427（ＪＰ，Ａ) 特開 平８−327841（ＪＰ，Ａ) 特開 平９−15440（ＪＰ，Ａ) 特開 平９−61676（ＪＰ，Ａ) 特開 平９−5578（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02B 6/12 - 6/14 G02B 6/42 - 6/43 H01S 5/00 - 5/50 Continuation of the front page (56) Reference JP-A-8-78657 (JP, A) JP-A-6-201930 (JP, A) JP-A-2-211406 (JP, A) JP-A-8-110427 (JP , A) JP 8-327841 (JP, A) JP 9-15440 (JP, A) JP 9-61676 (JP, A) JP 9-5578 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G02B 6/12-6/14 G02B 6/42-6/43 H01S 5/00-5/50
Claims (2)
層を順次積層する工程と、 前記コア層を所望の形状のコア部にパターン化し、続い
て上部クラッド層を積層して光導波路部を設ける工程
と、 前記光導波路部の所望分を断面凹型状に除去して光素子
搭載部を形成する工程と、 該凹形状の底部に電気配線部を設ける工程とを有し、さ
らに、 前記コア層を所望の形状のコア部にパターン化する際
に、前記電気配線部の少なくとも一部を含む領域に対応
した部分が前記パターン化されたコア部に含まれるよう
にするとともに、 前記光素子搭載部を形成させるのと同時に、前記パター
ン化されたコア部に対応した部分のＳｉ基板上に下部ク
ラッド層の一部を残し、 前記光導波路部は、石英系ガラス、多成分ガラス、もし
くは有機材料のいずれかである ことを特徴とするハイブ
リッド光電子集積用実装基板の製造方法。1. A step of sequentially laminating a lower clad layer and a core layer on a Si substrate, patterning the core layer into a core portion having a desired shape, and then laminating an upper clad layer to provide an optical waveguide portion. And a step of forming an optical element mounting part by removing a desired portion of the optical waveguide part in a concave shape in cross section, and a step of providing an electrical wiring part on the bottom part of the concave shape. When patterning into a core portion having a desired shape, a portion corresponding to a region including at least a part of the electrical wiring portion is included in the patterned core portion, and the optical element mounting portion is included. simultaneously with forming, leaving a part of the lower clad layer on a Si substrate of a portion corresponding to the patterned core portion, said optical waveguide portion is silica glass, multicomponent glass, if
A method of manufacturing a mounting substrate for hybrid optoelectronic integration, which is characterized by being made of an organic material .
積層するのに先立って、前記電気配線部の一部を含む領
域に対応した部分のＳｉ基板上に、溝部を形成すること
を特徴とする請求項１に記載のハイブリッド光電子集積
用実装基板の製造方法。Wherein prior to laminating the lower clad layer on the Si substrate, on the Si substrate of a portion corresponding to a region including a portion of the electric wiring section, and characterized by forming a groove The method for manufacturing a mounting substrate for hybrid optoelectronic integration according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20186296A JP3381892B2 (en) | 1996-07-31 | 1996-07-31 | Method for manufacturing mounting substrate for hybrid optoelectronic integration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20186296A JP3381892B2 (en) | 1996-07-31 | 1996-07-31 | Method for manufacturing mounting substrate for hybrid optoelectronic integration |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1048449A JPH1048449A (en) | 1998-02-20 |
| JP3381892B2 true JP3381892B2 (en) | 2003-03-04 |
Family
ID=16448128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20186296A Expired - Fee Related JP3381892B2 (en) | 1996-07-31 | 1996-07-31 | Method for manufacturing mounting substrate for hybrid optoelectronic integration |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3381892B2 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100296382B1 (en) * | 1999-04-26 | 2001-07-12 | 윤종용 | Method for fabricating planar lightwave optical module |
| JP3688162B2 (en) * | 1999-10-08 | 2005-08-24 | 日本電信電話株式会社 | Optical module |
| KR100456672B1 (en) * | 2002-03-30 | 2004-11-10 | 한국전자통신연구원 | Optical waveguide platform and manufacturing method thereof |
| KR100427582B1 (en) * | 2002-08-08 | 2004-04-28 | 한국전자통신연구원 | Optical waveguide platform and method of manufacturing the same |
| US8285149B2 (en) * | 2006-10-02 | 2012-10-09 | Futurewei Technologies, Inc. | Method and system for integrated DWDM transmitters |
| US8285150B2 (en) | 2006-10-02 | 2012-10-09 | Futurewei Technologies, Inc. | Method and system for integrated DWDM transmitters |
| TWI404233B (en) * | 2009-03-31 | 2013-08-01 | Epistar Corp | A photoelectronic element and the manufacturing method thereof |
| JP6085526B2 (en) | 2013-06-12 | 2017-02-22 | 新光電気工業株式会社 | Opto-electric hybrid board and optical module |
| JP5738394B2 (en) * | 2013-12-24 | 2015-06-24 | シチズンホールディングス株式会社 | Optical device manufacturing method |
| JP7193426B2 (en) * | 2019-07-31 | 2022-12-20 | 京セラ株式会社 | Optical waveguide module and light source module |
-
1996
- 1996-07-31 JP JP20186296A patent/JP3381892B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1048449A (en) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2141525B1 (en) | CMOS compatible integrated dielectric optical waveguide coupler and fabrication | |
| JP3436691B2 (en) | Method of manufacturing tapered waveguide | |
| CN113568105B (en) | Waveguide interlayer coupling structure and preparation method thereof | |
| KR100724523B1 (en) | Electrode pad on conductive semiconductor substrate | |
| JP3976514B2 (en) | Manufacturing method of optical waveguide | |
| JP3381892B2 (en) | Method for manufacturing mounting substrate for hybrid optoelectronic integration | |
| US20030052082A1 (en) | Method of forming optical waveguides in a semiconductor substrate | |
| JP2823044B2 (en) | Optical coupling circuit and method of manufacturing the same | |
| CN117222925A (en) | Photonic module and method of manufacture | |
| US7001788B2 (en) | Maskless fabrication of waveguide mirrors | |
| US20040126051A1 (en) | Low-birefringent integrated optics structures | |
| JP3911271B2 (en) | Optical waveguide and method for manufacturing the same | |
| JPH1152198A (en) | Optical connecting structure | |
| JPH0915440A (en) | Production of packaging substrate for hybrid optical integration | |
| JP3204437B2 (en) | Fabrication method of mounting substrate for hybrid optical integration | |
| KR20060014938A (en) | Shadow mask, and, the method of fabricating vertically tapered structure by using the shadow mask | |
| US20050211664A1 (en) | Method of forming optical waveguides in a semiconductor substrate | |
| JP3470016B2 (en) | Method of manufacturing optical integrated circuit board | |
| JP3795848B2 (en) | Optical planar circuit type optical element manufacturing method | |
| US20240111107A1 (en) | Methods for fabrication of optical structures on photonic glass layer substrates | |
| CN114690314B (en) | Semiconductor structure and forming method thereof | |
| JP5882931B2 (en) | Manufacturing method of multilayer optical waveguide structure | |
| US20240111106A1 (en) | Photonic glass layer substrate with embedded optical structures for communicating with an electro optical integrated circuit | |
| CN117741860A (en) | Selective epitaxial silicon-based ridge type optical waveguide and manufacturing method thereof | |
| JP2001091775A (en) | Manufacturing of laminated type quartz system waveguide |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131220 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |