JP3381780B2 - サーミスタの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば温度補償回
路や温度検出素子に用いられるサーミスタの製造方法に
関し、より詳細には、サーミスタ素体表面に互いに対向
するように第１，第２の表面電極を形成してなるサーミ
スタの製造方法に関する。

【０００２】

【従来の技術】従来、正もしくは負の抵抗温度特性を有
する半導体セラミックスを用いたチップ型サーミスタ
が、温度検出素子や温度補償回路などにおいて幅広く用
いられている。また、プリント回路基板等に容易に表面
実装し得るチップ型サーミスタとして、種々の構造のも
のが提案されている。

【０００３】従来のチップ型サーミスタの構造を、図１
６〜図１９を参照して説明する。図１６は、従来のチッ
プ型サーミスタの第１の例を示す断面図である。チップ
型サーミスタ７１では、半導体セラミックスよりなるサ
ーミスタ素体７２の端面７２ａ，７２ｂをそれぞれ覆う
ように、第１，第２の外部電極７３ａ，７３ｂが形成さ
れている。サーミスタ７１の抵抗値は、サーミスタ素体
７２の固有抵抗と、外部電極７３ａ，７３ｂとサーミス
タ素体７２との接触面積で決定される。

【０００４】外部電極７３ａ，７３ｂは、一般には、デ
ィッピング法により付与されるが、この方法では、外部
電極７３ａ，７３ｂのサーミスタ素体７２の上面、下面
及び側面に至る部分の長さにばらつきが生じがちであっ
た。加えて、サーミスタ素体７２自身の比抵抗もばらつ
きがちであったため、サーミスタ７１では抵抗値のばら
つきが大きく、所望どおりの抵抗値を有するサーミスタ
を製造することが困難であった。

【０００５】そこで、図１７に示すように、サーミスタ
素体７２の上面、下面及び両側面上にガラス被覆層７４
を形成してなるサーミスタ７５が提案されている。ここ
では、外部電極７３ａ，７３ｂが、サーミスタ素体７２
の端面７２ａ，７２ｂのみに接触されており、サーミス
タ素体７２の上面、下面及び両側面では、ガラス被覆層
７４により外部電極７３ａ，７３ｂとサーミスタ素体７
２との接触が遮断されている。従って、サーミスタ７５
の抵抗値は、サーミスタ素体７２の固有抵抗と、端面７
２ａ，７２ｂの面積で決定されるため、抵抗値のばらつ
きを低減することができる。

【０００６】しかしながら、外部電極７３ａ，７３ｂを
導電ペーストの塗布及び焼付により外部電極７３ａ，７
３ｂを形成した場合、ガラス被覆層７４と外部電極７３
ａ，７３ｂとの接触部分において、ガラス被覆層を構成
する材料及び外部電極７３ａ，７３ｂを構成する材料が
互いに拡散しがちであった。そのため、図１７に矢印Ａ
で示す部分を拡大して示すように、上記拡散により、ガ
ラス被覆層７４の一部が欠落し、外部電極７３ｂが直接
サーミスタ素体７２に接触することがあった。この拡散
状態のコントロールは難しく、やはり、抵抗値が設計値
からずれがちであるという問題があった。

【０００７】加えて、サーミスタ素体７２自身の抵抗値
のばらつきは依然として存在し、所望の抵抗値のサーミ
スタを高精度に得ることは困難であった。さらに、様々
な抵抗値のサーミスタ７５を製造しようとすると、目的
とする抵抗値ごとに、異なる比抵抗のサーミスタ素体７
２を用意する必要があり、多様な抵抗値のサーミスタを
作製することが非常に困難であった。

【０００８】他方、図１８（ａ）及び（ｂ）に示すよう
に、サーミスタ素体７２内に第１，第２の内部電極７６
ａ，７６ｂを形成してなるサーミスタ７７も提案されて
いる。ここでは、第１，第２の内部電極７６ａ，７６ｂ
が、サーミスタ素体７２の所定の高さ位置の平面内にお
いて、互いに対向するように配置されている。第１の内
部電極７６ａは外部電極７３ａに接続されており、第２
の内部電極７６ｂは外部電極７３ｂに接続されている。

【０００９】サーミスタ７７の製造に際しては、周知の
積層セラミック技術を用いるが、この場合、第１，第２
の内部電極７６ａ，７６ｂはセラミックグリーンシート
上に導電ペーストをスクリーン印刷することにより形成
される。従って、第１，第２の内部電極７６ａ，７６ｂ
間の間隔は、スクリーン印刷に際しての両者の間隔を調
整することにより、同じサーミスタ素体７２を用いた場
合であっても容易に変更することができる。よって、様
々な抵抗値のサーミスタ７７を容易に得ることができ
る。

【００１０】しかしながら、上記導電ペーストの印刷に
際し、実際には、図１８（ｂ）の楕円Ｂで示す部分を拡
大して示すように、導電ペーストの滲みにより、第１，
第２の内部電極７６ａ，７６ｂの端縁がひずむことがあ
った。また、セラミックグリーンシート上に導電ペース
トを印刷し、複数枚のセラミックグリーンシートを積層
した後に焼成するため、焼成に際しての収縮ばらつきに
よっても、第１，第２の内部電極７６ａ，７６ｂの形状
にばらつきが生じがちであった。そのため、やはり、抵
抗値が設計値よりずれがちであり、設計値どおりのチッ
プ型サーミスタを高精度に得ることが困難であった。

【００１１】また、特開平６−６１０１１号公報には、
上記のような抵抗値ばらつきを低減し得るサーミスタと
して、図１９（ａ）及び（ｂ）に示すチップ型サーミス
タが開示されている。このチップ型サーミスタ７８で
は、サーミスタ素体７２の上面に、第１，第２の表面電
極７９ａ，７９ｂが所定距離を隔てて対向するように形
成されている。サーミスタ素体７２の上面においては、
第１，第２の表面電極７９ａ，７９ｂ上に至るように、
外部電極７３ａ，７３ｂが形成されている。また、第
１，第２の表面電極７９ａ，７９ｂの対向領域を覆うよ
うに、かつ第１，第２の表面電極７９ａ，７９ｂを覆う
ように、絶縁膜８０が形成されている。

【００１２】チップ型サーミスタ７８では、第１，第２
の表面電極７９ａ，７９ｂを、薄膜形成法等によりサー
ミスタ素体７２の上面に形成し得るため、第１，第２の
表面電極７９ａ，７９ｂを正確に形成することができ、
チップ型サーミスタ７８の抵抗値のばらつきを一応低減
することができる。

【００１３】

【発明が解決しようとする課題】上述したように、従来
のチップ型サーミスタ７１，７５，７７では、抵抗値の
ばらつきが大きくならざるを得ず、設計値どおりの抵抗
値のサーミスタを高精度に得ることができなかった。

【００１４】他方、サーミスタは、通常、温度検出素子
や温度補償回路に用いられるものであるため、その抵抗
値については、より高い精度を有することが強く求めら
れている。従って、従来、製造されたサーミスタの抵抗
値のばらつきが大きいことに鑑み、大量に製造されたサ
ーミスタから、抵抗値が設計値に近接した値のものを判
別するという煩雑な作業が強いられ、生産コストが高く
つくという問題があった。

【００１５】また、図１９に示すサーミスタ７８では、
第１，第２の表面電極７９ａ，７９ｂの一部もしくは全
部が絶縁膜８０により被覆されている構造を有するた
め、ディッピングで形成された外部電極７３ａ，７３ｂ
に比べて精度良く形成し得る表面電極７９ａ，７９ｂに
より抵抗値の大部分が決定される。従って、抵抗値のば
らつきが一応小さくなるものの、表面電極７９ａ，７９
ｂは、やはり、導電ペーストのスクリーン印刷及び焼付
により形成されているため、表面電極７９ａ，７９ｂの
端縁に滲みが生じ、表面電極７９ａ，７９ｂを正確な形
状に形成することができないため、抵抗値のばらつきは
依然として大きかった。

【００１６】さらに、サーミスタ素体７２自体の比抵抗
のばらつきも依然として存在するため、上記表面電極７
９ａ，７９ｂにおける形状のばらつきと相まって、設計
値どおりの抵抗値を有するサーミスタを高精度に得るこ
とは非常に困難であった。

【００１７】加えて、表面電極７９ａ，７９ｂは、矩形
の形状を有するため、より低い抵抗値のチップ型サーミ
スタを得ようとした場合には、限界があった。すなわ
ち、抵抗値の低いチップ型サーミスタ７８を得ようとし
た場合、第１，第２の表面電極７９ａ，７９ｂの対向距
離を増大させるために、サーミスタ素体７２の寸法を大
きくせざるを得ず、チップ型サーミスタの小型化に対応
することができなかった。

【００１８】本発明の目的は、抵抗値のばらつきが少な
く、小型化に対応可能であるチップ型サーミスタを高精
度に得ることを可能とするチップ型サーミスタの製造方
法を提供することにある。

【００１９】

【課題を解決するための手段】

【００２０】

【００２１】

【００２２】

【００２３】請求項１に記載の発明は、チップ型サーミ
スタを量産するチップ型サーミスタの製造方法であっ
て、サーミスタウエハーを用意する工程と、前記サーミ
スタウエハーの上面に薄膜形成方法により電極膜を形成
する工程と、前記電極膜をフォトリソグラフィー法によ
りくし歯状の表面電極を形成するように加工するパター
ニング工程と、前記パターニング工程後に、サーミスタ
ウエハーの抵抗分布を測定する工程と、前記パターニン
グされた電極膜表面電極に相当する部分の少なくとも一
部を削除することにより修正し、個々のサーミスタ部分
における抵抗値を修正する工程と、サーミスタウエハー
の上面及び下面に絶縁層を形成する工程と、前記サーミ
スタウエハーを分割してスティック状ウエハー分割体を
得る工程と、スティック状ウエハー分割体に薄膜形成法
により外部電極膜を形成する工程と、前記ウエハー分割
体を個々のサーミスタに分割する工程とを備え、前記抵
抗値を修正する工程を、フォトリソグラフィーにより行
なうことを特徴とする。

【００２４】

【００２５】

【００２６】上記絶縁層の形成は、好ましくは、請求項
２に記載のように、樹脂をスピンコートすることにより
行なわれる。

【００２７】請求項３に記載の発明では、前記スティッ
ク状ウエハー分割体への分割及び個々のサーミスタへの
分割が、ウエハーもしくはスティック状ウエハー分割体
表面にスクライブにより傷を形成し、該傷に沿って厚み
方向に応力を加えることにより行なわれる。

【００２８】また、請求項１〜３に記載の発明におい
て、外部電極膜の形成方法は特に限定されるわけではな
いが、好ましくは、請求項４に記載のように、スパッ
タ、蒸着もしくは電気メッキにより行なわれ、それによ
って外部電極膜が正確に形成される。

【００２９】なお、本発明に係るチップ型サーミスタ
は、正の抵抗温度特性を有するサーミスタ素体及び負の
抵抗温度特性を有するサーミスタ素体の何れを用いるも
のであってもよく、すなわち、サーミスタはＮＴＣサー
ミスタ及びＰＴＣサーミスタの何れであってもよい。

【００３０】

【発明の実施の形態】以下、図面を参照しつつ本発明の
非限定的な実施例を挙げることにより、本発明を明らか
にする。

【００３１】（実施例１）図１（ａ）及び（ｂ）は、本
発明の第１の実施例に係るチップ型サーミスタを示す側
面断面図及び平面図である。

【００３２】チップ型サーミスタ１は、半導体セラミッ
クスよりなるサーミスタ素体２を用いて構成されてい
る。サーミスタ素体２の上面２ａ上には、図１（ｂ）に
破線で示すように第１，第２の表面電極３，４が形成さ
れている。表面電極３，４は、くし歯形状を有し、それ
ぞれ、複数本の電極指３ａ，４ａを有する。複数本の電
極指３ａ，４ａは、互いに間挿されている。従って、表
面電極３，４の対向距離（表面電極３，４が対向し合っ
ている部分の長さであり、図１（ｂ）における一点鎖線
Ｘに沿った長さ寸法）は、表面電極３，４の幅方向距離
（図１（ｂ）に示された表面電極３，４の図の上下方向
距離）よりも大きくされている。表面電極３，４は、適
宜の金属、例えばＮｉ／Ｃｒ合金、Ａｇなどにより構成
することができ、かつこれらの二層以上の積層膜により
構成してもよい。表面電極３，４は、好ましくは、蒸
着、スパッタリング、もしくは電気メッキ等の薄膜形成
法により形成され、従って正確な形状を有するように構
成され得る。

【００３３】表面電極３，４を覆うように、絶縁層５ａ
が形成されており、サーミスタ素体２の下面にも絶縁層
５ｂが形成されている。絶縁層５ａ，５ｂは、例えば、
ポリイミドなどの耐熱性樹脂を用いて構成されている。
ここで、耐熱性樹脂とは、１５０℃の温度に耐え得る程
度の耐熱性、詳しくは、ＡＳＴＭ法Ｄ６４８による熱変
形温度が１５０℃以上である樹脂をいうものとする。

【００３４】また、好ましくは、絶縁層５ａ，５ｂは、
耐熱性樹脂をスピンコートすることにより形成されてお
り、それによって絶縁層５ａ，５ｂを均一な厚みに形成
することができる。

【００３５】サーミスタ素体２の端面２ｂ，２ｃには、
それぞれ、外部電極６，７が形成されている。外部電極
６，７は、下地層６ａ，７ａと、外側層６ｂ，７ｂとを
積層した構造を有する。下地層６ａ，７ａは、表面電極
３，４との接合性に優れた導電性材料により構成され、
その種類については、表面電極３，４の材料によって適
宜選択される。例えば、表面電極３，４をＮｉ／Ｃｒ合
金及びＡｇ膜の積層構造とした場合、Ｎｉ／Ｃｒ合金膜
やＡｇ膜等により構成される。また、外側層６ｂ，７ｂ
は、半田付け性に優れた材料、Ｓｎ、Ｐｂ、Ｓｎ／Ｐｂ
合金などで構成することができる。

【００３６】さらに、下地層６ａ，７ａと外側層６ｂ，
７ｂとの間に、下地層を保護し、かつ外側層６ｂ，７ｂ
との付着強度に優れた中間層を、例えばＮｉなどにより
形成してもよい。

【００３７】チップ型サーミスタ１では、表面電極３，
４の対向間隔（表面電極３，４の対向し合っている部分
における表面電極３，４間の距離、図１の矢印Ｙで示す
長さ）及び対向距離により抵抗値が決定され、従って表
面電極３，４を正確に形成することができれば、設計値
どおりの抵抗値のサーミスタ１を得ることができる。

【００３８】もっとも、表面電極３，４の形成精度を必
ずしも十分に高めることは困難であるため、本発明のチ
ップ型サーミスタ１では、一方の表面電極４の電極指４
ａの一部が除去されている。すなわち、図１（ｂ）に示
す除去部分４ｃが形成されている。この除去部分４ｃ
は、チップ型サーミスタ１の抵抗値が設計値の抵抗値も
しくはその許容誤差範囲の抵抗値となるように除去され
ている。

【００３９】従って、チップ型サーミスタ１では、上記
除去部分４ｃを形成することにより、所望の抵抗値及び
その許容誤差範囲内のサーミスタを確実に得ることがで
きる。

【００４０】なお、上記電極指４ａの一部を切断する方
法については、特に限定されず、表面電極３，４を形成
した後、レーザートリミング、サンドブラストまたはエ
ッチング等により行なうことができる。

【００４１】なお、図１（ｂ）では、一本の電極指４ａ
の一部に除去部分４ｃを設けたが、複数本の電極指４
ａ，４ａに除去部分を設けて抵抗値を調整してもよく、
他方の表面電極３の電極指３ａに除去部分を形成して抵
抗値を修正してもよい。

【００４２】加えて、上記実施例では、表面電極３，４
がスパッタリング、蒸着もしくは電気メッキのような薄
膜形成法により形成されているので、表面電極３，４の
形状は、導電ペーストの塗布・スクリーン印刷法に比べ
て正確に形成される。従って、上記電極指３ａ，４ａの
一部を除去する前に、表面電極３，４より決定される抵
抗値が予め高い精度で得られているため、上記電極指の
一部を除去する工程を実施することにより、サーミスタ
１の抵抗値を高精度に制御することができる。

【００４３】なお、上記表面電極３，４の一部を除去す
る態様については、上述したとおり、特に限定されず、
例えば、図２に模式的平面図で示すように、くし歯状の
表面電極８，９において、一方の表面電極９の電極指９
ａの先端部分を削除して行なってもよく、図３に示すよ
うに、双方の表面電極８，９の電極指８ａ，９ａの途中
に除去部分８ｂ，９ｂを設けてもよい。

【００４４】次に、チップ型サーミスタ１についての具
体的な実験例につき説明する。以下の要領で、上記チッ
プ型サーミスタ１を作製した。先ず、Ｍｎ化合物、Ｎｉ
化合物及びＣｏ化合物をバインダーと共に混練し、スラ
リーを調製し、これをドクターブレード法によりシート
状に成形し、６５×６５ｍｍの平面形状を有するように
カットし、矩形のグリーンシートを得た。図４（ａ）に
示すように、複数枚の上記グリーンシート１１を積層
し、圧着した後、１３００℃で１時間の条件で焼成し、
図４（ｂ）に示す、５０×５０×０．５ｍｍの寸法のサ
ーミスタウエハー１２を得た。

【００４５】次に、ウエハー１２の上面の全面に、Ｎｉ
／Ｃｒ合金及びＡｇ膜を、スパッタリングにて各々０．
５μｍの厚みとなるように、順次形成し、電極１３を形
成した（図４（ｃ））。しかる後、電極１３上に、フォ
トレジスト材をスピンコートし、厚み１μｍのフォトレ
ジスト層１４を形成した（図４（ｄ））。

【００４６】次に、図５（ａ）に示すように、フォトレ
ジスト層１４上に所定形状のマスク１５を当接し、露光
した。図５（ｂ）にマスク１５の平面形状を示す。次
に、露光後に、溶剤を用いて現像し、フォトレジスト層
１４をパターニングした（図６（ａ））。しかる後、電
極１３の内、フォトレジスト層１４で覆われていない部
分を、Ａｇ膜及びＮｉ／Ｃｒ薄膜の順に酸でエッチング
し、除去し、電極１３をパターニングした（図６
（ｂ））。

【００４７】次に、パターニングされた電極１３上に残
存しているフォトレジスト層１４を溶剤により剥離し、
図６（ｃ）及び（ｄ）に示すように、パターニングされ
た電極膜１３Ａを得た。電極膜１３Ａは、複数のサーミ
スタ素子の表面電極を集合した形状を有する。このと
き、個々のサーミスタ素子部分における一対の表面電極
間の対向間隔は１００μｍとした。サーミスタの抵抗精
度の多くは、この表面電極間間隔に依存する。このフォ
トリソグラフィー加工の精度や求める抵抗値の関係か
ら、対向間隔は数十〜数百μｍが好ましい。

【００４８】しかる後、ウエハー１２内におけるそれぞ
れのサーミスタ素子部分の抵抗値を測定した。すなわ
ち、表面電極側の互いに対向する電極間の抵抗値が測定
できるように、抵抗測定用端子を当ててウエハー内の抵
抗値分布を測定した。測定はウエハー内の抵抗値分布が
把握できるように無作為に２０ヵ所において行なった。

【００４９】次に、抵抗値分布から所定の抵抗値に調整
できるようにくし歯状表面電極の電極指の先端を図２に
示したように除去した。この電極指の一部の除去は、フ
ォトリソ・エッチング法により行なった。すなわち、図
７（ａ）に示すように、パターニングされた電極膜１３
Ａ上に、フォトレジスト１６を付与し、図７（ｂ）に示
すように、マスク１７を当接させて露光した。この場合
のマスク１７としては、フォトレジスト１６としてポジ
型を用いた場合には、表面電極の除去部分が開口部とさ
れているマスク１７を用い、ネガ型のフォトレジスト１
６を用いる場合には、除去する部分以外が開口部とされ
ているマスクを用いる。

【００５０】次に、露光後、溶剤で現像し、電極膜１３
Ａの内、電極を一部除去すべき部分上のフォトレジスト
を除去し、（図７（ｃ））、しかる後、酸によりエッチ
ングし、除去すべき電極膜部分を除去した（図７
（ｄ））。次に、残存しているレジスト１６を溶剤によ
り除去した。

【００５１】次に、図８（ａ），（ｂ）に示すように、
上記ウエハー１２の上面及び下面に４μｍの厚みのポリ
イミド膜１８ａ，１８ｂをスピンコーティングにより形
成した。

【００５２】しかる後、ウエハー１２を短冊状に切断し
た。この切断は、図９（ｂ）において細線Ｃに沿って切
断するように行なった。また、図９（ａ）に示すよう
に、ダイヤモンドからなる切断刃Ｘにより、ウエハー１
２の上面に細線Ｃに相当する部分に沿って９．８Ｎの圧
力で押圧して傷を付け、すなわちスクライブした。な
お、絶縁層としてのポリイミド膜１８ａ，１８ｂの形成
前にスクライブ工程を実施してもよい。

【００５３】しかる後、該細線Ｃに沿って厚み方向に硬
質ゴムローラにより応力を加えることにより分割し、図
１０（ａ），（ｂ）に示すスティック型ウエハー分割体
１２Ａを得た。

【００５４】さらに、上記のようにして得たスティック
型ウエハー分割体１２Ａの両側面にＮｉ／Ｃｒ合金及び
Ａｇ積層膜１９ａを形成した（図１１参照）。さらに、
積層膜１９ａ上に、湿式電解メッキにより、Ｎｉ膜１９
ｂ及びＳｎ膜１９ｃを各々２μｍの厚みとなるように形
成した（図１２参照）。

【００５５】なお、下地電極を印刷またはデッピングで
付与する方法もあるが、この場合、下地電極が厚くな
り、しかもめっき上地電極もあり、次の工程での２回目
のブレイクができなくなる。このため、下地電極はでき
るだけ薄くしかもオーミック、剥離強度等が十分である
必要がある。これには、スパッタリングまたは蒸着が好
ましい。また、この下地電極の上にめっき上地電極を形
成するには、この下地電極はＡｇやＡｕのように導電性
が高く、空気中などで酸化しない金属が望ましい。Ｎｉ
／Ｃｒ合金膜のように、酸化し易い金属を下地電極とす
る際には、その上層にＡｇやＡｕなどを形成しておいた
方が良い。

【００５６】さらに、上記スティック状ウエハー分割体
１２Ａを図１３のＤ線に沿って分割し、複数のサーミス
タ素子２０（図１４参照）を得た。このサーミスタ素子
２０の外観を図１５に示す。なお、電極１３Ａ₁ ，１３
Ａ₂ は、それぞれ、上記電極膜１３Ａに由来するもので
あり、第１，第２の表面電極を構成している。

【００５７】上記実験例では、表面電極の電極指の一部
の除去は、フォトリソグラフィーにより行なったが、レ
ーザーを用いて行なってもよい。レーザーを用いる場
合、レーザービームにより表面電極の一部を焼き切るこ
とにより除去部分を形成してもよく、あるいはレーザー
エネルギーにより表面電極の一部を酸化したりして、表
面電極の一部とサーミスタ素体とのオーミック接触をな
くし、表面電極の一部を絶縁層化することにより行なっ
てもよい。すなわち、本発明における表面電極の一部除
去とは、表面電極の機能を失わせる限り、物理的に除去
する場合に限定されず、表面電極の一部を絶縁層化する
場合も含むものとする。また、サンドブラスト法により
表面電極の一部を削除してもよい。

【００５８】なお、レーザーにより表面電極の一部を除
去する場合、ウエハー上でトリミングしてもよく、個々
のサーミスタ素子に分割した後に、個々のサーミスタ素
子段階でトリミングを行なってもよい。この場合、表面
電極上の絶縁層がトリミングにより破壊されるが、その
ままであってもよく、あるいは破壊された部分を補修す
るために、さらに絶縁性材料によるコーティングを施し
てもよい。

【００５９】上記実験例で得たチップ型サーミスタ２０
において、マスク１７を変更して表面電極の電極指の削
除長さを種々異ならせ、抵抗値修正程度を確認した。結
果を下記の表１に示す。なお、表１における削除長さと
は、図１５に示した表面電極１３Ａ₂ における矢印Ｅで
示す電極指削除長さに相当する。

【００６０】なお、この場合表面電極１３Ａ₁ ，１３Ａ
₂ の電極指の幅Ｗは０．０４０ｍｍ、削除前の長さＬは
１．２００ｍｍ、電極指の数は表面電極１３Ａ₁ は３
本、１３Ａ₂ は２本とした。

【００６１】

【表１】

【００６２】表１から明らかなように、電極指削除長さ
を０．０１７ｍｍから０．０８５ｍｍまで変化させるこ
とにより、抵抗値を０．５％から２．５％まで修正し得
ることがわかる。

【００６３】従って、チップ型サーミスタ２０を得るに
あたっては、ウエハー１２上に上記電極膜４を形成し、
パターニングした後に、個々のサーミスタ素子部分の表
面電極間の抵抗値を測定し、設計値と比較し、設計値か
らのズレに従って、上記削除長さで各サーミスタ素子部
分の電極指の一部を削除すれば、所望どおりの抵抗値も
しくはその許容誤差内の抵抗値を有するサーミスタを確
実に得ることができる。

【００６４】よって、表１に示したような抵抗値修正幅
と削除長さとの関係を予め測定しておくことにより、製
造に際し、このサーミスタ素子部分の実測抵抗値から修
正量を求め、上述した電極指削除方法に従って削除すれ
ば、所望の抵抗値範囲のサーミスタを容易にかつ確実に
量産することができる。なお、上記抵抗値測定装置と、
表面電極の一部を削除するためのレーザー装置とを連動
しておくことにより、修正をより効率よく行なうことが
できる。

【００６５】

【発明の効果】

【００６６】

【００６７】

【００６８】

【００６９】

【００７０】請求項１に記載の発明によれば、サーミス
タウエハーに薄膜形成法により電極膜を形成し、フォト
リソグラフィーにより複数のサーミスタ素子の表面電極
が形成されるようにパターニング工程が行なわれる。薄
膜形成法により形成された電極膜をフォトリソグラフィ
ー法によりパターニングするため、正確に個々のサーミ
スタ素子の表面電極を形成することができる。

【００７１】しかも、サーミスタウエハーの上面及び下
面に絶縁層を形成した後に、スティック状ウエハー分割
体に分割し、さらにスティックウエハー分割体に外部電
極膜を形成した後に、個々のサーミスタ素子にウエハー
を分割するものであるため、上記パターニングにおいて
個々のサーミスタ素子の表面電極を正確に形成すること
が可能であれば、抵抗値程度の高いサーミスタを得るこ
とができる。この場合、上記表面電極は、薄膜形成法に
より形成された電極膜をフォトリソグラフィーによりパ
ターニングするものであるため、上述したとおり、個々
のサーミスタ素子部分の表面電極を正確に形成し得るの
で、設計値及びその許容誤差内の抵抗値範囲のサーミス
タを確実にかつ容易に量産することができる。

【００７２】また、上記ウエハー状態におけるパターニ
ング工程において、個々のサーミスタ素子部分に形成さ
れる表面電極が一対のくし歯電極となるようにパターニ
ングが行なわれているため、くし歯の間隔及び長さを容
易に設定でき、様々な抵抗値のサーミスタを容易に提供
することができる。

【００７３】さらに、ウエハー状態でパターニングした
後に、ウエハーの抵抗分布を測定し、該表面電極を修正
して抵抗値を修正するため、個々のサーミスタ素子部分
の実測抵抗値に基づき、該実測抵抗値の設計抵抗値から
のズレに従って表面電極を修正することにより、確実に
所望の抵抗値範囲のサーミスタを提供することができ
る。

【００７４】さらに、上記抵抗値の修正工程が、フォト
リソグラフィーにより表面電極の一部を除去することに
より行なわれ、従って、ウエハー段階で容易に各サーミ
スタ素子部分の実測抵抗値を設計抵抗値に近づけること
ができる。

【００７５】請求項２に記載の発明では、上記絶縁層の
形成が、樹脂をスピンコートすることにより行なわれ、
従って、ウエハー段階で薄い絶縁層を均一な膜厚で各サ
ーミスタ素子部分において容易に形成することができ
る。

【００７６】請求項３に記載の発明によれば、スティッ
ク状ウエハー分割体への分割及び個々のサーミスタ素子
への分割が、スクライブ法により行なわれ、この場合ウ
エハーもしくはスティック状ウエハー分割体の表面に傷
を作り、該傷に沿って応力を厚み方向に加えて分割が行
なわれるため、所望の寸法どおりに、スティック状ウエ
ハー分割体及び個々のサーミスタ素子を得ることがで
き、それによってより一層抵抗値の精度の高いサーミス
タを提供することができる。

【００７７】請求項４に記載の発明によれば、外部電極
の形成が、スパッタ、蒸着もしくは電気メッキにより行
なわれ、従って薄膜形成法により外部電極膜が形成され
るため、導電ペーストの塗布・焼付による外部電極に比
べて、高精度に外部電極を形成することができ、それに
よってサーミスタの抵抗値の精度を高めることができ
る。

【図面の簡単な説明】

【図１】（ａ）及び（ｂ）は、それぞれ、本発明の一実
施例に係るチップ型サーミスタの側面断面図及び平面
図。

【図２】本発明の実施例のチップ型サーミスタにおける
表面電極修正状態の一例を示す模式的平面図。

【図３】本発明の実施例における表面電極の部分的な削
除の対応の他の例を示す模式的平面図。

【図４】（ａ）〜（ｄ）は、本発明の一実施例におい
て、サーミスタウエハーを用意し、サーミスタウエハー
上に電極膜及びフォトレジスト層を形成するまでの各工
程を示す側面図。

【図５】（ａ）及び（ｂ）は、それぞれ、フォトレジス
ト層上にマスクを当接した状態を示す側面図及びマスク
の平面図。

【図６】（ａ）〜（ｃ）は、それぞれ、フォトリソグラ
フィーにより現像、エッチング及びレジスト除去後のウ
エハーの状態を示す各側面図であり、（ｄ）は（ｃ）に
示した状態の平面図。

【図７】（ａ）〜（ｅ）は、くし歯電極の一部を削除す
るための各工程を説明するための側面図。

【図８】（ａ）及び（ｂ）は、ウエハーの上面及び下面
に絶縁層を形成した状態を示す側面図及び平面図。

【図９】（ａ）及び（ｂ）は、それぞれ、ウエハーをス
ティック状ウエハー分割体に切断する工程を説明するた
めの側面図及び平面図。

【図１０】（ａ）及び（ｂ）は、分割されたスティック
状ウエハー分割体を説明するための側面図及び平面図。

【図１１】スティック状ウエハー分割体の側面に外部電
極下地層を形成した状態を示す側面図。

【図１２】図１１に示したスティック状ウエハー分割体
に、さらに外部電極の外側層としてのメッキ膜を形成し
た状態を示す側面図。

【図１３】図１２に示したスティック状ウエハー分割体
の平面図。

【図１４】ウエハー分割体を分割することにより得られ
たチップ型サーミスタ素子を説明するための模式的側面
図。

【図１５】図１４に示したチップ型サーミスタの外観を
示す斜視図。

【図１６】従来のチップ型サーミスタの第１の例を示す
側面断面図。

【図１７】従来のチップ型サーミスタの第２の例を示す
側面断面図。

【図１８】（ａ）及び（ｂ）は、従来のチップ型サーミ
スタの第３の例を示す、それぞれ、側面断面図及び平面
断面図。

【図１９】（ａ）及び（ｂ）は、それぞれ、従来のチッ
プ型サーミスタの第４の例を説明するための平面図及び
側面断面図。

【符号の説明】

１…チップ型サーミスタ ２…サーミスタ素体 ２ａ…上面 ３，４…第１，第２の表面電極 ３ａ，４ａ…電極指 ４ｃ…電極指除去部分 ５ａ，５ｂ…絶縁層 ６，７…外部電極 ８，９…第１，第２の表面電極 ８ａ，９ａ…電極指 １１…グリーンシート １２…サーミスタウエハー １２Ａ…スティック状ウエハー分割体 １３…電極膜 １３Ａ…パターニングされた電極膜 １４…フォトレジスト層 １６…フォトレジスト層 １９…外部電極膜 ２０…チップ型サーミスタ素子

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−236308（ＪＰ，Ａ) 特開 平９−260108（ＪＰ，Ａ) 特開 昭64−54706（ＪＰ，Ａ) 特開 平５−135915（ＪＰ，Ａ) 特開 平９−190905（ＪＰ，Ａ) 実開 昭55−105904（ＪＰ，Ｕ)

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 サーミスタウエハーを用意する工程と、 前記サーミスタウエハーの上面に薄膜形成方法により電
   極膜を形成する工程と、 前記電極膜をフォトリソグラフィー法によりくし歯状の
   表面電極を形成するように加工するパターンニング工程
   と、 前記パターニング工程後に、サーミスタウエハーの抵抗
   分布を測定する工程と、 前記サーミスタウエハー上において前記パターニングさ
   れた電極膜表面電極に相当する部分の少なくとも一部を
   削除することにより修正し、個々のサーミスタ部分にお
   ける抵抗値を修正する工程と、 サーミスタウエハーの上面及び下面に絶縁層を形成する
   工程と、 前記サーミスタウエハーを分割してスティック状ウエハ
   ー分割体を得る工程と、 スティック状ウエハー分割体に薄膜形成法により外部電
   極膜を形成する工程と、 前記ウエハー分割体を個々のサーミスタに分割する工程
   とを備え、 前記抵抗値を修正する工程を、フォトリソグラフィーに
   より行なう ことを特徴とする、サーミスタの製造方法。
2. 【請求項２】 前記絶縁層の形成を、樹脂をスピンコー
   トすることにより行なう、請求項１に記載のサーミスタ
   の製造方法。
3. 【請求項３】 前記スティック状ウエハー分割体への分
   割及び個々のサーミスタへの分割を、ウエハーもしくは
   スティック状ウエハー分割体表面にスクライブにより傷
   を形成し、該傷に沿って厚み方向に応力を加えることに
   より行なう、請求項１または２に記載のサーミスタの製
   造方法。
4. 【請求項４】 前記外部電極の形成を、スパッタ、蒸着
   または電気メッキにより行なう、請求項１〜３の何れか
   に記載のサーミスタの製造方法。