JP3381230B2 - Discrete system simulator and discrete system simulation method - Google Patents
Discrete system simulator and discrete system simulation methodInfo
- Publication number
- JP3381230B2 JP3381230B2 JP29148196A JP29148196A JP3381230B2 JP 3381230 B2 JP3381230 B2 JP 3381230B2 JP 29148196 A JP29148196 A JP 29148196A JP 29148196 A JP29148196 A JP 29148196A JP 3381230 B2 JP3381230 B2 JP 3381230B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- event
- simulation
- real
- simulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、システムの設計、
試験調整、運転保守するに際し、システム状態をシミュ
レートする離散系シミュレータに関する。TECHNICAL FIELD The present invention relates to system design,
The present invention relates to a discrete system simulator that simulates a system state during test adjustment and operation / maintenance.
【0002】[0002]
【従来の技術】生産設備は、極めて多種多様であるた
め、これをモデル化することは困難であるが、物流のボ
トルネックの発見,リードタイム,在庫管理および稼働
率等についての簡単なシミュレーションすることは可能
である。2. Description of the Related Art It is difficult to model production equipment because it is extremely diverse, but it is possible to perform a simple simulation of discovery of a bottleneck in distribution, lead time, inventory control, operation rate, etc. It is possible.
【0003】そして、このような物流のボトルネックの
発見,リードタイム等の簡単なシミュレーションを行う
装置として、従来から離散系シミュレータが、広く使用
されている。A discrete system simulator has heretofore been widely used as a device for finding such a bottleneck in physical distribution and performing a simple simulation of the lead time.
【0004】この従来の離散系シミュレータは、図9に
示すように、生起予定のイベントを生起時刻順に並べた
イベントリストを格納するイベントリスト格納メモリ5
1と、イベントが生起したときの処理ルールを記述した
イベント処理ルーチンを格納するイベント処理ルーチン
メモリ52と、イベントの状態、すなわち動作の完了や
状態を示す変数を格納する状態変数格納メモリ53と、
イベント処理を実行するイベント処理部54とから構成
されている。In this conventional discrete system simulator, as shown in FIG. 9, an event list storage memory 5 for storing an event list in which events scheduled to occur are arranged in order of occurrence time.
1, an event processing routine memory 52 that stores an event processing routine that describes a processing rule when an event occurs, a state variable storage memory 53 that stores a state of the event, that is, a variable indicating the completion or state of the operation,
The event processing unit 54 executes event processing.
【0005】ここで、この従来の離散系シミュレータの
処理動作を、図10のフローチャートを参照して説明す
る。Now, the processing operation of this conventional discrete system simulator will be described with reference to the flowchart of FIG.
【0006】この従来の離散系シミュレータは、はじめ
に、イベント処理部54が、イベント処理を実行するた
めに、イベントリスト格納メモリ51をクリアし、ま
た、状態変数格納メモリ53に格納されている状態変数
を初期設定する(ステップ510)。In this conventional discrete system simulator, first, the event processing unit 54 clears the event list storage memory 51 in order to execute the event processing, and the state variables stored in the state variable storage memory 53. Is initialized (step 510).
【0007】その後、イベント処理部54は、イベント
処理ルーチンメモリに格納されている処理ルーチンおよ
び図示しない処理プログラムを参照して、起動すべきイ
ベントが有るか否かを判断し(ステップ520)、その
結果、起動すべきイベントが存在しない場合には(ステ
ップ520;N)、処理を終了する一方、起動すべきイ
ベントが存在する場合には(ステップ520;Y)、最
新イベントに対して起動をかける(ステップ530)。After that, the event processing section 54 refers to the processing routine and the processing program (not shown) stored in the event processing routine memory to judge whether or not there is an event to be activated (step 520). As a result, if there is no event to be activated (step 520; N), the process is terminated, while if there is an event to be activated (step 520; Y), the latest event is activated. (Step 530).
【0008】次に、イベント処理部54は、後述するシ
ミュレーション修正信号を受けた場合には、シミュレー
ション修正信号に基づき、シミュレーションクロックを
変更する(ステップ540)。Next, when the event processing section 54 receives a simulation correction signal described later, the event processing section 54 changes the simulation clock based on the simulation correction signal (step 540).
【0009】ここで、シミュレーション修正信号とは、
起動をかけられたイベントの処理内容を、処理プログラ
ムまたは作業者が判断し、その結果、その処理に時間が
かかると判断された場合には、出力するシミュレーショ
ンクロックを変更させるための信号である。Here, the simulation correction signal is
This is a signal for changing the simulation clock to be output when the processing program or the operator judges the processing content of the activated event and, as a result, it is determined that the processing takes time.
【0010】イベント処理部54は、必要があればシミ
ュレーションクロックを変更した後、イベントを実行す
る(ステップ550)。The event processing unit 54 executes the event after changing the simulation clock if necessary (step 550).
【0011】すなわち、イベント処理部54は、イベン
ト処理ルーチンメモリ52に格納されているルーチンに
基づき、所定の処理を実行し、その後、このイベントに
対応する状態変数を”処理完了”状態に変更し、さら
に、新しいイベントを形成する。That is, the event processing section 54 executes a predetermined processing based on the routine stored in the event processing routine memory 52, and thereafter changes the state variable corresponding to this event to the "processing completed" state. , And even form new events.
【0012】続いて、イベント処理部54は、次のイベ
ントを処理するための情報とするため、形成した新しい
イベントをイベント格納メモリ51に登録し(ステップ
560)、処理をステップ520に戻し、上述したと同
様な処理を実行する。Subsequently, the event processing unit 54 registers the formed new event in the event storage memory 51 (step 560) in order to use it as information for processing the next event, and returns the process to step 520, The same processing as that performed is executed.
【0013】つまり、従来の離散系シミュレータは、例
えば加工対象であるワークが場所的、形態的変化を受け
る時点をイベント(事象)とみなし、複数のワークが引
き起こすイベントを生起時刻順に離散的に追跡するよう
になっているとともに、イベントが生起されるとシミュ
レーションクロックがその時刻まで進むようになってい
る。That is, in the conventional discrete system simulator, for example, a time point at which a workpiece to be machined undergoes a positional or morphological change is regarded as an event, and the events caused by a plurality of workpieces are discretely traced in the order of occurrence time. In addition, the simulation clock advances to that time when an event occurs.
【0014】その際、イベント処理ルーチンのルールに
従って新しく生起するイベントの種類と生起時刻が決定
され、イベントリストに登録されるようになっている。At this time, the type and time of occurrence of an event that newly occurs are determined according to the rules of the event processing routine and registered in the event list.
【0015】[0015]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の離散系シミュレータでは、シミュレーション
クロックは連続しておらず、しかも、PLC等のコント
ローラの実時間クロックとも異なるものであるので、こ
の離散系シミュレータを導入したシステムが、複数のク
ロックを有するシステムとなり、イベント管理が困難に
なり、実用的でないという問題点があった。However, in such a conventional discrete system simulator, the simulation clock is not continuous and is different from the real time clock of the controller such as PLC. The system with the simulator installed has a plurality of clocks, making event management difficult and impractical.
【0016】例えば、PLC(プログラマブルコントロ
ーラ)等のコントローラ設計時に、実機のPLCとこの
従来の離散系シミュレータを混在して使用させる場合に
は、複数のクロックを有するシステムになってしまう。For example, when designing a controller such as a PLC (programmable controller) and the actual PLC and the conventional discrete simulator are used together, a system having a plurality of clocks results.
【0017】また、PLCプログラム設計においては、
I/OのON/OFFを所望のタイミングで制御するこ
とが全処理中90%以上を占めるが、このプログラムの
調整を離散系シミュレータで行うことは、クロックの相
違により、PLCが実行する処理タイミングと異なり、
このため、実施の稼働状況を再現し得ず、実施に供する
ことが困難であるという問題点があった。In the PLC program design,
Controlling I / O ON / OFF at a desired timing occupies 90% or more of the entire processing, but adjusting the program with a discrete system simulator requires processing timing executed by the PLC due to clock differences. Unlike
Therefore, there is a problem that it is difficult to reproduce the operation status of the implementation and it is difficult to put it into practice.
【0018】そこで、本発明は上述の問題点に鑑み、ク
ロックが異なるとPLC等のコントローラと併用した場
合においても、生起するイベントの管理を容易にした離
散系シミュレータを提供することを目的とする。In view of the above problems, it is an object of the present invention to provide a discrete system simulator that facilitates the management of events that occur even when used with a controller such as a PLC when the clocks are different. .
【0019】[0019]
【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明は、システムの設計、試験調整、運
転保守するに際し、システム状態をシミュレートするも
のであって、プログラマブルコントローラ等と併用して
使用できる離散系シミュレータにおいて、上記離散系シ
ミュレータは、イベント処理ルーチン群を格納するイベ
ント処理ルーチンメモリと、プログラマブルコントロー
ラ制御プログラムを格納するプログラマブルコントロー
ラ制御プログラムメモリと、イベント処理を実行するイ
ベント処理部と、イベントの動作状態を示す状態変数を
格納する状態変数格納メモリと、を有し、シミュレーシ
ョンクロックがイベント起動時間に達すると、上記イベ
ント処理部が、上記イベント処理ルーチンメモリ内の上
記処理ルーチンに基づき、イベントの処理を実行すると
ともに、上記状態変数格納メモリ内の処理されたイベン
トに対応する状態変数を変更する上記離散系シミュレー
タであって、上記プログラマブルコントローラの実時間
クロックと同期をとりながらシミュレーションクロック
を出力することを特徴とする。In order to achieve the above object, the invention of claim 1 simulates a system state when designing, testing and adjusting, and operating and maintaining the system, and includes a programmable controller and the like. In the discrete system simulator that can be used together ,
The emulator is an event that stores a group of event processing routines.
Module processing routine memory and programmable controller
A programmable controller that stores the control program
Control program memory and event processing
The vent processing part and the state variable showing the operating state of the event
A state variable storage memory for storing the
When the event clock reaches the event start time,
The event processing unit is located above the event processing routine memory.
When the event processing is executed based on the processing routine
Both the processed events in the above state variable storage memory
Discrete system simulation that changes the state variable corresponding to
The simulation clock is output in synchronization with the real-time clock of the programmable controller.
【0020】請求項2の発明は、システムの設計、試験
調整、運転保守するに際し、システムをシミュレートす
る離散系シミュレータにおいて、シミュレーションクロ
ックを検出するクロック検出手段と、プログラマブルコ
ントローラ等が出力した実時間クロックを検出する実時
間クロック検出手段と、上記実時間クロック検出手段が
検知した上記実時間クロックと、クロック検出手段が検
知したシミュレーションクロックとの差を検出するクロ
ック差検出手段と、このクロック差検出手段で検出され
た上記実時間クロックと上記シミュレーションクロック
との差が一定時間以下であった場合、スタートストップ
信号を形成し、このスタートストップ信号の立ち下がる
箇所においてシミュレーションクロックの出力をするこ
とによってシミュレーションクロックの出力を実時間ク
ロックとそろえるクロック調整手段とを具備することを
特徴とする。According to a second aspect of the present invention, in a discrete system simulator for simulating the system when designing, test adjusting, and operating and maintaining the system, a clock detecting means for detecting a simulation clock, a programmable controller, etc. A real time clock detecting means for detecting a real time clock output by the clock detecting means, and a clock difference detecting means for detecting a difference between the real time clock detected by the real time clock detecting means and the simulation clock detected by the clock detecting means. , If the difference between the real-time clock detected by the clock difference detection means and the simulation clock is less than a certain time, start / stop
Form a signal and the falling of this start-stop signal
Child the output of the simulation clock in place
Simulate the output of the simulation clock with
It is characterized by comprising a clock adjusting means for aligning with the lock .
【0021】請求項3の発明は、システムの設計、試験
調整、運転保守するに際し、システム状態をシミュレー
トするものであって、プログラマブルコントローラ等と
併用して使用できる離散系シミュレータにおいて、シミ
ュレーションクロックがイベント起動時間に達すると、
イベントに対する処理ルーチンに基づき、イベントの処
理を実行するステップと、処理されたイベントに対応す
る状態変数を変更するステップと、新しいイベントを形
成するステップと、を有し、上記プログラマブルコント
ローラの実時間クロックと同期をとりながらシミュレー
ションクロックを出力することを特徴とする。 The invention of claim 3 is to design and test a system.
Simulates system status during adjustment and maintenance
And the programmable controller, etc.
In a discrete system simulator that can be used together,
When the oscillation clock reaches the event start time,
Event processing based on the processing routine for the event
The steps that perform
Change the state variables that
And the programmable controller
Simulates in sync with Laura's real-time clock
It is characterized by outputting an option clock.
【0022】請求項4の発明は、システムの設計、試験
調整、運転保守するに際し、システムをシミュレートす
る離散系シミュレート方法において、シミュレーション
クロックを検出するクロック検出ステップと、プログラ
マブルコントローラ等が出力した実時間クロックを検出
する実時間クロック検出ステップと、上記実時間クロッ
ク検出手段が検知した上記実時間クロックと、クロック
検出手段が検知したシミュレーションクロックとの差を
検出するクロック差検出ステップと、このクロック差検
出手段で検出された上記実時間クロックと上記シミュレ
ーションクロックとの差が一定時間以下であった場合、
スタートストップ信号を形成し、このスタートストップ
信号の立ち下がる箇所においてシミュレーションクロッ
クの出力をすることによってシミュレーションクロック
の出力を実時間クロックとそろえるクロック調整ステッ
プと、を具備することを特徴とする。 According to a fourth aspect of the invention, the system design and test are performed.
Simulate the system for adjustment and maintenance
In the discrete system simulation method
A clock detection step to detect the clock and a program
Detects the real-time clock output by the Mable controller etc.
Real-time clock detection step and the real-time clock
The real-time clock detected by the clock detection means and the clock
The difference from the simulation clock detected by the detection means
The clock difference detection step to detect and this clock difference detection
The real-time clock detected by the output means and the simulator.
If the difference from the operation clock is less than a certain time,
Forming a start-stop signal, this start-stop
At the point where the signal falls, the simulation clock
Simulation clock by outputting the clock
Clock adjustment step to align the output of
Is provided.
【0023】本発明によれば、プログラマブルコントロ
ーラ等の実時間クロックと同期をとりながらシミュレー
ションクロックを出力すため、シミュレーションクロッ
ク間隔とプログラムコントローラ等のクロック時間間隔
とが等しくなる。According to the present invention, since the simulation clock is output while synchronizing with the real-time clock of the programmable controller or the like, the simulation clock interval and the clock time interval of the program controller or the like become equal.
【0024】特に、シュミレーションクロックが実時間
クロックより長い場合には、シミュレーション処理を停
止する。In particular, when the simulation clock is longer than the real time clock, the simulation process is stopped.
【0025】さらに、共有メモリが、システムを構成す
る外部機器のI/O情報を、プログラマブルコントロー
ラ等と共有するため、シミュレータと実機を混在させて
試験運転することができるようになる。Further, since the shared memory shares the I / O information of the external equipment constituting the system with the programmable controller etc., the simulator and the actual machine can be mixed for the test operation.
【0026】[0026]
【発明の実施の形態】以下、本発明に係る離散系シミュ
レータの実施形態を図面を参照して説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a discrete system simulator according to the present invention will be described below with reference to the drawings.
【0027】図1は本発明に係る離散系シミュレータの
一実施形態の構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of an embodiment of a discrete system simulator according to the present invention.
【0028】この実施形態の離散系シミュレータは、イ
ベントリストを格納するRAM等でなるイベントリスト
格納メモリ11と、イベント処理ルーチン群を格納する
ROM等でなるイベント処理ルーチンメモリ12と、イ
ベントの動作状態を示す状態変数を格納するRAM等で
なる状態変数格納メモリ13と、実機システムを制御す
るPLC制御プログラムを格納するPLC制御プログラ
ムメモリ14と、イベント処理を実行するイベント処理
部15と、イベント処理部15のイベントルーチンの読
出しを制御するスタートストップ信号を形成し出力する
スタートストップ制御部16と、イベント処理部15か
らイベントを生起したことを示すシミュレーションクロ
ックを検知するシミュレーションクロック検出部17
と、PLC30の実時間クロックを検出する実時間クロ
ック検出部18と、後述するクロック比較算出部19
と、I/O情報を格納する共有メモリ20とを備えて構
成されている。The discrete system simulator of this embodiment includes an event list storage memory 11 including a RAM for storing an event list, an event processing routine memory 12 including a ROM for storing a group of event processing routines, and an operation state of an event. , A state variable storage memory 13 such as a RAM storing state variables, a PLC control program memory 14 storing a PLC control program for controlling an actual system, an event processing section 15 for executing event processing, and an event processing section. A start / stop control unit 16 that forms and outputs a start / stop signal that controls the reading of the event routine 15 and a simulation clock detection unit 17 that detects a simulation clock indicating that an event has occurred from the event processing unit 15.
, A real-time clock detection unit 18 for detecting the real-time clock of the PLC 30, and a clock comparison calculation unit 19 described later.
And a shared memory 20 for storing I / O information.
【0029】クロック比較算出部19は、シミュレーシ
ョンクロック検出部17からのシミュレーションクロッ
クと,実時間クロック検出部18からの実時間クロック
と差を算出するように構成されている。The clock comparison / calculation unit 19 is configured to calculate the difference between the simulation clock from the simulation clock detection unit 17 and the real-time clock from the real-time clock detection unit 18.
【0030】共有メモリ20は、システムを構成する外
部機器のI/O情報を格納するもので、この実施形態の
離散系シミュレータとPLC30とが同時にアクセスし
た場合には、いずれか一方のみを先に受け付けるように
なっている。The shared memory 20 stores the I / O information of the external devices that make up the system. When the discrete system simulator and the PLC 30 of this embodiment access at the same time, only one of them will be processed first. It is designed to accept.
【0031】そして、共有メモリ20は、図2に示すよ
うに、PLC30のみ更新可能とする範囲Aと、シミュ
レータ自身のみが更新可能な範囲Bとで構成されてい
る。As shown in FIG. 2, the shared memory 20 is composed of a range A in which only the PLC 30 can be updated and a range B in which only the simulator itself can be updated.
【0032】共有メモリ20がこのような構成になって
いるので、図3に示すように、PLC30からのI/O
情報aは、上記範囲Aに書き込まれ、また、シミュレー
タがこのI/O情報”a”を読出したのちの新たなI/
O情報”b”は、上記範囲Bに書き込まれる。Since the shared memory 20 has such a structure, as shown in FIG.
The information a is written in the above range A, and new I / O after the simulator reads this I / O information "a"
The O information "b" is written in the range B.
【0033】従って、シミュレータとPLC30とがシ
ステム上に並存使用されていても、PLC30からのI
/O情報がシミュレータにより変更されず、また、PL
C30にとって不要であるがシミュレータ自身にとって
必要となる情報(I/O情報を含む)もPLC30によ
り変更されるないため、システムの異常処理が発生する
ことがない。Therefore, even if the simulator and the PLC 30 are used together on the system, the I from the PLC 30 is used.
/ O information is not changed by the simulator, and PL
Information that is unnecessary for the C30 but is necessary for the simulator itself (including I / O information) is not changed by the PLC 30, so that no abnormal processing of the system occurs.
【0034】ここで、この実施形態の離散系シミュレー
タが処理するクロックタイミングの調整内容について、
図4のタイミングチャートを参照して説明する。Here, regarding the adjustment contents of the clock timing processed by the discrete system simulator of this embodiment,
This will be described with reference to the timing chart of FIG.
【0035】ここで、PLC30は、所定の1スキャン
タイムで外部機器を制御しているが、この1スキャンタ
イムを、図4(a)に示すように、1単位時間とする。Here, the PLC 30 controls the external device in a predetermined one scan time, and this one scan time is set to one unit time as shown in FIG. 4 (a).
【0036】この実施形態の離散系シミュレータは、P
LCとの同期がないときには、イベントの生起が実時間
と無関係であるから、図4(b)に示すように、起動を
かけられたイベントの内容に応じてシミュレーションク
ロックが非間隔に発生するようになる。The discrete system simulator of this embodiment has a P
When there is no synchronization with the LC, the occurrence of the event has nothing to do with the real time. Therefore, as shown in FIG. 4B, the simulation clock is generated at non-intervals according to the content of the activated event. become.
【0037】そこで、スタートストップ制御部15が、
クロック比較検査部18から受けた実時間クロックとシ
ミュレーションクロックとの比較差に基づき、図4
(c)に示すように、実時間クロックを1単位時間進め
たところ(次の実時間クロック)で、スタートストップ
信号を立ち上げ、所定パルス幅のこの信号が立ち下がる
箇所において、図4(d)に示すように、シミュレーシ
ョンクロックを出力するようになっている。Therefore, the start / stop control unit 15
Based on the comparison difference between the real-time clock and the simulation clock received from the clock comparison / inspection unit 18, FIG.
As shown in (c), when the real-time clock is advanced by one unit time (next real-time clock), the start / stop signal is raised, and at the place where this signal having a predetermined pulse width falls, FIG. ), The simulation clock is output.
【0038】つまり、シミュレーションクロックは、ス
タートストップ信号の同期に基づき出力し、PLCの実
時間クロックと対応するようになる。That is, the simulation clock is output on the basis of the synchronization of the start / stop signal and corresponds to the real time clock of the PLC.
【0039】なお、シミュレーションクロックが実時間
クロックに一定以上送れた場合には、I/Oの情報の整
合性が失われるので、クロック比較検出部は例外処理と
してシミュレーション自体を停止し、再度、初期値から
実行をやり直すようになっている。If the simulation clock is sent to the real-time clock for a certain amount or more, the consistency of the I / O information is lost, so the clock comparison / detection unit stops the simulation itself as an exception process and restarts again. The execution is restarted from the value.
【0040】次に、この実施形態の離散系シミュレータ
の動作を、図5および図6のフローチャートを参照して
説明する。Next, the operation of the discrete system simulator of this embodiment will be described with reference to the flowcharts of FIGS.
【0041】この実施形態の離散系シミュレータは、は
じめに、イベント処理部15が、イベント処理を実行す
るために、状態変数格納メモリ13に格納されている状
態変数を初期設定する(ステップ110)。In the discrete system simulator of this embodiment, first, the event processing section 15 initializes the state variables stored in the state variable storage memory 13 in order to execute the event processing (step 110).
【0042】その後、イベント処理部15は、シミュレ
ーションクロックがイベント起動時間に達したか否かを
判断する(ステップ120)。After that, the event processing section 15 judges whether or not the simulation clock has reached the event activation time (step 120).
【0043】イベント処理部15は、シミュレーション
クロックがイベント起動時間に達しないと判断した場合
には(ステップ120;N)、イベント起動時間に達す
るまでこの処理を繰り返す一方、シミュレーションクロ
ックがイベント起動時間に達したと判断した場合には
(ステップ120;Y)、イベント処理ルーチンメモリ
12に格納されている処理ルーチンおよびPLC制御プ
ログラムメモリに格納されているPLC制御プログラム
を参照して、起動すべきイベントが有るか否かを判断す
る(ステップ130)。When the event processing unit 15 determines that the simulation clock does not reach the event activation time (step 120; N), this processing is repeated until the event activation time is reached, while the simulation clock reaches the event activation time. If it is determined that the event has been reached (step 120; Y), the processing routine stored in the event processing routine memory 12 and the PLC control program stored in the PLC control program memory are referred to and the event to be activated is determined. It is determined whether or not there is (step 130).
【0044】その結果、イベント処理部15は、起動す
べきイベントが存在しないと判断した場には(ステップ
130;N)、処理を終了する一方、起動すべきイベン
トが存在する場合には(ステップ130;Y)、最新イ
ベントに対して起動をかける(ステップ140)。As a result, if the event processing unit 15 determines that there is no event to be activated (step 130; N), the process is terminated, while if there is an event to be activated (step 130), the process is terminated. 130; Y), and activates the latest event (step 140).
【0045】その後、この実施形態の離散系シミュレー
タは、後述するスタートストップ信号形成処理を実行す
る(ステップ150)。After that, the discrete system simulator of this embodiment executes a start / stop signal forming process described later (step 150).
【0046】スタートストップ信号形成処理を終了する
と、この実施形態の離散系シミュレータのイベント処理
部15は、スタートストップ信号形成処理において、例
外処理、すなわちシミュレーションを停止する必要があ
るか否か判断する(ステップ160)。When the start / stop signal forming process is completed, the event processing unit 15 of the discrete system simulator of this embodiment determines whether or not the exception process, that is, the simulation needs to be stopped in the start / stop signal forming process ( Step 160).
【0047】イベント処理部15は、例外処理が必要で
あると判断した場合には(ステップ;Y)、シミュレー
ションを停止して処理を終了する一方、例外処理が必要
でないと判断した場合には(ステップ160;N)、ス
タートストップ信号が立ち下がったか否かを判断する
(ステップ170)。When the event processing unit 15 determines that the exceptional processing is necessary (step; Y), it stops the simulation and ends the processing, while when it determines that the exceptional processing is not necessary ( Step 160; N), it is judged whether or not the start / stop signal has fallen (step 170).
【0048】イベント処理部15は、スタートストップ
信号が立ち下がっていないと判断した場合には(ステッ
プ170;N)、スタートストップ信号が立ち下がるま
で同様な処理を繰り返す一方、スタートストップ信号が
立ち下がっていると判断した場合には(ステップ17
0;Y)、イベントロジックを実行する(ステップ18
0)。When the event processing unit 15 determines that the start / stop signal has not fallen (step 170; N), the same processing is repeated until the start / stop signal falls, while the start / stop signal falls. If it is determined that there is (Step 17
0; Y), execute event logic (step 18)
0).
【0049】すなわち、イベント処理部15は、イベン
ト処理ルーチンメモリ12に格納されているルーチンに
基づき、所定の処理を実行し、その後、状態変数格納メ
モリ13に格納されているこのイベントに対応する状態
変数を”処理完了”状態に変更し、さらに、新しいイベ
ントを形成する。That is, the event processing unit 15 executes a predetermined process based on the routine stored in the event processing routine memory 12, and then stores the state corresponding to this event stored in the state variable storage memory 13. Change the variable to the "completed" state and create a new event.
【0050】続いて、イベント処理部15は、次のイベ
ントを処理するための情報とするため、形成した新しい
イベントをイベント格納メモリ11に登録し(ステップ
190)、処理をステップ130に戻し、上述したと同
様な処理を実行する。Subsequently, the event processing unit 15 registers the new event that has been formed in the event storage memory 11 in order to use it as information for processing the next event (step 190), and returns the processing to step 130 to perform the above-mentioned processing. The same processing as that performed is executed.
【0051】ここで、ステップ150のスタートストッ
プ信号の形成処理について説明する。Here, the process of forming the start / stop signal in step 150 will be described.
【0052】シミュレーションクロックを出力したこと
を知らせる信号をイベント処理部15から得て、シミュ
レーションクロック検出部17は、シミュレーションク
ロックが発生したことを検知し(ステップ151)、そ
の旨をクロック比較器検出部19に出力する。The signal notifying that the simulation clock has been output is obtained from the event processing section 15, and the simulation clock detection section 17 detects that the simulation clock has been generated (step 151). It outputs to 19.
【0053】次に、実時間クロックを出力したことを知
らせる信号をPLC30から得て、実時間クロック検出
部18は、実時間クロックが発生したことを検知する
(ステップ152)、その旨をクロック比較器検出部1
9に出力する。Next, the signal notifying that the real-time clock has been output is obtained from the PLC 30, and the real-time clock detecting section 18 detects that the real-time clock has been generated (step 152), and a clock comparison to that effect is made. Detector 1
Output to 9.
【0054】クロック比較検出部19は、シミュレーシ
ョンクロック検出部17が検出したシミュレーションク
ロック時間と、実時間クロック検出部18が検出した実
時間クロック時間とを比較し、比較差を検出する(ステ
ップ153)。The clock comparison / detection unit 19 compares the simulation clock time detected by the simulation clock detection unit 17 with the real-time clock time detected by the real-time clock detection unit 18, and detects a comparison difference (step 153). .
【0055】クロック比較検出部19は、シミュレーシ
ョンクロックが実時間クロックに一定時間以上遅れたか
否かを判断し(ステップ154)、その結果、シミュレ
ーションクロックが実時間クロックに一定時間以上遅れ
たと判断した場合には(ステップ154;Y)、例外処
理、すなわちシミュレーションを停止し(ステップ15
6)、タートストップ信号の形成処理を終了する一方、
シミュレーションクロックが実時間クロックに一定時間
以上遅れなかったと判断した場合には(ステップ15
4;N)、さらに、実時間クロックの1単位時間経過し
たか否かを判断する(ステップ155)。The clock comparison / detection unit 19 judges whether or not the simulation clock is delayed from the real-time clock by a fixed time or more (step 154). As a result, if the simulation clock is delayed from the real-time clock by a fixed time or more. (Step 154; Y), the exception processing, that is, the simulation is stopped (step 15
6), while ending the formation process of the start stop signal,
If it is determined that the simulation clock has not delayed the real-time clock by more than a fixed time (step 15).
4; N), and it is further determined whether or not one unit time of the real time clock has elapsed (step 155).
【0056】クロック比較検出部19は、実時間クロッ
クの1単位時間経過していないと判断した場合には(ス
テップ155;N)、1単位時間経過するまで待つ一
方、実時間クロックの1単位時間経過していると判断し
た場合には(ステップ155;Y)、その旨をスタート
ストップ制御部16に出力する。When the clock comparison / detection unit 19 determines that one unit time of the real time clock has not elapsed (step 155; N), it waits until one unit time elapses, while one unit time of the real time clock When it is determined that the time has elapsed (step 155; Y), the fact is output to the start / stop control unit 16.
【0057】スタートストップ制御部16は、スタート
ストップ信号を形成し、イベント処理部15に出力し
(ステップ157)、スタートストップ信号形成処理を
終了する。The start / stop control unit 16 forms a start / stop signal and outputs it to the event processing unit 15 (step 157), and ends the start / stop signal forming process.
【0058】続いて、この実施形態の離散系シミュレー
タの使用態様を説明する。Next, the usage of the discrete system simulator of this embodiment will be described.
【0059】<第1の使用態様>この使用態様の離散系
シミュレータは、コントローラとしてPLCプログラム
を設計する際に使用される場合の使用態様である。<First Usage Mode> The discrete system simulator of this usage mode is a usage mode when used as a controller when designing a PLC program.
【0060】通常、設計されたPLCプログラムは、情
報形式を変換したうえ、実機にダウンロードされる。こ
の場合、実機がない時点でプログラムの設計をする。Usually, the designed PLC program is converted into the information format and then downloaded to the actual machine. In this case, the program is designed when there is no actual machine.
【0061】本実施形態の離散系シミュレータでは、P
LCのI/Oをシーケンス制御することで、全体が制御
されるようになっている。In the discrete system simulator of this embodiment, P
By controlling the I / O of the LC in sequence, the whole is controlled.
【0062】因みに、図7は設計する制御系の構成を示
しており、図8はシミュレータ上に定義したI/O情報
テーブルを示している。このI/O情報テーブルには実
機のI/O情報を有するものである。Incidentally, FIG. 7 shows the configuration of the control system to be designed, and FIG. 8 shows the I / O information table defined on the simulator. This I / O information table has I / O information of the actual machine.
【0063】ここで、各設備のロボット(RO)やリニ
アアクチェータ(LA)等は、シミュレータ上にシミュ
レータモデルとして状態変数に定義される。これらの動
作は、制御対象動作記述としてイベント処理ルーチンに
ルールないしプログラムロジックとして記述されてい
る。Here, the robot (RO) and linear actuator (LA) of each equipment are defined as state variables as simulator models on the simulator. These operations are described as rules or program logic in the event processing routine as a control target operation description.
【0064】共有メモリ20として、排他的制御を持つ
UNIXファイルが使用されている。この場合、I/O
の1ビット分の情報が1つのUNIXファイルに格納さ
れている。As the shared memory 20, a UNIX file having exclusive control is used. In this case, I / O
1-bit information is stored in one UNIX file.
【0065】イベント処理ルーチンは、I/O情報の入
ったUNIXファイルをアクセスするようになってい
る。そのアクセス速度は実時間でのPLCの内部クロッ
クと比較して十分な速度をもつものとする。The event processing routine is designed to access a UNIX file containing I / O information. It is assumed that the access speed is sufficient compared with the internal clock of the PLC in real time.
【0066】そして、これらをアクセスするPLC制御
プログラムも、イベント処理ルーチンとして記述するよ
うにされている。The PLC control program for accessing these is also described as an event processing routine.
【0067】なお、PLC制御プログラムの形式を、実
機のPLCで実行できる形式に変換できるコンパイラを
用意し、コンパイルすることで、PLC上で実行できる
形式のPLC制御プログラムが得られるようになってい
る。It should be noted that by preparing and compiling a compiler capable of converting the format of the PLC control program into a format that can be executed by the actual PLC, a PLC control program of a format that can be executed on the PLC can be obtained. .
【0068】また、内蔵するPLC制御プログラムを使
わず、直接実機PLC側で実行できる形式のPLC制御
プログラムを作成することも同様の手順で可能である。
この場合は、共有メモリは、2ポートRAMチップなど
の排他的制御機構をもつアクセス速度の早いメモリによ
って構成される。It is also possible to create a PLC control program of a type that can be directly executed on the actual PLC side without using the built-in PLC control program, by the same procedure.
In this case, the shared memory is constituted by a memory having an exclusive control mechanism such as a 2-port RAM chip and a high access speed.
【0069】クロック比較検出によるシミュレーション
クロックと実時間クロックの同期によって、PLC上の
プログラムによって、シミュレータ上の制御対象を動作
させることが可能になる。By synchronizing the simulation clock and the real-time clock by the clock comparison and detection, it becomes possible to operate the controlled object on the simulator by the program on the PLC.
【0070】以上の手順で、実機がない段階でPLCで
実行可能なPLC制御プログラムをシミュレータ上で設
計できるようになる。With the above procedure, a PLC control program that can be executed by the PLC can be designed on the simulator without the actual machine.
【0071】<第2の使用態様>この使用形態の離散系
シミュレータは、混在運転によって調整試験の効率を上
げる場合の使用態様である。<Second Usage Mode> The discrete system simulator of this usage mode is a usage mode in the case of improving the efficiency of the adjustment test by the mixed operation.
【0072】はじめに、離散系シミュレータ上に制御す
る対象をモデル化する。これを実機PLCから制御し、
調整試験を行う。この場合は、調整試験時に一部の実機
がそろわない場合に有効である。First, the object to be controlled is modeled on the discrete system simulator. This is controlled from the actual PLC,
Perform an adjustment test. This is effective when some of the actual equipment are not available during the adjustment test.
【0073】本実施形態の離散系シミュレータでは、P
LCのI/Oをシーケンス制御することで、全体の制御
がなされる。In the discrete system simulator of this embodiment, P
The overall control is performed by controlling the I / O of the LC in sequence.
【0074】各設備のロボットやリニアアクチエータ等
は、シミュレータ上にシミュレータモデルとして状態変
数に定義され、これらの動作は、制御対象動作記述とし
てイベント処理ルーチンにルールないしプログラムロジ
ックとして記述されている。The robots, linear actuators, etc. of each equipment are defined as state variables in the simulator as simulator models, and these operations are described as rules or program logic in the event processing routine as controlled object operation description.
【0075】共有メモリは2ポートRAMチップなどの
排他的制御機構をもつメモリによって構成される。これ
はシミュレータと実機の同時には書込み、読込みができ
ないメモリである。The shared memory is composed of a memory having an exclusive control mechanism such as a 2-port RAM chip. This is a memory that cannot be written to or read from the simulator and the actual machine at the same time.
【0076】この場合は、PLC側にあるPLC制御プ
ログラムの調整試験を必要とする。なお、PLCでは、
ロボットは接続されているが、他の機器は接続されてい
ないとする。他の機器は、シミュレータ上のモデルをク
ロック比較検出部の働きによって、実時間クロックにシ
ミュレーションクロックを同期させ、シミュレータモデ
ルの仮想機器と実機の間で共有メモリを用いて正確なI
/O情報の受渡しが可能となるようになっている。In this case, an adjustment test of the PLC control program on the PLC side is required. In PLC,
The robot is connected, but no other device is connected. The other device synchronizes the model on the simulator with the simulation clock to the real-time clock by the function of the clock comparison and detection unit, and uses the shared memory between the virtual device of the simulator model and the actual device to perform accurate I / O.
/ O information can be delivered and received.
【0077】加工物が搬入され、リニアアクチエータ起
動され動作完了までシミュレータが走査し、ロボット起
動から動作完了まで実機が動作し、加工機またはシミュ
レータが走査するといった流れでプログラムが正常か否
かを、動作を見ながら確かめることができる。The workpiece is carried in, the linear actuator is activated, the simulator scans until the operation is completed, the actual machine operates from the robot startup to the operation completion, and the processing machine or the simulator scans to determine whether the program is normal or not. , You can check while watching the operation.
【0078】また、シミュレータは実時間に同期されて
いるので、正しいタイミングの計測ができる。Since the simulator is synchronized in real time, it is possible to measure the correct timing.
【0079】この状態変数の変化は、シミュレータの出
力としてアニメーション表示で表せることができるの
で、調整試験をするのに、実機をあたかも見ながらして
いるように行え、十分な試験の効果を果たす役割をなす
ものである。このような混在運転によって調整試験の効
率を上げることが可能となる。Since the change of the state variable can be displayed as an output of the simulator by an animation display, the adjustment test can be carried out as if the operator were looking at the actual machine, and a sufficient effect of the test can be obtained. It is what makes up. By such mixed operation, the efficiency of the adjustment test can be improved.
【0080】[0080]
【発明の効果】以上請求項1,2の発明にれば、プログ
ラマブルコントローラ等の実時間クロックと同期をとり
ながらシミュレーションクロックを出力すため、シミュ
レーションクロック時間間隔がプログラムコントローラ
等のクロック時間間隔と等しなる。このため、以下のよ
うな効果が得られる。According to the present invention, the simulation clock is output in synchronization with the real-time clock of the programmable controller, so that the simulation clock time interval is equal to the clock time interval of the program controller etc. It becomes flexible. Therefore, the following effects can be obtained.
【0081】離散系シミュレータのみを用いて実機同
様に稼働するコントロールプログラムの設計ができる。
実機用のテストにシミュレータ上の制御対象モデルが
利用することができ、従来より精度がよいばかりでな
く、効率もよく調整することができる。
実機の一部をシミュレータで代用してプログラムの調
整をすることができるため、実機がそろわなくても部分
的に調整試験することができるという効果が得られる。
シミュレータ上のコントローラプログラムを、その形
式を変更するたもがPLC等のコントローラ上に同様に
動作得るので、プログラムダウンロードが容易になり、
設計および調整が効率よく行えるという効果が得られ
る。
実機からのイベントがシミュレータに取り込みやすく
なり、シミュレータモデルの変更や運転保守にシミュレ
ータを利用しやすくでいるという効果が得られる。It is possible to design a control program that operates like an actual machine using only a discrete system simulator. The controlled object model on the simulator can be used for the test for the actual machine, and not only the accuracy is better than before but also the efficiency can be adjusted efficiently. Since the simulator can be used as a substitute for a part of the actual machine to adjust the program, an effect that a partial adjustment test can be performed even if the actual machine is not available is obtained. Changing the format of the controller program on the simulator can also operate on a controller such as a PLC, so that the program can be downloaded easily.
The effect is that design and adjustment can be performed efficiently. The event from the actual machine can be easily captured in the simulator, and the effect that the simulator can be easily used for changing the simulator model and operation maintenance can be obtained.
【0082】請求項3記載の発明によれば、シュミレー
ションクロックが実時間クロックより長い場合には、シ
ミュレーション処理を停止するため、処理に役立たない
遅いイベント処理を速やかに排除できるという効果を得
ることができる。According to the third aspect of the present invention, when the simulation clock is longer than the real-time clock, the simulation process is stopped, so that it is possible to quickly eliminate the slow event process that is not useful for the process. it can.
【0083】請求項4記載の発明では、システムを構成
する外部機器のI/O情報を上記プログラマブルコント
ローラ等と共有する共有メモリを有するため、シミュレ
ータと実機を混在させて試験運転することができるとい
う効果が得られる。According to the invention described in claim 4, since the shared memory shares the I / O information of the external equipment constituting the system with the programmable controller or the like, the simulator and the actual machine can be mixed for the test operation. The effect is obtained.
【図1】本発明に係る離散系シミュレータの一実施形態
の構成を示すブロック図。FIG. 1 is a block diagram showing the configuration of an embodiment of a discrete system simulator according to the present invention.
【図2】図1中の共有メモリの構成を示すブロック図。FIG. 2 is a block diagram showing a configuration of a shared memory in FIG.
【図3】共有メモリに対するI/O情報の書込み処理に
ついての説明図。FIG. 3 is an explanatory diagram of a writing process of I / O information to a shared memory.
【図4】本実施形態に係る離散系シミュレータのシミュ
レーションクロックを出力タイミングを説明するタイミ
ングチャート。FIG. 4 is a timing chart explaining the output timing of the simulation clock of the discrete system simulator according to the present embodiment.
【図5】本実施形態に係る離散系シミュレータの動作を
示すフローチャート。FIG. 5 is a flowchart showing the operation of the discrete system simulator according to the present embodiment.
【図6】図3中のスタートストップ信号形成処理を示す
フローチャート。FIG. 6 is a flowchart showing a start / stop signal forming process in FIG.
【図7】この実施形態に係る離散系シミュレータの使用
形態の説明図。FIG. 7 is an explanatory diagram of a usage pattern of the discrete system simulator according to this embodiment.
【図8】この使用形態に係る離散系シミュレータ上に定
義したI/O情報テイブルの説明図。FIG. 8 is an explanatory diagram of an I / O information table defined on a discrete system simulator according to this usage pattern.
【図9】従来の離散系シミュレータの構成を示すブロッ
ク図。FIG. 9 is a block diagram showing the configuration of a conventional discrete system simulator.
【図10】従来の離散系シミュレータの動作を示すフロ
ーチャート。FIG. 10 is a flowchart showing the operation of a conventional discrete system simulator.
11 イベントリスト格納メモリ 12 イベント処理ルーチン格納メモリ 13 状態変数格納メモリ 14 PLC制御プログラムメモリ 15 イベント処理部 16 スターとストップ制御部 17 シミュレーションクロック検出部 18 実時間クロック検出部 19 クロック比較部 20 共有メモリ 30 プログラマブルコントローラ(PLC) 11 Event list storage memory 12 Event processing routine storage memory 13 State variable storage memory 14 PLC control program memory 15 Event processing section 16 star and stop control 17 Simulation clock detector 18 Real-time clock detector 19 Clock comparison section 20 shared memory 30 Programmable controller (PLC)
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−291156(JP,A) 特開 昭61−289403(JP,A) (58)調査した分野(Int.Cl.7,DB名) G05B 19/04 - 19/05 G05B 23/00 - 23/02 ─────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-63-291156 (JP, A) JP-A-61-289403 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G05B 19/04-19/05 G05B 23/00-23/02
Claims (4)
るに際し、システム状態をシミュレートするものであっ
て、プログラマブルコントローラ等と併用して使用でき
る離散系シミュレータにおいて、上記離散系シミュレータは、 イベント処理ルーチン群を格納するイベント処理ルーチ
ンメモリと、 プログラマブルコントローラ制御プログラムを格納する
プログラマブルコントローラ制御プログラムメモリと、 イベント処理を実行するイベント処理部と、 イベントの動作状態を示す状態変数を格納する状態変数
格納メモリと、 を有し、 シミュレーションクロックがイベント起動時間に達する
と、上記イベント処理部が、上記イベント処理ルーチン
メモリ内の上記処理ルーチンに基づき、イベントの処理
を実行するとともに、上記状態変数格納メモリ内の処理
されたイベントに対応する状態変数を変更する上記離散
系シミュレータであって、 上記プログラマブルコントローラの実時間クロックと同
期をとりながらシミュレーションクロックを出力するこ
とを特徴とする離散系シミュレータ。1. System design, test adjustment, operation and maintenance
It simulates the system state when
Used in combination with a programmable controller, etc.Can
RuIn a discrete system simulator,The discrete simulator is Event processing routine that stores a group of event processing routines
Memory, Stores the programmable controller control program
A programmable controller control program memory, An event processing unit that executes event processing, State variable that stores the state variable that indicates the operating state of the event
Storage memory, Have Simulation clock reaches event start time
And the event processing unit uses the event processing routine
Event processing based on the above processing routine in memory
And the processing in the above state variable storage memory
Discrete to change the state variable corresponding to the triggered event
System simulator, Same as the real-time clock of the programmable controller
The simulation clock should be output in a timely manner.
A discrete system simulator characterized by.
るに際し、システムをシミュレートする離散系シミュレ
ータにおいて、 シミュレーションクロックを検出するクロック検出手段
と、 プログラマブルコントローラ等が出力した実時間クロッ
クを検出する実時間クロック検出手段と、 上記実時間クロック検出手段が検知した上記実時間クロ
ックと、クロック検出手段が検知したシミュレーション
クロックとの差を検出するクロック差検出手段と、 このクロック差検出手段で検出された上記実時間クロッ
クと上記シミュレーションクロックとの差が一定時間以
下であった場合、スタートストップ信号を形成し、この
スタートストップ信号の立ち下がる箇所においてシミュ
レーションクロックの出力をすることによってシミュレ
ーションクロックの出力を実時間クロッ クとそろえるク
ロック調整手段と、 を具備することを特徴とする離散系シミュレータ。2. A system for simulating a system in the design, test adjustment, and operation and maintenance of a system, in a discrete system simulator, a clock detection unit for detecting a simulation clock, and a real time clock for detecting a real-time clock output by a programmable controller or the like. A time clock detecting means, a clock difference detecting means for detecting a difference between the real time clock detected by the real time clock detecting means and a simulation clock detected by the clock detecting means, and a clock difference detecting means for detecting the difference. The difference between the real-time clock and the simulation clock is less than a certain time.
If it was below, it forms a start-stop signal and this
The simulation clock is output at the point where the start / stop signal falls.
Discrete system simulator, characterized by comprising: a click <br/> locking adjusting means for aligning the output of the Activation clock and real-time clock, a.
るに際し、システム状態をシミュレートするものであっ
て、プログラマブルコントローラ等と併用して使用でき
る離散系シミュレータにおいて、 シミュレーションクロックがイベント起動時間に達する
と、 イベントに対する処理ルーチンに基づき、イベントの処
理を実行するステップと、 処理されたイベントに対応する状態変数を変更するステ
ップと、 新しいイベントを形成するステップと、 を有し、 上記プログラマブルコントローラの実時間クロックと同
期をとりながらシミュレーションクロックを出力するこ
とを特徴とする離散系シミュレート方法。 3. System design, test adjustment, operation and maintenance
It simulates the system state when
Can be used in combination with a programmable controller, etc.
Simulation clock reaches event start time in discrete simulator
And the event processing based on the processing routine for the event.
The steps to execute the logic and the steps to change the state variables corresponding to the processed event.
And a step of forming a new event, which is the same as the real-time clock of the programmable controller.
The simulation clock should be output in a timely manner.
And a discrete system simulating method.
るに際し、システムをシミュレートする離散系シミュレ
ート方法において、 シミュレーションクロックを検出するクロック検出ステ
ップと、 プログラマブルコントローラ等が出力した実時間クロッ
クを検出する実時間クロック検出ステップと、 上記実時間クロック検出手段が検知した上記実時間クロ
ックと、クロック検出手段が検知したシミュレーション
クロックとの差を検出するクロック差検出ステップと、 このクロック差検出手段で検出された上記実時間クロッ
クと上記シミュレーションクロックとの差が一定時間以
下であった場合、スタートストップ信号を形成し、この
スタートストップ信号の立ち下がる箇所においてシミュ
レーションクロックの出力をすることによってシミュレ
ーションクロックの出力を実時間クロックとそろえるク
ロック調整ステップとを具備することを特徴とする離散
系シミュレート方法。 4. System design, test adjustment, operation and maintenance
The discrete system simulation that simulates the system
Method, the clock detection step for detecting the simulation clock.
And the real-time clock output by the programmable controller, etc.
Clock detecting step for detecting a clock and the real time clock detected by the real time clock detecting means.
And the simulation detected by the clock detection means
A clock difference detecting step for detecting a difference from the clock, and the real time clock detected by the clock difference detecting means.
The difference between the clock and the simulation clock is within a certain time.
If it was below, it forms a start-stop signal and this
Simulate where the start / stop signal falls.
Simulation by outputting the synchronization clock.
The alignment clock output with the real-time clock.
Discrete characterized by comprising a lock adjustment step
System simulation method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29148196A JP3381230B2 (en) | 1996-11-01 | 1996-11-01 | Discrete system simulator and discrete system simulation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29148196A JP3381230B2 (en) | 1996-11-01 | 1996-11-01 | Discrete system simulator and discrete system simulation method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10133734A JPH10133734A (en) | 1998-05-22 |
JP3381230B2 true JP3381230B2 (en) | 2003-02-24 |
Family
ID=17769445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29148196A Expired - Lifetime JP3381230B2 (en) | 1996-11-01 | 1996-11-01 | Discrete system simulator and discrete system simulation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3381230B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6908257B2 (en) * | 2016-12-07 | 2021-07-21 | 株式会社国際電気通信基礎技術研究所 | Robots and robot control programs |
-
1996
- 1996-11-01 JP JP29148196A patent/JP3381230B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10133734A (en) | 1998-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080168092A1 (en) | Systems and methods for turbine control simulation | |
CN103562807A (en) | CPU unit for PLC, PLC-use system program, recording medium in which PLC-use system program is stored, PLC system, PLC support device, PLC support program, and recording medium in which PLC support program is stored | |
JP6433635B1 (en) | Simulation apparatus and simulation method | |
EP3196717B1 (en) | Emulated industrial control | |
CN110262374A (en) | A kind of development platform of rolling process control system | |
CN108319533B (en) | System and simulator for the turn-off simulation of a device within a control unit | |
JP6116319B2 (en) | Method for forming a time stamp in a real-time system, data processing apparatus, computer program product, and digital storage medium | |
JP3381230B2 (en) | Discrete system simulator and discrete system simulation method | |
US20190204816A1 (en) | Simulation device | |
JP2001282327A (en) | Simulation system and simulator and management server and recording medium | |
US20180203428A1 (en) | Method of monitoring and assessing the operation of an industrial installation driven by a programmable controller and equipment implementing said method | |
JP2002163020A (en) | Method and device for detecting abnormality in programmable controller | |
EP3291112A1 (en) | Master and slave architecture for co-simulation of control systems | |
EP3196718A1 (en) | Embedded emulation modules in industrial control devices | |
CN110286637B (en) | Information acquisition method, device and system | |
Erikson et al. | Simulation, animation, and shop-floor control | |
JP4497317B2 (en) | Control device clock synchronization | |
Simon | Developing software controllers with petri nets and a logic of actions | |
EP0782074A2 (en) | Game apparatus and method for debugging game program | |
JP2006163657A (en) | Playback simulator | |
US20180284721A1 (en) | Simulation method for simulating a real control for an industrial process, a system, or a machine, and simulation system for carrying out such a simulation method | |
JPH10320005A (en) | Constitution management method for distributed control system and data used for the same | |
JP6620653B2 (en) | Emulator for plant monitoring and control system | |
JP2762665B2 (en) | Blog programming device for programmable controller | |
JPH04192065A (en) | Event type simulation system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131220 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |