JP3377411B2 - フリップチップ実装構造 - Google Patents
フリップチップ実装構造Info
- Publication number
- JP3377411B2 JP3377411B2 JP21464697A JP21464697A JP3377411B2 JP 3377411 B2 JP3377411 B2 JP 3377411B2 JP 21464697 A JP21464697 A JP 21464697A JP 21464697 A JP21464697 A JP 21464697A JP 3377411 B2 JP3377411 B2 JP 3377411B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bump
- bonding
- electrode
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
Landscapes
- Wire Bonding (AREA)
Description
る半導体チップの実装構造の改良に関するものである。
に高密度に実装する手段として、フリップチップボンデ
ィング方式が使用されている。これは、半導体装置の接
続電極を有する面を配線基板に向け、その半導体装置に
形成されているバンプと呼ばれる突起電極を介して配線
基板に接続する方式である。
合、該不良チップを除去し、別の正常の機能を発揮する
チップを再び接続する。
て、融点の低いPb・Sn合金などを用いたはんだバン
プの場合は、加熱空気などによりはんだを溶融しチップ
を取外す。配線基板上に残るはんだ残渣は、再び溶融状
態でPb・Snに対して濡れ性のよいプレートその他吸
着材を押し当て、溶融したはんだをプレートなどに移動
することにより除去することが可能である。清浄にされ
た配線基板には再び新しいICチップが接続される。
は、溶融温度が高温に達し、配線基板や半導体装置に損
傷を与えることがあるため、バンプの溶融は実質的に不
可能となり、上述の補修方法をとることはできない。
基板2にフリップチップボンディングより接合したチッ
プ1に、図6(b)に示すように、剪断ツール7で外力
を加えてチップ1を配線基板2から除去する方法がとら
れる。
に示すように、チップ1を除去後に配線基板2の電極上
に残留バンプ32が残る場合があり、バンプを残さない
ように制御することは不可能である。通常は不規則にバ
ンプが残り、新たなチップを再度接合した場合に、残留
バンプ32のため図6(d)に示すような接続不良や、
図6(e)に示すような短絡などが発生する。
いバンプについては、実用上補修は不可能とされてお
り、不良が検出された場合には基板ごと廃棄されてい
た。
な配線基板の場合や、1枚の配線基板に複数のチップを
実装する場合、廃棄はコストアップの要因となる。こと
に、複数の半導体装置を実装した基板の場合、たとえば
9個のチップを接合する場合、1個のチップの不良によ
り他の8個の良品チップを含めて廃棄せざるを得ず、大
幅のコストアップ要因となる。
図7に示すように、スクレーパ8で接合面を掻爬し、残
留はんだ32を除去するなどの残渣処理方法や、図8
(a)〜(d)に示すような特開平07−058152
に開示されている方法がある。
は、図8(a)に示すように、電気的接続は十分である
が、機械的接続が不十分な緩い接合条件でボンディング
ツール6によりチップ1を配線基板2に仮接合し、図8
(b)の状態で良品/不良品検査後、図8(c)に示す
ように剪断ツール7で不良チップ1−1を除去し、図8
(d)に示すように良品チップ1−2を搭載後に本接合
を行なう手法がとられている。
の形成方法を以下に述べる。まず、めっきによるバンプ
形成工程は、図9(a)に示すように、チップ1のチッ
プ基材11上に給電メタル41をめっきにより形成し、
次に図9(b)に示すように、レジスト42を所望の厚
さ(通常、後述の図9(d)のAuめっきの高さ以上)
に塗布し、硬化後、図9(c)に示すように露光、現像
によりレジストの所定部に開口部43を形成し、次に図
9(d)に示すように、給電メタル41を介してめっき
液中で通電する電解めっき方法により、所望の高さにま
でAuめっきを行ない、めっきバンプ31を形成する。
その後、図9(e)に示すように有機溶剤等によりレジ
ストを剥離し、図9(f)に示すように、めっき部分を
マスクとして不要な給電メタル41をエッチング等によ
り除去する。
ヤバンピングという)は、図10(a)に示すように、
ワイヤボンダのキャピラリ5からAu製のワイヤ33を
突出させ、図10(b)に示すように、トーチ9とAu
によるワイヤ33間でアーク放電などを発生し、ワイヤ
ボンダのキャピラリ5から突出したワイヤ33の先端を
加熱、溶融させて、ボール34を形成し、図10(c)
に示すように、チップ電極12にキャピラリで圧接後、
図10(d)に示すように、キャピラリ5を引上げて切
断する。
0(e)に示すように、キャピラリより上方にあるクラ
ンパ(図示せず)等を用いて、ワイヤとキャピラリを相
対的に固定して引き切る。
を描いてバンプにワイヤを擦りつけて切る。
水平方向に微小振動させることにより、バンプにワイヤ
を擦りつけて切る、などが一般的である。これらにより
形成された通常のバンプ形状はそれぞれ図示のとおりで
ある。
配線基板2を傷つけることなく、かつ掻爬したバンプが
再び配線基板2に付着したり、擦りつけたりしないよう
に除去しなければならないことから、装置化は困難であ
り、熟練者が顕微鏡を用いて丹念に除去しなければなら
ない。
に伴い、バンプサイズが小さくなり、かつ、バンプ数が
増えたため、図7に示す除去手段は極めて困難性が高
く、かつ、時間を要するため不可能になりつつある。
法であるが、ボンディングを2回に分けて行なうため量
産効率上、好ましくない。
実装構造においては、以下の手段を講ずる。
たりの接合強度を、バンプの基板側接合面の単位面積あ
たりの接合強度よりも大きくする。
の基板側接合面積よりも大きくする。
いようにめっき処理で形成して、チップ側での接続強度
を上げる。
って、熱拡散を進行させ、チップ側での接続強度を上げ
る。
ンプについて以下の条件が成り立たなければならない。
これは、1つの半導体装置上のすべてのバンプについて
成り立たなければならない。
ップ電極との接合強度)>(バンプと基板電極との接合
強度)
第1の実施の形態の側断面図である。
とするワイヤから、ワイヤバンピングにより、図10
(c)に示すようなバンプ3を形成した状態の側断面図
である。
面図である。Auよりなるチップ電極12上に形成され
たバンプ3は、下部の太鼓状部38の上にワイヤスクラ
ブ跡37である盛り上がり部を持つ形状となっている。
プの上下を反転して配線基板2にフリップチップ接続し
た状態を示す側断面図である。
面図であり、盛り上がり部は押し潰されており、Auよ
りなるチップ電極12と配線基板2のAuよりなる基板
電極22との間には太鼓状のAuバンプ3が介在してお
り、この実施例では、特にすべてのバンプについてチッ
プ側と基板側の接続部の面積はほぼ同一となっている
が、接合部の単位面積あたりの接合強度は、後述のよう
に、前者が後者よりも強い。なお11はチップ基材であ
り、21は基板基材である。
た状態を示す側断面図である。チップ側も基板側も、同
一接合面積であるが、単位面積あたりの接合強度は、後
述のように前者が後者よりも強いため、各バンプのチッ
プ側接合強度は、基板側接合強度よりも強い。このた
め、すべてのバンプがチップ側に接合されたままチップ
が除去され、基板側にバンプおよびバンプの残渣は残ら
ない。
なバンプ付チップを接合するにあたり、何ら不都合は生
じない。
u−Au同士の圧着でありながら、単位面積あたりの接
合強度が前者が後者よりも強くなるメカニズムを説明す
る。
よび接合(ボンディング)条件の主なパラメータの値を
示す。
波)強度ともにバンピング時の方が接合時よりも高い。
を変化させたときの、バンプの剪断強度を示す。
強度は高くなっている。これら以外の重要なものとし
て、各パラメータの時間的な要素などが上げられる。
され、表1の接合条件により接合されたチップを除去し
たとき、チップの剪断強度を1バンプあたりに換算した
強度と基板へのバンプ残り率を示す。
1バンプあたり換算剪断強度はほぼ一定の40gfとな
っている。
の換算剪断強度が前記40gfより低く、また、表2の
バンプの剪断強度(AVE.)と同程度になっている。
は基板側の接合強度が弱い側で破断することを示してい
る。
断するときの強度が60gf/bump以上であるた
め、バンプ破断は発生していない。
f/bump」は、本発明の実装構造を用いた半導体装
置に関して、実用上要求される接合条件を満たしてい
る。
ンプあたり換算剪断強度が、表2のバンプの剪断強度
(AVE.)より若干高いのは、接合加工時にチップ側
の接合強度が若干上昇することによる。
成することは、AlやSnなど異種の金属を用いること
と比較して、脆い金属間化合物の生成がなく、これによ
り、信頼性が高く、電気抵抗が低く、また同種であり延
展性に優れていることから、機械的な要素も扱いやす
く、同種であることから固相相互拡散などの化学的要素
も扱いやすいため、接合強度の制御は容易になる。
(b)は本発明の第2の実施の形態の側断面図である。
ピングにより図10(e)に示すようなAuバンプを形
成した状態を示す要部拡大側断面図である。
部35を重ねた形状となる。この実施の形態では、特に
Auのチップ電極12を成長速度の速いめっき処理によ
り約10μmの厚さに形成することによって、めっき表
面が凹凸のある粗い状態となっているため、バンピング
時にバンプの微視的な食い込みが起こり、チップ側接合
強度は向上する。
フリップチップ接続した状態を示す要部拡大側断面図で
ある。短いワイヤ柱部は押し潰されて、Auのチップ電
極12と配線基板2のAuよりなる基板電極22との間
にはバンプの太鼓状部38が介在する。
みによりチップ側接合強度は向上し、基板側接合強度よ
りも強い接合強度を与えている。
ると(図示せず)すべてのバンプがチップ側に接合され
たままチップが除去され、基板側にバンプは残らない。
このため、チップが除去された配線基板に新たなバンプ
付チップを接合するにあたり、不都合は生じない。
(b)は本発明の第3の実施の形態の側断面図である。
ピングによりAuバンプを形成した状態を示す要部拡大
断面図である。Auによりチップ電極12上にバンプの
太鼓状部38の上にバンプの円錐状部39を重ねた形状
となっている。なお、この実施例ではバンプの上部は円
錐状であるが、角錐状であってもよい。
い、柱状部が短くなるようなバンピング条件を採用して
いる。なお、スクラブにより切断する場合でも、キャピ
ラリの軌道をコントロールすることにより、楕円の錐状
に近い形にすることができる。
のAuとチップ電極のAuの間で固相拡散が進行し、チ
ップ側接合強度が向上する。
基板2にフリップチップ接続した状態を示す要部拡大側
断面図である。Auによるチップ電極12とAuによる
配線基板の基板電極22との間には、チップ側接合面積
が基板側接合面積よりも十分大きいほぼ太鼓状のAuバ
ンプが介在している。
ついて説明を付記する。バンピング後バンプは太鼓状の
上に円錐状を重ねた形状となっており、ボンディング後
の太鼓状の部分は若干高さが低く最大直径がやや大きく
なるが、チップ側の接合面積は変化が少ない。一方、円
錐状の部分は、接合前横断面積が小さいため、接合時の
応力によりこの部分が極めて顕著な変形を示す。
い、先端に柱状部をほとんど持たない形状のバンプは、
フリップチップ接続の際に上方から加えられる応力によ
り圧縮され、次のような作用を示す。
で、圧縮量のコントロールが非常に容易である。
ていない先端部、次に円錐状部を変形することによって
得られ、チップ側の接合強度への影響が少ないため、基
板側接合強度の制御は容易である。
いて接合されることはない。 柱状部の倒れによって、短絡やチップの平行ずれ接
続が起こらない。
チップ側接合面にAu−Auの固相拡散が進行したこと
により、チップ側接合強度は増加しており、さらに、チ
ップ側接合面積が基板側接合面積よりも十分大きいこと
により、相対的に基板側接合強度よりも強い。
うとすると(図示せず)、すべてのバンプがチップ側に
接合されたままでチップが除去され、基板側にはバンプ
は残らない。
に新たなバンプ付チップを接合するに何ら不都合は生じ
ない。
(b)は、本発明の第4の実施の形態の、めっきによる
バンプ形成後にこれをフリップチップ接続した場合の状
態を示す側断面図である。
12上に底面が広く上面の狭い断面が台形状Auバンプ
をめっきによって形成した状態を示す要部拡大側断面図
である。
ップチップ接続した状態を示す要部拡大側断面図であ
る。チップのAuによるチップ電極12と配線基板2の
Auによる基板電極22との間には、側断面が台形状で
あるバンプで、チップ側接合面積が基板側接合面積より
も十分大きいAuよりなるめっきバンプ31が介在して
いる。
十分大きいことにより、相対的にチップ側接合強度が基
板側接合強度よりも強くなる。このため、剪断により該
チップを除去しようとすると(図示せず)、すべてのバ
ンプがチップ側に接合されたままチップが除去され、基
板側にはバンプが残らない。
バンプ付チップをボンディングするに、何ら不都合を生
じない。
面が広く上面の狭い断面がほぼ台形状のAuバンプを形
成する工程を示す側断面図である。
るチップ基材11上に給電メタル41を形成する。
を、形成すべきめっきの厚さ以上に塗布し硬化させる。
このとき、レジストは露光された部分が現像時に溶出す
るネガタイプを用いた。
によりレジストの所定部を開口し開口部43を形成す
る。露光のとき、通常用いられるUVよりも波長か短い
ディープUVを用い、マスクをセミコンタクトにし、や
や長めの時間による露光を与える。ディープUVは散乱
されやすいため、レジスト深部ほど感光される面積が広
くなる。また、これを現像することにより、70°程度
の逆テーパの開口部を形成することができる。
41を介して、めっき液中で電解めっき処理により、所
望の高さになるまでAuめっきをし、めっきバンプ31
を形成する。その側断面形状はレジストの開口形状に従
い、底面が広く上面の狭い台形状となる。
どにより、レジストを剥離除去する。
マスクとして不要な給電メタル41をエッチングにより
除去する。このようにして図4(a)に示すようなバン
プが得られる。
度を、バンプ基板側接合面の単位面積あたりの接合強度
よりも大きくした。
基板側接合面積よりも大きくした。このため、すべての
バンプについて、チップ側での接合強度が基板側での接
合強度よりも高まった。
いようにめっき処理で形成した。 フリップチップ接
続前に、バンプ形成後のチップに熱処理を行ない、接合
部の固相拡散を促進させた。
較して相対的に、または絶対的にバンプのチップ側接合
強度を上げることができた。
装置を要せず、最小の工程ですべてのバンプの1つ1つ
について、基板側接合強度をチップ側接合強度よりも十
分に高めることができ、その結果、不良チップを除去す
る際に、必ずすべてのバンプが基板側のみで破断するフ
リップチップ実装構造が実現できる。
の断面図であり、(b)はその要部拡大断面図である。
(c)はチップを実装した場合の断面図であり、(d)
はその要部拡大断面図である。(e)はチップを除去し
た後の側断面図である。
ップにバンプを形成した状態の側断面図であり、(b)
は配線基板に実装した状態の側断面図である。
ップにバンプを形成した状態の側断面図であり、(b)
はこれを配線基板に実装した状態の側断面図である。
ップにバンプを形成した状態の側断面図であり、(b)
はこれを配線基板に実装した状態の側断面図である。
工程を示す側断面図である。
す側断面図である。
含めた補修方法を示す側断面図である。
成工程を示す側断面図である。
よるバンプ形成工程とこれによるバンプの側断面図であ
る。
Claims (6)
- 【請求項1】 チップの電極の上にAuバンプを形成
し、前記チップを配線基板へ圧着により接続したフリッ
プチップ実装構造において、(バンプ自体の破断強度)
>(バンプとチップ電極との接合強度)>(バンプと基
板電極との接合強度)とし、 チップ電極の接合面の形状を、ワイヤバンピング法によ
り形成されたバンプが食い込みやすいようにめっき処理
することにより、バンプとチップ電極との接合面の接合
強度を上げたことを特徴とする、フリップチップ実装構
造。 - 【請求項2】 チップの電極の上にAuバンプを形成
し、前記チップを配線基板へ圧着により接続したフリッ
プチップ実装構造において、 前記チップ電極の接合面の形状を、ワイヤバンピング法
により形成されたバンプが食い込みやすいようにめっき
処理することにより、前記バンプとチップの電極との接
合面の単位面積あたりの接合強度を、前記バンプと配線
基板との接合面の単位面積あたりの接合強度よりも大き
くすることにより、 相対的にバンプとチップの電極との接合面の接合強度
を、バンプと配線基板との接合面の接合強度より大きく
したことを特徴とする、フリップチップ実装構造。 - 【請求項3】 チップの電極の上にAuバンプを形成
し、前記チップを配線基板へ圧着により接続したフリッ
プチップ実装構造において、 前記チップ電極の接合面の形状を、ワイヤバンピング法
により形成されたバンプが食い込みやすいようにめっき
処理することにより、前記バンプのチップ電極との接合
面の接合面積を、前記バンプと配線基板との接合面の接
合面積よりも大きくすることにより、 相対的にバンプのチップ電極との接合面の接合強度を、
バンプと配線基板との接合面の接合強度よりも大きくし
たことを特徴とする、フリップチップ実装構造。 - 【請求項4】 チップの電極の上にAuバンプを形成
し、前記チップを配線基板へ圧着により接続したフリッ
プチップ実装構造において、(バンプ自体の破断強度)
>(バンプとチップ電極との接合強度)>(バンプと基
板電極との接合強度)とし、 バンプ形成後でフリップチップ接続前にチップに熱処理
を行なうことにより、バンプのチップ電極との接合面の
接合強度を上げたことを特徴とする、フリップチップ実
装構造。 - 【請求項5】 チップの電極の上にAuバンプを形成
し、前記チップを配線基板へ圧着により接続したフリッ
プチップ実装構造において、 バンプ形成後でフリップチップ接続前にチップに熱処理
を行なうことにより、前記バンプとチップの電極との接
合面の単位面積あたりの接合強度を、前記バンプと配線
基板との接合面の単位面積あたりの接合強度よりも大き
くすることにより、相対的にバンプとチップの電極との
接合面の接合強度を、バンプと配線基板との接合面の接
合強度より大きくしたことを特徴とする、フリップチッ
プ実装構造。 - 【請求項6】 チップの電極の上にAuバンプを形成
し、前記チップを配線基板へ圧着により接続したフリッ
プチップ実装構造において、 バンプ形成後でフリップチップ接続前にチップに熱処理
を行なうことにより、前記バンプのチップ電極との接合
面の接合面積を、前記バンプと配線基板との接合面の接
合面積よりも大きくすることにより、相対的にバンプの
チップ電極との接合面の接合強度を、バンプと配線基板
との接合面の接合強度よりも大きくしたことを特徴とす
る、フリップチップ実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21464697A JP3377411B2 (ja) | 1997-08-08 | 1997-08-08 | フリップチップ実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21464697A JP3377411B2 (ja) | 1997-08-08 | 1997-08-08 | フリップチップ実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1167821A JPH1167821A (ja) | 1999-03-09 |
JP3377411B2 true JP3377411B2 (ja) | 2003-02-17 |
Family
ID=16659213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21464697A Expired - Fee Related JP3377411B2 (ja) | 1997-08-08 | 1997-08-08 | フリップチップ実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3377411B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6216941B1 (en) * | 2000-01-06 | 2001-04-17 | Trw Inc. | Method for forming high frequency connections to high temperature superconductor circuits and other fragile materials |
JP4456234B2 (ja) * | 2000-07-04 | 2010-04-28 | パナソニック株式会社 | バンプ形成方法 |
JP5272287B2 (ja) * | 2006-03-17 | 2013-08-28 | 日亜化学工業株式会社 | 発光装置 |
JP2013084981A (ja) * | 2012-12-28 | 2013-05-09 | Nichia Chem Ind Ltd | 発光装置 |
-
1997
- 1997-08-08 JP JP21464697A patent/JP3377411B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1167821A (ja) | 1999-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08255971A (ja) | 半導体ダイと基板との間に一時的結合を形成する方法 | |
US6378758B1 (en) | Conductive leads with non-wettable surfaces | |
JP2000133670A (ja) | バンプ及びその形成方法並びにその製造装置 | |
JP4720438B2 (ja) | フリップチップ接続方法 | |
US5877079A (en) | Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void | |
US8154123B2 (en) | Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure | |
JP5217043B2 (ja) | 半導体装置の製造方法 | |
JPH10270498A (ja) | 電子装置の製造方法 | |
TW200822252A (en) | Semiconductor apparatus, method for producing electronic circuit, and apparatus for producing electronic circuit | |
JP2001332583A (ja) | 半導体チップの実装方法 | |
JP4115306B2 (ja) | 半導体装置の製造方法 | |
JP3377411B2 (ja) | フリップチップ実装構造 | |
JP3400408B2 (ja) | フリップチップ実装方法 | |
JPH10294337A (ja) | 半導体装置及びその製造方法 | |
KR20010093705A (ko) | 땜납 범프 형성 방법, 플립 칩 장착 방법과 장착구조체 | |
US7546682B2 (en) | Methods for repairing circuit board having defective pre-soldering bump | |
JPH04225542A (ja) | 半導体装置 | |
JPH1197471A (ja) | 半導体デバイスおよびその実装構造体並びにその製造方法 | |
JPH09246319A (ja) | フリップチップ実装方法 | |
JPH1140624A (ja) | 半導体装置のリペア方法 | |
JPH10308415A (ja) | 電極、電子部品、電子装置および電子部品の実装方法 | |
JP3150602B2 (ja) | はんだバンプの形成方法 | |
JP3269399B2 (ja) | バンプ付きワークの実装方法 | |
JP3235192B2 (ja) | 配線基板の接続方法 | |
Hashino et al. | Micro-ball wafer bumping for flip chip interconnection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |