JP3376051B2 - Thin film transistor and method of manufacturing the same - Google Patents
Thin film transistor and method of manufacturing the sameInfo
- Publication number
- JP3376051B2 JP3376051B2 JP30406393A JP30406393A JP3376051B2 JP 3376051 B2 JP3376051 B2 JP 3376051B2 JP 30406393 A JP30406393 A JP 30406393A JP 30406393 A JP30406393 A JP 30406393A JP 3376051 B2 JP3376051 B2 JP 3376051B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- gate insulating
- forming
- sih
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は薄膜トランジスタおよび
その製造方法に関し、特に液晶表示装置に用いられる薄
膜トランジスタ及びその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and its manufacturing method, and more particularly to a thin film transistor used in a liquid crystal display device and its manufacturing method.
【0002】[0002]
【従来の技術】図4に、従来の液晶表示装置を用いる薄
膜トランジスタの構造断面図を示す。図5はその等価回
路、図6は平面図であり、図4は図6のX−X断面図で
ある。ガラス基板1上に形成されたゲート電極5、画素
電極4が、その上にゲート絶縁膜の窒化珪素膜7が,そ
の上にソースバスライン17が形成されている。このゲ
ート絶縁膜7上にノンドープの非晶質シリコン膜9、更
にその上にチャネル保護膜の窒化珪素膜10のパターン
が、更にその上にPをドープした非晶質シリコン膜11
と、その上にソース電極12及びドレイン電極13が形
成されており、その上に保護膜14が形成されている。2. Description of the Related Art FIG. 4 is a structural sectional view of a thin film transistor using a conventional liquid crystal display device. 5 is an equivalent circuit thereof, FIG. 6 is a plan view, and FIG. 4 is a sectional view taken along line XX of FIG. The gate electrode 5 and the pixel electrode 4 are formed on the glass substrate 1, the silicon nitride film 7 of the gate insulating film is formed thereon, and the source bus line 17 is formed thereon. A non-doped amorphous silicon film 9 is further formed on the gate insulating film 7, a pattern of a silicon nitride film 10 of a channel protective film is further formed thereon, and a P-doped amorphous silicon film 11 is further formed thereon.
Then, the source electrode 12 and the drain electrode 13 are formed thereon, and the protective film 14 is formed thereon.
【0003】次に、この装置の動作を説明する。ソース
電極13とドレイン電極14間に電圧が印加されている
場合、ゲート電極に印加された電圧がある閾値をこえる
と、ノンドープ非晶質シリコン膜9のソース,ドレイン
間にチャネルが形成されこのチャネルを通じて電流が流
れる。上記のPドープ非晶質シリコン層は、ソース,ド
レイン電極13、14とノンドープ非晶質シリコン層間
のオーミック接続のためのものである。又チャネル保護
膜10は電流の路となるノンドープ非晶質シリコン層を
ソース,ドレイン間の分離のエッチングの際の損傷から
守り、膜質を保護するためのものである。Next, the operation of this device will be described. When a voltage is applied between the source electrode 13 and the drain electrode 14 and the voltage applied to the gate electrode exceeds a certain threshold value, a channel is formed between the source and the drain of the non-doped amorphous silicon film 9, and this channel is formed. An electric current flows through it. The P-doped amorphous silicon layer is for ohmic connection between the source / drain electrodes 13 and 14 and the non-doped amorphous silicon layer. The channel protective film 10 protects the non-doped amorphous silicon layer, which serves as a current path, from damage during the etching for separating the source and drain, and protects the film quality.
【0004】図4により従来の薄膜トランジスタの製造
方法を説明する。図4に示すようにガラス基板1上にス
パッタ法によりITO膜(インジウムティンオキサイ
ド)を成膜しこれをフォトエッチング法でパターニング
して画素電極4を又、スパッタ法でCrを成膜し、これ
をパターニングしてゲート電極5を形成する。又、次
に、CVD法によりゲート絶縁膜の窒化珪素7、ノンド
ープの非晶質シリコン膜9、チャネル保護膜11のSi
Nを成膜する。A conventional method of manufacturing a thin film transistor will be described with reference to FIG. As shown in FIG. 4, an ITO film (indium tin oxide) is formed on the glass substrate 1 by a sputtering method and is patterned by a photo etching method to form a pixel electrode 4 and a Cr film by a sputtering method. Is patterned to form the gate electrode 5. Next, the silicon nitride 7 of the gate insulating film, the non-doped amorphous silicon film 9, and the Si of the channel protective film 11 are formed by the CVD method.
A film of N is formed.
【0005】ゲート絶縁膜7は、成膜温度300℃〜3
50℃、高周波電力0.2〜0.4W/cm2、圧力1
30〜160Paで、成膜ガスにN2、SiH4、NH3
の混合ガスを用い、NH3/SiH4流量比を0.5〜2
として窒化珪素膜を3000〜5000オングストロー
ム成膜する。The gate insulating film 7 has a film forming temperature of 300 ° C. to 3 ° C.
50 ° C., high frequency power 0.2 to 0.4 W / cm 2 , pressure 1
In 30~160Pa, N 2, SiH 4, NH 3 in the film forming gas
NH 3 / SiH 4 flow rate ratio of 0.5 to 2
As a silicon nitride film, a film having a thickness of 3000 to 5000 angstrom is formed.
【0006】次に上記絶縁膜7上にノンドープ非晶質シ
リコン膜10を、成膜温度250〜280℃、高周波電
力0.01〜0.03W/cm2、圧力80〜160P
aで、成膜ガスにSiH4、H2の混合ガスを用いて50
0〜2000オングストローム成膜する。Next, a non-doped amorphous silicon film 10 is formed on the insulating film 7 at a film forming temperature of 250 to 280 ° C., a high frequency power of 0.01 to 0.03 W / cm 2 , and a pressure of 80 to 160 P.
a, using a mixed gas of SiH 4 and H 2 as a film forming gas,
A film of 0 to 2000 angstrom is formed.
【0007】上記非晶質シリコン膜上にCVD法により
成膜温度300℃で窒化珪素膜によるチャネル保護膜1
1を形成し、これをRIE(反応性イオンエッチング)
法によりコンタクトホール18を形成する。A channel protective film 1 made of a silicon nitride film is formed on the amorphous silicon film by a CVD method at a film forming temperature of 300 ° C.
1 is formed, and this is RIE (reactive ion etching)
The contact hole 18 is formed by the method.
【0008】次にチャネル保護膜11の上にPをドープ
した非晶質シリコン膜12をCVD法により成膜温度2
50〜280℃で成膜後、RIE法によりコンタクトホ
ール19,20を形成し、この上にスパッタ法によりA
l−Si−Cu膜13,14を成膜し、その後ウェット
エッチング法により上記Al−Si−Cu膜をパターニ
ング後RIE法によりPドープ非晶質シリコン膜12を
パターニングしてソース電極13及びドレイン電極14
を形成する。Next, an amorphous silicon film 12 doped with P is formed on the channel protection film 11 by a CVD method at a film forming temperature 2
After forming the film at 50 to 280 ° C., the contact holes 19 and 20 are formed by the RIE method, and A is formed on the contact holes 19 and 20 by the sputtering method.
l-Si-Cu films 13 and 14 are formed, and then wet
The Al-Si-Cu film is patterned by an etching method.
After the etching, the P-doped amorphous silicon film 12 is patterned by the RIE method to form the source electrode 13 and the drain electrode 14.
To form.
【0009】最後にこの上に、CVD法により成膜温度
300〜350℃、高周波電力0.2〜0.4W/cm
2、圧力130〜160Paで成膜ガスにSiH4、NH
3、N2の混合ガスを用いて成膜する。Finally, a film-forming temperature of 300-350 ° C. and a high-frequency power of 0.2-0.4 W / cm are formed on this by a CVD method.
2 , SiH 4 and NH in the film forming gas at a pressure of 130 to 160 Pa
A film is formed using a mixed gas of 3 and N 2 .
【0010】[0010]
【発明が解決しようとする課題】(1)従来の薄膜トラ
ンジスタは上記の様に構成されているが、ゲート絶縁膜
の窒化珪素膜はCVD法により単層成膜されている。高
電界効果移動度をうるためには上記ゲート絶縁膜中の含
有水素量を多くする必要があった。これは、ノンドープ
非晶質シリコン膜9の電界効果移動度が、ゲート絶縁膜
7との界面における欠陥準位の影響を大きく受けるた
め、窒化珪素膜中の含有水素量を多くすることにより非
晶質シリコン膜9のダングリングボンド欠陥をゲート絶
縁膜の中の水素により補償して界面準位を減らすためで
ある。図7aに窒化珪素成膜における材料ガスNH3/
SiH4流量比と電界効果移動度の関係を示し、又図7
bに窒化珪素成膜におけるNH3/SiH4流量比に対す
るフーリエ変換赤外分光法で求めた窒化珪素膜7中のS
i−H結合数、あるいはN−H結合による単位体積当た
りの水素量(ISi-H,IN-H)の関係を示す。(1) Although the conventional thin film transistor is constructed as described above, the silicon nitride film of the gate insulating film is formed as a single layer by the CVD method. In order to obtain high field effect mobility, it is necessary to increase the amount of hydrogen contained in the gate insulating film. This is because the field-effect mobility of the non-doped amorphous silicon film 9 is greatly affected by the defect level at the interface with the gate insulating film 7, and thus the amorphous silicon content is increased by increasing the amount of hydrogen contained in the silicon nitride film. This is because the dangling bond defect of the silicon film 9 is compensated by hydrogen in the gate insulating film to reduce the interface state. In FIG. 7a, the material gas NH 3 /
Fig. 7 shows the relationship between the SiH 4 flow rate ratio and the field effect mobility.
b in the silicon nitride film formed on the silicon nitride film 7 obtained by Fourier transform infrared spectroscopy with respect to the NH 3 / SiH 4 flow rate ratio.
The relationship between the number of i-H bonds or the amount of hydrogen per unit volume (I Si-H , I NH ) due to N-H bonds is shown.
【0011】しかし、図8に示す窒化珪素膜中の単位体
積当たりの水素量IN-Hと窒化珪素膜のドライエッチン
グレートとの関係からIN-Hがある値以上大きくなる
と、窒化珪素膜のドライエッチングレートは急激に大き
くなり、非晶質シリコン膜9,11をドライエッチング
をするときに、窒化珪素膜に対する非晶質シリコン膜
9,11のエッチング選択比がとれなくなる。エッチン
グ選択比がとれないと、非晶質シリコン膜9,11をパ
ターニングする時に下地のゲート絶縁膜の窒化珪素膜が
オーバーエッチングされる。従って下地のゲート絶縁膜
の窒化珪素膜7が薄くなり、かつ膜厚分布が大きくな
る。又ピンホール発生の原因にもなり得る。However, from the relationship between the amount of hydrogen I NH per unit volume in the silicon nitride film and the dry etching rate of the silicon nitride film shown in FIG. 8, when I NH exceeds a certain value, the dry etching rate of the silicon nitride film is increased. Becomes abruptly large, and when the amorphous silicon films 9 and 11 are dry-etched, the etching selection ratio of the amorphous silicon films 9 and 11 to the silicon nitride film cannot be obtained. If the etching selection ratio cannot be obtained, the silicon nitride film of the underlying gate insulating film is over-etched when the amorphous silicon films 9 and 11 are patterned. Therefore, the silicon nitride film 7 of the underlying gate insulating film becomes thin and the film thickness distribution becomes large. It can also cause pinholes.
【0012】(2)従来の薄膜トランジスタにおけるノ
ンドープ非晶質シリコン膜9は図4に示されている単層
成膜されており、例えば0.8cm2/V・S以上の高
電界効果移動度をうるためには図9に示すノンドープ非
晶質シリコン膜中のSi−H2結合数/Si−H結合数
に対する電界効果移動度の関係、或いは図10aに示す
CVD法における成膜時の高周波電力とノンドープ非晶
質シリコン膜中のSi−H2結合数/Si−H結合数と
の関係、或いは図10bに示すCVD法の材料ガスH2
/SiH4流量比とノンドープ非晶質シリコン膜中のS
i−H2結合数/Si−H結合数の関係で示されるよう
にSiH2結合数/Si−H結合数を0.05以下と小
さくする必要がある。従って、ノンドープ非晶質シリコ
ン膜9を低高周波電力あるいはH2/SiH4流量比を大
きくして、低いデポレートの成膜条件で長い成膜時間で
成膜することが必要であった。(2) The non-doped amorphous silicon film 9 in the conventional thin film transistor is formed as a single layer as shown in FIG. 4, and has a high field effect mobility of, for example, 0.8 cm 2 / V · S or more. To achieve this, the relationship between the number of Si—H 2 bonds / the number of Si—H bonds in the non-doped amorphous silicon film shown in FIG. 9 and the field effect mobility, or the high frequency power during film formation in the CVD method shown in FIG. non-doped amorphous silicon film of Si-H 2 bond number / Si-H relationship between bonding number, or material gas of H 2 CVD method shown in FIG. 10b
/ SiH 4 flow rate ratio and S in non-doped amorphous silicon film
As shown by the relationship of i-H 2 bond number / Si-H bond number, it is necessary to reduce the SiH 2 bond number / Si-H bond number to 0.05 or less. Therefore, it was necessary to form the non-doped amorphous silicon film 9 with low high frequency power or with a large H 2 / SiH 4 flow rate ratio and under long deposition time under low deposition rate conditions.
【0013】しかし、高周波電力が低いほど、あるいは
H2/SiH4流量比が大きいほど、ノンドープの非晶質
シリコン膜のデポレートは小さくなり、成膜時間が長く
なる。また、従来の製造方法においては、ダングリング
ボンドを少なくする最適の形成、温度が250〜280
℃とされていたのでノンドープの非晶質シリコン膜の成
膜温度をゲート絶縁膜の窒化珪素膜7およびチャネル保
護膜11の成膜温度より低くしていたために、冷却、加
熱に要する時間だけ、成膜の所要時間が大きいという問
題があった。However, the lower the high frequency power or the larger the H 2 / SiH 4 flow rate ratio, the smaller the deposition rate of the non-doped amorphous silicon film and the longer the film forming time. Further, in the conventional manufacturing method, the optimum formation for reducing the dangling bonds, the temperature is 250 to 280.
Since the temperature is set to be ° C, the film forming temperature of the non-doped amorphous silicon film is set lower than the film forming temperatures of the silicon nitride film 7 and the channel protective film 11 of the gate insulating film. There is a problem that the time required for film formation is long.
【0014】又、薄膜トランジスタを形成後、保護膜1
5の成膜を行うと、その成膜温度に依存して電界効果移
動度が著しく減少するという問題がある。図7に保護膜
15の成膜温度と移動度の減少率との関係を示す。After forming the thin film transistor, the protective film 1 is formed.
When the film formation of No. 5 is performed, there is a problem that the field effect mobility remarkably decreases depending on the film formation temperature. FIG. 7 shows the relationship between the deposition temperature of the protective film 15 and the mobility reduction rate.
【0015】この発明は上記のような問題点を解決する
ためになされたもので、ノンドープ非晶質シリコン層の
電界効果移動度を高く維持しながら、成膜工程の所要時
間を短縮することを目的とする。The present invention has been made to solve the above problems, and it is possible to shorten the time required for the film forming step while maintaining the field effect mobility of the non-doped amorphous silicon layer high. To aim.
【0016】[0016]
【課題を解決するための手段】この発明に係る請求項1
記載の薄膜トランジスタの製造方法は、薄膜トランジス
タの製造方法であって、絶縁基板上にゲート電極を形成
する工程と、上記ゲート電極上に材料ガスのNH3/S
iH4の流量比が4を越えないようにして窒化珪素膜か
ら成る第1のゲート絶縁膜を形成する工程と、上記第1
のゲート絶縁膜上に材料ガスのNH3/SiH4の流量
比が4を下回らないようにして窒化珪素膜から成る第2
のゲート絶縁膜を形成する工程と、上記第2のゲート絶
縁膜上に非晶質シリコン膜を形成する工程とを有したも
のである。According to this invention SUMMARY OF] claim 1
The method of manufacturing the thin film transistor described is a method of manufacturing a thin film transistor <br/> data, forming a gate electrode on an insulating substrate, NH 3 / S of the material gas on the gate electrode
a step of forming a first gate insulating film made of a silicon nitride film so that a flow rate ratio of iH 4 does not exceed 4;
On the gate insulating film of No. 2 made of a silicon nitride film so that the flow rate ratio of NH 3 / SiH 4 of the material gas does not fall below 4
And a step of forming an amorphous silicon film on the second gate insulating film.
【0017】またこの発明に係る請求項2記載の薄膜ト
ランジスタは、絶縁基板上に形成されたゲート電極と、
上記ゲート電極上に形成された第1のゲート絶縁膜と、
該第1のゲート絶縁膜上に形成された第2のゲート絶縁
膜と、該第2のゲート絶縁膜上に形成された第1の非晶
質シリコン膜と、該第1の非晶質シリコン膜上に形成さ
れた第2の非晶質シリコン膜とを有し、上記第1のゲー
ト絶縁膜は、膜中の水素含有量が上記第2のゲート絶縁
膜中の水素含有量よりも少ない窒化珪素膜で構成され、
上記第2のゲート絶縁膜は、膜中のN−H結合数が40
〜60cm −1 の窒化珪素膜で構成され、上記第1の非
晶質シリコン膜は、膜中のSi−H結合数に対するSi
−H 2 結合数の比が0より大きく0.05以下であり、
上記第2の非晶質シリコン膜は、上記第1の非晶質シリ
コン膜に比して膜厚が厚く、しかも膜中のSi−H結合
数に対するSi−H 2 結合数の比が大きいものである。
また、この発明に係る請求項3記載の薄膜トランジスタ
の製造方法は、請求項2記載の薄膜トランジスタの製造
方法であって、第2のゲート絶縁膜上に、高周波電力が
0.015〜0.02W/cm2で、或いは材料ガスの
流量比H2/SiH4が8〜20の成膜条件で化学気相
成長法により第1の非晶質シリコン膜を形成する工程
と、上記第1の非晶質シリコン膜上に、該第1の非晶質
シリコン膜の成膜条件範囲よりも高周波電力を高く、或
いは材料ガスの流量比H2/SiH4を低くして、該第
1の非晶質シリコン膜よりも大きな成膜速度で第2の非
晶質シリコン膜を形成する工程とを有するものである。 A thin film device according to claim 2 of the present invention.
The transistor is a gate electrode formed on an insulating substrate,
A first gate insulating film formed on the gate electrode,
Second gate insulation formed on the first gate insulation film
Film and a first amorphous film formed on the second gate insulating film
Formed on the first silicon film and the first silicon film.
And a second amorphous silicon film formed on the first amorphous silicon film.
The gate insulating film has a hydrogen content in the film which is the second gate insulating film.
Composed of a silicon nitride film having a hydrogen content lower than that of the film,
The number of N—H bonds in the second gate insulating film is 40.
Composed of a silicon nitride film of about 60 cm −1 ,
The crystalline silicon film has a Si content corresponding to the number of Si-H bonds in the film.
The ratio of the number of —H 2 bonds is more than 0 and 0.05 or less,
The second amorphous silicon film is the first amorphous silicon film.
The film thickness is thicker than the con film, and the Si-H bond in the film
The ratio of the number of Si—H 2 bonds to the number is large.
The manufacturing method of a thin film transistor according to claim 3, wherein according to the invention is a manufacturing method of a thin film transistor according to claim 2, on the second gate insulating film, a high-frequency power 0.015~0.02W / cm 2 or the step of forming the first amorphous silicon film by the chemical vapor deposition method under the film forming conditions where the flow rate ratio H 2 / SiH 4 of the material gas is 8 to 20, and the first amorphous state. The high-frequency power is made higher than the film forming condition range of the first amorphous silicon film or the flow rate ratio H 2 / SiH 4 of the material gas is made lower on the high quality silicon film to make the first amorphous silicon film. And a step of forming the second amorphous silicon film at a film forming rate higher than that of the silicon film.
【0018】[0018]
【実施例】実施例1.図1に本願発明の液晶表示装置に
用いる薄膜トランジスタの構造断面図を示す。基本的な
部分は従来装置と共通するので等価回路図、及び平面図
及び共通する部分の説明は省略する。ガラス基板1上に
形成されたゲート電極5、画素電極4とこの上に形成さ
れた膜中の水素含有量が少ないSiN膜による第1のゲ
ート絶縁膜6と、その上に形成されたソースバスライン
17と、この上に形成された膜中の水素含有量が多いS
iNによる第2のゲート絶縁膜7が形成されている。例
えば第2のゲート絶縁膜7は膜中のN−H結合数が40
〜60cm-1のSiN膜を50〜150オングストロー
ムと、第1のゲート絶縁膜6は、膜中のN−H結合数が
30〜40cm-1のSiN膜で膜厚が第1と第2を合わ
せて3000〜5000オングストロームのものが形成
されている。EXAMPLES Example 1. FIG. 1 shows a structural cross-sectional view of a thin film transistor used in the liquid crystal display device of the present invention. Since the basic part is common to the conventional device, an equivalent circuit diagram, a plan view and description of common parts are omitted. The gate electrode 5 and the pixel electrode 4 formed on the glass substrate 1, the first gate insulating film 6 made of a SiN film having a low hydrogen content in the film formed thereon, and the source bus formed thereon. Line 17 and S containing a large amount of hydrogen in the film formed thereon
The second gate insulating film 7 made of iN is formed. For example, the number of N—H bonds in the second gate insulating film 7 is 40.
The SiN film having a thickness of -60 cm -1 is 50 to 150 angstroms, and the first gate insulating film 6 is a SiN film having a number of NH bonds in the film of 30 to 40 cm -1 and the first and second film thicknesses. A total of 3000 to 5000 angstroms are formed.
【0019】この実施例1では第1及び第2のゲート絶
縁膜にSiN膜を有する2層構造のゲート絶縁膜の場合
について記載したが、3層以上のゲート絶縁膜が形成さ
れた装置においては、非晶質シリコン膜と界面を形成す
るゲート絶縁膜を窒化珪素膜とし膜中の含有水素量を多
くする。Although the first embodiment describes the case of the gate insulating film having the two-layer structure having the SiN films as the first and second gate insulating films, the device having three or more layers of the gate insulating films is described. A silicon nitride film is used as a gate insulating film that forms an interface with the amorphous silicon film to increase the amount of hydrogen contained in the film .
【0020】この第2のゲート絶縁膜7上に界面準位を
少なくした第1のノンドープ非晶質シリコン膜9、例え
ば膜中のSi−H結合数に対するSi−H2結合数の比
を0.05以下とした膜が膜厚200オングストローム
形成されており、その上に第2のノンドープ非晶質シリ
コン膜が上記第1及び第2の膜を合わせて膜厚500〜
2000オングストローム成膜されている。A first non-doped amorphous silicon film 9 having a reduced interface state on the second gate insulating film 7, for example, the ratio of the number of Si-H 2 bonds to the number of Si-H bonds in the film is 0. A film with a thickness of 0.05 or less is formed to a thickness of 200 angstroms, and a second non-doped amorphous silicon film is formed on the film to a thickness of 500 to 500 nm.
2000 angstrom film is formed.
【0021】この上にSiNによるチャネル保護膜11
が形成されており、その上にPをドープした非晶質シリ
コン膜12と、その上にソース電極13及びドレイン電
極14が形成されている。ソース電極13及びドレイン
電極14下のPをドープした非晶質シリコン膜12はそ
れぞれ、チャネル保護膜11にあけられたコンタクトホ
ールを通じてノンドープ非晶質シリコン膜10と接続さ
れている。又、ドレイン電極14は、コンタクトホール
を通じ画素電極4と接続されている。又ソース電極13
は、コンタクトホールを通じ、ソースバスライン17と
接続されている。On top of this, a channel protection film 11 of SiN is formed.
Are formed, and a P-doped amorphous silicon film 12 is formed thereon, and a source electrode 13 and a drain electrode 14 are formed thereon. The P-doped amorphous silicon film 12 under the source electrode 13 and the drain electrode 14 is connected to the non-doped amorphous silicon film 10 through contact holes formed in the channel protective film 11. The drain electrode 14 is connected to the pixel electrode 4 through a contact hole. In addition, the source electrode 13
Is connected to the source bus line 17 through a contact hole.
【0022】この装置の動作は、基本的に従来装置のと
ころで説明したものと同じであるので説明を省略する。Since the operation of this device is basically the same as that described in the conventional device, the description thereof will be omitted.
【0023】本願の構造は次の作用を有する
(1)2層構造のゲート絶縁膜に関し、第1のノンドー
プ非晶質シリコン膜9と接する第2のSiN膜7の膜中
の水素含有量を多くし膜中のN−H結合数を40〜60
cm-1と大きくしているので、第2のSiN膜7から水
素を供給し第1のノンドープ非晶質シリコン膜9界面に
おけるダングリングボンドを補償し、界面準位を減らす
だけの充分な水素を供給する働きをする。この結果図7
a、bで示される様にSiN膜中の水素量IN-Hの増加
により高い電界効果移動度の非晶質シリコン膜9が得ら
れる。The structure of the present application relates to (1) a gate insulating film having a two-layer structure having the following effects. The hydrogen content in the film of the second SiN film 7 in contact with the first non-doped amorphous silicon film 9 is Increase the number of NH bonds in the membrane to 40-60
Since it is made as large as cm −1 , hydrogen is supplied from the second SiN film 7 to compensate for the dangling bond at the interface of the first non-doped amorphous silicon film 9 and to reduce the interface state. To supply. As a result of this, FIG.
As shown by a and b, an amorphous silicon film 9 having a high field effect mobility can be obtained by increasing the hydrogen amount I NH in the SiN film.
【0024】(2)又2層構造のノンドープ非晶質シリ
コン膜に関し、第2のゲート絶縁膜7と接する第1のノ
ンドープ非晶質シリコン膜9は、膜中のSi−H2結合
数/SiH結合数を0.05以下となる様にしているの
で、ダングリングボンドによる界面準位が少ない膜が得
られ図9に示すように高い電界効果移動度の膜が得られ
る。(2) Regarding the non-doped amorphous silicon film having a two-layer structure, the first non-doped amorphous silicon film 9 in contact with the second gate insulating film 7 has the number of Si--H 2 bonds in the film / Since the number of SiH bonds is set to 0.05 or less, a film having a small number of interface states due to dangling bonds can be obtained, and a film having high field effect mobility can be obtained as shown in FIG.
【0025】次にこの装置の製造方法について説明す
る。従来装置と共通する部分の説明は省略する。まず図
2によりゲート絶縁膜の製造方法を説明する。第1及び
第2のゲート絶縁膜のSiN膜6,7及び第1及び第2
のノンドープ非晶質シリコン膜9,10及びチャネル保
護膜11をCVD法により大気に開放せず連続成膜を行
う。図2aに示すようにガラス基板1上に形成されたゲ
ート5上に第1のゲート絶縁膜のSiN膜6を、成膜温
度300℃、高周波電力密度0.2〜0.4W/c
m2、圧力130〜160Pa、成膜ガスN2、Si
H4、NH3の混合ガスを用いてNH3/SiH4流量比
0.5〜2で膜厚50〜150オングストローム成膜す
る。次に図2bに示すように非晶質シリコン膜9と接す
る第2のゲート絶縁膜のSiN膜7を大気開放せず連続
で第1のSiN6と同じ成膜温度で、高周波電力密度
0.2〜0.4W/cm2、圧力130〜160Pa、
成膜ガスにN2、SiH4、NH3の混合ガスを用いてN
H3/SiH4流量比4〜8で第1及び第2のSiNの膜
厚を合わせて3000〜5000オングストローム成膜
する。以上のような製造方法をとることにより、図8に
示される様に第1のSiN膜のドライエッチングレート
は大きくないので、a−Si/SiNのエッチング選択
比は4〜5程度と維持することが出来る。Next, a method of manufacturing this device will be described. The description of the parts common to the conventional device will be omitted. First, a method of manufacturing a gate insulating film will be described with reference to FIG. SiN films 6 and 7 of the first and second gate insulating films and the first and second
The non-doped amorphous silicon films 9 and 10 and the channel protection film 11 are continuously formed by the CVD method without being exposed to the atmosphere. As shown in FIG. 2a, a SiN film 6 as a first gate insulating film is formed on a gate 5 formed on a glass substrate 1 at a film forming temperature of 300 ° C. and a high frequency power density of 0.2 to 0.4 W / c.
m 2 , pressure 130 to 160 Pa, film forming gas N 2 , Si
A mixed gas of H 4 and NH 3 is used to form a film with a film thickness of 50 to 150 Å at an NH 3 / SiH 4 flow rate ratio of 0.5 to 2. Next, as shown in FIG. 2B, the SiN film 7 of the second gate insulating film which is in contact with the amorphous silicon film 9 is continuously exposed to the atmosphere at the same film forming temperature as that of the first SiN 6 at a high frequency power density of 0.2. ~ 0.4 W / cm 2 , pressure 130-160 Pa,
Using a mixed gas of N 2 , SiH 4 , and NH 3 as a film forming gas,
At a H 3 / SiH 4 flow rate ratio of 4 to 8, the first and second SiN films are combined to form a film having a thickness of 3000 to 5000 angstroms. Since the dry etching rate of the first SiN film is not large as shown in FIG. 8 by using the above manufacturing method, the etching selection ratio of a-Si / SiN should be maintained at about 4-5. Can be done.
【0026】次にノンドープ非晶質シリコン膜の成膜方
法について説明する。図2cに示すように第2のSiN
膜7と界面を形成する第1のノンドープ非晶質シリコン
膜9は、CVD法により成膜温度300℃、圧力80〜
160Pa、高周波電力0.015〜0.02W/cm
2、或いは材料ガスH2/SiH4の流量比を8〜20と
して、デポレートが80(オングストローム/分)以下
に相当する成膜条件で50〜200オングストローム成
膜する。次に第2のノンドープ非晶質シリコン膜10を
大気開放せず連続で第1の非晶質シリコン膜9と同じ温
度で高周波電力0.04〜0.06W/cm2、圧力8
0〜160Pa、成膜ガスにSiH4、H2の混合ガスを
用いてデポレートが200(オングストローム/分)以
上に相当する成膜速度で膜厚を第1及び第2の膜を合わ
せて500〜2000オングストローム成膜する。Next, a method for forming a non-doped amorphous silicon film will be described. The second SiN as shown in FIG. 2c
The first non-doped amorphous silicon film 9 forming an interface with the film 7 is formed by a CVD method at a film forming temperature of 300 ° C. and a pressure of 80 to 80 ° C.
160 Pa, high frequency power 0.015 to 0.02 W / cm
2 or a material gas H 2 / SiH 4 flow rate ratio of 8 to 20 and 50 to 200 angstrom film is formed under the film forming conditions corresponding to a deposition rate of 80 (angstrom / min) or less. Next, the second non-doped amorphous silicon film 10 is continuously exposed to the atmosphere at the same temperature as the first amorphous silicon film 9 and the high frequency power is 0.04 to 0.06 W / cm 2 , and the pressure is 8.
0 to 160 Pa, a mixed gas of SiH 4 and H 2 is used as a film forming gas, and the total film thickness of the first film and the second film is 500 to 500 at a film forming rate corresponding to a deposition rate of 200 (angstrom / min) or more. 2000 angstrom film is formed.
【0027】以上の様な製造方法をとることにより図
8、図9、図10より第1のノンドープ非晶質シリコン
膜は0.85cm2/V・sec以上の高い電界効果移
動度を達成することが出来る。By adopting the above manufacturing method, the first non-doped amorphous silicon film according to FIGS. 8, 9 and 10 achieves a high field effect mobility of 0.85 cm 2 / V · sec or more. You can
【0028】次に図2dに示すようにCVD法でSiN
を成膜し、チャネル保護膜11を成膜し、図2eに示す
ようにフォトリソグラフィによりコンタクトホールを形
成する。次に図3aに示すように、その上にCVD法に
よりPをドープした非晶質シリコン膜12を成膜し、そ
の上にスパッタ法によりAl−Si−Cu膜を成膜1
3,14、次に図3bに示すようにウェットエッチング
法によりAl−Si−Cu膜13,14をパターニング
後、RIE法により上記Pドープ非晶質シリコン膜12
をパターニングしてソース電極13及びドレイン電極1
4を形成する。Next, as shown in FIG. 2d, SiN is formed by the CVD method.
Is formed, a channel protective film 11 is formed, and a contact hole is formed by photolithography as shown in FIG. 2e. Next, as shown in FIG. 3A, a P-doped amorphous silicon film 12 is formed thereon by a CVD method, and an Al-Si-Cu film is formed thereon by a sputtering method 1
3, 14, then wet etching as shown in Figure 3b
Patterning the Al-Si-Cu films 13 and 14 by the method
After that, the P-doped amorphous silicon film 12 is formed by the RIE method.
It is patterned source electrode 13 and the drain electrode 1
4 is formed.
【0029】次に図3cに示すように保護膜15をCV
D法によりSiN膜を成膜温度300℃、高周波電力
0.2〜0.4W/cm2、圧力130〜160Paで
材料ガスSiH4、NH3、N2の混合ガスを用いて成膜
する。Next, as shown in FIG. 3c, the protective film 15 is covered with CV.
A SiN film is formed by the D method at a film forming temperature of 300 ° C., a high frequency power of 0.2 to 0.4 W / cm 2 , and a pressure of 130 to 160 Pa, using a mixed gas of material gases SiH 4 , NH 3 , and N 2 .
【0030】第1の発明の構造は、上記実施例1の図1
に示されている様に、ガラス基板1上に形成されたゲー
ト電極5、画素電極4とこの上に形成された膜中の水素
含有量が少ないSiN膜による第1のゲート絶縁膜6
と、この上に形成された膜中の水素含有量が多いSiN
による第2のゲート絶縁膜7が形成されている。例えば
第2のゲート絶縁膜7は膜中のN−H結合数が40〜6
0cm-1のSiN膜を50〜150オングストローム
と、第1のゲート絶縁膜6は、膜中のN−H結合数が3
0〜40cm-1のSiN膜で膜厚が第1と第2を合わせ
て3000〜5000オングストロームのものが形成さ
れている。The structure of the first invention is similar to that of the first embodiment shown in FIG.
As shown in FIG. 1, the gate electrode 5 and the pixel electrode 4 formed on the glass substrate 1 and the first gate insulating film 6 made of a SiN film having a small hydrogen content in the film formed thereon.
And SiN containing a large amount of hydrogen in the film formed thereon.
To form the second gate insulating film 7. For example, the number of N—H bonds in the second gate insulating film 7 is 40 to 6
The SiN film of 0 cm −1 has a thickness of 50 to 150 Å, and the first gate insulating film 6 has a number of N—H bonds of 3 in the film.
A SiN film having a thickness of 0 to 40 cm −1 and having a total film thickness of 3000 to 5000 angstroms is formed.
【0031】上記第1の発明は次の作用を有する。第1
のノンドープ非晶質シリコン膜9と接する第2のSiN
膜7の膜中の水素含有量を多くし膜中のN−H結合数を
40〜60cm-1と大きくしているので、第2のSiN
膜7から第1のノンドープ非晶質シリコン膜9水素を供
給し界面におけるダングリングボンドを補償し、界面準
位を減らすだけの充分な水素を供給する働きをする。こ
の結果図7a、bで示される様にSiN膜中の水素量I
N-Hの増加により高い電界効果移動度の非晶質シリコン
膜9が得られる。又、第1のSiN膜の膜中のN−H係
合数を30〜40cm-1と小さくしたので、図7及び図
8からSiN膜のエッチングレートが小さいので、非晶
質シリコン/SiN膜のエッチング選択比を4〜5程度
と維持することができる。以上から非晶質シリコン膜9
の高移動度を得るとともに非晶質シリコン/SiN膜の
エッチング選択比を維持することが出来る。The above-mentioned first invention has the following effects. First
Second SiN contacting the non-doped amorphous silicon film 9 of
Since the hydrogen content in the film of the film 7 is increased and the number of NH bonds in the film is increased to 40 to 60 cm -1 , the second SiN
The first non-doped amorphous silicon film 9 supplies hydrogen from the film 7 to compensate for dangling bonds at the interface and to supply sufficient hydrogen to reduce the interface state. As a result, as shown in FIGS. 7a and 7b, the amount of hydrogen in the SiN film I
An amorphous silicon film 9 having a high field effect mobility can be obtained by increasing NH . Also, since the number of N—H engagements in the first SiN film is reduced to 30 to 40 cm −1 , the etching rate of the SiN film is small as shown in FIGS. 7 and 8, so that the amorphous silicon / SiN film is The etching selection ratio can be maintained at about 4 to 5. From the above, the amorphous silicon film 9
It is possible to obtain a high mobility and to maintain the etching selection ratio of the amorphous silicon / SiN film.
【0032】第2の発明の製造方法は、図2aに示すよ
うにガラス基板1上に形成されたゲート5上に第1のゲ
ート絶縁膜のSiN膜6を、成膜温度300℃、高周波
電力密度0.2〜0.4W/cm2、圧力130〜16
0Pa、成膜ガスN2、SiH4、NH3の混合ガスを用
いてNH3/SiH4流量比0.5〜2で膜厚50〜15
0オングストローム成膜する。次に図2bに示すように
非晶質シリコン膜9と接する第2のゲート絶縁膜のSi
N膜7を大気開放せず連続で第1のSiN6と同じ成膜
温度で、高周波電力密度0.2〜0.4W/cm2、圧
力130〜160Pa、成膜ガスにN2、SiH4、NH
3の混合ガスを用いてNH3/SiH4流量比4〜8で第
1及び第2のSiNの膜厚を合わせて3000〜500
0オングストローム成膜する。As shown in FIG. 2a, the manufacturing method of the second invention comprises forming the SiN film 6 of the first gate insulating film on the gate 5 formed on the glass substrate 1, forming temperature 300 ° C., high frequency power. Density 0.2 to 0.4 W / cm 2 , pressure 130 to 16
0 Pa, the film thickness in NH 3 / SiH 4 flow ratio from 0.5 to 2 using a mixed gas of the film forming gas N 2, SiH 4, NH 3 50~15
A 0 Å film is formed. Next, as shown in FIG. 2b, Si of the second gate insulating film contacting the amorphous silicon film 9 is formed.
The N film 7 is continuously exposed to the atmosphere at the same film forming temperature as that of the first SiN 6, the high frequency power density is 0.2 to 0.4 W / cm 2 , the pressure is 130 to 160 Pa, the film forming gas is N 2 , SiH 4 , and NH
Using a mixed gas of 3 and a flow rate ratio of NH 3 / SiH 4 of 4 to 8, the film thicknesses of the first and second SiN are combined to be 3000 to 500.
A 0 Å film is formed.
【0033】上記第2の発明は次の作用を有する。第1
のSiN膜6を材料ガスNH3/SiH4の流量比を0.
5〜2で成膜したので、図7bから第1の膜中の水素量
IN-Hは37〜42と小さいが図8の関係からSiN膜
のエッチングレートが小さいので、非晶質シリコン/S
iN膜のエッチング選択比を4〜5程度と維持すること
が出来る。又、第2のSiN膜7を材料ガスNH3/S
iH4の流量比を4〜8としたので図7aから高い電界
効果移動度の非晶質シリコン膜9が得られる。以上から
非晶質シリコン膜9の高移動度をうるとともに非晶質シ
リコン/SiN膜のエッチング選択比を維持することが
出来る。The above-mentioned second invention has the following effects. First
In the SiN film 6 of No. 3 , the flow rate ratio of the material gas NH 3 / SiH 4 is set to 0.
Having formed by 5-2, since the amount of hydrogen I NH in the first layer from Figure 7b is small a small etching rate of the SiN film from the relationship shown in FIG. 8 and 37 to 42, amorphous silicon / S
The etching selection ratio of the iN film can be maintained at about 4-5. In addition, the second SiN film 7 is replaced with the material gas NH 3 / S.
Since the flow rate ratio of iH 4 is set to 4 to 8, an amorphous silicon film 9 having a high field effect mobility can be obtained from FIG. 7a. From the above, the high mobility of the amorphous silicon film 9 can be obtained and the etching selection ratio of the amorphous silicon / SiN film can be maintained.
【0034】第3の発明の構造は、図1に示されている
様にガラス基板1上に形成されたゲート電極5、画素電
極4とこの上に形成された膜中の水素含有量が少ないS
iN膜による第1のゲート絶縁膜6と、この上に形成さ
れた膜中の水素含有量が多いSiNによる第2のゲート
絶縁膜7が形成されている。例えば第2のゲート絶縁膜
7は膜中のN−H結合数が40〜60cm-1のSiN膜
を50〜150オングストロームと、第1のゲート絶縁
膜6は、膜中のN−H結合数が30〜40cm-1のSi
N膜で膜厚が第1と第2を合わせて3000〜5000
オングストロームのものが形成されている。この第2の
ゲート絶縁膜7上に界面準位を少なくした第1のノンド
ープ非晶質シリコン膜9、例えば膜中のSi−H結合数
に対するSi−H2結合数の比を0.05以下とした膜
が膜厚200オングストローム形成されており、その上
に第2のノンドープ非晶質シリコン膜が上記第1及び第
2の膜を合わせて膜厚500〜2000オングストロー
ム成膜されている。In the structure of the third invention, as shown in FIG. 1, the gate electrode 5, the pixel electrode 4 formed on the glass substrate 1 and the hydrogen content in the film formed thereon are small. S
A first gate insulating film 6 made of an iN film and a second gate insulating film 7 made of SiN having a large hydrogen content in the film formed thereon are formed. For example, the second gate insulating film 7 is a SiN film having an N—H bond number of 40 to 60 cm −1 of 50 to 150 Å, and the first gate insulating film 6 is an N—H bond number of the film. Is 30-40 cm -1 of Si
N film with a total thickness of 3000 to 5000
Angstroms are formed. The ratio of the number of Si—H 2 bonds to the number of Si—H bonds in the first non-doped amorphous silicon film 9 having a reduced interface state on the second gate insulating film 7, for example, is 0.05 or less. Is formed to a film thickness of 200 angstroms, and a second non-doped amorphous silicon film is formed thereon to a film thickness of 500 to 2000 angstroms including the first and second films.
【0035】上記第3の発明の構造は、次の作用を有す
る。2層構造のゲート絶縁膜に関し、第1のノンドープ
非晶質シリコン膜9と接する第2のSiN膜7の膜中の
水素含有量を多くし膜中のN−H結合数を40〜60c
m-1と大きくしているので、第2のSiN膜7から水素
を供給し第1のノンドープ非晶質シリコン膜9界面にお
けるダングリングボンドを補償し、界面準位を減らすだ
けの充分な水素を供給する働きをする。この結果図7
a、bで示される様にSiN膜中の水素量IN-Hの増加
により高い電界効果移動度の非晶質シリコン膜9が得ら
れる。第1のノンドープ非晶質シリコン膜9は、膜中の
Si−H2結合数/SiH結合数を0.05以下となる
様にしているので、ダングリングボンドによる界面準位
が少ない膜が得られ図9に示すように高い電界効果移動
度の膜が得られる。上記第1のノンドープ非晶質シリコ
ン膜9と上記第2のゲート絶縁膜7が界面を形成してい
るので、上記ノンドープ非晶質シリコン膜9の界面に上
記第2のゲート絶縁膜7から水素が供給されることによ
り更に界面準位が減少し、高移動度の膜が得られる。The structure of the third invention has the following effects. Regarding the two-layer structure gate insulating film, the hydrogen content of the second SiN film 7 in contact with the first non-doped amorphous silicon film 9 is increased to increase the number of NH bonds in the film to 40 to 60c.
Since it is set to m −1 , the hydrogen is supplied from the second SiN film 7 to compensate for the dangling bond at the interface of the first non-doped amorphous silicon film 9, and to reduce the interface state. To supply. As a result of this, FIG.
As shown by a and b, an amorphous silicon film 9 having a high field effect mobility can be obtained by increasing the hydrogen amount I NH in the SiN film. The first non-doped amorphous silicon film 9 has a Si-H 2 bond number / SiH bond number of 0.05 or less in the film, so that a film having a small number of interface states due to dangling bonds can be obtained. As a result, a film having a high field effect mobility is obtained as shown in FIG. Since the first non-doped amorphous silicon film 9 and the second gate insulating film 7 form an interface, hydrogen is removed from the second gate insulating film 7 at the interface of the non-doped amorphous silicon film 9. Is further supplied, the interface state is further reduced, and a high-mobility film is obtained.
【0036】第4の発明の製造方法は図2aに示すよう
にガラス基板1上に形成されたゲート5上に第1のゲー
ト絶縁膜のSiN膜6を、成膜温度300℃、高周波電
力密度0.2〜0.4W/cm2、圧力130〜160
Pa、成膜ガスN2、SiH4、NH3の混合ガスを用い
てNH3/SiH4流量比0.5〜2で膜厚50〜150
オングストローム成膜する。次に図2bに示すように非
晶質シリコン膜9と接する第2のゲート絶縁膜のSiN
膜7を大気開放せず連続で第1のSiN6と同じ成膜温
度で、高周波電力密度0.2〜0.4W/cm2、圧力
130〜160Pa、成膜ガスにN2、SiH4、NH3
の混合ガスを用いてNH3/SiH4流量比4〜8で第1
及び第2のSiNの膜厚を合わせて3000〜5000
オングストローム成膜する。次に図2cに示すように第
2のSiN膜7と界面を形成する第1のノンドープ非晶
質シリコン膜9は、CVD法により成膜温度300℃、
圧力80〜160Pa、高周波電力0.015〜0.0
2W/cm2、或いは材料ガスH2/SiH4の流量比を
8〜20として、デポレートが80(オングストローム
/分)以下に相当する成膜条件で50〜200オングス
トローム成膜する。次に第2のノンドープ非晶質シリコ
ン膜10を大気開放せず連続で第1の非晶質シリコン膜
9と同じ温度で高周波電力0.04〜0.06W/cm
2、圧力80〜160Pa、成膜ガスにSiH4、H2の
混合ガスを用いてデポレートが200(オングストロー
ム/分)以上に相当する成膜速度で膜厚を第1及び第2
の膜を合わせて500〜2000オングストローム成膜
する。According to the manufacturing method of the fourth invention, as shown in FIG. 2a, the SiN film 6 of the first gate insulating film is formed on the gate 5 formed on the glass substrate 1 at the film forming temperature of 300 ° C. and the high frequency power density. 0.2-0.4 W / cm 2 , pressure 130-160
A mixed gas of Pa, a film forming gas N 2 , SiH 4 , and NH 3 is used, and a film thickness is 50 to 150 at an NH 3 / SiH 4 flow rate ratio of 0.5 to 2.
Angstrom film is formed. Next, as shown in FIG. 2b, SiN of the second gate insulating film in contact with the amorphous silicon film 9 is formed.
The film 7 is continuously exposed to the atmosphere at the same film forming temperature as the first SiN 6, the high frequency power density is 0.2 to 0.4 W / cm 2 , the pressure is 130 to 160 Pa, and the film forming gas is N 2 , SiH 4 , and NH. 3
With a mixed gas of NH 3 / SiH 4 at a flow rate ratio of 4 to 8
And the total thickness of the second SiN are 3000 to 5000
Angstrom film is formed. Next, as shown in FIG. 2c, the first non-doped amorphous silicon film 9 forming an interface with the second SiN film 7 is formed at a film forming temperature of 300 ° C. by a CVD method.
Pressure 80-160Pa, high frequency power 0.015-0.0
A film thickness of 50 to 200 angstroms is formed under film forming conditions corresponding to a deposition rate of 80 (angstrom / min) or less with a flow rate ratio of 2 W / cm 2 or a material gas H 2 / SiH 4 of 8 to 20. Next, the second non-doped amorphous silicon film 10 is continuously exposed to the atmosphere at the same temperature as the first amorphous silicon film 9 and the high frequency power is 0.04 to 0.06 W / cm.
2, the pressure 80~160Pa, SiH 4 into the film forming gas, H deposition rate of 200 using a mixed gas of 2 (Å / min) or more first thickness at a deposition rate corresponding to the and second
The above films are combined to form a film of 500 to 2000 angstroms.
【0037】上記第4の発明の製造方法は次の作用を有
する。第1のSiN膜6を材料ガスNH3/SiH4の流
量比を0.5〜2で成膜したので、図7bから第1の膜
中の水素量IN-Hは37〜42と小さいが図8の関係か
らSiN膜のエッチングレートが小さいので、非晶質シ
リコン/SiN膜のエッチング選択比を4〜5程度と維
持することが出来る。又、第2のSiN膜7を材料ガス
NH3/SiH4の流量比を4〜8としたので図7aから
高い電界効果移動度の非晶質シリコン膜9が得られる。
以上から非晶質シリコン膜9の高移動度をうるとともに
非晶質シリコン/SiN膜のエッチング選択比を維持す
ることが出来る。又薄い第1の非晶質シリコン膜を低デ
ポレートで形成し、残りの厚い第2の非晶質シリコン膜
を高デポレートで成膜するので、成膜所要時間を大巾に
短縮することができる。The manufacturing method of the fourth invention has the following effects. Since the first SiN film 6 is formed with the flow rate ratio of the material gas NH 3 / SiH 4 of 0.5 to 2, the hydrogen amount I NH in the first film is as small as 37 to 42 from FIG. 7b. Since the etching rate of the SiN film is small from the relationship of 8, the etching selection ratio of the amorphous silicon / SiN film can be maintained at about 4 to 5. Since the flow rate ratio of the material gas NH 3 / SiH 4 to the second SiN film 7 is set to 4 to 8, the amorphous silicon film 9 having high field effect mobility can be obtained from FIG. 7a.
From the above, the high mobility of the amorphous silicon film 9 can be obtained and the etching selection ratio of the amorphous silicon / SiN film can be maintained. Further, since the thin first amorphous silicon film is formed with a low deposition rate and the remaining thick second amorphous silicon film is deposited with a high deposition rate, the film formation time can be greatly shortened. .
【0038】第5の発明の製造方法を図2により説明す
る。第1及び第2のゲート絶縁膜のSiN膜6,7及び
第1及び第2のノンドープ非晶質シリコン膜9,10及
びチャネル保護膜11をCVD法により大気に開放せず
連続成膜を行う。図2aに示すようにガラス基板1上に
形成されたゲート5上に第1のゲート絶縁膜のSiN膜
6を、成膜温度300℃、高周波電力密度0.2〜0.
4W/cm2、圧力130〜160Pa、成膜ガスN2、
SiH4、NH3の混合ガスを用いてNH3/SiH4流量
比0.5〜2で膜厚50〜150オングストローム成膜
する。次に図2bに示すように非晶質シリコン膜9と接
する第2のゲート絶縁膜のSiN膜7を大気開放せず連
続で第1のSiN6と同じ成膜温度で、高周波電力密度
0.2〜0.4W/cm2、圧力130〜160Pa、
成膜ガスにN2、SiH4、NH3の混合ガスを用いてN
H3/SiH4流量比4〜8で第1及び第2のSiNの膜
厚を合わせて3000〜5000オングストローム成膜
する。図2cに示すように第2のSiN膜7と界面を形
成する第1のノンドープ非晶質シリコン膜9は、CVD
法により成膜温度300℃、圧力80〜160Pa、高
周波電力0.015〜0.02W/cm2、或いは材料
ガスH2/SiH4の流量比を8〜20として、デポレー
トが80(オングストローム/分)以下に相当する成膜
条件で50〜200オングストローム成膜する。次に第
2のノンドープ非晶質シリコン膜10を大気に開放せず
連続で第1の非晶質シリコン膜9と同じ温度で高周波電
力0.04〜0.06W/cm2、圧力80〜160P
a、成膜ガスにSiH4、H2の混合ガスを用いてデポレ
ートが200(オングストローム/分)以上に相当する
成膜速度で膜厚さ第1及び第2の膜を合わせて500〜
2000オングストローム成膜する。次に図2dに示す
ようにCVD法で成膜温度300℃でSiNを成膜し、
チャネル保護膜11を成膜する。The manufacturing method of the fifth invention will be described with reference to FIG. The SiN films 6 and 7 of the first and second gate insulating films, the first and second non-doped amorphous silicon films 9 and 10, and the channel protective film 11 are continuously formed by the CVD method without being exposed to the atmosphere. . As shown in FIG. 2a, a SiN film 6 as a first gate insulating film is formed on a gate 5 formed on a glass substrate 1 at a film forming temperature of 300 ° C. and a high frequency power density of 0.2 to 0.
4 W / cm 2 , pressure 130 to 160 Pa, film forming gas N 2 ,
A mixed gas of SiH 4 and NH 3 is used to form a film having a film thickness of 50 to 150 Å at an NH 3 / SiH 4 flow rate ratio of 0.5 to 2. Next, as shown in FIG. 2B, the SiN film 7 of the second gate insulating film which is in contact with the amorphous silicon film 9 is continuously exposed to the atmosphere at the same film forming temperature as that of the first SiN 6 at a high frequency power density of 0.2. ~ 0.4 W / cm 2 , pressure 130-160 Pa,
Using a mixed gas of N 2 , SiH 4 , and NH 3 as a film forming gas,
At a H 3 / SiH 4 flow rate ratio of 4 to 8, the first and second SiN films are combined to form a film having a thickness of 3000 to 5000 angstroms. As shown in FIG. 2c, the first non-doped amorphous silicon film 9 forming an interface with the second SiN film 7 is formed by CVD.
Film deposition temperature of 300 ° C., pressure of 80 to 160 Pa, high frequency power of 0.015 to 0.02 W / cm 2 , or flow rate ratio of material gas H 2 / SiH 4 of 8 to 20, the deposition rate is 80 (angstrom / min. ) 50 to 200 angstrom film is formed under the film forming conditions corresponding to the following. Next, the second non-doped amorphous silicon film 10 is continuously exposed to the atmosphere at the same temperature as the first amorphous silicon film 9 and the high frequency power is 0.04 to 0.06 W / cm 2 and the pressure is 80 to 160 P.
a, using a mixed gas of SiH 4 and H 2 as a film-forming gas and depositing the first and second films at a film-forming rate corresponding to a deposition rate of 200 (angstrom / min) or more, the total thickness is 500 to 500
2000 angstrom film is formed. Next, as shown in FIG. 2d, a SiN film is formed by a CVD method at a film forming temperature of 300 ° C.,
The channel protection film 11 is formed.
【0039】次に上記第5の発明の製造方法の作用を示
す。本願の製造工程では第2のSiN膜19、第1の非
晶質シリコン膜9、及び第2の非晶質シリコン膜10及
びチャネル保護膜11の成膜温度を300℃と共通に
し、連続成膜をするようにした。この様にすることによ
り例えば従来第2のSiN膜9及びチャネル保護膜11
を300℃、非晶質シリコン膜9、10を250℃で成
膜していた場合に比べ加熱、冷却に要する時間を削減
し、例えば従来の2段階の温度で成膜していた場合の4
2分の成膜時間を6分程度と成膜所要時間を大幅に短縮
することができた。図11に薄膜トランジスタの多層膜
の成膜温度設定方式に対する電界効果移動度の値を示
す。このことから成膜温度を共通化することにより高い
移動度が得られることがわかる。即ち左端は非晶質シリ
コン膜を高デポレートで成膜した時の移動度を示したも
ので、界面準位等の影響で低い移動度を示している。真
中の2段階成膜とはゲート絶縁膜7及びチャネル保護膜
11の成膜温度を300℃とし、非晶質シリコン膜9、
10の成膜温度を250℃とした場合の移動度を示す。
右端はゲート絶縁膜7、非晶質シリコン膜9、10及び
チャネル保護膜を300℃と共通にしたものである。こ
れは従来300℃で非晶質シリコン膜の水素結合がとれ
てダングリングボンドが増え、移動度が減少すると考え
られていたものが、Si−Si結合により移動度の減少
がないことがわかり、成膜温度の共通化が可能となった
ものである。上記の製造方法により、高い電界効果移動
度をうると共に、成膜所要時間を大巾に短縮することが
可能である。Next, the operation of the manufacturing method of the fifth invention will be described. In the manufacturing process of the present application, the deposition temperature of the second SiN film 19, the first amorphous silicon film 9, the second amorphous silicon film 10 and the channel protection film 11 is set to 300 ° C. in common, and the continuous deposition is performed. I tried to make a membrane. By doing so, for example, the second SiN film 9 and the channel protection film 11 of the related art are used.
Compared with the case where the amorphous silicon films 9 and 10 are formed at 300 ° C. and the film formation at 250 ° C., the time required for heating and cooling is reduced.
The film formation time was reduced from 2 minutes to about 6 minutes, which was a significant reduction in film formation time. FIG. 11 shows the value of the field effect mobility with respect to the method of setting the deposition temperature of the multilayer film of the thin film transistor. From this, it is understood that high mobility can be obtained by making the film forming temperature common. That is, the left end shows the mobility when the amorphous silicon film is formed with a high deposition rate, and shows the low mobility due to the influence of the interface state and the like. The middle two-stage film formation means that the film formation temperature of the gate insulating film 7 and the channel protection film 11 is 300 ° C., the amorphous silicon film 9,
The mobility when the film forming temperature of No. 10 is 250 ° C. is shown.
At the right end, the gate insulating film 7, the amorphous silicon films 9, 10 and the channel protective film are common to 300 ° C. Although it was conventionally thought that the hydrogen bond of the amorphous silicon film was broken at 300 ° C. to increase the dangling bond and the mobility was decreased, it was found that the mobility was not decreased by the Si—Si bond. The film forming temperature can be standardized. By the above-mentioned manufacturing method, it is possible to obtain a high field-effect mobility and to significantly shorten the film formation required time.
【0040】第6の発明の製造方法を図2及び図3によ
り説明する。第1及び第2のゲート絶縁膜のSiN膜
6,7及び第1及び第2のノンドープ非晶質シリコン膜
9,10及びチャネル保護膜11をCVD法により大気
に開放せず連続成膜を行う。図2aに示すようにガラス
基板1上に形成されたゲート5上に第1のゲート絶縁膜
のSiN膜6を、成膜温度300℃、高周波電力密度
0.2〜0.4W/cm2、圧力130〜160Pa、
成膜ガスN2、SiH4、NH3の混合ガスを用いてNH3
/SiH4流量比0.5〜2で膜厚50〜150オング
ストローム成膜する。次に図2bに示すように非晶質シ
リコン膜9と接する第2のゲート絶縁膜のSiN膜7を
大気開放せず連続で第1のSiN6と同じ成膜温度で、
高周波電力密度0.2〜0.4W/cm2、圧力130
〜160Pa、成膜ガスにN2、SiH4、NH3の混合
ガスを用いてNH3/SiH4流量比4〜8で第1及び第
2のSiNの膜厚を合わせて3000〜5000オング
ストローム成膜する。以上のような製造方法をとること
により、図8に示される様に第1のSiN膜のドライエ
ッチングレートは大きくないので、a−Si/SiNの
エッチング選択比は4〜5程度と維持することが出来
る。次にノンドープ非晶質シリコン膜の成膜方法につい
て説明する。図2cに示すように第2のSiN膜7と界
面を形成する第1のノンドープ非晶質シリコン膜9は、
CVD法により成膜温度300℃、圧力80〜160P
a、高周波電力0.015〜0.02W/cm2、或い
は材料ガスH2/SiH4の流量比を8〜20として、デ
ポレートが80(オングストローム/分)以下に相当す
る成膜条件で50〜200オングストローム成膜する。
次に第2のノンドープ非晶質シリコン膜10を大気開放
せず連続で第1の非晶質シリコン膜9と同じ温度で高周
波電力0.04〜0.06W/cm2、圧力80〜16
0Pa、成膜ガスにSiH4、H2の混合ガスを用いてデ
ポレートが200(オングストローム/分)以上に相当
する成膜速度で膜厚を第1及び第2の膜を合わせて50
0〜2000オングストローム成膜する。次に図2dに
示すようにCVD法でSiNを成膜し、チャネル保護膜
11を成膜し、図2eに示すようにフォトリソグラフィ
によりコンタクトホールを形成する。次に図3aに示す
ように、その上にCVD法によりPをドープした非晶質
シリコン膜12を成膜し、その上にスパッタ法によりA
l−Si−Cu膜を成膜13,14、次に図3bに示す
ようにウェットエッチング法によりAl−Si−Cu膜
13,14をパターニング後RIE法により上記Pドー
プ非晶質シリコン膜12をパターニングしてソース電極
13及びドレイン電極14を形成する。次に図3cに示
すように保護膜15をCVD法によりSiN膜を成膜温
度300℃、高周波電力0.2〜0.4W/cm2、圧
力130〜160Paで材料ガスSiH4、NH3、N2
の混合ガスを用いて成膜する。The manufacturing method of the sixth invention will be described with reference to FIGS. The SiN films 6 and 7 of the first and second gate insulating films, the first and second non-doped amorphous silicon films 9 and 10, and the channel protective film 11 are continuously formed by the CVD method without being exposed to the atmosphere. . As shown in FIG. 2a, a SiN film 6 as a first gate insulating film is formed on a gate 5 formed on a glass substrate 1 at a film forming temperature of 300 ° C., a high frequency power density of 0.2 to 0.4 W / cm 2 , Pressure 130-160Pa,
NH 3 using a mixed gas of the film forming gas N 2, SiH 4, NH 3
A film thickness of 50 to 150 Å is formed at a flow rate ratio of / SiH 4 of 0.5 to 2. Next, as shown in FIG. 2b, the SiN film 7 of the second gate insulating film which is in contact with the amorphous silicon film 9 is continuously exposed to the atmosphere at the same film forming temperature as that of the first SiN 6,
High frequency power density 0.2 to 0.4 W / cm 2 , pressure 130
˜160 Pa, a mixed gas of N 2 , SiH 4 , and NH 3 is used as a film forming gas, and an NH 3 / SiH 4 flow rate ratio of 4 to 8 is used to combine the film thicknesses of the first and second SiN layers to 3000 to 5000 angstroms. To film. Since the dry etching rate of the first SiN film is not large as shown in FIG. 8 by using the above manufacturing method, the etching selection ratio of a-Si / SiN should be maintained at about 4-5. Can be done. Next, a method for forming a non-doped amorphous silicon film will be described. As shown in FIG. 2c, the first non-doped amorphous silicon film 9 forming an interface with the second SiN film 7 is
Film formation temperature is 300 ° C. and pressure is 80 to 160 P by CVD method.
a, high frequency power 0.015 to 0.02 W / cm 2 , or a material gas H 2 / SiH 4 flow rate ratio of 8 to 20, and a deposition rate of 50 to 50 (angstrom / min) or less. A 200 angstrom film is formed.
Next, the second non-doped amorphous silicon film 10 is continuously exposed to the atmosphere at the same temperature as the first amorphous silicon film 9 and the high frequency power is 0.04 to 0.06 W / cm 2 and the pressure is 80 to 16.
0 Pa, a mixed gas of SiH 4 and H 2 is used as a film forming gas, and the film thickness of the first film and the second film is 50 at a film forming rate corresponding to a deposition rate of 200 (angstrom / min) or more.
A film of 0 to 2000 angstrom is formed. Next, as shown in FIG. 2d, SiN is formed into a film by a CVD method, a channel protective film 11 is formed, and a contact hole is formed by photolithography as shown in FIG. 2e. Next, as shown in FIG. 3A, a P-doped amorphous silicon film 12 is formed thereon by a CVD method, and A is formed thereon by a sputtering method.
An l-Si-Cu film is formed 13, 14 and then an Al-Si-Cu film is formed by a wet etching method as shown in FIG. 3b.
After patterning 13 and 14, the P-doped amorphous silicon film 12 is patterned by the RIE method to form the source electrode 13 and the drain electrode 14. Then film formation temperature 300 ° C. The SiN film by CVD protective film 15 as shown in FIG. 3c, a high frequency power 0.2~0.4W / cm 2, the material gas SiH 4 at a pressure 130~160Pa, NH 3, N 2
A film is formed using the mixed gas of.
【0041】次に第6の発明の方法による作用を示す。
保護膜15の成膜温度を、前記第1及び第2のSiN膜
7、第1及び第2の非晶質シリコン膜9、10、チャネ
ル保護膜11の成膜温度と同一或いはそれ以下に設定す
ることにより、図12に示されている非晶質シリコン膜
の電界効果移動度の高温成膜による減少を防止すること
が可能となり高い電界効果移動度の非晶質シリコン膜が
得られる。Next, the operation of the method of the sixth invention will be described.
The film forming temperature of the protective film 15 is set to be equal to or lower than the film forming temperature of the first and second SiN films 7, the first and second amorphous silicon films 9 and 10, and the channel protective film 11. By doing so, it is possible to prevent the field effect mobility of the amorphous silicon film shown in FIG. 12 from decreasing due to high temperature film formation, and an amorphous silicon film having a high field effect mobility can be obtained.
【0042】実施例2.この実施例2は、第7の発明の
製造方法の実施例を示すもので実施例1で示した第2の
ゲート絶縁膜7と界面を形成する第1の非晶質シリコン
膜9をより高速に成膜に形成する製造方法に関するもの
である。図2aに示すようにガラス基板1上に形成され
たゲート5上に第1のゲート絶縁膜のSiN膜6を、成
膜温度300℃、高周波電力密度0.2〜0.4W/c
m2、圧力130〜160Pa、成膜ガスN2、Si
H4、NH3の混合ガスを用いてNH3/SiH4流量比
0.5〜2で膜厚50〜150オングストローム成膜す
る。次に図2bに示すように非晶質シリコン膜9と接す
る第2のゲート絶縁膜のSiN膜7を大気開放せず連続
で第1のSiN6と同じ成膜温度で、高周波電力密度
0.2〜0.4W/cm2、圧力130〜160Pa、
成膜ガスにN2、SiH4、NH3の混合ガスを用いてN
H3/SiH4流量比4〜8で第1及び第2のSiNの膜
厚を合わせて3000〜5000オングストローム成膜
する。次にノンドープ非晶質シリコン膜の成膜方法につ
いて説明する。図2cに示すように第2のSiN膜7と
界面を形成する第1のノンドープ非晶質シリコン膜9
は、CVD法により成膜温度300℃、圧力80〜16
0Pa、高周波電力0.015〜0.02W/cm2、
或いは材料ガスH2/SiH4の流量比を8〜20とし
て、デポレートが80(オングストローム/分)以下に
相当する成膜条件で50〜200オングストローム成膜
する。Example 2. This second embodiment shows an embodiment of the manufacturing method of the seventh invention, and the first amorphous silicon film 9 forming an interface with the second gate insulating film 7 shown in the first embodiment is formed at a higher speed. The present invention relates to a manufacturing method for forming a film. As shown in FIG. 2a, a SiN film 6 as a first gate insulating film is formed on a gate 5 formed on a glass substrate 1 at a film forming temperature of 300 ° C. and a high frequency power density of 0.2 to 0.4 W / c.
m2, the pressure 130~160Pa, the film forming gas N 2, Si
A mixed gas of H 4 and NH 3 is used to form a film with a film thickness of 50 to 150 Å at an NH 3 / SiH 4 flow rate ratio of 0.5 to 2. Next, as shown in FIG. 2B, the SiN film 7 of the second gate insulating film which is in contact with the amorphous silicon film 9 is continuously exposed to the atmosphere at the same film forming temperature as that of the first SiN 6 at a high frequency power density of 0.2. ~ 0.4 W / cm 2 , pressure 130-160 Pa,
Using a mixed gas of N 2 , SiH 4 , and NH 3 as a film forming gas,
At a H 3 / SiH 4 flow rate ratio of 4 to 8, the first and second SiN films are combined to form a film having a thickness of 3000 to 5000 angstroms. Next, a method for forming a non-doped amorphous silicon film will be described. As shown in FIG. 2c, a first non-doped amorphous silicon film 9 forming an interface with the second SiN film 7 is formed.
Is a film forming temperature of 300 ° C. and a pressure of 80 to 16 by the CVD method.
0 Pa, high frequency power 0.015 to 0.02 W / cm 2 ,
Or the flow rate of the material gas H 2 / SiH 4 as 8-20, deposition rate is 50 to 200 Angstroms formed in the deposition conditions corresponding to 80 (Å / min) or less.
【0043】ここで上記高周波電力の印加方法を図13
を用いて説明する。図13aは従来の方法で、良質の非
晶質膜形成のため13.56MHZの高周波電力が印加
されていた。しかし、この方式ではデポレートが低く問
題であった。ここで第7の発明による方法を図13b〜
図13dで説明する。図13bは上記の高周波電力0.
01〜0.03W/cm2の高周波電力印加に対し、成
膜開始10秒以下だけパルス電力0.04W/cm2以
上の高周波を同期させ、予備放電を起こすことにより低
い高周波電力で安定に放電させ、成膜温度280〜35
0℃、圧力80〜160Paで、成膜ガスにSiH4、
H2の混合ガスを用いてデポレートが80(オングスト
ローム/分)以下の成膜条件で50〜200オングスト
ローム成膜することができる。図13cは高周波電力の
通常の例えば3倍とし、高周波でON、OFFを繰り返
すことにより約3倍の高いデポレートで良質な膜の成膜
が可能である。図8dは通常の高周波電力に30MHZ
以上の高周波パルスを重畳する方法を示したもので、上
記と同様に高速のデポレートをうることができる。Here, the method of applying the high frequency power will be described with reference to FIG.
Will be explained. FIG. 13a shows a conventional method, in which a high frequency power of 13.56 MHZ was applied to form a good quality amorphous film. However, this method has a problem of low deposition rate. The method according to the seventh invention is now described in FIGS.
This will be described with reference to FIG. 13d. FIG. 13b shows the above high frequency power 0.
High frequency power of 0.01 to 0.03 W / cm 2 is applied, and high frequency of pulse power 0.04 W / cm 2 or more is synchronized for 10 seconds or less to start film formation and stable discharge is performed with low high frequency power by causing preliminary discharge. And the film forming temperature of 280 to 35
SiH 4 is used as a film forming gas at 0 ° C. and a pressure of 80 to 160 Pa.
It is possible to form a film of 50 to 200 angstroms by using a mixed gas of H 2 under the film forming condition of a deposition rate of 80 (angstrom / min) or less. In FIG. 13C, the high frequency power is set to, for example, three times as high as usual, and by repeating ON and OFF at a high frequency, it is possible to form a good quality film with a high deposition rate of about three times. Fig. 8d shows 30 MHz for normal high frequency power.
The method for superimposing the high frequency pulses described above is shown, and a high-speed deposition rate can be obtained as in the above.
【0044】第7の発明による方法の作用を示す。図1
3bの方法は、周期的に単一パルスを印加することによ
り、予備放電が生じ、これにより立ち上がりの速い放電
開始が得られるので高速成膜が可能となる。図13cの
方法は、同じ平均電力でも放電に有効な高圧のパルスが
多く印加されるので、放電が加速され高速成膜が可能と
なる。図13dの方法は、30MHZの高周波を重畳す
ることにより放電開始電圧周辺の放電を有効に活用で
き、安定した高能率の成膜が可能となる。以上の方法を
用いることにより、従来低いデポレートの第1の非晶質
シリコン膜の成膜を高速化できる。The operation of the method according to the seventh invention will be described. Figure 1
In the method of 3b, by applying a single pulse periodically, a preliminary discharge is generated, whereby a fast rising discharge start can be obtained, so that high speed film formation is possible. In the method of FIG. 13c, since many high-voltage pulses effective for discharge are applied even with the same average power, discharge is accelerated and high-speed film formation is possible. In the method of FIG. 13d, by superimposing a high frequency of 30 MHZ, the discharge around the discharge start voltage can be effectively utilized, and stable high-efficiency film formation becomes possible. By using the above method, it is possible to speed up the formation of the first amorphous silicon film having a conventionally low deposition rate.
【0045】[0045]
【発明の効果】第1の発明により、第1および第2の絶
縁膜中の水素量を制御できて、第2のゲート絶縁膜中の
水素を非晶質シリコン界面に供給し、界面準位を減少さ
せて高電界効果移動度を得るとともに、第1のゲート絶
縁膜により非晶質シリコン膜とのドライエッチングの選
択比を確保することができる。また、第2の発明では、
第2のゲート絶縁膜中の水素を非晶質シリコン界面に供
給し、界面準位を減少させて高電界効果移動度を得ると
ともに、第1のゲート絶縁膜により非晶質シリコン膜と
のドライエッチングの選択比を確保することができる。
また界面準位を少なく形成された第1の非晶質シリコン
膜を、さらに第2のゲート絶縁膜中の水素で界面準位を
減少させ高電界効果移動度がえられる。また非晶質シリ
コン膜をデポレートの低い薄い第1の非晶質シリコン膜
とデポレートの高い厚い第2の非晶質シリコン膜とで構
成することにより、全体で成膜時間を短縮できる。ま
た、第3の発明では、第1の非晶質シリコン膜中のSi
−H結合数に対するSi−H2結合数の比を制御するこ
とで移動度を高く制御できるとともに、デポレートの高
い第2の非晶質シリコン膜の形成で、全体で成膜時間を
短縮できる。According to the first aspect of the invention, the first and second isolations are provided.
The amount of hydrogen in the edge film can be controlled, hydrogen in the second gate insulating film is supplied to the amorphous silicon interface, the interface state is reduced to obtain high field effect mobility, and the first gate The insulating film can ensure the dry etching selectivity with respect to the amorphous silicon film. In the second invention,
The hydrogen in the second gate insulating film is supplied to the amorphous silicon interface.
To reduce the interface state and obtain high field effect mobility.
In both cases, an amorphous silicon film is formed by the first gate insulating film.
The dry etching selectivity can be secured.
Further , the first amorphous silicon film formed with a small number of interface states is further reduced in hydrogen by the hydrogen in the second gate insulating film, so that the high field effect mobility can be obtained. Further, by forming the amorphous silicon film by the thin first amorphous silicon film having a low deposition rate and the thick second amorphous silicon film having a high deposition rate, the deposition time can be shortened as a whole. Further, in the third invention, Si in the first amorphous silicon film is
The mobility can be controlled to be high by controlling the ratio of the number of Si—H 2 bonds to the number of —H bonds, and the formation time of the second amorphous silicon film having a high deposition rate can be shortened as a whole.
【図1】本願発明の薄膜トランジスタの構造断面図。FIG. 1 is a structural cross-sectional view of a thin film transistor of the present invention.
【図2】本願発明の薄膜トランジスタの製造工程図
(1)。FIG. 2 is a manufacturing process diagram (1) of the thin film transistor of the invention.
【図3】本願発明の薄膜トランジスタの製造工程図
(2)。FIG. 3 is a manufacturing process diagram (2) of the thin film transistor of the invention.
【図4】従来の薄膜トランジスタの構造断面図。FIG. 4 is a structural cross-sectional view of a conventional thin film transistor.
【図5】従来の薄膜トランジスタの等価回路図。FIG. 5 is an equivalent circuit diagram of a conventional thin film transistor.
【図6】従来の薄膜トランジスタの平面図。FIG. 6 is a plan view of a conventional thin film transistor.
【図7】SiN膜成膜の材料ガスNH3/SiH4流量比
に対する(a)非晶質シリコン膜の電界効果移動度と、
(b)SiN膜中のN−H結合量及びSi−H結合によ
る単位体積あたりの水素量の関係を示す図。FIG. 7 shows (a) field effect mobility of an amorphous silicon film with respect to a material gas NH 3 / SiH 4 flow rate ratio for forming a SiN film,
(B) The figure which shows the relationship between the amount of NH bonds in a SiN film, and the amount of hydrogen per unit volume by Si-H bonds.
【図8】SiN膜のN−H結合による水素量と膜のエッ
チングレートの関係を示す図。FIG. 8 is a diagram showing the relationship between the amount of hydrogen due to N—H bonds in a SiN film and the etching rate of the film.
【図9】非晶質シリコン膜中のSi−H2結合数/Si
−H結合数と電界効果移動度との関係を示す図。FIG. 9 is the number of Si—H 2 bonds in the amorphous silicon film / Si
The figure which shows the relationship between the number of -H bonds, and field effect mobility.
【図10】a.CVD法の高周波電力と非晶質シリコン
膜中のSi−H2結合数/Si−H結合数の関係を示す
図。
b.CVD法による非晶質シリコン膜成膜の材料ガスH
2/SiH4流量比に対する非晶質シリコン膜中のSi−
H2結合数/Si−H結合数の関係を示す図。FIG. 10 a. It illustrates a Si-H 2 bond number / Si-H bonds relationship between the number of high-frequency power and the amorphous silicon film in a CVD method. b. Material gas H for forming an amorphous silicon film by the CVD method
Si-in the amorphous silicon film with respect to the 2 / SiH 4 flow rate ratio
Shows of H 2 bond number / Si-H bond number relationship.
【図11】薄膜トランジスタの成膜温度設定方式と電界
効果移動度との関係を示す図。FIG. 11 is a diagram showing a relationship between a film formation temperature setting method of a thin film transistor and field effect mobility.
【図12】保護膜成膜温度と移動度減少率の関係を示す
図。FIG. 12 is a diagram showing a relationship between a protective film forming temperature and a mobility decreasing rate.
【図13】CVD法の高周波電力への予備電力印加方
式。FIG. 13 is a method of applying standby power to high frequency power of the CVD method.
1 基板 4 画素電極 5 ゲート電極 6、7 ゲート絶縁膜 9、10 ノンドープ非晶質シリコン膜 11 チャネル保護膜 12 Pドープ非晶質シリコン膜 13 ソース電極 14 ドレイン電極 15 保護膜(パッシベーション) 16 隣接ゲートバスライン 17 ソースバスライン 18、19、20 コンタクトホール 1 substrate 4 pixel electrodes 5 Gate electrode 6, 7 Gate insulation film 9, 10 Non-doped amorphous silicon film 11 channel protective film 12 P-doped amorphous silicon film 13 Source electrode 14 drain electrode 15 Protective film (passivation) 16 Adjacent gate bus line 17 Source Bus Line 18, 19, 20 contact holes
───────────────────────────────────────────────────── フロントページの続き (72)発明者 羽山 昌宏 熊本県菊池郡西合志町御代志997番地 株式会社アドバンスト・ディスプレイ内 (56)参考文献 特開 平3−36769(JP,A) 特開 平2−25074(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/205 H01L 21/31 H01L 21/318 H01L 21/336 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Masahiro Hayama Inventor Masahiro Hayama 997 Miyoshi, Nishigoshi-cho, Kikuchi-gun, Kumamoto Inside Advanced Display Co., Ltd. (56) Reference JP-A-3-36769 (JP, A) JP-A-2-36 25074 (JP, A) (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 29/786 H01L 21/205 H01L 21/31 H01L 21/318 H01L 21/336
Claims (3)
と、上記ゲート電極上に材料ガスのNH3/SiH4の
流量比が4を越えないようにして窒化珪素膜から成る第
1のゲート絶縁膜を形成する工程と、上記第1のゲート
絶縁膜上に材料ガスのNH3/SiH4の流量比が4を
下回らないようにして窒化珪素膜から成る第2のゲート
絶縁膜を形成する工程と、上記第2のゲート絶縁膜上に
非晶質シリコン膜を形成する工程とを有したことを特徴
とする薄膜トランジスタの製造方法。1. A step of forming a gate electrode on an insulating substrate, and a first gate made of a silicon nitride film so that a flow rate ratio of NH 3 / SiH 4 of a material gas does not exceed 4 on the gate electrode. Step of forming an insulating film, and forming a second gate insulating film made of a silicon nitride film on the first gate insulating film so that the flow rate ratio of NH 3 / SiH 4 of the material gas does not fall below 4 process and method of the second thin film transistor you characterized by having a step of forming an amorphous silicon film on the gate insulating film.
上記ゲート電極上に形成された第1のゲート絶縁膜と、
該第1のゲート絶縁膜上に形成された第2のゲート絶縁
膜と、該第2のゲート絶縁膜上に形成された第1の非晶
質シリコン膜と、該第1の非晶質シリコン膜上に形成さ
れた第2の非晶質シリコン膜とを有し、上記第1のゲー
ト絶縁膜は、膜中の水素含有量が上記第2のゲート絶縁
膜中の水素含有量よりも少ない窒化珪素膜で構成され、
上記第2のゲート絶縁膜は、膜中のN−H結合数が40
〜60cm −1 の窒化珪素膜で構成され、上記第1の非
晶質シリコン膜は、膜中のSi−H結合数に対するSi
−H 2 結合数の比が0より大きく0.05以下であり、
上記第2の非晶質シリコン膜は、上記第1の非晶質シリ
コン膜に比して膜厚が厚く、しかも膜中のSi−H結合
数に対するSi−H 2 結合数の比が大きいことを特徴と
する薄膜トランジスタ。2. A gate electrode formed on an insulating substrate,
A first gate insulating film formed on the gate electrode,
Second gate insulation formed on the first gate insulation film
Film and a first amorphous film formed on the second gate insulating film
Formed on the first silicon film and the first silicon film.
And a second amorphous silicon film formed on the first amorphous silicon film.
The gate insulating film has a hydrogen content in the film which is the second gate insulating film.
Composed of a silicon nitride film having a hydrogen content lower than that of the film,
The number of N—H bonds in the second gate insulating film is 40.
Composed of a silicon nitride film of about 60 cm −1 ,
The crystalline silicon film has a Si content corresponding to the number of Si-H bonds in the film.
The ratio of the number of —H 2 bonds is more than 0 and 0.05 or less,
The second amorphous silicon film is the first amorphous silicon film.
The film thickness is thicker than the con film, and the Si-H bond in the film
A thin film transistor and a ratio of Si-H 2 bonds having a large number to the number.
0.015〜0.02W/cm2で、或いは材料ガスの
流量比H2/SiH4が8〜20の成膜条件で化学気相
成長法により第1の非晶質シリコン膜を形成する工程
と、上記第1の非晶質シリコン膜上に、該第1の非晶質
シリコン膜の成膜条件範囲よりも高周波電力を高く、或
いは材料ガスの流量比H2/SiH4を低くして、該第
1の非晶質シリコン膜よりも大きな成膜速度で第2の非
晶質シリコン膜を形成する工程とを有することを特徴と
する請求項2記載の薄膜トランジスタの製造方法。3. Chemical deposition on the second gate insulating film under high-frequency power of 0.015 to 0.02 W / cm 2 or a material gas flow rate ratio H 2 / SiH 4 of 8 to 20. A step of forming a first amorphous silicon film by a vapor phase epitaxy method, and a high-frequency power on the first amorphous silicon film higher than a film forming condition range of the first amorphous silicon film. Forming a second amorphous silicon film at a film forming rate higher than that of the first amorphous silicon film by increasing the flow rate ratio H 2 / SiH 4 of the material gas to a higher value. The method for manufacturing a thin film transistor according to claim 2, wherein
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30406393A JP3376051B2 (en) | 1993-12-03 | 1993-12-03 | Thin film transistor and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30406393A JP3376051B2 (en) | 1993-12-03 | 1993-12-03 | Thin film transistor and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07162001A JPH07162001A (en) | 1995-06-23 |
JP3376051B2 true JP3376051B2 (en) | 2003-02-10 |
Family
ID=17928591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30406393A Expired - Lifetime JP3376051B2 (en) | 1993-12-03 | 1993-12-03 | Thin film transistor and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3376051B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4562835B2 (en) * | 1999-11-05 | 2010-10-13 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
KR100641627B1 (en) * | 2000-07-19 | 2006-11-02 | 엘지.필립스 엘시디 주식회사 | Amorphous-Silicon Thin Film Transistor and method for fabricating the same |
TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
JP5331407B2 (en) * | 2007-08-17 | 2013-10-30 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP5308019B2 (en) | 2007-12-19 | 2013-10-09 | 三菱電機株式会社 | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE |
WO2010084657A1 (en) * | 2009-01-26 | 2010-07-29 | シャープ株式会社 | Semiconductor device, method for manufacturing semiconductor device, and liquid crystal device |
JP5762575B2 (en) | 2012-01-30 | 2015-08-12 | 京セラ株式会社 | Method for manufacturing photoelectric conversion element and photoelectric conversion element |
JP5779690B2 (en) * | 2014-05-02 | 2015-09-16 | 株式会社半導体エネルギー研究所 | Display device and electronic device |
JP2017142537A (en) * | 2017-05-11 | 2017-08-17 | 株式会社半導体エネルギー研究所 | Semiconductor device and electronic apparatus |
-
1993
- 1993-12-03 JP JP30406393A patent/JP3376051B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07162001A (en) | 1995-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5281546A (en) | Method of fabricating a thin film transistor using hydrogen plasma treatment of the intrinsic silicon/doped layer interface | |
JP2762968B2 (en) | Method for manufacturing field effect thin film transistor | |
JPH1195261A (en) | Liquid crystal display device and its manufacture | |
US6753550B2 (en) | Liquid crystal display device having a thin film transistor element including an amorphous film containing a low-defect density layer and a high-defect densisty layer | |
JPH06132303A (en) | Thin film transistor and manufacturing method thereof | |
US4859617A (en) | Thin-film transistor fabrication process | |
JP3376051B2 (en) | Thin film transistor and method of manufacturing the same | |
US6514804B1 (en) | Thin-film transistor and fabrication method thereof | |
JP3356159B2 (en) | Method for manufacturing thin film transistor | |
JP3415496B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH10294468A (en) | Gate insulation layer containing similar diamond film, method and apparatus for forming thin-film transistor and gate insulation layer | |
US5618755A (en) | Method of manufacturing a polycide electrode | |
JP3565993B2 (en) | Method for manufacturing semiconductor device | |
JP2001183639A (en) | Method of manufacturing thin film transistor array substrate | |
JP3292240B2 (en) | Thin film transistor device and method of manufacturing the same | |
JPH08148690A (en) | Thin-film transistor and manufacture of semiconductor film | |
JPH0917869A (en) | Preparation of insulation film between metal wirings of semiconductor element | |
JP3452679B2 (en) | Method of manufacturing thin film transistor, thin film transistor and liquid crystal display | |
JP3382130B2 (en) | Method for manufacturing thin film transistor | |
JP2820064B2 (en) | Thin film transistor and liquid crystal display device using the same | |
JPH0613607A (en) | Polycrystalline silicon thin-film transistor | |
JP2728880B2 (en) | Thin film semiconductor device and method of manufacturing the same | |
JPH04221854A (en) | Thin film semiconductor device | |
JPH09153621A (en) | Thin film transistor, manufacture thereof, and liquid-crystal display device using thin film transistor | |
KR100422808B1 (en) | Fabrication Method For TFT With Very Thin Active Layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131129 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |