JP3374952B2 - 直列形インバータ回路の保護方法 - Google Patents
直列形インバータ回路の保護方法Info
- Publication number
- JP3374952B2 JP3374952B2 JP13278596A JP13278596A JP3374952B2 JP 3374952 B2 JP3374952 B2 JP 3374952B2 JP 13278596 A JP13278596 A JP 13278596A JP 13278596 A JP13278596 A JP 13278596A JP 3374952 B2 JP3374952 B2 JP 3374952B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- transformer
- semiconductor switch
- circuit
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＦＡＣＴＳ（フレ
キシブル交流送電系統）機器としての半導体式移相器や
直列形アクティブフィルタなどに使用されるインバータ
回路であって、トランスを介して系統電源に直列に接続
される直列形インバータ回路を過電流や過電圧から保護
するための保護方法に関する。
キシブル交流送電系統）機器としての半導体式移相器や
直列形アクティブフィルタなどに使用されるインバータ
回路であって、トランスを介して系統電源に直列に接続
される直列形インバータ回路を過電流や過電圧から保護
するための保護方法に関する。
【０００２】
【従来の技術】図７は、直列形インバータ回路の基本構
成を示している。図において、系統電源１にはトランス
２の一次巻線が直列に接続され、その二次巻線には電圧
形インバータ３の交流出力側が接続されている。直列形
インバータ回路では、図７のような構成によってインバ
ータ３の出力電圧が電源電圧に直列に加算されることに
なるので、インバータ３の出力電圧を制御することによ
り、あたかも電源電圧を自在に制御できるような機能を
持つ。
成を示している。図において、系統電源１にはトランス
２の一次巻線が直列に接続され、その二次巻線には電圧
形インバータ３の交流出力側が接続されている。直列形
インバータ回路では、図７のような構成によってインバ
ータ３の出力電圧が電源電圧に直列に加算されることに
なるので、インバータ３の出力電圧を制御することによ
り、あたかも電源電圧を自在に制御できるような機能を
持つ。
【０００３】ここで、図８に示すごとく何らかの故障に
より電源系統に事故電流が流れると、トランス２の二次
巻線を介してインバータ３の内部を事故電流が流れるた
め、インバータ３にとって過電流となる場合がある。そ
こで、この過電流からインバータ３を保護するため、図
９に示すような対策が取られている。
より電源系統に事故電流が流れると、トランス２の二次
巻線を介してインバータ３の内部を事故電流が流れるた
め、インバータ３にとって過電流となる場合がある。そ
こで、この過電流からインバータ３を保護するため、図
９に示すような対策が取られている。
【０００４】すなわち、図９において、トランス２の一
次巻線または二次巻線には短絡用スイッチとしての遮断
器４または５が並列に接続されている。事故時には、遮
断器４または５を短絡することにより事故電流がバイパ
スされるため、半導体スイッチ素子により構成されるイ
ンバータ３を過電流から保護することが可能になる。
次巻線または二次巻線には短絡用スイッチとしての遮断
器４または５が並列に接続されている。事故時には、遮
断器４または５を短絡することにより事故電流がバイパ
スされるため、半導体スイッチ素子により構成されるイ
ンバータ３を過電流から保護することが可能になる。
【０００５】しかるに、機械式のスイッチを用いて保護
する場合、過電流の立ち上がりが速い時にはその電流の
上昇速度によってインバータ３を完全に保護できない場
合がある。この点に鑑み、図１０に示すごとく、トラン
ス２の一次巻線または二次巻線に並列に半導体スイッチ
６を接続し、上記機械的スイッチの有する欠点を解消し
て高速で短絡動作させることが提案されている。
する場合、過電流の立ち上がりが速い時にはその電流の
上昇速度によってインバータ３を完全に保護できない場
合がある。この点に鑑み、図１０に示すごとく、トラン
ス２の一次巻線または二次巻線に並列に半導体スイッチ
６を接続し、上記機械的スイッチの有する欠点を解消し
て高速で短絡動作させることが提案されている。
【０００６】
【発明が解決しようとする課題】しかしながら、図１０
の従来技術には次のような問題がある。まず、トランス
２の一次巻線に半導体スイッチ６を接続すると、この一
次側では一般に回路電圧が高いため、半導体スイッチ６
の設計上、大きな電圧定格が要求される。また、電源系
統にサージ電圧が重畳してくることが予想されるため、
これに対する保護回路が必要になり、回路が大型かつ複
雑になる。
の従来技術には次のような問題がある。まず、トランス
２の一次巻線に半導体スイッチ６を接続すると、この一
次側では一般に回路電圧が高いため、半導体スイッチ６
の設計上、大きな電圧定格が要求される。また、電源系
統にサージ電圧が重畳してくることが予想されるため、
これに対する保護回路が必要になり、回路が大型かつ複
雑になる。
【０００７】更に、トランス２の二次巻線に半導体スイ
ッチ６を接続する場合には、一般にインバータ３の電圧
定格から低圧回路となり短絡電流が大電流となるため、
この電流責務に耐え得る半導体スイッチ６を用いなくて
はならない。特にこの場合には、インバータ３の交流出
力側を直接短絡することとなるため、その短絡電流がイ
ンバータ３にとって過電流となるおそれがあった。
ッチ６を接続する場合には、一般にインバータ３の電圧
定格から低圧回路となり短絡電流が大電流となるため、
この電流責務に耐え得る半導体スイッチ６を用いなくて
はならない。特にこの場合には、インバータ３の交流出
力側を直接短絡することとなるため、その短絡電流がイ
ンバータ３にとって過電流となるおそれがあった。
【０００８】つまり、従来の保護方法では、半導体スイ
ッチ６にとって過電流、過電圧となったときに十分な保
護機能を果たせないおそれがあり、これを防止するには
素子の大容量化や回路装置の大型化、複雑化を避けるこ
とができなかった。また、インバータ３の交流出力側を
直接短絡する限り、インバータ３に過電流が流れるおそ
れは解消されなかった。そこで本発明は、素子の大容量
化を招くことなく、比較的簡単な構成によりインバータ
を確実に保護することができる直列形インバータ回路の
保護方法を提供しようとするものである。
ッチ６にとって過電流、過電圧となったときに十分な保
護機能を果たせないおそれがあり、これを防止するには
素子の大容量化や回路装置の大型化、複雑化を避けるこ
とができなかった。また、インバータ３の交流出力側を
直接短絡する限り、インバータ３に過電流が流れるおそ
れは解消されなかった。そこで本発明は、素子の大容量
化を招くことなく、比較的簡単な構成によりインバータ
を確実に保護することができる直列形インバータ回路の
保護方法を提供しようとするものである。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、トランスの一次巻線が系統
電源に直列に接続されるとともに、前記トランスの二次
巻線がインバータの交流出力側に接続され、このインバ
ータの交流出力電圧が前記トランスを介し電源電圧に直
列に加算される直列形インバータ回路において、前記ト
ランスに三次巻線を設けるとともにその両端に半導体ス
イッチを接続し、前記一次巻線に過電流が流れたときに
前記三次巻線の両端を前記半導体スイッチのオンにより
短絡し、その後、前記インバータをゲートブロックする
ものである。
め、請求項１記載の発明は、トランスの一次巻線が系統
電源に直列に接続されるとともに、前記トランスの二次
巻線がインバータの交流出力側に接続され、このインバ
ータの交流出力電圧が前記トランスを介し電源電圧に直
列に加算される直列形インバータ回路において、前記ト
ランスに三次巻線を設けるとともにその両端に半導体ス
イッチを接続し、前記一次巻線に過電流が流れたときに
前記三次巻線の両端を前記半導体スイッチのオンにより
短絡し、その後、前記インバータをゲートブロックする
ものである。
【００１０】例えば、負荷の短絡によりトランスの一次
巻線に短絡電流が流れると、二次巻線を介してインバー
タにも過電流が流入する。このとき、半導体スイッチを
オンして三次巻線を短絡すればトランスを等価的に短絡
することができ、二次回路に過電流が流れることはな
い。また、ゲートブロック（全ゲートオフ）によってイ
ンバータを過電流から確実に保護することができる。
巻線に短絡電流が流れると、二次巻線を介してインバー
タにも過電流が流入する。このとき、半導体スイッチを
オンして三次巻線を短絡すればトランスを等価的に短絡
することができ、二次回路に過電流が流れることはな
い。また、ゲートブロック（全ゲートオフ）によってイ
ンバータを過電流から確実に保護することができる。
【００１１】請求項２記載の発明は、トランスの一次巻
線が系統電源に直列に接続されるとともに、前記トラン
スの二次巻線がインバータの交流出力側に接続され、こ
のインバータの交流出力電圧が前記トランスを介し電源
電圧に直列に加算される直列形インバータ回路におい
て、前記トランスに三次巻線を設けるとともにその両端
に半導体スイッチを接続し、かつ、前記インバータの交
流出力電流または交流出力電圧、もしくは前記三次巻線
の両端電圧を検出する手段を備え、これらの手段により
過電流または過電圧が検出された際に前記半導体スイッ
チをオンして前記三次巻線の両端を短絡し、その後、前
記インバータをゲートブロックするものである。
線が系統電源に直列に接続されるとともに、前記トラン
スの二次巻線がインバータの交流出力側に接続され、こ
のインバータの交流出力電圧が前記トランスを介し電源
電圧に直列に加算される直列形インバータ回路におい
て、前記トランスに三次巻線を設けるとともにその両端
に半導体スイッチを接続し、かつ、前記インバータの交
流出力電流または交流出力電圧、もしくは前記三次巻線
の両端電圧を検出する手段を備え、これらの手段により
過電流または過電圧が検出された際に前記半導体スイッ
チをオンして前記三次巻線の両端を短絡し、その後、前
記インバータをゲートブロックするものである。
【００１２】これにより、インバータの出力電流または
出力電圧等が許容範囲を超える場合に三次巻線を短絡し
てインバータを保護すると共に、ゲートブロックによっ
てインバータへの過電流流入を防止することができる。
出力電圧等が許容範囲を超える場合に三次巻線を短絡し
てインバータを保護すると共に、ゲートブロックによっ
てインバータへの過電流流入を防止することができる。
【００１３】請求項３記載の発明は、トランスの一次巻
線が系統電源に直列に接続されるとともに、前記トラン
スの二次巻線がインバータの交流出力側に接続され、こ
のインバータの交流出力電圧が前記トランスを介し電源
電圧に直列に加算される直列形インバータ回路におい
て、前記トランスに三次巻線を設けるとともにその両端
に半導体スイッチを接続し、この半導体スイッチに過電
圧が印加された際に半導体スイッチを自動的にオンして
前記三次巻線の両端を短絡し、そのオン状態を検出した
ら前記インバータをゲートブロックするとともに、前記
半導体スイッチを引き続きオンさせるべく前記半導体ス
イッチに対するオン指令を制御回路から与えるものであ
る。
線が系統電源に直列に接続されるとともに、前記トラン
スの二次巻線がインバータの交流出力側に接続され、こ
のインバータの交流出力電圧が前記トランスを介し電源
電圧に直列に加算される直列形インバータ回路におい
て、前記トランスに三次巻線を設けるとともにその両端
に半導体スイッチを接続し、この半導体スイッチに過電
圧が印加された際に半導体スイッチを自動的にオンして
前記三次巻線の両端を短絡し、そのオン状態を検出した
ら前記インバータをゲートブロックするとともに、前記
半導体スイッチを引き続きオンさせるべく前記半導体ス
イッチに対するオン指令を制御回路から与えるものであ
る。
【００１４】これにより、保護回路として付加される半
導体スイッチ自体を過電圧から保護することができる。
また、ゲートブロックによってインバータへの過電流の
流入を防止することができる。
導体スイッチ自体を過電圧から保護することができる。
また、ゲートブロックによってインバータへの過電流の
流入を防止することができる。
【００１５】
【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。図１は、請求項１に記載した発明の実施
形態を示す図である。図において、トランス２の一次巻
線２１は図示されていない系統電源に接続され、二次巻
線２２は電圧形インバータ３の交流出力側に接続されて
いる。トランス２には三次巻線２３が設けられており、
この三次巻線２３には、逆並列接続されたサイリスタ６
ａ，６ｂからなる半導体スイッチ６が並列に接続されて
いる。なお、半導体スイッチ６はトランジスタ等の他の
半導体スイッチ素子により構成してもよい。
態を説明する。図１は、請求項１に記載した発明の実施
形態を示す図である。図において、トランス２の一次巻
線２１は図示されていない系統電源に接続され、二次巻
線２２は電圧形インバータ３の交流出力側に接続されて
いる。トランス２には三次巻線２３が設けられており、
この三次巻線２３には、逆並列接続されたサイリスタ６
ａ，６ｂからなる半導体スイッチ６が並列に接続されて
いる。なお、半導体スイッチ６はトランジスタ等の他の
半導体スイッチ素子により構成してもよい。
【００１６】図２は、前記トランス２の等価回路であ
る。図２において、ｘ0は励磁インピーダンス、ｘ1は一
次巻線２１の漏れインピーダンス、ｘ2は二次巻線２２
の漏れインピーダンス、ｘ3は三次巻線２３の漏れイン
ピーダンスをそれぞれ示している。
る。図２において、ｘ0は励磁インピーダンス、ｘ1は一
次巻線２１の漏れインピーダンス、ｘ2は二次巻線２２
の漏れインピーダンス、ｘ3は三次巻線２３の漏れイン
ピーダンスをそれぞれ示している。
【００１７】三巻線トランスでは、その構造により各巻
線の漏れインピーダンス配分を調整することができ、例
えば三次巻線２３の漏れインピーダンスｘ3を零にする
ことも可能である。この性質を利用して、三次巻線２３
を短絡すれば、トランス２を等価的に短絡することがで
きる。
線の漏れインピーダンス配分を調整することができ、例
えば三次巻線２３の漏れインピーダンスｘ3を零にする
ことも可能である。この性質を利用して、三次巻線２３
を短絡すれば、トランス２を等価的に短絡することがで
きる。
【００１８】すなわち、この実施形態では、例えば負荷
の短絡時に一次巻線２１に短絡電流が流れた時に、周知
の手段によりこれを検出して半導体スイッチ６を動作さ
せ、三次巻線２３を短絡させることにより、二次巻線２
２に過電流が流れないようにしてインバータ３を保護す
ることができる。
の短絡時に一次巻線２１に短絡電流が流れた時に、周知
の手段によりこれを検出して半導体スイッチ６を動作さ
せ、三次巻線２３を短絡させることにより、二次巻線２
２に過電流が流れないようにしてインバータ３を保護す
ることができる。
【００１９】その際、半導体スイッチ６を構成するサイ
リスタ６ａ，６ｂに流れる電流はトランス２の各巻線の
巻数によって調整することができる。これに応じてサイ
リスタ６ａ，６ｂの電圧、電流定格を任意に選定するこ
とができる。一般に、サイリスタを多数直列接続するこ
とは容易であるため、例えば電圧定格を上げれば半導体
スイッチ６の小型化を図ることができる。また、半導体
スイッチ６が直接、電源系統に接続されていないため、
雷サージの影響も受けにくく、保護回路が不要になって
回路構成の簡略化、小型化に一層寄与するものである。
リスタ６ａ，６ｂに流れる電流はトランス２の各巻線の
巻数によって調整することができる。これに応じてサイ
リスタ６ａ，６ｂの電圧、電流定格を任意に選定するこ
とができる。一般に、サイリスタを多数直列接続するこ
とは容易であるため、例えば電圧定格を上げれば半導体
スイッチ６の小型化を図ることができる。また、半導体
スイッチ６が直接、電源系統に接続されていないため、
雷サージの影響も受けにくく、保護回路が不要になって
回路構成の簡略化、小型化に一層寄与するものである。
【００２０】なお、半導体スイッチ６のオンにより三次
巻線２３を短絡した後は、インバータ３の全ゲートをオ
フすることでゲートブロックを行い、インバータ３に確
実に過電流が流れないようにする。
巻線２３を短絡した後は、インバータ３の全ゲートをオ
フすることでゲートブロックを行い、インバータ３に確
実に過電流が流れないようにする。
【００２１】次に、図３は請求項２に記載した発明の実
施形態を示している。この実施形態は、図１の実施形態
を前提として構成されたものであり、図１と同一の構成
要素には同一の符号を付して説明を省略する。図３にお
いて、インバータ３の交流出力側には電流検出器１１と
電圧検出器１２とが接続されており、インバータ３の出
力電流、出力電圧が検出される。
施形態を示している。この実施形態は、図１の実施形態
を前提として構成されたものであり、図１と同一の構成
要素には同一の符号を付して説明を省略する。図３にお
いて、インバータ３の交流出力側には電流検出器１１と
電圧検出器１２とが接続されており、インバータ３の出
力電流、出力電圧が検出される。
【００２２】上記構成において、図４に示すように、電
流検出器１１または電圧検出器１２により検出されたイ
ンバータ３の出力電流または出力電圧がインバータ３の
許容範囲を超えた場合には、トランス２の三次巻線２３
に接続された前記半導体スイッチ６をオンして三次巻線
２３を短絡し、その後、インバータ３をゲートブロック
する。ここで、電圧検出器１２は、図３に示すごとく三
次巻線２３に並列に接続しても良い。
流検出器１１または電圧検出器１２により検出されたイ
ンバータ３の出力電流または出力電圧がインバータ３の
許容範囲を超えた場合には、トランス２の三次巻線２３
に接続された前記半導体スイッチ６をオンして三次巻線
２３を短絡し、その後、インバータ３をゲートブロック
する。ここで、電圧検出器１２は、図３に示すごとく三
次巻線２３に並列に接続しても良い。
【００２３】この実施形態によれば、系統や負荷の故障
により、インバータ３の出力回路に実際に過電圧、過電
流が発生したとしても、これらを検出してトランス２の
三次巻線２３を短絡することによりインバータ３を実質
的に系統から切り離し、その後のゲートブロックにより
インバータ３を出力短絡による過電流から確実に保護す
ることができる。
により、インバータ３の出力回路に実際に過電圧、過電
流が発生したとしても、これらを検出してトランス２の
三次巻線２３を短絡することによりインバータ３を実質
的に系統から切り離し、その後のゲートブロックにより
インバータ３を出力短絡による過電流から確実に保護す
ることができる。
【００２４】図４において、半導体スイッチ６のオン及
びインバータ３のゲートブロックは、過電流検出、過電
圧検出のいずれか一方を条件としているが、これらの両
方を条件としても良い。
びインバータ３のゲートブロックは、過電流検出、過電
圧検出のいずれか一方を条件としているが、これらの両
方を条件としても良い。
【００２５】次いで、図５は請求項３に記載した発明の
実施形態を示している。この実施形態も図１の実施形態
を前提としており、図１と同一の構成要素には同一の符
号を付して説明を省略する。
実施形態を示している。この実施形態も図１の実施形態
を前提としており、図１と同一の構成要素には同一の符
号を付して説明を省略する。
【００２６】図５において、トランス２の三次巻線２３
には電圧検出器１２が並列に接続されている。また、半
導体スイッチ６を構成するサイリスタ６ａ，６ｂの各ゲ
ート・アノード間には、ブレークオーバーダイオード１
４ａ，１４ｂと、その電流を制限する抵抗１５ａ，１５
ｂが接続されている。なお、１３ａ，１３ｂはサイリス
タ６ａ，６ｂのゲート電流検出器である。
には電圧検出器１２が並列に接続されている。また、半
導体スイッチ６を構成するサイリスタ６ａ，６ｂの各ゲ
ート・アノード間には、ブレークオーバーダイオード１
４ａ，１４ｂと、その電流を制限する抵抗１５ａ，１５
ｂが接続されている。なお、１３ａ，１３ｂはサイリス
タ６ａ，６ｂのゲート電流検出器である。
【００２７】上記構成において、例えばサイリスタ６ａ
のカソード・アノード間に過電圧が加わると、ゲート・
アノード間にも過電圧が生じ、ブレークオーバーダイオ
ード１４ａが導通するしきい値を超えると主回路からサ
イリスタ６ａのゲートに電流が流れ込み、サイリスタ６
ａが自動的に点弧する。他方のサイリスタ６ｂに過電圧
が加わった際の点弧動作もこれと同様である。
のカソード・アノード間に過電圧が加わると、ゲート・
アノード間にも過電圧が生じ、ブレークオーバーダイオ
ード１４ａが導通するしきい値を超えると主回路からサ
イリスタ６ａのゲートに電流が流れ込み、サイリスタ６
ａが自動的に点弧する。他方のサイリスタ６ｂに過電圧
が加わった際の点弧動作もこれと同様である。
【００２８】サイリスタ６ａまたは６ｂのオンは、ゲー
ト電流検出器１３ａまたは１３ｂにより検出されると同
時に、電圧検出器１２によっても検出される。このう
ち、電圧検出器１２は、半導体スイッチ６の両端電圧が
零またはこれに相当する値になったのを検出して、半導
体スイッチ６がオンしたことを判別するために用いられ
る。
ト電流検出器１３ａまたは１３ｂにより検出されると同
時に、電圧検出器１２によっても検出される。このう
ち、電圧検出器１２は、半導体スイッチ６の両端電圧が
零またはこれに相当する値になったのを検出して、半導
体スイッチ６がオンしたことを判別するために用いられ
る。
【００２９】図６は本実施形態における保護処理を示す
フローチャートであり、ゲート電流検出器１３ａ，１３
ｂや電圧検出器１２により半導体スイッチ６のオンが検
出されると、インバータ３をゲートブロックすると共
に、当該半導体スイッチ６に対しては通常時にこれをオ
ンさせる制御回路によってオン指令を与え、その導通状
態を確実なものとする。
フローチャートであり、ゲート電流検出器１３ａ，１３
ｂや電圧検出器１２により半導体スイッチ６のオンが検
出されると、インバータ３をゲートブロックすると共
に、当該半導体スイッチ６に対しては通常時にこれをオ
ンさせる制御回路によってオン指令を与え、その導通状
態を確実なものとする。
【００３０】本実施形態では、サイリスタ６ａ，６ｂの
ゲート電流とサイリスタ６ａ，６ｂのカソード、アノー
ド間の電圧との両方を検出して半導体スイッチ６のオン
を検出しているが、これはいずれか一方でも良く、勿
論、他の方法によって検出しても良い。また、過電圧発
生時にサイリスタ６ａ，６ｂが自分自身で自動的に点呼
する手段としては、ブレークオーバーダイオード１４
ａ，１４ｂの代わりにツェナーダイオードを用いても良
い。
ゲート電流とサイリスタ６ａ，６ｂのカソード、アノー
ド間の電圧との両方を検出して半導体スイッチ６のオン
を検出しているが、これはいずれか一方でも良く、勿
論、他の方法によって検出しても良い。また、過電圧発
生時にサイリスタ６ａ，６ｂが自分自身で自動的に点呼
する手段としては、ブレークオーバーダイオード１４
ａ，１４ｂの代わりにツェナーダイオードを用いても良
い。
【００３１】この実施形態では、保護回路として付加す
る半導体スイッチ６自体を過電圧から保護することがで
きる。そして、この半導体スイッチ６のオンによる三次
巻線２３のの短絡、及びインバータ３のゲートブロック
によってインバータの過電流保護が可能になり、装置全
体の信頼性も向上する。
る半導体スイッチ６自体を過電圧から保護することがで
きる。そして、この半導体スイッチ６のオンによる三次
巻線２３のの短絡、及びインバータ３のゲートブロック
によってインバータの過電流保護が可能になり、装置全
体の信頼性も向上する。
【００３２】
【発明の効果】以上のように請求項１〜３記載の発明に
よれば、電源系統に直列接続されるトランスの一次回路
や二次回路（インバータの出力回路）に半導体スイッチ
を接続するのではなく、短絡用の三次巻線に半導体スイ
ッチを接続しているため、半導体スイッチの電圧や電流
定格を小さく設計でき、雷サージ等の影響を考慮する必
要もなく、回路装置の小型軽量化、低価格化が可能にな
る。
よれば、電源系統に直列接続されるトランスの一次回路
や二次回路（インバータの出力回路）に半導体スイッチ
を接続するのではなく、短絡用の三次巻線に半導体スイ
ッチを接続しているため、半導体スイッチの電圧や電流
定格を小さく設計でき、雷サージ等の影響を考慮する必
要もなく、回路装置の小型軽量化、低価格化が可能にな
る。
【００３３】また、トランスの一次側での過電流やイン
バータの出力回路における過電流、過電圧、更には、三
次巻線の半導体スイッチ両端の過電圧等を検出して三次
巻線を短絡させ、続いてインバータをゲートブロックす
ることにより、過電流がインバータに流れるのを確実に
防止し、電源系統の信頼性を大幅に向上させるものであ
る。加えて、請求項３の発明によれば、半導体スイッチ
自体を過電圧から保護して装置全体の信頼性を一層向上
させることができる。
バータの出力回路における過電流、過電圧、更には、三
次巻線の半導体スイッチ両端の過電圧等を検出して三次
巻線を短絡させ、続いてインバータをゲートブロックす
ることにより、過電流がインバータに流れるのを確実に
防止し、電源系統の信頼性を大幅に向上させるものであ
る。加えて、請求項３の発明によれば、半導体スイッチ
自体を過電圧から保護して装置全体の信頼性を一層向上
させることができる。
【図１】請求項１に記載した発明の実施形態を示す回路
図である。
図である。
【図２】図１におけるトランスの等価回路図である。
【図３】請求項２に記載した発明の実施形態を示す回路
図である。
図である。
【図４】図３の実施形態の保護動作を示すフローチャー
トである。
トである。
【図５】請求項３に記載した発明の実施形態を示す回路
図である。
図である。
【図６】図５の実施形態の保護動作を示すフローチャー
トである。
トである。
【図７】直列形インバータ回路の基本構成図である。
【図８】図７における事故電流の経路を示す図である。
【図９】従来技術を示す主要部の回路図である。
【図１０】従来技術を示す回路図である。
２ トランス
２１ 一次巻線
２２ 二次巻線
２３ 三次巻線
３ 電圧形インバータ
６ 半導体スイッチ
６ａ，６ｂ サイリスタ
１１ 電流検出器
１２ 電圧検出器
１３ａ，１３ｂ ゲート電流検出器
１４ａ，１４ｂ ブレークオーバーダイオード
１５ａ，１５ｂ 抵抗
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/48
H02H 3/08
H02H 7/122
Claims (3)
- 【請求項１】 トランスの一次巻線が系統電源に直列に
接続されるとともに、前記トランスの二次巻線がインバ
ータの交流出力側に接続され、このインバータの交流出
力電圧が前記トランスを介し電源電圧に直列に加算され
る直列形インバータ回路において、 前記トランスに三次巻線を設けるとともにその両端に半
導体スイッチを接続し、前記一次巻線に過電流が流れた
ときに前記三次巻線の両端を前記半導体スイッチのオン
により短絡し、その後、前記インバータをゲートブロッ
クすることを特徴とする直列形インバータ回路の保護方
法。 - 【請求項２】 トランスの一次巻線が系統電源に直列に
接続されるとともに、前記トランスの二次巻線がインバ
ータの交流出力側に接続され、このインバータの交流出
力電圧が前記トランスを介し電源電圧に直列に加算され
る直列形インバータ回路において、 前記トランスに三次巻線を設けるとともにその両端に半
導体スイッチを接続し、かつ、前記インバータの交流出
力電流または交流出力電圧、もしくは前記三次巻線の両
端電圧を検出する手段を備え、これらの手段により過電
流または過電圧が検出された際に前記半導体スイッチを
オンして前記三次巻線の両端を短絡し、その後、前記イ
ンバータをゲートブロックすることを特徴とする直列形
インバータ回路の保護方法。 - 【請求項３】 トランスの一次巻線が系統電源に直列に
接続されるとともに、前記トランスの二次巻線がインバ
ータの交流出力側に接続され、このインバータの交流出
力電圧が前記トランスを介し電源電圧に直列に加算され
る直列形インバータ回路において、 前記トランスに三次巻線を設けるとともにその両端に半
導体スイッチを接続し、この半導体スイッチに過電圧が
印加された際に半導体スイッチを自動的にオンして前記
三次巻線の両端を短絡し、そのオン状態を検出したら前
記インバータをゲートブロックするとともに、前記半導
体スイッチを引き続きオンさせるべく前記半導体スイッ
チに対するオン指令を制御回路から与えることを特徴と
する直列形インバータ回路の保護方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13278596A JP3374952B2 (ja) | 1996-04-30 | 1996-04-30 | 直列形インバータ回路の保護方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13278596A JP3374952B2 (ja) | 1996-04-30 | 1996-04-30 | 直列形インバータ回路の保護方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09298885A JPH09298885A (ja) | 1997-11-18 |
| JP3374952B2 true JP3374952B2 (ja) | 2003-02-10 |
Family
ID=15089494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13278596A Expired - Fee Related JP3374952B2 (ja) | 1996-04-30 | 1996-04-30 | 直列形インバータ回路の保護方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3374952B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738510B2 (en) | 2000-02-22 | 2004-05-18 | Olympus Optical Co., Ltd. | Image processing apparatus |
| JP4665561B2 (ja) * | 2005-03-08 | 2011-04-06 | 富士電機ホールディングス株式会社 | 電圧駆動型半導体素子の直列接続方式 |
| CN113644629A (zh) * | 2021-07-19 | 2021-11-12 | 许继集团有限公司 | 轨道交通牵引供电双向变流***短路保护装置及其控制方法 |
-
1996
- 1996-04-30 JP JP13278596A patent/JP3374952B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09298885A (ja) | 1997-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2181491C (en) | Ground fault circuit interrupt system including auxiliary surge suppression ability | |
| EP0552273B1 (en) | Circuit protection arrangement | |
| US6021035A (en) | Apparatus for protection of power-electronics in series compensating systems | |
| JPH05501043A (ja) | 中性点もしくは接地喪失保護回路 | |
| EP0483164B1 (en) | A ground fault circuit interrupter | |
| US20090021881A1 (en) | Overvoltage protection device with improved leakage-current-interrupting capacity | |
| KR20100048260A (ko) | 선로 변경식 한류기 | |
| WO2012171995A1 (en) | Fast bypass device | |
| JP3374952B2 (ja) | 直列形インバータ回路の保護方法 | |
| JPH10191552A (ja) | 漏電遮断器の過電圧検出回路 | |
| JPH11299082A (ja) | 過電圧保護機能付き漏電遮断装置 | |
| JP3395530B2 (ja) | 漏電ブレーカの漏電検出装置 | |
| JP3317386B2 (ja) | 電源用ｃｔの二次電圧抑制回路 | |
| JP2806163B2 (ja) | 静止形開閉器 | |
| JPH05199737A (ja) | 交流入力の電源装置 | |
| US3710190A (en) | Fault current protective circuit for a load supplied from single or polyphase systems | |
| KR860001479B1 (ko) | 배전선로 고장구간 자동 개방 차단 장치 | |
| JP3112350B2 (ja) | 漏電ブレーカの漏電検出装置 | |
| JP2653639B2 (ja) | 超電導マグネットシステム | |
| JPS6345807Y2 (ja) | ||
| JPH1028322A (ja) | 地絡保護用保安器 | |
| JPH05275156A (ja) | 半導体付避雷器 | |
| RU2137278C1 (ru) | Способ защиты управляемого подмагничиванием реактора от внутренних коротких замыканий и устройство для его осуществления | |
| JP2727129B2 (ja) | 交流混触保護回路 | |
| KR20010003354A (ko) | 전원공급장치의 고전압 입력 차단장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021031 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |