JP3373745B2 - Variable-length frame synchronization method and device, and variable-length frame transmission side device - Google Patents
Variable-length frame synchronization method and device, and variable-length frame transmission side deviceInfo
- Publication number
- JP3373745B2 JP3373745B2 JP00782397A JP782397A JP3373745B2 JP 3373745 B2 JP3373745 B2 JP 3373745B2 JP 00782397 A JP00782397 A JP 00782397A JP 782397 A JP782397 A JP 782397A JP 3373745 B2 JP3373745 B2 JP 3373745B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- synchronization
- length
- variable
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、特に符号誤りの発
生し易い通信環境において、複数の可変長フレームから
なるデータの伝送に適した可変長フレーム同期方法およ
びその装置ならびに可変長フレーム送信側装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable length frame synchronization method and its apparatus, and a variable length frame transmission side apparatus suitable for transmitting data consisting of a plurality of variable length frames, particularly in a communication environment where code errors are likely to occur. Regarding
【０００２】[0002]
【従来の技術】従来より、動画像を表す信号や音響信号
などを伝送する場合には、データ量の圧縮を目的とし
て、伝送しようとする信号系列（伝送データ）を一定間
隔のフレームに区切り、フレーム毎に長さの異なる可変
長データに変換する可変長符号化技術がよく用いられ
る。可変長符号化された伝送データは、各フレーム毎に
長さの異なる可変長フレームから構成されており、これ
らの可変長フレームを送信側が通信路に順次送出するこ
とにより送信される。受信側では、通信路を介して順次
伝送されてきた可変長フレームを受け取って復号するこ
とにより伝送データを受信する。この際、受信側での復
号はフレーム単位で行われるので、受信側において、受
信信号系列から可変長フレームを検出する機能、すなわ
ち可変長フレーム同期の機能が必要とされる。2. Description of the Related Art Conventionally, when transmitting a signal representing a moving image, an audio signal, etc., a signal sequence (transmission data) to be transmitted is divided into frames at fixed intervals for the purpose of compressing the amount of data. A variable length coding technique for converting variable length data having different lengths for each frame is often used. The variable-length encoded transmission data is composed of variable-length frames having different lengths for each frame, and the variable-length frames are transmitted by the transmitting side sequentially sending out to the communication path. The receiving side receives the transmission data by receiving and decoding the variable length frames sequentially transmitted through the communication channel. At this time, since decoding on the receiving side is performed in frame units, the receiving side is required to have a function of detecting a variable length frame from a received signal sequence, that is, a function of variable length frame synchronization.
【０００３】従来の可変長フレーム同期方法としては、
例えば、ユニークワードと誤り訂正・検出符号化された
フレーム長情報とを利用する方法がある（ISO/IEC JTC1
/SC29/WG11 N1224“Core Experiments on MPEG-4 Video
Error Resilience”）。この方法によれば、受信側
で、各フレームのフレーム長情報の誤り訂正・検出処理
を行い、検出結果（誤りの有無）を同期判定の補助情報
として利用することで、誤って同期位置と判定してしま
う現象（誤同期）を減少させることが可能であり、ま
た、ユニークワードを検出して同期位置候補を決定する
際に、ユニークワード検出の許容誤り数を上げること
で、正しい同期位置で同期がとれない現象（非同期）を
減少させることが可能である。以下、上記可変長フレー
ム同期方法について、図６〜図１０を参照して説明す
る。As a conventional variable length frame synchronization method,
For example, there is a method of using a unique word and error correction / detection coded frame length information (ISO / IEC JTC1
/ SC29 / WG11 N1224 “Core Experiments on MPEG-4 Video
According to this method, the receiving side performs error correction / detection processing on the frame length information of each frame and uses the detection result (whether or not there is an error) as auxiliary information for synchronization determination. It is possible to reduce the phenomenon (erroneous synchronization) that is determined to be a synchronization position by increasing the number of unique word detection allowable errors when detecting a unique word and determining a synchronization position candidate. It is possible to reduce the phenomenon (asynchronization) in which synchronization is not achieved at the correct synchronization position.The variable length frame synchronization method will be described below with reference to FIGS.
【０００４】図６は従来の可変長フレーム同期方法を適
用したデータ伝送システムにおけるデータ送信部の構成
を示すブロック図であり、この図に示す構成のデータ送
信部は、図７に示すような、ユニークワードと誤り訂正
・検出機能を持つフレーム長情報と可変長データとから
成るフレーム構成を有する信号を通信路へ送出する。一
方、受信側では、図８に示す構成の可変長フレーム同期
装置により、通信路を介して受け取った信号系列から可
変長フレームを検出する。FIG. 6 is a block diagram showing a structure of a data transmission unit in a data transmission system to which a conventional variable length frame synchronization method is applied. The data transmission unit having the structure shown in FIG. A signal having a frame structure composed of a unique word, frame length information having an error correction / detection function, and variable length data is sent to a communication path. On the other hand, on the receiving side, the variable length frame synchronizer configured as shown in FIG. 8 detects the variable length frame from the signal sequence received via the communication path.
【０００５】具体的には、まず、図６において、データ
送信部の入力端子１１に入力された伝送データは、一
旦、バッファ１２に蓄えられ、ここでフレーム毎の可変
長データに区切られ、フレーム長情報とともにバッファ
１２から順次出力される。バッファ１２から出力された
フレーム長情報は、誤り訂正・検出符号化部１３におい
て誤り検出・訂正符号化される。この誤り検出・訂正符
号化の方法としては、例えば、誤り検出符号として巡回
符号（ＣＲＣ）を利用し、誤り訂正符号として畳み込み
符号を利用する方法などが考えられる。なお、誤り訂正
符号化のみを施し、その誤り訂正能力に含まれる誤り検
出能力を利用するようにしてもよい。Specifically, first, in FIG. 6, the transmission data input to the input terminal 11 of the data transmission unit is temporarily stored in the buffer 12 and is divided into variable length data for each frame, The length information and the buffer 12 are sequentially output. The frame length information output from the buffer 12 is subjected to error detection / correction coding in the error correction / detection coding unit 13. As a method of this error detection / correction coding, for example, a method of using a cyclic code (CRC) as an error detection code and a method of using a convolutional code as an error correction code can be considered. Alternatively, only error correction coding may be performed and the error detection capability included in the error correction capability may be used.
【０００６】一方、ユニークワード発生器ｌ４からはユ
ニークワードが出力される。このユニークワードとして
は、誤同期を避けるために、Ｍ系列が利用されることが
多い。当該ユニークワードと、誤り訂正・検出符号化部
１３において誤り訂正・検出符号化されたフレーム長情
報と、バッファ１２から出力された可変長データは、多
重化部１５に入力され、ここで、図７に示す順序で並べ
られ、出力端子１６から通信路へ送出される。On the other hand, the unique word generator 14 outputs a unique word. As this unique word, an M series is often used in order to avoid erroneous synchronization. The unique word, the frame length information that has been error-corrected / detected and coded by the error-correction / detection-encoding unit 13, and the variable-length data output from the buffer 12 are input to the multiplexing unit 15. They are arranged in the order shown in FIG. 7 and sent from the output terminal 16 to the communication path.
【０００７】受信側では、通信路を介して受信した信号
からヘッダ長（ｎビット）が切り出され、図８の入力端
子３１から可変長フレーム同期装置へ入力される。な
お、ｎは自然数であり、また、フレームがバイトアライ
ンされている場合はｎバイトが切り出されるが、ここで
はｎビットに統一して説明する。上記ｎビットの切り出
し位置は、１ビット単位でシフトするものであり、シフ
ト毎に上記ｎビットのデータが可変長フレーム同期装置
内の同期判定部３２へ入力されることになる。On the receiving side, the header length (n bits) is cut out from the signal received via the communication path and input from the input terminal 31 of FIG. 8 to the variable length frame synchronizer. It should be noted that n is a natural number, and when the frame is byte-aligned, n bytes are cut out. The n-bit cut-out position is shifted in 1-bit units, and the n-bit data is input to the synchronization determination unit 32 in the variable length frame synchronization device at each shift.
【０００８】同期判定部３２は、データ分離化部３３、
ユニークワード検出部３４、フレーム長情報の誤り訂正
・検出部３５、同期識別部３６、および許容誤り数制御
部３７を備え、入力されたｎビットのデータに基づいて
同期判定を行い、出力端子３８から判定結果を表す信号
（“１”／“０”）を出力する。The synchronization determination unit 32 includes a data separation unit 33,
A unique word detection unit 34, an error correction / detection unit 35 for frame length information, a synchronization identification unit 36, and an allowable error number control unit 37 are provided, and synchronization determination is performed based on input n-bit data, and an output terminal 38 is provided. Outputs a signal (“1” / “0”) indicating the determination result.
【０００９】具体的には、ｎビットのデータが入力され
ると、このデータは、同期判定部３２のデータ分離化部
３３において、ユニークワードの候補とフレーム長情報
の候補とに分離され、それぞれがユニークワード検出部
３４、誤り訂正・検出部３５に入力される。ユニークワ
ード検出部３４の構成は図９に示す通りであり、ユニー
クワード検出部３４に入力されたユニークワードの候補
はｎビットの比較器４１の一端に入力される。比較器４
１の他端には、ユニークワード発生部４０が発生したユ
ニークワードが入力されており、ユニークワードと上記
ユニークワードの候補とが比較器４１において比較さ
れ、比較器４１から比較結果（両者のハミング距離）が
ユニークワード判定部４２へ供給される。ユニークワー
ド判定部４２には、後述する許容誤り数制御部３７か
ら、比較器４１の比較対象が一致していると判断してよ
い閾値（許容誤り数）が供給されており、比較器４１か
ら供給されたハミング距離が上記許容誤り数より小さけ
れば信号“１”を、そうでなければ信号“０”を出力す
る。Specifically, when n-bit data is input, this data is separated into a unique word candidate and a frame length information candidate in the data separation unit 33 of the synchronization determination unit 32, and each of them is divided into a candidate of frame length information. Is input to the unique word detection unit 34 and the error correction / detection unit 35. The configuration of the unique word detection unit 34 is as shown in FIG. 9, and the unique word candidates input to the unique word detection unit 34 are input to one end of the n-bit comparator 41. Comparator 4
The unique word generated by the unique word generation unit 40 is input to the other end of 1, and the unique word and the candidate of the unique word are compared by the comparator 41, and the comparison result (the hamming of both is performed by the comparator 41). The distance) is supplied to the unique word determination unit 42. The unique word determination unit 42 is supplied from the allowable error number control unit 37, which will be described later, with a threshold value (allowable error number) with which the comparison target of the comparator 41 may be determined to match. If the supplied Hamming distance is smaller than the allowable error number, the signal "1" is output, and if not, the signal "0" is output.
【００１０】上記ユニークワード判定部４２からの出力
信号は誤り訂正・検出部３５および許容誤り数制御部３
７に入力される。すなわち、誤り訂正・検出部３５に
は、ユニークワード検出部３４（ユニークワード判定部
４２）からの出力信号と、データ分離化部３３により分
離されたフレーム長情報の候補とを入力するよう構成さ
れており、ユニークワード検出部３４の出力信号が
“１”の場合には、フレーム長情報を誤り訂正復号し、
復号したフレーム長情報に誤りが残留していなければ誤
り検出信号“１”と誤り訂正復号したフレーム長情報と
をそれぞれ出力し、誤りが残留していれば誤り検出信号
“０”のみを出力する。なお、ユニークワード検出部３
４の出力信号が“０”の場合には、上記誤り訂正復号を
行わず、誤り検出信号“０”のみを出力する。The output signal from the unique word determination unit 42 is an error correction / detection unit 35 and an allowable error number control unit 3
Input to 7. That is, the error correction / detection unit 35 is configured to receive the output signal from the unique word detection unit 34 (unique word determination unit 42) and the frame length information candidates separated by the data separation unit 33. Therefore, when the output signal of the unique word detection unit 34 is “1”, the frame length information is error-corrected and decoded,
If no error remains in the decoded frame length information, the error detection signal “1” and the error-correction decoded frame length information are output, and if an error remains, only the error detection signal “0” is output. . The unique word detection unit 3
When the output signal of 4 is "0", the above error correction decoding is not performed and only the error detection signal "0" is output.
【００１１】誤り訂正・検出部３５から出力されたフレ
ーム長情報は許容誤り数制御部３７に入力される。許容
誤り数制御部３７では、ユニークワード検出部３４から
の信号出力回数（すなわち、ユニークワード検出部３４
からの入力ビット数）をカウントし、このカウント値
が、上記フレーム長情報が表す値（フレーム長）と等し
くなったときに、許容誤り数の値を上げる。許容誤り数
の値としては、例えば、ユニークワード長の半分まで許
容される。なお、許容誤り数制御部３７において、フレ
ーム長情報が更新されるのは、誤り訂正・検出部３５で
復号されたフレーム長情報に残留誤りが無いときであ
り、このときに許容誤り数制御部３７のカウンタ（図示
略）がリフレッシュされ、そのカウント値が“０”とな
る。The frame length information output from the error correction / detection unit 35 is input to the allowable error number control unit 37. In the allowable error number control unit 37, the number of signal outputs from the unique word detection unit 34 (that is, the unique word detection unit 34
(The number of input bits from) is counted, and when the count value becomes equal to the value (frame length) represented by the frame length information, the allowable error number is increased. As the value of the allowable error number, for example, half the unique word length is allowed. The allowable error number control unit 37 updates the frame length information when there is no residual error in the frame length information decoded by the error correction / detection unit 35. At this time, the allowable error number control unit The counter (not shown) of 37 is refreshed and its count value becomes "0".
【００１２】一方、誤り訂正・検出部３５から出力され
た誤り検出信号は同期識別部３６に入力される。同期識
別部３６では、入力した誤り検出信号の値が“１”であ
れば「同期」と判定して信号“１”を、そうでなければ
偽の同期と判定して信号“０”を出力する。同期識別部
３６の出力信号は出力端子３８から出力される。On the other hand, the error detection signal output from the error correction / detection unit 35 is input to the synchronization identification unit 36. If the value of the input error detection signal is "1", the synchronization identifying unit 36 determines that the signal is "synchronous" and outputs the signal "1", and otherwise determines that it is false synchronization and outputs the signal "0". To do. The output signal of the synchronization identifying section 36 is output from the output terminal 38.
【００１３】なお、同期識別部３６の出力信号の値が
“１”のとき、すなわち同期が確立したときには、次に
切り出されるｎビットの先頭位置は、ユニークワード長
とフレーム長情報長との和だけシフトした位置、すなわ
ち検出されたフレーム内の可変長データの先頭位置とな
る。以降は、可変長データ内を１ビットずつシフトして
同期判定を繰り返し、出力端子３８、ユニークワード検
出部３４、誤り訂正・検出部３５、および許容誤り数制
御部３７からは、それぞれ、例えば図１０に示すような
出力信号が得られる。（ただし、ＵＷＬはユーザワード
長である。）なお、図１０において、点線ａ，ｂで示さ
れる各ビット位置は点線ａ’，ｂ’で示される各タイミ
ングに対応しており、出力端子３８の出力信号の値が
“１”となる時間間隔は、検出した可変長フレームの長
さに応じた間隔となっている。When the value of the output signal of the synchronization identifying section 36 is "1", that is, when the synchronization is established, the n-bit head position to be cut out next is the sum of the unique word length and the frame length information length. This is the position shifted by that much, that is, the leading position of the variable length data in the detected frame. After that, the synchronization determination is repeated by shifting the variable-length data by 1 bit at a time, and the output terminal 38, the unique word detection unit 34, the error correction / detection unit 35, and the allowable error number control unit 37 respectively, An output signal as shown in 10 is obtained. (However, UWL is the user word length.) In FIG. 10, each bit position indicated by the dotted lines a and b corresponds to each timing indicated by the dotted lines a ′ and b ′, and the output terminal 38 The time interval at which the value of the output signal becomes "1" is an interval according to the length of the detected variable length frame.
【００１４】以上説明したように、上述した可変長フレ
ーム同期方法によれば、フレーム長情報を同期判定の補
助情報として利用することで誤同期を減少させることが
可能であり、また、次の同期位置候補において、ユニー
クワード検出時の許容誤り数の値を上げることで非同期
を減少させることが可能である。As described above, according to the above-described variable length frame synchronization method, it is possible to reduce erroneous synchronization by using the frame length information as auxiliary information for synchronization determination, and the next synchronization. In the position candidates, it is possible to reduce the asynchronousness by increasing the value of the allowable error number at the time of unique word detection.
【００１５】[0015]
【発明が解決しようとする課題】上述したように、従来
の可変長フレーム同期方法では、１ビット（もしくは１
バイト）シフトする度に同期判定をしているので、実際
の同期位置の出現頻度に対して同期判定の回数が多い。
このため、誤同期が頻繁に発生するという欠点がある。
また、ヘッダ部にバースト誤りが存在すると、フレーム
長情報に誤りが残留したり、ユニークワード検出におい
て誤りが増加し許容誤り数を越えたりするため、同期位
置を検出できず、非同期となるという欠点もある。As described above, in the conventional variable length frame synchronization method, 1 bit (or 1 bit) is used.
Since the synchronization determination is made every time the (byte) shift occurs, the number of synchronization determinations is large with respect to the actual appearance frequency of the synchronization position.
For this reason, there is a drawback that erroneous synchronization frequently occurs.
Also, if there is a burst error in the header part, the error remains in the frame length information, or the number of errors increases in unique word detection and exceeds the allowable number of errors, so the synchronization position cannot be detected and it becomes asynchronous. There is also.
【００１６】本発明は上述した事情に鑑みて為されたも
のであり、その第１の目的は、符号誤りの多い伝送路に
おいても、伝送データの冗長性を増大させることなく、
誤同期の発生回数を低減することができる可変長フレー
ム同期方法およびその装置を提供することにある。ま
た、本発明の第２の目的は、符号誤りの多い伝送路にお
いても、伝送データの冗長性を増大させることなく、バ
ースト誤り発生時の非同期の発生回数を低減することが
できる可変長フレーム同期方法およびその装置ならびに
可変長フレーム送信側装置を提供することにある。The present invention has been made in view of the above-mentioned circumstances, and a first object thereof is to increase the redundancy of transmission data even in a transmission line having many code errors.
It is an object of the present invention to provide a variable length frame synchronization method and apparatus capable of reducing the number of occurrences of false synchronization. A second object of the present invention is to achieve variable-length frame synchronization capable of reducing the number of asynchronous occurrences when a burst error occurs without increasing the redundancy of transmission data even in a transmission path with many code errors. A method, an apparatus therefor, and a variable length frame transmission side apparatus are provided.
【００１７】[0017]
【課題を解決するための手段】上述した課題を解決する
ために、請求項１記載の可変長フレーム同期方法は、対
応する可変長フレームの長さを表すフレーム長情報を誤
り訂正・検出符号化して該可変長フレームの先頭に配し
てなるデータを複数連続して受信し、前記フレーム長情
報に対する誤り訂正・検出処理の結果に基づいて該フレ
ーム長情報が先頭に配された可変長フレームの同期を判
定する可変長フレーム同期方法において、同期確立後に
は、同期が確立したと判定した可変長フレームの同期位
置と該可変長フレームの先頭に配されたフレーム長情報
が表す長さとで特定される次の同期位置候補で最初に同
期を判定することを特徴としている。In order to solve the above-mentioned problems, a variable length frame synchronization method according to a first aspect of the present invention performs error correction / detection coding on frame length information representing the length of a corresponding variable length frame. Of the variable length frame having the variable length frame placed at the beginning based on the result of the error correction / detection processing for the frame length information. In the variable length frame synchronization method for determining synchronization, after the synchronization is established, the synchronization is determined by the synchronization position of the variable length frame determined to have established the synchronization and the length represented by the frame length information placed at the beginning of the variable length frame. The feature is that the synchronization is first determined by the next synchronization position candidate.
【００１８】また、請求項２記載の可変長フレーム同期
装置は、請求項１記載の可変長フレーム同期方法に基づ
いたものであり、その実現手段として、受信した一連の
信号から同期判定の対象となるデータの抽出開始位置を
設定する制御部を具備し、前記制御部は、直前の同期判
定において同期が確立したと判定された場合に、同期が
確立したと判定されたときの抽出開始位置に当該抽出開
始位置から抽出したデータに含まれるフレーム長情報が
表す長さに応じた値を加えた位置を次の同期位置候補と
することを特徴としている。A variable length frame synchronization device according to a second aspect of the invention is based on the variable length frame synchronization method according to the first aspect, and as a means for realizing the variable length frame synchronization method, a synchronization determination target is determined from a series of received signals. The control unit for setting the extraction start position of the data, the control unit, when it is determined that the synchronization is established in the immediately preceding synchronization determination, the extraction start position when it is determined that the synchronization is established. It is characterized in that the position added with a value according to the length represented by the frame length information included in the data extracted from the extraction start position is set as the next synchronization position candidate.
【００１９】さらに、請求項３記載の可変長フレーム同
期方法は、送信側では、対応する可変長フレームの長さ
を表すフレーム長情報を誤り訂正・検出符号化した後に
２分割して該可変長フレームの前後に配してなるデータ
を複数連続して通信路へ送出し、受信側では、前記通信
路を介して受信したデータから、前記各可変長フレーム
の前後に配された情報に対して誤り訂正・検出処理を行
い、その結果に基づいて前記各可変長フレームの同期位
置を求めることを特徴としている。なお、請求項４記載
の可変長フレーム送信側装置、および請求項５記載の可
変長フレーム同期装置は、請求項３記載の可変長フレー
ム同期方法に基づいたものである。Further, in the variable length frame synchronization method according to the third aspect, on the transmitting side, the frame length information indicating the length of the corresponding variable length frame is error-corrected / detected and coded, and then divided into two parts. A plurality of data arranged before and after the frame is continuously transmitted to the communication path, and the receiving side compares the data received via the communication path with the information arranged before and after each variable length frame. An error correction / detection process is performed, and the synchronization position of each variable length frame is obtained based on the result. The variable length frame transmitting side apparatus according to claim 4 and the variable length frame synchronizing apparatus according to claim 5 are based on the variable length frame synchronizing method according to claim 3.
【００２０】なお、上述した可変長フレーム同期方法お
よびその装置ならびに可変長フレーム送信側装置は、次
に列記する新規な基本的技術思想に基づいたものであ
る。
（１）フレーム長情報が次のフレームの先頭位置の候補
を示すことを利用し、同期が確立してフレーム長情報を
復号できた場合には、次の同期位置候補において最初に
同期判定することにより、余分な同期判定の回数が減少
し、誤同期も減少する。
（２）フレーム長情報をフレームデータの前後に配置す
れば、バースト誤りなどで一方のフレーム長情報が失わ
れても、もう一方のフレーム長情報から復元することが
可能である。
（３）誤り訂正・検出符号の中には、一部のデータのみ
で復号が可能なものがあり、そのような誤り訂正・検出
符号を使用すれば、フレーム長情報を分割してもオーバ
ヘッドが増加しない。The above-described variable length frame synchronization method and device and the variable length frame transmission side device are based on the new basic technical ideas listed below. (1) Utilizing the fact that the frame length information indicates a candidate for the start position of the next frame, if synchronization is established and the frame length information can be decoded, the first synchronization judgment is made in the next synchronization position candidate. This reduces the number of extra synchronization determinations and reduces false synchronization. (2) By arranging the frame length information before and after the frame data, even if one frame length information is lost due to a burst error or the like, it is possible to restore from the other frame length information. (3) Some error correction / detection codes can be decoded only with a part of data, and if such error correction / detection codes are used, overhead is generated even if the frame length information is divided. Does not increase.
【００２１】[0021]
【発明の実施の形態】以下、図面を参照して、本発明の
実施形態について説明する。なお、以降の説明において
は、説明が繁雑になるのを避けるために、各部の動作を
正論理に統一しているが、もちろん、負論理を採用する
ことに何ら問題はなく、容易に変更することができる。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. In the following description, the operation of each unit is unified to positive logic in order to avoid complication of description, but of course, there is no problem in adopting negative logic and it can be easily changed. be able to.
【００２２】Ａ．第１実施形態
本発明の第１実施形態は、基本的に、先読み処理を行っ
て同期検出処理におけるオーバヘッドを減少させる、と
いう技術的思想に基づいたものである。図１は本発明の
第１実施形態による可変長フレーム同期装置の構成を示
すブロック図であり、この図に示すように、同装置は、
受信信号系列の入力端子６１、ビット制御部６２、デー
タ分離化部６３、ユニークワード検出部６４、許容誤り
数制御部６５、フレーム長情報の誤り訂正・検出部６
６、出力端子Ａ６７、および出力端子Ｂ６８から構成さ
れている。A. First Embodiment The first embodiment of the present invention is basically based on the technical idea of performing prefetch processing to reduce the overhead in the synchronization detection processing. FIG. 1 is a block diagram showing the configuration of a variable length frame synchronization apparatus according to the first embodiment of the present invention. As shown in this figure, the apparatus is
Received signal sequence input terminal 61, bit control unit 62, data separation unit 63, unique word detection unit 64, allowable error number control unit 65, frame length information error correction / detection unit 6
6, an output terminal A67, and an output terminal B68.
【００２３】図１中の入力端子６ｌ、ユニークワード検
出部６４、誤り訂正・検出部６６、出力端子Ａ６７は、
図８における入力端子３１、ユニークワード検出部３
４、誤り訂正・検出部３５、出力端子３８と同一である
ので、これらの説明を省略する。ただし、図１中の上記
各構成要素の接続関係において、データ分離化部６３へ
の入力信号は入力端子６１から直接的に供給されるので
はなく、入力端子６１からビット制御部６２を介して供
給される点が図８のものと異なっている。The input terminal 6l, the unique word detection section 64, the error correction / detection section 66, and the output terminal A67 in FIG.
The input terminal 31 and the unique word detection unit 3 in FIG.
4, the error correction / detection unit 35 and the output terminal 38 are the same, and thus the description thereof will be omitted. However, in the connection relationship of the above-described respective constituent elements in FIG. 1, the input signal to the data separation unit 63 is not directly supplied from the input terminal 61, but is input from the input terminal 61 via the bit control unit 62. The point of supply is different from that of FIG.
【００２４】さらに、図１に示す構成が、図８に示す構
成と異なる点としては、許容誤り数制御部６５の機能が
許容誤り数制御部３７の機能と異なる点と、新たにビッ
ト制御部６２および出力端子Ｂ６８を備えた点が挙げら
れる。以下、当該相違点について詳細に説明する。The configuration shown in FIG. 1 differs from the configuration shown in FIG. 8 in that the function of the allowable error number control unit 65 is different from the function of the allowable error number control unit 37, and that the bit control unit is newly added. 62 and an output terminal B68. Hereinafter, the difference will be described in detail.
【００２５】ビット制御部６２は、入力端子６１からの
入力信号を入力するとともに、誤り訂正・検出部６６の
２系統の出力信号を入力し、同期検出処理を施すべきｎ
ビットのデータをデータ分離化部６３へ供給する。誤り
訂正・検出部６６の２系統の出力信号の一方は値“０”
／“１”をとる誤り検出信号、他方はフレーム長情報が
表す値（フレーム長）をとるフレーム長信号であり、ビ
ット制御部６２は、順序論理回路に相当する機能を備
え、時系列での誤り検出信号の状態変化に基づいて、そ
の動作を変える。The bit control unit 62 inputs the input signal from the input terminal 61 and the two-system output signals of the error correction / detection unit 66 to perform the synchronization detection process.
The bit data is supplied to the data separation unit 63. One of the two output signals of the error correction / detection unit 66 has the value "0"
/ Error detection signal that takes "1" and the other is a frame length signal that takes a value (frame length) represented by the frame length information. The bit control unit 62 has a function corresponding to a sequential logic circuit, The operation is changed based on the state change of the error detection signal.
【００２６】具体的には、１つ前に入力された誤り検出
信号（Ｑn-1 ）の値が“０”で、現在入力されている誤
り検出信号（Ｑn ）の値が“０”である場合には、１ビ
ット単位でのシフト処理中であり、同期が確立していな
い、と判断し、データの切り出し位置を１ビット単位で
進め、当該位置から切り出したヘッダ長（ｎビット）の
データをデータ分離化部６３へ供給する。なお、フレー
ムがバイトアラインされている場合は１バイト単位でデ
ータの切り出し位置が進むことになるが、以降の説明に
おいては、説明が繁雑になるのを避けるために、ビット
単位での処理で代表させる。Specifically, the value of the error detection signal (Qn-1) input immediately before is "0" and the value of the error detection signal (Qn) currently input is "0". In this case, it is determined that the shift processing is being performed in 1-bit units and synchronization has not been established, the data cutout position is advanced in 1-bit units, and the data of the header length (n bits) cut out from the position is advanced. Is supplied to the data separation unit 63. Note that when the frame is byte-aligned, the data cutout position advances in 1-byte units, but in the following description, in order to avoid complication of the description, processing is performed in bit units. Let
【００２７】また、値“１”の誤り検出信号が入力され
たときには、同期が確立したと判断し、データの切り出
し位置をフレーム長信号の値（フレーム長）だけ進め
（先読みし）、当該切り出し位置（次の同期候補位置）
から切り出したｎビットのデータをデータ分離化部６３
へ供給する。When an error detection signal of the value "1" is input, it is determined that synchronization has been established, and the data cutout position is advanced (read ahead) by the value of the frame length signal (frame length), and the cutout is performed. Position (next sync candidate position)
The n-bit data cut out from the data separation unit 63
Supply to.
【００２８】さらに、１つ前に入力された誤り検出信号
（Ｑn-1 ）の値が“１”で、現在入力されている誤り検
出信号（Ｑn ）の値が“０”である場合には、先読み時
に同期が確立しなかった、と判断し、データの切り出し
位置を、１つ前に入力されたフレーム長信号の値（フレ
ーム長）だけ戻し、当該切り出し位置から切り出したｎ
ビットのデータをデータ分離化部６３へ供給する。Further, when the value of the error detection signal (Qn-1) input immediately before is "1" and the value of the error detection signal (Qn) currently input is "0". Then, it is determined that the synchronization has not been established at the time of prefetching, the data cutout position is returned by the value of the frame length signal (frame length) input immediately before, and the data is cut out from the cutout position n.
The bit data is supplied to the data separation unit 63.
【００２９】また、許容誤り数制御部３７（図８参照）
では、ユニークワード検出部３４のユニークワード判定
部４２（図９参照）からの出力をカウントし、誤り訂正
・検出部３５から出力されるフレーム長情報と当該カウ
ント数が等しくなった場合にのみ、許容誤り数の閾値を
上げるのに対し、図１の許容誤り数制御部６５では、フ
レーム長情報が更新されている間にはカウント数を
“０”とし、フレーム長情報が更新されず、かつユニー
クワード検出部６４中のユニークワード判定部４２から
の入力のみが存在するときにカウントを行い、フレーム
長情報が更新されず、かつカウント数がフレーム長情報
と等しくなったときにのみ許容誤り数を上げる。すなわ
ち、１ビット毎のシフト時の同期検出処理においては従
来と同様に許容誤り数を上げるものの、先読み時の同期
検出処理においては許容誤り数を上げずに、より厳密な
同期判定を行うようにしている。The allowable error number control unit 37 (see FIG. 8)
Then, the output from the unique word determination unit 42 (see FIG. 9) of the unique word detection unit 34 is counted, and only when the frame length information output from the error correction / detection unit 35 is equal to the count number, In contrast to increasing the threshold of the allowable error number, the allowable error number control unit 65 of FIG. 1 sets the count number to “0” while the frame length information is being updated, the frame length information is not updated, and The count is performed when only the input from the unique word determination unit 42 in the unique word detection unit 64 is present, the frame length information is not updated, and the allowable error number is only when the count number is equal to the frame length information. Raise. That is, although the allowable number of errors is increased in the synchronization detection process at the time of each bit shift as in the conventional case, the stricter synchronization determination is performed without increasing the allowable error number in the synchronization detection process at the prefetch. ing.
【００３０】また、出力端子Ｂ６８は、誤り訂正・検出
部６６の出力端に接続され、誤り訂正・検出部６６から
フレーム長信号が供給されるよう構成されており、出力
端子Ｂ６８を介して出力される信号の値は、出力端子Ａ
６７から値“１”の誤り検出信号が２つ以上連続して出
力されている場合に、受信側で検出されたフレーム長を
表す。The output terminal B68 is connected to the output end of the error correction / detection unit 66, and is configured so that the frame length signal is supplied from the error correction / detection unit 66, and is output via the output terminal B68. The value of the output signal is output terminal A
This indicates the frame length detected on the receiving side when two or more error detection signals of value "1" are continuously output from 67.
【００３１】次に、上述した構成の可変長フレーム同期
装置の動作について説明する。ただし、伝送データの構
成は図７に示す構成であるものとする。受信側におい
て、通信路を介して受信した信号系列は、入力端子６１
を介してビット制御部６２へ入力され、ここでｎビット
のデータが切り出されてデータ分離化部６３へ供給され
る。なお、ビット制御部６２において、最初に受信信号
系列が入力された時には、入力されている誤り検出信号
およびフレーム長信号の値は共に“０”であるので、先
読み処理は行われず、先頭のｎビットのデータがデータ
分離手段６３へ供給される。Next, the operation of the variable length frame synchronizer having the above configuration will be described. However, the structure of transmission data is assumed to be the structure shown in FIG. On the receiving side, the signal sequence received through the communication path is input terminal 61
Is input to the bit control unit 62, where n-bit data is cut out and supplied to the data separation unit 63. In the bit control unit 62, when the received signal sequence is first input, since the values of the error detection signal and the frame length signal that are input are both “0”, pre-reading processing is not performed and the first n The bit data is supplied to the data separating means 63.
【００３２】データ分離化部６３およびユニークワード
検出部６４の動作は従来のものと同様であり、上記ｎビ
ットのデータは、データ分離化部６３において、ユニー
クワードの候補とフレーム長情報の候補とに分離され、
それぞれがユニークワード検出部６４、誤り訂正・検出
部６６に入力される。また、ユニークワード検出部６４
において、上記ユニークワードの候補とユニークワード
発生部４０（図９参照）が発生したユニークワードとが
比較され、両者のハミング距離が、許容誤り数制御部６
５から供給されている許容誤り数より小さければ信号
“１”が、そうでなければ信号“０”が出力される。The operations of the data demultiplexing unit 63 and the unique word detecting unit 64 are the same as those of the conventional one, and the n-bit data is processed by the data demultiplexing unit 63 as a unique word candidate and a frame length information candidate. Is separated into
Each is input to the unique word detection unit 64 and the error correction / detection unit 66. In addition, the unique word detection unit 64
, The unique word candidate is compared with the unique word generated by the unique word generation unit 40 (see FIG. 9), and the Hamming distance between them is determined as the allowable error number control unit 6
If it is smaller than the allowable error number supplied from 5, the signal "1" is output, and if not, the signal "0" is output.
【００３３】一方、誤り訂正・検出部６６では、ユニー
クワード検出部６４の出力信号が“１”の場合、すなわ
ちユニークワードが検出された場合には、フレーム長情
報が誤り訂正復号され、復号後のフレーム長情報に誤り
が残留していなければ誤り検出信号“１”と復号後のフ
レーム長情報とがそれぞれ出力される。誤り訂正・検出
部６６から出力されたフレーム長情報は出力端子Ｂ６８
を介して出力されるとともに、許容誤り数制御部６５お
よびビット制御部６２に入力される。また、誤り訂正・
検出部６６から出力された誤り検出信号は出力端子Ａ６
７を介して出力されるとともに、ビット制御部６２に入
力される。したがって、出力端子Ａ６７から“１”が出
力された時点のビット位置が同期位置を、その時点で出
力端子Ｂから出力されている信号の値が同期検出された
フレームの長さを示すことになる。On the other hand, in the error correction / detection unit 66, when the output signal of the unique word detection unit 64 is "1", that is, when the unique word is detected, the frame length information is error-correction decoded and after decoding. If no error remains in the frame length information of, the error detection signal "1" and the decoded frame length information are output respectively. The frame length information output from the error correction / detection unit 66 is output terminal B68.
And is input to the allowable error number control unit 65 and the bit control unit 62. Also, error correction
The error detection signal output from the detection unit 66 is output terminal A6.
7 and the bit control unit 62. Therefore, the bit position at the time when "1" is output from the output terminal A67 indicates the synchronization position, and the value of the signal output from the output terminal B at that time indicates the length of the frame in which the synchronization is detected. .
【００３４】また、ビット制御部６２において、入力さ
れている誤り検出信号の値が“１”となると、１つ前の
切り出し位置（同期位置）にヘッダの長さｎおよびフレ
ーム長信号が表す値を加算し、次の同期位置候補が求め
られ、この位置からｎビットのデータが切り出されてデ
ータ分離化部６３へ供給される（先読み処理）。以後、
前述した処理と同様な処理が行われ、同期検出に成功し
た場合には、ビット制御部６２において次の同期位置候
補が求められ、上述と同様な処理が繰り返される。逆
に、同期検出に失敗した場合には、ビット制御部６２に
おいて、同期検出に失敗した同期位置候補から１つ前の
フレーム長を減じた位置を次の同期位置候補とし、以
後、同期検出に成功するまで、１ビット毎のシフト処理
が行われる。なお、当該シフト処理において、同期検出
に成功した場合には、再び、先読み処理が試みられる。Further, in the bit control unit 62, when the value of the input error detection signal becomes "1", the value represented by the header length n and the frame length signal at the previous cutting position (synchronization position). Is added to obtain the next synchronization position candidate, and n-bit data is cut out from this position and supplied to the data separation unit 63 (prefetch processing). After that,
When the same processing as the above-described processing is performed and the synchronization detection is successful, the bit control unit 62 obtains the next synchronization position candidate, and the same processing as described above is repeated. On the contrary, if the synchronization detection fails, the bit control unit 62 determines the position obtained by subtracting the frame length one frame before from the synchronization position candidate for which the synchronization detection has failed as the next synchronization position candidate, and thereafter performs the synchronization detection. The shift process is performed for each bit until it succeeds. In the shift process, if the synchronization detection is successful, the prefetch process is tried again.
【００３５】一方、許容誤り数制御部６５では、１ビッ
ト毎のシフト処理において、同期位置候補が、直前の同
期位置およびフレーム長と固定長のヘッダ長とから特定
される位置に達した時にのみ許容誤り数の値が上がり、
先読み処理時には予め設定された値のままとなる。な
お、許容誤り数の値としては、例えば、ユニークワード
長の半分まで許容される。On the other hand, in the allowable error number control unit 65, in the shift processing for each bit, only when the synchronization position candidate reaches the position specified by the immediately previous synchronization position and the frame length and the fixed length header length. The number of allowable errors increases,
The value set in advance remains unchanged during the prefetch processing. As the value of the allowable error number, for example, half the unique word length is allowed.
【００３６】上述した動作の一例を図２に示す。図２中
の各グラフにおいて、立ち上がった部分は各部の出力が
“０”以外の値となった部分を示しており、また、点線
ａ，ｂ，ｃで示される各ビット位置は点線ａ’，ｂ’，
ｃ’で示される各タイミングと対応している。図２の各
グラフにおいて、立ち上がった部分が連続している箇所
は先読み処理が行われた箇所であり、この図に示すよう
に、同期確立後は、まず、先読み処理による同期検出を
行い、この同期検出に失敗した場合には１ビット毎のシ
フト処理による同期検出が行われる。そして、点線ａ，
ｂ，ａ’，ｂ’から分かるように、先読み処理に成功し
た場合には、同期検出の時間間隔（点線ａ’と点線ｂ’
との間隔）を極めて短くすることができる。FIG. 2 shows an example of the above-mentioned operation. In each graph in FIG. 2, a rising portion indicates a portion where the output of each portion has a value other than “0”, and each bit position indicated by the dotted lines a, b, and c indicates a dotted line a ′, b ',
It corresponds to each timing indicated by c '. In each graph of FIG. 2, the part where the rising parts are continuous is the part where the prefetching process is performed. As shown in this figure, after the synchronization is established, first, the synchronization detection by the prefetching process is performed, If the synchronization detection fails, the synchronization detection is performed by the shift processing for each bit. And the dotted line a,
As can be seen from b, a ′, and b ′, when the prefetching process is successful, the time interval of the synchronization detection (dotted line a ′ and dotted line b ′)
Can be made extremely short.
【００３７】以上説明したように、本発明の第１実施形
態によれば、先読み処理を採用したので、通信路が移動
通信等のビット誤りの発生し易い無線伝送路を介したデ
ータ伝送であっても、従来の可変長フレーム同期装置に
比較して、同一長のビット列に対する同期検出処理の回
数を大幅に低減することができる。このことから、誤同
期の回数が低減されることが期待できる。さらに、先読
み処理時には許容誤り数を上げないようにしているの
で、ビット位置を大きく進める先読み処理における同期
検出の精度を高く維持することができる。なお、先読み
処理における同期検出時に許容誤り数を上げる態様とし
てもよい。As described above, according to the first embodiment of the present invention, since the pre-reading process is adopted, the communication path is data transmission through the wireless transmission path such as mobile communication where bit error is likely to occur. However, as compared with the conventional variable length frame synchronization device, the number of times of the synchronization detection processing for the bit string of the same length can be significantly reduced. From this, it can be expected that the number of times of false synchronization is reduced. Further, since the allowable number of errors is not increased during the prefetching process, the accuracy of synchronization detection in the prefetching process in which the bit position is greatly advanced can be maintained high. Note that a mode may be adopted in which the allowable number of errors is increased when synchronization is detected in the prefetch processing.
【００３８】Ｂ．第２実施形態
本発明の第２実施形態は、基本的に、フレーム長情報を
分割して可変長データの前後に配置させてフレーム長情
報の伝送成功確率を向上させ、これによりバースト誤り
発生時における同期検出の成功確率を向上させる、とい
う技術的思想に基づいたものである。B. Second Embodiment In the second embodiment of the present invention, basically, the frame length information is divided and arranged before and after the variable length data to improve the transmission success probability of the frame length information. It is based on the technical idea of improving the success probability of synchronization detection in.
【００３９】図３は本発明の第２実施形態による可変長
フレーム同期方法を適用したデータ伝送システムにおけ
る可変長データ送信側装置の構成を示すブロック図であ
り、図４は同可変長データ送信側装置から通信路へ送出
されるデータの構造を示す概念図である。図３に示すよ
うに、本可変長データ送信側装置は、入力端子８１、バ
ッファ８２、フレーム長情報の誤り訂正・検出符号化部
８３、ユニークワード発生器８４、多重化部８５、およ
び出力端子８６から構成されている。入力端子８１、バ
ッファ８２、誤り訂正・検出符号化部８３、ユニークワ
ード発生器８４、および出力端子８６は、図６に示す各
部１１，１２，１３，１４，および１６と同一であり、
図３に示す構成において、図６の対応する部分と異なる
のは、多重化部８５のみである。FIG. 3 is a block diagram showing the configuration of a variable length data transmission side device in a data transmission system to which the variable length frame synchronization method according to the second embodiment of the present invention is applied, and FIG. 4 is the variable length data transmission side. It is a conceptual diagram which shows the structure of the data transmitted to a communication path from a device. As shown in FIG. 3, the present variable length data transmission side apparatus includes an input terminal 81, a buffer 82, an error correction / detection coding unit 83 for frame length information, a unique word generator 84, a multiplexing unit 85, and an output terminal. It is composed of 86. The input terminal 81, the buffer 82, the error correction / detection encoding unit 83, the unique word generator 84, and the output terminal 86 are the same as the units 11, 12, 13, 14, and 16 shown in FIG.
In the configuration shown in FIG. 3, only the multiplexing unit 85 is different from the corresponding portion in FIG.
【００４０】多重化部８５は、ユニークワード発生器８
４が発生した発生器ユニークワードと、誤り訂正・検出
符号化部１３において誤り訂正・検出符号化されたフレ
ーム長情報と、バッファ１２から出力された可変長デー
タを図４に示す順序で並べ、出力端子１６から通信路へ
送出する。この際、多重化部８５は、図４から明らかな
ように、誤り訂正・検出符号化されたフレーム長情報を
２つに分割し、それぞれ（フレーム長情報１，フレーム
長情報２）を可変長データの前後に配置する。すなわ
ち、出力端子８６からは、図４に示すように、ユニーク
ワード、フレーム長情報１、可変長データ、フレーム長
情報２の順に並んだ信号系列が得られる。The multiplexing unit 85 includes a unique word generator 8
4, the generator unique word generated by 4, the frame length information that has been error-corrected / detected and coded by the error-correction / detection-encoding unit 13, and the variable-length data output from the buffer 12 are arranged in the order shown in FIG. It is sent from the output terminal 16 to the communication path. At this time, as apparent from FIG. 4, the multiplexing unit 85 divides the error-corrected / detection-coded frame length information into two, and each (frame length information 1, frame length information 2) has a variable length. Place before and after the data. That is, as shown in FIG. 4, a signal sequence in which a unique word, frame length information 1, variable length data, and frame length information 2 are arranged in this order is obtained from the output terminal 86.
【００４１】フレーム長情報の誤り訂正・検出符号化お
よび分割手法としては、例えば、誤り検出符号として巡
回符号（ＣＲＣ）を、誤り訂正符号として符号化率１／
４の畳み込み符号を採用した場合、４つの生成多項式か
ら２つの生成多項式を選択し、これらの生成多項式から
の出力をフレーム長情報１とし、残り２つの生成多項式
からの出力をフレーム長情報２とする。なお、前者（あ
るいは後者）の２つの生成多項式の選択は両者がカタス
トロフィックでないという条件を満たすように行われる
必要がある。As an error correction / detection coding and division method of frame length information, for example, a cyclic code (CRC) is used as an error detection code and a coding rate 1 / is used as an error correction code.
When the convolutional code of 4 is adopted, two generator polynomials are selected from the four generator polynomials, outputs from these generator polynomials are set as frame length information 1, and outputs from the remaining two generator polynomials are set as frame length information 2. To do. The former (or the latter) two generator polynomials must be selected so as to satisfy the condition that they are not catastrophic.
【００４２】次に、本データ伝送システムの可変長デー
タ受信側装置における可変長データ同期装置について図
５を参照して説明する。図５に示すように、本可変長デ
ータ同期装置は、入力端子１０１、データ分離化部１０
２、ユニークワード検出部１０３、許容誤り数制御部１
０４、フレーム長情報１（ＦＬＩ１）の誤り訂正・検出
部Ａ１０５、フレーム長情報（ＦＬＩ２）の誤り訂正・
検出部Ｂ１０６、カウンタ１０７、同期復元部１０８、
同期識別部１０９、出力端子Ａ１０１０、出力端子Ｂ１
０１１、出力端子Ｃ１０１２、および出力端子Ｄ１０１
３から構成されている。なお、各構成要素１０１，１０
３，１０４，および１０１０は、図８中の構成要素３
１，３４，３７，および３８と同一であるので、それら
の説明を省略する。Next, the variable length data synchronizing device in the variable length data receiving side device of the present data transmission system will be described with reference to FIG. As shown in FIG. 5, this variable-length data synchronizer has an input terminal 101 and a data separation unit 10.
2, unique word detection unit 103, allowable error number control unit 1
04, error correction / detection unit A105 of frame length information 1 (FLI1), error correction of frame length information (FLI2)
Detection unit B106, counter 107, synchronization restoration unit 108,
Synchronization identification unit 109, output terminal A1010, output terminal B1
011, output terminal C1012, and output terminal D101
It consists of three. In addition, each component 101, 10
3, 104, and 1010 are components 3 in FIG.
Since they are the same as 1, 34, 37, and 38, their description will be omitted.
【００４３】図５において、データ分離化部１０２は、
入力端子１０１を介して入力されたｎビットのデータか
ら、第（Ｎ−１）フレームのフレーム長情報２と、第Ｎ
フレームのユニークワードと、第Ｎフレームのフレーム
長情報１とを分離し、各々を誤り訂正・検出部Ｂ１０
６、ユニークワード検出部１０３、誤り訂正・検出部Ａ
１０５へ供給する。なお、最初のフレームの前には、他
のフレームは存在しないので、最初のフレームに関して
は、第（Ｎ−１）フレームのフレーム長情報２を無視す
るように構成されている。このことは、各構成要素にも
共通する。In FIG. 5, the data separation unit 102 is
From the n-bit data input through the input terminal 101, the frame length information 2 of the (N−1) th frame and the Nth frame
The unique word of the frame and the frame length information 1 of the Nth frame are separated, and each is corrected by the error correction / detection unit B10.
6, unique word detection unit 103, error correction / detection unit A
Supply to 105. Since there are no other frames before the first frame, the frame length information 2 of the (N-1) th frame is ignored for the first frame. This is common to each component.
【００４４】誤り訂正・検出部Ａ１０５は、誤り訂正・
検出処理の対象が第Ｎフレームのフレーム長情報１であ
ることを除いて誤り訂正・検出部３５と同一機能を有す
る。これと同様に、誤り訂正・検出部Ｂ１０６は、誤り
訂正・検出処理の対象が第（Ｎ−１）フレームのフレー
ム長情報２であることを除いて誤り訂正・検出部３５と
同一機能を有する。The error correction / detection unit A105
It has the same function as the error correction / detection unit 35 except that the target of the detection process is the frame length information 1 of the Nth frame. Similarly, the error correction / detection unit B106 has the same function as the error correction / detection unit 35 except that the target of the error correction / detection processing is the frame length information 2 of the (N−1) th frame. .
【００４５】同期識別部１０９は、誤り訂正・検出部Ａ
１０５および誤り訂正・検出部Ｂ１０６から出力される
誤り検出信号の値が共に“１”であれば同期検出（同期
確立）とし、値が“１”の信号を出力し、少なくとも一
方の値が“０”であれば、偽の同期と判断し、値が
“０”の信号を出力端子Ａ１０１０を介して出力する。
また、カウンタ１０７は、入力端子１０１を介して入力
される信号のビット数をカウントし、同期識別部１０９
の信号の値が“１”のとき、カウント値を出力する。す
なわち、１つ前の同期位置から現在の同期位置までの長
さを出力する。The synchronization identification unit 109 is an error correction / detection unit A.
If the values of the error detection signals output from 105 and the error correction / detection unit B106 are both "1", synchronization detection (synchronization is established) is output, a signal having a value of "1" is output, and at least one of the values is " If it is "0", it is determined to be false synchronization, and a signal having a value of "0" is output via the output terminal A1010.
Further, the counter 107 counts the number of bits of a signal input via the input terminal 101, and the synchronization identification unit 109
When the value of the signal is "1", the count value is output. That is, the length from the previous synchronization position to the current synchronization position is output.
【００４６】同期復元部１０８は、同期検出されたフレ
ーム中のフレーム長情報１を記憶するＲＡＭ（Random A
ccess Memory）等の記憶手段と、同期識別部１０９から
値“１”の信号が出力された回数カウントするカウンタ
とを備え、同期識別部１０９の出力信号の値が“１”の
ときに、記憶手段に記憶しているフレーム長情報１が表
す値と誤り訂正・検出部Ｂ１０６から供給されているフ
レーム長情報２が表す値との和に、ヘッダ部（フレーム
長情報２、ユニークワード、およびフレーム長情報１）
の長さを加算し、この加算結果がカウンタ１０７のカウ
ンタ値と等しいときには、上記フレーム長情報１および
フレーム長情報２に基づいてフレームを２つに分割し、
同期を復元する。The synchronization restoring unit 108 is a RAM (Random A) that stores the frame length information 1 in the frames for which synchronization has been detected.
ccess memory) and a counter for counting the number of times that the signal of value "1" is output from the synchronization identification unit 109, and is stored when the value of the output signal of the synchronization identification unit 109 is "1". The sum of the value represented by the frame length information 1 stored in the means and the value represented by the frame length information 2 supplied from the error correction / detection unit B106 is added to the header portion (frame length information 2, unique word, and frame). Long information 1)
When the addition result is equal to the counter value of the counter 107, the frame is divided into two based on the frame length information 1 and the frame length information 2,
Restore sync.
【００４７】例えば、同期復元部１０８内部のカウンタ
の値が“Ｎ”のときには、内部の記憶手段に格納された
第（Ｎ−１）フレームのフレーム長情報１が表す値と、
入力された第（Ｎ−１）フレームのフレーム長情報２が
表す値との和に、ヘッダ部の長さ（ｎ）を加算し、この
加算結果がカウンタ１０７から入力されたカウント数と
等しい場合には、値が“１”の信号と第（Ｎ−１）フレ
ームのフレーム長情報１と第（Ｎ−１）フレームのフレ
ーム長情報２とを、それぞれ出力端子Ｂ１０１１，出力
端子Ｃ１０１２，出力端子Ｄ１０１３を介して出力す
る。なお、この際、出力端子Ｃ１０１２および出力端子
Ｄ１０１３からの各出力信号値は、それぞれ、第（Ｎ−
１）フレームおよび第Ｎフレームの各フレーム長を表
す。For example, when the value of the counter inside the synchronization restoration unit 108 is "N", the value represented by the frame length information 1 of the (N-1) th frame stored in the internal storage means,
When the length (n) of the header portion is added to the sum of the input (N-1) th frame and the value represented by the frame length information 2, and the addition result is equal to the count number input from the counter 107. , A signal having a value of “1”, frame length information 1 of the (N−1) th frame and frame length information 2 of the (N−1) th frame, respectively, are output terminal B1011, output terminal C1012, and output terminal C1012. Output through D1013. At this time, the output signal values from the output terminal C1012 and the output terminal D1013 are respectively the (N-
1) Each frame length of the frame and the Nth frame is represented.
【００４８】上述した構成によれば、通信路が移動通信
等のビット誤りの発生し易い無線伝送路であっても、受
信側で非同期となる確率を低減することができる。具体
的には、ヘッダ部にバースト誤り等が存在し、単独で同
期確立されなかったヘッダが存在しても、前後に同期確
立されたヘッダ部のフレーム長情報を利用することで、
同期を復元することが可能となり、その結果、非同期が
減少する。なお、伝送データの冗長性の増大が許容され
る状況下であれば、１つのフレーム長情報を分割してフ
レーム長情報１およびフレーム長情報２を作成するので
はなく、それぞれを別個に作成するようにしてもよい。According to the above-mentioned configuration, even if the communication path is a wireless transmission path in which bit errors are likely to occur, such as mobile communication, it is possible to reduce the probability of being asynchronous on the receiving side. Specifically, even if there is a burst error or the like in the header portion and there is a header that is not independently synchronized, by using the frame length information of the header portions that are synchronized before and after,
It is possible to restore synchronization, resulting in less asynchronous. Note that if the increase in the redundancy of the transmission data is permitted, one frame length information is not divided and the frame length information 1 and the frame length information 2 are created, but each is created separately. You may do it.
【００４９】Ｃ．変形例
次に、上述した各実施形態の変形例について説明する。
Ｃ−１．変形例１
変形例１としては、第１実施形態と第２実施形態との組
み合わせた可変長フレーム同期方法と当該方法を適用し
た可変長フレーム送信側装置および可変長フレーム同期
装置とが挙げられる。C. Modifications Next, modifications of the above-described embodiments will be described. C-1. Modification 1 Modification 1 includes a variable length frame synchronization method combining the first embodiment and the second embodiment, and a variable length frame transmission side device and a variable length frame synchronization device to which the method is applied.
【００５０】Ｃ−２．変形例２
変形例２としては、上記の変形例ｌにおいて先読み時の
同期確立を強化し非同期の発生をさらに抑制した方法ま
たは装置が挙げられる。具体的には、第Ｎフレームの同
期が確立し、第Ｎフレームのフレーム長情報１を残留誤
りが無く復号できたときには、データの切り出し位置を
ヘッダの長さとフレーム長情報１が表す長さとの和だけ
進め、当該切り出し位置において、第Ｎフレームのフレ
ーム長情報２の誤り訂正・検出結果に残留誤りが無く、
かつ当該フレーム長情報２が表す値と先に検出したフレ
ーム長情報１が表す値とが等しい場合にも同期が確立し
たものとする。C-2. Modification 2 Modification 2 is a method or apparatus in which the establishment of synchronization at the time of prefetching is strengthened and the occurrence of asynchronization is further suppressed in Modification 1 described above. Specifically, when the synchronization of the Nth frame is established and the frame length information 1 of the Nth frame can be decoded without a residual error, the data cut-out position is set to the length of the header and the length represented by the frame length information 1. Advance by the sum, and at the cutout position, there is no residual error in the error correction / detection result of the frame length information 2 of the Nth frame,
Further, it is assumed that the synchronization is established even when the value represented by the frame length information 2 is equal to the value represented by the previously detected frame length information 1.
【００５１】Ｃ−３．変形例３
変形例３としては、変形例２において、フレーム長情報
１とフレーム情報２の候補とを再結合した後に誤り訂正
復号する方法または装置が挙げられる。具体的には、第
Ｎフレームの同期が確立し、かつ１ビット（あるいはバ
イト）シフト処理が行われている場合に、既に検出され
た同期位置と第Ｎフレームのフレーム長情報１とで示さ
れる位置（次の同期位置候補）の同期判定時に、第Ｎフ
レームのフレーム長情報１とフレーム長情報２の候補と
を合わせて（再結合して）誤り訂正復号し、その結果が
正しいときも同期が確立したものとする。これにより、
非同期の発生をさらに抑制することが可能である。C-3. Modification 3 Modification 3 is the method or apparatus in Modification 2 in which the frame length information 1 and the candidate of the frame information 2 are recombined and then error correction decoding is performed. Specifically, when the synchronization of the Nth frame is established and the 1-bit (or byte) shift processing is performed, the synchronization position already detected and the frame length information 1 of the Nth frame are indicated. At the time of determining the synchronization of the position (next synchronization position candidate), the frame length information 1 of the Nth frame and the candidate of the frame length information 2 are combined (recombined) to perform error correction decoding, and synchronization is performed even when the result is correct. Shall be established. This allows
It is possible to further suppress the occurrence of asynchronous.
【００５２】Ｃ−４．変形例４
変形例４としては、変形例３において、前向きフレーム
長情報（フレーム長情報１）が消失したときに早期に同
期を確立する手段を備えたものが挙げられる。上記手段
は、具体的には、第Ｎフレームの同期確立後、フレーム
長情報１に残留誤りが存在し、かつ１ビット（あるいは
バイト）シフト処理が行われているときの同期判定にお
いて、第Ｎフレームのフレーム長情報２が残留誤り無く
復号され、かつ、その際のデータ切り出し位置が、既に
検出された同期位置と当該フレーム長情報２とで示され
る位置に等しいときも同期確立とする。これにより、非
同期の発生をさらに抑制することが可能である。C-4. Modification 4 Modification 4 is the same as Modification 3 except that it includes means for establishing synchronization early when the forward frame length information (frame length information 1) disappears. Specifically, the above-mentioned means determines the Nth frame in the synchronization determination when there is a residual error in the frame length information 1 after the synchronization of the Nth frame is established and a 1-bit (or byte) shift process is being performed. Synchronization is also established when the frame length information 2 of a frame is decoded without a residual error and the data cutout position at that time is equal to the already detected synchronization position and the position indicated by the frame length information 2. This makes it possible to further suppress the occurrence of asynchronization.
【００５３】Ｃ−５．変形例５
変形例５としては、変形例４において、第Ｎフレームの
ヘッダ部がバースト誤り等により失われ、第Ｎフレーム
の同期が確立されず、かつ第（Ｎ＋１）フレームの同期
が確立し、かつ第Ｎフレームのフレーム長情報２に残留
誤りが存在しない場合には、第Ｎフレームのフレーム長
情報１の候補と第Ｎフレームのフレーム長情報２とを再
結合した後に誤り訂正復号し、その復号結果が正しい場
合に第Ｎフレームの同期を復元する方法または装置が挙
げられる。この変形例には、非同期の発生をさらに抑制
できる可能性がある。C-5. Modification 5 In Modification 5, in Modification 4, the header part of the Nth frame is lost due to a burst error or the like, the synchronization of the Nth frame is not established, and the synchronization of the (N + 1) th frame is established, If the residual error does not exist in the frame length information 2 of the Nth frame, the candidate of the frame length information 1 of the Nth frame and the frame length information 2 of the Nth frame are recombined, and then error correction decoding is performed. There is a method or apparatus for restoring the synchronization of the Nth frame when the decoding result is correct. In this modified example, it is possible that the occurrence of asynchronism can be further suppressed.
【００５４】Ｃ−６．変形例６
変形例６としては、変形例５において、パケットロス・
挿入を考慮した方法または装置が挙げられる。具体的に
は、第Ｎフレームおよび第（Ｎ＋１）フレームの同期確
立後、第Ｎフレームのフレーム長情報１が表す値とフレ
ーム長情報２が表す値とが等しく、かつ、第Ｎフレーム
の実際に検出されたフレーム長と異なる場合（前者が長
い場合／前者が短い場合）には、パケット挿入／ロスが
生じた、と判定し、当該判定結果を出力する。これによ
り、受信側において、フレーム中にパケットロス／挿入
が生じたことを検出することができる。C-6. Modified Example 6 As modified example 6, in modified example 5, packet loss
Examples include methods or devices that allow for insertion. Specifically, after the synchronization of the Nth frame and the (N + 1) th frame is established, the value represented by the frame length information 1 of the Nth frame and the value represented by the frame length information 2 are equal to each other, and When the frame length is different from the detected frame length (when the former is long / when the former is short), it is determined that packet insertion / loss has occurred, and the determination result is output. This allows the receiving side to detect that packet loss / insertion has occurred in the frame.
【００５５】[0055]
【発明の効果】以上説明したように、本発明によれば、
同期確立後、直前の同期位置とフレーム長情報とで特定
される次の同期位置候補において最初に同期判定するの
で、余分な同期判定回数を低減することができる。この
ことは、誤同期の減少をも招致する。また、フレーム長
情報をフレームデータの前後に配置することにより、一
方のフレーム長情報が失われて非同期となっても、失わ
れたフレーム長情報の前後のフレーム長情報を利用する
ことで、失われた同期を復元することができる。さら
に、前後に配置するフレーム長情報を１つのフレーム長
情報を分割して得るようにすれば、伝送データの冗長性
の増大を抑制することができる。また、実際に検出され
たフレーム長とフレーム長情報が表すフレーム長情報と
を比較すれば、パケットロス／挿入の発生を受信側で検
出することができる。As described above, according to the present invention,
After the synchronization is established, the synchronization is first determined in the next synchronization position candidate specified by the immediately previous synchronization position and the frame length information, so that the number of extra synchronization determinations can be reduced. This also leads to a reduction in false synchronization. Also, by arranging the frame length information before and after the frame data, even if one frame length information is lost and becomes asynchronous, by using the frame length information before and after the lost frame length information, You can restore the lost sync. Further, if the frame length information arranged before and after is obtained by dividing one frame length information, it is possible to suppress an increase in redundancy of transmission data. Further, by comparing the actually detected frame length with the frame length information represented by the frame length information, the occurrence of packet loss / insertion can be detected on the receiving side.
【図１】 本発明の第１実施形態による可変長フレーム
同期装置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a variable length frame synchronization device according to a first exemplary embodiment of the present invention.
【図２】 図１に示す可変長フレーム同期装置の動作を
説明するための図である。FIG. 2 is a diagram for explaining the operation of the variable length frame synchronization device shown in FIG.
【図３】 本発明の第２実施形態による可変長フレーム
同期方法を適用したデータ伝送システムにおける可変長
データ送信側装置の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a variable length data transmission side device in a data transmission system to which a variable length frame synchronization method according to a second exemplary embodiment of the present invention is applied.
【図４】 同可変長データ送信側装置から通信路へ送出
されるデータの構造を示す概念図である。FIG. 4 is a conceptual diagram showing a structure of data sent from the variable length data transmitting side device to a communication path.
【図５】 図４の可変長データ送信側装置の送出データ
を通信路を介して受信する可変長データ受信側装置にお
ける可変長データ同期装置の構成を示すブロック図であ
る。5 is a block diagram showing a configuration of a variable length data synchronization device in a variable length data reception side device that receives transmission data of the variable length data transmission side device of FIG. 4 via a communication path.
【図６】 従来の可変長フレーム同期方法を適用したデ
ータ送信部の構成例を示すブロック図である。FIG. 6 is a block diagram showing a configuration example of a data transmission unit to which a conventional variable length frame synchronization method is applied.
【図７】 図６に示す構成のデータ送信部から通信路に
送出されるデータの構成を示す概念図である。7 is a conceptual diagram showing a structure of data transmitted from a data transmitting unit having the structure shown in FIG. 6 to a communication path.
【図８】 図７に示す構成のデータから同期位置を検出
する可変長フレーム同期装置の構成例を示すブロック図
である。8 is a block diagram showing a configuration example of a variable length frame synchronization device that detects a synchronization position from the data having the configuration shown in FIG.
【図９】 図８に示すユニークワード検出部３４の構成
例を示すブロック図である。9 is a block diagram showing a configuration example of a unique word detection unit 34 shown in FIG.
【図１０】 図８に示す可変長フレーム同期装置の動作
を説明するための図である。FIG. 10 is a diagram for explaining the operation of the variable length frame synchronization device shown in FIG.
６１…入力端子、６２…ビット制御部、６３…データ分
離化部、６４…ユニークワード検出部、６５…許容誤り
数制御部、６６…誤り訂正・検出部、６７…出力端子
Ａ、６８…出力端子Ｂ61 ... Input terminal, 62 ... Bit control section, 63 ... Data separation section, 64 ... Unique word detection section, 65 ... Allowable error number control section, 66 ... Error correction / detection section, 67 ... Output terminal A, 68 ... Output Terminal B
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−8893（ＪＰ，Ａ) 特開 平８−274768（ＪＰ，Ａ) 特開 平５−219045（ＪＰ，Ａ) 特開 平４−111638（ＪＰ，Ａ) 特開 平５−167617（ＪＰ，Ａ) 特開 平８−321828（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 7/08 H04J 3/06 H04L 1/00 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-8-8893 (JP, A) JP-A-8-274768 (JP, A) JP-A-5-219045 (JP, A) JP-A-4- 111638 (JP, A) JP 5-167617 (JP, A) JP 8-321828 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H04L 7/08 H04J 3 / 06 H04L 1/00
Claims (5)
レーム長情報を誤り訂正・検出符号化して該可変長フレ
ームの先頭に配してなるデータを複数連続して受信し、
前記フレーム長情報に対する誤り訂正・検出処理の結果
に基づいて該フレーム長情報が先頭に配された可変長フ
レームの同期を判定する可変長フレーム同期方法におい
て、 同期確立後には、同期が確立したと判定した可変長フレ
ームの同期位置と該可変長フレームの先頭に配されたフ
レーム長情報が表す長さとで特定される次の同期位置候
補で最初に同期を判定することを特徴とする可変長フレ
ーム同期方法。1. A plurality of pieces of data, in which frame length information representing the length of a corresponding variable-length frame is error-corrected / detection-coded and arranged at the head of the variable-length frame, are continuously received,
In a variable length frame synchronization method for determining the synchronization of a variable length frame having the frame length information at the head based on the result of error correction / detection processing for the frame length information, it is said that synchronization is established after the synchronization is established. A variable length frame characterized by first determining synchronization with a next synchronization position candidate specified by the determined synchronization position of the variable length frame and the length represented by the frame length information arranged at the beginning of the variable length frame. Synchronization method.
レーム長情報を誤り訂正・検出符号化して該可変長フレ
ームの先頭に配してなるデータを複数連続して受信し、
前記フレーム長情報に対する誤り訂正・検出処理の結果
に基づいて該フレーム長情報が先頭に配された可変長フ
レームの同期を判定する可変長フレーム同期装置におい
て、 受信した一連の信号から同期判定の対象となるデータの
抽出開始位置を設定する制御部を具備し、 前記制御部は、直前の同期判定において同期が確立した
と判定された場合に、同期が確立したと判定されたとき
の抽出開始位置に当該抽出開始位置から抽出したデータ
に含まれるフレーム長情報が表す長さに応じた値を加え
た位置を次の同期位置候補とすることを特徴とする可変
長フレーム同期装置。2. A plurality of pieces of data, in which frame length information representing the length of a corresponding variable length frame is subjected to error correction / detection coding and arranged at the head of the variable length frame, are received in succession,
In a variable-length frame synchronizer that determines the synchronization of a variable-length frame in which the frame-length information is placed at the head based on the result of error correction / detection processing for the frame-length information, the object of synchronization determination from a series of received signals And a control unit for setting the extraction start position of the data, wherein the control unit, when it is determined that synchronization has been established in the immediately preceding synchronization determination, the extraction start position when it is determined that synchronization has been established. A variable length frame synchronization device characterized in that a position obtained by adding a value corresponding to the length represented by the frame length information included in the data extracted from the extraction start position to the next synchronization position candidate.
長さを表すフレーム長情報を誤り訂正・検出符号化した
後に２分割して該可変長フレームの前後に配してなるデ
ータを複数連続して通信路へ送出し、 受信側では、前記通信路を介して受信したデータから、
前記各可変長フレームの前後に配された情報に対して誤
り訂正・検出処理を行い、その結果に基づいて前記各可
変長フレームの同期位置を求めることを特徴とする可変
長フレーム同期方法。3. On the transmitting side, a plurality of pieces of data in which frame length information representing the length of a corresponding variable length frame is error-corrected / detection-encoded and then divided into two before and after the variable-length frame are consecutively arranged. And send it to the communication path, and on the receiving side, from the data received through the communication path,
A variable length frame synchronization method, wherein error correction / detection processing is performed on information arranged before and after each variable length frame, and a synchronization position of each variable length frame is obtained based on the result.
レーム長情報を誤り訂正・検出符号化した後に２分割し
て該可変長フレームの前後に配してなるデータを複数連
続して通信路へ送出する可変長フレーム送信側装置。4. A communication path in which a plurality of pieces of data, which are obtained by performing error correction / detection coding on frame length information representing the length of a corresponding variable length frame and dividing the frame length information into two before and after the variable length frame, are continuously provided. Variable-length frame transmission side device to send to.
置が送出したデータを前記通信路を介して受信し、受信
したデータから、各可変長フレームの前後に配された情
報に対して誤り訂正・検出処理を行い、その結果に基づ
いて前記各可変長フレームの同期位置を求めることを特
徴とする可変長フレーム同期装置。5. The variable length frame transmitting side device according to claim 4 receives the data transmitted through the communication path, and the received data is erroneous with respect to information arranged before and after each variable length frame. A variable length frame synchronization device, wherein correction / detection processing is performed, and a synchronization position of each variable length frame is obtained based on the result.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00782397A JP3373745B2 (en) | 1997-01-20 | 1997-01-20 | Variable-length frame synchronization method and device, and variable-length frame transmission side device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00782397A JP3373745B2 (en) | 1997-01-20 | 1997-01-20 | Variable-length frame synchronization method and device, and variable-length frame transmission side device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10210021A JPH10210021A (en) | 1998-08-07 |
| JP3373745B2 true JP3373745B2 (en) | 2003-02-04 |
Family
ID=11676327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00782397A Expired - Fee Related JP3373745B2 (en) | 1997-01-20 | 1997-01-20 | Variable-length frame synchronization method and device, and variable-length frame transmission side device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3373745B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3276611B2 (en) * | 1999-03-01 | 2002-04-22 | 松下電器産業株式会社 | Variable length frame transmitting apparatus and variable length frame transmitting method |
| KR100376249B1 (en) * | 2000-05-29 | 2003-03-15 | 퍼스널 텔레콤 주식회사 | An Error-control Method on Variable-length Data Communication |
| US7269186B2 (en) * | 2001-08-06 | 2007-09-11 | Qualcomm Incorporated | Protocol for framing a payload |
| KR100981498B1 (en) | 2006-01-18 | 2010-09-10 | 삼성전자주식회사 | Apparatus and method for processing bursts in wireless communication system |
| JPWO2010109830A1 (en) * | 2009-03-24 | 2012-09-27 | 日本電気株式会社 | PLTn bit correction circuit, GFP layer 2 synchronization circuit using the same, and GFP frame transfer apparatus |
| JP5425667B2 (en) * | 2010-03-05 | 2014-02-26 | 株式会社日立製作所 | Transmitting apparatus, receiving apparatus, and transmission system |
| JP2011199480A (en) * | 2010-03-18 | 2011-10-06 | Renesas Electronics Corp | Receiver, and method of demodulating frame used for the same |
-
1997
- 1997-01-20 JP JP00782397A patent/JP3373745B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10210021A (en) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7051247B2 (en) | Coding system and decoding system | |
| EP1312169B1 (en) | Low latency data encoder | |
| KR100297594B1 (en) | Data sequence generator, transmitter, information data decoder, receiver, transceiver, data sequence generating method, information data decoding method, and recording medium | |
| EP0831616B1 (en) | Frame synchronization circuit and communications system | |
| JP3657972B2 (en) | Decoding method and apparatus | |
| AU2001283271A1 (en) | Low latency data encoder | |
| US20030177433A1 (en) | Coding system and decoding system | |
| JP3373745B2 (en) | Variable-length frame synchronization method and device, and variable-length frame transmission side device | |
| US6226768B1 (en) | Coded frame synchronizing method and circuit | |
| JPH10178419A (en) | Error correcting method and its device | |
| JPH10200595A (en) | Variable length encoded data transmitter, transmitter side equipment, receiver side equipment and its method | |
| JPH09121347A (en) | Method and device for encoding/decoding moving image signal | |
| JPH10150439A (en) | Frame synchronizing circuit and communication system | |
| JP3756029B2 (en) | Video signal encoding / decoding method and encoding / decoding device | |
| JPH01311739A (en) | Synchronous word detection confirming system | |
| JPH02270430A (en) | Digital signal transmission equipment | |
| JP2001103492A (en) | Method and device for coding dynamic image signal | |
| JP2001103476A (en) | Coding method and device for dynamic image signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021112 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |