JP3370552B2 - Wiring board - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、主にマイクロ波及
びミリ波等の高周波の信号を伝達するための誘電体線路
を具備する多層配線基板や半導体パッケージなどの配線
基板に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board such as a multi-layer wiring board or a semiconductor package having a dielectric line mainly for transmitting high frequency signals such as microwaves and millimeter waves.

【０００２】[0002]

【従来技術】従来より、マイクロ波やミリ波の高周波の
信号を伝達するための線路としては、導波管、誘電体導
波管、ストリップ線路、マイクロストリップ線路等が知
られている。2. Description of the Related Art Heretofore, waveguides, dielectric waveguides, strip lines, microstrip lines and the like have been known as lines for transmitting high frequency signals such as microwaves and millimeter waves.

【０００３】また、特開平６ー５３７１１号公報には、
誘電体基板を一対の導体層で挟持し、さらに一対の導体
層間を接続する二列の複数のバイアホール導体によって
側壁を形成した誘電体線路も提案されている。この誘電
体線路は、誘電体材料の四方を導体層とバイアホール導
体による疑似的な導体壁で囲むことによって、導体壁内
領域を信号伝達用の線路としたものである。Further, Japanese Patent Laid-Open No. 6-53711 discloses that
A dielectric line has also been proposed in which a dielectric substrate is sandwiched by a pair of conductor layers, and a side wall is formed by a plurality of two rows of via-hole conductors that connect the pair of conductor layers. In this dielectric line, a conductor layer and a via-hole conductor surround the dielectric material on all sides to form a signal transmission line in the conductor wall region.

【０００４】[0004]

【発明が解決しようとする課題】しかしながら、これら
には次のような課題がある。先ず、ストリップ線路また
はマイクロストリップ線路はその構成が非常に簡単で、
積層化技術による作製に適しているが、３０ＧＨｚ以上
のミリ波帯では伝送特性が劣化するという問題があっ
た。However, these have the following problems. First of all, the stripline or microstripline has a very simple structure,
Although it is suitable for fabrication by a stacking technique, there is a problem that transmission characteristics deteriorate in the millimeter wave band of 30 GHz or higher.

【０００５】一方、導波管は伝送特性において非常に優
れているが、サイズ的に大きいという欠点がある。例え
ば６０ＧＨｚ用の標準的な矩形導波管であっても、その
内径は３．７６ｍｍ×１．８８ｍｍであり、マイクロ波
またはミリ波用の多層基板あるいは半導体パッケージに
適用するには大きすぎる。この点、その内部に誘電体が
詰まった誘電体導波管線路は、誘電体の比誘電率をεと
すると、１／ε^1/2 のサイズとなるので、その比誘電率
を大きくすることにより、誘電体線路のサイズを小さく
することができる。しかし、基本的には誘電体の外側は
導体壁で覆われている必要があるため、積層化技術によ
り作製することは困難であった。On the other hand, the waveguide is very excellent in transmission characteristics, but has a drawback that it is large in size. For example, even a standard rectangular waveguide for 60 GHz has an inner diameter of 3.76 mm × 1.88 mm, which is too large to be applied to a microwave or millimeter wave multilayer substrate or a semiconductor package. In this respect, the dielectric waveguide line in which the dielectric is clogged has a size of 1 / ε ^1/2 where ε is the relative permittivity of the dielectric, so increase the relative permittivity. As a result, the size of the dielectric line can be reduced. However, since it is basically necessary that the outside of the dielectric is covered with a conductor wall, it is difficult to fabricate the dielectric by a lamination technique.

【０００６】また、特開平６−５３７１１号公報に示さ
れている誘電体基板を用いた誘電体線路は、誘電体基板
と導波管との一体化を図るとともに、生産性の向上を図
るという点で優れたものである。ところで、誘電体基板
上に置かれた高周波素子との電気的な接続にはマイクロ
ストリップ線路やコプレーナ線路が用いられている。Further, the dielectric line using a dielectric substrate disclosed in Japanese Patent Laid-Open No. 6-53711 aims to integrate the dielectric substrate and the waveguide and improve productivity. It is excellent in terms. By the way, a microstrip line or a coplanar line is used for electrical connection with a high-frequency element placed on a dielectric substrate.

【０００７】このため、誘電体線路を表層用に用いる場
合には、これらの線路との共存が必要となる。従って、
この観点から考えると、特開平６ー５３７１１号公報に
示されている導波管線路には、次の二つの問題点があ
る。Therefore, when the dielectric line is used for the surface layer, it is necessary to coexist with these lines. Therefore,
From this point of view, the waveguide line disclosed in JP-A-6-53711 has the following two problems.

【０００８】まず第１に、マイクロストリップ線路やコ
プレーナ線路とは直接接続することができないことであ
る。勿論バイアホール導体や電磁結合等を用いて間接的
に接続することは可能であるが、結合部でのインピーダ
ンスあるいは伝播モードの不一致により電磁波の反射や
放射が起こり、接続部で伝送特性が劣化する。First, it is impossible to directly connect to a microstrip line or a coplanar line. Of course, it is possible to make an indirect connection by using a via-hole conductor or electromagnetic coupling, but electromagnetic waves are reflected or radiated due to mismatch of impedance or propagation mode at the coupling part, and the transmission characteristics deteriorate at the connection part .

【０００９】第２に、線路のサイズ的なバランスが悪い
ということである。上述したように、誘電体線路の場
合、誘電体基板の比誘電率を高くすることにより、その
サイズを小さくすることができる。Second, the size of the lines is poorly balanced. As described above, in the case of the dielectric line, its size can be reduced by increasing the relative permittivity of the dielectric substrate.

【００１０】しかし、比誘電率を高くし過ぎると、マイ
クロストリップ線路やコプレーナ線路のインピーダンス
を一定（例えば５０Ω）に保つ必要があるため、製造上
好ましくない。つまり、比誘電率を大きくすると、マイ
クロストリップ線路の場合は、線路幅が狭くなり、ま
た、コプレーナ線路の場合には、グランド線路とのギャ
ップが大きくなりすぎる。However, if the relative permittivity is set too high, the impedance of the microstrip line or the coplanar line must be kept constant (for example, 50Ω), which is not preferable in manufacturing. That is, when the relative permittivity is increased, the line width becomes narrow in the case of the microstrip line, and the gap with the ground line becomes too large in the case of the coplanar line.

【００１１】従って、マイクロストリップ線路やコプレ
ーナ線路のある表層に誘電体線路を用いるためには、誘
電体基板の比誘電率がある程度制限されることになる。
例えば、ε＝４０とすると、６０ＧＨｚ用の導波管のＨ
面（磁界と平行な導体面）の幅は０．６ｍｍとなるが、
０．３ｍｍの信号線路幅を持つコプレーナ線路のグラン
ドとのギャップは１．４ｍｍとなり、線路の占める全体
の幅は３．０ｍｍ程度の大きなものになる。また、ε＝
１０とすると、コプレーナ線路全体の幅は０．６ｍｍ程
度となるが、導波管の幅は１．２ｍｍとなってしまう。
現在用いられている誘電体基板の多くは比誘電率が２〜
１０であることを考えると、導波管の幅の方が大きいと
いうことは言うまでもない。Therefore, in order to use the dielectric line on the surface layer where the microstrip line or the coplanar line is present, the relative permittivity of the dielectric substrate is limited to some extent.
For example, if ε = 40, H of the waveguide for 60 GHz is used.
The width of the surface (conductor surface parallel to the magnetic field) is 0.6 mm,
The gap with the ground of the coplanar line having a signal line width of 0.3 mm is 1.4 mm, and the entire width occupied by the line is as large as about 3.0 mm. Also, ε =
When the width is 10, the width of the entire coplanar line is about 0.6 mm, but the width of the waveguide is 1.2 mm.
Most of the dielectric substrates currently used have a relative dielectric constant of 2 to
Considering that the width is 10, it goes without saying that the width of the waveguide is larger.

【００１２】[0012]

【発明の目的】従って、本発明の目的は、多層基板ある
いは半導体パッケージにおける表層用の伝送線路として
利用可能であり、積層化技術を用いて容易に作製可能な
誘電体線路および配線基板を提供することにある。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a dielectric line and a wiring board which can be used as a transmission line for a surface layer in a multilayer substrate or a semiconductor package and can be easily manufactured by using a stacking technique. Especially.

【００１３】[0013]

【課題を解決するための手段】発明者は上記の問題点に
関して検討を重ねた結果、従来の誘電体導波管のＨ面を
導体壁に代わり多数のバイアホールによって囲むと共
に、Ｈ面の中央でＥ面（電界と平行な導体面）と平行に
切断した面を誘電体基板の表層の面とすることにより、
多層基板あるいは半導体パッケージにおける表層用の伝
送線路として利用可能であることを見いだし、本発明に
至った。As a result of repeated studies on the above problems, the inventor has surrounded the H surface of a conventional dielectric waveguide with a large number of via holes instead of a conductor wall, and at the center of the H surface. By making the surface cut in parallel with the E surface (conductor surface parallel to the electric field) the surface of the dielectric substrate,
They have found that they can be used as a transmission line for a surface layer in a multilayer substrate or a semiconductor package, and have completed the present invention.

【００１４】即ち、本発明の配線基板は、誘電体と、該
誘電体を挿通し、該誘電体を伝送する信号の波長の１／
２以下の間隔ｃをおいて信号伝送方向に形成される二列
のバイアホール導体群と、前記誘電体の一面に形成さ
れ、バイアホール導体を列毎に電気的に接続する一対の
帯状導体層と、前記誘電体の他面に形成され、前記二列
のバイアホール導体群の前記バイアホール導体に電気的
に接続する平板状導体層とを具備する誘電体線路と、マ
イクロストリップ線路またはコプレーナ線路とを具備す
るものであり、前記誘電体線路と前記マイクロストリッ
プ線路またはコプレーナ線路とが電磁気的に結合されて
いるものである。That is, the wiring board of the present invention has a dielectric body and 1/1 of the wavelength of a signal which is inserted through the dielectric body and transmitted through the dielectric body.
Two rows of via-hole conductor groups formed in the signal transmission direction at intervals c of 2 or less, and a pair of strip-shaped conductor layers formed on one surface of the dielectric and electrically connecting the via-hole conductors in each row. And a dielectric line having a flat conductor layer formed on the other surface of the dielectric and electrically connected to the via-hole conductors of the two rows of via-hole conductor groups, and a microstrip line or a coplanar line And the microstrip line or the coplanar line is electromagnetically coupled to each other.

【００１５】ここで、帯状導体層と平板状導体層との間
には、これらの導体層と平行に副導体層が形成されてお
り、該副導体層にはバイアホール導体が電気的に接続さ
れていることが望ましい。また、本発明の配線基板は、
ここで、マイクロストリップ線路またはコプレーナ線路
の線路端は拡幅されていることが望ましい。Here, a sub-conductor layer is formed between the strip-shaped conductor layer and the flat conductor layer in parallel with these conductor layers, and a via-hole conductor is electrically connected to the sub-conductor layer. It is desirable that In addition, the wiring board of the present invention,
Here, the line end of the microstrip line or the coplanar line is preferably widened.

【００１６】[0016]

【作用】本発明の誘電体線路では、線路の厚みはそのま
まで、線路幅を従来の半分にすることができ、また、マ
イクロストリップ線路やコプレーナ線路とも直接接続す
ることが可能となる。よって、多層基板あるいは半導体
パッケージにおける表層用の伝送線路として用いること
ができる。In the dielectric line of the present invention, the line width can be reduced to half that of the conventional line while the line thickness remains the same, and the line can be directly connected to the microstrip line or the coplanar line. Therefore, it can be used as a transmission line for a surface layer in a multilayer substrate or a semiconductor package.

【００１７】また、本発明では、給電線となる誘電体線
路は周囲を帯状導体層、平板状導体層およびバイアホー
ル導体とからなるＧＮＤで囲まれているので、帯状導体
層の間は線路が開放された形となっているが、低誘電率
の空気と接しているため、界面で電磁波が反射され、周
囲への電磁波の漏れが小さい。帯状導体層と平板状導体
層との間に、これらの導体層と平行に副導体層を形成
し、該副導体層にバイアホール導体を電気的に接続した
場合には、特に周囲への電磁波の漏れを小さくできる。Further, according to the present invention, since the dielectric line serving as the feeder line is surrounded by the GND including the strip conductor layer, the flat conductor layer and the via-hole conductor, the line is provided between the strip conductor layers. Although it is open, it is in contact with air having a low dielectric constant, so that electromagnetic waves are reflected at the interface and leakage of electromagnetic waves to the surroundings is small. When a sub-conductor layer is formed between the strip-shaped conductor layer and the flat conductor layer in parallel with these conductor layers and the via-hole conductor is electrically connected to the sub-conductor layer, electromagnetic waves particularly to the surroundings Leakage can be reduced.

【００１８】本発明の配線基板は、上記誘電体線路と、
マイクロストリップ線路またはコプレーナ線路とが直接
的に電磁結合しているため、多層基板や半導体パッケー
ジに内蔵できる。The wiring board of the present invention comprises:
Since the microstrip line or the coplanar line is directly electromagnetically coupled, it can be built in a multilayer substrate or a semiconductor package.

【００１９】また、マイクロストリップ線路またはコプ
レーナ線路の線路端が拡幅されているため、誘電体線路
のインピーダンスと、マイクロストリップ線路またはコ
プレーナ線路のインピーダンスとが近づき、誘電体線路
と、マイクロストリップ線路またはコプレーナ線路との
電磁結合がさらに強固となる。Further, since the line end of the microstrip line or the coplanar line is widened, the impedance of the dielectric line and the impedance of the microstrip line or the coplanar line are close to each other, and the dielectric line and the microstrip line or the coplanar line are close to each other. The electromagnetic coupling with the line is further strengthened.

【００２０】[0020]

【発明の実施の形態】以下、本発明を図面を参照しなが
ら説明する。図１は、本発明の誘電体線路の一形態を説
明するための概略斜視図である。図１において、１は誘
電体、２は帯状導体層、３は平板状導体層、４はバイア
ホール導体、５はこの構造により構成される仮想的な線
路部である。図は導体が理解しやすいように透視図とし
た。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described below with reference to the drawings. FIG. 1 is a schematic perspective view for explaining one form of the dielectric line of the present invention. In FIG. 1, 1 is a dielectric, 2 is a strip conductor layer, 3 is a flat conductor layer, 4 is a via-hole conductor, and 5 is a virtual line portion configured by this structure. The figure is a perspective view so that the conductors can be easily understood.

【００２１】図１によれば、厚みａの誘電体１の上下面
に一対の帯状導体層２および平板状導体層３が形成され
ている。帯状導体層２は所定間隔ｂだけ離れて構成され
ており、平板状導体層３は所定間隔ｂよりも大きい幅で
構成されている。もちろん、一対の帯状導体層は所定間
隔ｂだけ離れていれば良い。According to FIG. 1, a pair of strip-shaped conductor layers 2 and a flat conductor layer 3 are formed on the upper and lower surfaces of the dielectric 1 having a thickness a. The strip-shaped conductor layers 2 are formed so as to be separated from each other by a predetermined distance b, and the flat conductor layer 3 is formed to have a width larger than the predetermined distance b. Of course, the pair of strip-shaped conductor layers may be separated by a predetermined distance b.

【００２２】バイアホール導体４は誘電体１を挿通して
おり、誘電体１を伝送する信号の波長の１／２以下の間
隔ｃをおいて信号伝送方向Ｘに形成され、二列のバイア
ホール導体４群Ａ、Ｂが形成されている。これらの二列
のバイアホール導体４群Ａ、Ｂのバイアホール導体４の
上端には、列毎に上記した帯状導体層２がそれぞれ接続
されており、バイアホール導体４群Ａ、Ｂのバイアホー
ル導体４の下端は平板状導体層３に一括的に接続されて
いる。The via-hole conductor 4 is inserted through the dielectric body 1 and is formed in the signal transmission direction X at intervals c less than 1/2 of the wavelength of the signal transmitted through the dielectric body 1. Conductor 4 groups A and B are formed. The above-mentioned strip-shaped conductor layers 2 are connected to the upper ends of the via-hole conductors 4 of the two groups of via-hole conductors 4 and A, respectively. The lower ends of the conductors 4 are collectively connected to the flat conductor layer 3.

【００２３】バイアホール導体４は、伝送する信号の波
長の１／２以下の間隔ｃをおいて信号伝送方向Ｘに形成
されているが、間隔ｃが伝送信号の波長の１／２以下の
間隔に設定されることで電気的な壁を形成している。そ
の結果、誘電体線路が形成されることになる。つまり、
下面が平板状導体層３、上面が低誘電率の空気との界
面、側面がバイアホール導体４群Ａ、Ｂによる疑似的導
体面によって囲まれた誘電体線路が形成されるのであ
る。The via-hole conductors 4 are formed in the signal transmission direction X with an interval c of 1/2 or less of the wavelength of the signal to be transmitted, and the interval c is 1/2 or less of the wavelength of the transmitted signal. It is set to form an electrical wall. As a result, a dielectric line is formed. That is,
A dielectric line is formed in which the lower surface is a flat conductor layer 3, the upper surface is an interface with air having a low dielectric constant, and the side surfaces are surrounded by a pseudo conductor surface formed by the via-hole conductor groups 4 and A.

【００２４】また、厚みａを伝送する信号の波長の１／
４以上とし、間隔ｂを厚みａと同程度とすることによ
り、ＴＥ１０のシングルモードに近いモードで用いるこ
とができる。このとき、バイアホール導体４群Ａ、Ｂで
構成された磁気的な壁がＨ面となり、平板状導体層３が
Ｅ面となる。Further, 1 / the wavelength of the signal transmitted in the thickness a
By setting the distance b to 4 or more and the distance b to be approximately the same as the thickness a, the TE 10 can be used in a mode close to the single mode. At this time, the magnetic wall formed by the via-hole conductor groups 4 and A serves as the H surface, and the flat conductor layer 3 serves as the E surface.

【００２５】上記したような誘電体線路は、従来の積層
技術により容易に作製することができる。例えば、誘電
体を形成する所定厚みの有機樹脂シートまたはセラミッ
クシート或いは有機樹脂およびセラミックの混合物から
なるシートにバイアホールを形成してホール内に導体イ
ンクを充填し、バイアホール導体を形成する。そして、
前記シートの下面にスクリーン印刷法などにより、バイ
アホール導体と接続する平板状導体層を形成し、上面に
バイアホール導体を列毎に接続する帯状導体層を形成す
る。The dielectric line as described above can be easily manufactured by a conventional lamination technique. For example, a via hole is formed in an organic resin sheet or a ceramic sheet having a predetermined thickness or a sheet made of a mixture of an organic resin and a ceramic which forms a dielectric, and a conductor ink is filled in the hole to form a via hole conductor. And
A flat conductor layer for connecting the via-hole conductors is formed on the lower surface of the sheet by a screen printing method or the like, and a strip-shaped conductor layer for connecting the via-hole conductors in each column is formed on the upper surface.

【００２６】或いは、バイアホール導体と平板状導体層
が形成されたシートに、上記と同様の方法により作製さ
れたバイアホール導体を有するシートを１層あるいは複
数層積層し、最上層のシート上面にバイアホール導体を
列毎に接続する帯状導体層を形成する。Alternatively, a sheet having a via-hole conductor and a flat conductor layer formed thereon is laminated with one or more sheets having a via-hole conductor produced by the same method as above, and the uppermost sheet is provided on the upper surface of the sheet. A band-shaped conductor layer is formed to connect the via-hole conductors in each column.

【００２７】その後、誘電体が熱硬化性樹脂の場合には
加熱硬化させ、セラミックグリーンシートの場合には、
積層後、焼成することにより作製することができる。After that, when the dielectric material is a thermosetting resin, it is heated and cured, and when it is a ceramic green sheet,
It can be manufactured by firing after lamination.

【００２８】図２は帯状導体層２と平板状導体層３との
間に副導体層６を形成したものである。即ち、誘電体１
が３層の誘電体層からなり、それぞれの間に帯状導体層
２と同様の形状の副導体層６が、帯状導体層２、平板状
導体層３と平行に形成され、これらの副導体層６がバイ
アホール導体４と電気的に接続されている。FIG. 2 shows a sub conductor layer 6 formed between the strip conductor layer 2 and the flat conductor layer 3. That is, the dielectric 1
Is composed of three dielectric layers, and a sub-conductor layer 6 having a shape similar to that of the strip-shaped conductor layer 2 is formed between them in parallel with the strip-shaped conductor layer 2 and the flat conductor layer 3. 6 is electrically connected to the via-hole conductor 4.

【００２９】このような構造の誘電体線路では、側面に
おける電磁気的な壁を強化することができ、周囲への電
磁波の漏れをさらに小さくできる。In the dielectric line having such a structure, the electromagnetic wall on the side surface can be strengthened, and the leakage of electromagnetic waves to the surroundings can be further reduced.

【００３０】図３は、本発明の配線基板を示すもので、
マイクロストリップ線路７と上記した誘電体線路を有し
ている。誘電体線路を構成する一対の帯状導体層２は、
線路終端部においては終端導体層８により接続され、一
方の帯状導体層２が開口し、その開口部に、マイクロス
トリップ線路７の先端部が挿入されている。即ち、マイ
クロストリップ線路７の先端部は、誘電体線路上方に形
成されている。尚、図３において符号９はＧＮＤ層であ
り、誘電体１は２層構造である。FIG. 3 shows a wiring board of the present invention.
It has the microstrip line 7 and the dielectric line described above. The pair of strip-shaped conductor layers 2 forming the dielectric line are
At the end of the line, they are connected by a terminating conductor layer 8, one of the strip-shaped conductor layers 2 is opened, and the tip of the microstrip line 7 is inserted into the opening. That is, the tip of the microstrip line 7 is formed above the dielectric line. In FIG. 3, reference numeral 9 is a GND layer, and the dielectric 1 has a two-layer structure.

【００３１】このような配線基板では、マイクロストリ
ップ線路７を伝播する電磁界と誘電体線路を伝播する電
磁界とが良好に結合し、接続部での電磁波の反射や放射
は少ない。In such a wiring board, the electromagnetic field propagating through the microstrip line 7 and the electromagnetic field propagating through the dielectric line are well coupled, and the reflection and radiation of electromagnetic waves at the connecting portion are small.

【００３２】図４はマイクロストリップ線路７の線路端
の形状を変化させ、拡幅部１０を形成したものである。
このような配線基板では、マイクロストリップ線路７の
インピーダンスと誘電体線路のインピーダンスとを近づ
けることができ、マイクロストリップ線路７と誘電体線
路との電磁結合をさらに良好とすることができる。In FIG. 4, the widened portion 10 is formed by changing the shape of the line end of the microstrip line 7.
In such a wiring board, the impedance of the microstrip line 7 and the impedance of the dielectric line can be made close to each other, and the electromagnetic coupling between the microstrip line 7 and the dielectric line can be further improved.

【００３３】図５は、本発明の配線基板の他の例を示す
もので、コプレーナ線路１１と上記した誘電体線路を有
しており、コプレーナ線路１１の先端部が誘電体線路上
方に形成されている。尚、図５において符号１２はＧＮ
Ｄ層であり、ＧＮＤ層１２は誘電体線路を構成する一対
の帯状導体層と一体になっている。誘電体１は２層構造
である。FIG. 5 shows another example of the wiring board of the present invention, which has a coplanar line 11 and the above-mentioned dielectric line, and the tip end of the coplanar line 11 is formed above the dielectric line. ing. In FIG. 5, reference numeral 12 is GN.
It is a D layer, and the GND layer 12 is integrated with a pair of strip-shaped conductor layers forming a dielectric line. The dielectric 1 has a two-layer structure.

【００３４】このような配線基板では、コプレーナ線路
１１を伝播する電磁界と誘電体線路を伝播する電磁界が
良好に結合し、接続部での電磁波の反射や放射は少な
い。In such a wiring board, the electromagnetic field propagating in the coplanar line 11 and the electromagnetic field propagating in the dielectric line are well coupled, and the reflection and radiation of electromagnetic waves at the connection portion are small.

【００３５】図６はコプレーナ線路１１の線路端の形状
を変化させ、拡幅部１３を形成したものである。このよ
うな配線基板では、コプレーナ線路１１のインピーダン
スと誘電体線路のインピーダンスとを近づけることがで
き、コプレーナ線路１１と誘電体線路との電磁結合をさ
らに良好とすることができる。FIG. 6 shows a case where the shape of the line end of the coplanar line 11 is changed and the widened portion 13 is formed. In such a wiring board, the impedance of the coplanar line 11 and the impedance of the dielectric line can be made close to each other, and the electromagnetic coupling between the coplanar line 11 and the dielectric line can be further improved.

【００３６】尚、上記例において、帯状導体層が空気と
接する（誘電体線路は表層専用）としているが、誘電体
表面での誘電率の差により起こる反射を利用したもので
あるため、誘電体線路が形成されている誘電体の誘電率
より低い誘電体を上層に構成しても同様の効果が得られ
る。従って、このような構成にする場合には、この誘電
体線路は内部用として利用することが可能となる。In the above example, the strip-shaped conductor layer is in contact with air (the dielectric line is dedicated to the surface layer). However, since the reflection caused by the difference in the dielectric constant on the surface of the dielectric is used, the dielectric The same effect can be obtained even if a dielectric having a dielectric constant lower than that of the dielectric in which the line is formed is formed in the upper layer. Therefore, in the case of such a configuration, this dielectric line can be used for internal use.

【００３７】また、誘電体の下層に平板状導体層を被覆
するように絶縁層を形成しても良いことは勿論である。Of course, an insulating layer may be formed below the dielectric so as to cover the flat conductor layer.

【００３８】[0038]

【発明の効果】以上詳述した通り、本発明の配線基板に
おける誘電体線路は、導波管のＨ面をバイアホールや副
導体層で形成するとともに、誘電体線路の上面には導体
層がない構成なので、サイズが小さく、またマイクロス
トリップ線路やコプレーナ線路と直接接続でき、これに
より、マイクロ波からミリ波まで用いることのできる多
層基板や半導体パッケージを提供できる。As described in detail above, in the dielectric line in the wiring board of the present invention, the H surface of the waveguide is formed by the via hole or the sub conductor layer, and the conductor layer is formed on the upper surface of the dielectric line. Since it has no structure, it is small in size and can be directly connected to a microstrip line or a coplanar line, which makes it possible to provide a multi-layer substrate or a semiconductor package that can be used from microwaves to millimeter waves.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の誘電体線路の一形態を示す斜視図であ
る。FIG. 1 is a perspective view showing one form of a dielectric line of the present invention.

【図２】副導体層を形成した本発明の誘電体線路を示す
斜視図である。FIG. 2 is a perspective view showing a dielectric line of the present invention in which a sub conductor layer is formed.

【図３】本発明の誘電体線路とマイクロストリップ線路
とを具備する配線基板を示すもので、（ａ）は平面図、
（ｂ）はｙ−ｙ面における断面図である。FIG. 3 shows a wiring board including a dielectric line and a microstrip line of the present invention, (a) is a plan view,
(B) is sectional drawing in a yy plane.

【図４】マイクロストリップ線路先端の形状を変えた例
を示す平面図である。FIG. 4 is a plan view showing an example in which the shape of the tip of the microstrip line is changed.

【図５】本発明の誘電体線路とコプレーナ線路とを具備
する配線基板を示すもので、（ａ）は平面図、（ｂ）は
ｚ−ｚ面における断面図である。5A and 5B show a wiring board having a dielectric line and a coplanar line of the present invention, FIG. 5A being a plan view and FIG. 5B being a cross-sectional view taken along the line zz.

【図６】コプレーナ線路先端の形状を変えた例を示す平
面図である。FIG. 6 is a plan view showing an example in which the shape of the tip of the coplanar line is changed.

【符号の説明】[Explanation of symbols]

１・・・誘電体 ２・・・帯状導体層 ３・・・平板状導体層 ４・・・バイアホール導体 ５・・・線路部 ６・・・副導体層 ７・・・マイクロストリップ線路 ９、１３・・・拡幅部 １１・・・コプレーナ線路 １２・・・ＧＮＤ層 1 ... Dielectric 2 ... Band-shaped conductor layer 3 ... Flat conductor layer 4 ... Via-hole conductor 5: Track section 6 ... Sub conductor layer 7: Microstrip line 9, 13 ... Widened part 11 ... Coplanar railway 12 ... GND layer

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】誘電体と、該誘電体を挿通し、該誘電体を
伝送する信号の波長の１／２以下の間隔ｃをおいて信号
伝送方向に形成される二列のバイアホール導体群と、前
記誘電体の一面に形成され、バイアホール導体を列毎に
電気的に接続する一対の帯状導体層と、前記誘電体の他
面に形成され、前記二列のバイアホール導体群の前記バ
イアホール導体に電気的に接続する平板状導体層とを具
備する誘電体線路と、マイクロストリップ線路またはコ
プレーナ線路とを具備する配線基板であって、前記誘電
体線路と前記マイクロストリップ線路またはコプレーナ
線路とが電磁気に結合されていることを特徴とする配線
基板。 1. A dielectric body and a two-row via hole conductor group formed in the signal transmission direction through the dielectric body with an interval c of 1/2 or less of a wavelength of a signal transmitted through the dielectric body. A pair of strip-shaped conductor layers formed on one surface of the dielectric and electrically connecting via-hole conductors for each column, and the pair of via-hole conductor groups formed on the other surface of the dielectric, A dielectric line having a flat conductor layer electrically connected to the via-hole conductor, and a microstrip line or a coil.
A wiring board having a planar line, comprising:
Body line and the microstrip line or coplanar
Wiring characterized in that the line and the electromagnetic field are coupled
substrate. 【請求項２】前記マイクロストリップ線路またはコプレ
ーナ線路の線路端が拡幅されている請求項１記載の配線
基板。Wherein said microstrip line or wire according to claim 1, wherein the line end of the coplanar line is widened
Board . 【請求項３】前記誘電体線路における帯状導体層と平板
状導体層との間には、これらの導体層と平行に副導体層
が形成されており、該副導体層にはバイアホール導体が
電気的に接続されている請求項１記載の配線基板。 3. A sub-conductor layer is formed between the strip-shaped conductor layer and the flat conductor layer in the dielectric line in parallel with these conductor layers, and a via-hole conductor is formed in the sub-conductor layer. The wiring board according to claim 1, which is electrically connected .