JP3368845B2 - チップ型サーミスタおよびその製造方法 - Google Patents
チップ型サーミスタおよびその製造方法Info
- Publication number
- JP3368845B2 JP3368845B2 JP29080398A JP29080398A JP3368845B2 JP 3368845 B2 JP3368845 B2 JP 3368845B2 JP 29080398 A JP29080398 A JP 29080398A JP 29080398 A JP29080398 A JP 29080398A JP 3368845 B2 JP3368845 B2 JP 3368845B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- chip
- chip type
- green sheet
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/008—Thermistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/288—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49083—Heater type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、表面実装用チッ
プ型サーミスタ、特に、電子機器の温度補償用や表面温
度測定センサとして用いられるチップ型サーミスタとそ
の製造方法に関するものである。
プ型サーミスタ、特に、電子機器の温度補償用や表面温
度測定センサとして用いられるチップ型サーミスタとそ
の製造方法に関するものである。
【０００２】
【従来の技術】チップ型サーミスタは、外部電極に電解
メッキを施す場合、サーミスタ素子の露出面が腐食、溶
解して、抵抗値変化を生じるという問題がある。したが
って、チップ型サーミスタは、サーミスタ素子表面にガ
ラス層などの絶縁層を形成し、電解メッキ時のサーミス
タ素子の腐食を防止している。
メッキを施す場合、サーミスタ素子の露出面が腐食、溶
解して、抵抗値変化を生じるという問題がある。したが
って、チップ型サーミスタは、サーミスタ素子表面にガ
ラス層などの絶縁層を形成し、電解メッキ時のサーミス
タ素子の腐食を防止している。
【０００３】例えば、特開平３−２５０６０３号公報に
は、図７に示すようなチップ型サーミスタ１が開示され
ている。チップ型サーミスタ１は、両端部を除く表面が
ガラス層３で被覆されたサーミスタ素子２の両端部に外
部電極層４、４が形成されたものである。
は、図７に示すようなチップ型サーミスタ１が開示され
ている。チップ型サーミスタ１は、両端部を除く表面が
ガラス層３で被覆されたサーミスタ素子２の両端部に外
部電極層４、４が形成されたものである。
【０００４】このチップ型サーミスタ１は、図８に示す
ような製造方法で作製される。図８（ａ）に示すよう
に、セラミックグリーンシートの両主面にガラスペース
トを印刷して焼付け、サーミスタ素体５の両主面にガラ
ス層３を形成する。この焼結シート６を、ダイシングソ
ウで短冊状に切断した後、その切断面にもガラスペース
トを印刷、焼付けして、図８（ｂ）に示すように切断面
にもガラス層３を形成する。さらに、この短冊状物７を
前記切断面と垂直な方向に切断して、図８（ｃ）に示す
ようなチップ状のサーミスタ素子２を得る。
ような製造方法で作製される。図８（ａ）に示すよう
に、セラミックグリーンシートの両主面にガラスペース
トを印刷して焼付け、サーミスタ素体５の両主面にガラ
ス層３を形成する。この焼結シート６を、ダイシングソ
ウで短冊状に切断した後、その切断面にもガラスペース
トを印刷、焼付けして、図８（ｂ）に示すように切断面
にもガラス層３を形成する。さらに、この短冊状物７を
前記切断面と垂直な方向に切断して、図８（ｃ）に示す
ようなチップ状のサーミスタ素子２を得る。
【０００５】このサーミスタ素子２の切断面である両端
部に導電性ペーストを塗布、焼付けて、焼付け電極層４
ａ、４ａを形成する。さらに、焼付け電極層４ａ、４ａ
の上に、電解メッキ法によりメッキ層４ｂ、４ｂを形成
することにより、図８（ｄ）に示すようなチップ型サー
ミスタ１を得る。
部に導電性ペーストを塗布、焼付けて、焼付け電極層４
ａ、４ａを形成する。さらに、焼付け電極層４ａ、４ａ
の上に、電解メッキ法によりメッキ層４ｂ、４ｂを形成
することにより、図８（ｄ）に示すようなチップ型サー
ミスタ１を得る。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うなチップ型サーミスタ１の製造方法は、両主面にガラ
ス層３が形成された焼結シート６をダイシングソウで切
断する工程や、その後再び、露出した切断面にガラスペ
ーストを焼付ける工程が必要であり、工程が複雑でコス
トが高いという問題があった。
うなチップ型サーミスタ１の製造方法は、両主面にガラ
ス層３が形成された焼結シート６をダイシングソウで切
断する工程や、その後再び、露出した切断面にガラスペ
ーストを焼付ける工程が必要であり、工程が複雑でコス
トが高いという問題があった。
【０００７】この発明の目的は、表面を絶縁化した新規
な構造のチップ型サーミスタおよびその製造方法を提供
することである。
な構造のチップ型サーミスタおよびその製造方法を提供
することである。
【０００８】
【０００９】
【００１０】
【課題を解決するための手段】 この発明に係るチップ
型サーミスタの製造方法は、サーミスタ用セラミックグ
リーンシートを準備する工程と、このセラミックグリー
ンシートの切断予定位置を含む領域に無機物を塗布する
工程と、前記セラミックグリーンシートを所定枚数積層
する工程と、この積層体を切断予定位置でチップ状に切
断、焼成する工程と、この焼成体の両端部に外部電極を
形成する工程と、を備えることを特徴とする。
型サーミスタの製造方法は、サーミスタ用セラミックグ
リーンシートを準備する工程と、このセラミックグリー
ンシートの切断予定位置を含む領域に無機物を塗布する
工程と、前記セラミックグリーンシートを所定枚数積層
する工程と、この積層体を切断予定位置でチップ状に切
断、焼成する工程と、この焼成体の両端部に外部電極を
形成する工程と、を備えることを特徴とする。
【００１１】前記無機物を塗布した最上層と最下層のセ
ラミックグリーンシートは、無機物塗布面が隣り合うセ
ラミックグリーンシートと向かい合うように積層される
ことが好ましい。
ラミックグリーンシートは、無機物塗布面が隣り合うセ
ラミックグリーンシートと向かい合うように積層される
ことが好ましい。
【００１２】前記外部電極を形成する工程は、前記焼成
体を電解メッキし、この焼成体の両端部に電解メッキ層
を形成することが好ましい。
体を電解メッキし、この焼成体の両端部に電解メッキ層
を形成することが好ましい。
【００１３】これらの発明によれば、グリーンシートに
無機物を印刷する工程だけで、サーミスタ素子表面を絶
縁化したチップ型サーミスタを得ることができる。
無機物を印刷する工程だけで、サーミスタ素子表面を絶
縁化したチップ型サーミスタを得ることができる。
【００１４】
【発明の実施の形態】この発明における一つの実施の形
態について、図１および図２に基づいて、詳細に説明す
る。
態について、図１および図２に基づいて、詳細に説明す
る。
【００１５】図１に示すチップ型サーミスタ１１は、サ
ーミスタ素子１２と、このサーミスタ素子１２の両端部
を除く外表面近傍に形成された拡散層１３と、サーミス
タ素子１２の両端部に形成された外部電極１４、１４と
からなる。
ーミスタ素子１２と、このサーミスタ素子１２の両端部
を除く外表面近傍に形成された拡散層１３と、サーミス
タ素子１２の両端部に形成された外部電極１４、１４と
からなる。
【００１６】このチップ型サーミスタ１１は、以下の製
造方法にて作製される。まず、例えば、Ｍｎ、Ｎｉ、Ｃ
ｏ、Ｆｅ、Ｃｕ、Ａｌから選ばれる２以上の金属からな
る酸化物を主成分とするサーミスタ用原料に、有機バイ
ンダー、分散材、表面活性材、消泡材、溶剤を所定量加
え、４０〜６０μｍのグリーンシート１５を作製し、所
定サイズにカットする。次に、このグリーンシート１５
の一主面にほうけい酸亜鉛を主成分とするガラスペース
ト１６を印刷して外層用グリーンシート１７を作製す
る。さらに、グリーンシート１５の一主面の切断予定位
置を含む領域に、上記ガラスペースト１６を所定間隔ず
つ離して線状に印刷して内層用グリーンシート１８を作
製する。
造方法にて作製される。まず、例えば、Ｍｎ、Ｎｉ、Ｃ
ｏ、Ｆｅ、Ｃｕ、Ａｌから選ばれる２以上の金属からな
る酸化物を主成分とするサーミスタ用原料に、有機バイ
ンダー、分散材、表面活性材、消泡材、溶剤を所定量加
え、４０〜６０μｍのグリーンシート１５を作製し、所
定サイズにカットする。次に、このグリーンシート１５
の一主面にほうけい酸亜鉛を主成分とするガラスペース
ト１６を印刷して外層用グリーンシート１７を作製す
る。さらに、グリーンシート１５の一主面の切断予定位
置を含む領域に、上記ガラスペースト１６を所定間隔ず
つ離して線状に印刷して内層用グリーンシート１８を作
製する。
【００１７】次に、図２（ａ）に示すように、内層用グ
リーンシート１８を所定枚数積層し、その上下に最上層
と最下層の外層用グリーンシート１７を重ねて、所定厚
みになるように油圧プレス機で圧着し、一体化する。こ
のとき、最上層と最下層の外層用グリーンシート１７
は、ガラスペースト１６塗布面が隣接する内層用グリー
ンシート１８に向かい合うように、つまり、ガラスペー
スト１６塗布面が外部に露出しないように重ねる。さら
に、その成形体を、図２（ｂ）に示すように、内層用グ
リーンシート１８に印刷したガラスペースト１６がチッ
プ体１９の対抗する両側面に配置されるよう、切断予定
位置で所定サイズのチップ形状に切断する。このチップ
体１９を１０００〜１３００℃で焼成して、図２（ｃ）
に示すような4側面に拡散層１３が形成されたサーミス
タ素子１２を得る。
リーンシート１８を所定枚数積層し、その上下に最上層
と最下層の外層用グリーンシート１７を重ねて、所定厚
みになるように油圧プレス機で圧着し、一体化する。こ
のとき、最上層と最下層の外層用グリーンシート１７
は、ガラスペースト１６塗布面が隣接する内層用グリー
ンシート１８に向かい合うように、つまり、ガラスペー
スト１６塗布面が外部に露出しないように重ねる。さら
に、その成形体を、図２（ｂ）に示すように、内層用グ
リーンシート１８に印刷したガラスペースト１６がチッ
プ体１９の対抗する両側面に配置されるよう、切断予定
位置で所定サイズのチップ形状に切断する。このチップ
体１９を１０００〜１３００℃で焼成して、図２（ｃ）
に示すような4側面に拡散層１３が形成されたサーミス
タ素子１２を得る。
【００１８】すなわち、チップ体１９を焼成することに
より、チップ体１９の上下最外層のガラスペースト１６
と、チップ体１９の両側面に露出した層状のガラスペー
スト１６とが拡散して、サーミスタ素子１２の４側面近
傍に拡散層１３が形成される。チップ体１９の両側面に
露出した層状のガラスペースト１６の拡散が不十分な場
合は、拡散層１３が両側面一面に形成されずに多層状の
拡散層になるが、この場合でも一定の絶縁効果は得られ
るため、実用上問題はない。
より、チップ体１９の上下最外層のガラスペースト１６
と、チップ体１９の両側面に露出した層状のガラスペー
スト１６とが拡散して、サーミスタ素子１２の４側面近
傍に拡散層１３が形成される。チップ体１９の両側面に
露出した層状のガラスペースト１６の拡散が不十分な場
合は、拡散層１３が両側面一面に形成されずに多層状の
拡散層になるが、この場合でも一定の絶縁効果は得られ
るため、実用上問題はない。
【００１９】なお、積層した内層用グリーンシート１８
の上下に外層用グリーンシート１７を重ねる際、外層用
グリーンシート１７のガラスペースト１６塗布面を内側
に向けて重ねるのは、焼成時にガラスペースト１６が溶
融してチップ体１９同士がくっついたり、チップ体１９
が匣にくっつくのを防止するためである。つまり、ガラ
スペースト１６塗布面が外側に露出していると、焼成時
にガラスペースト１６が溶融してチップ体１９同士がく
っついたり、チップ体１９が匣にくっつくことがある。
このようなくっつきが問題にならない場合は、ガラスペ
ースト１６塗布面が外側に露出するように積み重ねても
よい。
の上下に外層用グリーンシート１７を重ねる際、外層用
グリーンシート１７のガラスペースト１６塗布面を内側
に向けて重ねるのは、焼成時にガラスペースト１６が溶
融してチップ体１９同士がくっついたり、チップ体１９
が匣にくっつくのを防止するためである。つまり、ガラ
スペースト１６塗布面が外側に露出していると、焼成時
にガラスペースト１６が溶融してチップ体１９同士がく
っついたり、チップ体１９が匣にくっつくことがある。
このようなくっつきが問題にならない場合は、ガラスペ
ースト１６塗布面が外側に露出するように積み重ねても
よい。
【００２０】次に、このサーミスタ素子１２の両端部
に、下地層としてＡｇからなる外部電極ペーストを塗
布、焼付けし、焼付け電極層１４ａ、１４ａを形成す
る。さらに焼付け電極層１４ａ、１４ａ上に電解メッキ
法により、Ｎｉ、Ｓｎの２層からなるメッキ層１４ｂ、
１４ｂを形成して、チップ型サーミスタ１１を得る。
に、下地層としてＡｇからなる外部電極ペーストを塗
布、焼付けし、焼付け電極層１４ａ、１４ａを形成す
る。さらに焼付け電極層１４ａ、１４ａ上に電解メッキ
法により、Ｎｉ、Ｓｎの２層からなるメッキ層１４ｂ、
１４ｂを形成して、チップ型サーミスタ１１を得る。
【００２１】したがって、チップ型サーミスタ１１は、
セラミックグリーンシート１５の積層方向に対して外部
電極１４、１４形成面が垂直方向になる。
セラミックグリーンシート１５の積層方向に対して外部
電極１４、１４形成面が垂直方向になる。
【００２２】また、この発明のチップ型サーミスタ１１
においては内部電極の有無は問わないが、内層用グリー
ンシート１８の積層前に、必要に応じて内層用グリーン
シート１８の表面に内部用の電極を形成し、サーミスタ
素子１２内部に電極を形成したものであってもよい。
においては内部電極の有無は問わないが、内層用グリー
ンシート１８の積層前に、必要に応じて内層用グリーン
シート１８の表面に内部用の電極を形成し、サーミスタ
素子１２内部に電極を形成したものであってもよい。
【００２３】なお、拡散層１３は、必ずしもサーミスタ
素子１２の４側面全面に形成する必要はなく、図３に示
すように、外部電極形成部を除くサーミスタ素子１２ａ
の外表面近傍に形成されていればよい。サーミスタ素子
１２ａのセラミックグリーンシート１５の積層状態は、
図４に示すようなものである。すなわち、外層用グリー
ンシート１７ａには外部電極形成部を除くように、セラ
ミックグリーンシート１５の両端部を除いて帯状にガラ
スペースト１６が塗布される。内層用グリーンシート１
８ａにはセラミックグリーンシート１５の両端部を除い
て両側縁にガラスペースト１６が塗布される。
素子１２の４側面全面に形成する必要はなく、図３に示
すように、外部電極形成部を除くサーミスタ素子１２ａ
の外表面近傍に形成されていればよい。サーミスタ素子
１２ａのセラミックグリーンシート１５の積層状態は、
図４に示すようなものである。すなわち、外層用グリー
ンシート１７ａには外部電極形成部を除くように、セラ
ミックグリーンシート１５の両端部を除いて帯状にガラ
スペースト１６が塗布される。内層用グリーンシート１
８ａにはセラミックグリーンシート１５の両端部を除い
て両側縁にガラスペースト１６が塗布される。
【００２４】これら外層用グリーンシート１７ａ、内層
用グリーンシート１８ａを所定数積層し、焼成すること
により、サーミスタ素子１２ａを得ることができる。
用グリーンシート１８ａを所定数積層し、焼成すること
により、サーミスタ素子１２ａを得ることができる。
【００２５】さらに、サーミスタ素子１２の外表面近傍
に形成される拡散層は、必ずしもガラスである必要はな
く、ガラスペーストに変えて、例えばＡｌ、Ｓｉ、Ｔ
ｉ、Ｓｎ等の３価以上の金属酸化物、又はＺｎ，Ａｌ，
Ｗ，Ｚｒ，Ｓｂ，Ｙ，Ｓｍ，Ｔｉ，Ｆｅの少なくとも1
種以上を含有するサーミスタ素子よりも高比抵抗の材料
を塗布し、圧着、焼成してもよい。これにより、高比抵
抗材料が拡散されて、サーミスタ素子１２の外表面近傍
が絶縁化または高比抵抗化される。
に形成される拡散層は、必ずしもガラスである必要はな
く、ガラスペーストに変えて、例えばＡｌ、Ｓｉ、Ｔ
ｉ、Ｓｎ等の３価以上の金属酸化物、又はＺｎ，Ａｌ，
Ｗ，Ｚｒ，Ｓｂ，Ｙ，Ｓｍ，Ｔｉ，Ｆｅの少なくとも1
種以上を含有するサーミスタ素子よりも高比抵抗の材料
を塗布し、圧着、焼成してもよい。これにより、高比抵
抗材料が拡散されて、サーミスタ素子１２の外表面近傍
が絶縁化または高比抵抗化される。
【００２６】次に、この発明における他の実施の形態に
ついて、図５に基づいて説明する。なお、チップ型サー
ミスタ１１と同一のものについては同一の符号を付し、
詳細な説明を省略する。
ついて、図５に基づいて説明する。なお、チップ型サー
ミスタ１１と同一のものについては同一の符号を付し、
詳細な説明を省略する。
【００２７】チップ型サーミスタ１１ｂは、外観上、サ
ーミスタ素子１２ａと同一のサーミスタ素子１２ｂを有
し、このサーミスタ素子１２ｂの外表面近傍に形成され
た拡散層１３と、サーミスタ素子１２ｂの両端部に形成
された外部電極１４、１４とからなる。
ーミスタ素子１２ａと同一のサーミスタ素子１２ｂを有
し、このサーミスタ素子１２ｂの外表面近傍に形成され
た拡散層１３と、サーミスタ素子１２ｂの両端部に形成
された外部電極１４、１４とからなる。
【００２８】チップ型サーミスタ１１ｂは、以下の製造
方法で作製される。まず、チップ型サーミスタ１１と同
様のグリーンシート１５を準備し、所定サイズにカット
する。次に、グリーンシート１５の一主面の切断予定位
置を含む領域に、ほうけい酸亜鉛を主成分とするガラス
ペースト１６を四角形を切り欠いた桟状に塗布して内層
用グリーンシート１８ｂを作製する。
方法で作製される。まず、チップ型サーミスタ１１と同
様のグリーンシート１５を準備し、所定サイズにカット
する。次に、グリーンシート１５の一主面の切断予定位
置を含む領域に、ほうけい酸亜鉛を主成分とするガラス
ペースト１６を四角形を切り欠いた桟状に塗布して内層
用グリーンシート１８ｂを作製する。
【００２９】次に、図５（ａ）に示すように、内層用グ
リーンシート１８ａを所定枚数積層し、その上下にグリ
ーンシート１５を重ねて、所定厚みになるように油圧プ
レス機で圧着し、一体化する。その成形体を、図５
（ｂ）に示すように、内層用グリーンシート１８ｂに印
刷したガラスペースト１６がチップ体１９ｂの４側縁に
配置されるよう、所定サイズのチップ形状に切断する。
このチップ体１９ｂを１０００〜１３００℃で焼成し
て、図５（ｃ）に示すような、４側面近傍に拡散層１３
が形成されたサーミスタ素子１２ｂを得る。
リーンシート１８ａを所定枚数積層し、その上下にグリ
ーンシート１５を重ねて、所定厚みになるように油圧プ
レス機で圧着し、一体化する。その成形体を、図５
（ｂ）に示すように、内層用グリーンシート１８ｂに印
刷したガラスペースト１６がチップ体１９ｂの４側縁に
配置されるよう、所定サイズのチップ形状に切断する。
このチップ体１９ｂを１０００〜１３００℃で焼成し
て、図５（ｃ）に示すような、４側面近傍に拡散層１３
が形成されたサーミスタ素子１２ｂを得る。
【００３０】すなわち、チップ体１９ｂを焼成すること
により、チップ体１９ｂの４側面に露出するように形成
された層状のガラスペースト１６が拡散して、サーミス
タ素子１２ｂの４側面を被覆するように拡散層１３が形
成される。
により、チップ体１９ｂの４側面に露出するように形成
された層状のガラスペースト１６が拡散して、サーミス
タ素子１２ｂの４側面を被覆するように拡散層１３が形
成される。
【００３１】次に、このサーミスタ素子１２ｂの両端
部、この場合は拡散層１３が形成されていない上下最外
層の両主面を含めて、下地層としてＡｇからなる外部電
極ペーストを塗布、焼付けし、焼付け電極層１４ａ、１
４ａを形成する。さらに焼付け電極層１４ａ、１４ａ上
に電解メッキ法により、Ｎｉ、Ｓｎの２層からなるメッ
キ層１４ｂ、１４ｂを形成して、チップ型サーミスタ１
１ｂを得る。
部、この場合は拡散層１３が形成されていない上下最外
層の両主面を含めて、下地層としてＡｇからなる外部電
極ペーストを塗布、焼付けし、焼付け電極層１４ａ、１
４ａを形成する。さらに焼付け電極層１４ａ、１４ａ上
に電解メッキ法により、Ｎｉ、Ｓｎの２層からなるメッ
キ層１４ｂ、１４ｂを形成して、チップ型サーミスタ１
１ｂを得る。
【００３２】したがって、チップ型サーミスタ１１ｂ
は、グリーンシート１５の積層方向に対して外部電極１
４、１４形成面が平行である。
は、グリーンシート１５の積層方向に対して外部電極１
４、１４形成面が平行である。
【００３３】なお、チップ型サーミスタ１１ｂに内部電
極を形成する方法としては、例えば、内層用グリーンシ
ートの所定の位置に貫通孔を設け、この貫通孔に導体ペ
ーストを充填する方法がある。すなわち、図６（ａ）に
基づいてチップ状のサーミスタ素子１２ｃ１個分につい
て説明すると、まず、４側縁にガラスペーストが塗布さ
れた内層用グリーンシート１８ｂに所定面積の内部電極
２０を形成して内層用グリーンシート１８ｃを作製す
る。次に、内層用グリーンシート１８ｂに貫通孔２１を
形成し、その貫通孔２１に導体ペーストを充填した内層
用グリーンシート１８ｄを作製する。そして、内層用グ
リーンシート１８ｃを所定距離だけ離して重ね、その上
下に内層用グリーンシート１８ｄを所定枚数積層する。
さらに、上下最外層には、内層用グリーンシート１８ｄ
と同様に貫通孔２１に導体ペーストを充填したグリーン
シート１５ａを重ねる。この積層体を圧着、焼成するこ
とにより、図６（ｂ）に示すように、４側面近傍に拡散
層１３が形成され、内部に外部電極１４、１４形成面と
平行に形成された内部電極２０、２０が、外部電極１
４、１４と接続されるように、サーミスタ素子１２ｃの
両端面まで引き出されたサーミスタ素子１２ｃを得るこ
とができる。
極を形成する方法としては、例えば、内層用グリーンシ
ートの所定の位置に貫通孔を設け、この貫通孔に導体ペ
ーストを充填する方法がある。すなわち、図６（ａ）に
基づいてチップ状のサーミスタ素子１２ｃ１個分につい
て説明すると、まず、４側縁にガラスペーストが塗布さ
れた内層用グリーンシート１８ｂに所定面積の内部電極
２０を形成して内層用グリーンシート１８ｃを作製す
る。次に、内層用グリーンシート１８ｂに貫通孔２１を
形成し、その貫通孔２１に導体ペーストを充填した内層
用グリーンシート１８ｄを作製する。そして、内層用グ
リーンシート１８ｃを所定距離だけ離して重ね、その上
下に内層用グリーンシート１８ｄを所定枚数積層する。
さらに、上下最外層には、内層用グリーンシート１８ｄ
と同様に貫通孔２１に導体ペーストを充填したグリーン
シート１５ａを重ねる。この積層体を圧着、焼成するこ
とにより、図６（ｂ）に示すように、４側面近傍に拡散
層１３が形成され、内部に外部電極１４、１４形成面と
平行に形成された内部電極２０、２０が、外部電極１
４、１４と接続されるように、サーミスタ素子１２ｃの
両端面まで引き出されたサーミスタ素子１２ｃを得るこ
とができる。
【００３４】なお、チップ型サーミスタ１１、１１ｂの
外部電極１４、１４は、サーミスタ素子１２、１２ｂの
組成に適宜して、例えば、Ｍｎ，Ｎｉ，Ｃｏ，Ｆｅ，Ｃ
ｕ，Ａｌの２種以上からなる酸化物を主成分とする比抵
抗が２００Ω・ｃｍ以下のセラミックからなる場合、下
地層である焼付け電極層１４ａ、１４ａを省略し、サー
ミスタ素子１２、１２ｂに直接電解メッキ法によりメッ
キ層１４ｂ、１４ｂを形成してもよい。
外部電極１４、１４は、サーミスタ素子１２、１２ｂの
組成に適宜して、例えば、Ｍｎ，Ｎｉ，Ｃｏ，Ｆｅ，Ｃ
ｕ，Ａｌの２種以上からなる酸化物を主成分とする比抵
抗が２００Ω・ｃｍ以下のセラミックからなる場合、下
地層である焼付け電極層１４ａ、１４ａを省略し、サー
ミスタ素子１２、１２ｂに直接電解メッキ法によりメッ
キ層１４ｂ、１４ｂを形成してもよい。
【００３５】上記のチップ型サーミスタ１１、１１ｂを
準備し、さらに比較例として拡散層１３を形成していな
いチップ型サーミスタを準備し、電解メッキによる抵抗
変化率と抵抗バラツキを調べた。その結果を表１に表
す。なお、実施例１はチップ型サーミスタ１１、実施例
２はチップ型サーミスタ１１ｂである。
準備し、さらに比較例として拡散層１３を形成していな
いチップ型サーミスタを準備し、電解メッキによる抵抗
変化率と抵抗バラツキを調べた。その結果を表１に表
す。なお、実施例１はチップ型サーミスタ１１、実施例
２はチップ型サーミスタ１１ｂである。
【００３６】
【表１】
【００３７】表１に示すように、拡散層１３を形成した
チップ型サーミスタ１１、１１ｂは、メッキによる抵抗
率変化が０．０５％、０．０１％と非常に小さい。ま
た、抵抗値のばらつきを示す３ＣＶも小さいことがわか
る。
チップ型サーミスタ１１、１１ｂは、メッキによる抵抗
率変化が０．０５％、０．０１％と非常に小さい。ま
た、抵抗値のばらつきを示す３ＣＶも小さいことがわか
る。
【００３８】次に、実施例１、２のチップ型サーミスタ
１１、１１ｂの抗折強度を調べた。さらに、ライフ放置
試験を行い、高温、低温もしくは高湿中での抵抗値やＢ
定数の変化を調べた。同様に、比較例のチップ型サーミ
スタについても調べ、比較した。なお、放置試験は、１
２５℃、６０℃・９５％ＲＨ、−４０℃でそれぞれ１０
００時間放置したときの抵抗値の変化率を調べたもので
ある。その結果を表２に表す。
１１、１１ｂの抗折強度を調べた。さらに、ライフ放置
試験を行い、高温、低温もしくは高湿中での抵抗値やＢ
定数の変化を調べた。同様に、比較例のチップ型サーミ
スタについても調べ、比較した。なお、放置試験は、１
２５℃、６０℃・９５％ＲＨ、−４０℃でそれぞれ１０
００時間放置したときの抵抗値の変化率を調べたもので
ある。その結果を表２に表す。
【００３９】
【表２】
【００４０】表２に示すように、拡散層１３を形成した
チップ型サーミスタ１１、１１ｂは、抗折強度が５１．
２Ｎ、５２．６Ｎであり、拡散層なしのチップ型サーミ
スタの３６．３Ｎより、４０％以上向上した。また、ラ
イフ放置試験でも、拡散層を形成したチップ型サーミス
タ１１、１１ｂは、拡散層なしのチップ型サーミスタよ
りも抵抗値の変化が小さく、特に、高温での抵抗値の変
化率が小さかった。
チップ型サーミスタ１１、１１ｂは、抗折強度が５１．
２Ｎ、５２．６Ｎであり、拡散層なしのチップ型サーミ
スタの３６．３Ｎより、４０％以上向上した。また、ラ
イフ放置試験でも、拡散層を形成したチップ型サーミス
タ１１、１１ｂは、拡散層なしのチップ型サーミスタよ
りも抵抗値の変化が小さく、特に、高温での抵抗値の変
化率が小さかった。
【００４１】これは、拡散層１３が、サーミスタ素子１
２、１２ｂの機械的強度を向上させ、かつ電解メッキに
よるサーミスタ素子１２、１２ｂの腐食を防いだからで
ある。
２、１２ｂの機械的強度を向上させ、かつ電解メッキに
よるサーミスタ素子１２、１２ｂの腐食を防いだからで
ある。
【００４２】
【発明の効果】 以上述べたように、この発明の請求項
１に係る製造方法を用いて作製されたチップ型サーミス
タは、サーミスタ素子外表面近傍に高抵抗無機物の拡散
層を形成することにより、電解メッキ時の素子の腐食、
腐食による抵抗値変化を防ぎ、素子の抗折強度の劣化、
信頼性悪化を防止することができる。さらに、印刷工法
のみでサーミスタ素子外表面を絶縁化または高比抵抗化
できるため、量産性に優れ、低コスト化が実現できる。
１に係る製造方法を用いて作製されたチップ型サーミス
タは、サーミスタ素子外表面近傍に高抵抗無機物の拡散
層を形成することにより、電解メッキ時の素子の腐食、
腐食による抵抗値変化を防ぎ、素子の抗折強度の劣化、
信頼性悪化を防止することができる。さらに、印刷工法
のみでサーミスタ素子外表面を絶縁化または高比抵抗化
できるため、量産性に優れ、低コスト化が実現できる。
【００４３】また、この発明の請求項３に係る製造方法
により作製されたチップ型サーミスタは、外部電極を形
成するために、電極ペーストを塗布、焼き付ける必要が
なく、電解メッキで形成できるため、量産性に優れ、低
コスト化が実現できる。
により作製されたチップ型サーミスタは、外部電極を形
成するために、電極ペーストを塗布、焼き付ける必要が
なく、電解メッキで形成できるため、量産性に優れ、低
コスト化が実現できる。
【図１】 この発明に係る製造方法を用いて作製された
一つの実施の形態のチップ型サーミスタの断面図であ
る。
一つの実施の形態のチップ型サーミスタの断面図であ
る。
【図２】 図１のチップ型サーミスタの製造工程を示し
ており、（ａ）はセラミックグリーンシートの積層状態
を表す斜視図、（ｂ）は焼成前のチップ体の斜視図、
（ｃ）は焼成後のサーミスタ素子の斜視図、（ｄ）は外
部電極を形成したチップ型サーミスタの斜視図である。
ており、（ａ）はセラミックグリーンシートの積層状態
を表す斜視図、（ｂ）は焼成前のチップ体の斜視図、
（ｃ）は焼成後のサーミスタ素子の斜視図、（ｄ）は外
部電極を形成したチップ型サーミスタの斜視図である。
【図３】 この発明に係る製造方法を用いて作製された
チップ型サーミスタにおけるサーミスタ素子の変形例を
示す断面図である。
チップ型サーミスタにおけるサーミスタ素子の変形例を
示す断面図である。
【図４】 図３のチップ型サーミスタの分解斜視図であ
る。
る。
【図５】 この発明に係る他の実施の形態のチップ型サ
ーミスタの製造工程を示しており、（ａ）はセラミック
グリーンシートの積層状態を表す斜視図、（ｂ）は焼成
前のチップ体の斜視図、（ｃ）は焼成後のサーミスタ素
子の斜視図、（ｄ）は外部電極を形成したチップ型サー
ミスタの斜視図である。
ーミスタの製造工程を示しており、（ａ）はセラミック
グリーンシートの積層状態を表す斜視図、（ｂ）は焼成
前のチップ体の斜視図、（ｃ）は焼成後のサーミスタ素
子の斜視図、（ｄ）は外部電極を形成したチップ型サー
ミスタの斜視図である。
【図６】 図５のチップ型サーミスタに内部電極を形成
する方法を示しており、（ａ）はセラミックグリーンシ
ートの積層状態を表す斜視図、（ｂ）は焼成後のサーミ
スタ素子の斜視図である。
する方法を示しており、（ａ）はセラミックグリーンシ
ートの積層状態を表す斜視図、（ｂ）は焼成後のサーミ
スタ素子の斜視図である。
【図７】 従来のチップ型サーミスタを示す断面図であ
る。
る。
【図８】 従来のチップ型サーミスタの製造工程を示し
ており、（ａ）は板状の両主面にガラス層を形成したサ
ーミスタ素体の斜視図、（ｂ）は短冊状に切断し、切断
面にガラス層を形成したサーミスタ素体の斜視図、
（ｃ）はチップ状に切断したサーミスタ素子の斜視図、
（ｄ）は外部電極を形成したチップ型サーミスタ素子の
斜視図である。
ており、（ａ）は板状の両主面にガラス層を形成したサ
ーミスタ素体の斜視図、（ｂ）は短冊状に切断し、切断
面にガラス層を形成したサーミスタ素体の斜視図、
（ｃ）はチップ状に切断したサーミスタ素子の斜視図、
（ｄ）は外部電極を形成したチップ型サーミスタ素子の
斜視図である。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01C 7/02 - 7/22
Claims (3)
- 【請求項１】 サーミスタ用セラミックグリーンシート
を準備する工程と、 このセラミックグリーンシートの切断予定位置を含む領
域に無機物を塗布する工程と、 前記セラミックグリーンシートを所定枚数積層する工程
と、 この積層体を切断予定位置でチップ状に切断、焼成する
工程と、 この焼成体の両端部に外部電極を形成する工程と、を備
えることを特徴とするチップ型サーミスタの製造方法。 - 【請求項２】 前記無機物を塗布した最上層と最下層
のセラミックグリーンシートは、無機物塗布面が隣接す
るセラミックグリーンシートと向かい合うように積層さ
れることを特徴とする請求項１記載のチップ型サーミス
タの製造方法。 - 【請求項３】 前記外部電極を形成する工程は、前記焼
成体を電解メッキし、この焼成体の両端部に電解メッキ
層を形成することを特徴とする請求項１記載のチップ型
サーミスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29080398A JP3368845B2 (ja) | 1998-10-13 | 1998-10-13 | チップ型サーミスタおよびその製造方法 |
| US09/405,655 US20020080007A1 (en) | 1998-10-13 | 1999-09-24 | Thermistor chips for surface mounting |
| US09/974,272 US6588094B2 (en) | 1998-10-13 | 2001-10-09 | Method of producing thermistor chips |
| US10/322,859 US20030151488A1 (en) | 1998-10-13 | 2002-12-17 | Thermistor chips for surface mounting |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29080398A JP3368845B2 (ja) | 1998-10-13 | 1998-10-13 | チップ型サーミスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124007A JP2000124007A (ja) | 2000-04-28 |
| JP3368845B2 true JP3368845B2 (ja) | 2003-01-20 |
Family
ID=17760700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29080398A Expired - Fee Related JP3368845B2 (ja) | 1998-10-13 | 1998-10-13 | チップ型サーミスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20020080007A1 (ja) |
| JP (1) | JP3368845B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091105A (ja) * | 1998-09-11 | 2000-03-31 | Murata Mfg Co Ltd | チップ型セラミックサーミスタおよびその製造方法 |
| JP3636075B2 (ja) * | 2001-01-18 | 2005-04-06 | 株式会社村田製作所 | 積層ｐｔｃサーミスタ |
| JP2003297603A (ja) * | 2001-06-01 | 2003-10-17 | Murata Mfg Co Ltd | チップ型サーミスタおよびチップ型サーミスタの実装構造 |
| US6759940B2 (en) * | 2002-01-10 | 2004-07-06 | Lamina Ceramics, Inc. | Temperature compensating device with integral sheet thermistors |
| JP2004128221A (ja) | 2002-10-02 | 2004-04-22 | Murata Mfg Co Ltd | チップ型セラミック電子部品の製造方法 |
| US20060202794A1 (en) * | 2005-03-10 | 2006-09-14 | Chang-Wei Ho | Resettable over-current protection device and method for producing the same |
| JP4933968B2 (ja) * | 2007-07-04 | 2012-05-16 | Ｔｄｋ株式会社 | セラミック電子部品 |
| JP2009283597A (ja) * | 2008-05-21 | 2009-12-03 | Murata Mfg Co Ltd | 積層電子部品およびその製造方法 |
| US8446705B2 (en) * | 2008-08-18 | 2013-05-21 | Avx Corporation | Ultra broadband capacitor |
| JP2012001379A (ja) * | 2010-06-15 | 2012-01-05 | Sharp Corp | 太陽電池モジュール、シリコンリボンの製造方法および球状シリコンの製造方法 |
| CN107689276B (zh) * | 2016-08-03 | 2019-04-26 | 东莞市仙桥电子科技有限公司 | 一种长条片式热敏电阻表面玻璃釉封装工艺 |
| US11525739B2 (en) * | 2018-05-08 | 2022-12-13 | Texas Instruments Incorporated | Thermistor die-based thermal probe |
| JP7457886B2 (ja) | 2020-04-01 | 2024-03-29 | パナソニックＩｐマネジメント株式会社 | 積層バリスタおよびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3914727A (en) * | 1974-01-02 | 1975-10-21 | Sprague Electric Co | Positive-temperature-coefficient-resistor package |
| DE3204207C2 (de) * | 1982-02-08 | 1985-05-23 | Siemens AG, 1000 Berlin und 8000 München | Elektrischer Widerstand mit einem keramischen PTC-Körper und Verfahren zu seiner Herstellung |
| US4766409A (en) * | 1985-11-25 | 1988-08-23 | Murata Manufacturing Co., Ltd. | Thermistor having a positive temperature coefficient of resistance |
| USH415H (en) * | 1987-04-27 | 1988-01-05 | The United States Of America As Represented By The Secretary Of The Navy | Multilayer PTCR thermistor |
| JPH02276203A (ja) * | 1989-04-18 | 1990-11-13 | Matsushita Electric Ind Co Ltd | 積層型サーミスタの製造方法 |
| JP2591205B2 (ja) * | 1989-12-28 | 1997-03-19 | 三菱マテリアル株式会社 | サーミスタ |
| JPH06302404A (ja) * | 1993-04-16 | 1994-10-28 | Murata Mfg Co Ltd | 積層型正特性サ−ミスタ |
| JP3036380B2 (ja) * | 1994-12-01 | 2000-04-24 | 松下電器産業株式会社 | 電子部品とその製造方法 |
-
1998
- 1998-10-13 JP JP29080398A patent/JP3368845B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-24 US US09/405,655 patent/US20020080007A1/en not_active Abandoned
-
2001
- 2001-10-09 US US09/974,272 patent/US6588094B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000124007A (ja) | 2000-04-28 |
| US20020036564A1 (en) | 2002-03-28 |
| US6588094B2 (en) | 2003-07-08 |
| US20020080007A1 (en) | 2002-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2020057754A (ja) | 積層セラミック電子部品 | |
| JP3368845B2 (ja) | チップ型サーミスタおよびその製造方法 | |
| US9418790B2 (en) | Method for manufacturing a multilayer ceramic electronic component | |
| US9232673B2 (en) | Ceramic electronic component including coating layer | |
| CN112447406B (zh) | 多层陶瓷电子组件 | |
| KR20080108012A (ko) | 적층 세라믹 전자 부품 | |
| JP2020057753A (ja) | 積層セラミック電子部品 | |
| KR102572462B1 (ko) | 적층 세라믹 콘덴서 | |
| CN214099309U (zh) | 线圈部件 | |
| CN114334442A (zh) | 层叠陶瓷电容器 | |
| CN114334443A (zh) | 层叠陶瓷电容器 | |
| JP4548471B2 (ja) | コンデンサアレイおよびその製造方法 | |
| JP5724262B2 (ja) | 電子部品 | |
| JP2020061468A (ja) | 積層セラミック電子部品およびその実装構造 | |
| JP2020004826A (ja) | 積層セラミック電子部品 | |
| JP3436127B2 (ja) | 電子部品用端子電極及び電子部品 | |
| JP4136113B2 (ja) | チップ型積層電子部品 | |
| JP4604553B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP4380145B2 (ja) | 導電ペースト及びセラミック電子部品の製造方法 | |
| US6370014B1 (en) | Monolithic ceramic electronic component and method for manufacturing the same | |
| JP2004128221A (ja) | チップ型セラミック電子部品の製造方法 | |
| JP4715000B2 (ja) | チップ型電子部品の製造方法 | |
| JP2000091105A (ja) | チップ型セラミックサーミスタおよびその製造方法 | |
| JP2555638B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3823512B2 (ja) | サーミスタ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |