JP3368344B2 - Semiconductor strain gauge and strain measurement method using the same - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、平面ひずみの３成
分を測定することのできる半導体ひずみゲージ及びそれ
を用いたひずみ測定方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor strain gauge capable of measuring three components of plane strain and a strain measuring method using the same.

【０００２】[0002]

【従来の技術】半導体ひずみゲージは、半導体のピエゾ
抵抗効果を応用して電気量と機械量の変換を行う変換器
である。ピエゾ抵抗効果とは、半導体ピエゾ抵抗素子に
ひずみが作用するときにその電気抵抗が変化する現象で
ある。図１８に示すように、垂直ひずみを測定するため
の従来の半導体ひずみゲージ１は、長方形状の平面形状
をなす半導体ピエゾ抵抗素子２の両端部に１対の対向電
極３、４を配置している。図１８を含む各図中の１，
２，３軸は、各々直交座標系のｘ，ｙ，ｚ軸に相当す
る。2. Description of the Related Art A semiconductor strain gauge is a converter for converting an electric quantity and a mechanical quantity by applying a piezoresistance effect of a semiconductor. The piezoresistive effect is a phenomenon in which the electrical resistance of a semiconductor piezoresistive element changes when strain acts on it. As shown in FIG. 18, a conventional semiconductor strain gauge 1 for measuring vertical strain has a pair of counter electrodes 3 and 4 arranged at both ends of a semiconductor piezoresistive element 2 having a rectangular planar shape. There is. 1, in each figure including FIG.
The 2nd and 3rd axes respectively correspond to the x, y and z axes of the Cartesian coordinate system.

【０００３】図１８の半導体ひずみゲージ１では、半導
体ピエゾ抵抗素子２に作用する電場Ｅ₁ と電流Ｊ₁ は同
一方向である。この場合、半導体ピエゾ抵抗素子２に作
用するひずみεと電極３、４間の１軸方向の抵抗変化の
割合ΔＲ₁ ／Ｒ₁ との関係は、次式（１）で与えられ
る。 ΔＲ₁ ／Ｒ₁ ＝ｍ₁₁ε₁ ＋ｍ₁₂ε₂ ＋ｍ₁₃ε₃ ＋ｍ₁₄ε₄ ＋ｍ₁₅ε₅ ＋ｍ₁₆ε₆ ……（１）In the semiconductor strain gauge 1 of FIG. 18, the electric field E ₁ acting on the semiconductor piezoresistive element 2 and the current J ₁ are in the same direction. In this case, the relationship between the strain ε acting on the semiconductor piezoresistive element 2 and the rate of uniaxial resistance change ΔR ₁ / R ₁ between the electrodes 3 and 4 is given by the following equation (1). ΔR ₁ / R ₁ = m ₁₁ ε ₁ + m ₁₂ ε ₂ + m ₁₃ ε ₃ + m ₁₄ ε ₄ + m ₁₅ ε ₅ + m ₁₆ ε ₆ …… (1)

【０００４】ここで、ε₁ 、ε₂ 、ε₃ は垂直ひずみ成
分、ε₄ 、ε₅ 、ε₆ はせん断ひずみ成分を表す。ま
た、ｍ₁₁、ｍ₁₂、ｍ₁₃は垂直ひずみに関係するひずみ−
抵抗係数、ｍ₁₄、ｍ₁₅、ｍ₁₆はせん断ひずみに関係する
ひずみ−抵抗係数である。一般にシリコンなどの単結晶
半導体のひずみ−抵抗係数は異方性を有する。すなわ
ち、ひずみ−抵抗係数が結晶方位に依存して変化する。Here, ε ₁ , ε ₂ and ε ₃ represent vertical strain components, and ε ₄ , ε ₅ and ε ₆ represent shear strain components. In addition, m ₁₁ , m ₁₂ , and m ₁₃ are strains related to vertical strain −
The resistance coefficients, m ₁₄ , m ₁₅ and m ₁₆ are strain-resistance coefficients related to shear strain. Generally, the strain-resistance coefficient of a single crystal semiconductor such as silicon has anisotropy. That is, the strain-resistance coefficient changes depending on the crystal orientation.

【０００５】例えば、半導体ピエゾ抵抗素子２がｐ型シ
リコンの（１００）基板からなり、結晶方位の〔１０
０〕方向が図１８の３軸方向（矢印３の方向）と一致す
る場合、結晶方位の〔０１１〕方向を図１８の１軸方向
（矢印１の方向）に、〔０−１１〕方向を図１８の２軸
方向（矢印２の方向）に一致させることにより、半導体
ひずみゲージ１は単軸（１軸方向）の垂直ひずみε₁ の
みに感度を有するものとなる。For example, the semiconductor piezoresistive element 2 is made of a p-type silicon (100) substrate and has a crystal orientation of [10].
When the [0] direction coincides with the three-axis direction of FIG. 18 (direction of arrow 3), the [011] direction of the crystal orientation is the one-axis direction of FIG. 18 (direction of arrow 1) and the [0-11] direction is The semiconductor strain gauge 1 has sensitivity only to the uniaxial (uniaxial direction) vertical strain ε ₁ by making it coincide with the biaxial direction (direction of arrow 2) in FIG. 18.

【０００６】すなわち、発明の詳細な説明の欄の末尾に
添付した表１、表２中の従来例１の欄に示すように、１
軸、２軸方向を各々〔０１１〕方向、〔０−１１〕方向
とすると、ひずみ−抵抗係数のｍ₁₁乃至ｍ₁₆の内、ｍ₁₃
乃至ｍ₁₆は、ｍ₁₁及びｍ₁₂に比べて絶対値が相対的に極
めて小さいか、“０”となるため、実質的にはｍ₁₁及び
ｍ₁₂のみを考慮すればよい。さらに、半導体ピエゾ抵抗
素子２を長方形状に形成して、図１８の２軸方向の寸法
を１軸方向の寸法に比べて十分小さくすることにより、
２軸方向のひずみ−抵抗係数ｍ₁₂も“０”と近似するこ
とができる。That is, as shown in the column of Conventional Example 1 in Tables 1 and 2 attached at the end of the detailed description of the invention, 1
When the axial and biaxial directions are the [011] direction and the [0-11] direction, respectively, m _{13 out} of m _{11 to} m ₁₆ of strain-resistance coefficient
Since the absolute values of m to m ₁₆ are relatively smaller than those of m ₁₁ and m ₁₂ , or are “0”, substantially only m ₁₁ and m ₁₂ need be considered. Furthermore, by forming the semiconductor piezoresistive element 2 in a rectangular shape and making the dimension in the biaxial direction of FIG. 18 sufficiently smaller than the dimension in the uniaxial direction,
The strain-resistance coefficient m _{12 in the} biaxial directions can also be approximated to “0”.

【０００７】この場合、半導体ひずみゲージ１に作用す
る垂直ひずみε₁ と電極３、４間の１軸方向の抵抗変化
の割合ΔＲ₁ ／Ｒ₁ との関係は次式（２）で与えられ
る。 ΔＲ₁ ／Ｒ₁ ＝ｍ₁₁ε₁ ……（２）In this case, the relationship between the vertical strain ε ₁ acting on the semiconductor strain gauge 1 and the rate of uniaxial resistance change ΔR ₁ / R ₁ between the electrodes 3 and 4 is given by the following equation (2). ΔR ₁ / R ₁ = m ₁₁ ε ₁ (2)

【０００８】なお、段落番号０００６中の〔０−１１〕
に含まれる“−１”は、表１、表２等から明らかなよう
に、実際には、数字“１”の上部に上線（バー）を付し
て示すのが一般的であるが、明細書中では係る表示が困
難であるので、表１、表２中を除く本明細書（特許請求
の範囲の欄を含む）中では、便宜上、上線付の“１”を
“−１”で代用する。すなわち、〔０−１１〕や以下で
使用する〔０−１２〕なる明細書中の表記と、表中や添
付図面中で使用する通常の表記との間には、次の数１で
示す関係がある。[0-11] in paragraph number 0006
As is clear from Tables 1 and 2 and the like, "-1" included in is generally shown by adding an overline (bar) to the upper part of the numeral "1", but Since such a display is difficult in the text, in this specification (including the section of the claims) except Tables 1 and 2, for convenience, the overlined "1" is replaced by "-1". To do. That is, the relation expressed by the following formula 1 is used between [0-11] and the notation in the specification [0-12] used below and the ordinary notation used in the table and the accompanying drawings. There is.

【０００９】[0009]

【数１】 [Equation 1]

【００１０】次に図１９にせん断ひずみを測定するため
に用いられる従来の半導体ひずみゲージ５を示す。この
半導体ひずみゲージ５に用いられた半導体ピエゾ抵抗素
子６は平面形状が正方形状であり、図１９中１軸方向に
沿って１対の電極７、８を、２軸方向に沿って他の１対
の電極９、１０を配置している。この場合、電場Ｅ₁と
電流Ｊ₂ とを直交させることができる。Next, FIG. 19 shows a conventional semiconductor strain gauge 5 used for measuring shear strain. The semiconductor piezoresistive element 6 used in this semiconductor strain gauge 5 has a square planar shape, and has a pair of electrodes 7 and 8 along the uniaxial direction in FIG. 19 and the other one along the biaxial direction. A pair of electrodes 9 and 10 are arranged. In this case, the electric field E ₁ and the current J ₂ can be made orthogonal to each other.

【００１１】この半導体ひずみゲージ５における半導体
ピエゾ抵抗効果は、電極７、８間の電場Ｅ₁ と、電極
９、１０間の電流Ｊ₂ と、半導体ピエゾ抵抗素子６の比
抵抗ρを用いて次式（３）のように与えられる。 Ｅ₁ ＝ρＪ₂(ｍ₆₁ε₁ ＋ｍ₆₂ε₂ ＋ｍ₆₃ε₃ ＋ｍ₆₄ε₄ ＋ｍ₆₅ε₅ ＋ｍ₆₆ε₆) ……（３） ここで、電場Ｅ₁ と電流Ｊ₂ とが直交する場合、ｍ₆₁、
ｍ₆₂、ｍ₆₃は垂直ひずみに、ｍ₆₄、ｍ₆₅、ｍ₆₆はせん断
ひずみに関係するひずみ−抵抗係数である。The semiconductor piezoresistive effect in the semiconductor strain gauge 5 is calculated by using the electric field E ₁ between the electrodes 7 and 8, the current J ₂ between the electrodes 9 and 10, and the specific resistance ρ of the semiconductor piezoresistive element 6. It is given as in equation (3). E ₁ = ρJ ₂ (m ₆₁ ε ₁ + m ₆₂ ε ₂ + m ₆₃ ε ₃ + m ₆₄ ε ₄ + m ₆₅ ε ₅ + m ₆₆ ε ₆ ) (3) where the electric field E ₁ and the current J ₂ are orthogonal to each other If m ₆₁ ,
m ₆₂ and m ₆₃ are vertical strains, and m ₆₄ , m ₆₅ and m ₆₆ are strain-resistance coefficients related to shear strain.

【００１２】ここで、半導体ひずみゲージ５に作用する
電場Ｅ₁ と電流Ｊ₂ とが一様であると仮定すれば、Ｅ₁
＝Ｖ_out 、ρＪ₂ ＝Ｖ_inと置くことができる。この場
合、式（３）は次式（４）のように表される。 Ｖ_out ／Ｖ_in＝ｍ₆₁ε₁ ＋ｍ₆₂ε₂ ＋ｍ₆₃ε₃ ＋ｍ₆₄ε₄ ＋ｍ₆₅ε₅ ＋ｍ₆₆ε₆ ……（４）Assuming that the electric field E ₁ acting on the semiconductor strain gauge 5 and the current J ₂ are uniform, E ₁
= V _out , ρJ ₂ = V _in . In this case, the equation (3) is expressed as the following equation (4). V _out / V _in = m ₆₁ ε ₁ + m ₆₂ ε ₂ + m ₆₃ ε ₃ + m ₆₄ ε ₄ + m ₆₅ ε ₅ + m ₆₆ ε ₆ (4)

【００１３】ところで、半導体ピエゾ抵抗素子６が、例
えば、ｐ型シリコンの（１００）基板からなる場合、表
１、表２の従来例２の欄に示したように、図１９中の１
軸方向を結晶方位の〔０１０〕方向、図１９中の２軸方
向を〔００１〕方向とすると、ひずみ−抵抗係数ｍ₆₁乃
至ｍ₆₆の内、ｍ₆₆以外のものは、ｍ₆₆に比べて絶対値が
相対的に極めて小さいか、“０”であるため、半導体ひ
ずみゲージ５は実質的にせん断ひずみε₆ のみに感度を
有することとなる。この場合、式（４）のｍ₆₁乃至ｍ₆₅
を“０”とすることにより次式（５）が成立し、直交す
る電圧の入力Ｖ _in（２軸方向）と出力Ｖ_out （１軸方
向）との比を求めれば、半導体ひずみゲージ５に作用す
るせん断ひずみε₆ が決定できる。 Ｖ_out ／Ｖ_in＝ｍ₆₆ε₆ ……（５）By the way, the semiconductor piezoresistive element 6 is an example.
For example, in the case of a (100) substrate of p-type silicon,
1. As shown in the column of Conventional Example 2 in Table 2, 1 in FIG.
The axial direction is the [010] direction of the crystal orientation, and the two axial directions in FIG.
If the direction is the [001] direction, strain-resistance coefficient m₆₁No
To m₆₆Of which, m₆₆Other than m₆₆Absolute value compared to
Since it is relatively extremely small or "0", the semiconductor
The strain gauge 5 is substantially shear strain ε₆Sensitivity only to
Will have. In this case, m in equation (4)₆₁To m₆₅
Is set to “0”, the following equation (5) is established and
Input voltage V _in(2-axis direction) and output V_out(1 axis direction
Direction), it will act on the semiconductor strain gauge 5
Shear strain ε₆Can be determined. V_out/ V_in= M₆₆ε₆                                      …… (5)

【００１４】[0014]

【発明が解決しようとする課題】ところが、従来の半導
体ひずみゲージ１は、一方向（図１８の１軸方向）の垂
直ひずみを計測できるのみであるから、互いに直交する
２方向の垂直ひずみの計測が必要な場合、半導体ひずみ
ゲージ１を互いに直交する方向に２個配置する必要があ
った。また、上記半導体ひずみゲージ１、５は、各々垂
直ひずみ、せん断ひずみを計測できるのみであるから、
垂直ひずみとせん断ひずみの双方の計測が必要な場合に
は、ゲージ１、５を別個に設ける必要があり、ゲージ
１、５の使用個数が増するとともに、配置スペースも増
大する問題を有していた。However, since the conventional semiconductor strain gauge 1 can only measure vertical strain in one direction (one axis direction in FIG. 18), it can measure vertical strain in two directions orthogonal to each other. If it is necessary, two semiconductor strain gauges 1 need to be arranged in directions orthogonal to each other. Further, since the semiconductor strain gauges 1 and 5 can only measure vertical strain and shear strain, respectively,
When it is necessary to measure both vertical strain and shear strain, it is necessary to provide the gauges 1 and 5 separately, which causes a problem that the number of gauges 1 and 5 used increases and the arrangement space also increases. It was

【００１５】[0015]

【課題を解決するための手段】本発明は、上記の課題を
解決して、同一平面内の２方向の垂直ひずみと上記平面
内のせん断ひずみとの計測が可能な半導体ひずみゲージ
を提供することを目的とする。そのため、本発明の請求
項１の半導体ひずみゲージは、ｐ型シリコンの（１０
０）基板上に互いに直交する２対の対向電極が形成さ
れ、１対の対向電極は大略〔０２１〕方向に沿って配置
される一方、他の１対の対向電極は大略〔０−１２〕方
向に沿って配置されていることを特徴とするものであ
る。The present invention solves the above problems and provides a semiconductor strain gauge capable of measuring vertical strains in two directions in the same plane and shear strains in the above plane. With the goal. Therefore, the semiconductor strain gauge according to claim 1 of the present invention is a p-type silicon (10
0) Two pairs of counter electrodes that are orthogonal to each other are formed on the substrate, one pair of counter electrodes is arranged along the [021] direction, while the other pair of counter electrodes is [0-12]. It is characterized by being arranged along the direction.

【００１６】すなわち、図１に示すように、請求項１の
半導体ひずみゲージ１１は、半導体ピエゾ抵抗素子とし
て、図１中の３軸方向が結晶方位の〔１００〕方向とな
るｐ型シリコンの（１００）基板１２を用い、１軸方向
を結晶方位の大略〔０２１〕方向、２軸方向を大略〔０
−１２〕方向としている。そして、１対の電極１３、１
４を１軸方向に沿って配置する一方、他の１対の電極１
５、１６を２軸方向に沿って配置している。That is, as shown in FIG. 1, the semiconductor strain gauge 11 according to claim 1 is a semiconductor piezoresistive element, and is made of p-type silicon whose triaxial directions in FIG. 100) using the substrate 12, the uniaxial direction is approximately [021] direction of crystal orientation, and the biaxial direction is approximately [021] direction.
-12] direction. And a pair of electrodes 13, 1
4 are arranged along one axial direction, while another pair of electrodes 1
5, 16 are arranged along the biaxial direction.

【００１７】この場合、（１００）基板１２に作用する
平面ひずみεと、電極１３、１４間における１軸方向の
抵抗変化の割合ΔＲ₁ ／Ｒ₁ との関係は、上記従来例１
と同様に上記式（１）で与えられる。また、（１００）
基板１２に作用する平面ひずみεと、電極１５、１６間
における２軸方向の抵抗変化の割合ΔＲ₂ ／Ｒ₂ との関
係は、軸方向が異なるが、上記式（１）と同様であっ
て、次式（６）で与えられる。 ΔＲ₂ ／Ｒ₂ ＝ｍ₂₁ε₁ ＋ｍ₂₂ε₂ ＋ｍ₂₃ε₃ ＋ｍ₂₄ε₄ ＋ｍ₂₅ε₅ ＋ｍ₂₆ε₆ ……（６） ここで、ｍ₂₁乃至ｍ₂₃は垂直ひずみに、ｍ₂₄乃至ｍ₂₆は
せん断ひずみに関係するひずみ−抵抗係数である。In this case, the relationship between the plane strain ε acting on the (100) substrate 12 and the ratio of the resistance change ΔR ₁ / R ₁ in the uniaxial direction between the electrodes 13 and 14 is as follows.
Is given by the above equation (1). Also, (100)
The relationship between the plane strain ε that acts on the substrate 12 and the ratio ΔR ₂ / R ₂ of the resistance change in the biaxial direction between the electrodes 15 and 16 is the same as in the above formula (1), although the relationship differs in the axial direction. , Given by the following equation (6). ΔR ₂ / R ₂ = m ₂₁ ε ₁ + m ₂₂ ε ₂ + m ₂₃ ε ₃ + m ₂₄ ε ₄ + m ₂₅ ε ₅ + m ₂₆ ε ₆ (6) where m _{21 to} m ₂₃ are vertical strains and m ₂₄ To m ₂₆ are strain-resistance coefficients related to shear strain.

【００１８】さらに、（１００）基板１２の比抵抗をρ
とし、（１００）基板１２に作用する１軸方向の電場Ｅ
₁ と２軸方向の電流Ｊ₂ とが一様であると仮定してＥ₁
＝Ｖ _out 、ρＪ₂ ＝Ｖ_inと置けば、入力電圧（２軸方
向）と出力電圧（１軸方向）の比Ｖ_out ／Ｖ_inと、ひず
み−抵抗係数ｍ₆₁乃至ｍ₆₆及び各ひずみ成分ε₁ 乃至ε
₆ との間には上記従来例２と同様に上記式（４）の関係
が成立する。Further, the specific resistance of the (100) substrate 12 is ρ
And the uniaxial electric field E acting on the (100) substrate 12
₁And the current J in the two-axis direction₂Assuming that and are uniform, E₁
= V _out, ΡJ₂= V_inInput voltage (2-axis direction)
Direction) and output voltage (1 axis direction) ratio V_out/ V_inAnd Hiz
Only-resistance coefficient m₆₁To m₆₆And each strain component ε₁Through ε
₆And the relationship of the above formula (4) as in the above-mentioned conventional example 2.
Is established.

【００１９】ところで、表１及び表２中の本発明の欄
に、１対の対向電極を〔０２１〕方向（１軸方向）に、
他の１対の対向電極を〔０−１２〕方向（２軸方向）に
沿って各々配置した場合のひずみ−抵抗係数を示す。表
１、表２から明らかなように、本発明のように対向電極
の配置方向を定めた場合、ひずみ成分ε₁ 、ε₂ 、ε₆
に関連するひずみ−抵抗係数（ｍ₁₁、ｍ₁₂、ｍ₁₆、
ｍ₂₁、ｍ₂₂、ｍ₂₆、ｍ₆₁、ｍ ₆₂、ｍ₆₆の９個）の以外の
各ひずみ−抵抗係数は、上記ひずみ成分ε₁ 、ε₂ 、ε
₆ に関連するひずみ−抵抗係数に比べて絶対値が相対的
に極めて小さいか“０”となる。By the way, the columns of the present invention in Tables 1 and 2
A pair of counter electrodes in the [021] direction (uniaxial direction),
Another pair of counter electrodes in the [0-12] direction (biaxial direction)
The strain-resistance coefficient in the case of arranging each along is shown. table
1. As is clear from Table 2, the counter electrode as in the present invention
Strain component ε₁, Ε₂, Ε₆
Strain-resistance coefficient (m₁₁, M₁₂, M₁₆,
m_{twenty one}, M_{twenty two}, M₂₆, M₆₁, M ₆₂, M₆₆Other than 9)
Each strain-resistance coefficient is the strain component ε₁, Ε₂, Ε
₆Relative to the strain-resistance coefficient associated with
Is extremely small or becomes "0".

【００２０】従って、本発明の半導体ひずみゲージ１１
においては、上記式（１）、式（６）及び式（４）にお
いて、ｍ₁₁、ｍ₁₂、ｍ₁₆、ｍ₂₁、ｍ₂₂、ｍ₂₆、ｍ₆₁、ｍ
₆₂、ｍ₆₆の９個のひずみ−抵抗係数以外の各ひずみ−抵
抗係数を“０”と置くことができる。この場合、式
（１）、（６）及び（４）は各々次式（７）、（８）、
（９）で近似できる。Therefore, the semiconductor strain gauge 11 of the present invention
In the above formulas (1), (6) and (4), m ₁₁ , m ₁₂ , m ₁₆ , m ₂₁ , m ₂₂ , m ₂₆ , m ₆₁ , m
Each strain-resistance coefficient other than the nine strain-resistance coefficients of ₆₂ and m ₆₆ can be set to "0". In this case, equations (1), (6) and (4) are respectively represented by the following equations (7), (8),
It can be approximated by (9).

【００２１】 ΔＲ₁ ／Ｒ₁ ＝ｍ₁₁ε₁ ＋ｍ₁₂ε₂ ＋ｍ₁₆ε₆ ……（７） ΔＲ₂ ／Ｒ₂ ＝ｍ₂₁ε₁ ＋ｍ₂₂ε₂ ＋ｍ₂₆ε₆ ……（８） Ｖ_out ／Ｖ_in＝ｍ₆₁ε₁ ＋ｍ₆₂ε₂ ＋ｍ₆₆ε₆ ……（９） なお、上記１対の対向電極１３、１４及び他の１対の対
向電極１５、１６が各々〔０２１〕方向、〔０−１２〕
方向から若干ずれていても、これらの方向の近傍であれ
ば、式（７）、（８）、（９）は成立する。ΔR ₁ / R ₁ = m ₁₁ ε ₁ + m ₁₂ ε ₂ + m ₁₆ ε ₆ …… (7) ΔR ₂ / R ₂ = m ₂₁ ε ₁ + m ₂₂ ε ₂ + m ₂₆ ε ₆ …… (8) V _out / V _in = m ₆₁ ε ₁ + m ₆₂ ε ₂ + m ₆₆ ε ₆ (9) In addition, the pair of counter electrodes 13 and 14 and the other pair of counter electrodes 15 and 16 are in the [021] direction, respectively. , [0-12]
Even if they are slightly deviated from the directions, the expressions (7), (8), and (9) are established as long as they are in the vicinity of these directions.

【００２２】式（７）乃至（９）の各右辺で未知数はε
₁ 、ε₂ 、ε₆ の３つであるから、ΔＲ₁ ／Ｒ₁ 、ΔＲ
₂ ／Ｒ₂ 及びＶ_out ／Ｖ_inを順次測定し、式（７）乃至
（９）を連立方程式として解くことにより、（１００）
面内の互いに直交する２方向の垂直ひずみ成分ε₁ 、ε
₂ と、上記（１００）面内のせん断ひずみ成分ε₆ とを
単一の半導体ひずみゲージ１１によって求めることがで
きる。On each right side of equations (7) to (9), the unknown is ε.
_Since there are three of ₁ , ₁ , ε ₂ , and ε ₆ , ΔR ₁ / R ₁ , ΔR
By sequentially measuring ₂ / R ₂ and V _out / V _in, and solving equations (7) to (9) as simultaneous equations, (100)
Vertical strain components ε ₁ , ε in two directions that are orthogonal to each other in the plane
₂ and the shear strain component ε ₆ in the (100) plane can be obtained by a single semiconductor strain gauge 11.

【００２３】なお、上記（９）式の代わりに、上記
（３）式において、ｍ₆₁、ｍ₆₂、ｍ₆₆以外の各ひずみ−
抵抗係数を“０”とおくことにより、次式（１０）が成
立する。 Ｅ₁ ＝ρＪ₂(ｍ₆₁ε₁ ＋ｍ₆₂ε₂ ＋ｍ₆₆ε₆) ……（１０） 上記式（９）の代わりに、この式（１０）を用い、式
（７）、（８）、（１０）を連立方程式として解くこと
により、ε₁ 、ε₂ 及びε₆ を得ることもできる。Instead of the above equation (9), in the above equation (3), strains other than m ₆₁ , m ₆₂ , and m ₆₆
By setting the resistance coefficient to “0”, the following expression (10) is established. E ₁ = ρJ ₂ (m ₆₁ ε ₁ + m ₆₂ ε ₂ + m ₆₆ ε ₆ ) ... (10) Instead of the above equation (9), this equation (10) is used to obtain equations (7), (8), By solving (10) as simultaneous equations, ε ₁ , ε ₂ and ε ₆ can be obtained.

【００２４】請求項２の半導体ひずみゲージは、ｎ型シ
リコンの（１００）基板の表面部近傍にｐ型シリコン層
が形成されるとともに、このｐ型シリコン層上に互いに
直交する２対の対向電極が形成され、１対の対向電極は
大略〔０２１〕方向に沿って配置される一方、他の１対
の対向電極は大略〔０−１２〕方向に沿って配置されて
いることを特徴とするものである。この場合も、上記請
求項１の半導体ひずみゲージと同様の方法で、２つの垂
直ひずみ成分ε₁ 、ε₂ と１つのせん断ひずみ成分ε₆
を求めることができる。According to another aspect of the semiconductor strain gauge of the present invention, a p-type silicon layer is formed in the vicinity of a surface portion of an (100) substrate made of n-type silicon, and two pairs of counter electrodes orthogonal to each other are formed on the p-type silicon layer. Are formed, and the pair of counter electrodes are arranged along the [021] direction, while the other pair of counter electrodes are arranged along the [0-12] direction. It is a thing. Also in this case, two vertical strain components ε ₁ and ε ₂ and one shear strain component ε ₆ are applied by the same method as that of the semiconductor strain gauge of claim 1.
Can be asked.

【００２５】請求項３の半導体ひずみゲージを用いたひ
ずみ測定方法は、請求項１または２の半導体ひずみゲー
ジを用いて、上記互いに直交する２対の対向電極の各々
の方向の抵抗変化の割合を測定するとともに、１対の対
向電極を入力端子、他の１対の対向電極を出力端子とし
て入出力電圧の比を測定することにより、平面ひずみの
３成分を求めることを特徴とするものである。A strain measuring method using a semiconductor strain gauge according to a third aspect of the present invention uses the semiconductor strain gauge according to the first or second aspect of the present invention to determine the rate of change in resistance in each direction of the two pairs of counter electrodes which are orthogonal to each other. It is characterized in that the three components of the plane strain are obtained by measuring and measuring the ratio of the input and output voltages using one pair of counter electrodes as input terminals and the other pair of counter electrodes as output terminals. .

【００２６】すなわち、直交する２対の対向電極１３、
１４及び１５、１６の各々の方向の抵抗変化の割合と
は、上記式（７）、式（８）中のΔＲ₁ ／Ｒ₁ 、ΔＲ₂
／Ｒ₂であり、入出力電圧の比とは上記式（９）中のＶ
_out ／Ｖ_inであり、これらを求めて、３つの式（７）乃
至（９）を連立方程式として解くことにより、上述のよ
うに、２つの垂直ひずみ成分ε₁ 、ε₂ と１つのせん断
ひずみ成分ε₆ を得ることができる。That is, two pairs of counter electrodes 13 which are orthogonal to each other,
The rate of resistance change in each direction of 14 and 15 and 16 means ΔR ₁ / R ₁ and ΔR _{2 in the} above formulas (7) and (8).
/ R ₂ and the ratio of input / output voltage is V in the above equation (9)
_out / V _in , and by obtaining these and solving the three equations (7) to (9) as simultaneous equations, two vertical strain components ε ₁ and ε ₂ and one shear strain are obtained as described above. The component ε ₆ can be obtained.

【００２７】[0027]

【発明の実施の形態】以下、本発明の第１の実施の形態
を図面を参照しながら説明する。この第１の実施の形態
は、請求項１に対応したもので、図１に示した通りの構
成である。すなわち、半導体ひずみゲージ１１における
ｐ型シリコンの（１００）基板１２は、単結晶シリコン
から切り出され、平面形状が正方形状で、所定の厚みと
なるように形成されている。なお、（１００）基板１２
の１軸方向寸法と２軸方向寸法とは、若干相違していて
もよい。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to the drawings. The first embodiment corresponds to claim 1, and has the configuration as shown in FIG. That is, the (100) substrate 12 of p-type silicon in the semiconductor strain gauge 11 is cut out from single crystal silicon, has a square planar shape, and is formed to have a predetermined thickness. The (100) substrate 12
The uniaxial dimension and the biaxial dimension may be slightly different.

【００２８】（１００）基板１２の１軸方向である〔０
２１〕方向に沿って１対の対向電極１３、１４が配置さ
れ、２軸方向である〔０−１２〕方向に沿って他の１対
の対向電極１５、１６が配置されている。そして、これ
らの各電極１３乃至１６から各々配線１９が引き出され
ている。(100) The direction of one axis of the substrate 12 [0
21] direction, a pair of counter electrodes 13 and 14 are arranged, and another pair of counter electrodes 15 and 16 are arranged along the [0-12] direction which is a biaxial direction. Then, the wiring 19 is drawn out from each of these electrodes 13 to 16.

【００２９】この半導体ひずみゲージ１１は、例えば、
原子間力顕微鏡のひずみゲージや、ロードセル、ロボッ
トの力センサ等として用いられる。図２及び図３の各点
線部に半導体ひずみゲージ１１が上記１軸方向及び２軸
方向に各々ひずみを生じた状態を、図４の点線部に半導
体ひずみゲージ１１が（１００）面内でせん断ひずみを
生じた状態を示す。本半導体ひずみゲージ１１は、これ
ら同一平面内の直交する２方向の垂直ひずみ成分と、せ
ん断ひずみ成分とを測定できる。なお、本半導体ひずみ
ゲージ１１は、被測定部位に２つの垂直ひずみ成分の測
定方向が半導体ひずみゲージ１１の１軸方向、２軸方向
と合致するように取り付ければよい。The semiconductor strain gauge 11 is, for example,
It is used as a strain gauge for atomic force microscopes, load cells, and force sensors for robots. The semiconductor strain gauge 11 in each of the dotted line portions of FIGS. 2 and 3 shows strains in the uniaxial and biaxial directions, and the semiconductor strain gauge 11 in the dotted line portion of FIG. 4 is sheared in the (100) plane. Shows a state where distortion occurs. The semiconductor strain gauge 11 can measure a vertical strain component in two directions orthogonal to each other in the same plane and a shear strain component. The semiconductor strain gauge 11 may be attached to the measurement site so that the measurement directions of the two vertical strain components coincide with the uniaxial direction and the biaxial direction of the semiconductor strain gauge 11.

【００３０】測定に際しては、図５に示すように、ま
ず、１対の対向電極１３、１４間で電流Ｊ₁ と電圧Ｖ₁
との比を求めることにより、ひずみが生じる前後の１軸
方向の抵抗変化率ΔＲ₁ ／Ｒ₁ を測定する。なお、ひず
みが生じる前の初期抵抗値Ｒ₁は、半導体ひずみゲージ
１１に外力が作用しない状態で予め求めておくことがで
きるので、実際には、ひずみが生じた後の抵抗値（Ｒ₁
＋ΔＲ₁ ）を測定するのみで抵抗変化率ΔＲ₁ ／Ｒ₁ を
得ることができる。In the measurement, as shown in FIG. 5, first, a current J ₁ and a voltage V ₁ are applied between the pair of counter electrodes 13 and 14.
Then, the rate of change in resistance ΔR ₁ / R ₁ in the uniaxial direction before and after the strain is generated is measured. Since the initial resistance value R ₁ before the strain is generated can be obtained in advance in a state where the external force does not act on the semiconductor strain gauge 11, the resistance value (R ₁ after the strain is generated is actually R ₁
The resistance change rate ΔR ₁ / R ₁ can be obtained only by measuring + ΔR ₁ ).

【００３１】同様にして、図６に示すように、他の１対
の対向電極１５、１６間で電流Ｊ₂と電圧Ｖ₂ との比を
求めることにより、２軸方向の抵抗変化率ΔＲ₂ ／Ｒ₂
を測定する。さらに、図７に示すように、電極１５、１
６間の入力電圧Ｖ_inと電極１３、１４間の出力電圧Ｖ
_out との比Ｖ_out ／Ｖ_inを求める。そして、上記式
（７）乃至（９）を用いて、連立方程式を解くことによ
り、半導体ひずみゲージ１１の１軸方向及び２軸方向の
垂直ひずみ成分ε₁ 、ε₂ とせん断ひずみ成分ε₆ を得
る。Similarly, as shown in FIG. 6, by obtaining the ratio of the current J ₂ and the voltage V ₂ between the other pair of counter electrodes 15 and 16, the rate of change in resistance ΔR _{2 in the} biaxial direction is obtained. / R ₂
To measure. Further, as shown in FIG.
The output voltage V between the input voltage V _in and the electrodes 13 and 14 between 6
determining the ratio V _out / V _in and _out. Then, by solving the simultaneous equations using the above equations (7) to (9), the vertical strain components ε ₁ and ε ₂ and the shear strain component ε ₆ in the uniaxial direction and biaxial direction of the semiconductor strain gauge 11 are obtained. obtain.

【００３２】次に、図８乃至図１０に上記式（７）乃至
（９）中の各ひずみ−抵抗係数ｍ₁₁、ｍ₁₂、ｍ₁₆等がｐ
型単結晶シリコンの（１００）面内の結晶方位により、
どのように変化するかを求めた結果を示す。すなわち、
図１１に示すように、３軸方向を〔１００〕方向として
固定し、（１００）面内において１軸方向が〔０１０〕
方向と一致し、２軸方向が〔００１〕方向と一致する実
線の角度位置（前記従来例２に対応）を基準方向とす
る。そして、上記１軸及び２軸を（１００）面で互いに
連動して３６０°回転させ、各ひずみ−抵抗係数ｍ₁₁、
ｍ₁₂、ｍ₁₆等の変化を求めた。Next, in FIGS. 8 to 10, the strain-resistance coefficients m ₁₁ , m ₁₂ , m _{16 and the} like in the above equations (7) to (9) are p.
By the crystal orientation in the (100) plane of the type single crystal silicon,
The results of how the changes are calculated are shown below. That is,
As shown in FIG. 11, the three-axis direction is fixed as the [100] direction, and the one-axis direction is [010] in the (100) plane.
The angular position of the solid line (corresponding to the conventional example 2) in which the direction coincides with the direction and the biaxial direction coincides with the [001] direction is set as the reference direction. Then, the 1-axis and the 2-axis are interlocked with each other on the (100) plane and rotated by 360 °, and each strain-resistance coefficient m ₁₁ ,
Changes in m ₁₂ , m _16, etc. were determined.

【００３３】例えば、１軸及び２軸が上記基準方向に対
して、図１１の矢印方向へ２２．５°回転すると、一点
鎖線で示すように、１軸方向が〔０２１〕方向と合致す
るとともに、２軸方向が〔０−１２〕方向と合致して本
半導体ひずみゲージ１１の（１００）基板１２に対する
２対の対向電極の取付方向となる。また、１軸及び２軸
が上記基準方向に対して矢印方向へ４５°回転すると、
点線で示すように、１軸方向が〔０１１〕方向と合致す
るとともに、２軸方向が〔０−１１〕方向と合致して、
前記従来例１の半導体ひずみゲージ１における１対の対
向電極３、４の取付方向となる。For example, when the 1-axis and 2-axis rotate 22.5 ° in the direction of the arrow in FIG. 11 with respect to the reference direction, the 1-axis direction coincides with the [021] direction as shown by the alternate long and short dash line. The biaxial direction coincides with the [0-12] direction, which is the mounting direction of the two pairs of counter electrodes of the semiconductor strain gauge 11 to the (100) substrate 12. Further, when the 1-axis and the 2-axis rotate 45 ° in the arrow direction with respect to the reference direction,
As indicated by the dotted line, the uniaxial direction matches the [011] direction, and the biaxial direction matches the [0-11] direction,
This is the mounting direction of the pair of opposing electrodes 3 and 4 in the semiconductor strain gauge 1 of Conventional Example 1.

【００３４】図８は、上記式（７）中の各ひずみ−抵抗
係数ｍ₁₁、ｍ₁₂、ｍ₁₆の変化を示したもので、各係数ｍ
₁₁、ｍ₁₂、ｍ₁₆が９０°周期で増減することが分かる。
そして、０°乃至９０°の角度範囲で見ると、本実施の
形態の電極１３乃至１６の取付方向の近傍、つまり、上
記基準方向に対して２２．５°回転させた角度位置近傍
で、各係数ｍ₁₁、ｍ₁₂、ｍ₁₆の絶対値が互いに略等しく
なることが分かる。FIG. 8 shows changes in the strain-resistance coefficients m ₁₁ , m ₁₂ , and m _{16 in} the above equation (7).
It can be seen that ₁₁ , m ₁₂ , and m ₁₆ increase and decrease in a 90 ° cycle.
When viewed in the angle range of 0 ° to 90 °, the electrodes 13 to 16 according to the present embodiment are provided in the vicinity of the mounting direction, that is, in the vicinity of an angular position rotated by 22.5 ° with respect to the reference direction. It can be seen that the absolute values of the coefficients m ₁₁ , m ₁₂ , and m ₁₆ are substantially equal to each other.

【００３５】同様に図９は、上記式（８）中の各ひずみ
−抵抗係数ｍ₂₁、ｍ₂₂、ｍ₂₆の変化を示したもの、図１
０と上記式（９）中の各ひずみ−抵抗係数ｍ₆₁、ｍ₆₂、
ｍ₆₆の変化を示したものであり、これらの場合も、基準
方向に対して２２．５°回転させた本実施の形態の電極
取付方向の近傍において各係数の絶対値が略等しくなる
ことが分かる。Similarly, FIG. 9 shows changes in strain-resistance coefficients m ₂₁ , m ₂₂ and m _{26 in} the above equation (8), and FIG.
0 and each strain-resistance coefficient m ₆₁ , m ₆₂ in the above equation (9),
m ₆₆ shows changes in m ₆₆ , and also in these cases, the absolute values of the respective coefficients may be substantially equal in the vicinity of the electrode mounting direction of the present embodiment rotated by 22.5 ° with respect to the reference direction. I understand.

【００３６】このように、本実施の形態の電極取付方向
の近傍では、各ひずみ−抵抗係数の絶対値が略等しくな
るので、上記３つのひずみ成分ε₁ 、ε₂ 、ε₆ を互い
に分離して決定するのに好適である。なお、図８乃至図
１０から明らかなように、上記２２．５°の近傍であれ
ば、各ひずみ−抵抗係数の絶対値が略等しくなるので、
電極１３乃至１６の取付方向は、必ずしも〔０２１〕方
向及び〔０−１２〕方向と完全に一致していなくても、
その近傍であればよい。As described above, in the vicinity of the electrode mounting direction of the present embodiment, the absolute values of the strain-resistance coefficients become substantially equal, so the three strain components ε ₁ , ε ₂ , ε ₆ are separated from each other. It is suitable for making a decision. Note that, as is clear from FIGS. 8 to 10, in the vicinity of the above 22.5 °, the absolute values of the strain-resistance coefficients become substantially equal,
The mounting directions of the electrodes 13 to 16 do not necessarily match the [021] direction and the [0-12] direction,
It may be in the vicinity thereof.

【００３７】また、図８乃至図１０から明らかなよう
に、各ひずみ−抵抗係数は９０°周期で変化するので、
上記基準方向に対して２２．５°＋（９０°の整数倍）
だけ回転した角度位置近傍でも、各ひずみ−抵抗係数の
絶対値は互いに略等しくなる。Further, as is clear from FIGS. 8 to 10, since each strain-resistance coefficient changes in a 90 ° cycle,
22.5 ° with respect to the above reference direction + (an integral multiple of 90 °)
Even in the vicinity of the angular position rotated only by, the absolute value of each strain-resistance coefficient becomes substantially equal to each other.

【００３８】例えば、１軸及び２軸が上記基準方向に対
して、１１２．５°回転した位置では、１軸方向が〔０
−１２〕方向に合致するとともに、２軸方向が〔０−２
−１〕方向に合致することになり、係る２方向に沿って
上記２対の電極１３乃至１６を取り付けた場合も、本実
施の形態と同様の効果が得られることになる。なお、本
明細書の特許請求の範囲における〔０２１〕方向及び
〔０−１２〕方向なる表現は、上記〔０−１２〕方向及
び〔０−２−１〕方向等の〔０２１〕方向及び〔０−１
２〕方向と等価の作用効果が得られる方向も含んだ代表
的な表現である。For example, at the position where the uniaxial and biaxial are rotated 112.5 ° with respect to the reference direction, the uniaxial direction is [0
-12] direction and the biaxial direction is [0-2
-1] direction, and even when the two pairs of electrodes 13 to 16 are attached along the two directions, the same effect as that of the present embodiment can be obtained. The expressions [021] direction and [0-12] direction in the claims of the present specification refer to the [021] direction and the [021] direction such as the above [0-12] direction and [0-2-1] direction. 0-1
2] This is a typical expression that also includes a direction in which an effect equivalent to that of the direction is obtained.

【００３９】さらに、ｐ型シリコンの（０１０）基板ま
たは（００１）基板上に上記実施の形態と同様に上記式
（７）乃至（９）中の各ひずみ−抵抗係数の絶対値が略
等しくなるような互いに直交する方向に２対の対向電極
を取り付けた場合も、上記実施の形態と同等の作用効果
が得られる。本明細書の特許請求の範囲における（１０
０）基板と〔０２１〕方向及び〔０−１２〕方向なる電
極の取付方向は、これら（０１０）基板や（００１）基
板を用いて電極の取付方向を適当に定めた場合をも含む
代表的な表現である。Further, the absolute value of each strain-resistance coefficient in the above formulas (7) to (9) becomes substantially equal on the (010) substrate or (001) substrate of p-type silicon as in the above embodiment. Even when two pairs of counter electrodes are attached in the directions orthogonal to each other, the same effect as that of the above-described embodiment can be obtained. In the claims of the present specification, (10
The electrode mounting directions of the 0) substrate and the [021] direction and the [0-12] direction include typical cases in which the electrode mounting directions are appropriately determined using these (010) substrate and (001) substrate. It is an expression.

【００４０】例えば、ｐ型シリコンの（０１０）基板を
用いた場合、２対の対向電極は〔２０１〕方向及び〔−
１０２〕方向や、これらと等価の方向に取り付ければよ
く、（００１）基板を用いた場合、２対の対向電極は
〔２０１〕方向及び〔−１０２〕方向や、これらと等価
の方向に取り付ければよい。For example, when a (010) substrate of p-type silicon is used, the two pairs of counter electrodes have the [201] direction and the [-] direction.
102] direction or an equivalent direction thereof. When a (001) substrate is used, two pairs of counter electrodes may be installed in a [201] direction and a [−102] direction, or in an equivalent direction. Good.

【００４１】次に、本発明の第２の実施の形態を説明す
る。図１２及び図１３に示すように、この半導体ひずみ
ゲージ１７は、ｎ型シリコンの（１００）基板１８の中
央位置近傍の表面部に不純物の拡散によりｐ型シリコン
層２０が形成されたものである。この場合、ｐ型シリコ
ン層２０の表面はｎ型シリコンの（１００）基板１８と
同様に、（１００）面となる。Next, a second embodiment of the present invention will be described. As shown in FIGS. 12 and 13, the semiconductor strain gauge 17 has a p-type silicon layer 20 formed by diffusing impurities on the surface of the (100) substrate 18 of n-type silicon in the vicinity of the central position. . In this case, the surface of the p-type silicon layer 20 is the (100) plane, like the (100) substrate 18 of n-type silicon.

【００４２】ｐ型シリコン層２０の表面は酸化膜２１で
被覆されるとともに、ｐ型シリコン層２０に接続される
２対の対向電極２２、２３及び２４、２５が酸化膜２１
上に引き出されている。また、各電極２２乃至２５から
配線２６が引き出されている。ここで、上記第１の実施
の形態と同様に、１対の対向電極２２、２３は、ｐ型シ
リコン層２０の〔０２１〕方向（図１２の１軸方向）に
沿って配置される一方、他の１対の対向電極２４、２５
は〔０−１２〕方向（図１２の２軸方向）に沿って配置
されている。なお、図１２では、便宜上、ｐ型シリコン
層２０の上部に形成される酸化膜２８（後述）が省略さ
れている。The surface of the p-type silicon layer 20 is covered with an oxide film 21, and the two pairs of counter electrodes 22, 23 and 24, 25 connected to the p-type silicon layer 20 are covered with the oxide film 21.
Pulled out above. A wiring 26 is drawn out from each of the electrodes 22 to 25. Here, as in the first embodiment, the pair of counter electrodes 22 and 23 are arranged along the [021] direction (uniaxial direction in FIG. 12) of the p-type silicon layer 20, while Another pair of counter electrodes 24, 25
Are arranged along the [0-12] direction (the biaxial direction in FIG. 12). Note that in FIG. 12, for convenience, an oxide film 28 (described later) formed on the p-type silicon layer 20 is omitted.

【００４３】第２の実施の形態の半導体ひずみゲージ１
７も、第１の実施の形態の半導体ひずみゲージ１１と同
様に、対向電極２２、２３間の１軸方向の抵抗変化率、
対向電極２４、２５間の２軸方向の抵抗変化率及び対向
電極２４、２５間の入力電圧と対向電極２２、２３間の
出力電極との比の３通りの計測を行うことにより、平面
ひずみの３成分ε₁ 、ε₂ 、ε₆ を求めることができ
る。The semiconductor strain gauge 1 of the second embodiment
7, also in the same manner as the semiconductor strain gauge 11 of the first embodiment, the rate of resistance change in the uniaxial direction between the counter electrodes 22 and 23,
By measuring the resistance change rate in the biaxial direction between the counter electrodes 24 and 25 and the ratio of the input voltage between the counter electrodes 24 and 25 and the output electrode between the counter electrodes 22 and 23 in three ways, Three components ε ₁ , ε ₂ and ε ₆ can be obtained.

【００４４】そして、この半導体ひずみゲージ１７は、
ｎ型シリコンの（１００）基板１８の中央位置近傍の表
面部にｐ型シリコン層２０を形成してなるものであるか
ら、センサ部としてのｐ型シリコン層２０は第１の実施
の形態におけるｐ型シリコンの（１００）基板１２と比
べて十分小さくすることができる。具体的には、例え
ば、正方形状を成すｐ型シリコン層２０の平面形状にお
ける１辺の寸法が数１０μｍ以下程度となるように形成
できる。The semiconductor strain gauge 17 is
Since the p-type silicon layer 20 is formed on the surface of the (100) substrate 18 of n-type silicon in the vicinity of the central position, the p-type silicon layer 20 as the sensor portion is the p-type silicon layer 20 in the first embodiment. It can be made sufficiently smaller than the (100) substrate 12 of type silicon. Specifically, for example, the p-type silicon layer 20 having a square shape can be formed so that the dimension of one side in the plan view is about several tens of μm or less.

【００４５】ｎ型シリコンの（１００）基板１８の表面
部にｐ型シリコン層２０を形成する手順は公知である
が、簡単に説明すると、図１４に示すように、上記（１
００）基板１８上にＳｉＯ₂ 等からなる酸化膜２１を形
成し、この酸化膜２１の中央位置近傍に矩形状の孔２１
ａを形成する。孔２１ａの形成は、酸化膜２１上に図示
しないフォトレジスト層を形成し、周知の露光、現像、
エッチングプロセスを経ることにより行え、その後、残
存したフォトレジスト層を除去することにより、図１４
に示す状態となる。The procedure for forming the p-type silicon layer 20 on the surface of the (100) substrate 18 of n-type silicon is well known, but a brief description will be made, as shown in FIG.
00) An oxide film 21 made of SiO ₂ or the like is formed on the substrate 18, and a rectangular hole 21 is formed in the vicinity of the central position of the oxide film 21.
a is formed. The holes 21a are formed by forming a photoresist layer (not shown) on the oxide film 21 and performing known exposure, development,
14 by removing the remaining photoresist layer.
The state becomes as shown in.

【００４６】次に、図１５に示すように、酸化膜２１上
にボロン等の適宜の不純物を含有した拡散剤２７を塗布
すると、この拡散剤２７は孔２１ａ内で露出している
（１００）基板１８の表面上にも塗布される。この状態
で、熱拡散処理すると、図１６に示すように、（１０
０）基板１８の表面部近傍にボロン等の不純物が拡散さ
れてｐ型シリコン層２０が形成される。Next, as shown in FIG. 15, when a diffusing agent 27 containing an appropriate impurity such as boron is applied on the oxide film 21, the diffusing agent 27 is exposed in the holes 21a (100). It is also applied on the surface of the substrate 18. When the thermal diffusion process is performed in this state, as shown in FIG.
0) Impurities such as boron are diffused near the surface of the substrate 18 to form the p-type silicon layer 20.

【００４７】続いて、図１７に示すように、拡散剤２７
を除去した後、酸化ドライブインによりｐ型シリコン層
２０の表面に酸化膜２８を形成する。この酸化膜２８
は、酸化膜２１とは異なる酸化物、例えば、ボロン酸化
物等で形成される。その後、図１３に示すように、酸化
膜２８の一部に図示しないフォトレジストを用いたエッ
チングプロセスにより孔２８ａを形成する。そして、酸
化膜２１、２８上にアルミニウム等からなる２対の対向
電極２２乃至２６を孔２８ａを介してｐ型シリコン層２
０の表面と接続されるように上記プロセスにより形成す
ればよい。Then, as shown in FIG.
Then, an oxide film 28 is formed on the surface of the p-type silicon layer 20 by oxidation drive-in. This oxide film 28
Is formed of an oxide different from the oxide film 21, such as boron oxide. After that, as shown in FIG. 13, a hole 28a is formed in a part of the oxide film 28 by an etching process using a photoresist (not shown). Then, two pairs of counter electrodes 22 to 26 made of aluminum or the like are formed on the oxide films 21 and 28 through the hole 28a and the p-type silicon layer 2 is formed.
It may be formed by the above process so as to be connected to the 0 surface.

【００４８】[0048]

【表１】 [Table 1]

【００４９】[0049]

【表２】 [Table 2]

【００５０】[0050]

【発明の効果】本発明の請求項１の半導体ひずみゲージ
は、ｐ型シリコンの（１００）基板上に互いに直交する
２対の対向電極が形成され、１対の対向電極は大略〔０
２１〕方向に沿って配置される一方、他の１対の対向電
極は大略〔０−１２〕方向に沿って配置されており、係
る方向に対向電極を配置した場合、半導体ひずみゲージ
は、（１００）面内の互いに直交する２方向の垂直ひず
み成分及び（１００）面内のせん断ひずみ成分に対して
感度を有することになる。According to the semiconductor strain gauge of claim 1 of the present invention, two pairs of counter electrodes which are orthogonal to each other are formed on a (100) substrate of p-type silicon, and one pair of counter electrodes is approximately [0].
21] direction, while the other pair of counter electrodes are arranged along the [0-12] direction, and when the counter electrodes are arranged in such a direction, the semiconductor strain gauge is It has sensitivity to vertical strain components in two directions orthogonal to each other in the (100) plane and shear strain components in the (100) plane.

【００５１】従って、上記半導体ひずみゲージの２対の
電極を用いて、抵抗変化率や電圧比等について３通りの
測定をすることにより、上記３つのひずみ成分を単一の
半導体ひずみゲージで求めることができる。これによ
り、従来、３つの半導体ひずみゲージが必要であった測
定対象に対して、本発明では、単一の半導体ひずみゲー
ジのみで対応できることになり、半導体ひずみゲージの
使用個数や取付スペースを削減できるとともに、コスト
低減にも寄与できる利点がある。Therefore, by using the two pairs of electrodes of the semiconductor strain gauge, the resistance change rate, the voltage ratio, and the like are measured in three ways to obtain the three strain components with a single semiconductor strain gauge. You can As a result, in the present invention, a single semiconductor strain gauge can be used for a measurement object that conventionally required three semiconductor strain gauges, and the number of semiconductor strain gauges to be used and the mounting space can be reduced. At the same time, there is an advantage that it can contribute to cost reduction.

【００５２】請求項２の半導体ひずみゲージは、ｎ型シ
リコンの（１００）基板の表面部近傍にｐ型シリコン層
が形成されるとともに、このｐ型シリコン層上に互いに
直交する２対の対向電極が形成され、１対の対向電極は
大略〔０２１〕方向に沿って配置される一方、他の１対
の対向電極は大略〔０−１２〕方向に沿って配置されて
いるものであり、この場合も、上記請求項１の半導体ひ
ずみゲージと同様の方法で、（１００）面内の２つの垂
直ひずみ成分と（１００）面内のせん断ひずみ成分とを
単一の半導体ひずみゲージで求めることができる。ま
た、ｐ型シリコン層はｎ型シリコンの（１００）基板の
一部の表面部近傍に形成するものであるから、センサ部
となるｐ型シリコン層は請求項１のｐ型シリコンの（１
００）基板と比べて十分に小さく形成することができ
る。According to another aspect of the semiconductor strain gauge of the present invention, a p-type silicon layer is formed in the vicinity of the surface of an n-type silicon (100) substrate, and two pairs of counter electrodes which are orthogonal to each other are formed on the p-type silicon layer. And one pair of counter electrodes are arranged along the [021] direction, while the other pair of counter electrodes are arranged along the [0-12] direction. Also in this case, the two vertical strain components in the (100) plane and the shear strain component in the (100) plane can be obtained by a single semiconductor strain gauge by the same method as in the semiconductor strain gauge of claim 1. it can. Further, since the p-type silicon layer is formed in the vicinity of a part of the surface of the n-type silicon (100) substrate, the p-type silicon layer serving as the sensor portion is formed of (1) of the p-type silicon according to claim 1.
It can be formed sufficiently smaller than the (00) substrate.

【００５３】請求項３の半導体ひずみゲージを用いたひ
ずみ測定方法は、請求項１または２の半導体ひずみゲー
ジを用いて、上記互いに直交する２対の対向電極の各々
の方向の抵抗変化の割合を測定するとともに、１対の対
向電極を入力端子、他の１対の対向電極を出力端子とし
て入出力電圧の比を測定することにより、平面ひずみの
３成分を求めるものであり、求めたい３つのひずみ成分
に対して、上記３通りの測定をして連立方程式を解くこ
とにより、各ひずみ成分を分離して決定できるようにな
る。A strain measuring method using a semiconductor strain gauge according to a third aspect uses the semiconductor strain gauge according to the first or second aspect, and calculates the rate of change in resistance in each direction of the two pairs of counter electrodes which are orthogonal to each other. By measuring the ratio of the input / output voltage using one pair of counter electrodes as input terminals and the other pair of counter electrodes as output terminals, the three components of the plane strain are obtained. By measuring the strain components in the above three ways and solving the simultaneous equations, the strain components can be determined separately.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１の実施の形態における半導体ひず
みゲージを示す概略斜視図。FIG. 1 is a schematic perspective view showing a semiconductor strain gauge according to a first embodiment of the present invention.

【図２】上記半導体ひずみゲージに１軸方向の垂直ひず
みが生じた状態を示す平面説明図。FIG. 2 is an explanatory plan view showing a state where vertical strain in the uniaxial direction is generated in the semiconductor strain gauge.

【図３】上記半導体ひずみゲージに２軸方向の垂直ひず
みが生じた状態を示す平面説明図。FIG. 3 is an explanatory plan view showing a state where vertical strains in two axial directions are generated in the semiconductor strain gauge.

【図４】上記半導体ひずみゲージにせん断ひずみが生じ
た状態を示す平面説明図。FIG. 4 is an explanatory plan view showing a state where shear strain is generated in the semiconductor strain gauge.

【図５】上記半導体ひずみゲージで１軸方向の抵抗変化
率を測定する様子を示す平面説明図。FIG. 5 is an explanatory plan view showing how the rate of change in resistance in the uniaxial direction is measured by the semiconductor strain gauge.

【図６】上記半導体ひずみゲージで２軸方向の抵抗変化
率を測定する様子を示す平面説明図。FIG. 6 is an explanatory plan view showing how the rate of resistance change in two axial directions is measured by the semiconductor strain gauge.

【図７】上記半導体ひずみゲージで２軸方向の入力電圧
と１軸方向の出力電圧との比を測定する様子を示す平面
説明図。FIG. 7 is an explanatory plan view showing how the ratio of the input voltage in the biaxial direction and the output voltage in the uniaxial direction is measured by the semiconductor strain gauge.

【図８】上記１軸方向及び２軸方向をｐ型シリコンの
（１００）面内で３６０°回転させた場合の各ひずみ−
抵抗係数ｍ₁₁、ｍ₁₂、ｍ₁₆の変化を示すグラフ。FIG. 8 shows strains when the uniaxial and biaxial directions are rotated 360 ° in the (100) plane of p-type silicon.
Graph showing changes in resistance coefficient _{m 11, m 12, m 16} .

【図９】上記１軸方向及び２軸方向をｐ型シリコンの
（１００）面内で３６０°回転させた場合の各ひずみ−
抵抗係数ｍ₂₁、ｍ₂₂、ｍ₂₆の変化を示すグラフ。FIG. 9 shows strains when the uniaxial and biaxial directions are rotated 360 ° in the (100) plane of p-type silicon.
Graph showing changes in resistance coefficient _{m 21, m 22, m 26} .

【図１０】上記１軸方向及び２軸方向をｐ型シリコンの
（１００）面内で３６０°回転させた場合の各ひずみ−
抵抗係数ｍ₆₁、ｍ₆₂、ｍ₆₆の変化を示すグラフ。FIG. 10 shows strains when the uniaxial direction and the biaxial direction are rotated 360 ° in the (100) plane of p-type silicon.
Graph showing changes in resistance coefficient _{m 61, m 62, m 66} .

【図１１】本発明及び従来例におけるｐ型シリコンの
（１００）面内での電極の配置方向を示す斜視説明図。FIG. 11 is an explanatory perspective view showing the arrangement direction of electrodes in the (100) plane of p-type silicon in the present invention and the conventional example.

【図１２】本発明の第２の実施の形態における半導体ひ
ずみゲージを示す概略斜視図。FIG. 12 is a schematic perspective view showing a semiconductor strain gauge according to a second embodiment of the present invention.

【図１３】図１２のＡ−Ａ線に沿う概略断面図。13 is a schematic sectional view taken along the line AA of FIG.

【図１４】上記第２の実施の形態の半導体ひずみゲージ
の製造手順を示す断面説明図。FIG. 14 is an explanatory cross-sectional view showing the manufacturing procedure of the semiconductor strain gauge according to the second embodiment.

【図１５】上記第２の実施の形態の半導体ひずみゲージ
の後続の製造手順を示す断面説明図。FIG. 15 is an explanatory cross-sectional view showing a subsequent manufacturing procedure of the semiconductor strain gauge of the second embodiment.

【図１６】上記第２の実施の形態の半導体ひずみゲージ
の後続の製造手順を示す断面説明図。FIG. 16 is an explanatory cross-sectional view showing a subsequent manufacturing procedure of the semiconductor strain gauge of the second embodiment.

【図１７】上記第２の実施の形態の半導体ひずみゲージ
の後続の製造手順を示す断面説明図。FIG. 17 is an explanatory cross-sectional view showing a subsequent manufacturing procedure of the semiconductor strain gauge of the second embodiment.

【図１８】従来の半導体ひずみゲージを示す概略斜視
図。FIG. 18 is a schematic perspective view showing a conventional semiconductor strain gauge.

【図１９】従来の他の半導体ひずみゲージを示す概略斜
視図。FIG. 19 is a schematic perspective view showing another conventional semiconductor strain gauge.

【符号の説明】[Explanation of symbols]

１１、１７ 半導体ひずみゲージ １２ ｐ型シリコンの（１００）基板 １３、１４ １対の対向電極 １５、１６ 他の１対の対向電極 １８ ｎ型シリコンの（１００）基板 ２０ ｐ型シリコン層 ２２、２３ １対の対向電極 ２４、２５ 他の１対の対向電極 11, 17 Semiconductor strain gauge 12 p-type silicon (100) substrate 13, 14 1 pair of counter electrodes 15, 16 Other pair of counter electrodes 18 n-type silicon (100) substrate 20 p-type silicon layer 22, 23 1 pair of counter electrodes 24, 25 Another pair of counter electrodes

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01L 1/18 G01B 7/16 G01L 5/16 H01L 29/84 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. ⁷ , DB name) G01L 1/18 G01B 7/16 G01L 5/16 H01L 29/84

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 ｐ型シリコンの（１００）基板上に互い
に直交する２対の対向電極が形成され、１対の対向電極
は大略〔０２１〕方向に沿って配置される一方、他の１
対の対向電極は大略〔０−１２〕方向に沿って配置され
ていることを特徴とする半導体ひずみゲージ。1. Two pairs of counter electrodes which are orthogonal to each other are formed on a (100) substrate made of p-type silicon, and one pair of counter electrodes is arranged substantially along the [021] direction, while the other one is arranged.
A semiconductor strain gauge characterized in that the pair of counter electrodes are arranged substantially along the [0-12] direction. 【請求項２】 ｎ型シリコンの（１００）基板の表面部
近傍にｐ型シリコン層が形成されるとともに、このｐ型
シリコン層上に互いに直交する２対の対向電極が形成さ
れ、１対の対向電極は大略〔０２１〕方向に沿って配置
される一方、他の１対の対向電極は大略〔０−１２〕方
向に沿って配置されていることを特徴とする半導体ひず
みゲージ。2. A p-type silicon layer is formed in the vicinity of a surface portion of an n-type silicon (100) substrate, and two pairs of counter electrodes orthogonal to each other are formed on the p-type silicon layer to form a pair of paired electrodes. The semiconductor strain gauge, wherein the counter electrodes are arranged substantially along the [021] direction, while the other pair of counter electrodes are arranged substantially along the [0-12] direction. 【請求項３】 請求項１または２の半導体ひずみゲージ
を用いて、上記互いに直交する２対の対向電極の各々の
方向の抵抗変化の割合を測定するとともに、１対の対向
電極を入力端子、他の１対の対向電極を出力端子として
入出力電圧の比を測定することにより、平面ひずみの３
成分を求めることを特徴とする半導体ひずみゲージを用
いたひずみ測定方法。3. The semiconductor strain gauge according to claim 1 or 2 is used to measure the rate of resistance change in each direction of the two pairs of counter electrodes which are orthogonal to each other, and the pair of counter electrodes are connected to input terminals, By measuring the ratio of input / output voltage using another pair of counter electrodes as output terminals,
A strain measuring method using a semiconductor strain gauge, characterized in that a component is obtained.