JP3367918B2 - 物理層回路 - Google Patents
物理層回路Info
- Publication number
- JP3367918B2 JP3367918B2 JP17042799A JP17042799A JP3367918B2 JP 3367918 B2 JP3367918 B2 JP 3367918B2 JP 17042799 A JP17042799 A JP 17042799A JP 17042799 A JP17042799 A JP 17042799A JP 3367918 B2 JP3367918 B2 JP 3367918B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- physical layer
- layer circuit
- ports
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、IEEE1394
規格に準ずるデータ伝送方法において用いられる物理層
回路に関する。
規格に準ずるデータ伝送方法において用いられる物理層
回路に関する。
【0002】
【従来の技術】高速シリアルバスIEEE1394−1
995またはその追加仕様として検討されているP13
94aは、コンピュータやデジタルビデオカメラなどの
情報機器間で、映像など大量のデータを高速に伝送する
ために開発された標準規格である。この規格では、電気
の信号線4本(2対のツイストペア線)からなる伝送媒
体を用いたデータ伝送を実現している。
995またはその追加仕様として検討されているP13
94aは、コンピュータやデジタルビデオカメラなどの
情報機器間で、映像など大量のデータを高速に伝送する
ために開発された標準規格である。この規格では、電気
の信号線4本(2対のツイストペア線)からなる伝送媒
体を用いたデータ伝送を実現している。
【0003】また、P1394b標準化委員会において
は、光ファイバ2本を伝送媒体に用いたデータ伝送方法
について議論がなされている。
は、光ファイバ2本を伝送媒体に用いたデータ伝送方法
について議論がなされている。
【0004】IEEE1394−1995またはP13
94aでは、最大伝送速度・電源供給能力の有無・最大
リピート遅延時間などのポートによって異なり得る特性
値は、機器情報の一部として物理層回路のなかに記録さ
れている。この情報はポート毎ではなく、物理層回路毎
に決められている。この情報は、バス上の他の機器から
読み出す事が可能になっており、また、この情報をもと
にself−IDパケットと呼ばれる自身の能力を知ら
せるパケットを生成し、バスに送信するようにもなって
いる。
94aでは、最大伝送速度・電源供給能力の有無・最大
リピート遅延時間などのポートによって異なり得る特性
値は、機器情報の一部として物理層回路のなかに記録さ
れている。この情報はポート毎ではなく、物理層回路毎
に決められている。この情報は、バス上の他の機器から
読み出す事が可能になっており、また、この情報をもと
にself−IDパケットと呼ばれる自身の能力を知ら
せるパケットを生成し、バスに送信するようにもなって
いる。
【0005】P1394bでは、一部の情報については
ポート毎に情報を記録する様になっているが、ポート固
有のすべての情報ではなく、また、他の機器からの読み
出しやバスへの通知の手段は規定されていない。
ポート毎に情報を記録する様になっているが、ポート固
有のすべての情報ではなく、また、他の機器からの読み
出しやバスへの通知の手段は規定されていない。
【0006】図9は物理層回路が三つのポートを備えて
いる場合のself−IDパケットの図である。この図
は、ポートの特性以外を記述した部分を省略している。
11はPHY_SPEEDフィールドと呼ばれ、物理層
回路が扱える最大伝送速度が記述されている。この値は
ポートの能力とは無関係に決まっているが、実際にはポ
ートの能力によって伝送速度が制限されることがあり得
るので、本来ポート毎に決められるべき値である。12
はPOWER_CLASSフィールドと呼ばれ、電源供
給能力の有無およびその能力値が記述されている。この
値もポート毎に異なる可能性がある値である。
いる場合のself−IDパケットの図である。この図
は、ポートの特性以外を記述した部分を省略している。
11はPHY_SPEEDフィールドと呼ばれ、物理層
回路が扱える最大伝送速度が記述されている。この値は
ポートの能力とは無関係に決まっているが、実際にはポ
ートの能力によって伝送速度が制限されることがあり得
るので、本来ポート毎に決められるべき値である。12
はPOWER_CLASSフィールドと呼ばれ、電源供
給能力の有無およびその能力値が記述されている。この
値もポート毎に異なる可能性がある値である。
【0007】また、self−IDパケットには含まれ
ないが、ポート毎に異なる可能性がある機器情報とし
て、最大リピート遅延時間がある。最大リピート遅延時
間は、あるポートに接続されたバスからの入力を他のポ
ートに接続されたバスに出力する、ポート間のリピート
において許される遅延時間の最大値である。
ないが、ポート毎に異なる可能性がある機器情報とし
て、最大リピート遅延時間がある。最大リピート遅延時
間は、あるポートに接続されたバスからの入力を他のポ
ートに接続されたバスに出力する、ポート間のリピート
において許される遅延時間の最大値である。
【0008】最大リピート遅延時間は、IEEE139
4−1995規格において上限値が定められている。ま
た、リンク層からのデータをバスに出力するまでに許さ
れる遅延時間の最大値は、P1394a規格によって定
められている。
4−1995規格において上限値が定められている。ま
た、リンク層からのデータをバスに出力するまでに許さ
れる遅延時間の最大値は、P1394a規格によって定
められている。
【0009】従来の方法を物理層回路の構成図5〜8に
よって示す。以下、それぞれについて説明する。
よって示す。以下、それぞれについて説明する。
【0010】図5〜7はIEEE1394−1995ま
たはP1394a準拠の、電気の信号線だけを伝送媒体
としてサポートする回路の構成図である。
たはP1394a準拠の、電気の信号線だけを伝送媒体
としてサポートする回路の構成図である。
【0011】図5は、ただ一つのポートを備える物理層
回路の構成である。1−5は通信を行う物理層回路で、
上位層であるリンク層回路3、及び一つのコネクタ5と
接続されている。コネクタ5はバスと接続されている。
物理層回路は大きく分けると、物理層回路全体を制御す
る一つのコントローラ2と、バスと直接情報をやり取り
する、コネクタ5と同数のポート4とからなる。この例
ではポート4はDSポートと呼ばれる、電気の信号線か
らなるバスに接続されるポートである。self−ID
パケットを生成する際に参照する機器情報6は、コント
ローラ2の中に記録されている。
回路の構成である。1−5は通信を行う物理層回路で、
上位層であるリンク層回路3、及び一つのコネクタ5と
接続されている。コネクタ5はバスと接続されている。
物理層回路は大きく分けると、物理層回路全体を制御す
る一つのコントローラ2と、バスと直接情報をやり取り
する、コネクタ5と同数のポート4とからなる。この例
ではポート4はDSポートと呼ばれる、電気の信号線か
らなるバスに接続されるポートである。self−ID
パケットを生成する際に参照する機器情報6は、コント
ローラ2の中に記録されている。
【0012】図6の1−6は、複数(この図の例では三
つ)のDSポート4を備えた物理層回路の構成図であ
る。
つ)のDSポート4を備えた物理層回路の構成図であ
る。
【0013】図7の1−7は、図6と同様に三つのポー
トすべてがDSポートであるが、ポートの最大伝送速度
が最大400MHzのもの4−1と200MHzのもの
4−2が混在している場合の物理層回路である。
トすべてがDSポートであるが、ポートの最大伝送速度
が最大400MHzのもの4−1と200MHzのもの
4−2が混在している場合の物理層回路である。
【0014】図8の1−8は、P1394bなどで、D
Sポートと、ベータポートと呼ばれる異なる特性を持つ
ポートが混在する物理層回路である。1−5とは、ポー
トがDSポート4とベータポート7との2種類が混在し
ているところだけが異なる。
Sポートと、ベータポートと呼ばれる異なる特性を持つ
ポートが混在する物理層回路である。1−5とは、ポー
トがDSポート4とベータポート7との2種類が混在し
ているところだけが異なる。
【0015】1−6、1−7、1−8のように、ポート
を複数備えた物理層回路でも、機器情報6はコントロー
ラ2のなかに記録されているため一つしかない。
を複数備えた物理層回路でも、機器情報6はコントロー
ラ2のなかに記録されているため一つしかない。
【0016】実際に機器がself−IDパケットを出
す場合を考える。self−IDパケットは、前述の通
り、コントローラの中にある機器情報6に基いて生成さ
れる。したがって、self−IDパケットはどのポー
トから送信されるものも同じものである。
す場合を考える。self−IDパケットは、前述の通
り、コントローラの中にある機器情報6に基いて生成さ
れる。したがって、self−IDパケットはどのポー
トから送信されるものも同じものである。
【0017】図5の例のように物理層回路に備えられた
ポートが一つの場合や、図6の例のように物理層回路に
備えられたポートが同じ特性のものである場合には問題
は生じない。しかし、図7や図8のように、特性の異な
るポートが混在している場合でも、すべてのポートから
同じself−IDパケットが送信されることになり、
あるポートに接続されたバスでは正しい情報であって
も、別のポートに接続されたバスでは間違った情報であ
るという問題が起こる。具体的には、例えば図7におい
ては物理層回路の可能な最大伝送速度は400MHzで
あるため、self−IDパケットのPHY_SPEE
Dフィールド13は400MHzに設定されているが、
実際にはポート4−2では200MHzまでの速度しか
扱えないため、実態とは合わない情報になってしまう。
ポートが一つの場合や、図6の例のように物理層回路に
備えられたポートが同じ特性のものである場合には問題
は生じない。しかし、図7や図8のように、特性の異な
るポートが混在している場合でも、すべてのポートから
同じself−IDパケットが送信されることになり、
あるポートに接続されたバスでは正しい情報であって
も、別のポートに接続されたバスでは間違った情報であ
るという問題が起こる。具体的には、例えば図7におい
ては物理層回路の可能な最大伝送速度は400MHzで
あるため、self−IDパケットのPHY_SPEE
Dフィールド13は400MHzに設定されているが、
実際にはポート4−2では200MHzまでの速度しか
扱えないため、実態とは合わない情報になってしまう。
【0018】このように、実際の機器の状態と機器情報
との矛盾を解消する方法として、特開平11−9815
9号公報の方法がある。この方法では、物理層回路が備
えるすべてのポートの伝送速度を、もっとも遅いポート
の可能な最大伝送速度に合わせ、その伝送速度で機器情
報の該当個所を上書きすることによって、機器情報とポ
ートの速度を一致させている。
との矛盾を解消する方法として、特開平11−9815
9号公報の方法がある。この方法では、物理層回路が備
えるすべてのポートの伝送速度を、もっとも遅いポート
の可能な最大伝送速度に合わせ、その伝送速度で機器情
報の該当個所を上書きすることによって、機器情報とポ
ートの速度を一致させている。
【0019】
【発明が解決しようとする課題】このように、一つの物
理層に異なる特性を持つポートが混在する場合でも、物
理層が持つ機器情報は1種類しかないため、あるポート
について実態と合わない情報を持つことがあり得る。そ
の結果、実態と合わない情報を含むself−IDパケ
ットを送信したり、他の機器からのアクセスに対して正
しくない情報を返すなどの問題が生じる。
理層に異なる特性を持つポートが混在する場合でも、物
理層が持つ機器情報は1種類しかないため、あるポート
について実態と合わない情報を持つことがあり得る。そ
の結果、実態と合わない情報を含むself−IDパケ
ットを送信したり、他の機器からのアクセスに対して正
しくない情報を返すなどの問題が生じる。
【0020】特開平11−98159号公報の方法で
は、伝送速度については機器情報とポートの速度を一致
させることができるが、機器情報と伝送速度以外の能力
値、例えば電源供給能力の有無については、依然として
実態と合わない情報を持っている可能性がある。また、
全体の伝送速度をもっとも遅いポートに合わせてしまう
ため、例えば図7の一番上のポート4−1から真中のポ
ート4−1にリピートする時は400MHzの伝送速度
でリピートすることが可能であるはずなのに、この方法
では200MHzの伝送速度でしかリピートできないと
いう無駄も生ずる。
は、伝送速度については機器情報とポートの速度を一致
させることができるが、機器情報と伝送速度以外の能力
値、例えば電源供給能力の有無については、依然として
実態と合わない情報を持っている可能性がある。また、
全体の伝送速度をもっとも遅いポートに合わせてしまう
ため、例えば図7の一番上のポート4−1から真中のポ
ート4−1にリピートする時は400MHzの伝送速度
でリピートすることが可能であるはずなのに、この方法
では200MHzの伝送速度でしかリピートできないと
いう無駄も生ずる。
【0021】また、前述した通り、IEEE1394に
準ずる規格では、ポート間のリピートにかかる最大遅延
時間や、リンク層回路からのデータをバスに出力するた
めに生ずる遅延時間に上限が設けられており、ポート間
のリピートやリンク層からバスへのリピートに、その上
限時間を超える時間が必要となるような伝送媒体からな
るバスを接続することはできない。
準ずる規格では、ポート間のリピートにかかる最大遅延
時間や、リンク層回路からのデータをバスに出力するた
めに生ずる遅延時間に上限が設けられており、ポート間
のリピートやリンク層からバスへのリピートに、その上
限時間を超える時間が必要となるような伝送媒体からな
るバスを接続することはできない。
【0022】本発明は、これらの課題を解決するために
創案されたもので、特性の異なるポートが混在している
機器でも矛盾のない機器情報を提供すること、及びポー
ト間のリピート遅延時間やリンク層−バス間の遅延時間
がIEEE1394−1995規格の制限を越えるよう
な伝送媒体もサポート出来るようにする事を目的とす
る。
創案されたもので、特性の異なるポートが混在している
機器でも矛盾のない機器情報を提供すること、及びポー
ト間のリピート遅延時間やリンク層−バス間の遅延時間
がIEEE1394−1995規格の制限を越えるよう
な伝送媒体もサポート出来るようにする事を目的とす
る。
【0023】
【課題を解決するための手段】本発明の請求項1に関わ
る物理層回路は、一つのメインコントローラと一つ以上
のポートを持つIEEE1394に準ずる通信を行うた
めの物理層回路であって、少なくとも一つのポートとメ
インコントローラの間に一つ以上のサブコントローラを
備えたことを特徴とする。
る物理層回路は、一つのメインコントローラと一つ以上
のポートを持つIEEE1394に準ずる通信を行うた
めの物理層回路であって、少なくとも一つのポートとメ
インコントローラの間に一つ以上のサブコントローラを
備えたことを特徴とする。
【0024】本発明の請求項2に関わる物理層回路は、
請求項1の物理層回路において、前記メインコントロー
ラ及びサブコントローラには、少なくともそのコントロ
ーラに直結するポート固有の情報を含むことを特徴とす
る。
請求項1の物理層回路において、前記メインコントロー
ラ及びサブコントローラには、少なくともそのコントロ
ーラに直結するポート固有の情報を含むことを特徴とす
る。
【0025】本発明の請求項3に関わる物理層回路は、
請求項1または請求項2の物理層回路において、他の機
器からの各ポートへのアクセスに対して、各ポートに最
も近いメインコントローラまたはサブコントローラに記
憶されているポート固有情報を返すことを特徴とする。
請求項1または請求項2の物理層回路において、他の機
器からの各ポートへのアクセスに対して、各ポートに最
も近いメインコントローラまたはサブコントローラに記
憶されているポート固有情報を返すことを特徴とする。
【0026】少なくとも一つのポートと通常のコントロ
ーラ(以下、メインコントローラと呼ぶ)との間に、一
つ以上のコントローラ(以下、サブコントローラと呼
ぶ)を接続して物理層回路を構成し、それぞれのコント
ローラの機器情報には直結されたポートの情報を記述
し、バスからのアクセスに対しては、そのバスに接続さ
れたポートに直結されたコントローラに記憶されている
ポート固有情報を返すことによって、バス全体において
実際の機器の能力と食い違いのない機器情報を提供す
る。
ーラ(以下、メインコントローラと呼ぶ)との間に、一
つ以上のコントローラ(以下、サブコントローラと呼
ぶ)を接続して物理層回路を構成し、それぞれのコント
ローラの機器情報には直結されたポートの情報を記述
し、バスからのアクセスに対しては、そのバスに接続さ
れたポートに直結されたコントローラに記憶されている
ポート固有情報を返すことによって、バス全体において
実際の機器の能力と食い違いのない機器情報を提供す
る。
【0027】また、ポートとメインコントローラの間に
一つ以上のサブコントローラを備えることによって、ポ
ート間の最大リピート遅延時間はポート間に存在するす
べてのコントローラの機器情報の最大リピート遅延時間
の和だけ許され、リンク層−バス間の遅延時間は、メイ
ンコントローラのリンク層−バス間の最大遅延時間とポ
ートとメインコントローラの間に備えられたすべてのサ
ブコントローラの最大リピート遅延時間の和だけ許され
るようになるため、ポート間のリピート遅延時間やリン
ク層−バス間の遅延時間が規格の制限を越えるような伝
送媒体からなるバスをサポートする事ができる。
一つ以上のサブコントローラを備えることによって、ポ
ート間の最大リピート遅延時間はポート間に存在するす
べてのコントローラの機器情報の最大リピート遅延時間
の和だけ許され、リンク層−バス間の遅延時間は、メイ
ンコントローラのリンク層−バス間の最大遅延時間とポ
ートとメインコントローラの間に備えられたすべてのサ
ブコントローラの最大リピート遅延時間の和だけ許され
るようになるため、ポート間のリピート遅延時間やリン
ク層−バス間の遅延時間が規格の制限を越えるような伝
送媒体からなるバスをサポートする事ができる。
【0028】
【発明の実施の形態】(実施の形態1)
(2種類のポートが混在する場合)図1は、本発明の物
理層回路で、2種類のポートが混在する場合の構成図で
ある。
理層回路で、2種類のポートが混在する場合の構成図で
ある。
【0029】三つのポートのうち、二つがDSポート
4、一つがベータポート7である。一つだけ性質の異な
るベータポート7とメインコントローラ2の間に、リン
ク層回路と接続されないサブコントローラ8を接続し
て、物理層回路1−1を構成する。サブコントローラ8
は、メインコントローラ2に比べて限定された機能しか
持たないため、メインコントローラより小さく構成でき
る。
4、一つがベータポート7である。一つだけ性質の異な
るベータポート7とメインコントローラ2の間に、リン
ク層回路と接続されないサブコントローラ8を接続し
て、物理層回路1−1を構成する。サブコントローラ8
は、メインコントローラ2に比べて限定された機能しか
持たないため、メインコントローラより小さく構成でき
る。
【0030】この構成では、サブコントローラを含むす
べてのコントローラには、それぞれ1種類の性質のポー
トしか接続されない。それぞれのコントローラは独自に
機器情報6を持つので、各コントローラの持つ機器情報
のうちポートの特性を記述する部分を、そのコントロー
ラに直接接続されたポートの能力に基いて記述すること
により、バス全体で正しい機器情報を提供することがで
きる。
べてのコントローラには、それぞれ1種類の性質のポー
トしか接続されない。それぞれのコントローラは独自に
機器情報6を持つので、各コントローラの持つ機器情報
のうちポートの特性を記述する部分を、そのコントロー
ラに直接接続されたポートの能力に基いて記述すること
により、バス全体で正しい機器情報を提供することがで
きる。
【0031】(実施の形態2)
(1つのサブコントローラに2つのポートが接続される
場合)図2は図1と基本的には同じ構成の場合の変形実
施例であり、図2の物理層回路1−2も図1の1−1と
同様に、二つのDSポート4と一つのベータポート7を
備えている。この図の様に二つのDSポートとメインコ
ントローラ2の間にサブントローラ8が接続される構成
も考えられる。
場合)図2は図1と基本的には同じ構成の場合の変形実
施例であり、図2の物理層回路1−2も図1の1−1と
同様に、二つのDSポート4と一つのベータポート7を
備えている。この図の様に二つのDSポートとメインコ
ントローラ2の間にサブントローラ8が接続される構成
も考えられる。
【0032】(実施の形態3)
(3種類以上のポートが混在する場合)図3は3種類の
ポートが混在する場合である。ここでは、DSポート4
とベータポート7とどちらでもない特性を持つXポート
9を持つ場合を考える。この場合も、性質の異なるポー
トとメインコントローラの間にサブコントローラを入れ
て、物理層回路1−3を構成する。それぞれのコントロ
ーラの機器情報6のポートの特性を記述する部分は、直
接接続されているポートの能力に基いて記述する。この
例のように、サブコントローラを複数備えることによ
り、3種類以上のポートが混在する物理層回路を構成で
きる。
ポートが混在する場合である。ここでは、DSポート4
とベータポート7とどちらでもない特性を持つXポート
9を持つ場合を考える。この場合も、性質の異なるポー
トとメインコントローラの間にサブコントローラを入れ
て、物理層回路1−3を構成する。それぞれのコントロ
ーラの機器情報6のポートの特性を記述する部分は、直
接接続されているポートの能力に基いて記述する。この
例のように、サブコントローラを複数備えることによ
り、3種類以上のポートが混在する物理層回路を構成で
きる。
【0033】(実施の形態4)
(遅延時間の大きなバスに接続する場合)図4はポート
間のリピートや、リンク層から受信したデータをバスに
送信するまでに長い時間のかかるような伝送媒体をサポ
ートする場合の物理層回路の構成例である。
間のリピートや、リンク層から受信したデータをバスに
送信するまでに長い時間のかかるような伝送媒体をサポ
ートする場合の物理層回路の構成例である。
【0034】前述した通り、IEEE1394に準ずる
規格では、ポート間のリピートにかかる最大遅延時間
や、リンク層回路からのデータをバスに出力するために
生ずる遅延時間に上限が設けられているので、従来の方
法では、ポート間のリピートやリンク層からバスへの出
力に、その上限時間を超える時間が必要となるような伝
送媒体を接続することはできない。
規格では、ポート間のリピートにかかる最大遅延時間
や、リンク層回路からのデータをバスに出力するために
生ずる遅延時間に上限が設けられているので、従来の方
法では、ポート間のリピートやリンク層からバスへの出
力に、その上限時間を超える時間が必要となるような伝
送媒体を接続することはできない。
【0035】しかし、この図4のように遅延の大きい伝
送媒体を用いたバスに接続されるポート10とメインコ
ントローラ2の間に、サブコントローラ8を直列に接続
して物理層回路1−4を構成し、サブコントローラの最
大リピート遅延時間を大きく(例えば最大値に)設定し
ておく。
送媒体を用いたバスに接続されるポート10とメインコ
ントローラ2の間に、サブコントローラ8を直列に接続
して物理層回路1−4を構成し、サブコントローラの最
大リピート遅延時間を大きく(例えば最大値に)設定し
ておく。
【0036】こうすることによって、各コントローラが
あたかもそれぞれが一つの物理層であるかのように振舞
うため、ポート間のリピートには、直列に接続されたす
べてのコントローラの最大遅延時間の和だけのリピート
遅延時間を許容するようになり、リンク層−バス間の遅
延時間は、メインコントローラのリンク層−バス間の最
大遅延時間と、ポートとメインコントローラの間に備え
られたすべてのサブコントローラの最大リピート遅延時
間の和だけ許されるようになるため、遅延の大きな伝送
媒体からなるバスに接続する事ができる。
あたかもそれぞれが一つの物理層であるかのように振舞
うため、ポート間のリピートには、直列に接続されたす
べてのコントローラの最大遅延時間の和だけのリピート
遅延時間を許容するようになり、リンク層−バス間の遅
延時間は、メインコントローラのリンク層−バス間の最
大遅延時間と、ポートとメインコントローラの間に備え
られたすべてのサブコントローラの最大リピート遅延時
間の和だけ許されるようになるため、遅延の大きな伝送
媒体からなるバスに接続する事ができる。
【0037】(実施の形態1乃至4に共通)なお、本実
施形態ではIEEE1394規格に準拠する通信を行う
物理層回路を例に挙げて説明したが、本発明の構成は、
物理層回路に一つの機器情報と一つ以上のポートを備え
ていて、異なる特性を持った伝送媒体をサポートする通
信や、物理層回路一つあたりのリピート遅延時間や、上
位層から来たデータを通信媒体に送信するまでの遅延時
間に最大値が設定されているような通信を行うための物
理層回路であれば、すべてに適用できる。
施形態ではIEEE1394規格に準拠する通信を行う
物理層回路を例に挙げて説明したが、本発明の構成は、
物理層回路に一つの機器情報と一つ以上のポートを備え
ていて、異なる特性を持った伝送媒体をサポートする通
信や、物理層回路一つあたりのリピート遅延時間や、上
位層から来たデータを通信媒体に送信するまでの遅延時
間に最大値が設定されているような通信を行うための物
理層回路であれば、すべてに適用できる。
【0038】
【発明の効果】本発明の物理層回路によれば、サブコン
トローラの中にも機器情報を持つことより、ポート毎の
正しい機器情報を提供することが可能となる。
トローラの中にも機器情報を持つことより、ポート毎の
正しい機器情報を提供することが可能となる。
【0039】また、ポート間にコントローラを複数備え
ることにより、ポート間のリピート遅延時間やリンク層
−バス間の遅延時間が規格の制限を越えるような伝送媒
体もサポートできるようになる。
ることにより、ポート間のリピート遅延時間やリンク層
−バス間の遅延時間が規格の制限を越えるような伝送媒
体もサポートできるようになる。
【図1】本発明の実施形態1の物理層回路の構成図で、
2種類のポートが混在する場合である。
2種類のポートが混在する場合である。
【図2】本発明の実施形態2の物理層回路の構成図で、
1つのサブコントローラに2つのポートが接続される場
合である。
1つのサブコントローラに2つのポートが接続される場
合である。
【図3】本発明の実施形態3の物理層回路の構成図で、
3種類のポートが混在する場合である。
3種類のポートが混在する場合である。
【図4】本発明の実施形態4の物理層回路の構成図で、
遅延時間の大きいバスに接続する場合である。
遅延時間の大きいバスに接続する場合である。
【図5】従来技術における物理層回路の構成図である。
【図6】従来技術における物理層回路の構成図で、複数
の同種のポートが接続された場合である。
の同種のポートが接続された場合である。
【図7】従来技術における物理層回路の構成図で、複数
の同種のポートで伝送速度の異なるポートが接続された
場合である。
の同種のポートで伝送速度の異なるポートが接続された
場合である。
【図8】従来技術における物理層回路の構成図で、複数
の異種のポートが接続された場合である。
の異種のポートが接続された場合である。
【図9】IEEE1394準拠のself−IDパケッ
トの説明図である。
トの説明図である。
1−1 本発明の実施形態1の物理層回路(2種類のポ
ートが混在する場合) 1−2 本発明の実施形態2の物理層回路(1つのサブ
コントローラに2つのポートが接続される場合) 1−3 本発明の実施形態3の物理層回路(3種類のポ
ートが混在する場合) 1−4 本発明の実施形態4の物理層回路(遅延時間の
大きいバスに接続する場合) 1−5 従来技術における物理層回路(一つのポートが
接続された場合) 1−6 従来技術における物理層回路(複数の同種のポ
ートが接続された場合) 1−7 従来技術における物理層回路(複数の同種のポ
ートで伝送速度の異なるポートが接続された場合) 1−8 従来技術における物理層回路(複数の異種のポ
ートが接続された場合) 2 物理層コントローラ 3 リンク層回路 4 DSポート 4−1 伝送速度が400MHzのDSポート 4−2 伝送速度が200MHzのDSポート 5 コネクタ 6 機器情報 7 ベータポート 8 サブコントローラ 9 Xポート 10 リピート遅延が大きいXポート 11 PHY_SPEEDフィールド 12 POWER_CLASSフィールド
ートが混在する場合) 1−2 本発明の実施形態2の物理層回路(1つのサブ
コントローラに2つのポートが接続される場合) 1−3 本発明の実施形態3の物理層回路(3種類のポ
ートが混在する場合) 1−4 本発明の実施形態4の物理層回路(遅延時間の
大きいバスに接続する場合) 1−5 従来技術における物理層回路(一つのポートが
接続された場合) 1−6 従来技術における物理層回路(複数の同種のポ
ートが接続された場合) 1−7 従来技術における物理層回路(複数の同種のポ
ートで伝送速度の異なるポートが接続された場合) 1−8 従来技術における物理層回路(複数の異種のポ
ートが接続された場合) 2 物理層コントローラ 3 リンク層回路 4 DSポート 4−1 伝送速度が400MHzのDSポート 4−2 伝送速度が200MHzのDSポート 5 コネクタ 6 機器情報 7 ベータポート 8 サブコントローラ 9 Xポート 10 リピート遅延が大きいXポート 11 PHY_SPEEDフィールド 12 POWER_CLASSフィールド
フロントページの続き
(72)発明者 西村 崇
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内
(72)発明者 市川 雄二
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内
(72)発明者 高橋 雅史
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内
(56)参考文献 特開 平10−336252(JP,A)
特開 平11−98159(JP,A)
特開 平11−331215(JP,A)
特開 平10−290237(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
H04L 12/28
H04L 29/08
Claims (3)
- 【請求項1】 一つのメインコントローラと一つ以上の
ポートを持つIEEE1394に準ずる通信を行うため
の物理層回路であって、 少なくとも一つのポートとメインコントローラの間に一
つ以上のサブコントローラを備えたことを特徴とする物
理層回路。 - 【請求項2】 前記メインコントローラ及びサブコント
ローラには、少なくともそのメインコントローラまたは
サブコントローラに直結するポート固有の情報を含むこ
とを特徴とする請求項1の物理層回路。 - 【請求項3】 他の機器からの各ポートへのアクセスに
対して、各ポートに直結するメインコントローラまたは
サブコントローラに記憶されているポート固有情報を返
すことを特徴とする請求項1または請求項2の物理層回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17042799A JP3367918B2 (ja) | 1999-06-17 | 1999-06-17 | 物理層回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17042799A JP3367918B2 (ja) | 1999-06-17 | 1999-06-17 | 物理層回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000358056A JP2000358056A (ja) | 2000-12-26 |
JP3367918B2 true JP3367918B2 (ja) | 2003-01-20 |
Family
ID=15904724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17042799A Expired - Fee Related JP3367918B2 (ja) | 1999-06-17 | 1999-06-17 | 物理層回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3367918B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002176466A (ja) * | 2000-12-08 | 2002-06-21 | Fuji Film Microdevices Co Ltd | 信号処理回路及び信号処理方法 |
-
1999
- 1999-06-17 JP JP17042799A patent/JP3367918B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000358056A (ja) | 2000-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1203301B1 (en) | Split transaction protocol for a bus system | |
EP0798894A2 (en) | Management communication bus for networking devices | |
JPH11127214A (ja) | 情報処理装置、制御方法、並びに伝送媒体 | |
US8046481B2 (en) | Peer-to-peer network communications using SATA/SAS technology | |
US6401159B1 (en) | Method of half-duplex serial signal control with multi-baud rate and multi-configuration | |
US6754184B2 (en) | Information processing apparatus and method, and distribution medium | |
KR20010090768A (ko) | 전자 장치, 및 인터페이스 유닛의 버스 초기화 위상에서디지털 시리얼 데이터를 처리하는 방법 | |
US7177283B2 (en) | Transmitting and receiving circuit and transmitting and receiving method | |
EP0939530A2 (en) | Data communication system data communication method and data communication apparatus | |
US5025500A (en) | Apparatus for providing multiple controller interfaces to a standard digital modem and including integral conflict resolution | |
JP3630971B2 (ja) | データ通信方法、装置、システム、及び記憶媒体 | |
Paskins | The IEEE 1394 bus | |
JP3367918B2 (ja) | 物理層回路 | |
KR19990006761A (ko) | 데이터 송신장치, 데이터 수신장치, 데이터 송신시스템 및 데이터 송신방법 | |
US5703883A (en) | Expandable repeater controller | |
KR100464469B1 (ko) | 데이터 전송 제어 장치 및 전자기기 | |
JP3295074B2 (ja) | Ieee1394シリアルバストポロジー最適化方法 | |
JP2006174352A (ja) | リモートi/oモジュール通信装置 | |
US8427955B2 (en) | Method and apparatus for transferring data | |
US7420930B2 (en) | Communication apparatus, communication method, communication program and information recording medium having the program recorded thereon | |
CN115080477B (zh) | 一种串行通信的方法和*** | |
JP3495879B2 (ja) | データ処理方法、データ処理装置、及びコンピュータ読み取り可能な記録媒体 | |
JP3495878B2 (ja) | データ処理方法、データ処理装置及びプリンタ | |
EP1336278A1 (en) | System and method for connecting nodes to a network via non-network compliant link | |
JPH09233114A (ja) | 産業用のネットワークに対するマルチプロトコルルーターブリッジと二つの離れた遠隔局に分配されたメディア間のマルチプロトコル通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081108 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091108 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091108 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101108 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |