JP3366588B2 - Synchronous rectifier converter - Google Patents
Synchronous rectifier converterInfo
- Publication number
- JP3366588B2 JP3366588B2 JP01543999A JP1543999A JP3366588B2 JP 3366588 B2 JP3366588 B2 JP 3366588B2 JP 01543999 A JP01543999 A JP 01543999A JP 1543999 A JP1543999 A JP 1543999A JP 3366588 B2 JP3366588 B2 JP 3366588B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- synchronous rectification
- voltage
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、直流入力電圧をス
イッチング素子によって交流電圧に変換し、この変換さ
れた交流電圧をトランスの１次巻線に印加し、そのトラ
ンスの２次巻線から取り出された電圧を同期整流用ＦＥ
Ｔ、転流用ＦＥＴ、出力チョークコイル、コンデンサに
よって整流、平滑することによって、直流電圧を出力す
る同期整流コンバータに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention converts a DC input voltage into an AC voltage by a switching element, applies the converted AC voltage to a primary winding of a transformer, and extracts it from a secondary winding of the transformer. FE for synchronous rectification
The present invention relates to a synchronous rectification converter that outputs a DC voltage by rectifying and smoothing with a T, a commutation FET, an output choke coil, and a capacitor.
【０００２】[0002]
【従来の技術】従来の同期整流コンバータとして、ダイ
オードを使用したコンバータが知られ、このコンバータ
は、ダイオードにおける順方向のロスが大きいという弊
害がある。この弊害を除去するためにＦＥＴを使用した
コンバータが、特開平９−２２４３７１号公報に記載さ
れている。2. Description of the Related Art As a conventional synchronous rectification converter, a converter using a diode is known, and this converter has a disadvantage that a forward loss in the diode is large. A converter using an FET to eliminate this adverse effect is described in Japanese Patent Application Laid-Open No. 9-224371.
【０００３】図７（１）は、上記ＦＥＴを使用した従来
の同期整流コンバータ２００を示す回路図である。FIG. 7 (1) is a circuit diagram showing a conventional synchronous rectification converter 200 using the above FET.
【０００４】この同期整流コンバータ２００は、順方向
のロスを少なくしたコンバータであり、ＦＥＴのオン時
に数ｍΩの抵抗が発生し、順方向電圧降下を０．１Ｖ程
度に抑えることができる。The synchronous rectification converter 200 is a converter in which the forward loss is reduced, a resistance of several mΩ is generated when the FET is turned on, and the forward voltage drop can be suppressed to about 0.1V.
【０００５】この同期整流コンバータ２００は、その入
力端子ｔ１１、ｔ１２に直流電源Ｂ１が接続され、その
出力端子ｔ１３、ｔ１４に負荷が接続され、主トランス
Ｔの１次側に、直流電源Ｂ１をスイッチングして交流電
圧に変換するスイッチング用ＦＥＴ９１を有し、主トラ
ンスＴの２次側に、同期整流用ＦＥＴ９２と、転流用Ｆ
ＥＴ９３とが設けられ、出力チョークコイルＬ１と、平
滑用コンデンサＣ１とによって出力電圧が平滑され、安
定な直流電圧が出力端子ｔ１３、ｔ１４に出力されるも
のである。In this synchronous rectification converter 200, a DC power supply B1 is connected to its input terminals t11 and t12, a load is connected to its output terminals t13 and t14, and a DC power supply B1 is switched to the primary side of the main transformer T. And a switching FET 91 for converting into an AC voltage, and on the secondary side of the main transformer T, a synchronous rectification FET 92 and a commutation F.
ET93 is provided, the output voltage is smoothed by the output choke coil L1 and the smoothing capacitor C1, and stable DC voltage is output to the output terminals t13 and t14.
【０００６】なお、スイッチング用ＦＥＴ９１のオン／
オフと同期して、同期整流用ＦＥＴ９２がオン／オフ
し、転流用ＦＥＴ９３がオフ／オンする。The switching FET 91 is turned on / off.
In synchronization with turning off, the synchronous rectification FET 92 turns on / off, and the commutation FET 93 turns off / on.
【０００７】従来の同期整流コンバータ２００におい
て、ＦＥＴ９１がオンすると、直流電源Ｂ１の電圧が主
トランスＴに印加され、主トランスＴの２次巻線端子
Ａ、Ｂにそれぞれ正、負極性の電圧が発生する。この電
圧によって同期整流用ＦＥＴ９２のゲートが正電圧にな
り、同期整流用ＦＥＴ９２がオンし、出力チョークコイ
ルＬ１を介して負荷に電流が供給される。一方、スイッ
チング用ＦＥＴ９１がオフすると、主トランスＴに蓄え
られた電磁エネルギーによって主トランスＴの２次巻線
端子Ａ、Ｂにそれぞれ負、正極性のフライバック電圧が
発生する。このフライバック電圧によって、同期整流用
ＦＥＴ９２のゲートが負電圧になり、同期整流用ＦＥＴ
９２がオフする。In the conventional synchronous rectification converter 200, when the FET 91 is turned on, the voltage of the DC power source B1 is applied to the main transformer T, and positive and negative voltages are applied to the secondary winding terminals A and B of the main transformer T, respectively. Occur. With this voltage, the gate of the synchronous rectification FET 92 becomes a positive voltage, the synchronous rectification FET 92 is turned on, and current is supplied to the load via the output choke coil L1. On the other hand, when the switching FET 91 is turned off, the electromagnetic energy stored in the main transformer T causes negative and positive flyback voltages to be generated at the secondary winding terminals A and B of the main transformer T, respectively. Due to this flyback voltage, the gate of the synchronous rectification FET 92 becomes a negative voltage, and the synchronous rectification FET 92
92 turns off.
【０００８】上記のように、主トランスＴの２次巻線端
子Ａ、Ｂにそれぞれ負、正極性のフライバック電圧が発
生すると、転流用ＦＥＴ９３のゲートが正電圧になり、
転流用ＦＥＴ９３がオンし、出力チョークコイルＬ１に
蓄えられた電磁エネルギーが転流用ＦＥＴ９３を介して
負荷に供給される。As described above, when negative and positive flyback voltages are generated at the secondary winding terminals A and B of the main transformer T, the gate of the commutating FET 93 becomes positive voltage,
The commutation FET 93 is turned on, and the electromagnetic energy stored in the output choke coil L1 is supplied to the load via the commutation FET 93.
【０００９】上記フライバック電圧がゼロになると、転
流用ＦＥＴ９３のゲート電圧がゼロになり、転流用ＦＥ
Ｔ９３がオフし、出力チョークコイルＬ１の電磁エネル
ギーは転流用ＦＥＴ９３に並列に接続されたダイオード
Ｄ１３を介して流れる。When the flyback voltage becomes zero, the gate voltage of the commutation FET 93 becomes zero and the commutation FE becomes
T93 is turned off, and the electromagnetic energy of the output choke coil L1 flows through the diode D13 connected in parallel to the commutation FET 93.
【００１０】[0010]
【発明が解決しようとする課題】上記従来例において、
転流用ＦＥＴ９３のドライブ信号として、主トランスＴ
の２次側巻線Ｂ端子に発生する信号を使用している。SUMMARY OF THE INVENTION In the above conventional example,
As a drive signal for the commutation FET 93, the main transformer T
The signal generated at the secondary winding B terminal is used.
【００１１】しかし、上記従来例においては、図７
（２）に示すように、転流用ＦＥＴ９３のゲート・ソー
ス間電圧ＶＧＳ波形が矩形波ではなくサイン波に近い波
形であるので、立ち上がりの始期近傍と立ち下がりの終
期近傍とにおいて、転流用ＦＥＴ９３を十分にオンする
ことができない期間が存在する。つまり、この転流用Ｆ
ＥＴ９３のゲート・ソース間電圧ＶＧＳ波形の立ち上が
りの始期近傍と立ち下がりの終期近傍とにおいて、転流
用ＦＥＴ９３のゲート・ソース間電圧ＶＧＳが０に近い
値になり、ダイオード導通になり、損失が大きくなると
いう問題がある。However, in the above conventional example, FIG.
As shown in (2), since the gate-source voltage VGS waveform of the commutation FET 93 is not a rectangular wave but a waveform close to a sine wave, the commutation FET 93 is close to the beginning of rising and the end of falling. There are periods when it cannot be fully turned on. In other words, this F for commutation
The gate-source voltage VGS of the commutating FET 93 becomes a value close to 0 in the vicinity of the beginning of rising and near the end of falling of the gate-source voltage VGS waveform of the ET93, causing diode conduction and increasing loss. There is a problem.
【００１２】また、入力電圧を変化させると、同期整流
用ＦＥＴ９２、転流用ＦＥＴ９３のゲート電圧も変化
し、入力電圧によって、同期整流用ＦＥＴ９２、転流用
ＦＥＴ９３におけるゲート損失が変化し、入力電圧の変
化による電力効率の変化が大きくなり、動作範囲全体で
は電力効率が低下するという問題がある。Further, when the input voltage is changed, the gate voltages of the synchronous rectification FET 92 and the commutation FET 93 are also changed, and the gate loss in the synchronous rectification FET 92 and the commutation FET 93 is changed by the input voltage, and the input voltage is changed. There is a problem in that the power efficiency changes greatly due to the above, and the power efficiency decreases in the entire operating range.
【００１３】本発明は、損失が少なく、しかも、入力電
圧が変化しても電力効率の変化が少なく、動作範囲全体
では電力効率を向上させ得る同期整流コンバータを提供
することを目的とするものである。It is an object of the present invention to provide a synchronous rectification converter which has a small loss, a small change in power efficiency even if the input voltage changes, and can improve the power efficiency in the entire operating range. is there.
【００１４】[0014]
【課題を解決するための手段】本発明は、直流入力電圧
をスイッチング素子によって交流電圧に変換し、この変
換された交流電圧を主トランスの１次巻線に印加し、上
記主トランスの２次巻線から取り出された電圧を同期整
流用ＦＥＴ、転流用ＦＥＴ、出力チョークコイル、コン
デンサによって整流、平滑することによって、直流電圧
を出力する同期整流コンバータにおいて、上記同期整流
用ＦＥＴのゲートを上記主トランスの２次巻線の一端に
接続する抵抗とダイオードとの直列接続体と、上記主ト
ランスの２次巻線の他端と、上記出力チョークと上記コ
ンデンサとの接続点との間に接続される回路であって、
上記転流用ＦＥＴのゲートに印加される信号を反転する
反転回路と、上記反転回路により反転された信号による
電圧信号をさらに反転し、このさらに反転された電圧信
号を、上記抵抗と上記ダイオードとの接続点に与え、上
記抵抗を介して、上記同期整流用ＦＥＴのゲートに印加
するバッファ回路とを有する同期整流コンバータであ
る。 SUMMARY OF THE INVENTION The present invention is directed to a DC input voltage.
Is converted to AC voltage by a switching element, and this
Apply the converted AC voltage to the primary winding of the main transformer,
Synchronizes the voltage extracted from the secondary winding of the main transformer
FET for diversion, FET for commutation, output choke coil, controller
DC voltage by rectifying and smoothing with a capacitor
In the synchronous rectification converter that outputs
The gate of the FET for use at one end of the secondary winding of the main transformer
The series connection body of the resistor and the diode to be connected, and the main
The other end of the secondary winding of the lance, the output choke and the
A circuit connected between the capacitor and the connection point,
Inverts the signal applied to the gate of the commutating FET
Inversion circuit and the signal inverted by the above inversion circuit
The voltage signal is further inverted and the further inverted voltage signal
Signal to the connection point between the resistor and the diode, and
Applied to the gate of the synchronous rectification FET via the resistor
And a synchronous rectification converter having a buffer circuit for
It
【００１５】[0015]
【発明の実施の形態および実施例】図１は、本発明の第
１実施例である同期整流コンバータ１０１を示す回路図
であり、スイッチング用ＦＥＴ１１の制御回路および出
力電圧検出回路等は省略してあるが、通常の制御方法に
よってスイッチングＦＥＴ１１は出力電圧を一定にする
ように制御される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a circuit diagram showing a synchronous rectification converter 101 which is a first embodiment of the present invention, omitting a control circuit for an FET 11 for switching, an output voltage detection circuit and the like. However, the switching FET 11 is controlled by a normal control method so as to keep the output voltage constant.
【００１６】同期整流コンバータ１０１は、その入力端
子ｔ１、ｔ２に直流電源Ｂ１が接続され、その出力端子
ｔ３、ｔ４に負荷が接続され、主トランスＴの１次側
に、直流電源Ｂ１をスイッチングして交流電圧に変換す
るスイッチング用ＦＥＴ１１を有し、主トランスＴの２
次側に、同期整流用ＦＥＴ１２と転流用ＦＥＴ１３とを
設け、出力チョークコイルＬ１と平滑用コンデンサＣ１
とによって平滑し、直流電圧を出力端子ｔ３、ｔ４に出
力するものである。The synchronous rectification converter 101 has a DC power supply B1 connected to its input terminals t1 and t2, a load connected to its output terminals t3 and t4, and switches the DC power supply B1 to the primary side of the main transformer T. Has a switching FET 11 for converting into an alternating voltage by
A synchronous rectification FET 12 and a commutation FET 13 are provided on the next side, and an output choke coil L1 and a smoothing capacitor C1 are provided.
Is smoothed by and the DC voltage is output to the output terminals t3 and t4.
【００１７】また、同期整流コンバータ１０１は、反転
回路２０と、バッファ回路３０と、抵抗Ｒ１、Ｒ２、Ｒ
３と、ダイオードＤ１とを有する。Further, the synchronous rectification converter 101 includes an inverting circuit 20, a buffer circuit 30, and resistors R1, R2, R.
3 and a diode D1.
【００１８】反転回路２０は、トランスＴの２次側端子
Ａの矩形波電圧信号を反転する回路であり、ＦＥＴ２
１、２２とダイオードＤ２とを有する。バッファ回路３
０は、トランスＴの２次側端子Ａの矩形波電圧信号に同
期した矩形波電圧信号を同期整流用ＦＥＴ１２に与える
回路であり、ＦＥＴ３１、３２を有する。The inverting circuit 20 is a circuit for inverting the rectangular wave voltage signal at the secondary side terminal A of the transformer T, and FET2
1, 22 and a diode D2. Buffer circuit 3
Reference numeral 0 is a circuit that gives a rectangular wave voltage signal synchronized with the rectangular wave voltage signal of the secondary terminal A of the transformer T to the synchronous rectification FET 12, and has FETs 31 and 32.
【００１９】反転回路２０は、同期整流用ＦＥＴ１２の
ゲートに印加される矩形波電圧信号とは１８０度位相の
異なる矩形波電圧信号を転流用ＦＥＴ１３のゲートに印
加する反転回路の例であり、反転回路２０の出力端子と
転流用ＦＥＴ１３のゲートとを接続する線は、反転回路
によって反転した矩形波電圧信号を、転流用ＦＥＴのゲ
ートに印加させるように接続する接続手段の例である。The inverting circuit 20 is an example of an inverting circuit for applying to the gate of the commutating FET 13 a rectangular wave voltage signal having a phase difference of 180 degrees from that of the rectangular wave voltage signal applied to the gate of the synchronous rectification FET 12. The line connecting the output terminal of the circuit 20 and the gate of the commutation FET 13 is an example of connection means for connecting so as to apply the rectangular wave voltage signal inverted by the inverting circuit to the gate of the commutation FET.
【００２０】そして、同期整流コンバータ１０１におい
て、スイッチング用ＦＥＴ１１のオン／オフと同期し
て、同期整流用ＦＥＴ１２がオン／オフし、転流用ＦＥ
Ｔ１３がオフ／オンするものである。In the synchronous rectification converter 101, the synchronous rectification FET 12 is turned on / off in synchronization with the on / off of the switching FET 11, and the commutation FE is performed.
T13 is turned off / on.
【００２１】また、ダイオードＤ１は、同期整流用ＦＥ
Ｔ１２がターンオフするときに、そのゲート・ソース間
容量に充電された電荷を放電させるものであり、ダイオ
ードＤ２は、トランスＴの２次側端子Ｂが正極性のと
き、反転回路２０を通して電流が逆流するのを防止する
逆流防止用ダイオードである。The diode D1 is an FE for synchronous rectification.
When T12 is turned off, the electric charge charged in the gate-source capacitance is discharged, and the diode D2 causes a reverse current to flow through the inverting circuit 20 when the secondary terminal B of the transformer T has a positive polarity. This is a backflow prevention diode for preventing the backflow.
【００２２】次に、上記実施例の動作について説明す
る。Next, the operation of the above embodiment will be described.
【００２３】まず、スイッチング用ＦＥＴ１１がターン
オンすると、主トランスＴの２次側端子Ａの電圧が正に
なり、バッファ回路３０を介して同期整流用ＦＥＴ１２
のゲートにオンパルスが印加され、同期整流用ＦＥＴ１
２がターンオンし、主トランスＴの２次側電力が出力チ
ョークコイルＬ１を介して、負荷に供給される。このと
きに、反転回路２０を介して転流用ＦＥＴ１３のゲート
にオフパルスが印加され、転流用ＦＥＴ１３がターンオ
フする。First, when the switching FET 11 is turned on, the voltage at the secondary side terminal A of the main transformer T becomes positive, and the synchronous rectification FET 12 is passed through the buffer circuit 30.
ON pulse is applied to the gate of the
2 is turned on, and the secondary side electric power of the main transformer T is supplied to the load via the output choke coil L1. At this time, an off pulse is applied to the gate of the commutation FET 13 via the inversion circuit 20, and the commutation FET 13 is turned off.
【００２４】一方、スイッチング用ＦＥＴ１１がターン
オフすると、主トランスＴの２次側端子Ａの電圧が零ま
たは負になり、バッファ回路３０を介して同期整流用Ｆ
ＥＴ１２のゲートにオフパルスが印加され、同期整流用
ＦＥＴ１２がオフし、反転回路２０を介して転流用ＦＥ
Ｔ１３のゲートにオンパルスが印加され、転流用ＦＥＴ
１３がオンし、出力チョークコイルＬ１に蓄えられた電
磁エネルギーが転流用ＦＥＴ１３を介して負荷に供給さ
れる。On the other hand, when the switching FET 11 is turned off, the voltage of the secondary side terminal A of the main transformer T becomes zero or negative, and the synchronous rectification F is passed through the buffer circuit 30.
An off pulse is applied to the gate of the ET 12, the synchronous rectification FET 12 is turned off, and the commutation FE is passed through the inversion circuit 20.
An on-pulse is applied to the gate of T13, and a commutating FET
13 is turned on, and the electromagnetic energy stored in the output choke coil L1 is supplied to the load via the commutation FET 13.
【００２５】この点についてさらに詳しく述べる。スイ
ッチング用ＦＥＴ１１がターンオフすると、主トランス
Ｔの２次側端子Ａの電圧が零または負になり、反転回路
２０の一方のスイッチ素子であるＦＥＴ２１のゲート・
ソース間には、出力チョークＬ１の電圧に等しい電圧レ
ベルの矩形波電圧が印加されるので、ＦＥＴ２１が瞬時
にターンオンし、このコンバータ１０１の出力端子ｔ３
の一定レベルの電圧が転流用ＦＥＴ１３のゲートに印加
される。つまり、転流用ＦＥＴ１３のゲートには入力電
圧の変動に殆ど影響されない安定な電圧レベルを持つ矩
形波電圧が印加されることになり、このことは入力電圧
の変動による電力効率の変動を小さくし、コンバータ１
０１の動作範囲全体にわたる平均的な電力効率を向上さ
せる。This point will be described in more detail. When the switching FET 11 is turned off, the voltage of the secondary side terminal A of the main transformer T becomes zero or negative, and the gate of the FET 21, which is one switching element of the inverting circuit 20,
Since a rectangular wave voltage having a voltage level equal to the voltage of the output choke L1 is applied between the sources, the FET 21 instantly turns on, and the output terminal t3 of this converter 101.
Is applied to the gate of the commutation FET 13. That is, a rectangular wave voltage having a stable voltage level that is hardly influenced by the fluctuation of the input voltage is applied to the gate of the commutating FET 13, which reduces the fluctuation of the power efficiency due to the fluctuation of the input voltage. Converter 1
01 to improve average power efficiency over the entire operating range.
【００２６】図２は、同期整流コンバータ１０１におけ
る同期整流用ＦＥＴ１２のゲート・ソース間電圧ＶＧＳ
の波形と、転流用ＦＥＴ１３のゲート・ソース間電圧Ｖ
ＧＳの波形とを示す図である。FIG. 2 shows the gate-source voltage VGS of the synchronous rectification FET 12 in the synchronous rectification converter 101.
Waveform and the gate-source voltage V of the commutating FET 13
It is a figure which shows the waveform of GS.
【００２７】同期整流コンバータ１０１においては、図
２に示すように、転流用ＦＥＴ１３のゲート・ソース間
電圧ＶＧＳ波形が矩形波であるので、この転流用ＦＥＴ
１３のゲート・ソース間電圧ＶＧＳ波形の立ち上がりの
始期近傍と立ち下がりの終期近傍とにおいて、ゲート・
ソース間電圧ＶＧＳが０に近い値ではないので、転流用
ＦＥＴ１３の損失が大きくなることがない。In the synchronous rectification converter 101, the gate-source voltage VGS waveform of the commutation FET 13 is a rectangular wave as shown in FIG.
In the vicinity of the beginning of rising and the end of falling of the gate-source voltage VGS waveform of FIG.
Since the source-to-source voltage VGS is not close to 0, the loss of the commutation FET 13 does not increase.
【００２８】また、同期整流コンバータ１０１の入力電
圧が変化しても、同期整流用ＦＥＴ１２、転流用ＦＥＴ
１３のゲート電圧は電圧レベルの一定な矩形波であるの
で、両ＦＥＴ１２、１３のゲート電圧が変化せず、した
がって、入力電圧が変化しても、同期整流用ＦＥＴ１
２、転流用ＦＥＴ１３におけるゲート損失が変化せず、
また入力電圧の変化による電力効率の変化が小さい。Further, even if the input voltage of the synchronous rectification converter 101 changes, the synchronous rectification FET 12 and the commutation FET
Since the gate voltage of 13 is a rectangular wave having a constant voltage level, the gate voltages of both FETs 12 and 13 do not change. Therefore, even if the input voltage changes, the synchronous rectification FET 1 does not change.
2. The gate loss in the commutation FET 13 does not change,
Further, the change in power efficiency due to the change in input voltage is small.
【００２９】図３は、本発明の第２実施例である同期整
流コンバータ１０２を示す回路図である。FIG. 3 is a circuit diagram showing a synchronous rectification converter 102 which is a second embodiment of the present invention.
【００３０】同期整流コンバータ１０２は、転流用ＦＥ
Ｔ１３を高速でターンオフさせる回路であり、ＦＥＴ１
４を反転回路２０に付加した以外は、同期コンバータ１
０１と同様である。The synchronous rectification converter 102 is a commutation FE.
FET1 is a circuit that turns off T13 at high speed.
4 is added to the inverting circuit 20 except that the synchronous converter 1
The same as 01.
【００３１】ＦＥＴ１４は、ＦＥＴ２２と同期してター
ンオンし、これによって、転流用ＦＥＴ１３のゲート・
ソース間に存在する浮遊容量に充電されている電荷を急
速に放電させるスイッチ素子である。The FET 14 is turned on in synchronism with the FET 22, whereby the gate of the commutating FET 13 is turned on.
It is a switch element that rapidly discharges the electric charge charged in the stray capacitance existing between the sources.
【００３２】同期整流コンバータ１０２では、スイッチ
ング用ＦＥＴ１１がターンオンし、主トランスＴの２次
側電圧端子Ａの電圧が正になると同時に、ＦＥＴ１４が
オンして転流用ＦＥＴ１３のゲート・ソース間を短絡す
るので、上記浮遊容量に充電されていた電荷が、ＦＥＴ
１４を介して瞬時に放電され、したがって、同期転流コ
ンバータ１０１に比べて転流用ＦＥＴ１３を高速でター
ンオフすることができる。In the synchronous rectification converter 102, the switching FET 11 is turned on and the voltage of the secondary side voltage terminal A of the main transformer T becomes positive, and at the same time, the FET 14 is turned on to short-circuit the gate and source of the commutation FET 13. Therefore, the charge stored in the floating capacitance is
Therefore, the commutation FET 13 can be turned off faster than the synchronous commutation converter 101.
【００３３】つまり、ＦＥＴ１４は、反転回路の入力端
子にオフパルスが印加されたときに、転流用ＦＥＴのゲ
ート・ソース間を短絡するＦＥＴの例である。That is, the FET 14 is an example of a FET that short-circuits the gate and source of the commutation FET when an off pulse is applied to the input terminal of the inverting circuit.
【００３４】図４は、本発明の第３実施例である同期整
流コンバータ１０２ａを示す回路図である。FIG. 4 is a circuit diagram showing a synchronous rectification converter 102a according to a third embodiment of the present invention.
【００３５】同期整流コンバータ１０２ａは、同期整流
コンバータ１０２の反転回路の一部とバッファ回路とを
バイポーラタイプで実現したコンバータであり、バイポ
ーラトランジスタを使用する点以外は、同期整流コンバ
ータ１０２と同様である。The synchronous rectification converter 102a is a converter in which a part of the inverting circuit of the synchronous rectification converter 102 and a buffer circuit are realized by a bipolar type, and is the same as the synchronous rectification converter 102 except that a bipolar transistor is used. .
【００３６】つまり、反転回路２０の代わりに反転回路
２０ａが設けられ、バッファ回路３０の代わりにバッフ
ァ回路３０ａが設けられている。That is, an inverting circuit 20a is provided instead of the inverting circuit 20, and a buffer circuit 30a is provided instead of the buffer circuit 30.
【００３７】反転回路２０ａは、バイポーラトランジス
タ２１ａ、１４ａ、ＦＥＴ２２、ダイオードＤ２と、バ
ッファ２３とを有し、バッファ回路３０ａは、バイポー
ラトランジスタ３１ａ、３２ａと、抵抗３３とを有す
る。The inverting circuit 20a has bipolar transistors 21a and 14a, an FET 22, a diode D2 and a buffer 23, and the buffer circuit 30a has bipolar transistors 31a and 32a and a resistor 33.
【００３８】図５は、本発明の第４実施例である同期整
流コンバータ１０３を示す回路図である。FIG. 5 is a circuit diagram showing a synchronous rectification converter 103 which is a fourth embodiment of the present invention.
【００３９】同期整流コンバータ１０３は、電圧安定化
回路４０とダイオードＤ４とを付加し、同期整流コンバ
ータ１０１における主トランスＴの代わりに、２次側巻
線が巻き上げられた主トランスＴ２を使用し、反転回路
２０とバッファ回路３０との電源を、主トランスＴ２の
２次側巻き上げ端子からとった回路である。The synchronous rectification converter 103 has a voltage stabilizing circuit 40 and a diode D4 added thereto. Instead of the main transformer T in the synchronous rectification converter 101, a main transformer T2 having a secondary winding is wound up, This is a circuit in which the power source for the inverting circuit 20 and the buffer circuit 30 is taken from the secondary winding terminal of the main transformer T2.
【００４０】同期整流コンバータ１０３は、同期整流コ
ンバータ１０２と基本的には同じであるが、電圧安定化
回路４０を新設した点が、同期整流コンバータ１０２と
異なる点である。The synchronous rectification converter 103 is basically the same as the synchronous rectification converter 102, but is different from the synchronous rectification converter 102 in that a voltage stabilizing circuit 40 is newly provided.
【００４１】電圧安定化回路４０は、ＮＰＮトランジス
タ４１と、ツェナーダイオード４２と抵抗４３とを有す
る。The voltage stabilizing circuit 40 has an NPN transistor 41, a Zener diode 42 and a resistor 43.
【００４２】同期整流コンバータ１０３において、電圧
安定化回路４０によって、トランスＴ２の２次巻線電圧
を安定化し、反転回路２０とバッファ回路３０とに供給
している。したがって、同期整流コンバータ１０３は、
出力電圧が低いときに特に有効である。In the synchronous rectification converter 103, the voltage stabilizing circuit 40 stabilizes the secondary winding voltage of the transformer T2 and supplies it to the inverting circuit 20 and the buffer circuit 30. Therefore, the synchronous rectification converter 103 is
It is especially effective when the output voltage is low.
【００４３】図６は、本発明の第５実施例である同期整
流コンバータ１０４を示す回路図である。FIG. 6 is a circuit diagram showing a synchronous rectification converter 104 which is a fifth embodiment of the present invention.
【００４４】同期整流コンバータ１０４は、同期整流コ
ンバータ１０２と基本的には同じであるが、出力チョー
クコイルＬ１の代わりに、出力チョークコイルＬ２を設
けた点と、ダイオードＤ３を新設した点とが、同期整流
コンバータ１０２と異なる点である。The synchronous rectification converter 104 is basically the same as the synchronous rectification converter 102, except that an output choke coil L2 is provided instead of the output choke coil L1 and a diode D3 is newly provided. It is different from the synchronous rectification converter 102.
【００４５】出力チョークコイルＬ２は、出力チョーク
コイルＬ１に２次巻線を設けたチョークコイルであり、
出力チョークコイルＬ２の安定な直流電圧を、ダイオー
ドＤ３を介して、反転回路２０とバッファ回路３０とに
供給し、これらの回路２０、３０の動作によって、出力
チョークコイルＬ２の安定な直流電圧を互いに１８０度
位相のずれた矩形波電圧信号として、同期整流用ＦＥＴ
１２のゲートと転流用ＦＥＴ１３のゲートとに印加して
いる例である。The output choke coil L2 is a choke coil in which a secondary winding is provided on the output choke coil L1.
The stable DC voltage of the output choke coil L2 is supplied to the inverting circuit 20 and the buffer circuit 30 via the diode D3, and the stable DC voltage of the output choke coil L2 is mutually supplied by the operation of these circuits 20 and 30. Synchronous rectification FET as rectangular wave voltage signal with 180 degree phase shift
In this example, the voltage is applied to the gate of 12 and the gate of the commutating FET 13.
【００４６】なお、同期整流コンバータ１０１、１０
３、１０４は、その反転回路が、互いに直列接続された
第１のスイッチ素子と第２のスイッチ素子とを有する回
路であり、出力チョークコイルの一方の端子が上記第１
のスイッチ素子の制御端子に接続され、上記出力チョー
クコイルの他方の端子が上記第１のスイッチ素子の一方
の主端子に接続され、上記第１のスイッチ素子がオンす
ると、ほぼ一定レベルの電圧を転流用ＦＥＴのゲートに
印加する同期整流コンバータの例である。なお、上記第
１のスイッチ素子の一方の主端子は、上記実施例では、
ＦＥＴ２１のソースである。Incidentally, the synchronous rectification converters 101, 10
Reference numerals 3 and 104 are circuits whose inverting circuits have a first switching element and a second switching element connected in series with each other, and one terminal of the output choke coil is the first switching element.
Is connected to the control terminal of the switch element, the other terminal of the output choke coil is connected to one of the main terminals of the first switch element, and when the first switch element is turned on, a voltage of a substantially constant level is generated. It is an example of the synchronous rectification converter applied to the gate of the FET for commutation. In addition, one of the main terminals of the first switch element is
It is the source of the FET 21.
【００４７】[0047]
【発明の効果】本発明によれば、損失が少なく、しか
も、入力電圧が変化しても効率の変化が少ないという効
果を奏する。According to the present invention, there is an effect that the loss is small and the change in efficiency is small even if the input voltage changes.
【図１】本発明の第１実施例である同期整流コンバータ
１０１を示す回路図である。FIG. 1 is a circuit diagram showing a synchronous rectification converter 101 that is a first embodiment of the present invention.
【図２】同期整流コンバータ１０１における同期整流用
ＦＥＴ１２のゲート・ソース間電圧ＶＧＳの波形と、転
流用ＦＥＴ１３のゲート・ソース間電圧ＶＧＳの波形と
を示す図である。2 is a diagram showing a waveform of a gate-source voltage VGS of the synchronous rectification FET 12 and a waveform of a gate-source voltage VGS of the commutation FET 13 in the synchronous rectification converter 101. FIG.
【図３】本発明の第２実施例である同期整流コンバータ
１０２を示す回路図である。FIG. 3 is a circuit diagram showing a synchronous rectification converter 102 that is a second embodiment of the present invention.
【図４】本発明の第３実施例である同期整流コンバータ
１０２ａを示す回路である。FIG. 4 is a circuit showing a synchronous rectification converter 102a according to a third embodiment of the present invention.
【図５】本発明の第４実施例である同期整流コンバータ
１０３を示す回路図である。FIG. 5 is a circuit diagram showing a synchronous rectification converter 103 which is a fourth embodiment of the present invention.
【図６】本発明の第５実施例である同期整流コンバータ
１０４を示す回路図である。FIG. 6 is a circuit diagram showing a synchronous rectification converter 104 which is a fifth embodiment of the present invention.
【図７】従来の同期整流コンバータ２００を示す回路図
である。FIG. 7 is a circuit diagram showing a conventional synchronous rectification converter 200.
１０１、１０２、１０２ａ、１０３、１０４…同期整流
コンバータ、
Ｔ、Ｔ１…主トランス、
１１…スイッチング用ＦＥＴ、
１２…同期整流用ＦＥＴ、
１３…転流用ＦＥＴ、
Ｌ１、Ｌ２…出力チョークコイル、
２０、２０ａ…反転回路、
３０、３０ａ…バッファ回路。101, 102, 102a, 103, 104 ... Synchronous rectification converter, T, T1 ... Main transformer, 11 ... Switching FET, 12 ... Synchronous rectification FET, 13 ... Commutation FET, L1, L2 ... Output choke coil, 20, 20a ... Inversion circuit, 30, 30a ... Buffer circuit.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−275518（ＪＰ，Ａ) 特開 平10−52038（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28 ─────────────────────────────────────────────────── ─── Continuation of front page (56) Reference JP-A-8-275518 (JP, A) JP-A-10-52038 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H02M 3/28
Claims (4)
て交流電圧に変換し、この変換された交流電圧を主トラ
ンスの１次巻線に印加し、上記主トランスの２次巻線か
ら取り出された電圧を同期整流用ＦＥＴ、転流用ＦＥ
Ｔ、出力チョークコイル、コンデンサによって整流、平
滑することによって、直流電圧を出力する同期整流コン
バータにおいて、上記同期整流用ＦＥＴのゲートを上記主トランスの２次
巻線の一端に接続する抵抗とダイオードとの直列接続体
と； 上記主トランスの２次巻線の他端と、上記出力チョーク
と上記コンデンサとの接続点との間に接続される回路で
あって、上記転流用ＦＥＴのゲートに印加される信号を
反転する反転回路と； 上記反転回路により反転された信号による電圧信号をさ
らに反転し、このさらに反転された電圧信号を、上記抵
抗と上記ダイオードとの接続点に与え、上記抵抗を介し
て、上記同期整流用ＦＥＴのゲートに印加するバッファ
回路 と； を有することを特徴とする同期整流コンバータ。1. A DC input voltage is converted into an AC voltage by a switching element, the converted AC voltage is applied to a primary winding of a main transformer, and a voltage extracted from a secondary winding of the main transformer is converted into a voltage. FET for synchronous rectification, FE for commutation
In a synchronous rectification converter that outputs a DC voltage by rectifying and smoothing with a T, an output choke coil, and a capacitor, the gate of the synchronous rectification FET is connected to the secondary of the main transformer.
Series connection of resistor and diode connected to one end of winding
And the other end of the secondary winding of the main transformer and the output choke
With the circuit connected between the connection point of
The signal applied to the gate of the commutating FET
An inverting circuit for inverting; a voltage signal based on the signal inverted by the inverting circuit
And the inverted voltage signal
The resistance is given to the connection point between the diode and the
And a buffer applied to the gate of the synchronous rectification FET
A synchronous rectification converter having a circuit ;
は、バッファ回路を介して上記同期整流用ＦＥＴにオン
パルスが印加され、上記反転回路を介して上記転流用Ｆ
ＥＴにオフパルスが印加され、 一方、上記主トランスの２次側の矩形波電圧が負または
零であるときは、上記バッファ回路を介して上記同期整
流用ＦＥＴにオフパルスが印加され、上記反転回路を介
して上記転流用ＦＥＴにオンパルスが印加されることを
特徴とする同期整流コンバータ。2. The on-pulse according to claim 1, wherein when the rectangular wave voltage on the secondary side of the main transformer is positive, an on-pulse is applied to the synchronous rectification FET via a buffer circuit and via the inverting circuit. F for above commutation
When the off pulse is applied to ET, and when the rectangular wave voltage on the secondary side of the main transformer is negative or zero, the off pulse is applied to the synchronous rectification FET through the buffer circuit, and the inverting circuit is turned on. An on-pulse is applied to the commutation FET via the synchronous rectification converter.
素子と第２のスイッチ素子とを有する回路であり、 上記出力チョークコイルの一方の端子が上記第１のスイ
ッチ素子の制御端子に接続され、上記出力チョークコイ
ルの他方の端子が上記第１のスイッチ素子の一方の主端
子に接続され、上記第１のスイッチ素子がオンすると、
ほぼ一定レベルの電圧を上記転流用ＦＥＴのゲートに印
加することを特徴とする同期整流コンバータ。3. The inverting circuit according to claim 1, wherein the inverting circuit is a circuit having a first switch element and a second switch element connected in series with each other, and one terminal of the output choke coil is the first switch element. Is connected to the control terminal of the switch element, the other terminal of the output choke coil is connected to one main terminal of the first switch element, and the first switch element is turned on,
A synchronous rectification converter characterized in that a voltage of a substantially constant level is applied to the gate of the commutation FET.
に、上記転流用ＦＥＴのゲート・ソース間を短絡するＦ
ＥＴを有することを特徴とする同期整流コンバータ。4. The F according to claim 1, which short-circuits between the gate and the source of the commutation FET when an on-pulse is applied to the input terminal of the inverting circuit.
A synchronous rectification converter having ET.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01543999A JP3366588B2 (en) | 1999-01-25 | 1999-01-25 | Synchronous rectifier converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01543999A JP3366588B2 (en) | 1999-01-25 | 1999-01-25 | Synchronous rectifier converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000217353A JP2000217353A (en) | 2000-08-04 |
| JP3366588B2 true JP3366588B2 (en) | 2003-01-14 |
Family
ID=11888847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01543999A Expired - Fee Related JP3366588B2 (en) | 1999-01-25 | 1999-01-25 | Synchronous rectifier converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3366588B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5201388B2 (en) * | 2007-09-26 | 2013-06-05 | 横河電機株式会社 | Synchronous rectification drive circuit |
-
1999
- 1999-01-25 JP JP01543999A patent/JP3366588B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000217353A (en) | 2000-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6061255A (en) | Drive circuit for synchronous rectifiers in isolated forward converter | |
| JPH0760998B2 (en) | All bridge / power conversion circuit | |
| JPH05268764A (en) | Ac current detector and power supply circuit | |
| JP2002281750A (en) | Switching power supply | |
| JPH06311743A (en) | Dc-dc converter | |
| JPH07115766A (en) | Rectifying circuit for switching power source | |
| JP3366588B2 (en) | Synchronous rectifier converter | |
| JP4098494B2 (en) | Switching power supply | |
| JPH08154379A (en) | Dc power supply device | |
| JPH09154276A (en) | Synchronous rectifier circuit | |
| JP7258614B2 (en) | power converter | |
| JP4260931B2 (en) | Power supply | |
| JP2002320385A (en) | Switching converter | |
| JP7379131B2 (en) | power converter | |
| JP2001327163A (en) | Synchronously rectifying switching converter | |
| JP2740476B2 (en) | FET rectifier circuit | |
| JP3351482B2 (en) | Insulated switching power supply | |
| JPH06303769A (en) | Step-down chopper type switching power supply | |
| JP4443651B2 (en) | Power supply | |
| JPH06261553A (en) | Dc-ac inverter | |
| JP2816892B2 (en) | Resonant switching power supply | |
| JPH0974745A (en) | Synchronization rectification circuit | |
| JP2001086750A (en) | Power-supply unit | |
| KR100191645B1 (en) | a ZERO-SWITCHING CIRCUIT | |
| JPH11225474A (en) | Dc-dc converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021022 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131101 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |