JP3365380B2 - High frequency semiconductor device and manufacturing method thereof - Google Patents
High frequency semiconductor device and manufacturing method thereofInfo
- Publication number
- JP3365380B2 JP3365380B2 JP37130299A JP37130299A JP3365380B2 JP 3365380 B2 JP3365380 B2 JP 3365380B2 JP 37130299 A JP37130299 A JP 37130299A JP 37130299 A JP37130299 A JP 37130299A JP 3365380 B2 JP3365380 B2 JP 3365380B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- undoped
- concentration
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、高周波半導体装置
とその製造方法に係わり、特に、ソースインダクタンス
を低減すると共に、ドレイン容量を低減した高周波半導
体装置とその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency semiconductor device and a manufacturing method thereof, and more particularly to a high frequency semiconductor device having a reduced source inductance and a reduced drain capacitance and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】図６に、従来の高周波半導体装置の断面
図を示した。2. Description of the Related Art FIG. 6 shows a sectional view of a conventional high frequency semiconductor device.
【０００３】高周波での特性を改善するには、ソースイ
ンダクタンスの低減と共に、寄生容量Ｃの低減も重要で
ある。ソースインダクタンスの低減のためには、ソース
からアースまでの配線の断面積を大きく又は距離を短く
することが有効である。断面積を大きくするには、Ｇａ
Ａｓ基板の上にｎ＋ＧａＡｓ層等の低抵抗層を配して、
チップ端まで広い面積で引き出し、チップ端でテープ等
の幅広の金属でアースに接続するのが有効な方法であ
る。目的・電極構造は異なるが、例えば、特開平１−１
３４９７５号公報に、ｎ−ＧａＡｓ層上にＦＥＴを形成
した技術が示されている。この明細書に示された素子分
離用の電極を、ソース電極の取り出し電極として使用す
れば、低ソースインダクタンスの素子が得られる。In order to improve the characteristics at high frequencies, it is important to reduce the parasitic capacitance C as well as the source inductance. To reduce the source inductance, it is effective to increase the cross-sectional area of the wiring from the source to the ground or shorten the distance. To increase the cross-sectional area, use Ga
A low resistance layer such as n + GaAs layer is arranged on the As substrate,
An effective method is to draw out a large area up to the tip of the chip and connect it to the ground with a wide metal such as tape at the tip of the chip. Although the purpose and the electrode structure are different, for example, Japanese Patent Laid-Open No. 1-1
Japanese Patent No. 34975 discloses a technique of forming an FET on an n-GaAs layer. If the electrode for element isolation shown in this specification is used as the extraction electrode of the source electrode, an element having a low source inductance can be obtained.
【０００４】しかし、ゲート・ソース間及びドレイン・
ソース間の容量は増加する。特に、図では示されていな
いが、ボンディングのためのパッドは面積が大きいた
め、容量低減のため、活性層を除去した符号１４のｉＧ
ａＡｓ層上に形成するにしても、ｉＧａＡｓ層の厚みと
パッド面積で決まる容量となり、ｉＧａＡｓ層の厚み
は、エピタキシャル成長コストが高くなったり、後でエ
ッチングする際のプロセスが難しくなったりするため、
最大でも１μｍ以下にする必要があり、パッドによる寄
生容量の増加は著しく、改善が必要である。However, between the gate and the source and between the drain and
Capacity between sources increases. In particular, although not shown in the drawing, since the pad for bonding has a large area, the iG of reference numeral 14 in which the active layer is removed is formed in order to reduce the capacitance.
Even if it is formed on the aAs layer, the capacitance is determined by the thickness of the iGaAs layer and the pad area, and the thickness of the iGaAs layer increases the epitaxial growth cost and makes the later etching process difficult.
It is necessary to make it 1 μm or less at the maximum, and the increase in parasitic capacitance due to the pad is remarkable, and improvement is required.
【０００５】[0005]
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、ソースインダクタ
ンスを低減すると共に、ドレイン容量を低減した新規な
高周波半導体装置とその製造方法を提供することにあ
る。SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned drawbacks of the prior art and, in particular, to provide a novel high frequency semiconductor device having a reduced source inductance and a reduced drain capacitance, and a method of manufacturing the same. To do.
【０００６】[0006]
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。In order to achieve the above-mentioned object, the present invention basically adopts the technical constitution as described below.
【０００７】即ち、本発明に係わる高周波半導体装置の
第１態様は、半絶縁性ＧａＡｓ基板上に、第１のアンド
ープＧａＡｓ層、高濃度のＧａＡｓ層を順に形成し、こ
の層上に第２のアンドープＧａＡｓ層を形成し、更に、
前記第２のアンドープＧａＡｓ層上にＧａＡｓ活性層を
形成し、前記ＧａＡｓ活性層上にゲート電極、ソース・
ドレイン用のオーミック電極をそれぞれ設けた高周波半
導体装置において、前記高濃度のＧａＡｓ層と第２のア
ンドープＧａＡｓ層との間にアンドープＡｌＧａＡｓ層
を設け、前記高周波半導体装置のソース電極を前記高濃
度のＧａＡｓ層上に設けると共に、前記高濃度のＧａＡ
ｓ層上に設けたソース電極と前記ＧａＡｓ活性層上に設
けたソース用のオーミック電極とを接続し、前記高周波
半導体装置のドレイン電極を、前記第１のアンドープＧ
ａＡｓ層上に設けると共に、前記第１のアンドープＧａ
Ａｓ層上に設けたドレイン電極と前記ＧａＡｓ活性層上
に設けたドレイン用のオーミック電極とを接続し、且
つ、ドレイン電極と前記高濃度のＧａＡｓ層との間には
空隙が設けられていることを特徴とするものであり、
叉、第２態様は、前記第１のアンドープＧａＡｓ層上に
ゲート電極を設け、このゲート電極と前記ＧａＡｓ活性
層上に設けたゲート電極とを接続し、且つ、前記ゲート
電極と前記高濃度のＧａＡｓ層との間に空隙を設けたこ
とを特徴とするものであり、叉、第３態様は、前記アン
ドープＡｌＧａＡｓ層を、アンドープＡｌＡｓ層、又
は、アンドープＡｌＡｓ層とアンドープＡｌＧａＡｓ層
とを５〜１０層重ねた層で置き換えたことを特徴とする
ものである。That is, in the first aspect of the high-frequency semiconductor device according to the present invention, the first undoped GaAs layer and the high-concentration GaAs layer are sequentially formed on the semi-insulating GaAs substrate, and the second layer is formed on this layer. Forming an undoped GaAs layer, and
A GaAs active layer is formed on the second undoped GaAs layer, and a gate electrode and a source.
In a high frequency semiconductor device in which ohmic electrodes for drains are respectively provided, an undoped AlGaAs layer is provided between the high concentration GaAs layer and the second undoped GaAs layer, and a source electrode of the high frequency semiconductor device is used in the high concentration GaAs layer. It is provided on the layer and the high concentration of GaA
The source electrode provided on the s layer and the source ohmic electrode provided on the GaAs active layer are connected to each other, and the drain electrode of the high frequency semiconductor device is connected to the first undoped G layer.
The first undoped Ga is provided on the aAs layer.
A drain electrode provided on the As layer is connected to a drain ohmic electrode provided on the GaAs active layer, and a gap is provided between the drain electrode and the high-concentration GaAs layer. Is characterized by
In the second aspect, a gate electrode is provided on the first undoped GaAs layer, the gate electrode is connected to the gate electrode provided on the GaAs active layer, and the gate electrode and the high concentration A void is provided between the GaAs layer and the GaAs layer. In the third aspect, the undoped AlGaAs layer is an undoped AlAs layer, or the undoped AlAs layer and the undoped AlGaAs layer are 5 to 10 layers. It is characterized in that the layers are replaced with one another.
【０００８】即ち、本発明に係わる高周波半導体装置の
製造方法の第１態様は、半絶縁性ＧａＡｓ基板上に、第
１のアンドープＧａＡｓ層、高濃度のＧａＡｓ層を順に
形成し、この層上に第２のアンドープＧａＡｓ層を形成
し、更に、前記第２のアンドープＧａＡｓ層上にＧａＡ
ｓ活性層を形成した高周波半導体装置の製造方法におい
て、前記高濃度のＧａＡｓ層と前記第２のアンドープＧ
ａＡｓ層との間にアンドープＡｌＧａＡｓ層を設ける第
１の工程と、ＦＥＴ形成予定領域以外の前記ＧａＡｓ活
性層をエッチング除去すると共に、前記ＧａＡｓ活性層
上にゲート電極を形成する第２の工程と、前記高濃度の
ＧａＡｓ層が露出するまで、前記第２のアンドープＧａ
Ａｓ層、アンドープＡｌＧａＡｓ層をエッチングして、
ビアホールを形成する第３の工程と、前記ＧａＡｓ活性
層上にソース・ドレインとなるオーミック金属を設ける
と共に、前記露出した高濃度のＧａＡｓ層上にソース電
極用のオーミック金属を設ける第４の工程と、前記アン
ドープＡｌＧａＡｓ層をマスクとして、前記高濃度のＧ
ａＡｓ層をエッチングし、前記第３の工程で形成したビ
アホールより径の大きいビアホールを前記高濃度のＧａ
Ａｓ層に形成する第５の工程と、前記ＧａＡｓ活性層上
のソース用のオーミック金属と前記高濃度のＧａＡｓ層
上に形成したオーミック金属とを接続してソース電極を
形成すると共に、前記ＧａＡｓ活性層上のドレイン用の
オーミック金属に接続して、前記第５の工程で形成した
ビアホール内にドレイン電極を形成する第６の工程と、
を少なくとも含むことを特徴とするものであり、叉、第
２態様は、前記第６の工程で、ドレイン電極を形成する
際、前記ドレイン電極と高濃度のＧａＡｓ層との間に
は、空隙が形成されることを特徴とするものであり、
叉、第３態様は、前記アンドープＡｌＧａＡｓ層を、ア
ンドープＡｌＡｓ層、又は、アンドープＡｌＡｓ層とア
ンドープＡｌＧａＡｓ層とを５〜１０層重ねた層で置き
換えたことを特徴とするものである。That is, the first aspect of the method of manufacturing a high frequency semiconductor device according to the present invention is to form a first undoped GaAs layer and a high concentration GaAs layer in this order on a semi-insulating GaAs substrate, and form on this layer. A second undoped GaAs layer is formed, and GaA is formed on the second undoped GaAs layer.
In a method of manufacturing a high frequency semiconductor device having an s active layer, the high concentration GaAs layer and the second undoped G
a first step of forming an undoped AlGaAs layer between the aAs layer and the second step of etching away the GaAs active layer other than the FET formation region and forming a gate electrode on the GaAs active layer; The second undoped Ga layer is exposed until the high concentration GaAs layer is exposed.
Etching the As layer and undoped AlGaAs layer,
A third step of forming a via hole, and a fourth step of providing an ohmic metal serving as a source / drain on the GaAs active layer and providing an ohmic metal for a source electrode on the exposed high concentration GaAs layer. , Using the undoped AlGaAs layer as a mask, the high concentration of G
The aAs layer is etched, and a via hole having a diameter larger than that of the via hole formed in the third step is formed into the high concentration Ga.
The fifth step of forming the As layer, connecting the source ohmic metal on the GaAs active layer and the ohmic metal formed on the high-concentration GaAs layer to form a source electrode, A sixth step of forming a drain electrode in the via hole formed in the fifth step by connecting to the ohmic metal for drain on the layer;
In the second aspect, when the drain electrode is formed in the sixth step, a void is formed between the drain electrode and the high-concentration GaAs layer. Is formed,
The third aspect is characterized in that the undoped AlGaAs layer is replaced with an undoped AlAs layer or a layer in which 5 to 10 layers of an undoped AlAs layer and an undoped AlGaAs layer are stacked.
【０００９】[0009]
【発明の実施の形態】本発明に係わる高周波半導体装置
は、図１に示したように、半絶縁性ＧａＡｓ基板上に、
第１のアンドープＧａＡｓ層、高濃度のＧａＡｓ層を順
に形成し、この層上に第２のアンドープＧａＡｓ層を形
成し、更に、前記第２のアンドープＧａＡｓ層上にＧａ
Ａｓ活性層を形成した高周波半導体装置において、前記
高濃度のＧａＡｓ層と第２のアンドープＧａＡｓ層との
間にアンドープＡｌＧａＡｓ層を設け、前記高周波半導
体装置のソース電極を前記高濃度のＧａＡｓ層上に設け
ると共に、前記高周波半導体装置のドレイン電極は、前
記第１のアンドープＧａＡｓ層上に設け、且つ、ドレイ
ン電極と前記高濃度のＧａＡｓ層との間には空隙が設け
られていることを特徴とするものである。BEST MODE FOR CARRYING OUT THE INVENTION A high frequency semiconductor device according to the present invention, as shown in FIG.
A first undoped GaAs layer and a high-concentration GaAs layer are sequentially formed, a second undoped GaAs layer is formed on this layer, and Ga is further formed on the second undoped GaAs layer.
In a high frequency semiconductor device having an As active layer, an undoped AlGaAs layer is provided between the high concentration GaAs layer and a second undoped GaAs layer, and a source electrode of the high frequency semiconductor device is provided on the high concentration GaAs layer. The drain electrode of the high-frequency semiconductor device is provided on the first undoped GaAs layer, and a gap is provided between the drain electrode and the high-concentration GaAs layer. It is a thing.
【００１０】[0010]
【実施例】以下に、本発明に係わる高周波半導体装置と
その製造方法の具体例を図面を参照しながら詳細に説明
する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Specific examples of a high frequency semiconductor device and a method of manufacturing the same according to the present invention will be described in detail below with reference to the drawings.
【００１１】図１は、本発明に係わる高周波半導体装置
を示す断面図であって、この図１には、半絶縁性ＧａＡ
ｓ基板１上に、第１のアンドープＧａＡｓ層２、高濃度
のＧａＡｓ層３を順に形成し、この層３上に第２のアン
ドープＧａＡｓ層５を形成し、更に、前記第２のアンド
ープＧａＡｓ層５上にＧａＡｓ活性層６を形成した高周
波半導体装置において、前記高濃度のＧａＡｓ層３と第
２のアンドープＧａＡｓ層５との間にアンドープＡｌＧ
ａＡｓ層４を設け、前記高周波半導体装置のソース電極
９を前記高濃度のＧａＡｓ層３上に設けると共に、前記
高周波半導体装置のドレイン電極７は、前記第１のアン
ドープＧａＡｓ層２上に設け、且つ、ドレイン電極７と
前記高濃度のＧａＡｓ層３との間には空隙１０が設けら
れていることを特徴とする高周波半導体装置が示されて
いる。FIG. 1 is a sectional view showing a high frequency semiconductor device according to the present invention. In FIG. 1, a semi-insulating GaA is shown.
A first undoped GaAs layer 2 and a high-concentration GaAs layer 3 are sequentially formed on a substrate 1, a second undoped GaAs layer 5 is formed on the layer 3, and the second undoped GaAs layer is further formed. In the high frequency semiconductor device in which the GaAs active layer 6 is formed on the undoped AlG layer 5, the undoped AlG layer is provided between the high-concentration GaAs layer 3 and the second undoped GaAs layer 5.
An aAs layer 4 is provided, a source electrode 9 of the high frequency semiconductor device is provided on the high concentration GaAs layer 3, and a drain electrode 7 of the high frequency semiconductor device is provided on the first undoped GaAs layer 2, and A high frequency semiconductor device is shown in which a gap 10 is provided between the drain electrode 7 and the high-concentration GaAs layer 3.
【００１２】この場合、前記高周波半導体装置のゲート
電極は、前記第１のアンドープＧａＡｓ層２上に設け、
且つ、ゲート電極と前記高濃度のＧａＡｓ層との間には
空隙１０が設けられているように構成することが、ゲー
ト容量を低減する意味から望ましい。In this case, the gate electrode of the high-frequency semiconductor device is provided on the first undoped GaAs layer 2,
In addition, it is desirable that the gap 10 is provided between the gate electrode and the high-concentration GaAs layer in order to reduce the gate capacitance.
【００１３】なお、前記アンドープＡｌＧａＡｓ層を、
アンドープＡｌＡｓ層、又は、アンドープＡｌＡｓ層と
アンドープＡｌＧａＡｓ層とを５〜１０層重ねた層で置
き換えても、本発明の目的を達成することが出来る。The undoped AlGaAs layer is
The object of the present invention can be achieved by replacing the undoped AlAs layer or a layer in which the undoped AlAs layer and the undoped AlGaAs layer are overlapped by 5 to 10 layers.
【００１４】次に、図２乃至図５を用いて、本発明の製
造工程の一例を説明する。Next, an example of the manufacturing process of the present invention will be described with reference to FIGS.
【００１５】図２は、ＦＥＴ形成予定地以外の活性層を
エッチングして除去し、ゲート形成を行った後の断面図
である。そして、図３に示すように、ＦＥＴソース部を
ｎ＋ＧａＡｓ層２３と接続するためのソースバイアホー
ル部３１、及び、ドレインパッド形成予定地３０を、フ
ォトレジスト等をマスクにエッチングして、ｎ＋ＧａＡ
ｓ層２３を露出させる。その後、フォトレジスト等でＡ
ｕＧｅ／Ｎｉ等の金属を選択的に形成し、熱処理を行っ
て、活性層２６上及び露出した高濃度のＮ＋ＧａＡｓ層
２３上にオーミック接触金属２９を得る。その後、図４
に示すように、ドレインパッド形成予定地以外はフォト
レジスト３２でカバーし、クエン酸／過酸化水素／水の
混合液等のエッチング液で、高濃度のＧａＡｓ層２３を
ＡｌＧａＡｓ層２４のエッジより０．２μｍ程度サイド
エッチさせる。この場合、ＡｌＧａＡｓ層２４のエッチ
ングレートと比べ、高濃度のＧａＡｓ層２３のエッチン
グレートは遙かに大きいので、上記の構造が形成され
る。その後、図５に示すように、リフトオフ法等をもち
いて、Ｔｉ／Ｐｔ／Ａｕ等を蒸着すれば、図１の本発明
の高周波半導体装置の構造が得られる。FIG. 2 is a cross-sectional view after the active layer other than the FET formation site is removed by etching and the gate is formed. Then, as shown in FIG. 3, the source via hole portion 31 for connecting the FET source portion to the n + GaAs layer 23, and the drain pad formation site 30 are etched using a photoresist or the like as a mask to form n + GaA.
The s layer 23 is exposed. After that, use a photoresist, etc.
A metal such as uGe / Ni is selectively formed and heat-treated to obtain an ohmic contact metal 29 on the active layer 26 and the exposed high concentration N + GaAs layer 23. After that, FIG.
As shown in FIG. 3, the high density GaAs layer 23 is removed from the edge of the AlGaAs layer 24 with an etching solution such as a mixed solution of citric acid / hydrogen peroxide / water, etc. Side etch about 2 μm. In this case, since the etching rate of the high-concentration GaAs layer 23 is much higher than the etching rate of the AlGaAs layer 24, the above structure is formed. After that, as shown in FIG. 5, Ti / Pt / Au or the like is vapor-deposited by using a lift-off method or the like to obtain the structure of the high frequency semiconductor device of the present invention in FIG.
【００１６】なお、図には、ドレインパッドしか図示さ
れていないが、ゲートの引き出しパッドもドレインパッ
ドと同じく、ｎ＋ＧａＡｓ層２３をサイドエッチした内
側に形成する構造にする。Although only the drain pad is shown in the drawing, the gate extraction pad has a structure in which the n + GaAs layer 23 is side-etched and formed inside like the drain pad.
【００１７】このように、本発明の高周波半導体装置の
製造方法は、半絶縁性ＧａＡｓ基板１上に、第１のアン
ドープＧａＡｓ層２、高濃度のＧａＡｓ層３を順に形成
し、この層３上に第２のアンドープＧａＡｓ層５を形成
し、更に、前記第２のアンドープＧａＡｓ層５上にＧａ
Ａｓ活性層６を形成した高周波半導体装置の製造方法に
おいて、前記高濃度のＧａＡｓ層２３と前記第２のアン
ドープＧａＡｓ層２５との間にアンドープＡｌＧａＡｓ
層２４を設ける第１の工程と（図１）、ＦＥＴ形成予定
領域以外の前記ＧａＡｓ活性層２６をエッチング除去す
ると共に、前記ＧａＡｓ活性層２６上にゲート電極２８
を形成する第２の工程と（図２）、前記高濃度のＧａＡ
ｓ層２３が露出するまで、前記第２のアンドープＧａＡ
ｓ層２５、アンドープＡｌＧａＡｓ層２４をエッチング
して、ビアホール３１、３１ａを形成する第３の工程と
（図３）、前記ＧａＡｓ活性層２６上にソース・ドレイ
ンとなるオーミック金属２９を設けると共に、前記露出
した高濃度のＧａＡｓ層２３上にソース電極用のオーミ
ック金属２９を設ける第４の工程と（図３）、前記アン
ドープＡｌＧａＡｓ層２４をマスクとして、前記高濃度
のＧａＡｓ層２３をエッチングし、前記第３の工程で形
成したビアホール３１ａより径の大きいビアホール３１
ｂを前記高濃度のＧａＡｓ層２３に形成する第５の工程
と（図４）、前記ＧａＡｓ活性層２６上のソース用のオ
ーミック金属２９と前記高濃度のＧａＡｓ層２３上に形
成したオーミック金属２９とを接続してソース電極３４
を形成すると共に、前記ＧａＡｓ活性層２６上のドレイ
ン用のオーミック金属２９に接続して、前記第５の工程
で形成したビアホール３１ｂ内にドレイン電極３３を形
成する第６の工程と、を少なくとも含むことを特徴とす
るものである。As described above, according to the method of manufacturing a high frequency semiconductor device of the present invention, the first undoped GaAs layer 2 and the high-concentration GaAs layer 3 are sequentially formed on the semi-insulating GaAs substrate 1, and the layer 3 is formed. A second undoped GaAs layer 5 is formed on the second undoped GaAs layer 5, and Ga is further formed on the second undoped GaAs layer 5.
In the method of manufacturing a high frequency semiconductor device having the As active layer 6, an undoped AlGaAs layer is provided between the high concentration GaAs layer 23 and the second undoped GaAs layer 25.
In the first step of providing the layer 24 (FIG. 1), the GaAs active layer 26 other than the region where the FET is to be formed is removed by etching, and the gate electrode 28 is formed on the GaAs active layer 26.
Second step (FIG. 2) of forming a high concentration GaA
The second undoped GaA is formed until the s layer 23 is exposed.
A third step of etching the s layer 25 and the undoped AlGaAs layer 24 to form via holes 31 and 31a (FIG. 3), providing ohmic metal 29 serving as a source / drain on the GaAs active layer 26, and The fourth step of providing the ohmic metal 29 for the source electrode on the exposed high concentration GaAs layer 23 (FIG. 3), the high concentration GaAs layer 23 is etched using the undoped AlGaAs layer 24 as a mask, and Via hole 31 having a larger diameter than the via hole 31a formed in the third step
Fifth step of forming b on the high concentration GaAs layer 23 (FIG. 4), ohmic metal 29 for source on the GaAs active layer 26 and ohmic metal 29 formed on the high concentration GaAs layer 23. Source electrode 34 by connecting to
And a drain electrode 33 formed in the via hole 31b formed in the fifth step by connecting to the ohmic metal 29 for the drain on the GaAs active layer 26. It is characterized by that.
【００１８】[0018]
【発明の効果】本発明に係わる高周波半導体装置では、
ドレイン及びゲートパッドは、高濃度のＧａＡｓ層をサ
イドエッチした内側に形成し、且つ、高抵抗層上に形成
する構成であるから、ドレイン寄生容量を小さくするこ
とができる。According to the high frequency semiconductor device of the present invention,
Since the drain and gate pads are formed on the inner side of the high-concentration GaAs layer by side etching and on the high resistance layer, the drain parasitic capacitance can be reduced.
【００１９】又、高濃度のＧａＡｓ層にバイアホ−ルで
短く接続し、しかも、高濃度のＧａＡｓ層の広い面でチ
ップ端まで引き出せば、寄生インダクタンスが低減でき
る。Also, the parasitic inductance can be reduced by connecting the high-concentration GaAs layer shortly with a via hole and by drawing the wide surface of the high-concentration GaAs layer to the chip end.
【００２０】従って、低ソースインダクタンス、且つゲ
ート・ソース間、ゲート・ドレイン間寄生容量の小さい
ＦＥＴができ、高周波での利得が改善できる。Therefore, a FET having a low source inductance and a small gate-source parasitic capacitance and a gate-drain parasitic capacitance can be formed, and the gain at high frequencies can be improved.
【００２１】しかも、構成が簡単であるから、実施も容
易である等、優れた特徴を有する。Moreover, since it has a simple structure, it is easy to implement.
【図１】本発明の高周波半導体装置の実施の形態を示す
断面図である。FIG. 1 is a sectional view showing an embodiment of a high-frequency semiconductor device of the present invention.
【図２】本発明の高周波半導体装置製造工程を示す断面
図である。FIG. 2 is a cross-sectional view showing a manufacturing process of a high-frequency semiconductor device of the present invention.
【図３】図２に続く工程の断面図である。FIG. 3 is a sectional view of a step following FIG.
【図４】図３に続く工程の断面図である。FIG. 4 is a sectional view of a step following FIG. 3;
【図５】図４に続く工程の断面図である。FIG. 5 is a sectional view of a step following FIG. 4;
【図６】従来の高周波半導体装置の断面図である。FIG. 6 is a cross-sectional view of a conventional high frequency semiconductor device.
１、２１ 半絶縁性ＧａＡｓ基板 ２、２２ アンドープＧａＡｓ層 ３、２３ 高濃度のＧａＡｓ層 ４、２４ アンドープＡｌＧａＡｓ層 ５、２５ アンドープＧａＡｓ層 ６、２６ ＧａＡｓ活性層 ７ ドレイン電極 ８、２８ ゲート電極 ９ ソース電極 １０ 空隙 １１、２９ オーミック金属 1,21 Semi-insulating GaAs substrate 2.22 Undoped GaAs layer 3,23 High concentration GaAs layer 4,24 Undoped AlGaAs layer 5,25 Undoped GaAs layer 6,26 GaAs active layer 7 Drain electrode 8, 28 Gate electrode 9 Source electrode 10 voids 11,29 Ohmic metal
Claims (6)
ドープＧａＡｓ層、高濃度のＧａＡｓ層を順に形成し、
この層上に第２のアンドープＧａＡｓ層を形成し、更
に、前記第２のアンドープＧａＡｓ層上にＧａＡｓ活性
層を形成し、前記ＧａＡｓ活性層上にゲート電極、ソー
ス・ドレイン用のオーミック電極をそれぞれ設けた高周
波半導体装置において、 前記高濃度のＧａＡｓ層と第２のアンドープＧａＡｓ層
との間にアンドープＡｌＧａＡｓ層を設け、前記高周波
半導体装置のソース電極を前記高濃度のＧａＡｓ層上に
設けると共に、前記高濃度のＧａＡｓ層上に設けたソー
ス電極と前記ＧａＡｓ活性層上に設けたソース用のオー
ミック電極とを接続し、前記高周波半導体装置のドレイ
ン電極を、前記第１のアンドープＧａＡｓ層上に設ける
と共に、前記第１のアンドープＧａＡｓ層上に設けたド
レイン電極と前記ＧａＡｓ活性層上に設けたドレイン用
のオーミック電極とを接続し、且つ、ドレイン電極と前
記高濃度のＧａＡｓ層との間には空隙が設けられている
ことを特徴とする高周波半導体装置。1. A first undoped GaAs layer and a high-concentration GaAs layer are sequentially formed on a semi-insulating GaAs substrate,
A second undoped GaAs layer is formed on this layer, a GaAs active layer is further formed on the second undoped GaAs layer, and a gate electrode and a source / drain ohmic electrode are respectively formed on the GaAs active layer. In the provided high-frequency semiconductor device, an undoped AlGaAs layer is provided between the high-concentration GaAs layer and the second undoped GaAs layer, and the source electrode of the high-frequency semiconductor device is provided on the high-concentration GaAs layer. A source electrode provided on the high-concentration GaAs layer is connected to a source ohmic electrode provided on the GaAs active layer, and a drain electrode of the high-frequency semiconductor device is provided on the first undoped GaAs layer. , de provided on said first undoped GaAs layer
A high frequency semiconductor characterized in that a rain electrode is connected to an ohmic electrode for drain provided on the GaAs active layer, and a gap is provided between the drain electrode and the high concentration GaAs layer. apparatus.
ート電極を設け、このゲート電極と前記ＧａＡｓ活性層
上に設けたゲート電極とを接続し、且つ、前記ゲート電
極と前記高濃度のＧａＡｓ層との間に空隙を設けたこと
を特徴とする請求項１記載の高周波半導体装置。2. A gate electrode is provided on the first undoped GaAs layer, the gate electrode is connected to the gate electrode provided on the GaAs active layer, and the gate electrode and the high-concentration GaAs layer are connected. The high frequency semiconductor device according to claim 1, wherein a gap is provided between the high frequency semiconductor device and the semiconductor device.
ドープＡｌＡｓ層、又は、アンドープＡｌＡｓ層とアン
ドープＡｌＧａＡｓ層とを５〜１０層重ねた層で置き換
えたことを特徴とする請求項１又は２記載の高周波半導
体装置。3. The high frequency semiconductor according to claim 1, wherein the undoped AlGaAs layer is replaced with an undoped AlAs layer or a layer in which 5 to 10 layers of the undoped AlAs layer and the undoped AlGaAs layer are stacked. apparatus.
ドープＧａＡｓ層、高濃度のＧａＡｓ層を順に形成し、
この層上に第２のアンドープＧａＡｓ層を形成し、更
に、前記第２のアンドープＧａＡｓ層上にＧａＡｓ活性
層を形成した高周波半導体装置の製造方法において、 前記高濃度のＧａＡｓ層と前記第２のアンドープＧａＡ
ｓ層との間にアンドープＡｌＧａＡｓ層を設ける第１の
工程と、 ＦＥＴ形成予定領域以外の前記ＧａＡｓ活性層をエッチ
ング除去すると共に、前記ＧａＡｓ活性層上にゲート電
極を形成する第２の工程と、 前記高濃度のＧａＡｓ層が露出するまで、前記第２のア
ンドープＧａＡｓ層、アンドープＡｌＧａＡｓ層をエッ
チングして、ビアホールを形成する第３の工程と、 前記ＧａＡｓ活性層上にソース・ドレインとなるオーミ
ック金属を設けると共に、前記露出した高濃度のＧａＡ
ｓ層上にソース電極用のオーミック金属を設ける第４の
工程と、 前記アンドープＡｌＧａＡｓ層をマスクとして、前記高
濃度のＧａＡｓ層をエッチングし、前記第３の工程で形
成したビアホールより径の大きいビアホールを前記高濃
度のＧａＡｓ層に形成する第５の工程と、 前記ＧａＡｓ活性層上のソース用のオーミック金属と前
記高濃度のＧａＡｓ層上に形成したオーミック金属とを
接続してソース電極を形成すると共に、前記ＧａＡｓ活
性層上のドレイン用のオーミック金属に接続して、前記
第５の工程で形成したビアホール内にドレイン電極を形
成する第６の工程と、 を少なくとも含むことを特徴とする高周波半導体装置の
製造方法。4. A first undoped GaAs layer and a high-concentration GaAs layer are sequentially formed on a semi-insulating GaAs substrate,
In a method of manufacturing a high frequency semiconductor device, wherein a second undoped GaAs layer is formed on this layer, and a GaAs active layer is further formed on the second undoped GaAs layer, the high concentration GaAs layer and the second GaAs layer Undoped GaA
a first step of forming an undoped AlGaAs layer between the s layer and the s layer, and a second step of etching away the GaAs active layer other than the FET formation region and forming a gate electrode on the GaAs active layer. A third step of forming a via hole by etching the second undoped GaAs layer and the undoped AlGaAs layer until the high-concentration GaAs layer is exposed, and ohmic metal serving as a source / drain on the GaAs active layer. And the exposed high-concentration GaA
A fourth step of providing an ohmic metal for a source electrode on the s layer, and a via hole having a diameter larger than that of the via hole formed in the third step by etching the high concentration GaAs layer using the undoped AlGaAs layer as a mask. Is formed on the high-concentration GaAs layer, and a source ohmic metal on the GaAs active layer is connected to the ohmic metal formed on the high-concentration GaAs layer to form a source electrode. And a sixth step of forming a drain electrode in the via hole formed in the fifth step by connecting to a drain ohmic metal on the GaAs active layer. Device manufacturing method.
する際、前記ドレイン電極と高濃度のＧａＡｓ層との間
には、空隙が形成されることを特徴とする請求項４記載
の高周波半導体装置の製造方法。5. The high frequency wave according to claim 4, wherein a void is formed between the drain electrode and the high-concentration GaAs layer when the drain electrode is formed in the sixth step. Manufacturing method of semiconductor device.
ドープＡｌＡｓ層、又は、アンドープＡｌＡｓ層とアン
ドープＡｌＧａＡｓ層とを５〜１０層重ねた層で置き換
えたことを特徴とする請求項４又は５記載の高周波半導
体装置の製造方法。6. The high-frequency semiconductor according to claim 4, wherein the undoped AlGaAs layer is replaced with an undoped AlAs layer or a layer in which 5 to 10 layers of the undoped AlAs layer and the undoped AlGaAs layer are stacked. Device manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37130299A JP3365380B2 (en) | 1999-12-27 | 1999-12-27 | High frequency semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37130299A JP3365380B2 (en) | 1999-12-27 | 1999-12-27 | High frequency semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001189322A JP2001189322A (en) | 2001-07-10 |
| JP3365380B2 true JP3365380B2 (en) | 2003-01-08 |
Family
ID=18498479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37130299A Expired - Fee Related JP3365380B2 (en) | 1999-12-27 | 1999-12-27 | High frequency semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3365380B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078743B2 (en) * | 2003-05-15 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Field effect transistor semiconductor device |
| JP2006086398A (en) * | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JP2006294663A (en) * | 2005-04-06 | 2006-10-26 | Sony Corp | Field effect transistor, manufacturing method thereof, and semiconductor device |
| US8575651B2 (en) * | 2005-04-11 | 2013-11-05 | Cree, Inc. | Devices having thick semi-insulating epitaxial gallium nitride layer |
| JP4550163B2 (en) * | 2010-02-01 | 2010-09-22 | パナソニック株式会社 | Semiconductor device and manufacturing method thereof |
-
1999
- 1999-12-27 JP JP37130299A patent/JP3365380B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001189322A (en) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271547B1 (en) | Double recessed transistor with resistive layer | |
| US6620662B2 (en) | Double recessed transistor | |
| KR100438895B1 (en) | Pseudomorphic high electron mobility transistor power device and method for manufacturing the same | |
| JP4954463B2 (en) | Schottky barrier diode | |
| JPH0897375A (en) | Microwave integrated circuit device and manufacture thereof | |
| JP2008072028A (en) | Semiconductor device and manufacturing method thereof | |
| JP2011040597A (en) | Semiconductor device and method of manufacturing the same | |
| JP4809515B2 (en) | Field effect transistor and manufacturing method thereof | |
| US8653562B2 (en) | Structure of a high electron mobility transistor | |
| JP3365380B2 (en) | High frequency semiconductor device and manufacturing method thereof | |
| US20200243652A1 (en) | Transistor having low capacitance field plate structure | |
| US20040104443A1 (en) | Semiconductor device having T-shaped gate electrode and method of manufacturing the same | |
| JPH07111966B2 (en) | Method for manufacturing semiconductor device | |
| JP2522159B2 (en) | Method for manufacturing semiconductor integrated circuit | |
| JP2004241471A (en) | Compound semiconductor device, method of manufacturing the same, semiconductor device, and high frequency module | |
| JPH0472381B2 (en) | ||
| JP4102724B2 (en) | MESFET and manufacturing method thereof | |
| JP3488833B2 (en) | Method for forming field effect transistor | |
| JP2003059949A (en) | Field effect transistor and production method therefor | |
| JP3393797B2 (en) | Field effect transistor | |
| JPH079980B2 (en) | Method for manufacturing semiconductor device | |
| JP3074807B2 (en) | Method for manufacturing field effect transistor | |
| JP2001308110A (en) | Semiconductor device | |
| JPH0357228A (en) | Compound semiconductor device | |
| JPS62260370A (en) | Field-effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |